TW201532042A - 偏移偵測 - Google Patents

偏移偵測 Download PDF

Info

Publication number
TW201532042A
TW201532042A TW103144023A TW103144023A TW201532042A TW 201532042 A TW201532042 A TW 201532042A TW 103144023 A TW103144023 A TW 103144023A TW 103144023 A TW103144023 A TW 103144023A TW 201532042 A TW201532042 A TW 201532042A
Authority
TW
Taiwan
Prior art keywords
sense amplifier
time
bit lines
data value
memory cell
Prior art date
Application number
TW103144023A
Other languages
English (en)
Inventor
James Duncan Bremner
Original Assignee
Surecore Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Surecore Ltd filed Critical Surecore Ltd
Publication of TW201532042A publication Critical patent/TW201532042A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/415—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本發明係提供一種用以偵測一SRAM記憶體單元的感測放大器中偏移的方法。該方法包含：利用該SRAM記憶體單元的一感測放大器來執行該SRAM記憶體單元的一記憶體胞元中儲存的一第一資料值的讀取，並量測該感測放大器讀取該第一資料值所需的第一時間。該方法進一步包含利用該感測放大器來執行該SRAM記憶體單元的一記憶體胞元中儲存的一第二資料值的讀取，並量測該感測放大器讀取該第二資料值所需的第二時間。該方法接著包含計算該第一時間與該第二時間之間的差值，並決定是否應施加該偏移調整至該感測放大器，其係根據該第一時間與第二時間之間的差值。

Description

偏移偵測
本發明關於一種方法與一種設備，其係用於偵測SRAM記憶體單元中的偏移。特別說來，本發明提供：一種用於操作一SRAM記憶體單元的方法，以決定是否應施加一偏移調整至該SRAM記憶體單元的一感測放大器；用於一SRAM記憶體單元的一感測放大器中偵測偏移的一設備。
資料儲存幾乎為所有現代數位電子系統的基本需求。靜態讀/寫記憶體(SRAM)包含主要功能，其係相當簡單可與大量邏輯整合入一半導體裝置，因此提供快速存取與低功耗。隨著深層次微米(DSM)幾何矽製程的出現，實施可靠儲存並同時維持低功率消耗日益成為問題，且隨著大量出現的電池供電電子產品需要較大的記憶體，需求反而會上升。
記憶體胞元的一種普遍設計係為圖1中所示的該6電晶體電路，且由一儲存元件組成，其係由兩個背靠背反向器21、22個別對應於存取電晶體26、27組成，該等電晶體係由一字元線控制25開啟，以形成該胞元20的該等資料儲存節點23、24與該等外部位元線(BL與BL~)之間的傳導路徑。藉由迫使一高電壓施加至該等位元線(BL或BL~)其中一者之上可寫入該胞元，且同時迫使一低電壓施加至另一者上，並接著驅動該字元線25 至高電壓以啟動該存取路徑，使得該等電壓位準可維持於該等位元線(BL與BL~)之上以克服該儲存元件的狀態。該字元線25接著會被驅動為低電壓以與該記憶體胞元斷開連接，且其資料儲存維持於其新的狀態。
自該胞元讀取係藉由初始先同時驅動兩條位元線至一高位準，接著驅動該字元線25至高位準。BL或BL~其中一者係接著被拉至低位準，其係經由存取裝置，藉由該儲存胞元的低電壓側。
讀取狀態期間，該等互補位元線係接至一感測放大器的輸入端，其係該讀取線路的一部分，其係於自該記憶體讀取資料時所使用。一感測放大器感測到該等位元線上所顯示的低位準信號，其顯現儲存於一給定記憶體胞元中的資料值(即為「0」或「1」)，且放大該小電壓振幅至可辨識的邏輯位準，以此該資料可被該記憶體之外的邏輯適當的解讀。該等兩條位元線間的電壓位準差可因而被該感測放大器測得，且用以決定該資料值(即「1」或「0」)。該等決定位準表現「1」或「0」會於該電路設計狀態期間被預定，且由該感測放大器施加。
為使執行一記憶體單元所需區域最小化，該等相同字元線(BL與BL~)係用以於一寫入操作期間傳送該資料至該記憶體胞元。如前文所述於一寫入操作，於該等位元線(BL與BL~)的一者或另一者上的電壓(根據所需輸入資料值)係趨動為低位準與該記憶體胞元所位於的該行中，且該字元線控制記憶體胞元所位於的該列中，並有足夠長的高位準脈波以將該資料寫入該胞元中。此致使使用者可經過一記憶體區塊中的陣列胞元來讀寫資料至一特定胞元。
由傳統6電晶體記憶體胞元建構的一記憶體區塊係顯示於 圖2中。圖2中所示該區塊包含一胞元陣列，且該等字元線跨越該陣列的列連接，而位元線係沿該等行延伸。該等字元線總是沿該記憶體胞元陣列的該等列延伸，而該等位元線總是沿記憶體胞元陣列的該等行延伸，無關於該陣列的方向。一多工結構經常被提供於該陣列的該底部，以根據一組行選擇信號選擇哪些行被存取(讀取或寫入)，其係由該使用者自該位址施加至該記憶體。一般說來，記憶體區塊的每一行有一感測放大器(如圖面所示)，以此每一個區塊中有複數個相同的感測放大器。一開始，在每個記憶體讀取存取前，對所有行的該等位元線係預充為一「已知」高位準態(線路未顯示於圖中)。
對一讀取操作，該等記憶體胞元位於其中的該行的該等位元線(BL與BL~)皆被拉至高位準，而所有的字元線皆維持於低位準(此一般係稱為該循環的該位元線預充部分)。該字元線控制該等胞元所位於的該列係接著被拉高。此舉開啟該等記憶體胞元一單一列中的該等記憶體胞元存取電晶體，且因此連接該列中的所有記憶體胞元至其相關位元線。該列中每一個記憶體胞元因而開始將該等位元線中的一者(根據其儲存資料為BL或BL~)拉低。由於該等存取電晶體相對很小，且該等位元線可具高電容，該位元線電壓相對降得很慢(與該矽製程的速度比較)。過一陣子，一但BL與BL~之間發展足夠的電壓差，該電壓差係經一感測放大器量測且轉換為一邏輯高或低(即為「1」或「0」)，且該字元線會再次被拉低。該等位元線係接著被再次拉高，準備進入下次存取。
當製程技術變得更小，且低功率的市場趨於增加，用以儲存該資料於SRAM單元中的該信號(充電)位準係經減少，且因此一資料值的儲 存與正確偵測變得更困難。傳統上，SRAM電路設計涉及在不同電路區塊間的影響間發展一平衡，以確保該資料的儲存與該資料的讀取係可於各種因素的一矩陣中達成，其包含製程、電壓，與溫度，且確保該電路的適切運作。此考量中，當一記憶體胞元反向器中背對背的反向器相對的拉上/拉下力量減少，且該SRAM單元的尺寸變大，由於該動態負載，該位元線的電容負載可轉換一記憶體胞元的狀態，以此該大電容係被置於該記憶體胞元上。因此，該等位元線的充電速度與由於電容負載的記憶體胞元變化狀態的風險之間有本質上的互償，其必須於設計傳統SRAM單元時最佳化。然而，當該製造過程的尺度繼續縮小，且該各種電路區塊表現中的統計變化影響開始主宰該表現SRAM記憶體單元，在電路設計階段對這些變化的調整與補償能力開始變成更加複雜。
更進一步，當儲存於一記憶體胞元中的該等信號變得較小，用於讀取該記憶體胞元的該感測放大器中的系統性或隨機偏移的影響會造成該記憶體的該儲存能力中的一非對稱性(即靜態雜訊邊限(SNM)特性的失配)。由於記憶體子系統的數位本質以及為了節省空間必須施行於字元線(WL)中的簡單控制能力，很難量測該感測放大器中任何偏移的存在，且因此難以施加偏移調整至感測放大器以增進該記憶體子系統的表現。
本發明提供一種操作一SRAM記憶體單元的方法，用以決定是否需施加一偏移調整至該SRAM記憶體單元的一感測放大器。
因此，根據一第一觀點，其係提供一種於一SRAM記憶體單元的一感測放大器中偵測偏移的方法。該方法包含利用該SRAM記憶體 單元的一感測放大器來執行該SRAM記憶體單元的一記憶體胞元中儲存的一第一資料值的讀取，並量測該感測放大器讀取該第一資料值的第一時間。該方法進一步包含利用該感測放大器來執行該SRAM記憶體單元的一記憶體胞元中儲存的一第二資料值的讀取，並量測該感測放大器讀取該第二資料值的第二時間。該方法接著包含計算該第一時間與該第二時間之間的差值，並決定是否施加該偏移調整至該感測放大器，其係根據該第一時間與該第二時間之間的差值。該第一資料值為「1」或「0」中任一者，而該第二資料值為「1」或「0」中另一者。
利用該感測放大器執行讀取的步驟可包含：連接所欲讀取的該記憶體胞元至一對互補位元線；利用該感測放大器感測該等互補位元線之間的一電壓差。該第一時間與該第二時間可接著自一點量測，該點係所欲讀取的該記憶體胞元連接至該等互補位元線處。
該等互補位元線可被連接至所欲讀取的該記憶體胞元，其係經各存取電晶體，其係由一字元線致動。該等互補位元線可包含一第一位元線與一第二位元線，該第一位元線係連接至所欲讀取的該記憶體胞元的一第一儲存節點，其係經由一第一存取電晶體，且該第二位元線係連接至所欲讀取的該記憶體胞元的一第二儲存節點，其係經由一第二存取電晶體。
該等互補位元線可包含一第一區域位元線與一第二區域位元線，該等第一與第二區域位元線係作以連接至該感測放大器，其係經由對應的第一與第二全域位元線，且該利用感測放大器感測該等互補位元線電壓差的步驟包含施加電壓至該等第一與第二全域位元線，其係對應於該等第一與第二區域位元線各自表現的電壓，並利用該感測放大器感測該等 第一與第二全域位元線之間的電壓差。
對應於該等第一與第二區域位元線上各自表現的電壓來分別施加電壓至該等第一與第二全域位元線的步驟接著係包含：個別連接該等第一與第二區域位元線至該等第一與第二全域位元線。該第一時間與該第二時間係自一點量測，該點係第一與第二區域位元線連接至該等第一與第二全域位元線之處。
對應該等第一與第二區域位元線各自表現的電壓來分別施加電壓至該等第一與第二全域位元線的步驟包含：利用一區域感測放大器感測該等第一與第二區域位元線之間的電壓差，並施加相關/對應電壓至該等第一與第二全域位元線。該第一時間與該第二時間係自一點量測，該點係相關/對應電壓被施加至該等第一與第二全域位元線之處。
該SRAM記憶體單元可包含複數個記憶體胞元，該等複數個記憶體胞元中的一第一子集可儲存資料，且該等複數個記憶體胞元中的一第二子集可執行測試讀取操作。用以儲存該第一資料值的該記憶體胞元與用以儲存該第二資料值的該記憶體胞元係為該第二子集的一部分。該等第一與第二測試讀取操作可於該SRAM記憶體單元於一校正模式時執行。
該方法可進一步包含施加一偏移調整至該感測放大器。該SRAM記憶體單元可具有一分級位元線配置，且該偏移調整可接著被同時施加至一區域感測放大器與該全域感測放大器，其中該區域感測放大器係與用於該第一與第二測試讀取操作的該記憶體胞元相關。
根據該第一時間與第二時間之間差值決定是否施加一偏移調整至該感測放大器的步驟包含：比較一閾值與所計算的差值；當該計算 差值超過該閾值時，決定應施加一偏移調整至該感測放大器。該閾值可基於可被施加至該感測放大器的一最小偏移調整來決定。
該方法可進一步包含：決定應施加一偏移調整至該感測放大器時，根據該計算所得差值的大小來決定該所欲施加的偏移調整。
對於該SRAM記憶體單元的兩個或更多區域感測放大器作以連接至該感測放大器的每一者，該方法可進一步包含：利用該感測放大器來執行一第一資料值的讀取與一第二資料值的讀取，其係經由該區域感測放大器；量測該感測放大器讀取該第一資料值的第一時間，並量測該感測放大器讀取該第二資料值的第二時間。該方法可接著包含：根據對兩個或更多區域感測放大器的每一者所作的該第一時間與該第二時間量測之間的差值來決定應施加一偏移調整至該感測放大器。
根據對該一個或多個區域感測放大器的每一者量測的第一時間與第二時間之間差值決定應施加一偏移調整至該感測放大器的步驟包含：利用對兩個或多個區域感測放大器的每一者量測的時間差來決定一代表時間差，並利用該代表時間差來決定施加的該偏移調整。該代表時間差可為針對兩個或多個區域放大器每一者所量測的該時間差之平均(average)與均值(mean)中任一者。
根據一第二觀點，其係提供一種操作一SRAM記憶體單元的方法，該方法係根據該第一觀點。
根據一第三觀點，其係提供一種用於偵測一SRAM記憶體單元的一感測放大器中的偏移的一設備。該設備包含：一計時模組組態以對該感測放大器量測一第一時間，以讀取儲存於該SRAM記憶體單元的一 記憶體胞元中的一第一資料值，並對該感測放大器量測一第二時間，以讀取儲存於該SRAM記憶體單元的一記憶體胞元中的一第二資料值。該設備進一步包含：一記憶體模組組態以儲存該感測放大器測得的該第一時間與第二時間；一偵測模組組態以計算該第一時間與第二時間之間的一差值；根據該第一時間與第二時間之間的該差值決定應施加一偏移調整至該感測放大器。
該偵測模組可被組態以比較該計算差值與一閾值，並於該計算差值超過該閾值時決定應施加一偏移調整至該感測放大器。
該設備可進一步包含一偏移調整模組(14)組態以造成欲施加至該感測放大器的一偏移調整。該偏移調整模組(14)係被組態以根據該計算差值的大小決定該偏移調整。
根據一第四觀點，其係提供一電腦可讀中型儲存電腦可編譯指令，其被一可編程電腦編譯時會造成該電腦根據該第一觀點的方法表現。
BL0-BL3‧‧‧位元線
Cell‧‧‧胞元
Gnd‧‧‧地線
LBL‧‧‧區域位元線
Vdd‧‧‧工作電壓
WL0-WL3‧‧‧字元線
10‧‧‧偏移偵測設備
11‧‧‧計時模組
12‧‧‧記憶體模組
13‧‧‧偵測模組
14‧‧‧偏移調整模組
15‧‧‧介面
20‧‧‧記憶體胞元
21、22‧‧‧反向器
23、24‧‧‧資料儲存節點
25‧‧‧字元線
26、27‧‧‧存取電晶體
圖1係顯示一標準6電晶體記憶體胞元；圖2係顯示6電晶體記憶體胞元的一方塊圖；圖3係顯示一流程圖，其例示決定是否應施加一偏移調整至一SRAM記憶體單元的一感測放大器的一過程。
圖4係顯示一流程圖，其例示決定是否應施加一偏移調整至一SRAM記憶體單元的一感測放大器的一過程的一部分。
圖5係圖示一SRAM記憶體單元的一例子，其具有一分級位元線配置； 圖6係圖示一偏移偵測設備的一實施例，其係適於執行本文中描述該等方法。
本發明於下文中會配合附圖有更特定的描述，但其僅為了舉例。
為了至少減輕上述的問題，下文中會描述一種偵測該SRAM記憶體單元的一感測放大器中一偏移的方法，且因此決定是否應施加一偏移調整至該SRAM記憶體單元的一感測放大器。此方法包含量測該感測放大器讀取「1」與「0」所需時間，並當該等時間之間有顯著差異時決定施加一偏移調整至該感測放大器。換句話說，在量測該感測放大器讀取「1」與「0」所需時間之後，自這些時間之間的差異可決定是否有偏移，以及該偏移是否大到需要修正。此考量中，一時該SRAM記憶體單元的該等記憶體胞元儲存一資料值(即一記憶體胞元的該狀態表示一資料值為「1」或「0」)，且量測一感測放大器讀取這些資料值(即該次決定一記憶體胞元儲存「1」或「0」)所需時間並用作為該感測放大器的任何偏移的一指標。
為了舉例，若我們考慮如圖2中所示一簡單SRAM記憶體單元，其中每一個記憶體胞元係連接至一對互補位元線，其係經由對應的存取電晶體，且這些互補位元線係直接連接至一感測放大器，接著讀取儲存於一記憶體胞元中一資料值所需時間可被自該點量測，該點係所欲讀取的該記憶體胞元連接至該等位元線之處。
圖3為一流程圖，其例示決定是否需施加一偏移調整至一SRAM記憶體單元的一感測放大器的一流程。該流程包含下列步驟：
A1.決定該SRAM記憶體單元的一特定感測放大器應被測試，以決定是否具有一偏移。此決定可自動產生或是利用一儲存的編程控制，或是藉由其他方式而產生。此一測試期間，該感測放大器通常係於一閒置狀態，且不傳送資料予其他功能。
A2.該SRAM記憶體單元的該感測放大器係接著用以執行該SRAM記憶體單元的一記憶體胞元中的一第一資料值讀取，且量測該感測放大器讀取該第一資料值所需時間(即一第一時間)。為了這樣做，儲存該第一資料值的該記憶體胞元係作以連接至一對互補位元線(BL與BL~)，且該感測放大器感測與該等互補位元線之間的電壓差。該第一資料值為「1」或「0」。
A3.該感測放大器接著係用以執行該SRAM記憶體單元的一記憶體胞元中的一第二資料值讀取，且量測該感測放大器讀取該第二資料值所需時間(即一第二時間)。該記憶體胞元儲存該第二資料值可與儲存的第一資料值相同或不同，該經測試的感測放大器係用以同時量測該第一資料值與該第二資料值。為了讀取該第二資料值，該記憶體胞元儲存該第二資料值係作以連接至一對互補位元線，且該感測放大器感測該等互補位元線間的電壓差。當該第一資料值為「1」或「0」時，該第二資料值則為「1」與「0」的另一者。
A4.計算該等第一時間與第二時間之間的差。
A5.根據該第一時間與該第二時間之間的差決定是否應施加一偏移調整至該感測放大器。
此考量中，一感測放大器讀取第一資料值與第二資料值的該 等時間可被決定，其係藉由利用該感測放大器執行一或多個記憶體胞元的數個讀取，量測並儲存該感測放大器執行每次讀取所需的時間，並接著利用該等儲存的時間來比較讀取該第一資料值所需的第一時間與讀取該第二資料值所需的第二時間。
或者，決定該SRAM記憶體單元的一特定感測放大器應被測試後，一記憶體胞元可被接合至該相同的感測放大器，且一第一資料值的儲存係被建立於該相同的感測放大器上。此考量中，為建立一第一資料值的儲存，該記憶體胞元的該儲存狀態可由一先前寫入指令(即已知儲存為「1」或「0」)來決定，且此儲存狀態應被用為該第一資料值。或者，該第一資料值可被寫入該記憶體胞元以作測試。
接著，該感測放大器可讀取該第一資料值之後，該互補第二資料值係建立於一記憶體胞元之上，其可被接合至該感測放大器。此可與用於執行讀取該第一資料值的相同的記憶體胞元，或也可為一不同的/另一記憶體胞元被接合至該感測放大器。較佳而言，若使用另一記憶體胞元執行該第二資料值的讀取，該另一記憶體胞元應緊鄰於該用於執行讀取該第一資料值的記憶體胞元，以確保可因其相近而使得該等兩個記憶體胞元具有相當的表現。又一次，為了建立該第二資料值的儲存，該記憶體胞元的該儲存狀態可自一先前寫入指令(即已知儲存為互補的「1」或「0」)來決定。或者，該第二資料值可被寫入該記憶體胞元以作測試。
是否施加一調整量的該決定可以數種方法決定。舉例來說，該決定可被「盲目地」施加，且比較該施加偏移的表現結果以決定該偏移調整是否有增進該感測放大器的表現。經由舉例，取決於該實作，一偏移 的偵測可能不會指出該偏移的方向。施加至該感測放大器的該偏移調整可接著被施加於任意方向。該感測放大器的結果表現可接著被量測(即該偏移偵測步驟會被重複)，且若發現該偏移係更嚴重，會接著施加另一偏移調整至該感測放大器，其係為與先前偏移調整相反方向。或者，該決定可用該電路表現的一「習知」常識與行為決定，其係經由模擬、手算，或其他方法得到該電路表現的計算，以利用一查詢表格來決定施加一偏移調整是否有益。
如圖4的該流程圖中所示，步驟A5較佳而言包含比較該計算所得差異與一閾值(A5-1)。若該計算所得差異不超過該閾值，接著會決定不需施加偏移調整至該感測放大器(A5-2)。若該計算所得差異超過該閾值，則會決定施加一偏移調整至該感測放大器(A5-3)。此考量中，該閾值較佳而言係基於可施加至該感測放大器的該最小偏移調整來決定，以避免過度補償很小的偏移，如此有可能會惡化該偏移。
此外，當決定應施加一偏移調整至該感測放大器，該所計算差值的大小可用以決定應施加的該偏移調整。舉例來說，決定讀取一資料值「1」的時間是長於或短於讀取一資料值「0」的時間可提供該感測放大器的該偏移方向的一指標(即其為正的或負的)。特別說來，該偏移調整可藉由利用該計算的差值以實行一查詢表格的查詢，其中該查詢表格係填入離散的偏移調整值，其係基於自該SRAM記憶體單元或一相同SRAM記憶體單元所獲得的測試資料及/或該SRAM記憶體單元排列的常識。
若決定應施加一偏移調整至該感測放大器，則會隨之施加一偏移調整。舉例來說，其可包含切換一調整電流或電壓(正的或負的)進入該 感測放大器的該輸入狀態，其目標為抵銷/取消該偏移。此考量中，若該感測放大器的該等設計參數及操作係已知的，則所施加的該調整電流或電壓可以各種方法使該偏移消失。此考量中，熟知本技藝人士可知如何施加偏移調整至一感測放大器。
一些現代記憶體的一普遍特徵為其利用一分級位元線排列，其中係利用一多層結構，而不使用經過記憶體胞元完全高度/長度且於該行中彼此連接的單一位元線。於一分級位元線排列中，每一個位元線(BL、BL~)係有效率地分為數條「區域位元線」，這些區域位元線的每一者(LBL、LBL~)接著係於該行中不同部分連接至記憶體胞元。該等區域位元線接著係作以連接至全域位元線(GBL、GBL~)，其係經由一區域感測放大器或一對開關(即一開關將每一條區域位元線連接至對應的全域位元線)。該記憶體讀取與寫入線路接著係連接至該全域位元線，而不直接連接至該區域位元線。在一記憶體存取期間，僅有相關部分的行中的該等區域位元線係連接至該全域位元線。
圖5圖示一SRAM記憶體單元的一範例，其具有一分級位元線排列，其中一單一行四個記憶體胞元係分為兩個分別的群體/片段，每一個包含兩個記憶體胞元。每一個該記憶體胞元群體中的每一個記憶體胞元係同時連接至一第一區域位元線與一第二區域位元線，其係經由個別的存取開關連接，其由一對應字元線啟動。該等第一與第二區域位元線係接著個別作以連接至對應的全域位元線，其係經由各自的區域-全域(local-to-global)開關。該等區域-全域開關係由其自己的控制信號控制，其作用方式等同於該等字元線於一非分級記憶體中。
傳統上，為了執行一SRAM記憶體單元的一讀取操作如圖3中所示，該等區域與全域位元線一般皆預充至一預定高位準值。與所欲讀取的該記憶體胞元相關的該字元線係被驅動至高位準，且該開關控制信號控制包含所欲讀取的該記憶體胞元的該記憶體胞元群體的該區域-全域開關，其係幾乎於同時被致動。一差異電壓會接著出現於該等區域與全域位元線。由於區域與全域字元線間的阻抗偶合，該等區域字元線上的電壓差較大。最終該等全域位元線上的電壓差夠大而足以由該感測放大器可靠的測得，且連接至該等全域位元線的該感測放大器可讀取儲存於該記憶體胞元中的該資料值。該字元線可接著被關閉，且該開關控制信號也大約於同時被關閉。
或者，每一個記憶體胞元群體的該等區域位元線可被連接至一區域感測放大器，其感測該等區域位元線上的該電壓差，該區域感測放大器的輸出係被連接至該等全域位元線，以此關於該等區域位元線上表現的該等電壓係接著被該區域感測放大器施加至該等全域位元線。利用一區域感測放大器而非僅使用一具有緩衝(或放大)效果的開關於該等區域位元線信號上，於額外的電路與矽面積成本上。
該分級位元線電路的目標是在一記憶體存取期間減少該等位元線造成的整體主動電容，且因此可減少功率消耗與增加操作速度。連接至一位元線的每一個記憶體胞元具有一個由該電晶體的存在造成的負載電容，其造成與個別位元線的連接。對一單一位元線對的狀況，其連接至一行中所有的記憶體胞元，該整體電容會變大，且於一分級位元線配置中每一條區域位元線僅看到此負載的一部分。該全域位元線係被該等開關/區 域感測放大器負荷，其連接該等區域與全域位元線，且其中每一條皆具有較獨立記憶體胞元更大的電容負載，但該全域位元線連接至這些的一小部分，而非直接連接至所有的該等記憶體胞元，且因此其電容負載係小於一單一長位元線的負載。
因此，當決定是否應施加一偏移調整至具有一分級位元線配至的一SRAM記憶體單元的一感測放大器時，對應於該等第一與第二區域位元線上表現電壓的該等電壓係施加至第一與第二全域位元線，且該感測放大器接著係用以感測該等第一與第二全域位元線間的一電壓差。舉例來說，如果該等第一與第二區域位元線係分別連接至該等第一與第二全域位元線，且係經由個別的區域-全域開關或區域感測放大器，則此會包含致動該等區域-全域開關以個別連接該等第一與第二區域位元線至該等第一與第二全域位元線。該第一時間與第二時間會接著被量測，其係於該等區域-全域開關被致動時(即當該等第一與第二區域位元線被連接致該等第一與第二全域位元線時)。一替代實施例中，若該等第一與第二區域位元線係被連接至一區域感測放大器，則其會包含利用該區域感測放大器來感測該等第一與第二區域位元線之間的一電壓差，並施加相關/對應的電壓至該等第一與第二全域位元線。此例子中，該第一時間與第二時間會接著被量測，其係於相關電壓被施加至該等第一與該第二全域位元線的時間點。
當決定是否需施加一偏移調整至一具有一分級位元線配至的SRAM記憶體單元的一全域感測放大器，該過程可包含測量讀取一第一資料值與一第二資料值所需時間，其係由該全域感測放大器經由複數個區域感測放大器的每一者得。舉例來說，若我們考慮一SRAM記憶體單元， 其中一行SRAM記憶體單元包含八個記憶體胞元群體，其中每一者具有其自己的區域感測放大器，其連接至該等全域位元線(即以此每一個記憶體胞元群體中的該等記憶體胞元係連接至一對區域位元線，且每一個記憶體胞元群體的該等區域位元線係連接至與該記憶體胞元群體相關的該區域感測放大器)，接著連接至該等全域位元線的該全域感測放大器可被用以讀取一第一資料值與一第二資料值，其係儲存於該等八個記憶體胞元群體中。
藉由監測讀取該等每一個記憶體胞元群體的該第一資料值與該第二資料值的時間，可計算每一個該全域感測放大器與每一個該等區域感測放大器結合的一時間差，此時會提供該全域感測放大器與每一個該等區域感測放大器的該結合偏移的一指標。接著可使用一演算法以決定對該應施加至該感測放大器的偏移調整的一「最佳適配(best fit)」，且係根據該等每一個全域感測放大器與一區域感測放大器的結合所量測的第一時間與該第二時間。舉例來說，一簡易的方法中，該演算法僅可於量測於該全域感測放大器與數個區域感測放大器的結合決定平均或均值，且使用此平均或均值以決定是否應施加一偏移調整。此考量中，熟習本技藝人士應知道如何決定一適宜的偏移且特別是如何使用一演算法以決定一適宜的偏移。
應注意每一個區域感測放大器可具有其獨自固有的偏移電壓。因此若該SRAM記憶體單元係具有電路可施加一偏移調整至每一個區域感測放大器，上述該等方法可被用以量測讀取該第一資料值與該第二資料值的時間，其係經由一區域感測放大器(即由該全域感測放大器讀取該第一資料值與第二資料值的時間，其係基於由該區域感測放大器施加至該等全域位元線的該等電壓)，且這些時間可接著也被用以決定是否應施加一偏 移調整至該區域感測放大器。然而，應注意對每一個區域感測放大器執行偏移調整的複雜度與成本係可能超出其益處。
一實施例中，決定是否應施加一偏移調整至一感測放大器的過程可包含執行該第一資料值與該第二資料值的讀取，其係作為一「測試」操作的一部分。一測試操作可包含主動儲存該資料質於一記憶體胞元中，其可用以校正該感測放大器，且接著執行此記憶體胞元的一測試讀取以量測有效讀取該資料值所花費的時間。舉例來說，對一個包含複數個記憶體胞元的SRAM記憶體單元，該等複數個記憶體胞元的一第一子集可被包含於儲存資料作為該等記憶體胞元的一部分傳統操作/功用，一第二子集可被分配以執行測試操作，其係與該記憶體單元的該傳統操作分開。此考量中，一些SRAM記憶體單元係具有多餘/備用行的記憶體胞元，其係可用於行中且被當作不完善的(即由偵錯電路提供為部分的該記憶體單元)。因此，於任何冗餘行(即備用的或不完善的)中的該等記憶體胞元並不被用以儲存資料，而具完整功能而可被用以執行測試讀取操作。
或者，測試操作可被執行於該SRAM記憶體單元初始啟始期間或之後馬上執行，其係當該等記憶體胞元為空的或尚未被使用時。該SRAM記憶體單元可被組態以執行一初始校正模式，其中係利用測試讀取以決定是否需要任何的該等感測放大器的偏移調整。
又另一替代例中，決定是否需施加一偏移調整至一感測放大器的步驟可包含：於該SRAM記憶體單元的傳統操作期間，量測讀取一第一資料值所需的時間與讀取一第二資料值所需的時間，而非以分開的測試操作執行。此會包含監控一感測放大器而執行該SRAM記憶體單元中儲存 的該資料的讀取操作，以量測並接著儲存該感測放大器讀取該兩者可能資料值(即1與0)所需時間。該感測放大器已讀取足夠量的1與0且接著儲存時間，其可比較以決定是否有足夠的差異以決定施加一偏移調整。以此方法執行該步驟使得該等感測放大器可被即時監測，且致使該偏移行為中的任何飄移可經由比較該等儲存時間而馬上被偵測。
上述該等方法提供一方法可被決定是否需施加一偏移調整至一SRAM記憶體單元的一感測放大器。若這麼做，這些方法致使欲校正/調整的該等SRAM記憶體單元不會有任何顯著的偏移。更進一步，這些方法甚至可使用於具有一分級位元線配至的SRAM記憶體單元。
更進一步，當本文中描述的該等方法為非侵入式的且可於記憶體「備用」期間的任何時間實行，該步驟也可用以動態調整感測放大器偏移電壓，其係由於步驟變化、供應電壓改變，或溫度(PVT)的影響。承受「校正」或「即時」調整電路表現的能力會致使記憶體調整根據設備服務中發生的該等環境條件而被施加。
圖6係圖示一偏移偵測設備10的一實施例，其適宜執行本文中描述的該等方法。該設備10包含：一計時模組11、一記憶體模組12、一偵測模組13、一偏移調整模組14，與一介面15至一SRAM記憶體單元的該記憶體陣列。該偏移偵測設備10的該等模組可被適切地組態以執行任何上述步驟。特別說來，該計時模組11係組態以執行該SRAM記憶體單元的一感測放大器讀取一1與一0所需的時間，其係經由該介面15與該記憶體陣列。該記憶體模組係組態以儲存由該計時模組執行的時間量測。該偵測模組14係組態以計算由該感測放大器讀取一1與一0(即該第一時間與該 第二時間)所需時間之間的差異，並決定應施加一偏移調整至該感測放大器，其係根據該第一時間與該第二時間之間的該差異。舉例來說，該偵測模組可被組態以比較該計算的差異與儲存於該記憶體模組12中的一閾值，且若該計算差異超過該閾值時決定應施加一偏移調整至該感測放大器。該偏移調整模組14接著係組態以造成一欲施加至該感測放大器的偏移調整。以此該偏移調整模組14可被組態以決定該調整量，其係根據由該偵測模組13計算的該差異大小。
該偏移偵測設備10可被提供作為一SRAM記憶體單元的部分。舉例來說，該偏移偵測設備10的該等模組可被一SRAM記憶體單元部件中的電路提供。或者，該偏移偵測設備10可被一電腦系統藉由執行適宜軟體來執行。此軟體可被提供於一電腦可讀取媒體上，其儲存電腦可編譯指令，其係當由該電腦系統編譯時使得該電腦系統實行本文描述該等方法。
此考量中，一電腦一般係包含一記憶體、一處理器，與一介面。該電腦的該記憶體會因此經組態以儲存該等程式/可執行檔案，其提供該偵測模組13與該偏移偵測設備10的該偏移調整模組14的功能，並提供該偏移偵測設備的記憶體模組12。該電腦的該處理器會因此經組態以執行程式/可執行檔案以提供該偵測模組13與該偏移偵測設備10的該偏移調整模組14的功能，並因此執行任何上述步驟。該介面會接著被組態以與該SRAM記憶體單元溝通以傳送指令至該SRAM記憶體單元，並自該SRAM記憶體單元接收回應與資訊。
上文中描述的獨立項目可單獨使用或與圖示中所示其他項目或文中描述的其他項目結合使用，且相同段落或相同圖示中提及的項目 間互相/彼此，並不需彼此結合。此外，「方法」一詞可被致動器或系統或所希裝置取代。此外，任何提及「包含」或「組成」並非意指以任何方式限制，且讀者應根據該描述與申請專利範為詮釋。
更進一步，雖然前文中參考實施例對本發明做描述，應了解這些實施例僅用以例示。熟習本技藝人士可於本文申請專利範圍的範疇中對該揭示有所修改與變化。舉例來說，熟習本技藝人士可之上述發明可等同地應用於其他種類的記憶體。特定說來，上述實施例係描述為SRAM記憶體單元，熟習本技藝人士可將上述方法延伸至其他種類的電路。

Claims (26)

  1. 一種偵測一SRAM記憶體單元的一感測放大器中的偏移的方法，該方法包含：利用該SRAM記憶體單元的一感測放大器來執行該SRAM記憶體單元的一記憶體胞元中所儲存的一第一資料值的讀取，並量測該感測放大器讀取該第一資料值所需一第一時間(A2)；利用該感測放大器來執行該SRAM記憶體單元的一記憶體胞元中所儲存的一第二資料值的讀取，並量測該感測放大器讀取該第二資料值所需一第二時間(A3)；計算該第一時間與該第二時間之間的一差值；並且根據該第一時間與該第二時間之間的該差值決定應施加一偏移調整至該感測放大器。
  2. 根據申請專利範圍第1項的該方法，其中該第一資料值係為「1」與「0」中的任一者，且該第二資料值為「1」與「0」中的另一者。
  3. 根據前述申請專利範圍中任何一項的該方法，其中利用該感測放大器來執行一讀取係包含：將所欲讀取的該記憶體胞元連接至一對互補位元線；並且利用該感測放大器來感測該等互補位元線之間的一電壓差。
  4. 根據申請專利範圍第3項的該方法，其中該第一時間與該第二時間係量測自一點，其係所欲讀取的該記憶體胞元連接至該等互補位元線之處。
  5. 根據申請專利範圍第4項的該方法，其中該等互補位元線係經由各別存取電晶體而連接至所欲讀取的該記憶體胞元，該等存取電晶體係由一 字元線致動。
  6. 根據申請專利範圍第5項的該方法，其中該等互補位元線包含一第一位元線與一第二位元線，該第一位元線係經由一第一存取電晶體而連接至所欲讀取的該記憶體胞元的一第一儲存節點，且該第二位元線係經由一第二存取電晶體而連接至所欲讀取的該記憶體胞元的一第二儲存節點。
  7. 根據申請專利範圍第3項的該方法，其中該等互補位元線包含一第一區域位元線與一第二區域位元線，該等第一與第二區域位元線係經由各別的第一與第二全域位元線而操作地連接至該感測放大器，且該利用該感測放大器來感測該等互補位元線之間的一電壓差的步驟包含：施加各自對應至該等第一與第二區域位元線上所呈現電壓的電壓至該等第一與第二全域位元線，並利用該感測放大器來感測該等第一與第二全域位元線之間的電壓差。
  8. 根據申請專利範圍第7項的該方法，其中該施加各自對應至該等第一與第二區域位元線上所呈現電壓的電壓至該等第一與第二全域位元線的步驟包含：各別地連接該等第一與第二區域位元線至該等第一與第二全域位元線。
  9. 根據申請專利範圍第8項的該方法，其中該第一時間與該第二時間係量測自一點，其係該等第一與第二區域位元線連接至該等第一與第二全域位元線之處。
  10. 根據申請專利範圍第7項的該方法，其中該施加各自對應至該等第一與第二區域位元線上所呈現電壓的電壓至該等第一與第二全域位元線的步驟包含：利用一區域感測放大器來感測該等第一與第二區域位元線之間 的一電壓差，並施加相關/對應電壓至該等第一與第二全域位元線。
  11. 根據申請專利範圍第10項的該方法，其中該第一時間與該第二時間係量測自一點，該點係施加相關/對應電壓至該等第一與第二全域位元線之處。
  12. 根據申請專利範圍第1項或第2項的該方法，其中該SRAM記憶體單元包含複數個記憶體胞元，該等複數個記憶體胞元中的一第一子集係可儲存資料，且該等複數個記憶體胞元中的一第二子集係可執行測試讀取操作，且其中用以儲存該第一資料值的該記憶體胞元與用以儲存該第二資料值的該記憶體胞元係為該第二子集的一部分。
  13. 根據申請專利範圍第12項的該方法，其中該等第一與第二測試讀取操作係在該SRAM記憶體單元於一校正模式時執行。
  14. 根據申請專利範圍第1項或第2項的該方法，並且進一步包含施加一偏移調整至該感測放大器。
  15. 根據申請專利範圍第14項的該方法，當其附屬於申請專利範圍第7項至第11項中任一者時，其中該SRAM記憶體單元具有一分級位元線配置，且該偏移調整係施加至該區域感測放大器與該全域感測放大器二者，其中該區域感測放大器係與用於該第一與第二測試讀取操作的該記憶體胞元相關。
  16. 根據申請專利範圍第1項或第2項，其中該根據該第一時間與該第二時間之間的該差值決定應施加一偏移調整至該感測放大器的步驟包含：比較經計算差值與一閾值(A5-1)，並且當該經計算差值超過該閾值時，決定應施加一偏移調整至該感測放大器(A5-2、A5-3)。
  17. 根據申請專利範圍第16項的該方法，其中該閾值係基於可被施加至該感測放大器的一最小偏移調整來決定。
  18. 根據申請專利範圍第1項或第2項的該方法，其中，當決定應施加一偏移調整至該感測放大器時，根據該經計算差值的大小來決定該偏移調整。
  19. 根據申請專利範圍第1項或第2項的該方法，並且進一步包含：針對操作地連接至該感測放大器之該SRAM記憶體單元的兩個或更多區域感測放大器的每一者，利用該感測放大器經由該區域感測放大器來執行一第一資料值的讀取與一第二資料值的讀取，並且量測該感測放大器讀取該第一資料值所需的一第一時間以及該感測放大器讀取該第二資料值所需的一第二時間；並且根據針對兩個或更多區域感測放大器的每一者所量測的該第一時間與該第二時間之間的該差值來決定應施加一偏移調整至該感測放大器。
  20. 根據申請專利範圍第19項的該方法，其中該根據針對一個或多個區域感測放大器的每一者所量測的該第一時間與第二時間之間的該差值來決定應施加一偏移調整至該感測放大器的步驟包含：利用針對兩個或多個區域感測放大器的每一者所量測的該時間差來決定一代表時間差，並利用該代表時間差來決定所欲施加的該偏移調整。
  21. 根據申請專利範圍第20項的該方法，其中該代表時間差係針對兩個或多個區域感測放大器的每一者所量測的該時間差之一平均(average)與一均值(mean)中任一者。
  22. 一種用於偵測一SRAM記憶體單元的一感測放大器中的偏移的設 備(10)，該設備包含：一計時模組(11)，經組態以量測該感測放大器讀取儲存於該SRAM記憶體單元的一記憶體胞元中的一第一資料值所需的一第一時間，並量測該感測放大器讀取儲存於該SRAM記憶體單元的一記憶體胞元中的一第二資料值所需的一第二時間；一記憶體模組(12)，經組態以儲存針對該感測放大器所量測的該第一時間與該第二時間；以及一偵測模組(13)，經組態以計算該第一時間與該第二時間之間的一差值；並且根據該第一時間與該第二時間之間的該差值來決定應施加一偏移調整至該感測放大器。
  23. 根據申請專利範圍第22項的該設備，其中該偵測模組(13)係組態以比較該經計算差值與一閾值，並於該經計算差值超過該閾值時決定應施加一偏移調整至該感測放大器。
  24. 根據申請專利範圍第22項與第23項的該設備，並且進一步包含一偏移調整模組(14)，經組態以造成所欲施加至該感測放大器的一偏移調整。
  25. 根據申請專利範圍第24項的該設備，其中該偏移調整模組(14)係組態以根據該經計算差值的大小決定該調整。
  26. 一種儲存電腦可編譯指令之電腦可讀媒體，其被一可編程電腦編譯時會造成該電腦執行根據申請專利範圍第1項至第21項中任一項的方法。
TW103144023A 2013-12-23 2014-12-17 偏移偵測 TW201532042A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB1322848.1A GB2521477A (en) 2013-12-23 2013-12-23 Offset detection

Publications (1)

Publication Number Publication Date
TW201532042A true TW201532042A (zh) 2015-08-16

Family

ID=50114626

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103144023A TW201532042A (zh) 2013-12-23 2014-12-17 偏移偵測

Country Status (4)

Country Link
US (1) US9627044B2 (zh)
GB (1) GB2521477A (zh)
TW (1) TW201532042A (zh)
WO (1) WO2015097436A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160125960A1 (en) * 2014-10-30 2016-05-05 Sandisk Technologies Inc. System and method for write abort detection
CN111161785A (zh) * 2019-12-31 2020-05-15 展讯通信（上海）有限公司 静态随机存储器及其故障检测电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5745419A (en) * 1996-07-30 1998-04-28 Hewlett-Packard Co. Method and apparatus for measuring the offset voltages of SRAM sense amplifiers
US6535025B2 (en) * 2000-02-02 2003-03-18 Broadcom Corp. Sense amplifier with offset cancellation and charge-share limited swing drivers
US6928026B2 (en) 2002-03-19 2005-08-09 Broadcom Corporation Synchronous global controller for enhanced pipelining
JP2004079099A (ja) * 2002-08-20 2004-03-11 Fujitsu Ltd 半導体メモリ
US6781906B2 (en) * 2002-11-19 2004-08-24 Hewlett-Packard Development Company, L.P. Memory cell sensing integrator
US6898134B2 (en) * 2003-07-18 2005-05-24 Hewlett-Packard Development Company, L.P. Systems and methods for sensing a memory element
US7532528B2 (en) * 2007-06-30 2009-05-12 Intel Corporation Sense amplifier method and arrangement
US7443714B1 (en) * 2007-10-23 2008-10-28 Juhan Kim DRAM including segment read circuit
US7864600B2 (en) * 2008-06-19 2011-01-04 Texas Instruments Incorporated Memory cell employing reduced voltage
JP5452348B2 (ja) * 2009-07-27 2014-03-26 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8339195B2 (en) * 2009-12-10 2012-12-25 Marvell World Trade Ltd. Circuits and methods for calibrating offset in an amplifier
EP2428961A1 (en) * 2010-09-13 2012-03-14 Imec Method for improving writability of SRAM memory
US8767493B2 (en) * 2011-06-27 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM differential voltage sensing apparatus
US8498169B2 (en) * 2011-09-02 2013-07-30 Qualcomm Incorporated Code-based differential charging of bit lines of a sense amplifier

Also Published As

Publication number Publication date
US20160322099A1 (en) 2016-11-03
WO2015097436A1 (en) 2015-07-02
GB201322848D0 (en) 2014-02-12
US9627044B2 (en) 2017-04-18
GB2521477A (en) 2015-06-24

Similar Documents

Publication Publication Date Title
Pilo et al. An SRAM design in 65-nm technology node featuring read and write-assist circuits to expand operating voltage
US7542368B2 (en) Semiconductor memory device
KR100298432B1 (ko) 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
KR100559731B1 (ko) 온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법
KR101343557B1 (ko) 반도체 장치 및 그 테스트 방법
US8363487B2 (en) Method, system, computer program product, and data processing device for monitoring memory circuits and corresponding integrated circuit
JP2007257768A (ja) 半導体記憶装置
KR20060086579A (ko) 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법
TW201532042A (zh) 偏移偵測
US7408833B2 (en) Simulating a floating wordline condition in a memory device, and related techniques
CN101506903A (zh) 测试静态随机存取存储器的方法
US9208832B2 (en) Functional screening of static random access memories using an array bias voltage
JP2009117016A (ja) ブロックリペア装置及び方法
JP4063751B2 (ja) 半導体記憶装置とその試験方法
JP2011227969A (ja) 半導体集積回路及び不良ビットセル検出方法
Ganapathy et al. Dynamic fine-grain body biasing of caches with latency and leakage 3T1D-based monitors
KR100612946B1 (ko) 반도체메모리소자
KR100885684B1 (ko) 단위셀 간의 연결고장 테스트를 위한 반도체 메모리 장치및 테스트 방법
KR100983717B1 (ko) 반도체 메모리 장치
KR100653984B1 (ko) 워드 라인과 스토리지노드 콘택의 브릿지 검출 장치
JP5974494B2 (ja) 半導体記憶装置の内部電圧生成回路
US7813195B2 (en) Method for testing semiconductor memory device
JP4998443B2 (ja) 半導体装置
KR20050059793A (ko) 메모리 장치의 감지 증폭기 테스트 방법
KR20110131581A (ko) 반도체 메모리 장치 및 그의 동작 방법