KR20060086579A - 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법 - Google Patents

셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법 Download PDF

Info

Publication number
KR20060086579A
KR20060086579A KR1020050007412A KR20050007412A KR20060086579A KR 20060086579 A KR20060086579 A KR 20060086579A KR 1020050007412 A KR1020050007412 A KR 1020050007412A KR 20050007412 A KR20050007412 A KR 20050007412A KR 20060086579 A KR20060086579 A KR 20060086579A
Authority
KR
South Korea
Prior art keywords
memory device
semiconductor memory
address signal
trimming
self refresh
Prior art date
Application number
KR1020050007412A
Other languages
English (en)
Other versions
KR100610024B1 (ko
Inventor
최중용
강영구
장기호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050007412A priority Critical patent/KR100610024B1/ko
Priority to US11/328,237 priority patent/US7190628B2/en
Priority to CN200610006091.5A priority patent/CN1822212B/zh
Publication of KR20060086579A publication Critical patent/KR20060086579A/ko
Application granted granted Critical
Publication of KR100610024B1 publication Critical patent/KR100610024B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 정확한 셀프 리프레쉬 주기 컨트롤을 위한 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의 동작방법에 관한 것으로, 본 발명에 따른 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치는, 외부에서 입력되는 제어신호에 의해 상기 셀프 리프레쉬 모드에서도 인에이블되도록 제어되며, 상기 셀프 리프레쉬 모드에서 상기 반도체 메모리 장치의 소정 동작을 제어하기 위하여 외부에서 입력되는 외부 어드레스 신호에 응답하여 내부 어드레스 신호를 발생시키는 어드레스 버퍼부와; 상기 셀프 리프레쉬 모드로의 진입을 제어하며, 상기 셀프 리프레쉬 모드에서 상기 내부 어드레스 신호에 응답하여 소정의 동작을 행하도록 제어하는 동작 제어부를 구비한다. 본 발명에 따르면, 정확한 트리밍 동작이 가능하여 반도체 메모리 장치의 리프레쉬 전류 특성을 개선시킬 수 있는 효과가 있다.
트리밍, 셀프 리프레쉬, 온도 감지, 저항, 외부 어드레스

Description

셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의 동작 방법{Semiconductor memory device having self refresh mode and method for operating the same}
도 1은 종래의 온도 감지회로의 회로도
도 2는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 개략적 블록도
도 3은 도 2의 온도 감지 회로부의 인에이블 신호 발생 타이밍도
*도면의 주요 부분에 대한 부호의 설명*
100 : 어드레스 버퍼부 200 : 동작제어부
210 : 트리밍 어드레스 신호 발생부 220 : 온도 감지 회로부
본 발명은 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의 동작 방법에 관한 것으로, 더욱 구체적으로는 실제 동작 조건에서 트리밍 동작을 행하기 위한 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의 동작 방법에 관한 것이다.
DRAM 등 반도체 메모리 장치에서는, 고속화의 대한 요구만큼이나 이동 통신 단말기 등 이동성 시스템(handheld system)에서의 저전력 요구가 증가됨에 따라, 저전압 동작 및 셀프 리프레쉬 시의 전력 감소에 대한 필요성이 증가하고 있다.
DRAM 등 반도체 메모리 장치를 구성하는 셀 커패시터에는 전하의 형태로 데이터가 저장되는데 커패시터가 완벽하지 않으므로 저장된 전하는 누설 전류에 의해 외부로 소멸된다. 따라서 데이터가 완전히 소멸되기 이전에 데이터를 꺼내서 리드 하고 다시 라이트하는 반복된 과정이 필요한데 이를 리프레쉬 동작이라고 한다.
반도체 메모리 장치가 액티브 상태에 있지 않는 동안, 메모리 셀(memory cell)에 라이트(write) 된 데이터가 유지되도록 하기 위하여 주기적인 셀프 리프레쉬를 수행하지만, 이때 소모되는 전력이 매우 크므로 이를 감소시킬 필요가 있다.
일반적으로, 셀프 리프레쉬의 전력을 감소시키기 위하여, 메모리 셀의 데이터 유지 시간(data retention time)의 변화를 감지하여 셀프 리프레쉬 동작 주기를 변화시키는 방법이 많이 사용된다. 이와 같은 셀프 리프레쉬 방법은, 메모리 셀의 누설 전류를 모니터링하여 메모리 셀에 저장된 데이터의 레벨(level)이 일정정도 이상 변화하는 경우에 리프레쉬를 수행하도록 할 수 있지만, 모니터링되는 메모리 셀이 전체 메모리 셀의 평균적 특성을 가질 뿐, 주위 환경에 민감한 약한(weak) 셀을 대변할 수는 없다는 문제점이 있다.
한편, 메모리 셀의 누설 전류가 온도 변화와 직접적으로 관련되어 있으므로, 온-칩(on-chip), 또는 오프-칩(off-chip) 상에 구비되는 온도 감지 회로(temperature sensing circuits)에 의하여 검출되는 반도체 메모리 장치의 온도에 따라 셀프 리프레쉬 주기를 조절해주는 셀프 리프레쉬의 전력 소모 감소 방법 또한 많이 사용되고 있다. 이는 온도 영역을 복수개의 영역들로 분할하여 두고 낮은 온도 영역에서는 리프레쉬 주기를 상대적으로 길게 하여 전력소모를 줄이는 방법이다.
이와 같은 셀프 리프레쉬의 전력 저감 방법은, 온도 감지 회로가 반도체 메모리 장치의 온도를 얼마나 정확하게 검출하는가에 의존한다. 이러한 방법에 사용되는 온도 감지 회로는 셀프 리프레쉬 모드에서 반도체 메모리 장치의 온도를 감지하여 그 온도에 맞는 셀프 리프레쉬 주기를 갖도록 만들어 줌으로써 온도에 따른 반도체 메모리 장치의 리프레쉬 특성을 보정하고 소모전류를 줄여주는 역할을 하고 있다. 이러한 온도 감지 회로는 통상적으로 밴드 갭 레퍼런스(band-gap reference)회로를 이용하여 구성되며, 이러한 온도 감지 회로는 미국공개특허 제2004-0071191호(2004.04.15)에 자세히 개시되어 있다.
상기 미국공개특허 제2004-0071191호에 개시된 온도 감지 회로는, 다이오드 단과 저항단을 병렬로 연결하여 각각에 흐르는 전류의 온도 특성이 서로 반대인 점을 이용하여 일정 온도에서 두단에 흐르는 전류값이 일치하도록 저항의 크기를 맞춤으로써 미리 설계된 온도를 검출하여 출력하는 동작을 수행한다.
이러한 온도 감지 회로에 의한 정확한 셀프 리프레쉬 주기 컨트롤을 위해서는, 반도체 제조공정 중에 발생되는 저항이나 다이오드의 전류 특성변화에 매우 민 감하게 반응하여 실제 동작 전에는 공정 중에 발생하는 검출 온도 변화를 보정해주는 트리밍(trimming)과정이 필요하다.
도 1은 이러한 종래의 온도 감지 회로를 나타낸 것이다.
도 1에 도시된 바와 같이, 종래의 온도 감지 회로(20)는 밴드 갭 레퍼런스 회로를 이용하여 구성한 것으로 온도감지부(22)와 편이온도 검출부(24)를 구비한다.
상기 온도 감지부(22)는 전류 미러 타입으로 구성된 차동증폭기(DA1,DA2)와, 온도의 증가에 따라 전류가 감소하는 감소 저항(Ra)단(terminal)과, 온도의 증가에 따라 전류가 증가하는 증가 저항(R)단과, 테스트 온도와 감지온도를 서로 비교한 결과를 비교출력신호(Tout)로서 출력하는 비교기(DA3)를 포함한다. 여기서, 상기 차동증폭기(DA1,DA2)에 각기 접속되는 접합다이오드들(D1,D2)은 사이즈가 서로 다를 수 있으며 도면상에서는 M:1로 나타난다.
상기 편이온도 검출부(24)는 상기 감소 저항(Ra)단과 접지단(VSS)사이에 직렬로 연결된 복수의 2진 가중 저항들(RAi, RA4-RA0)을 가지는 가중저항 스트링부와, 상기 온도감지부(22)의 편이온도를 검출하기 위해 인가되는 테스트 입력신호들 또는 트리밍 어드레스 신호들 (Taddi, Tadd4 -Tadd0)에 응답하여 상기 2진 가중 저항들(RAi, RA4-RA1)을 각기 선택적으로 단락시키기 위한 단락 스위칭부로 구성된다. 여기서, 상기 단락 스위칭부는 상시(normally) 턴오프 되어 있는 엔형 모오스 트랜지스터들(Ni,N4-N1)로 구성되어 있다.
상기 2진 가중저항들(RAi, RA4-RA0)중 저항(RA4)의 저항값은 저항(RA0)의 저항값보다 16배 크고, 저항(RA3)의 저항값은 저항(RA0)의 저항값보다 8배 크며, 저항(RA2)의 저항값은 저항(RA0)의 저항값보다 4배 크다. 또한, 저항(RA1)의 저항값은 저항(RA0)의 저항값보다 2배 크게 설정된다. 상기 2진 가중저항들(RAi, RA4-RA0)은 반도체 제조공정에서 폴리실리콘 등과 같은 물질을 패터닝함에 의해 형성될 수 있다.
상기 트랜지스터(N0)를 턴온시킴에 의해 상기 2진 가중저항들(RAi, RA4-RA0) 중 단위저항(RA0)이 단락(short)되도록 한 경우에 저항(RA0)의 저항값은 상기 합성저항 값에 포함되지 않으므로 전류 Ia가 그만큼 증가한다. 보통 상기 저항(RA0)이 단락될 경우에 1℃가 상승하도록 설계된다. 상기 테스트 입력신호들 또는 트리밍 어드레스 들(Taddi, Tadd4 -Tadd0)은 테스트 모드 시에 고정된 온도에서 온도감지 회로의 트립 포인트를 변화시키기 위해 제공되는 신호들이다.
유사하게, 상기 테스트 입력신호(Tadd4)가 논리레벨 하이로서 인가되면, 상기 저항(RA4)이 단락되므로, 상기 트립 포인트는 16℃가 상승한다. 또한, 트리밍 어드레스 신호(Tadd3)가 하이이면 저항(RA3)이 단락되어 8℃가 상승하고, 트리밍 어드레스 신호(Tadd2)가 하이이면 저항(RA2)이 단락되어 4℃가 상승하고, 트리밍 어드레스 신호(Tadd1)가 하이이면 저항(RA1)이 단락되어 2℃가 상승한다.
따라서, 상기 2진 가중 저항들(RU6-RU1)의 단락을 2진 축차근사법(binary successive approximation method)으로 행하여, 1℃ 미만의 오차를 갖는 편이온도를 검출하여 트리밍 동작을 행하는 것이 가능하다.
상술한 바와 같은 종래의 온도 감지 회로에서의 트리밍은 온도 감지 회로를 동작시키는 MRS(Mode Register Set) 신호를 구비하고, 이 MRS 신호를 인가하여 온도 감지 회로를 구동시키고 일정한 온도를 가하면서 온도 감지 회로에 사용되어지는 저항의 개수를 조절하여 원하는 온도를 검출할 수 있도록 한 후 이때 얻어진 저항값에 맞도록 퓨즈 트리밍(fuse trimming)을 함으로써 공정 중의 변화를 보정해 주었다.
그러나 이러한 방법은 MRS 신호가 인가되는 MRS 모드에서 트리밍 작업이 수행되기 때문에 실제 셀프 리프레쉬 모드와 차이가 발생될 수 있다. 이러한 차이는 트리밍 과정에서 맞춰진 온도와 실제 셀프 리프레쉬 동작시의 온도가 달라지는 경우를 유발하게 되어 반도체 메모리 장치 리프레쉬 및 전류 특성을 저해할 수 있는 문제점이 있다.
따라서 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의 동작 방법을 제공하는 데 있다.
본 발명의 다른 목적은 실제 온도 감지 회로가 동작하는 조건에서 트리밍과정을 수행하여 정확한 셀프 리프레쉬 주기를 결정할 수 있도록 하는 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의 동작 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 반도체 메모리 장치의 리프레쉬 및 전류 특성을 개선시킬 수 있는 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의 동작 방법을 제공하는데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 양상(aspect)에 따라, 본 발명에 따른 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치는, 외부에서 입력되는 제어신호에 의해 상기 셀프 리프레쉬 모드에서도 인에이블되도록 제어되며, 상기 셀프 리프레쉬 모드에서 상기 반도체 메모리 장치의 소정 동작을 제어하기 위하여 외부에서 입력되는 외부 어드레스 신호에 응답하여 내부 어드레스 신호를 발생시키는 어드레스 버퍼부와; 상기 셀프 리프레쉬 모드로의 진입을 제어하며, 상기 셀프 리프레쉬 모드에서 상기 내부 어드레스 신호에 응답하여 소정의 동작을 행하도록 제어하는 동작 제어부를 구비한다.
상기 동작 제어부는, 상기 내부어드레스 신호에 응답하여 트리밍 어드레스 신호를 발생시키는 트리밍 어드레스 신호 발생부와; 상기 트리밍 어드레스에 응답하여 트리밍 동작을 행하여, 정확한 트립 포인트에 의해 상기 반도체 메모리 장치의 내부 온도 변화에 따른 온도 신호를 출력하도록 하는 온도 감지 회로부를 구비할 수 있으며, 상기 반도체 메모리 장치에서 행해지는 소정의 동작은 셀프 리프레쉬 모드에서 상기 온도 감지회로부의 트리밍을 위한 동작일 수 있다.
그리고 상기 동작 제어부는, 상기 반도체 메모리 장치의 셀프 리프레쉬 주기를 제어하기 위한 서로 다른 주기를 가지는 복수개의 주기신호들을 발생시키는 복수개의 카운터들을 더 구비할 수 있다. 또한, 상기 복수개의 카운터들 중 선택된 소정의 카운터회로에서 출력되는 소정의 주기를 갖는 주기 신호에 의해 상기 온도 감지 회로의 동작이 제어되도록 구성될 수 있다.
상기 온도 감지 회로는, 다이오드 단과 저항단을 병렬로 연결하고 각각에 흐 르는 전류의 온도 특성이 서로 반대인 점을 이용하여 일정 온도에서 두 단에 흐르는 전류값이 일치하도록 저항의 크기를 맞춤으로써 미리 설계된 온도를 검출하여 출력하도록 하는 밴드 갭 레퍼런스 회로를 이용하여 구성된 회로일 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 양상에 따라, 본 발명에 따른 셀프 리프레쉬 모드를 지원하며 온도감지회로를 구비하는 반도체 메모리 장치의 동작 방법은, 외부에서 인가되는 제어신호에 응답하여 어드레스 버퍼부가 인에이블되는 단계와; 셀프 리프레쉬 모드로 진입하는 단계와; 상기 온도 감지회로부가 인에이블됨과 동시에 외부에서 인가되는 외부 어드레스 신호에 응답하여 내부 어드레스 신호를 발생시키는 단계와; 상기 내부 어드레스 신호에 응답하여 트리밍 어드레스 신호를 발생시키는 단계와; 상기 트리밍 어드레스 신호에 응답하여 온도 감지 회로의 트리밍 동작을 행하는 단계를 구비한다.
상기 온도 감지 회로는, 다이오드 단과 저항단을 병렬로 연결하고 각각에 흐르는 전류의 온도 특성이 서로 반대인 점을 이용하여 일정 온도에서 두 단에 흐르는 전류값이 일치하도록 저항의 크기를 맞춤으로써 미리 설계된 온도를 검출하여 출력하도록 하는 밴드 갭 레퍼런스 회로를 이용하여 구성된 회로일 수 있으며, 상기 내부 어드레스 신호는 상기 제어신호에 의해 발생이 제어될 수 있다.
상기한 구성에 따르면, 실제 셀프 리프레쉬 모드 조건하에서 트리밍을 진행함에 의해 정확한 트리밍동작이 가능해진다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
도 2는 본 발명의 일 실시예에 따른 셀프 리프레쉬 모드를 지원하는 반도체 메모리 장치의 개략적 블록도이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 메모리 장치는, 셀프 리프레쉬 모드 상태에서도 외부에서 입력되는 어드레스 신호에 의해 소정의 동작을 행하기 위한 것으로, 어드레스 버퍼부(100) 및 동작 제어부(200)를 구비한다.
상기 어드레스 버퍼부(100)는 외부에서 입력되는 제어신호(ABen)에 의해 동작이 제어되며, 상기 반도체 메모리 장치의 소정 동작을 제어하기 위하여 외부에서 입력되는 외부 어드레스 신호(Tr Addi)에 응답하여 내부 어드레스 신호(Tr int Addi)를 발생시킨다. 상기 외부어드레스 신호(Tr Addi)는 상기 반도체 메모리 장치가 셀프 리프레쉬 모드로 진입한 이후에 인가된다.
종래의 경우에 셀프 리프레쉬 모드에서는 소모 전류 감소 및 노이즈 방지를 위하여 어드레스 버퍼가 동작하지 않으나, 본 발명에서는 셀프 리프레쉬 모드에서도 상기 어드레스 버퍼부(210)가 동작되도록 설정된다.
상기 어드레스 버퍼부(100)의 동작을 제어하는 제어신호(ABen)는 통상의 버퍼 인에이블 신호와 제1제어신호인 트리밍 MRS(trimming MRS) 신호를 논리 노어(NOR) 연산한 신호로써 상기 어드레스 버퍼의 인에이블 신호로써 외부에서 입력된 다. 상기 제어신호(ABen)는 상기 트리밍 MRS 신호만으로 구성될 수 있으며, 상기 트리밍 MRS 신호가 인가되면 어떠한 모드 상태에서도 상기 어드레스 버퍼부(100)가 인에이블 되도록 설정될 수 있다.
상기 동작 제어부(200)는, 외부에서 입력되는 커맨드 신호에 의해 상기 반도체 메모리 장치가 셀프 리프레쉬 모드로 진입된 이후에 발생되는 상기 내부 어드레스 신호(Tr int Addi)에 응답하여 소정의 동작을 행하도록 제어한다.
상기 동작 제어부(200)는, 트리밍 어드레스 신호 발생부(210)와 온도 감지 회로(220)를 구비할 수 있다.
상기 트리밍 어드레스 신호 발생부(210)는, 상기 내부어드레스 신호(Tr int Addi)에 응답하여 트리밍 어드레스 신호(TAddi)를 발생시킨다. 상기 트리밍 어드레스 신호 발생부(210)는 외부에서 입력되는 제2제어신호(Tr MRS MS)에 의해서 제어된다. 상기 제2제어신호(Tr MRS MS)는 트리밍을 행함에 있어 외부 설정온도가 온도 감지 회로의 미리 설정된 온도보다 높은지 또는 낮은지를 알려주는 신호로써 상기 트리밍 어드레스 신호(TAddi)의 변화 방향을 제어한다.
상기 온도 감지 회로부(220)는, 온도 감지 회로부(220) 인에이블 신호(TSen)에 의해 동작이 제어되고, 상기 트리밍 어드레스 신호(TAddi)에 응답하여 트리밍 동작을 행하여, 정확한 트립 포인트에 의해 상기 반도체 메모리 장치의 내부 온도 변화에 따른 온도 신호를 출력하도록 하기 위한 것이다. 상기 온도 감지 회로부(220)에서의 트리밍 동작은 셀프 리프레쉬 모드에서 수행된다는 점을 제외하고는 종래와 동일한 방법에 의해 행해질 수 있다.
상기 온도 감지 회로부(220)는 다이오드 단과 저항단을 병렬로 연결하고 각각에 흐르는 전류의 온도 특성이 서로 반대인 점을 이용하여 일정 온도에서 두 단에 흐르는 전류값이 일치하도록 저항의 크기를 맞춤으로써 미리 설계된 온도를 검출하여 출력하도록 하는 밴드 갭 레퍼런스 회로를 이용하여 구성된 회로일 수 있다.
도 3은 상기 온도 감지 회로부를 인에이블 시키기 위한 인에이블 신호의 발생과정을 나타낸 동작 타이밍도이다.
도 3에 도시된 바와 같이, 외부에서 명령신호(Ext COM)인 트리밍 MRS 신호(Trimming MRS)와 외부 어드레스 신호(Ext Addi)인 MRS 어드레스 신호(MRS Address)가 입력되면 상기 반도체 메모리 장치는 트리밍 동작을 위한 동작모드로 진입한다. 이후에 상기 트리밍 MRS 신호(Trimming MRS)에 의하여 상기 반도체 메모리 장치를 구성하는 어드레스 버퍼부(210)가 인에이블 된다.
이후에 상기 반도체 메모리 장치가 셀프 리프레쉬 모드로 진입하면, 이에 응답하여 일반적인 셀프 리프레쉬 동작을 위한 제어신호(S/R MS)가 발생되며, 상기 제어신호(S/R MS)에 응답하여 셀프 리프레쉬 주기를 제어하는 주기 신호들(POSC,Q0-Qx)이 발생된다. 상기 제어신호(S/R MS)는 셀프 리프레쉬 주기 신호들(POSC,Q0-Qx)의 발생을 위한 마스터(master) 신호이며, 상기 주기 신호들(POSC,Q0-Qx)은 제1주기를 가지는 주기신호(POSC)와 상기 제1주기의 2의 배수로 증가하는 주기를 각각 가지는 주기신호들(Q0-Qx)들로 구성되며 상기 주기신호들(Q0-Qx)은 앞서 발생된 짧은 주기의 주기신호들에 응답하여 순차적으로 발생된다. 상기 주기 신호 들(Q0-Qx)은 셀프 리프레쉬 동작을 위해 준비되는 복수개의 리프레쉬 카운터들에 의해서 발생된다. 상기 복수개의 리프레쉬 카운터들 중 선택된 하나의 카운터에서 출력되는 주기신호(Qx)에 응답하여 상기 온도 감지 회로의 인에이블을 위한 인에이블 신호(TSen)가 발생된다.
상기 온도 감지 회로부(220)가 인에이블 된 후에는, 어드레스 버퍼부(210)에 외부 어드레스 신호(Tr Addi)가 입력되어 내부 어드레스 신호(Tr int Addi)가 발생된다. 그리고 상기 내부 어드레스 신호(Tr int Addi) 응답하여 트리밍 어드레스 신호(TAddi)가 발생되어 상기 온도감지 회로부(220)의 트리밍을 수행한다.
이와 같은 동작에 의해 트리밍이 수행된 온도 감지 회로부는 실제 셀프 리프레쉬 모드 동작시에는 온도 감지 출력신호를 출력하게 되고, 상기 온도 감지 출력신호에 응답하여 셀프 리프레쉬 주기를 변화시키게 된다. 상기 반도체 메모리 장치의 온도가 낮은 경우에 온도가 높은 경우에 비하여 리프레쉬 주기가 길도록 제어된다.
상술한 바와 같이, 반도체 메모리 장치를 구성하는 온도감지 회로의 트리밍 동작을 MRS 모드가 아닌 실제 셀프 리프레쉬 동작모드에서 실제 동작조건과 동일한 조건하에 진행함에 의하여, 온도 변화에 따른 정확한 셀프 리프레쉬 주기 컨트롤이 가능하며 반도체 메모리 장치의 성능향상을 기대할 수 있게 된다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발 명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다. 예컨대, 사안이 다른 경우에 회로의 내부구성을 변경하거나 회로의 내부 구성 소자들을 다른 등가적 소자들로 대치할 수 있음은 명백하다.
이상 설명한 바와 같이, 본 발명에 따르면 반도체 메모리 장치를 구성하는 온도감지 회로의 트리밍 동작을 외부에서 인가되는 어드레스에 의하여 실제 셀프 리프레쉬 동작모드에서 실제 동작조건과 동일한 조건하에 진행함에 의하여, 온도 변화에 따른 정확한 셀프 리프레쉬 주기 컨트롤이 가능하며 반도체 메모리 장치의 성능향상을 기대할 수 있게 된다. 또한, 반도체 메모리 장치의 리프레쉬 및 전류 특성을 개선시킬 수 있게 된다.

Claims (9)

  1. 셀프 리프레쉬 모드를 지원하는 반도체 메모리 장치에 있어서:
    외부에서 입력되는 제어신호에 의해 상기 셀프 리프레쉬 모드에서도 인에이블되도록 제어되며, 상기 셀프 리프레쉬 모드에서 상기 반도체 메모리 장치의 소정 동작을 제어하기 위하여 외부에서 입력되는 외부 어드레스 신호에 응답하여 내부 어드레스 신호를 발생시키는 어드레스 버퍼부와;
    상기 셀프 리프레쉬 모드에서 상기 내부 어드레스 신호에 응답하여 소정의 동작을 행하도록 제어하는 동작 제어부를 구비함을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 동작 제어부는,
    상기 내부어드레스 신호에 응답하여 트리밍 어드레스 신호를 발생시키는 트리밍 어드레스 신호 발생부와;
    상기 트리밍 어드레스에 응답하여 트리밍 동작을 행하여, 정확한 트립 포인트에 의해 상기 반도체 메모리 장치의 내부 온도 변화에 따른 온도 신호를 출력하도록 하는 온도 감지 회로부를 구비함을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서,
    상기 반도체 메모리 장치에서 행해지는 소정의 동작은, 셀프 리프레쉬 모드 에서 상기 온도 감지회로부의 트리밍을 행하기 위한 동작임을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 동작 제어부는,
    상기 반도체 메모리 장치의 셀프 리프레쉬 주기를 제어하기 위한 서로 다른 주기를 가지는 복수개의 주기신호들을 발생시키는 복수개의 카운터들을 더 구비함을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서,
    상기 온도 감지 회로부는 상기 복수개의 카운터들 중 선택된 소정의 카운터회로에서 출력되는 소정의 주기를 갖는 주기 신호에 의해 동작이 제어됨을 특징으로 하는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 온도 감지 회로는,
    다이오드 단과 저항단을 병렬로 연결하고 각각에 흐르는 전류의 온도 특성이 서로 반대인 점을 이용하여 일정 온도에서 두 단에 흐르는 전류값이 일치하도록 저항의 크기를 맞춤으로써 미리 설계된 온도를 검출하여 출력하도록 하는 밴드 갭 레퍼런스 회로를 이용하여 구성된 회로임을 특징으로 하는 반도체 메모리 장치.
  7. 셀프 리프레쉬 모드를 지원하며 온도감지회로부를 구비하는 반도체 메모리 장치의 동작 방법에 있어서:
    외부에서 인가되는 제어신호에 응답하여 어드레스 버퍼부가 인에이블되는 단계와;
    셀프 리프레쉬 모드로 진입하는 단계와;
    상기 온도 감지회로부가 인에이블됨과 동시에 외부에서 인가되는 외부 어드레스 신호에 응답하여 내부 어드레스 신호를 발생시키는 단계와;
    상기 내부 어드레스 신호에 응답하여 트리밍 어드레스 신호를 발생시키는 단계와;
    상기 트리밍 어드레스 신호에 응답하여 온도 감지 회로의 트리밍 동작을 행하는 단계를 구비함을 특징으로 하는 반도체 메모리 장치의 동작방법.
  8. 제7항에 있어서, 상기 온도 감지 회로는,
    다이오드 단과 저항단을 병렬로 연결하고 각각에 흐르는 전류의 온도 특성이 서로 반대인 점을 이용하여 일정 온도에서 두 단에 흐르는 전류값이 일치하도록 저항의 크기를 맞춤으로써 미리 설계된 온도를 검출하여 출력하도록 하는 밴드 갭 레퍼런스 회로를 이용하여 구성된 회로임을 특징으로 하는 반도체 메모리 장치의 동작방법.
  9. 제8항에 있어서,
    상기 내부 어드레스 신호는 상기 제어신호에 의해 발생이 제어됨을 특징으로 하는 반도체 메모리 장치의 동작방법.
KR1020050007412A 2005-01-27 2005-01-27 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법 KR100610024B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050007412A KR100610024B1 (ko) 2005-01-27 2005-01-27 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법
US11/328,237 US7190628B2 (en) 2005-01-27 2006-01-10 Semiconductor memory device having self refresh mode and related method of operation
CN200610006091.5A CN1822212B (zh) 2005-01-27 2006-01-26 具有自更新模式的半导体存储装置和相关的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050007412A KR100610024B1 (ko) 2005-01-27 2005-01-27 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법

Publications (2)

Publication Number Publication Date
KR20060086579A true KR20060086579A (ko) 2006-08-01
KR100610024B1 KR100610024B1 (ko) 2006-08-08

Family

ID=36696589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007412A KR100610024B1 (ko) 2005-01-27 2005-01-27 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법

Country Status (3)

Country Link
US (1) US7190628B2 (ko)
KR (1) KR100610024B1 (ko)
CN (1) CN1822212B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896242B1 (ko) * 2006-12-22 2009-05-08 후지쯔 마이크로일렉트로닉스 가부시키가이샤 메모리 장치, 메모리 컨트롤러 및 메모리 시스템

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US7116602B2 (en) * 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US8272781B2 (en) * 2006-08-01 2012-09-25 Intel Corporation Dynamic power control of a memory device thermal sensor
US7894289B2 (en) * 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
KR102098248B1 (ko) 2013-06-03 2020-04-07 삼성전자 주식회사 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러
KR20150051471A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
JP6084318B1 (ja) * 2016-02-22 2017-02-22 力晶科技股▲ふん▼有限公司 揮発性半導体記憶装置のリフレッシュ制御回路及び方法、並びに揮発性半導体記憶装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172234B1 (ko) * 1995-03-24 1999-03-30 김주용 셀프 리프레쉬 주기 조절장치
JPH11345486A (ja) * 1998-06-01 1999-12-14 Mitsubishi Electric Corp セルフ・リフレッシュ制御回路を備えたｄｒａｍおよびシステムｌｓｉ
US6233190B1 (en) * 1999-08-30 2001-05-15 Micron Technology, Inc. Method of storing a temperature threshold in an integrated circuit, method of modifying operation of dynamic random access memory in response to temperature, programmable temperature sensing circuit and memory integrated circuit
US6483764B2 (en) * 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring
US6590822B2 (en) * 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
JP4236402B2 (ja) * 2001-10-09 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置
US7266031B2 (en) * 2003-11-19 2007-09-04 Infineon Technologies Ag Internal voltage generator with temperature control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896242B1 (ko) * 2006-12-22 2009-05-08 후지쯔 마이크로일렉트로닉스 가부시키가이샤 메모리 장치, 메모리 컨트롤러 및 메모리 시스템

Also Published As

Publication number Publication date
US20060164903A1 (en) 2006-07-27
KR100610024B1 (ko) 2006-08-08
US7190628B2 (en) 2007-03-13
CN1822212A (zh) 2006-08-23
CN1822212B (zh) 2011-05-04

Similar Documents

Publication Publication Date Title
KR100610024B1 (ko) 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법
US8545095B2 (en) Temperature sensing circuit and semiconductor memory device using the same
US6756856B2 (en) Clock generation circuits and integrated circuit memory devices for controlling a clock period based on temperature and methods for using the same
US6646936B2 (en) Semiconductor memory device shiftable to test mode in module as well as semiconductor memory module using the same
KR0129197B1 (ko) 메모리셀어레이의 리플레쉬 제어회로
KR100298432B1 (ko) 반도체메모리장치의전력소비제어회로와이를이용한비트라인프리차지전압가변방법
KR100559731B1 (ko) 온도 센서의 불량을 감지하는 온도 보상형 셀프 리프레쉬반도체 메모리 장치 및 이를 이용한 테스트 방법
US8923082B2 (en) Semiconductor device on which wafer-level burn-in test is performed and manufacturing method thereof
CN111986718B (zh) 用于电子装置的温度补偿操作的系统、方法及设备
KR100798804B1 (ko) 반도체 메모리 장치
US8553487B2 (en) Internal power supply circuit, semiconductor device, and manufacturing method of semiconductor device
US6628162B2 (en) Semiconductor integrated circuit
KR20080066249A (ko) 반도체 메모리 장치의 리프레시 주파수 제어회로
CN106373604B (zh) 半导体存储器件及其操作方法
US6337819B1 (en) Semiconductor device having on-chip terminal with voltage to be measured in test
JP5937895B2 (ja) 半導体集積回路装置
KR100604905B1 (ko) Ｖｐｐ 레벨을 독립적으로 제어하는 반도체 메모리 장치
US6434070B1 (en) Semiconductor integrated circuit with variable bit line precharging voltage
KR20010004581A (ko) 온도감지기를 가진 셀프 리프레시 전류 감소 회로
JP2008226384A (ja) 半導体記憶装置及びその試験方法
US11862277B2 (en) Deterioration detection device
US20050073891A1 (en) Semiconductor memory device and method for testing same
JP5263015B2 (ja) 半導体メモリ
KR100641356B1 (ko) 반도체 메모리 장치의 내부 전원전압 발생회로
KR100881718B1 (ko) 코아전압 릴리즈 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee