CN111986718B - 用于电子装置的温度补偿操作的系统、方法及设备 - Google Patents

用于电子装置的温度补偿操作的系统、方法及设备 Download PDF

Info

Publication number
CN111986718B
CN111986718B CN202010441413.9A CN202010441413A CN111986718B CN 111986718 B CN111986718 B CN 111986718B CN 202010441413 A CN202010441413 A CN 202010441413A CN 111986718 B CN111986718 B CN 111986718B
Authority
CN
China
Prior art keywords
compensation
sense amplifier
signal
response
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010441413.9A
Other languages
English (en)
Other versions
CN111986718A (zh
Inventor
B·H·拉姆
K·L·马约尔
J·霍金斯
G·艾哈迈德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202410173119.2A priority Critical patent/CN117995237A/zh
Publication of CN111986718A publication Critical patent/CN111986718A/zh
Application granted granted Critical
Publication of CN111986718B publication Critical patent/CN111986718B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

描述了用于电子装置的温度补偿操作的系统、方法和设备。举例来说，用于基于温度对感测放大器执行电压补偿的设备可包含感测放大器控制电路，所述感测放大器控制电路耦合到所述感测放大器以将补偿脉冲提供到所述感测放大器，其中所述感测放大器在所述补偿脉冲期间在电压补偿阶段中操作。所述设备可响应于基于所述设备的所述操作温度的电压补偿持续时间信号来确定所述补偿脉冲。紧接在没有激活命令之前或紧接在其后发生所述电压补偿，使得在来自所述命令解码器的激活命令期间不发生补偿持续时间变化。

Description

用于电子装置的温度补偿操作的系统、方法及设备
技术领域
本申请涉及半导体装置，且具体地涉及用于电子装置的温度补偿操作的系统、方法及设备。
背景技术
存储器装置经构造具有至少在逻辑上以行和列布置的存储单元的一或多个阵列。每一存储单元将数据存储为电荷，所述电荷由与存储单元相关联的数位线存取。当存取存储单元时，经充电存储单元引起相关联数位线上电压的正变化且未经充电的被存取的存储单元引起相关联数位线上电压的负变化。数位线上的电压变化可由感测放大器感测并放大，以指示存储于存储单元中的数据状态值。
感测放大器通常耦合到一对互补数位线，大量存储单元(未展示)连接到所述互补数位线。当存取存储单元时，存储单元行被激活且感测放大器用于通过将经选择列的数位线中的每一者耦合到电压源使得数位线具有互补逻辑电平来放大经激活存储单元的相应列的数据状态。
当存储单元被存取时，数位线中的一者的电压根据耦合到数位线的存储单元是否被充电而稍微增大或减小，从而导致数位线之间的电压差。当一条数位线的电压稍微增大或减小时，另一数位线可用作感测操作的参考。相应晶体管由于电压差而被使能，从而将稍高电压数位线耦合到电源电压且将另一数位线耦合到参考电压(诸如接地)，以进一步在相反方向上驱动数位线中的每一者且放大经选择数位线信号。
发明内容
在一个方面中，本公开涉及一种设备，其包括：开关，所述开关经配置以将各自与补偿代码相关联的多个输入端耦合到各自与温度可选择补偿代码相关联的多个输出端，其中开关可响应于来自设备的控制信令进行操作；第一多路复用器，所述第一多路复用器耦合到开关的多个输出端以接收温度可选择补偿代码且经配置以响应于指示设备的操作温度的温度范围信号来选择补偿代码；及感测放大器控制电路，所述感测放大器控制电路耦合到第一多路复用器和至少一个感测放大器，且经配置以响应于经选择补偿代码而将补偿脉冲提供到感测放大器，以致使感测放大器在补偿脉冲的宽度期间执行电压补偿。
在另一方面中，本公开涉及一种设备，其包括：多个存储体，所述多个存储体各自包括存储单元阵列和感测放大器；感测放大器控制电路，所述感测放大器控制电路耦合到多个存储体中的至少一者的感测放大器，以响应于电压补偿持续时间信号而将补偿脉冲提供到感测放大器，其中感测放大器在补偿脉冲期间在电压补偿阶段中操作；及电压补偿控制电路，所述电压补偿控制电路耦合到感测放大器控制电路且经配置以提供电压补偿持续时间信号，其中电压补偿持续时间信号基于指示操作温度的温度比较位。
在又一方面中，本公开涉及一种方法，其包括：在存储器处接收激活命令；确定存储器的操作温度；响应于激活命令，在到存储器的感测放大器的补偿脉冲期间执行阈值电压补偿操作，其中补偿脉冲基于操作温度；及在感测放大器处感测存储单元的数据，其中存储单元响应于字线的激活而耦合到感测放大器的互补数位线中的一者。
附图说明
图1是根据本公开本公开的各种实施例的半导体装置的示意性框图。
图2是根据本公开的各种实施例的感测放大器和一对互补数位线的示意图。
图3A是根据本公开的各种实施例的半导体装置中的电压补偿感测放大器阵列的示意图。
图3B是根据本公开的各种实施例的电压补偿感测放大器的示意图。
图4是根据本公开的各种实施例的基于温度改变阈值电压(Vt)补偿持续时间的图示。
图5是根据本公开的各种实施例的Vt补偿控制电路的示意图。
图6是根据本公开的各种实施例的感测放大器控制电路的示意图。
图7是根据本公开的各种实施例的在感测操作期间的各种信号的时序图。
图8是根据本公开的各种实施例的在存储器处感测数据的流程图。
具体实施方式
存储器装置的组件可调整操作或者补偿操作温度的变化。如本文中所描述，例如，感测放大器可采用温度调节的阈值电压补偿。
举例来说，电压补偿感测放大器通过补偿n-ch感测放大器装置Vt偏移来克服对感测放大器缩放提出的工艺挑战。感测放大器补偿发生在补偿持续时间内。然而，当补偿持续时间是静态的时，相同的补偿持续时间被应用于不同的操作温度条件。在较低温度下，n-chVt偏移可比较高温度下的偏移更显著。tRCD表示最小行地址(RAS)到列地址(CAS)延迟，其由在激活存储器行与存取耦合到经激活行的存储单元列中的存储单元之间所需的最小时钟周期数来测量。在较高温度下，可减小tRCD的定时裕度，从而增加错误地感测数据的可能性。为了维持期望或指定的定时约束，感测放大器可采用温度调节的Vt补偿，其中Vt补偿的持续时间根据操作温度变化或被确定。
图1是根据本公开的实施例的半导体装置100的示意性框图。半导体装置100可包含时钟输入电路105、内部时钟发生器107、定时发生器109、地址命令输入电路115、地址解码器120、命令解码器125、多个行(例如，第一存取线)解码器130、包含感测放大器150和转移栅极195的存储单元阵列145、多个列(例如，第二存取线)解码器140、多个读/写放大器165、输入/输出(I/O)电路170和电压发生器190。半导体装置100可包含多个外部端子，其包含耦合到命令/地址总线110的地址和命令端子；时钟端子CK和/CK；数据端子DQ、DQS和DM；及电源端子VDD、VSS、VDDQ和VSSQ。在一些实例中，与命令/地址总线110相关联的端子和信号线可包含经配置以接收命令信号的第一组端子和信号线，以及经配置以接收地址信号的单独的第二组端子和信号线。在其它实例中，与命令和地址总线110相关联的端子和信号线可包含经配置以接收命令信号和地址信号两者的共同端子和信号线。半导体装置可安装在衬底上，例如，存储器模块衬底、母板等。
存储单元阵列145包含多个存储体BANK0-N，其中N是正整数，诸如3、7、15、31等。每一存储体BANK0-N可包含多个字线WL、多个数位线DL以及布置在多个字线WL和多个数位线DL的交叉点处的多个存储单元MC。每一存储体BANK0-N的字线WL的选择由对应的行解码器130执行，且数位线DL的选择由对应的列解码器140执行。多个感测放大器150针对其对应的数位线DL定位，并且经由充当开关的转移栅极TG 195耦合到至少一个相应的局部I/O线，所述至少一个相应的局部I/O线进一步耦合到至少两个主I/O线对中的相应一者。可基于来自解码器电路的控制信号来操作感测放大器150和转移栅极TG 195，所述解码器电路可包含命令解码器120、行解码器130、列解码器140、存储体BANK0-N的存储单元阵列145的任何控制电路，或其任何组合。在一些实例中，半导体装置100的tRCD可涉及行解码器130、列解码器140以及多个存储体BANK0-N(例如，包含多个感测放大器150和转移栅极TG 195)中的每一者的存储单元阵列145的电路的操作。
在一些实例中，多个感测放大器150可包含补偿感测放大器150的组件之间的阈值电压差的阈值电压补偿电路。随着电路组件变得更小、时钟速度变得更快且电压/功率消耗要求降低，感测放大器150的电路组件之间的性能的小的变化(例如，由于工艺、电压和温度(PVT)变化所导致的)可降低半导体装置100的操作可靠性。为了减轻这些变化的影响，对这些阈值电压差中的一些阈值电压差进行补偿可包含在激活感测放大器150以感测数据之前，使用感测放大器150的经配置以将经感测数据提供到输出端的内部节点(例如，连线节点)来偏置耦合到感测放大器150的数位线DL和DLb。数位线DL和DLb的偏置可基于感测放大器150的至少两个电路组件(例如，晶体管)之间的阈值差。对感测放大器150内的电路组件之间的阈值电压差的补偿可改进操作可靠性。
在一些实例中，半导体装置100可包含感测放大器控制电路156，其耦合到感测放大器150以将Vt补偿持续时间信号提供到感测放大器150。半导体装置100可具有多个感测放大器控制电路，每一感测放大器控制电路耦合到相应存储体中的感测放大器150。响应于Vt补偿持续时间信号，感测放大器150的Vt补偿的时间可改变。在一些实例中，半导体装置100可包含经配置以测量半导体装置的操作温度且产生数字输出的温度传感器控制电路152。在一些实例中，温度传感器152可包含温度传感器和耦合到温度传感器的温度比较电路。温度比较电路可经配置以存取温度传感器的读数并且提供温度范围信号。在一些实例中，温度范围信号可表示输出温度操作范围。温度范围信号可包含一或多个温度比较位。例如，温度传感器控制电路152可生成包含6位以表示多个温度范围(诸如高达64个范围)的输出信号。其它温度范围也是可能的。在一些实例中，温度传感器控制电路152可在多个组件之间共享并且为半导体装置100中的其它组件提供温度范围信号。例如，温度传感器控制电路152可向阈值电压补偿(VtC)控制电路154和自刷新(SREF)控制电路(未展示)提供温度范围信号。温度传感器可为现有DRAM操作温度传感器，并且温度传感器控制电路152可在半导体装置100的另一组件中实现，诸如在自刷新(SREF)控制电路中实现。
在一些实例中，半导体装置100还可包含耦合在温度传感器控制电路152和感测放大器控制电路156之间的VtC控制电路154。VtC控制电路154可经配置从温度传感器控制电路152接收温度范围信号，并且将Vt补偿持续时间信号提供到感测放大器控制电路156。Vt补偿持续时间信号可用于控制Vt补偿操作的持续时间。在一些实例中，Vt补偿持续时间信号可包括一或多个位以表示多个持续时间。在一些实例中，VtC控制电路154可耦合到命令解码器125，并且经配置以接收命令信号(例如，行命令)。当不存在有效行命令时，VtC控制电路154可提供Vt补偿持续时间信号。换句话说，补偿改变不发生在有效命令(例如，行命令、刷新或预充电命令)的中间。
地址/命令输入电路115可经由命令/地址总线110在命令/地址端子处从外部接收地址信号和存储体地址信号，并且将地址信号和存储体地址信号传输到地址解码器120。地址解码器120可解码从地址/命令输入电路115接收的地址信号，并且将行地址信号XADD提供到行解码器130且将列地址信号YADD提供到列解码器140。地址解码器120还可接收存储体地址信号，并且将存储体地址信号BADD提供到行解码器130和列解码器140。
地址/命令输入电路115可经由命令/地址总线110从外部(例如，命令/地址端子处的存储器控制器105)接收命令信号，并且将命令信号提供到命令解码器125。命令解码器125可解码命令信号且生成各种内部命令信号。内部命令信号可用于控制半导体装置100的各种电路的操作和定时。举例来说，内部命令信号可包含用以控制电路以对经选择字线和数位线执行存取操作的行命令信号和列命令信号，诸如读命令或写命令。
因此，当发出激活命令且行地址被及时供给激活命令时以及当发出读命令且列地址被及时供给读命令时，从由行地址和列地址指定的存储单元阵列145中的存储单元读取读数据。读/写放大器165可接收读数据DQ，并且将读数据DQ提供到IO电路170。IO电路170可经由数据端子DQ、DQS和DM将读数据DQ与DQS处的数据选通信号和DM处的数据掩蔽信号一起提供到外部。类似地，当发出激活命令且行地址被及时地供给激活命令时以及当发出写命令且列地址被及时地供给写命令时，输入/输出电路170可接收数据端子DQ、DQS、DM处的写数据以及DQS处的数据选通信号和DM处的数据掩蔽信号，并且经由读/写放大器165将写数据提供给存储单元阵列145。可将写数据写入由行地址和列地址指定的存储单元中。
转到对包含在半导体装置100中的外部端子的解释，时钟端子CK和/CK可分别接收外部时钟信号和互补的外部时钟信号。外部时钟信号(包含互补的外部时钟信号)可被供给到时钟输入电路105。时钟输入电路105可接收外部时钟信号且生成内部时钟信号ICLK。时钟输入电路105可向内部时钟发生器107提供内部时钟信号ICLK。内部时钟发生器107可基于从地址/命令输入电路115接收的内部时钟信号ICLK和时钟使能信号CKE来生成相控内部时钟信号LCLK。尽管不限于此，但DLL电路可用作内部时钟发生器107。内部时钟发生器107可向IO电路170和定时发生器109提供相控内部时钟信号LCLK。IO电路170可使用相控内部时钟信号LCLK作为确定读数据的输出定时的定时信号。定时发生器109可接收内部时钟信号ICLK且生成各种内部时钟信号。
电源端子可接收电源电压VDD和VSS。可将这些电源电压VDD和VSS供给到电压发生器电路190。电压发生器电路190可基于电源电压VDD和VSS生成各种内部电压VPP、VOD、VBLP、NSA_BIAS、VARY、VPERI等。内部电压VPP主要用于行解码器130中，内部电压VOD、VBLP、NSA_BIAS和VARY主要用于包含在存储单元阵列145中的感测放大器150中，并且内部电压VPERI用于许多其它电路块中。IO电路170可接收电源电压VDD和VSSQ。例如，电源电压VDDQ和VSSQ可分别是与电源电压VDD和VSS相同的电压。然而，专用电源电压VDDQ和VSSQ可用于IO电路170。
图2是根据本公开的实施例的包含感测放大器210和一对互补数位线DL 220和DLb221的存储器200的一部分的示意图。如图2所展示，感测放大器210耦合到一对真数位(或位)线和互补数位(或位)线DL 220和DLb 221。存储单元240(0)-(N)可通过相应的存取装置(例如，晶体管)250(0)-(N)选择性地耦合到数位线DL 220，并且存储单元241(0)-(N)可通过相应的存取装置(例如，晶体管)251(0)-(N)选择性地耦合到数位线DLb 221。字线WL 260(0)-(N)可通过控制相应存取装置250(0)-(N)的栅极来控制存储单元240(0)-(N)中的哪一者耦合到数位线DL 220。类似地，字线WL 261(0)-(N)可通过控制相应存取装置251(0)-(N)的栅极来控制存储单元241(0)-(N)中的哪一者耦合到数位线DLb 221。可经由通过解码器电路接收的控制信号270来控制感测放大器210，诸如命令解码器(例如，图1的命令解码器125)、行解码器(例如，图1的行解码器130)、列解码器(例如，图1的列解码器140)、存储阵列控制电路(例如，图1的存储体BANK0-N的存储单元阵列145的控制电路)、bank0level感测放大器控制电路(例如，图1中的控制电路156)中的任一者，或其任何组合。
在一些实例中，存储器200可在一般阶段或模式中操作。可响应于预充电命令PRE来发起第一阶段(例如，预充电阶段)。在预充电阶段期间，可将字线WL 260(0)-(N)和261(0)-(N)设置为无效状态，并且作为响应，可禁用存取装置250(0)-(N)和251(0)-(N)。进一步地，数位线DL 220和DLb 221以及感测放大器210的经配置以向输出端提供经感测数据状态的内部节点(例如，连线节点)可被预充电至且保持在预充电电压(诸如数位线预充电电压VBLP)，直到转换到第二阶段。
在一些实例中，感测放大器210包含阈值电压补偿电路，其在第二阶段(例如，阈值电压补偿阶段)期间补偿感测放大器210的组件之间的阈值电压失配。为了执行阈值电压补偿，感测放大器210可在阈值电压补偿阶段期间对数位线DL 220和DLb 221进行预充电或偏置，使得数位线DL 220和DLb 221之间的电压差近似等于感测放大器210的至少两个电路组件之间的阈值电压差。在一些实例中，阈值电压差可基于感测放大器210的晶体管的阈值电压。对感测放大器210内的电路组件之间的阈值电压差的补偿可改进可靠性。
第三阶段是感测放大器激活阶段。在激活阶段期间，字线WL 260(0)-(N)和261(0)-(N)的字线WL可被设置为有效状态，并且作为响应，可启用存取装置250(0)-(N)和251(0)-(N)的存取装置以将存储单元240(0)-(N)和241(0)-(N)的相应存储单元耦合到数位线DL 220和DLb 221中的一者。感测放大器210可经配置以执行感测操作，以感测经耦合存储单元的数据状态。即，在感测操作期间，由经耦合存储单元存储的数据状态由感测放大器210感测且放大，以将数位线DL 220或数位线DLb 221中的一个驱动到对应于经感测数据状态的高电压电平或低电压电平，并且在感测操作期间将数位线DL 220和DLb 221中的另一数位线驱动到互补电压电平。在感测操作之后，存储器200的电路可保持在激活阶段，或者可响应于预充电命令PRE而转换回预充电阶段。
类似地，存储单元241(0)-(N)的存储单元响应于相应字线261(0)-(N)变为有效而通过相应存取装置251(0)-(N)耦合到数位线DLb 221。由存储单元存储的数据状态由感测放大器210感测且放大，以将数位线DLb 221驱动到对应于经感测数据状态的高电压电平或低电压电平。在感测操作期间，将另一数位线DL 220驱动到互补电压电平(例如，高电压电平与低电压电平互补并且低电压电平与高电压电平互补)。
在阈值电压补偿操作期间，感测放大器210的连线节点可响应于控制信号270(例如，来自解码器电路)而与数位线DL 220和DLb 221隔离。在一些实例中，控制信号270可配置感测放大器210以在阈值电压补偿阶段期间将连线节点与数位线DL 220和DLb 221隔离。例如，在阈值电压补偿阶段期间，感测放大器210的连线节点可彼此耦合、可耦合到数位线DL 220和DLb 221，并且可耦合到预充电电压(例如，VBLP)以将每一数位线预充电到预充电电压。在感测放大器210及数位线DL 220和DLb 221的连线节点处于VBLP电压之后，控制信号270可配置感测放大器210以将连线节点与数位线DL 220和DLb 221隔离。然后可在数位线DL 220和DLb 221处产生220和221之间的电压差以提供阈值电压补偿，如前所描述的。
图3A是根据本公开的各种实施例的半导体装置中的电压补偿感测放大器阵列的示意图。在一些实例中，感测放大器阵列300可包含多个感测放大器，例如，302(1)...302(N)、302(N+1)、302(N+2)，...302(M)等(被共同表示为302)，其中多个感测放大器中的每一者可被包含在相应存储体(诸如图1中的BANK0-N)中。多个感测放大器302可耦合到Psense放大器控制线(例如，激活信号ACT)，其可提供用于有效“高”电平的电源电压(例如，阵列电压VARY)。多个感测放大器302还可耦合到Nsense放大器控制线(例如，行Nsense锁存信号RNL)，其可提供用于有效“低”电平的参考电压(例如，接地(GND)电压)。响应于在晶体管304(1),...304(M)和晶体管305(1),...305(M)的栅极上提供的均衡信号SAEQ，晶体管304(1),...304(M)和晶体管305(1),...305(M)可将激活信号线ACT耦合到接地(GND)电压，并且将行Nsense锁存信号RNL耦合到电源电压。
在一些实例中，Psense放大器控制线(例如，ACT)和Nsense放大器控制线(例如，RNL)中的每一者可分别耦合到对应的p型晶体管303(1),...303(M)和n型晶体管306(1),...306(M)。p型晶体管可由被提供到晶体管303(1),...303(M)的栅极的Psense放大器激活信号PSA控制。n型晶体管可由被提供到晶体管306(1),...306(M)的栅极的Nsense放大器激活信号NSA控制。当Nsense放大器激活信号NSA变为有效高且Psense放大器激活信号PSA变为低时，Vt补偿被激活。
图3B是根据本公开的一些实施例的感测放大器308的电路图。感测放大器308可为图1中的多个感测放大器302(1),...302(M)中的一者，并且可被包含在图1的感测放大器150和/或图2的感测放大器210的一或多者中。感测放大器308可包含晶体管(例如，p型场效应晶体管(PFET))310、311，其漏极分别耦合到额外晶体管(例如，n型场效应晶体管(NFET))312、313的漏极。第一类型的晶体管310、311和第二类型的晶体管312、313形成互补晶体管反相器，其包含：第一反相器，其包含晶体管310和312；及第二反相器，其包含晶体管311和313。第一类型的晶体管310、311可耦合到电源(例如，Psense放大器控制线(例如，激活信号ACT))，其可提供用于有效“高”电平的电源电压(例如，阵列电压VARY)。第二类型的晶体管312、313可耦合到电源(例如，Nsense放大器控制线(例如，行Nsense锁存信号RNL))，其可提供用于有效“低”电平的参考电压(例如，接地(GND)电压)。感测放大器300可感测且放大分别通过数位(或位)线DL 320和DLb 321施加到感测节点314、315的数据状态。可为第二类型的晶体管312、313的漏极处的连线节点的节点316和317可经由隔离晶体管351和352耦合到数位线DL 320和DLb 321。隔离晶体管351和352可由隔离信号ISO0和ISO1控制。可为数位线DL 320和DLb 321处的感测节点的节点314和315可分别通过第二类型的晶体管361和362耦合到局部输入/输出节点A和B(LIOA/B)。当列选择信号CS有效时，可使晶体管361和362导通。LIOT和LIOB可分别对应于图1的LIOT/B线。
感测放大器可进一步包含额外的第二类型的晶体管331、332，其漏极耦合到感测节点315和314且源极耦合到连线节点316和317及第二类型的晶体管312和313的漏极。第二类型的晶体管331、332的栅极可接收位线补偿信号AABLCP，并且可为第二类型的晶体管312和313之间的阈值电压不平衡提供电压补偿。感测放大器300可进一步包含晶体管318、319，其中晶体管318可将连线节点316耦合到功率总线350并且晶体管319可将连线节点316耦合到连线节点317。功率总线350可耦合到被配置为预充电电压VPCH的节点。在一些实例中，VPCH电压是位线预充电电压VBLP。在一些实例中，可在感测操作的一些阶段期间将VPCH电压设置为VARY电压。阵列电压VARY的电压可小于位线预充电电压VBLP的电压。在一些实例中，位线预充电电压VBLP可大约为阵列电压VARY的一半。晶体管318和319可响应于在晶体管318和319的栅极上提供的均衡信号AAGTEQ和AABLEQ而将电源总线350耦合到连线节点316和317。
在操作中，感测放大器300可经配置以响应于所接收的控制信号(例如，ISO0/ISO1隔离信号、ACT和RNL信号、AABLEQ和AAGTEQ均衡信号、CS信号和AABLCP信号)而感测数据线DL 320和DLb 321上的经耦合存储单元的数据状态。可通过解码器电路提供控制信号，诸如命令解码器(例如，图1的命令解码器125)、行解码器(例如，图1的行解码器130)、列解码器(例如，图1的列解码器140)、存储阵列控制电路(例如，图1的存储体BANK0-N的存储单元阵列145的控制电路)中的任一者，或其任何组合。
图4是根据本公开的各种实施例的基于温度改变Vt补偿持续时间的图示。举例来说，随着温度范围增加(例如，从小于T0增加到T0与T1之间，再增加到T1与T2之间，...)，对应的Vt补偿持续时间可减少。其它关系也是可能的。在本公开的一些实施例中，可预存储(例如，从对部件进行熔丝熔断微调预定义)温度与Vt补偿持续时间之间的关系，这将在图5中进行描述。
图5是根据本公开的各种实施例的VtC控制电路的示意图。在一些实例中，VtC控制电路500可在VtC控制电路154中实现(在图1中)。VtC控制电路500可包含可配置开关504以定义温度-Vt补偿持续时间关系。开关可经配置以将各自与补偿代码相关联的多个输入端耦合到各自与温度可选择补偿代码相关联的多个输出端。开关可响应于控制信令进行操作。例如，可配置开关504可耦合到信号线502以接收补偿代码。在一些实例中，补偿代码可表示Vt补偿持续时间。举例来说，补偿代码可包含[M:1][L:1]个位，其中M代表补偿持续时间范围的数目且L代表表示每一Vt补偿持续时间的位的数目。可配置开关504可(例如)作为M：N开关将温度范围映射到Vt补偿持续时间范围，其中N代表温度范围的数目(例如，图4中的Tx范围)。在一些实例中，温度范围与Vt补偿持续时间范围之间的映射(诸如图4中所展示)被预存储且预定义于可配置开关504中。
进一步参考图5，在一些实例中，可配置开关504可由可编程开关控制(诸如熔丝)配置，其中可配置开关504的输出可包含温度可选择补偿代码。在一些实例中，可配置开关504可包含[N:1]个输出线，其中每一输出线包含L个位(表示补偿持续时间)且被提供到多路复用器506。多路复用器可耦合到开关504的多个输出端以接收温度可选择补偿代码且经配置以响应于指示半导体装置的操作温度的温度范围信号来选择补偿代码。举例来说，多路复用器506可耦合到温度比较位(例如，来自图1中的温度传感器控制电路152)且经配置以基于温度比较位的值输出N个输入中的一者。如果温度比较位具有指示中间温度范围的值，则输出信号可包含对应于所述中间温度范围的一个L位可选择Vt补偿代码(补偿持续时间)。
在一些实例中，VtC控制电路500可进一步包含锁存电路508，其经配置以响应于激活命令(例如，行命令、ACTIVE命令或来自命令解码器(例如，图1中的125)的刷新命令)而将Vt补偿代码提供到感测放大器控制电路156(图1中)。例如，锁存电路508可包含耦合到来自命令解码器的ACT/刷新信号线的D锁存电路。当激活命令无效时(例如，处于低逻辑电平)，其意味着半导体装置(例如，图1中的100)不工作也不处于刷新或预充电操作，D锁存器508被启用且锁存可选择补偿代码以将Vt补偿持续时间信号(例如，L位)提供到感测放大器控制电路(例如，图1中的156)。当半导体装置(例如，图1中的100)接收有效的激活命令时(例如，刷新或预充电命令)，由D锁存器508提供的Vt补偿持续时间信号的逻辑电平不再改变。
图6是根据本公开的各种实施例的感测放大器控制电路的示意图。在一些实例中，感测放大器控制电路600可在感测放大器控制电路156(图1中)中实现，所述感测放大器控制电路经配置以响应于VtC控制电路(例如，图1中的154、图5中的500)提供的Vt补偿持续时间信号而提供感测放大器补偿控制信号。在一些实例中，感测放大器控制电路600可包含多路复用器602，其输入端耦合到一系列延迟线。例如，感测放大器控制电路可包含串联耦合的多个延迟电路604，其中每一延迟电路的输出端耦合到多路复用器602的输入端。如此，多路复用器602的每一输入端可提供具有不同延迟的信号。在一些实例中，延迟电路604可由激活信号(诸如来自命令解码器(例如，图1中的125)的ACTIVE命令)触发。当激活信号有效时，延迟电路604中的每一者可传播具有将被提供到多路复用器602的延迟的激活信号。
进一步参看图6，在一些实例中，多路复用器602可耦合到来自Vt控制电路(例如，图1中的154、图5中的500)的Vt补偿持续时间线。在一些实例中，多路复用器602经配置以响应于Vt补偿持续时间信号而从延迟电路604选择延迟信号中的一者。在一些实例中，VtC控制电路600可包含Vt补偿持续时间电路606，其耦合到多路复用器602的输出端且经配置以提供用于补偿感测放大器(例如，NSA、PSA和AABLCP或其组合)的各种控制信号。在一些实例中，Vt补偿持续时间可由补偿激活信号的激活与去激活信号之间的补偿脉冲的宽度来控制。为了控制补偿脉冲的宽度，在一些实例中，可改变所述补偿被激活的时间。例如，补偿的激活可响应于NSA信号变为有效且PSA信号变为无效。在一些场景中，所述补偿被去激活的时间也可改变。例如，补偿的去激活可响应于AABCLP信号变为无效。在一些实例中，可改变补偿的开始时间和结束时间。
在非限制性实例中，Vt补偿持续时间电路606可经配置以响应于用于补偿的激活信号和来自多路复用器602的Vt补偿持续时间信号而为感测放大器提供AABCLP控制信号。举例来说，Vt补偿持续时间电路606可接收位线补偿信号AABCLP控制信号(例如，处于高逻辑电平)且通过基于Vt补偿持续时间信号去激活AABCLP(例如，处于低逻辑电平)来控制补偿的去激活。在非限制性实例中，Vt补偿持续时间电路606可包含SR锁存器，其在设置线处接收AABCLP信号且在Q输出端处输出持续时间受控的控制信号AABCLP。多路复用器602的输出端可耦合到SR锁存器的复位线。Q输出端处的AABCLP可耦合到感测放大器(例如，图3B中的308)以提供用于补偿的控制信号。当在设置线处接收的AABCLP为高时，Q输出端处的AABCLP将保持为高，直到复位线处的信号变为高。换句话说，多路复用器602的输出端处的高逻辑电平信号将AABCLP信号驱动成为去激活的(例如，处于低逻辑电平)。高逻辑电平信号到达多路复用器602的输出端的时间可由Vt补偿持续时间线及一或多个延迟电路604提供的延迟来控制。
在这种情况下，可基于AABCLP信号的去激活时间来改变补偿结束的时间。作为结果，可改变补偿脉冲的宽度。例如，如果Vt补偿持续时间信号指示短的补偿持续时间，则Vt补偿持续时间电路606提供的补偿脉冲的宽度可相对较短。如果Vt补偿持续时间信号指示长的补偿持续时间，则Vt补偿持续时间电路606提供的补偿脉冲的宽度可较长。
在一些非限制性实例中，VtC控制电路600还可经配置以提供其它感测放大器控制信号，诸如PSA和NSA。例如，NSA和PSA可分别响应于ACTIVE命令信号而被激活或去激活。相对于图7进一步描述控制信号的定时。
图7是根据本公开的一些实施例的感测放大器(诸如308(在图3B中))的感测操作期间的各种信号的时序图700。在预充电阶段期间(例如，在时序图的时间T0到T1之间)，连线节点316和317可在VPCH电压处被预充电。举例来说，电源总线350可被供给VPCH电压，并且AABLCP信号、ISO0/ISO1信号和AABLEQ信号可分别处于它们的有效状态。因此，在预充电阶段，数位线DL 320和DLb 321、感测节点314和315及连线节点316和317中的每一者可被预充电到预充电电压VPCH。在一些实例中，VPCH电压可为VBLP电压。在一些实例中，VBLP电压可大约为VARY电压的一半。
在预充电阶段之后，感测放大器308可进入阈值电压补偿阶段以执行阈值电压补偿操作(例如，在时序图的时间T2与T3之间)。数据线DL 320和DLb 321上的电压从VPCH电压(例如，VBLP电压)被偏置，以补偿(例如，提供阈值电压补偿)晶体管312、313之间的阈值电压差。在阈值电压补偿阶段期间，在时间T2，ISO0和ISO1信号以及AAGTEQ信号和AABLEQ信号可被设置为相应的无效状态以禁用晶体管351、352、318和319。AABLCP信号可保持在有效状态，以使得晶体管331和332能够将节点314和315分别耦合到连线节点317和316。另外，晶体管312的漏极和栅极可耦合，并且晶体管313的漏极和栅极可耦合。
在时间T2，Vt补偿控制信号可被激活/去激活。例如，VtC控制电路(图1中的154)提供的NSA和PSA可分别变为有效和无效。VtC控制电路(图1中的154)提供的AABLCP信号也可变为有效，并且可在时间T2和T3之间的Vt补偿持续时间期间执行阈值电压补偿。在时间T3，阈值电压补偿阶段可响应于VtC控制电路(图1中的154)提供的AABLCP信号变为无效状态而完成，所述无效状态分别禁用晶体管331和332并且使节点314和315从连线节点317和316去耦。如前所描述的，补偿脉冲(例如，由Vt补偿持续时间电路提供)可在补偿激活信号的激活与AABCLP信号的去激活之间是有效的。作为结果，补偿脉冲的宽度可控制阈值电压补偿的补偿持续时间。举例来说，通过改变补偿脉冲的宽度，可改变补偿持续时间。在补偿脉冲的宽度基于Vt补偿持续时间信号的情况下，所述Vt补偿持续时间信号本身基于来自温度传感器控制电路的温度范围信号，补偿持续时间可基于温度。
由于在不存在激活命令时激活Vt补偿，因此在一些实例中，字线WL可在Vt补偿完成之后开始斜变。这不同于其中可在完成补偿之前激活字线WL的其它系统。举例来说，在时间T4，字线WL可变为有效以达到足以启用(例如，激活)目标存储单元(例如，图1的存储单元MC中的一者或者图2的存储单元240(0)-(N)或241(0)-(N)中的一者)的存取装置(例如，图2的存取装置250(0)-(N)和251(0)-(N)中的一者)的电压。
在T3和T4之间，在连线均衡阶段期间，连线节点317和316可从数位线DL 320和DLb321去耦，并且可彼此耦合以将连线节点316、317之间的电压均衡到VPCH电压。在该阶段期间，在时间T3，AABLEQ信号可转换到有效状态。当AABLCP信号被设置为无效状态时，晶体管332和331可使节点314和315从连线节点317和316去耦。当均衡信号AAGTEQ和AABLEQ被设置为有效状态时，晶体管318和319可将VPCH电压从电源总线350耦合到连线节点316、317。当ISO0和ISO1信号被设置为无效状态时，隔离晶体管351和352可使连线节点317和316从数位线DL 320和DLb 321去耦。在连线节点316和317被预充电到VPCH电压之后，AAGTEQ和AABLEQ信号可被设置为无效状态以禁用晶体管318和319。
尽管在图中未展示，但是感测放大器可随后经历感测阶段，在所述感测阶段期间，然后利用阈值电压补偿执行感测操作和放大操作，以平衡第二类型的晶体管312和313的响应。举例来说，响应于存储单元(例如，图2的存储单元240(0)-(N)或存储单元241(0)-(N)中的一者)通过其相应的存取装置(例如，图2的相应存取装置250(0)-(N)或存取装置251(0)-(N))耦合到数位线DL 320或DLb 321，在数位线DL 320与DLb 321之间产生电压差(例如，经由连线节点316和317)。因此，当第二类型的晶体管312、313的源极开始通过完全激活的RNL信号被拉到接地时并且具有耦合到具有稍高电压的数位线DL 320或DLb 321的栅极的第二类型的晶体管312、313中的一者开始导通时，通过第二类型的晶体管312、313感测到电压差。当通过数位线DL 320耦合到连线节点316的存储单元存储高数据状态时，(例如)晶体管313可开始导通。另外，当具有稍低电压的连线节点317的电压通过导通晶体管313而降低时，另一晶体管312可变得不太导通。因此，当隔离信号ISO0和ISO1处于有效状态时，稍高电压和稍低电压被放大到逻辑高电压和逻辑低电压。在存储单元的数据状态被感测到且感测节点314、315各被拉到ACT信号电压和RNL信号电压中的相应一者之后，可响应于READ命令来执行读取。
图8是根据本公开的各种实施例的在存储器处感测数据的流程图。在一些实施例中，过程800可由参考图1至7展示和描述的各种实施例实现。在一些实例中，过程800可包含在802在存储器处接收激活命令；在804确定存储器的操作温度；及在806基于温度确定补偿脉冲。举例来说，补偿脉冲可由阈值电压补偿持续时间电路(例如，图6中的606)确定。过程800可进一步包含在808在到存储器的感测放大器的补偿脉冲期间执行阈值电压补偿操作，以及在810在感测放大器处感测存储器的数据。在一些实例中，还可响应于激活命令执行阈值电压补偿操作。在感测数据时，可从存储单元感测数据，其中存储单元响应于字线的激活而耦合到感测放大器的互补数位线中的一者。
在一些实例中，过程800可进一步包含在执行阈值电压补偿操作之前以预充电电压对感测放大器的连线节点、感测节点和互补数位线进行预充电。在确定补偿脉冲时，可响应于电压补偿持续时间信号而从多个延迟信号选择延迟信号，并且至少基于延迟信号来确定补偿脉冲。可响应于指示存储器的操作温度的温度比较位而从多个补偿代码选择电压补偿持续时间信号。可接收位线补偿信号，并且可将位线补偿信号锁存在高逻辑电平处，并且响应于电压补偿持续时间信号而去激活所述位线补偿信号。过程可进一步包含当激活命令无效时锁存电压补偿持续时间信号。
图1至8中的上述实施例提供了半导体装置中的感测放大器的阈值电压补偿的优点。举例来说，Vt补偿持续时间可基于半导体装置的操作温度而改变。在低温度下，可改进n-ch Vt偏移。类似地，在高温度下，可减小对tRCD的约束。所有这些导致半导体装置的各种性能的改进。
在本文参考附图详细解释了本公开的各种实施例。前面的详细描述参考了附图，所述附图通过说明的方式展示了本公开的具体方面和实施例。所述详细描述包含足以使所属领域的技术人员能够实践本公开的实施例的细节。可利用其它实施例，并且可在不脱离本公开的范围的情况下进行结构、逻辑和电气改变。本文揭示的各种实施例不必互斥，因为一些所揭示的实施例可与一或多个其它所揭示的实施例组合以形成新的实施例。
从前述内容将了解，尽管已出于说明的目的在本文中描述了本公开的特定实施例，但可在不脱离本公开的精神和范围的情况下作出各种修改。因此，本公开的范围不应限于本文所描述的任何特定实施例。

Claims (22)

1.一种半导体设备，其包括：
开关，其经配置以将各自与补偿代码相关联的多个输入端耦合到各自与温度可选择补偿代码相关联的多个输出端，其中所述开关响应于来自所述设备的控制信令进行操作；
第一多路复用器，其耦合到所述开关的所述多个输出端以接收所述温度可选择补偿代码且经配置以响应于指示所述设备的操作温度的温度范围信号来选择补偿代码；及
感测放大器控制电路，其耦合到所述第一多路复用器和至少一个感测放大器，且经配置以响应于经选择补偿代码而将补偿脉冲提供到所述感测放大器，以致使所述感测放大器在所述补偿脉冲的宽度期间执行电压补偿。
2.根据权利要求1所述的半导体设备，其进一步包括锁存电路，所述锁存电路耦合在所述第一多路复用器和所述感测放大器之间且经配置以响应于使能信号而锁存所述经选择补偿代码。
3.根据权利要求2所述的半导体设备，其中所述锁存电路经使能以响应于无效激活命令锁存所述经选择补偿代码。
4.根据权利要求1所述的半导体设备，其中所述开关由一或多个熔丝配置。
5.根据权利要求1所述的半导体设备，其中所述感测放大器控制电路包括：
第二多路复用器，其耦合到多个延迟信号线且经配置以响应于来自所述第一多路复用器的所述经选择补偿代码而选择所述多个延迟信号线中的至少一者；及
阈值电压补偿持续时间电路，其耦合到所述第二多路复用器且经配置以基于经选择延迟信号线生成所述补偿脉冲。
6.根据权利要求5所述的半导体设备，其中所述感测放大器控制电路进一步包括多个延迟电路，所述多个延迟电路各自耦合到所述多个延迟信号线的相应信号线。
7.根据权利要求1所述的半导体设备，其中所述补偿脉冲的所述宽度基于所述经选择补偿代码。
8.根据权利要求6所述的半导体设备，其中所述阈值电压补偿持续时间电路经配置以将位线补偿信号锁存在高逻辑电平，且响应于所述经选择延迟信号线去激活所述位线补偿信号。
9.根据权利要求8所述的半导体设备，其中所述阈值电压补偿持续时间电路包括SR锁存电路。
10.一种半导体设备，其包括：
多个存储体，所述多个存储体各自包括存储单元阵列和感测放大器；
感测放大器控制电路，其耦合到所述多个存储体中的至少一者的所述感测放大器，以响应于电压补偿持续时间信号而将补偿脉冲提供到所述感测放大器，其中所述感测放大器在所述补偿脉冲的宽度期间执行电压补偿操作；及
电压补偿控制电路，其耦合到所述感测放大器控制电路且经配置以提供所述电压补偿持续时间信号，其中所述电压补偿持续时间信号基于指示操作温度的温度比较位。
11.根据权利要求10所述的半导体设备，其中所述电压补偿控制电路包括多路复用器，所述多路复用器耦合到所述感测放大器控制电路且经配置以响应于所述温度比较位从多个温度可选择补偿代码将所述电压补偿持续时间信号提供到所述感测放大器控制电路。
12.根据权利要求11所述的半导体设备，其中所述电压补偿控制电路进一步包括开关，所述开关耦合到所述多路复用器且经配置以使多个补偿代码对应于所述多个温度可选择补偿代码的相应温度可选择补偿代码。
13.根据权利要求12所述的半导体设备，其中所述开关由一或多个熔丝来配置。
14.根据权利要求13所述的半导体设备，其中所述电压补偿控制电路进一步包括锁存电路，所述锁存电路耦合在所述多路复用器和所述感测放大器控制电路之间且经配置以响应于使能信号而锁存来自经选择补偿代码的经选择电压补偿持续时间信号。
15.根据权利要求14所述的半导体设备，其中所述锁存电路经使能以响应于无效激活命令锁存所述经选择电压补偿持续时间信号。
16.根据权利要求10所述的半导体设备，其中所述感测放大器控制电路包括：
多路复用器，其耦合到多个延迟信号线且经配置以响应于所述电压补偿持续时间信号而选择所述多个延迟信号线中的至少一者；及
阈值电压补偿持续时间电路，其耦合到所述多路复用器且经配置以基于经选择延迟信号线生成所述补偿脉冲。
17.根据权利要求16所述的半导体设备，其中所述感测放大器控制电路进一步包括多个延迟电路，所述多个延迟电路各自耦合到所述多个延迟信号线的相应信号线，其中所述多个延迟电路由来自命令解码器的激活命令激活。
18.根据权利要求14所述的半导体设备，其中所述补偿脉冲的所述宽度基于所述经选择补偿代码。
19.一种操作半导体设备的方法，其包括：
在存储器处接收激活命令；
确定所述存储器的操作温度；
响应于所述激活命令，在到所述存储器的感测放大器的补偿脉冲期间执行阈值电压补偿操作，其中所述补偿脉冲基于所述操作温度；及
在所述感测放大器处感测存储单元的数据，其中所述存储单元响应于字线的激活而耦合到所述感测放大器的互补数位线中的一者。
20.根据权利要求19所述的方法，其进一步包括在执行所述阈值电压补偿操作之前，在预充电电压下对所述感测放大器的连线节点、感测节点和所述互补数位线进行预充电。
21.根据权利要求19所述的方法，其进一步包括通过以下步骤确定所述补偿脉冲：
响应于电压补偿持续时间信号而从多个延迟信号选择延迟信号，其中响应于指示所述存储器的所述操作温度的温度比较位而从多个补偿代码选择所述电压补偿持续时间信号；及
至少基于所述延迟信号确定所述补偿脉冲。
22.根据权利要求21所述的方法，其进一步包括当所述激活命令无效时锁存所述电压补偿持续时间信号。
CN202010441413.9A 2019-05-24 2020-05-22 用于电子装置的温度补偿操作的系统、方法及设备 Active CN111986718B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410173119.2A CN117995237A (zh) 2019-05-24 2020-05-22 用于电子装置的温度补偿操作的系统、方法及设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/422,650 2019-05-24
US16/422,650 US10796734B1 (en) 2019-05-24 2019-05-24 Apparatuses including temperature-based threshold voltage compensated sense amplifiers and methods for compensating same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410173119.2A Division CN117995237A (zh) 2019-05-24 2020-05-22 用于电子装置的温度补偿操作的系统、方法及设备

Publications (2)

Publication Number Publication Date
CN111986718A CN111986718A (zh) 2020-11-24
CN111986718B true CN111986718B (zh) 2024-02-27

Family

ID=72664011

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410173119.2A Pending CN117995237A (zh) 2019-05-24 2020-05-22 用于电子装置的温度补偿操作的系统、方法及设备
CN202010441413.9A Active CN111986718B (zh) 2019-05-24 2020-05-22 用于电子装置的温度补偿操作的系统、方法及设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202410173119.2A Pending CN117995237A (zh) 2019-05-24 2020-05-22 用于电子装置的温度补偿操作的系统、方法及设备

Country Status (2)

Country Link
US (3) US10796734B1 (zh)
CN (2) CN117995237A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11069385B1 (en) * 2020-03-31 2021-07-20 Micron Technology, Inc. Integrated assemblies comprising folded-digit-line-configurations
EP4123651A1 (en) * 2021-07-23 2023-01-25 STMicroelectronics S.r.l. Driver circuit for phase-change memory cells and method of driving phase-change memory cells
CN113555042B (zh) * 2021-08-03 2023-12-19 北京紫光青藤微系统有限公司 灵敏放大器电路、存储器
CN117995238A (zh) * 2022-10-31 2024-05-07 长鑫存储技术有限公司 延时电路以及存储系统
CN116913341B (zh) * 2023-09-12 2024-04-30 温州核芯智存科技有限公司 一种存储器及补偿方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104718575A (zh) * 2012-10-10 2015-06-17 索泰克公司 用于补偿单端感测放大器中pvt变化的参考电路
CN106611621A (zh) * 2015-10-27 2017-05-03 爱思开海力士有限公司 补偿电路和补偿方法
CN107077877A (zh) * 2014-10-29 2017-08-18 美光科技公司 用于使用感测电路执行逻辑操作的设备及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050699B1 (ko) * 2008-04-04 2011-07-20 엘피다 메모리 가부시키가이샤 반도체 메모리 디바이스
US7804729B2 (en) * 2008-11-14 2010-09-28 Macronix International Co., Ltd. Temperature compensation circuit and method for sensing memory
JP2011129237A (ja) * 2009-12-21 2011-06-30 Elpida Memory Inc 半導体装置及び半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104718575A (zh) * 2012-10-10 2015-06-17 索泰克公司 用于补偿单端感测放大器中pvt变化的参考电路
CN107077877A (zh) * 2014-10-29 2017-08-18 美光科技公司 用于使用感测电路执行逻辑操作的设备及方法
CN106611621A (zh) * 2015-10-27 2017-05-03 爱思开海力士有限公司 补偿电路和补偿方法

Also Published As

Publication number Publication date
CN111986718A (zh) 2020-11-24
US10796734B1 (en) 2020-10-06
US20220270654A1 (en) 2022-08-25
CN117995237A (zh) 2024-05-07
US11335385B2 (en) 2022-05-17
US20210012818A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
CN111986718B (zh) 用于电子装置的温度补偿操作的系统、方法及设备
US9728246B2 (en) Semiconductor device suppressing BTI deterioration
US11087802B2 (en) Semiconductor memory device including output buffer
CN111192612B (zh) 用于减小行地址到列地址延迟的设备和方法
CN110610729B (zh) 用于在活动断电期间减少感测放大器泄漏电流的设备及方法
CN110729000B (zh) 减小行地址到列地址延迟的设备及方法
US10878862B2 (en) Apparatuses and methods for DRAM wordline control with reverse temperature coefficient delay
US10249358B1 (en) Apparatuses and methods for configurable command and data input circuits for semiconductor memories
US10985753B2 (en) Apparatuses and methods for providing bias signals in a semiconductor device
US11721389B2 (en) Apparatuses and methods of power supply control for threshold voltage compensated sense amplifiers
CN113963729A (zh) 包含经阈值电压补偿感测放大器的设备及其补偿方法
US11120847B2 (en) Apparatuses and method for reducing row address to column address delay for a voltage threshold compensation sense amplifier
US10902899B2 (en) Apparatuses and method for reducing row address to column address delay
US10586586B1 (en) Apparatuses including threshold voltage compensated sense amplifiers and methods for compensating same
US10373655B2 (en) Apparatuses and methods for providing bias signals according to operation modes as supply voltages vary in a semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant