JP4063751B2 - 半導体記憶装置とその試験方法 - Google Patents
半導体記憶装置とその試験方法 Download PDFInfo
- Publication number
- JP4063751B2 JP4063751B2 JP2003348310A JP2003348310A JP4063751B2 JP 4063751 B2 JP4063751 B2 JP 4063751B2 JP 2003348310 A JP2003348310 A JP 2003348310A JP 2003348310 A JP2003348310 A JP 2003348310A JP 4063751 B2 JP4063751 B2 JP 4063751B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- voltage
- line pair
- potential
- sense amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 37
- 238000010998 test method Methods 0.000 title claims description 12
- 238000012360 testing method Methods 0.000 claims description 60
- 230000000295 complement effect Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 5
- 230000007547 defect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/1204—Bit line control
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本発明は、半導体記憶装置とその試験方法に係わり、特にディスターブ試験機能を有する半導体記憶装置とその試験方法に関する。
ＤＲＡＭの不良原因の中で、センス時の不良の要因が多くの割合を占めているが、その切り分けは難しい。不良の要因を幾つか挙げると、セル容量の容量不足、セル容量からの電荷リーク、ワード線の動作鈍りによるセンススタート時の初期信号量の低下、センスアンプの能力不足によるセンス動作の遅れ、センスアンプのＨ／Ｌバラツキ（アンバランス）が大きいことによる誤センス、隣接ビット線等からのディスターブ等である。出荷検査時には、上記した要因に対応するようなテストパターンを全メモリセルに対して行なう必要があり、そのテスト時間は記憶容量の増大と微細化の進歩による要因の増加等に伴って増加の一途をたどっている。また、不良要因の切り分けが難しいことから製造工程への不良対策のフィードバックを迅速に行なうことも難しいことになってしまう。本発明は、センスアンプの能力小、バラツキ大等の不具合を切り離してテストすることを可能とするものであり、これにより不良要因の切り分けが簡単となるため、製造工程へのフィードバックを迅速に行なうことが可能となる。また、本発明によるテストを行なうことにより不良要因の組合せテストの中からセンスアンプに関する要因を取り除くことができるため、テストパターンの簡略化、即ち、テスト時間の短縮化が可能となる。
ディスターブ試験機能を有するものとしては、例えば、以下の特許文献１に示すようなものが提案されている。
特開２００１−３５１９７号公報（第１頁） しかしながら、従来、ディスターブ試験において、センスアンプのためのディスターブ試験は、行われていなかった。
本発明の目的は、上記した従来技術の欠点を改良し、特に、ディスターブ試験を行う際、センスアンプの試験を行うことを可能にした新規な半導体記憶装置とその試験方法を提供することにある。
本発明の他の目的は、センスアンプのディスターブ試験を行うことで、センスアンプに関する不具合をなくし、以て、テストパターンを簡略化でき、これにより、テスト時間の短縮化を可能にした半導体記憶装置とその試験方法を提供することにある。
本発明は上記した目的を達成するため、基本的には、以下に記載されたような技術構成を採用するものである。
即ち、本発明に係わる半導体記憶装置の第１態様は、
メモリセルに接続されたビット線対の電位を検出すると共に、検出した前記ビット線対の電位の差を増幅し、継続して前記ビット線対に電圧の印加が可能なセンスアンプを備えた半導体記憶装置において、
電圧印加手段を設け、前記センスアンプが、前記ビット線対に第１の相補関係にある電圧の印加を継続中に、前記電圧印加手段が、前記ビット線対に前記第１の相補関係と反転した第２の相補関係にある所定の電圧を印加することを特徴とするものであり、
又、第２の態様は、
前記電圧印加手段が前記ビット線対に印加する前記所定の電圧は、調整可能であることを特徴とするものであり、
又、第３の態様は、
前記電圧印加手段により前記ビット線対に印加される前記第２の相補関係にある所定の電圧が、ディスターブ試験用の電圧であることを特徴とするものであり、
又、第４の態様は、
前記電圧印加手段が、前記ビット線対に前記第２の相補関係にある所定の電圧の印加終了後に、前記センスアンプが、前記ビット線対の電位差を検出することを特徴とするものである。
又、第５の態様は、
メモリセルに接続されたビット線対の電位を検出すると共に、検出した前記ビット線対の電位の差を増幅し、継続して前記ビット線対に電圧の印加が可能なセンスアンプを備えた半導体記憶装置において、
前記センスアンプが、前記ビット線対の一方のビット線の電位が他方のビット線の電位より高くなるような電圧の印加を継続中に、前記ビット線対の一方のビット線の電位が他方のビット線の電位より低くなるような電圧を前記ビット線対に印加するための電圧印加手段を備えたことを特徴とするものであり、
又、第６の態様は、
前記電圧印加手段が前記ビット線対に印加する電圧は、調整可能なディスターブ試験用の電圧であることを特徴とするものであり、
又、第７の態様は、
前記センスアンプが検出した電位の差を増幅して前記ビット線対に電圧の印加を継続中に、前記電圧印加手段が前記ビット線対にディスターブ試験用の電圧を印加し、前記ディスターブ試験用電圧の印加終了後、前記センスアンプが前記ビット線対の電位差を検出することを特徴とするものであり、
又、第８態様は、
前記電圧印加手段は、二つの異なる電圧を出力する第１電圧発生器と、第２電圧発生器とからなり、
ライトアンプに接続されたＩ／Ｏ線対が、一対の列選択スイッチを介して、前記ビット線対に接続され、更に、前記Ｉ／Ｏ線対の一方の線が、テストモード信号で制御される第１のモードスイッチを介して、前記第１電圧発生器に接続され、前記Ｉ／Ｏ線対の他方の線が、前記テストモード信号で制御される第２のモードスイッチを介して、前記第２電圧発生器に接続されていることを特徴とするものであり、
又、第９態様は、
前記第１電圧発生器は、セル対極レベル配線に接続された電圧発生器であり、前記第２電圧発生器は、ビット線バランスレベル配線に接続された電圧発生器であることを特徴とするものであり、
又、第１０態様は、
前記第１電圧発生器は、ビット線バランスレベル配線に接続された電圧発生器であり、前記第２電圧発生器は、セル対極レベル配線に接続された電圧発生器であることを特徴とするものである。
メモリセルに接続されたビット線対の電位を検出すると共に、検出した前記ビット線対の電位の差を増幅し、継続して前記ビット線対に電圧の印加が可能なセンスアンプを備えた半導体記憶装置において、
電圧印加手段を設け、前記センスアンプが、前記ビット線対に第１の相補関係にある電圧の印加を継続中に、前記電圧印加手段が、前記ビット線対に前記第１の相補関係と反転した第２の相補関係にある所定の電圧を印加することを特徴とするものであり、
又、第２の態様は、
前記電圧印加手段が前記ビット線対に印加する前記所定の電圧は、調整可能であることを特徴とするものであり、
又、第３の態様は、
前記電圧印加手段により前記ビット線対に印加される前記第２の相補関係にある所定の電圧が、ディスターブ試験用の電圧であることを特徴とするものであり、
又、第４の態様は、
前記電圧印加手段が、前記ビット線対に前記第２の相補関係にある所定の電圧の印加終了後に、前記センスアンプが、前記ビット線対の電位差を検出することを特徴とするものである。
又、第５の態様は、
メモリセルに接続されたビット線対の電位を検出すると共に、検出した前記ビット線対の電位の差を増幅し、継続して前記ビット線対に電圧の印加が可能なセンスアンプを備えた半導体記憶装置において、
前記センスアンプが、前記ビット線対の一方のビット線の電位が他方のビット線の電位より高くなるような電圧の印加を継続中に、前記ビット線対の一方のビット線の電位が他方のビット線の電位より低くなるような電圧を前記ビット線対に印加するための電圧印加手段を備えたことを特徴とするものであり、
又、第６の態様は、
前記電圧印加手段が前記ビット線対に印加する電圧は、調整可能なディスターブ試験用の電圧であることを特徴とするものであり、
又、第７の態様は、
前記センスアンプが検出した電位の差を増幅して前記ビット線対に電圧の印加を継続中に、前記電圧印加手段が前記ビット線対にディスターブ試験用の電圧を印加し、前記ディスターブ試験用電圧の印加終了後、前記センスアンプが前記ビット線対の電位差を検出することを特徴とするものであり、
又、第８態様は、
前記電圧印加手段は、二つの異なる電圧を出力する第１電圧発生器と、第２電圧発生器とからなり、
ライトアンプに接続されたＩ／Ｏ線対が、一対の列選択スイッチを介して、前記ビット線対に接続され、更に、前記Ｉ／Ｏ線対の一方の線が、テストモード信号で制御される第１のモードスイッチを介して、前記第１電圧発生器に接続され、前記Ｉ／Ｏ線対の他方の線が、前記テストモード信号で制御される第２のモードスイッチを介して、前記第２電圧発生器に接続されていることを特徴とするものであり、
又、第９態様は、
前記第１電圧発生器は、セル対極レベル配線に接続された電圧発生器であり、前記第２電圧発生器は、ビット線バランスレベル配線に接続された電圧発生器であることを特徴とするものであり、
又、第１０態様は、
前記第１電圧発生器は、ビット線バランスレベル配線に接続された電圧発生器であり、前記第２電圧発生器は、セル対極レベル配線に接続された電圧発生器であることを特徴とするものである。
又、本発明に係わる半導体記憶装置の試験方法の第１態様は、
メモリセルに接続されたビット線対の電位を検出すると共に、検出した前記ビット線対の電位の差を増幅し、継続して前記ビット線対に電圧の印加が可能なセンスアンプを備えた半導体記憶装置の試験方法において、
前記センスアンプが、メモリセルに接続されたビット線対の電位を検出し、検出した前記ビット線対の電位の差を増幅して前記ビット線対に第１の相補関係にある電圧を印加する第１工程と、
前記センスアンプが前記ビット線対に第１の相補関係にある電圧の印加を継続中に、電圧印加手段が、前記ビット線対に前記第１の相補関係と反転した第２の相補関係にある所定の電圧を印加する第２工程と、
前記電圧印加手段による前記ビット線対への前記第２の相補関係にある所定の電圧の印加が終了後、前記センスアンプが、前記ビット線対の電位差を検出する第３工程と、
を含むことを特徴とするものであり、
又、第２態様は、
前記電圧印加手段により前記ビット線対に印加される前記第２の相補関係にある所定の電圧を変更して、前記第２工程と前記第３工程とを再び繰り返す第４工程と、
をさらに含むことを特徴とするものであり、
又、第３態様は、
前記電圧印加手段により前記ビット線対に印加される前記第２の相補関係にある所定の電圧が、ディスターブ試験用の電圧であることを特徴とするものである。
又、第４態様は、
メモリセルに接続されたビット線対の電位を検出すると共に、検出した前記ビット線対の電位の差を増幅し、継続して前記ビット線対に電圧の印加が可能なセンスアンプと、
前記ビット線対にディスターブ試験用の電圧を印加せしめる電圧印加手段と、
を備えた半導体記憶装置の試験方法において、
前記センスアンプにデータを書き込むと共に、書き込まれたデータに基づき前記センスアンプに接続しているビット線対をドライブする第１工程と、
前記センスアンプでドライブされた前記ビット線対の一方のビット線の電位が、他方のビット線の電位より高い時、前記ビット線対の一方のビット線の電位が、他方のビット線の電位より低くなるような前記ディスターブ試験用の電圧を前記電圧印加手段から前記ビット線対に印加せしめる第２工程と、
前記電圧印加手段から前記ビット線対に前記ディスターブ試験用の電圧の印加が終了後、前記センスアンプが、前記ビット線対の電位差を検出する第３工程と、
前記電圧印加手段の電圧を変更して、前記第２工程と第３工程とを再び繰り返す第４工程と、
を少なくとも含むことを特徴とするものであり、
又、第５態様は、
前記電圧印加手段は、二つの異なる電圧を出力する第１電圧発生器と、第２電圧発生器とからなり、
ライトアンプに接続されたＩ／Ｏ線対が、一対の列選択スイッチを介して、前記ビット線対に接続され、
前記第２工程では、前記Ｉ／Ｏ線対の一方の線が、テストモード信号で制御される第１のモードスイッチを介して、前記第１電圧発生器に接続され、前記Ｉ／Ｏ線対の他方の線が、前記テストモード信号で制御される第２のモードスイッチを介して、前記第２電圧発生器に接続されることを特徴とするものである。
メモリセルに接続されたビット線対の電位を検出すると共に、検出した前記ビット線対の電位の差を増幅し、継続して前記ビット線対に電圧の印加が可能なセンスアンプを備えた半導体記憶装置の試験方法において、
前記センスアンプが、メモリセルに接続されたビット線対の電位を検出し、検出した前記ビット線対の電位の差を増幅して前記ビット線対に第１の相補関係にある電圧を印加する第１工程と、
前記センスアンプが前記ビット線対に第１の相補関係にある電圧の印加を継続中に、電圧印加手段が、前記ビット線対に前記第１の相補関係と反転した第２の相補関係にある所定の電圧を印加する第２工程と、
前記電圧印加手段による前記ビット線対への前記第２の相補関係にある所定の電圧の印加が終了後、前記センスアンプが、前記ビット線対の電位差を検出する第３工程と、
を含むことを特徴とするものであり、
又、第２態様は、
前記電圧印加手段により前記ビット線対に印加される前記第２の相補関係にある所定の電圧を変更して、前記第２工程と前記第３工程とを再び繰り返す第４工程と、
をさらに含むことを特徴とするものであり、
又、第３態様は、
前記電圧印加手段により前記ビット線対に印加される前記第２の相補関係にある所定の電圧が、ディスターブ試験用の電圧であることを特徴とするものである。
又、第４態様は、
メモリセルに接続されたビット線対の電位を検出すると共に、検出した前記ビット線対の電位の差を増幅し、継続して前記ビット線対に電圧の印加が可能なセンスアンプと、
前記ビット線対にディスターブ試験用の電圧を印加せしめる電圧印加手段と、
を備えた半導体記憶装置の試験方法において、
前記センスアンプにデータを書き込むと共に、書き込まれたデータに基づき前記センスアンプに接続しているビット線対をドライブする第１工程と、
前記センスアンプでドライブされた前記ビット線対の一方のビット線の電位が、他方のビット線の電位より高い時、前記ビット線対の一方のビット線の電位が、他方のビット線の電位より低くなるような前記ディスターブ試験用の電圧を前記電圧印加手段から前記ビット線対に印加せしめる第２工程と、
前記電圧印加手段から前記ビット線対に前記ディスターブ試験用の電圧の印加が終了後、前記センスアンプが、前記ビット線対の電位差を検出する第３工程と、
前記電圧印加手段の電圧を変更して、前記第２工程と第３工程とを再び繰り返す第４工程と、
を少なくとも含むことを特徴とするものであり、
又、第５態様は、
前記電圧印加手段は、二つの異なる電圧を出力する第１電圧発生器と、第２電圧発生器とからなり、
ライトアンプに接続されたＩ／Ｏ線対が、一対の列選択スイッチを介して、前記ビット線対に接続され、
前記第２工程では、前記Ｉ／Ｏ線対の一方の線が、テストモード信号で制御される第１のモードスイッチを介して、前記第１電圧発生器に接続され、前記Ｉ／Ｏ線対の他方の線が、前記テストモード信号で制御される第２のモードスイッチを介して、前記第２電圧発生器に接続されることを特徴とするものである。
本発明に係わる半導体記憶装置とその試験方法は、上述のように構成したので、活性化されたセンスアンプにセル対極レベル（ＶＰＬＴ）配線、ビット線バランスレベル（ＶＢＬＲ）配線からローカルＩ／Ｏ線のＬＩＯＴ／Ｂ、ビット線対ＢＴ／ＢＢのパスでディスターブ電圧を印加することにより不具合があるセンスアンプを検出できる。ディスターブ試験用の電圧は、ＶＰＬＴ、ＶＢＬＲの印加レベルを調節することにより無段階に調節できるから、きめ細かくセンスアンプの不具合を検出でき、従って、テストパターンを簡略化でき、これにより、テスト時間の短縮化が図れる。
更に、ＤＣ的なディスターブの印加方法であるため、制御がしやすく実用的である。
本発明の半導体記憶装置は、
メモリセルに接続されたビット線対の電位レベルを検出すると共に、前記検出した電位レベルを、再び前記ビット線対を介して前記メモリセルに書き込むセンスアンプを備えた半導体記憶装置において、
前記ビット線対の一方のビット線の電位が、他方のビット線の電位より高い時、前記ビット線対の一方のビット線の電位が、他方のビット線の電位より低くなるような電位を前記ビット線対に印加せしめる電圧印加手段を設け、この電圧印加手段の出力電圧を調整可能に構成したことを特徴とするものであり、
特に、前記電圧印加手段は、二つの異なる電圧を出力する第１電圧発生器と、第２電圧発生器とからなり、
ライトアンプに接続されたＩ／Ｏ線対が、一対の列選択スイッチ（Ｙスイッチ）を介して、前記ビット線対に接続され、更に、前記Ｉ／Ｏ線対の一方の線が、テストモード信号で制御される第１のモードスイッチを介して、前記第１電圧発生器に接続され、前記Ｉ／Ｏ線対の他方の線が、前記テストモード信号で制御される第２のモードスイッチを介して、前記第２電圧発生器に接続されていることを特徴とするものである。
メモリセルに接続されたビット線対の電位レベルを検出すると共に、前記検出した電位レベルを、再び前記ビット線対を介して前記メモリセルに書き込むセンスアンプを備えた半導体記憶装置において、
前記ビット線対の一方のビット線の電位が、他方のビット線の電位より高い時、前記ビット線対の一方のビット線の電位が、他方のビット線の電位より低くなるような電位を前記ビット線対に印加せしめる電圧印加手段を設け、この電圧印加手段の出力電圧を調整可能に構成したことを特徴とするものであり、
特に、前記電圧印加手段は、二つの異なる電圧を出力する第１電圧発生器と、第２電圧発生器とからなり、
ライトアンプに接続されたＩ／Ｏ線対が、一対の列選択スイッチ（Ｙスイッチ）を介して、前記ビット線対に接続され、更に、前記Ｉ／Ｏ線対の一方の線が、テストモード信号で制御される第１のモードスイッチを介して、前記第１電圧発生器に接続され、前記Ｉ／Ｏ線対の他方の線が、前記テストモード信号で制御される第２のモードスイッチを介して、前記第２電圧発生器に接続されていることを特徴とするものである。
以下に、本発明に係わる半導体記憶装置とその試験方法の第１実施例を、図１、図２に基づき説明する。
始めに、本発明の半導体記憶装置の構成を説明する。
図１において、１は、センスアンプ、２は、図示しないメモリセルに接続されるビット線対であり、ビット線対２は、Ｔｒｕｅ側（図中のＢＴ）とＢａｒ側（図中のＢＢ）とで構成されている。ビット線ＢＴ、ＢＢは、それぞれ、Ｙアドレス選択信号（図中のＹＳ）をゲート入力とするトランジスタ（列選択スイッチ）２１、２２を介してローカルＩ／Ｏ線対３のＬＩＯＴ、ＬＩＯＢにそれぞれ接続されている。
又、ローカルＩ／Ｏ線３のＬＩＯＴ、ＬＩＯＢは、それぞれ、テストモード信号線５をゲート入力とするトランジスタ５１、５２を介して、セル対極レベル（以下、ＶＰＬＴ）配線６１、ビット線バランスレベル（以下、ＶＢＬＲ）配線６２に接続している。そして、ＶＰＬＴ６１には、ＶＰＬＴ電圧発生器７１が接続され、又、ＶＢＬＲ６２には、ＶＢＬＲ電圧発生器７２が接続され、ＶＰＬＴ電圧発生器７１、ＶＢＬＲ電圧発生器７２の出力電圧は、調整可能になっていて、任意の電圧に適宜設定できるように構成されている。
次に、本発明の半導体記憶装置の試験方法について説明する。
本発明は、センスアンプのテスティングに用いるためのものであり、図２にテスト動作例のフローを示す。以下に、この例を用いて動作を説明する。
［１］初めに、通常のライト動作でセンスアンプ１にデータをライトする（ステップＳ１）。ここでライトしたデータをライト後もセンスアンプ１が、ビット線対ＢＴ／ＢＢに対してドライブすることになる。ここでは例として、ＢＴ＝Ｈレベル、ＢＢ＝Ｌレベルとなるようなデータをライトしたとする。
［２］センスアンプ１を活性化したまま、次に、ＶＰＬＴレベル及びＶＢＬＲレベルを通常レベル（１／２アレイ電源レベル）より変更する（ステップＳ２）。このレベル変更には、ＶＰＬＴ、ＶＢＬＲの各パッドから外部電源により電圧を印加する方法、又は、ＶＰＬＴ電圧発生器７１、ＶＢＬＲ電圧発生器７２の出力電圧を用いる方法等がある。変更後のレベルは、本実施例では、ＶＰＬＴ、ＶＢＬＲの電圧が、ＶＰＬＴ＜ＶＢＬＲの関係を保つ適切なレベルを選択することとする（理由は後述する）。
［３］次に、テストモード信号５を活性化してＶＰＬＴ配線６１からＬＩＯＴに、ＶＢＬＲ配線６２からＬＩＯＢにステップＳ２で設定したレベルを注入する（ステップＳ３）。この段階で、ＬＩＯＴ／Ｂのレベルの関係は、ＬＩＯＴ＜ＬＩＯＢとなる。
［４］次に、Ｙアドレス選択信号（図１中のＹＳ）を活性化し、ビット線対２とＩ／Ｏ線対３とを接続する（ステップＳ４）。この段階でＢＴとＶＰＬＴ、ＢＢとＶＢＬＲとは、それぞれ２つのトランジスタ５１、５２を介して接続され、ＶＰＬＴがＢＴをＶＢＬＲがＢＢをドライブしている状態になる。本実施例では、ＶＰＬＴ、ＶＢＬＲがビット線対２のＢＴ、ＢＢの電圧を、ＢＴ＜ＢＢの関係にドライブしている状態となる。一方、ステップＳ１のセンスアンプ１からビット線対２のＢＴ／ＢＢへのドライブは続いている。本実施例ではセンスアンプ１からのドライブはＢＴ＞ＢＢの関係でドライブしているのに対して、ＶＰＬＴ、ＶＢＬＲからのドライブは逆の関係でドライブしていることになる。つまり、注目のセンスアンプ１をＶＰＬＴ、ＶＢＬＲからディスターブしている状態となる。
従って、電流能力が小さいセンスアンプや、バラツキの大きい等の不具合を持つセンスアンプはこのディスターブにより反転する。言い換えれば、ステップＳ２でのＶＰＬＴ、ＶＢＬＲのレベルを適切に選ぶことにより、良品のセンスアンプと前述のような不具合を持つセンスアンプとを区別することができることになる。
［５］その後、Ｙアドレス選択信号ＹＳを非活性化して、Ｉ／Ｏ線対３とビット線対２とを切り離し（ステップＳ５）、次にテストモード信号を非活性化して、Ｉ／Ｏ線対３とＶＰＬＴ、ＶＢＬＲとを切り離し（ステップＳ６）、ＶＰＬＴ、ＶＢＬＲレベルを通常状態に戻し（ステップＳ７）、この状態で、センスアンプが、ビット線対３の電位差をリードし（ステップＳ８）、反転したセンスアンプ、即ち、不具合を持つセンスアンプを検出する。
図３は、本発明の第２実施例を示す図であり、この実施例では、Ｉ／Ｏ線対２のＬＩＯＴ、ＬＩＯＢとＶＰＬＴ６１、ＶＢＬＲ６２との接続が、第１実施例と逆になっている例である。
半導体記憶装置のセンスアンプのディスターブ試験に好適である。
１ センスアンプ
２ ビット線対
３ Ｉ／Ｏ線対
２１、２２、５１、５２ トランジスタ
６１ セル対極レベル配線（ＶＰＬＴ）
６２ ビット線バランスレベル配線（ＶＢＬＲ）
７１ ＶＰＬＴ発生器（電圧印加手段）
７２ ＶＢＬＲ発生器（電圧印加手段）
２ ビット線対
３ Ｉ／Ｏ線対
２１、２２、５１、５２ トランジスタ
６１ セル対極レベル配線（ＶＰＬＴ）
６２ ビット線バランスレベル配線（ＶＢＬＲ）
７１ ＶＰＬＴ発生器（電圧印加手段）
７２ ＶＢＬＲ発生器（電圧印加手段）
Claims (15)
- メモリセルに接続されたビット線対の電位を検出すると共に、検出した前記ビット線対の電位の差を増幅し、継続して前記ビット線対に電圧の印加が可能なセンスアンプを備えた半導体記憶装置において、
電圧印加手段を設け、前記センスアンプが、前記ビット線対に第１の相補関係にある電圧の印加を継続中に、前記電圧印加手段が、前記ビット線対に前記第１の相補関係と反転した第２の相補関係にある所定の電圧を印加することを特徴とする半導体記憶装置。 - 前記電圧印加手段が前記ビット線対に印加する前記所定の電圧は、調整可能であることを特徴とする請求項１記載の半導体記憶装置。
- 前記電圧印加手段により前記ビット線対に印加される前記第２の相補関係にある所定の電圧が、ディスターブ試験用の電圧であることを特徴とする請求項１又は２記載の半導体記憶装置。
- 前記電圧印加手段が、前記ビット線対に前記第２の相補関係にある所定の電圧の印加終了後に、前記センスアンプが、前記ビット線対の電位差を検出することを特徴とする請求項１〜３の何れかに記載の半導体記憶装置。
- メモリセルに接続されたビット線対の電位を検出すると共に、検出した前記ビット線対の電位の差を増幅し、継続して前記ビット線対に電圧の印加が可能なセンスアンプを備えた半導体記憶装置において、
前記センスアンプが、前記ビット線対の一方のビット線の電位が他方のビット線の電位より高くなるような電圧の印加を継続中に、前記ビット線対の一方のビット線の電位が他方のビット線の電位より低くなるような電圧を前記ビット線対に印加するための電圧印加手段を備えたことを特徴とする半導体記憶装置。 - 前記電圧印加手段が前記ビット線対に印加する電圧は、調整可能なディスターブ試験用の電圧であることを特徴とする請求項５記載の半導体記憶装置。
- 前記センスアンプが検出した電位の差を増幅して前記ビット線対に電圧の印加を継続中に、前記電圧印加手段が前記ビット線対にディスターブ試験用の電圧を印加し、前記ディスターブ試験用電圧の印加終了後、前記センスアンプが前記ビット線対の電位差を検出することを特徴とする請求項６記載の半導体記憶装置。
- 前記電圧印加手段は、二つの異なる電圧を出力する第１電圧発生器と、第２電圧発生器とからなり、
ライトアンプに接続されたＩ／Ｏ線対が、一対の列選択スイッチを介して、前記ビット線対に接続され、更に、前記Ｉ／Ｏ線対の一方の線が、テストモード信号で制御される第１のモードスイッチを介して、前記第１電圧発生器に接続され、前記Ｉ／Ｏ線対の他方の線が、前記テストモード信号で制御される第２のモードスイッチを介して、前記第２電圧発生器に接続されていることを特徴とする請求項１〜７の何れかに記載の半導体記憶装置。 - 前記第１電圧発生器は、セル対極レベル配線に接続された電圧発生器であり、前記第２電圧発生器は、ビット線バランスレベル配線に接続された電圧発生器であることを特徴とする請求項８記載の半導体記憶装置。
- 前記第１電圧発生器は、ビット線バランスレベル配線に接続された電圧発生器であり、前記第２電圧発生器は、セル対極レベル配線に接続された電圧発生器であることを特徴とする請求項８記載の半導体記憶装置。
- メモリセルに接続されたビット線対の電位を検出すると共に、検出した前記ビット線対の電位の差を増幅し、継続して前記ビット線対に電圧の印加が可能なセンスアンプを備えた半導体記憶装置の試験方法において、
前記センスアンプが、メモリセルに接続されたビット線対の電位を検出し、検出した前記ビット線対の電位の差を増幅して前記ビット線対に第１の相補関係にある電圧を印加する第１工程と、
前記センスアンプが前記ビット線対に第１の相補関係にある電圧の印加を継続中に、電圧印加手段が、前記ビット線対に前記第１の相補関係と反転した第２の相補関係にある所定の電圧を印加する第２工程と、
前記電圧印加手段による前記ビット線対への前記第２の相補関係にある所定の電圧の印加が終了後、前記センスアンプが、前記ビット線対の電位差を検出する第３工程と、
を含むことを特徴とする半導体記憶装置の試験方法。 - 前記電圧印加手段により前記ビット線対に印加される前記第２の相補関係にある所定の電圧を変更して、前記第２工程と前記第３工程とを再び繰り返す第４工程と、
をさらに含むことを特徴とする請求項１１記載の半導体記憶装置の試験方法。 - 前記電圧印加手段により前記ビット線対に印加される前記第２の相補関係にある所定の電圧が、ディスターブ試験用の電圧であることを特徴とする請求項１１又は１２記載の半導体記憶装置の試験方法。
- メモリセルに接続されたビット線対の電位を検出すると共に、検出した前記ビット線対の電位の差を増幅し、継続して前記ビット線対に電圧の印加が可能なセンスアンプと、
前記ビット線対にディスターブ試験用の電圧を印加せしめる電圧印加手段と、
を備えた半導体記憶装置の試験方法において、
前記センスアンプにデータを書き込むと共に、書き込まれたデータに基づき前記センスアンプに接続しているビット線対をドライブする第１工程と、
前記センスアンプでドライブされた前記ビット線対の一方のビット線の電位が、他方のビット線の電位より高い時、前記ビット線対の一方のビット線の電位が、他方のビット線の電位より低くなるような前記ディスターブ試験用の電圧を前記電圧印加手段から前記ビット線対に印加せしめる第２工程と、
前記電圧印加手段から前記ビット線対に前記ディスターブ試験用の電圧の印加が終了後、前記センスアンプが、前記ビット線対の電位差を検出する第３工程と、
前記電圧印加手段の電圧を変更して、前記第２工程と第３工程とを再び繰り返す第４工程と、
を少なくとも含むことを特徴とする半導体記憶装置の試験方法。 - 前記電圧印加手段は、二つの異なる電圧を出力する第１電圧発生器と、第２電圧発生器とからなり、
ライトアンプに接続されたＩ／Ｏ線対が、一対の列選択スイッチを介して、前記ビット線対に接続され、
前記第２工程では、前記Ｉ／Ｏ線対の一方の線が、テストモード信号で制御される第１のモードスイッチを介して、前記第１電圧発生器に接続され、前記Ｉ／Ｏ線対の他方の線が、前記テストモード信号で制御される第２のモードスイッチを介して、前記第２電圧発生器に接続されることを特徴とする請求項１４記載の半導体記憶装置の試験方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003348310A JP4063751B2 (ja) | 2003-10-07 | 2003-10-07 | 半導体記憶装置とその試験方法 |
| US10/958,230 US7142472B2 (en) | 2003-10-07 | 2004-10-06 | Semiconductor memory device and method for testing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003348310A JP4063751B2 (ja) | 2003-10-07 | 2003-10-07 | 半導体記憶装置とその試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005116047A JP2005116047A (ja) | 2005-04-28 |
| JP4063751B2 true JP4063751B2 (ja) | 2008-03-19 |
Family
ID=34386430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003348310A Expired - Fee Related JP4063751B2 (ja) | 2003-10-07 | 2003-10-07 | 半導体記憶装置とその試験方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7142472B2 (ja) |
| JP (1) | JP4063751B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7603605B2 (en) * | 2007-01-08 | 2009-10-13 | Arm Limited | Performance control of an integrated circuit |
| JP5157388B2 (ja) * | 2007-11-26 | 2013-03-06 | 日本電気株式会社 | 半導体記憶装置及び劣化セル列救済方法 |
| US10289199B2 (en) * | 2008-09-29 | 2019-05-14 | Apple Inc. | Haptic feedback system |
| US10120740B2 (en) | 2016-03-22 | 2018-11-06 | Micron Technology, Inc. | Apparatus and methods for debugging on a memory device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3199862B2 (ja) | 1992-08-12 | 2001-08-20 | 日本テキサス・インスツルメンツ株式会社 | 半導体記憶装置 |
| JPH10199298A (ja) | 1997-01-14 | 1998-07-31 | Toshiba Corp | 半導体記憶装置 |
| JP3913377B2 (ja) * | 1998-11-04 | 2007-05-09 | 富士通株式会社 | 半導体記憶装置 |
| JP2001035197A (ja) | 1999-07-15 | 2001-02-09 | Hitachi Ltd | 半導体装置 |
-
2003
- 2003-10-07 JP JP2003348310A patent/JP4063751B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-06 US US10/958,230 patent/US7142472B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005116047A (ja) | 2005-04-28 |
| US20050073891A1 (en) | 2005-04-07 |
| US7142472B2 (en) | 2006-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101343557B1 (ko) | 반도체 장치 및 그 테스트 방법 | |
| KR100602188B1 (ko) | 비트라인 센스앰프 및 이를 구비하는 반도체 메모리 소자 | |
| JP2006024348A (ja) | 半導体装置、半導体メモリ及びその読み出し方法 | |
| JP4833704B2 (ja) | 半導体記憶装置 | |
| JP4656747B2 (ja) | 半導体装置 | |
| KR20020011213A (ko) | 비트 라인 불량 검출을 위한 센스 앰프 제어 회로를구비하는 반도체 메모리 장치 및 그의 제어 방법 | |
| KR20060117469A (ko) | 메모리 장치의 테스트 방법 | |
| JP4063751B2 (ja) | 半導体記憶装置とその試験方法 | |
| TWI230945B (en) | Semiconductor memory circuit | |
| TWI505284B (zh) | 可降低揮發性記憶體之電能消耗的方法及其相關裝置 | |
| JP4652782B2 (ja) | 半導体メモリ装置、書き込み制御回路及びその書き込み制御方法 | |
| JP2011204339A (ja) | 差動増幅型センスアンプ回路及びその駆動方法、並びに、半導体記憶装置及びその評価手法 | |
| KR100612951B1 (ko) | 반도체 메모리 소자 | |
| JP2001344995A (ja) | 半導体記憶装置およびその検査方法 | |
| KR100532964B1 (ko) | 메모리 셀 트랜지스터의 하자 측정 방법 | |
| JPH08241589A (ja) | 半導体記憶装置 | |
| JP2011227969A (ja) | 半導体集積回路及び不良ビットセル検出方法 | |
| JP2010198711A (ja) | 半導体記憶装置及びその検査方法 | |
| KR100612946B1 (ko) | 반도체메모리소자 | |
| US7692985B2 (en) | Semiconductor memory device capable of detecting bridge defects and bridge defect detecting method performed in the semiconductor memory device | |
| JPH05144294A (ja) | 半導体集積回路 | |
| JP2007250060A (ja) | 半導体記憶装置 | |
| KR20120066525A (ko) | 반도체 메모리 장치 | |
| KR100219487B1 (ko) | 웨이퍼 번-인 테스트 비트라인 센싱 회로 | |
| KR20010037530A (ko) | 센스 앰프 및 그의 오버 드라이브 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071225 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |