KR100532964B1 - 메모리 셀 트랜지스터의 하자 측정 방법 - Google Patents

메모리 셀 트랜지스터의 하자 측정 방법 Download PDF

Info

Publication number
KR100532964B1
KR100532964B1 KR10-2004-0016575A KR20040016575A KR100532964B1 KR 100532964 B1 KR100532964 B1 KR 100532964B1 KR 20040016575 A KR20040016575 A KR 20040016575A KR 100532964 B1 KR100532964 B1 KR 100532964B1
Authority
KR
South Korea
Prior art keywords
cell transistor
bit line
transistor
memory cell
test mode
Prior art date
Application number
KR10-2004-0016575A
Other languages
English (en)
Other versions
KR20050091235A (ko
Inventor
김영수
이정훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2004-0016575A priority Critical patent/KR100532964B1/ko
Priority to US10/850,622 priority patent/US6999359B2/en
Publication of KR20050091235A publication Critical patent/KR20050091235A/ko
Application granted granted Critical
Publication of KR100532964B1 publication Critical patent/KR100532964B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • A—HUMAN NECESSITIES
    • A23—FOODS OR FOODSTUFFS; TREATMENT THEREOF, NOT COVERED BY OTHER CLASSES
    • A23B—PRESERVING, e.g. BY CANNING, MEAT, FISH, EGGS, FRUIT, VEGETABLES, EDIBLE SEEDS; CHEMICAL RIPENING OF FRUIT OR VEGETABLES; THE PRESERVED, RIPENED, OR CANNED PRODUCTS
    • A23B7/00—Preservation or chemical ripening of fruit or vegetables
    • A23B7/02—Dehydrating; Subsequent reconstitution
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F26—DRYING
    • F26B—DRYING SOLID MATERIALS OR OBJECTS BY REMOVING LIQUID THEREFROM
    • F26B21/00—Arrangements or duct systems, e.g. in combination with pallet boxes, for supplying and controlling air or gases for drying solid materials or objects
    • F26B21/06—Controlling, e.g. regulating, parameters of gas supply
    • F26B21/08—Humidity
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F26—DRYING
    • F26B—DRYING SOLID MATERIALS OR OBJECTS BY REMOVING LIQUID THEREFROM
    • F26B25/00—Details of general application not covered by group F26B21/00 or F26B23/00
    • F26B25/005—Treatment of dryer exhaust gases
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F26—DRYING
    • F26B—DRYING SOLID MATERIALS OR OBJECTS BY REMOVING LIQUID THEREFROM
    • F26B25/00—Details of general application not covered by group F26B21/00 or F26B23/00
    • F26B25/04—Agitating, stirring, or scraping devices
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F26—DRYING
    • F26B—DRYING SOLID MATERIALS OR OBJECTS BY REMOVING LIQUID THEREFROM
    • F26B3/00—Drying solid materials or objects by processes involving the application of heat
    • F26B3/02—Drying solid materials or objects by processes involving the application of heat by convection, i.e. heat being conveyed from a heat source to the materials or objects to be dried by a gas or vapour, e.g. air
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microbiology (AREA)
  • General Chemical & Material Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Zoology (AREA)
  • Food Science & Technology (AREA)
  • Polymers & Plastics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 메모리 셀 트랜지스터의 게이트 레지듀로 인하여 초래되는 센싱 마아진을 측정하는 방법에 관한 것이다.
전술한 본 발명의 셀 트랜지스터 하자 측정 방법을 요약하면 다음과 같다.
먼저, 센싱 마아진 테스트 모드를 위한 테스트 모드 신호를 인가한다.
다음, 셀 트랜지스터에 데이타를 저장하기 위하여 라이트 동작을 수행한다.
다음, 액티브 명령에 의하여 워드라인을 인에이블시킨다.
다음, 셀 트랜지스터와 연결된 비트라인과 감지 증폭기가 연결된 비트라인사이에 위치하는 격리 트랜지스터를 디스에이블시켜 센싱 동작을 차단한다.
다음, 셀 트랜지스터가 연결된 비트라인상의 전압을 일정 시간 동안 측정한다. 이 단계에서,비트라인의 전압 변동을 측정하여 셀 트랜스터의 하자 유무를 검출할 수 있다.

Description

메모리 셀 트랜지스터의 하자 측정 방법{A method for screening the fail of a memory cell transistor}
본 발명은 메모리 장치용 감지 증폭기의 센싱 마이진 측정 방법에 관한 것으로, 특히 메모리 셀 트랜지스터의 게이트 레지듀(gate residue)로 인하여 초래되는 센싱 마아진을 측정하는 방법에 관한 것이다.
일반적으로, 고속 메모리 장치에 속하는 DDR, DDR2, DDR3 SDRAM는 tRCD, tRP, tAA 등과 같은 스피드 관련 스펙(specification)을 만족시키기 위하여 낮은 문턱 전압의 트랜지스터를 사용하게 된다.
특히, 낮은 문턱 전압을 갖는 트랜지스터는 리드 동작과 직접 관련이 있는 감지 증폭기와 그 주변 트랜지스터들에 사용되는 것이 일반적이다.
그런데, 문턱 전압이 낮은 이러한 트랜지스터들을 사용함으로 인하여, 제조공정에서 발생하는 트랜지스터의 게이트 레지듀를 스크린(screen)하기 위한 테스트 모드인 센싱 마아진 테스트 모드(tm_smc : test mode for sensing margin control)를 실시하는 경우, 게이트 레지듀가 스크린되기 전에 감지 증폭기를 구성하는 트랜지스터에 브레이크다운 현상이 발생하는 문제점이 있다. 이 때문에 게이트 레지듀를 제대로 스크린하지 못한다는 문제점이 있다.
이하, 도 1을 참조하여 센싱 마아진 테스트 모드에 대하여 구체적으로 설명한다.
도 1은 일반적인 메모리 장치의 비트라인과 감지 증폭기와 그 주변회로를 도시한다.
센싱 마아진 테스트 모드는 워드라인(WL)에 의하여 턴온된 셀 트랜지스터 (TR13)의 커패시터(C11)에 저장된 전하가 비트라인(BIT)으로 전달된 후 얼마나 오랜시간 동안 유효한 전하 공유를 유지하는 가를 측정하는 모드이다. 전하 공유가 발생하면, 비트라인(BITP)의 전압은 VBLP-△V이고, /비트라인(/BIT)의 전압은 VBLP일 것이다. 여기서, VBLP는 비트라인 프리차지 전압을 나타내고, △V는 전하 공유로 발생된 미소 전압차를 나타낸다.
그런데, 만약, 제조공정상의 이유로 셀 트랜지스터(TR13)상에 발생된 게이트 레지듀로 인하여 비트라인(BIT)과 게이트사이(즉, a 영역)에 브리지가 형성되는 경우, 워드라인의 고전압은 셀 트랜지스터(TR13)를 통하여 비트라인으로 전달되어 전하 공유로 발생된 미소 전압차(△V)의 효과를 상쇄시키게 된다. 따라서, 센싱 마이진 테스트 모드를 통하여 셀 트랜지스터의 하자를 스크린할 수 있다.
그런데, 종래의 경우, 센싱 마이진 테스트 모드시 격리 트랜지스터(TR11, TR12)가 턴온되어 있었다. 따라서, 비트라인은 감지 증폭기와 연결되며, 그로 인하여 감지 증폭기에 사용되는 트랜지스터의 특성이 센싱 마아진 테스트 모드의 측정 결과에 영향을 미치는 경우가 발생한다.
예컨대, 브레이크다운 전압이 낮은 트랜지스터를 감지 증폭기에 사용하는 경우, 감지 증폭기를 구성하는 트랜지스터들을 통하여 비트라인(BIT)과 /비트라인(/BIT)이 전기적으로 연결되는 경우가 발생한다. 따라서, 이와같은 경우, 셀 트랜지스터의 하자를 제대로 스크린하지 못하게 된다는 문제점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, 센싱 마이진 테스트 모드시 격리 트랜지스터를 턴오프시켜 셀 트랜지스터의 하자를 정확히 측정할 수 있는 방법을 제공한다.
본 발명에 따른 메모리 장치에 사용되는 메모리 셀 트랜지스터의 하자 측정 방법은 (s1) 상기 메모리 셀 트랜지스터와 연결되는 워드라인을 인에이블시키는 단계; (s2) 상기 메모리 셀 트랜지스터가 위치하는 제 1 비트라인과 감지 증폭기가 위치하는 제 2 비트라인사이에 위치하는 격리 트랜지스터를 디스에이블시키는 단계; (s3) 상기 제 1 비트라인상의 전압 변동을 일정 시간동안 스크린하는 단계를 구비한다.
여기서, 워드라인을 인에이블시키는 제 1 제어신호와 상기 메모리 셀 트랜지스터의 하자 측정을 위한 테스트 모드 신호가 동시에 인에이블되는 경우, 상기 격리 트랜지스터를 디스에이블시킨다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
도 2는 본 발명에 따른 측정 방법을 설명하기 위한 회로도이다.
도 2의 회로는 격리 트랜지스터(TR21, 22)의 동작을 제어하기 위한 제어 수단인 낸드 게이트(NAND21)를 더 구비한다는 점을 제외하고는 기본적으로 도 1 의 회로와 큰 차이가 없다.
도 2에서, 낸드 게이트(NAND21)에 인가되는 TM 신호는 센싱 마아진 테스트 모드(tm_smc) 신호를 나타내고, CTR은 액티브 명령에 의하여 인에이블되는 제어신호를 나타내고, BST는 버스트 스탑(burst stop) 신호를 나타낸다. 정상 모드의 경우, BST 신호는 버스트 동작을 종료시키는 신호이지만, 테스트 모드의 경우에는 격리 트랜지스터의 턴온시점을 조절하여 감지 증폭기의 센싱 동작을 가능하게 하는 신호이다.
본 발명에 따른 측정 방법은 먼저 Power-up 및 MRS sequence 후, 일정 시간 경과하여 입력되는 테스트 모드 신호에 의하여 시작된다. 이 테스트 모드 신호가 전술한 센싱 마아진 테스트 모드(tm_smc)이다. 격리 트랜지스터(TR21, TR22)의 게이트를 제어하는 낸드 게이트(NAND21)에 인가되는 TM 신호는 센싱 마아진 테스트 모드(tm_smc) 신호를 나타낸다. 테스트 모드시, TM 신호는 하이 레벨로 천이한다.
다음, 라이트 동작을 수행하여 메모리 셀(TR23, C21)에 데이타를 저장한다. 라이트 동작시, BST 신호를 제어하여 격리 트랜지스터(TR21, TR22) 및 센싱 스타트를 제어한다. 라이트 동작이 종료되면, BST 신호는 로우 레벨로 디스에이블된다.
다음, 액티브 커맨드에 의하여 워드라인(WL)을 인에이블한다. 이 경우, 액티브 명령에 의하여 발생된 제어신호(CTL)가 하이 레벨로 천이한다. BST 신호는 로우 레벨을 유지하고 있으므로, 내드 게이트(NAND21)의 출력은 로우 레벨로 천이한다. 따라서, 격리 트랜지스터(TR21, TR22)는 턴오프된다. 그 결과, 메모리 셀 트랜지스터(TR23)가 위치하는 비트라인과 감지 증폭기(200)가 위치하는 비트라인은 격리 트랜지스터(TR21, TR22)에 의하여 전기적 연결이 끊어진다.
다음, 셀 트랜지스터와 연결된 비트라인(BIT)과 셀 트랜지스터의 커패시터(C21)에 저장된 전하간의 전하 공유 시간(즉, 센싱 마아진 시간)을 조절하여 셀 트랜지스터의 하자를 측정한다.
만약, 셀 트랜지스터에 하자가 있는 경우, 워드라인에 인가된 고전압이 셀 트랜지스터를 통하여 비트라인으로 전달되어 비트라인의 전압이 상승하게 될 것이다. 따라서, 사용자는 셀 트랜지스터의 하자 유무를 판별할 수 있을 것이다.
다음, 감지 증폭기에 의한 센싱 동작을 수행하기 위하여, BST 신호를 하이 레벨로 천이시켜 격리 트랜지스터(TR21, TR22)를 턴온시키고, 센싱 동작을 스타트하여 증폭된 데이타를 리드할 수 있다.
전술한 본 발명의 셀 트랜지스터 하자 측정 방법을 요약하면 다음과 같다.
먼저, 센싱 마아진 테스트 모드를 위한 테스트 모드 신호를 인가한다.
다음, 셀 트랜지스터에 데이타를 저장하기 위하여 라이트 동작을 수행한다.
다음, 액티브 명령에 의하여 워드라인을 인에이블시킨다.
다음, 셀 트랜지스터와 연결된 비트라인과 감지 증폭기가 연결된 비트라인사이에 위치하는 격리 트랜지스터를 디스에이블시켜 센싱 동작을 차단한다.
다음, 셀 트랜지스터가 연결된 비트라인상의 전압을 일정 시간 동안 측정한다. 이 단계에서,비트라인의 전압 변동을 측정하여 셀 트랜스터의 하자 유무를 검출할 수 있다.
다음, 격리 트랜지스터을 턴온시켜 감지 증폭기에 의한 센싱 동작을 수행한다.
이상에서 알 수 있는 바와같이, 본 발명에 따른 측정 방법은 테스트 모드시 격리 트랜지스터(TR21, TR22)를 턴오프시켜 셀 트랜지스터의 하자를 명확히 스크린하는 방법을 제공한다.
본 발명에 따른 측정 방법은 고속 동작을 위하여 낮은 문턱 전압의 트랜지스터를 사용하는 차세대 메모리 장치에 적용가능하다.
도 1은 일반적인 메모리 셀 트랜지스터의 주변 회로도이다.
도 2는 본 발명에 따른 측정 방법을 설명하기 위한 본 발명에 따른 메모리 셀 트랜지스터의 주변 회로도이다.

Claims (7)

  1. 메모리 장치에 사용되는 메모리 셀 트랜지스터의 하자 측정 방법에 있어서,
    (s1) 상기 메모리 셀 트랜지스터와 연결되는 워드라인을 인에이블시키는 단계;
    (s2) 상기 메모리 셀 트랜지스터가 위치하는 제 1 비트라인과 감지 증폭기가 위치하는 제 2 비트라인사이에 위치하는 격리 트랜지스터를 디스에이블시키는 단계;
    (s3) 상기 제 1 비트라인상의 전압 변동을 일정 시간동안 스크린하는 단계를 구비하는 메모리 셀 트랜지스터의 하자 측정 방법.
  2. 제 1 항에 있어서,
    상기 워드라인을 인에이블시키는 제 1 제어신호와 상기 메모리 셀 트랜지스터의 하자 측정을 위한 테스트 모드 신호가 동시에 인에이블되는 경우, 상기 격리 트랜지스터를 디스에이블시키는 것을 특징으로 하는 메모리 셀 트랜지스터의 하자 측정 방법.
  3. 제 1 항에 있어서,
    (s4) 상기 격리 트랜지스터를 턴온하여 상기 감지 증폭기에 의한 턴온 동작을 가능하게 하는 단계를 더 구비하는 것을 특징으로 하는 메모리 셀 트랜지스터의 하자 측정 방법.
  4. 메모리 장치에 사용되는 메모리 셀 트랜지스터의 하자 측정 방법에 있어서,
    (s1) 테스트 모드 신호를 인가하는 단계;
    (S2) 상기 메모리 셀 트랜지스터와 연결되는 워드라인을 인에이블시키는 단계;
    (s3) 상기 메모리 셀 트랜지스터가 위치하는 제 1 비트라인과 감지 증폭기가 위치하는 제 2 비트라인사이에 위치하는 격리 트랜지스터를 디스에이블시키는 단계;
    (s4) 상기 제 1 비트라인상의 전압 변동을 일정 시간동안 스크린하는 단계를 구비하는 메모리 셀 트랜지스터의 하자 측정 방법.
  5. 제 4 항에 있어서,
    (s5) 상기 격리 트랜지스터를 턴온하여 상기 감지 증폭기에 의한 턴온 동작을 가능하게 하는 단계를 더 구비하는 것을 특징으로 하는 메모리 셀 트랜지스터의 하자 측정 방법.
  6. 메모리 셀 트랜지스터의 하자 측정 방법에 있어서,
    (S1) 센싱 마아진 테스트 모드를 위한 테스트 모드 신호를 인가하는 단계;
    (S2) 셀 트랜지스터에 데이타를 저장하기 위하여 라이트 동작을 수행하는 단계;
    (S3) 액티브 명령에 의하여 워드라인을 인에이블시키는 단계;
    (S4)셀 트랜지스터와 연결된 비트라인과 감지 증폭기가 연결된 비트라인사이에 위치하는 격리 트랜지스터를 디스에이블시키는 단계;
    (S5)셀 트랜지스터가 연결된 비트라인상의 전압을 일정 시간 측정하는 단계를 구비하는 메모리 셀 트랜지스터의 하자 측정 방법.
  7. 제 6 항에 있어서,
    (s6) 상기 격리 트랜지스터를 턴온하여 상기 감지 증폭기에 의한 턴온 동작을 가능하게 하는 단계를 더 구비하는 것을 특징으로 하는 메모리 셀 트랜지스터의 하자 측정 방법.
KR10-2004-0016575A 2004-03-11 2004-03-11 메모리 셀 트랜지스터의 하자 측정 방법 KR100532964B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2004-0016575A KR100532964B1 (ko) 2004-03-11 2004-03-11 메모리 셀 트랜지스터의 하자 측정 방법
US10/850,622 US6999359B2 (en) 2004-03-11 2004-05-21 Method for screening failure of memory cell transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2004-0016575A KR100532964B1 (ko) 2004-03-11 2004-03-11 메모리 셀 트랜지스터의 하자 측정 방법

Publications (2)

Publication Number Publication Date
KR20050091235A KR20050091235A (ko) 2005-09-15
KR100532964B1 true KR100532964B1 (ko) 2005-12-01

Family

ID=34918771

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-0016575A KR100532964B1 (ko) 2004-03-11 2004-03-11 메모리 셀 트랜지스터의 하자 측정 방법

Country Status (2)

Country Link
US (1) US6999359B2 (ko)
KR (1) KR100532964B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100784863B1 (ko) 2006-11-23 2007-12-14 삼성전자주식회사 향상된 프로그램 성능을 갖는 플래시 메모리 장치 및그것의 프로그램 방법
KR101039859B1 (ko) * 2009-07-03 2011-06-09 주식회사 하이닉스반도체 반도체 메모리 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147991B2 (ja) * 1992-05-25 2001-03-19 株式会社東芝 半導体記憶装置
KR100471168B1 (ko) * 2002-05-27 2005-03-08 삼성전자주식회사 반도체 메모리 장치의 불량 셀을 스크린하는 회로, 그스크린 방법 및 그 스크린을 위한 배치 방법

Also Published As

Publication number Publication date
KR20050091235A (ko) 2005-09-15
US6999359B2 (en) 2006-02-14
US20050201166A1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
JP4486777B2 (ja) モニターリング回路を有する半導体メモリ装置
US6535439B2 (en) Full stress open digit line memory device
US6288950B1 (en) Semiconductor memory device capable of generating offset voltage independent of bit line voltage
US20080159045A1 (en) Semiconductor memory device capable of controlling drivability of overdriver
KR100965773B1 (ko) 메모리소자의 센스앰프제어회로 및 그 제어방법
JP2006114205A (ja) 温度センサーの不良を感知するメモリ装置、これを用いたメモリ装置の動作方法及びテスト方法
KR100890043B1 (ko) 센스앰프 스크린 회로 및 스크린 방법
US7443748B2 (en) Semiconductor memory device and method of testing the same
KR20110001411A (ko) 감지 증폭기 및 이를 이용한 반도체 집적회로
US9373364B2 (en) Semiconductor memory and method of operating semiconductor memory
US6229728B1 (en) Ferroelectric memory and method of testing the same
US7266027B2 (en) Integrated semiconduct memory with test circuit
US20060109727A1 (en) Integrated semiconductor memory device
KR100532964B1 (ko) 메모리 셀 트랜지스터의 하자 측정 방법
US8687447B2 (en) Semiconductor memory apparatus and test method using the same
KR100568253B1 (ko) 반도체 메모리 장치 및 그의 기입 제어 방법
US7082068B2 (en) Semiconductor memory device and method for adjusting internal voltage thereof
JP3887241B2 (ja) プログラマブル論理デバイス、ならびに不揮発性メモリおよびそのデータ再現方法
JP4063751B2 (ja) 半導体記憶装置とその試験方法
US20060187728A1 (en) Integrated semiconductor memory
WO2023134002A1 (zh) 存储器的检测方法、装置及模拟检测方法
KR100335123B1 (ko) 센스 앰프 및 그의 오버 드라이브 방법
US20230410885A1 (en) Apparatuses and methods for controlling sense amplifier operation
US7888992B2 (en) Circuit and method for controlling internal voltage
KR20030002272A (ko) 센스 앰프의 오프셋 전압 측정장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131111

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140916

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee