TW201523701A - 凹部之充塡方法及處理裝置 - Google Patents

凹部之充塡方法及處理裝置 Download PDF

Info

Publication number
TW201523701A
TW201523701A TW103128657A TW103128657A TW201523701A TW 201523701 A TW201523701 A TW 201523701A TW 103128657 A TW103128657 A TW 103128657A TW 103128657 A TW103128657 A TW 103128657A TW 201523701 A TW201523701 A TW 201523701A
Authority
TW
Taiwan
Prior art keywords
gas
container
control
film
concave portion
Prior art date
Application number
TW103128657A
Other languages
English (en)
Other versions
TWI596659B (zh
Inventor
Satoshi Onodera
Daisuke Suzuki
Akinobu Kakimoto
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201523701A publication Critical patent/TW201523701A/zh
Application granted granted Critical
Publication of TWI596659B publication Critical patent/TWI596659B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45587—Mechanical means for changing the gas flow
    • C23C16/45589—Movable means, e.g. fans
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明提供一種凹部之充填方法及處理裝置，該凹部之充填方法，充填被處理體的凹部，該被處理體，具有半導體基板及設置於該半導體基板上之絕緣膜，該凹部，貫通該絕緣膜而延伸至該半導體基板為止，而該方法包含如下步驟：沿著區隔該凹部之壁面而形成半導體材料的薄膜之步驟；將該被處理體退火，藉由將該被處理體退火，而使該薄膜之半導體材料朝向該凹部的底部移動，形成取決於該半導體基板之結晶的磊晶區域之步驟；以及蝕刻該薄膜之步驟。

Description

凹部之充填方法及處理裝置
本發明之實施形態，係關於一種凹部之充填方法及處理裝置。
半導體裝置等元件的製造上，具有在形成於絕緣膜之穿通孔或接觸洞等凹部內，施行充填矽之處理的情形。充填於溝槽的矽，例如可作為電極利用。
具體而言，此等處理，於被處理體中在區隔溝槽之壁面上形成多晶矽膜。其次，於多晶矽膜上形成非晶矽膜。而後，將被處理體退火。上述處理，意圖藉由被處理體的退火，使非晶矽朝向溝槽之底部移動，而以該非晶矽充填溝槽。
【本發明所欲解決的問題】
然而，習知的處理，在藉由退火而使非晶矽往溝槽之底部移動時，非晶矽凝集，而形成被稱作空隙(void)及縫隙(seam)的空洞。
自此等背景來看，要求在充填凹部時抑制空洞之產生。 【解決問題之技術手段】
在本發明之一面向中，提供一種被處理體的凹部之充填方法。被處理體，具有半導體基板、及設置於該半導體基板上之絕緣膜。凹部，貫通絕緣膜而延伸至半導體基板為止。此一方法包含如下步驟：步驟（a），沿著區隔凹部之壁面而形成半導體材料的薄膜；步驟（b），藉由將該被處理體退火，而使薄膜之半導體材料朝向凹部的底部移動，形成取決於半導體基板之結晶的磊晶區域；以及步驟（c），蝕刻薄膜。
在另一面向中，提供可在上述方法之實施上使用的處理裝置。此一處理裝置，具備容器、氣體供給部、加熱裝置、及控制部。容器，區隔出收納被處理體之空間。氣體供給部，構成為供給供形成半導體材料的薄膜所用之第1氣體、及供蝕刻該薄膜所用之第2氣體。加熱裝置，構成為將容器內的空間加熱。控制部，構成為控制氣體供給部及加熱裝置。此一控制部，實行第1控制、第2控制、及第3控制。第1控制中，控制部，控制氣體供給部以對容器內供給第1氣體，並控制加熱裝置以將容器內的空間加熱。在第1控制之後的第2控制中，控制部，控制加熱裝置以將容器內的空間加熱。在第2控制之後的第3控制中，控制部，控制氣體供給部以對容器內供給第2氣體。
將附圖置入作為本說明書的一部分而展示本發明之實施形態，與上述之一般說明及後述之實施形態的詳細內容，一同說明本發明之概念。
【實施本發明之最佳形態】
以下，參考附圖對各種實施形態詳細地說明。另，對各附圖中相同或相當之部分給予同一符號。下述之詳細說明中，給予大量具體的詳細內容以便可充分理解本發明。然而，顯而易見地，所屬技術領域中具有通常知識者即便無此等詳細說明仍可完成本發明。其他例子中，為了避免不易了解各種實施形態，而未對習知方法、順序、系統與構成要素詳加表示。
圖1為，例示一實施形態的凹部之充填方法的流程圖。圖1所示之方法，藉由使半導體材料流動於被處理體的凹部，而在該凹部的底部形成磊晶區域，將該凹部全體或部分地充填。
圖2為，例示圖1所示之方法的各步驟後之被處理體的狀態之圖。另，圖2中，顯示被處理體之一部分的放大剖面圖。如圖2的（a）所示，被處理體（以下稱作「晶圓」）W，包含基板SB、及絕緣膜IS。基板SB，為單結晶半導體基板或多結晶半導體基板，例如為單晶矽基板或多晶矽基板。於此一基板SB上，設置絕緣膜IS。絕緣膜IS，例如由SiO2 或SiN構成。在此一絕緣膜IS，將溝槽或穿通孔等凹部DR，以貫通絕緣膜IS而延伸至基板SB為止的方式形成。此一凹部DR，例如可藉由以下方式形成：於絕緣膜IS上形成遮罩，蝕刻該絕緣膜IS。而在一實施形態中，凹部DR，係藉由貫通絕緣膜IS，並往較基板SB與絕緣膜IS的邊界面更接近深度方向雕刻基板SB而將其形成。藉此，可於凹部DR露出抑制基板SB之汙染的面。此一凹部DR，例如可具有200nm的深度、40～50nm的寬度。
對此等晶圓W，圖1的方法中，施行步驟ST2、步驟ST3、及步驟ST4。此外，圖1的方法中，重複包含步驟ST2、步驟ST3、及步驟ST4之程序。步驟ST2為，沿著區隔晶圓W的凹部DR之壁面，形成半導體材料的薄膜之步驟；步驟ST3為，將晶圓W退火之步驟；步驟ST4為，蝕刻薄膜之步驟。此外，進一步的實施形態中，程序可具有在步驟ST2之前實行的步驟ST1。此一步驟ST1，為形成襯層之步驟。
此處，對可在步驟ST1～步驟ST4之實施上使用的處理裝置之一例加以說明。圖3為，概略示意可使用在一實施形態之方法的實施上之處理裝置的圖。圖3所示之裝置，雖可在步驟ST1～步驟ST4之實施上使用，但步驟ST1～ST4之實施，亦可在其他處理裝置中實施。
圖3所示之處理裝置10，具備容器12。容器12為，具有略圓筒形狀之反應管，該容器12的長邊方向朝向垂直方向。容器12，具有雙管構造，包含內管14及外管16。內管14及外管16，係以耐熱及耐腐蝕性優良的材料，例如石英形成。
內管14，具有略圓筒形狀，含有上端及下端。內管14之上端及下端開放。外管16，以包覆該內管14的方式設置為與該內管14略同軸。在外管16與內管14之間設置一定的間隔。將外管16之上端封閉，並將該外管16之下端開放。
於外管16的下方，設置歧管18。歧管18，形成為筒狀，例如由不鏽鋼（SUS）構成。歧管18，與外管16之下端氣密性地連接。此外，於歧管18之內壁，將自該內壁起往內側突出的支持環20一體化地形成。此一支持環20，支持內管14。
於歧管18的下方，設置蓋體22。此一蓋體22，與晶舟升降部24連接，構成為藉由該晶舟升降部24而可上下動作。若藉由晶舟升降部24使蓋體22上升，則歧管18的下方側（亦即爐口部分）被封閉。另一方面，若藉由晶舟升降部24使蓋體22下降，則將歧管18的下方側（亦即爐口部分）打開。
於蓋體22上，載置晶圓舟26。晶圓舟26，例如由石英構成。晶圓舟26構成為，可將複數片晶圓W於垂直方向隔著既定間隔收納。
在容器12之周圍，以包圍該容器12的方式，設置隔熱體28。於隔熱體28之內壁面，設置加熱器30（加熱裝置）。加熱器30，例如由電阻發熱體構成。藉由此一加熱器30，將容器12之內部空間加熱至既定溫度。藉此，將晶圓W加熱。
歧管18之側面，與一條以上的氣體導入管32連接。氣體導入管32，例如，在較支持環20更為下方處與歧管18之側面相連接。藉由此一氣體導入管32構成之氣體管線，與容器12之內部連通。
氣體導入管32，與氣體供給部GF連接。氣體供給部GF，在一實施形態中，包含：氣體源GS1、GS2、GS3、GS4、GS5、GS6；閥V11、V12、V21、V22、V31、V32、V41、V42、V51、V52、V61、V62；以及質量流量控制器等流量控制器FC1、FC2、FC3、FC4、FC5、FC6。氣體源GS1，隔著閥V11、流量控制器FC1、及閥V12，而與氣體導入管32相連接。氣體源GS2，隔著閥V21、流量控制器FC2、及閥V22，而與氣體導入管32相連接。氣體源GS3，隔著閥V31、流量控制器FC3、及閥V32，而與氣體導入管32相連接。氣體源GS4，隔著閥V41、流量控制器FC4、及閥V42，而與氣體導入管32相連接。氣體源GS5，隔著閥V51、流量控制器FC5、及閥V52，而與氣體導入管32相連接。氣體源GS6，隔著閥V61、流量控制器FC6、及閥V62，而與氣體導入管32相連接。
氣體源GS1為，在後述步驟ST1中供形成種晶層所用之原料氣體源。氣體源GS1，例如可為胺基矽烷系氣體源。作為胺基矽烷系氣體，例如可使用：BAS（丁胺基矽烷）、BTBAS（雙三級丁胺基矽烷）、DMAS（二甲基胺基矽烷）、BDMAS（雙二甲基胺基矽烷）、TDMAS（參(二甲基胺基)矽烷）、DEAS（二乙基胺基矽烷）、BDEAS（雙二乙基胺基矽烷）、DPAS（二丙基胺基矽烷），DIPAS（二異丙基胺基矽烷）。此外，作為胺基矽烷系氣體，可使用胺基乙矽烷氣體。例如，作為胺基矽烷系氣體，亦可使用二異丙基胺基乙矽烷（Si2 H5 N（iPr）2 ）、二異丙基胺基丙矽烷（Si3 H7 N（iPr）2 ），二異丙基胺基二氯矽烷（Si2 H4 ClN（iPr）2 ），二異丙基胺基三氯矽烷（Si3 H6 ClN（iPr）2 ）等氣體。另，氣體源GS1，為乙矽烷氣體、丙矽烷氣體、丁矽烷氣體等高次矽烷氣體源亦可。
氣體源GS2為，在步驟ST1裡可如同後述地於襯層中之非晶質半導體層的形成上使用之原料氣體源。此外，氣體源GS2為，在步驟ST2中可於薄膜的形成上使用之原料氣體的氣體源。此一氣體源GS2，在步驟ST1中形成的非晶質半導體層及步驟ST2中形成的薄膜係由矽構成之情況，可為甲矽烷氣體、乙矽烷氣體、或上述之胺基矽烷系氣體的氣體源。此外，氣體源GS2，在步驟ST1中形成的非晶質半導體層及步驟ST2中形成的薄膜係由鍺構成之情況，可為單鍺烷等含鍺烷氣體之氣體源。另，氣體源GS2，在步驟ST1中形成的非晶質半導體層及步驟ST2中形成的薄膜，係由矽鍺構成之情況，可為甲矽烷氣體、乙矽烷氣體、或胺基矽烷系氣體，與含鍺烷氣體之混合氣體之氣體源。另，以步驟ST1形成的非晶質半導體層與以步驟ST2形成的薄膜，各自可使用自分別的氣體源供給之不同氣體而形成。
氣體源GS3為，在步驟ST1及／或步驟ST2中可使用的雜質源料氣體之氣體源。作為雜質，例如可例示砷（As）、硼（B）、或磷（P）。作為雜質源料之氣體，例如可使用磷化氫（PH3 ）、乙硼烷（B2 H6 ）、三氯化硼（BCl3 ）、或砷化氫（AsH3 ）。
氣體源GS4為，在步驟ST1之非晶質半導體層的形成、及／或步驟ST2的薄膜的形成中可使用之添加氣體的氣體源。作為此等添加氣體，例示有C2 H4 氣體、N2 O氣體、NO氣體、或NH3 氣體。另，於添加氣體，可使用C2 H4 氣體、N2 O氣體、NO氣體、及NH3 氣體中之一種以上的氣體。
氣體源GS5為，在步驟ST3的退火中可使用之惰性氣體的氣體源。作為此等惰性氣體，可例示氫氣或氮氣等。
氣體源GS6為，在步驟ST4的蝕刻中可使用之蝕刻氣體的氣體源。作為此等蝕刻氣體，可使用含有Cl2 、HCl、F2 、Br2 、及HBr中之一種以上的氣體。另，蝕刻氣體，若為可對絕緣膜IS及磊晶區域將薄膜選擇性地蝕刻之氣體，則可使用任意氣體。
如圖3所示，於歧管18之側面設置用於將容器12內的氣體排氣之排氣口34。排氣口34，設置於較支持環20更為上方，與形成於容器12內的內管14和外管16之間的空間連通。因而，在內管14所產生的排氣等，通過內管14與外管16之間的空間而往排氣口34流出。
此外，歧管18，與沖洗氣體供給管36連接。沖洗氣體供給管36，於排氣口34的下方，與歧管18相連接。沖洗氣體供給管36，與沖洗氣體供給源（未圖示）連接，自沖洗氣體供給源起，通過沖洗氣體供給管36而對容器12內供給沖洗氣體，例如氮氣。
於排氣口34，氣密性地連接排氣管38。排氣管38，自其上游側起，插設閥40、及真空泵等排氣裝置42。閥40，調整排氣管38之開度，將容器12內的壓力控制為既定壓力。排氣裝置42，通過排氣管38而將容器12內的氣體排氣，並調整容器12內的壓力。另，可於排氣管38，插設捕集器，洗滌器等，亦可使處理裝置10，構成為將自容器12排出的氣體無害化後，將其排出至該處理裝置10外。
此外，處理裝置10，具備實行該處理裝置10之各部的控制之控制部100。圖4顯示控制部100之構成。如圖4所示，控制部100，具備主控制部110。主控制部110，與操作面板121、溫度感測器（群）122、壓力計（群）123、加熱器控制器124、流量控制部125、及閥控制部126等相連接。
操作面板121，具備顯示畫面及操作按鈕，將操作員之操作指示往主控制部110傳達。此外，操作面板121，將來自主控制部110之各種資訊於顯示畫面顯示。
溫度感測器（群）122，測定容器12內、氣體導入管32內、排氣管38內等各部的溫度，將其測定値對主控制部110通知。壓力計（群）123，測定容器12內、氣體導入管32內、排氣管38內等各部的壓力，將其測定値對主控制部110通知。
加熱器控制器124，用於將加熱器30個別地控制，回應來自主控制部110的指示，對加熱器30通電而將該加熱器30加熱。此外，加熱器控制器124，個別地測定加熱器30的消耗電力，並對主控制部110通知。
流量控制部125，控制氣體供給部GF之流量控制器FC1～FC6，將流通於氣體導入管32之氣體的流量設定為由主控制部110指示的量。此外，流量控制部125，測定實際流通之氣體的流量，並對主控制部110通知。閥控制部126，將配置在各管之閥的開度控制為由主控制部110指示的値。
主控制部110，係由配方記憶部111、ROM112、RAM113、I／O埠114、CPU115、以及將其等相互連接之匯流排116構成。
於配方記憶部111，記憶整備用配方與複數個製程用配方。處理裝置10之製造一開始，僅收納整備用配方。整備用配方，係在產生與各處理裝置對應之熱模型等時實行。製程用配方，為使用者實際施行之各製程所準備的配方，例如規定自對容器12裝載晶圓W起，至將處理完畢的晶圓W卸載為止之，各部的溫度變化、容器12內的壓力變化、氣體的供給之開始及停止的時間點與供給量等。
ROM112，係由EEPROM、快閃記憶體、硬碟等構成，為記憶CPU115之動作程式等的記錄媒體。RAM113，作為CPU115之工作區等而運作。
I／O埠114，與操作面板121、溫度感測器（群）122、壓力計（群）123、加熱器控制器124、流量控制部125、閥控制部126等相連接，控制資料與訊號的輸出入。
CPU（Central Processing Unit, 中央處理單元)115，構成主控制部110的中樞，實行ROM112所記憶之控制程式，依循來自操作面板121的指示，而依照配方記憶部111所記憶的配方（製程用配方），控制處理裝置10的動作。亦即，CPU115，於溫度感測器（群）122、壓力計（群）123、流量控制部125等，測定容器12內、氣體導入管32內、及排氣管38內之各部的溫度、壓力、流量等，並依據此一測定資料，對加熱器控制器124、流量控制部125、閥控制部126等輸出控制訊號等，以使上述各部依循製程用配方的方式加以控制。匯流排116，於各部之間傳達資訊。
以下，參考圖1及圖2，將可使用此一處理裝置10加以實施的上述圖1所示之方法，更詳細地說明。
步驟ST1，如圖1、圖2的（b）、及圖2的（c）所示，形成襯層LF。具體而言，如圖2的（b）所示，於區隔凹部DR之壁面上形成種晶層SF。種晶層SF，以不封閉凹部DR的方式，例如形成為0.1nm的厚度。形成有種晶層SF之壁面，包含將凹部DR自側方區隔出之側壁面SW、及將凹部DR自下方區隔出之底面BW。此外，步驟ST1，於絕緣膜IS之頂面TW上亦形成種晶層SF。
步驟ST1，為了形成種晶層SF，而對收納有晶圓W之容器12內以既定流量供給胺基矽烷系氣體或高次矽烷氣體等原料氣體，將該容器12內的壓力設定為既定壓力，此外，將該容器12內的溫度設定為既定溫度。步驟ST1中，將原料氣體的流量，例如設定為10sccm～500sccm之範圍內的流量。此外，將容器12內的壓力，例如設定為0.1Torr（13.33Pa）～10Torr（1333Pa）之範圍內的壓力。此外，將容器12內的溫度，例如設定為300℃～600℃之範圍內的溫度。
以處理裝置10實施此一步驟ST1中之種晶層SF的形成之情況，控制部100實行以下說明之控制（第5控制）。在此一控制中，控制部100，控制閥V11、流量控制器FC1、閥V12，以自氣體源GS1將既定流量的原料氣體供給至容器12內；控制排氣裝置42以將容器12內的壓力設定為既定壓力；控制加熱器30以將容器12內的空間的溫度設定為既定溫度。
另，種晶層SF，並未限定於由胺基矽烷系氣體或高次矽烷氣體形成之單層。例如，種晶層SF，亦可藉由以下方法製作：在形成含有胺基矽烷系氣體的吸附或堆積所產生之矽的第1層後，於該第1層上使用高次矽烷氣體而形成含矽的第2層。
其次，步驟ST1，如圖2的（c）所示，形成含有雜質之非晶質半導體層DF。非晶質半導體層DF，例如為非晶質狀態之矽層、鍺層、或矽鍺層。非晶質半導體層DF，沿著側壁面SW、底面BW、及頂面TW而形成。此外，非晶質半導體層DF，以不封閉凹部DR的方式，例如形成為0.5nm～10nm的厚度。另，圖2的（c）中，雖未於種晶層SF上形成非晶質半導體層DF，但將該非晶質半導體層DF，直接形成於側壁面SW、底面BW、及頂面TW上亦可。
非晶質半導體層DF，如同上述地含有雜質。「雜質」係為，與Si結合而產生電子或正孔的原子，例如B、P、As等原子。為了形成含有此等雜質之非晶質半導體層DF，在步驟ST1之非晶質半導體層DF的形成上，對收納有晶圓W之容器12內供給第3氣體。具體而言，對該容器12內，以既定流量供給半導體材料之原料氣體，此外，以既定流量供給雜質源料之氣體。另，在步驟ST1之非晶質半導體層DF的形成上，將容器12內的壓力設定為既定壓力，此外，將該容器12內的溫度設定為既定溫度。步驟ST1中為了形成非晶質半導體層DF而供給之原料氣體，例如為甲矽烷氣體、乙矽烷氣體、或上述之胺基矽烷系氣體。此外，原料氣體，亦可為含鍺烷氣體。或亦可使原料氣體，為甲矽烷氣體、乙矽烷氣體、或上述胺基矽烷系氣體，與含鍺烷氣體之混合氣體。原料氣體，例如以50～5000sccm的流量對容器12內供給。此外，雜質源料之氣體，例如為磷化氫（PH3 ）、乙硼烷（B2 H6 ）、三氯化硼（BCl3 ）、或砷化氫（AsH3 ）。將此等雜質源料之氣體，例如以1sccm～1000sccm的流量對容器內12供給。此外，於步驟ST1中為了形成非晶質半導體層DF，而將容器12內的壓力，例如設定為0.1Torr（13.33Pa）～10Torr（1333Pa）之範圍內的壓力，將容器12內的溫度，例如設定為300℃～600℃之範圍內的溫度。
另，步驟ST1中為了形成非晶質半導體層DF，而亦可將含有C2 H4 氣體、N2 O氣體、NO氣體、及NH3 氣體中之一種以上氣體的添加氣體，對容器12內供給。使用添加氣體之情況，將該添加氣體的流量，例如設定為5～1000sccm。
以處理裝置10實施此一步驟ST1中之非晶質半導體層DF的形成之情況，控制部100實行以下說明之控制（第4控制）。在此一控制中，控制部100，控制閥V21、流量控制器FC2、閥V22，以自氣體源GS2將既定流量的原料氣體供給至容器12內；控制閥V31、流量控制器FC3、閥V32，以自氣體源GS3將既定流量的雜質源料之氣體供給至容器12內；控制排氣裝置42以將容器12內的壓力設定為既定壓力；並控制加熱器30以將容器12內的空間的溫度設定為既定溫度。另，於步驟ST1之非晶質半導體層DF的形成中，在進一步使用添加氣體之情況，控制部100，控制閥V41、流量控制器FC4、閥V42，以自氣體源GS4將既定流量的原料氣體供給至容器12內。
其次，圖1的方法中，施行步驟ST2。步驟ST2，如圖2的（d）所示，形成薄膜TF。薄膜TF，以不封閉凹部DR方式，沿著區隔凹部DR的壁面而形成。例如，薄膜TF，係沿著側壁面SW、底面BW、及頂面TW而形成。一實施形態中，雖將薄膜TF形成於非晶質半導體層DF上，但在其他實施形態中，亦可將薄膜TF直接形成於壁面SW、底面BW、及頂面TW上。將此一薄膜TF的膜厚，例如設定為12.5nm之膜厚。此外，於一實施形態中，薄膜TF亦可含有雜質。作為薄膜TF可含有之雜質，雖可使用與非晶質半導體層DF所含有之雜質相同的雜質，但將非晶質半導體層DF所含有之雜質的濃度，設定為較薄膜TF所含有之雜質的濃度更高。
步驟ST2，為了形成薄膜TF，而對收納有晶圓W之容器12內供給第1氣體。具體而言，對該容器12內以既定流量供給半導體材料之原料氣體。此外，步驟ST2中，將容器12內的壓力設定為既定壓力，另，將該容器12內的溫度設定為既定溫度。步驟ST3中供給之原料氣體，例如為甲矽烷氣體、乙矽烷氣體、或上述胺基矽烷系氣體。此外，原料氣體，亦可為含鍺烷氣體。或使原料氣體，為甲矽烷氣體、乙矽烷氣體、或上述胺基矽烷系氣體，與含鍺烷氣體之混合氣體亦可。此一原料氣體，例如以50～5000sccm的流量對容器12內供給。此外，步驟ST2中，將容器12內的壓力，例如設定為0.1Torr（13.33Pa）～10Torr（1333Pa）之範圍內的壓力，將容器12內的溫度，例如設定為300℃～700℃之範圍內的溫度。另，使用甲矽烷作為原料氣體之情況，將容器12內的溫度設定為例如530℃。此外，使用乙矽烷作為原料氣體之情況，將容器12內的溫度例如設定為400℃。
一實施形態，在步驟ST2中，亦可對容器12內供給含有C2 H4 氣體、N2 O氣體、NO氣體、及NH3 氣體中之一種以上的氣體之添加氣體。使用添加氣體之情況，將該添加氣體的流量，例如設定為5～1000sccm。
以處理裝置10實施此一步驟ST2之情況，控制部100實行以下說明之控制（第1控制）。在此一控制中，控制部100，控制閥V21、流量控制器FC2、閥V22，以自氣體源GS2將既定流量的原料氣體供給至容器12內；控制排氣裝置42以將容器12內的壓力設定為既定壓力；並控制加熱器30以將容器12內的空間的溫度設定為既定溫度。另，在使薄膜TF含有雜質之情況，控制部100，可控制閥V31、流量控制器FC3、閥V32，以自氣體源GS3將既定流量的雜質源料之氣體供給至容器12內。此外，步驟ST2中，在進一步使用添加氣體之情況，控制部100，可控制閥V41、流量控制器FC4、閥V42，以自氣體源GS4將既定流量的添加氣體供給至容器12內。
接著，圖1的方法中，施行步驟ST3。步驟ST3，將晶圓W退火。藉由此一步驟ST3，而將薄膜TF之全體中構成設置於凹部DR之底側的一部分之半導體材料熔融，使其朝向凹部DR之底部流動，如圖2的（e）所示，形成具有仿效基板SB結晶構造的結晶構造之磊晶區域ER。另，在形成襯層LF以作為薄膜TF之基底的情況，藉由步驟ST3，亦將襯層LF之全體中構成設置於凹部DR之底側的一部分之半導體材料熔融，使其朝向凹部DR之底部流動，而使該半導體材料構成磊晶區域ER。
步驟ST3，將收納有晶圓W之容器12內的溫度設定為既定溫度。例如，容器12內的溫度設定為300～600℃之範圍內的溫度。一例之中，將容器12內的溫度，設定為550℃。此外，步驟ST3，將容器12內的壓力設定為既定壓力。例如，將步驟ST3中之容器12內的壓力，設定為1×10－ 10 Torr（1.333×10－ 7 Pa）～1Torr（133.3Pa）之範圍內的壓力。一例之中，將容器12內的壓力，設定為1×10－ 6 Torr（1.333×10－ 3 Pa）。此一步驟ST3，將晶圓W退火例如約5小時。另，亦可於步驟ST3中，將氫氣或氮氣等惰性氣體供給至容器12內。
以處理裝置10實施此一步驟ST3之情況，控制部100實行以下說明之控制（第2控制）。在此一控制中，控制部100，控制排氣裝置42以將容器12內的壓力設定為既定壓力，並控制加熱器30以將容器12內的空間的溫度設定為既定溫度。此外，在使用惰性氣體之情況，控制部100，控制閥V51、流量控制器FC5、閥V52，以自氣體源GS5將既定流量的惰性氣體供給至容器12內。
而後，圖1的方法中，施行步驟ST4。步驟ST4，蝕刻步驟ST3中未構成磊晶區域ER而殘留的薄膜TF之殘餘部。步驟ST4中，對收納有晶圓W之容器12內以既定流量供給第2氣體。此一第2氣體，可含有Cl2 、HCl、F2 、Br2 、及HBr中之一種以上。第2氣體的流量，例如為10sccm～5000sccm。此外，步驟ST4，將容器12內的壓力設定為既定壓力，將容器12內的溫度設定為既定溫度。步驟ST4中之容器12內的壓力，例如為1×10－ 10 Torr（1.333×10－ 7 Pa）～100Torr（133.3×102 Pa）之範圍內的壓力；步驟ST4中之容器12內的溫度，例如為200℃～700℃之範圍內的溫度。一例之中，將步驟ST4中之容器12內的壓力及溫度，設定為4×10－ 2 Torr（5.333Pa）及550℃。上述第2氣體所產生之薄膜TF的蝕刻率較磊晶區域ER的蝕刻率更高。因此，步驟ST4之結果，如圖2的（f）所示，可使磊晶區域ER保持殘留，並將薄膜TF去除。另，在設置有襯層LF之情況，藉由步驟ST4，將襯層LF亦去除。
以處理裝置10實施此一步驟ST4之情況，控制部100實行以下說明之控制（第3控制）。在此一控制中，控制部100，控制閥V61、流量控制器FC6、閥V62，以自氣體源GS6將既定流量的第2氣體供給至容器12內；控制排氣裝置42以將容器12內的壓力設定為既定壓力；並控制加熱器30以將容器12內的空間的溫度設定為既定溫度。
接著，圖1的方法，於步驟ST5中，判定包含步驟ST1～ST4之程序是否為最後一次之程序。在最後一次之程序結束的情況，結束圖1的方法，另一方面，在最後一次之程序未結束的情況，重複包含步驟ST1～步驟ST4之程序。另，其他實施形態中，亦可僅實行1次程序。此外，更其他實施形態中，在第2次以後的程序裡，亦可將步驟ST3之退火省略。亦即，在包含步驟ST1～ST4之1次程序結束後，藉由在步驟ST2中施行原料氣體的供給，而能夠以仿造磊晶區域ER之結晶構造的方式使半導體材料堆積於磊晶區域ER上，並可將同時形成的薄膜TF藉由步驟ST4之蝕刻去除。此外，進一步的實施形態中，亦可不必非得將凹部DR以磊晶區域ER完全充填，而以磊晶區域ER充填至凹部DR之深度方向的半途，並將凹部DR之剩餘的部分以金屬材料充填。
此一圖1之方法，如同上述，將薄膜TF之一部分藉由退火而使其朝向凹部DR之底部移動，形成磊晶區域ER，並將薄膜TF的殘餘部藉由蝕刻去除。藉此，圖1的方法中，能夠以不產生空洞的方式，將凹部DR以磊晶區域充填。此外，圖1的方法中，係以仿效基板SB之結晶構造的磊晶區域ER充填凹部DR，因而亦可降低基板SB與充填凹部DR的材料之間的接觸電阻。
另外，一實施形態中，藉由形成含有雜質之薄膜TF，而可使該薄膜TF於低溫下成長。因此，可減少施加在晶圓W的熱歷程，降低薄膜TF的應力。因而，抑制在步驟ST3之退火時構成薄膜TF之半導體材料的凝集，而使該半導體材料朝向凹部DR之底部流動。
此外，一實施形態中，非晶質半導體層DF，設置於區隔凹部DR的壁面與薄膜TF之間。藉此，降低薄膜TF與其基底之間的應力差。此外，含有大量雜質的非晶質半導體層DF，其表面之平坦性優良。進一步，由於非晶質半導體層DF含有雜質，故更為抑制非晶質半導體層DF內之半導體材料的結晶化。此外，含有雜質的非晶質半導體層DF，可在低溫下成長。因而，可減少施加在晶圓W的熱歷程，降低非晶質半導體層DF的應力。因此，在步驟ST3之退火時，抑制源自非晶質半導體層DF之半導體材料的凝集。此一結果，可抑制空洞之產生。
此外，一實施形態，在步驟ST1中，形成種晶層SF。藉由形成此一種晶層SF，而可減少該種晶層SF與非晶質半導體層DF之間的界面之表面能。藉此，進一步提高非晶質半導體層DF之平坦性。
另外，一實施形態中，在步驟ST1及步驟ST2之至少一方裡，對容器12內進一步供給N2 O氣體或乙烯氣體。若依此一實施形態，則可抑制半導體材料之結晶化，並減小粒徑尺寸。
以上，雖對各種實施形態進行說明，但本發明並未限定於上述實施形態，可構成各種變形態樣。例如，上述實施形態中，基板SB為單晶矽基板或多晶矽基板，薄膜TF為非晶質半導體膜，但在變形態樣中，使基板SB為單晶矽基板，薄膜TF為多結晶半導體膜亦可。
如同前述，若依本發明之方法，則藉由退火步驟，使構成薄膜之一部分的半導體材料朝向凹部的底部移動，形成具有仿效半導體基板結晶構造的結晶構造之磊晶區域。此一磊晶區域之蝕刻率，較薄膜的殘餘部之蝕刻率更小，故在蝕刻步驟中，去除薄膜，於凹部內使磊晶區域殘留。因而，能夠以如此地殘留之磊晶區域充填凹部，故可抑制空洞之產生。
此外，一形態中，薄膜可含有雜質。含有雜質之薄膜，可在低溫下成長，因此，可減少施加在被處理體的熱歷程，降低薄膜的應力。因而，可抑制在退火步驟時構成薄膜之半導體材料的凝集，使該半導體材料往底部流動。
此外，一形態之方法，在薄膜為非晶質半導體膜的情況，可於薄膜形成步驟之前，更包含形成襯層之步驟。此一襯層，具有含有雜質之非晶質半導體層，薄膜係形成於該非晶質半導體層上。此一形態中，薄膜與其基底之間的應力差降低。另外，含有雜質之非晶質半導體層，具有較平坦的表面。進一步，襯層之非晶質半導體層含有雜質，故該非晶質半導體層內之半導體材料的結晶化亦受到抑制。此外，含有雜質之非晶質半導體層，與多結晶的半導體層相比，可在低溫下成長。因而，可減少施加在被處理體之熱歷程，降低該非晶質半導體層的應力。是故，若依此一形態之方法，則可更抑制構成薄膜之半導體材料的凝集，並使該半導體材料朝向凹部的底部流動。
此外，一形態中，襯層的非晶質半導體層，為非晶矽層，襯層可更包含由胺基矽烷系氣體或高次矽烷氣體形成之種晶層。此一形態中，種晶層形成於區隔凹部的壁面上，而襯層之非晶矽層形成於種晶層上。藉由此一種晶層，降低襯層的非晶矽層與其基底之間的界面中之表面能。藉此，進一步提高襯層之非晶矽層的平坦性。
另外，一形態中，薄膜亦可含有雜質，此一形態中，襯層之非晶質半導體層的雜質濃度，較薄膜的雜質濃度更高。若依此一形態，則可抑制構成薄膜之半導體材料的凝集，使該半導體材料朝向凹部的底部流動。
如同以上說明，若依本發明之各種面向及形態，則可在凹部的充填中抑制空洞之產生。
應了解此次揭露之實施形態全部內容皆僅為例示，而非用於限制本發明。實際上，上述實施形態能夠以多樣化的形態具體實現。此外，上述之實施形態，亦可不脫離附加之專利申請範圍及其主旨地，以各種形態省略、置換、變更。本發明之範圍，包含附加之專利申請範圍及其均等意涵與範圍內的全部變更內容。
10‧‧‧處理裝置
12‧‧‧容器
14‧‧‧內管
16‧‧‧外管
18‧‧‧歧管
20‧‧‧支持環
22‧‧‧蓋體
24‧‧‧晶舟升降部
26‧‧‧晶圓舟
28‧‧‧隔熱體
30‧‧‧加熱器
32‧‧‧氣體導入管
34‧‧‧排氣口
36‧‧‧沖洗氣體供給管
38‧‧‧排氣管
40‧‧‧閥
42‧‧‧排氣裝置
100‧‧‧控制部
110‧‧‧主控制部
111‧‧‧配方記憶部
112‧‧‧ROM
113‧‧‧RAM
114‧‧‧I/O 埠
115‧‧‧CPU
116‧‧‧匯流排
121‧‧‧操作面板
122‧‧‧溫度感測器（群）
123‧‧‧壓力計（群）
124‧‧‧加熱器控制器
125‧‧‧流量控制部
126‧‧‧閥控制部
BW‧‧‧底面
DF‧‧‧非晶質半導體層
DR‧‧‧凹部
ER‧‧‧磊晶區域
FC1～FC6‧‧‧流量控制器
V11、V12、V21、V22、V31、V32、V41、V42、V51、V52、V61、V62‧‧‧閥
GF‧‧‧氣體供給部
GS1～GS6‧‧‧氣體源
IS‧‧‧絕緣膜
LF‧‧‧襯層
SB‧‧‧基板
SF‧‧‧種晶層
SW‧‧‧側壁面
TF‧‧‧薄膜
TW‧‧‧頂面
W‧‧‧晶圓
ST1~ST5‧‧‧步驟
圖1係例示一實施形態的凹部之充填方法的流程圖。
圖2(a)~(f)係例示圖1所示之方法的各步驟後之被處理體的狀態之圖。
圖3係概略示意可使用在一實施形態之方法的實施上之處理裝置的圖。
圖4係例示圖3所示之處理裝置的控制部之構成的圖。
無

Claims (14)

  1. 一種凹部之充填方法，用來充填被處理體的凹部，該被處理體具有半導體基板及設置於該半導體基板上之絕緣膜，該凹部貫通該絕緣膜而延伸至該半導體基板為止，該凹部之充填方法包含如下步驟： 沿著區隔該凹部之壁面而形成半導體材料的薄膜之步驟； 藉由將該被處理體退火，而使該薄膜之半導體材料朝向該凹部的底部移動，形成取決於該半導體基板之結晶的磊晶區域之步驟；以及 蝕刻該薄膜之步驟。
  2. 如申請專利範圍第1項的凹部之充填方法，其中， 重複包含如下步驟之程序：形成該薄膜之步驟、將該被處理體退火之步驟、及蝕刻該薄膜之步驟。
  3. 如申請專利範圍第1項的凹部之充填方法，其中， 該薄膜為非晶質半導體膜，該半導體基板為單結晶半導體基板或多結晶半導體基板。
  4. 如申請專利範圍第3項的凹部之充填方法，其中， 該薄膜含有雜質。
  5. 如申請專利範圍第3項的凹部之充填方法，其中， 在形成該薄膜之該步驟前，更包含形成襯層之步驟； 該襯層包括含有第1雜質之非晶質半導體層； 該薄膜形成於該非晶質半導體層上。
  6. 如申請專利範圍第5項的凹部之充填方法，其中， 該非晶質半導體層為非晶矽層； 該襯層更包括由胺基矽烷系氣體或高次矽烷氣體形成之種晶層； 該種晶層形成於該壁面上； 該非晶矽層形成於該種晶層上。
  7. 如申請專利範圍第5項的凹部之充填方法，其中， 該薄膜含有第2雜質； 該非晶質半導體層的雜質濃度，較該薄膜的雜質濃度更高。
  8. 一種處理裝置，具備： 容器； 氣體供給部，用於對該容器內供給用來形成半導體材料的薄膜之第1氣體、及用來蝕刻該薄膜之第2氣體； 加熱裝置，用來加熱該容器內的空間；以及 控制部，控制該氣體供給部及該加熱裝置； 而該控制部， 實行第1控制，以控制該氣體供給部俾對該容器內供給該第1氣體，並控制該加熱裝置俾將該容器內的空間加熱； 在實行該第1控制後，實行第2控制，用以控制該加熱裝置俾將該容器內的空間加熱； 在實行該第2控制後，實行第3控制，用以控制該氣體供給部俾對該容器內供給該第2氣體。
  9. 如申請專利範圍第8項之處理裝置，其中， 該控制部重複包含該第1控制、該第2控制、及該第3控制之程序。
  10. 如申請專利範圍第8項之處理裝置，其中， 藉由該第1控制形成非晶質半導體膜以作為該薄膜。
  11. 如申請專利範圍第10項之處理裝置，其中， 該第1氣體含有雜質源料之氣體。
  12. 如申請專利範圍第10項之處理裝置，其中， 該氣體供給部，可進一步對該容器內，供給用來形成含有雜質之非晶質半導體層的第3氣體； 該控制部，在該第1控制前，進一步實行第4控制，用以控制該氣體供給部對該容器內供給該第3氣體。
  13. 如申請專利範圍第12項之處理裝置，其中， 該第3氣體為用來形成該含有雜質之非晶矽層以作為該非晶質半導體層的氣體； 該氣體供給部，可進一步對該容器內供給胺基矽烷系氣體或高次矽烷氣體； 該控制部，在該第4控制前，進一步實行第5控制，用以控制該氣體供給部，俾對該容器內供給該胺基矽烷系氣體或該高次矽烷氣體。
  14. 如申請專利範圍第12項之處理裝置，其中， 該第1氣體含有第1雜質源料之氣體，該第3氣體含有第2雜質源料之氣體； 該第3氣體中的該第2雜質源料之氣體的濃度，較該第1氣體中的該第1雜質源料之氣體的濃度更高。
TW103128657A 2013-08-22 2014-08-20 凹部之充塡方法及處理裝置 TWI596659B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013172430A JP6174943B2 (ja) 2013-08-22 2013-08-22 凹部を充填する方法

Publications (2)

Publication Number Publication Date
TW201523701A true TW201523701A (zh) 2015-06-16
TWI596659B TWI596659B (zh) 2017-08-21

Family

ID=52480734

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103128657A TWI596659B (zh) 2013-08-22 2014-08-20 凹部之充塡方法及處理裝置

Country Status (4)

Country Link
US (1) US9425073B2 (zh)
JP (1) JP6174943B2 (zh)
KR (1) KR101741876B1 (zh)
TW (1) TWI596659B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107533975A (zh) * 2015-05-08 2018-01-02 株式会社Eugene科技 非晶薄膜形成方法
TWI665719B (zh) * 2016-03-07 2019-07-11 日商東京威力科創股份有限公司 凹部內之結晶成長方法及處理裝置與記錄媒體
TWI787921B (zh) * 2021-03-18 2022-12-21 日商鎧俠股份有限公司 半導體製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6584348B2 (ja) * 2016-03-07 2019-10-02 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
JP6554438B2 (ja) * 2016-03-30 2019-07-31 東京エレクトロン株式会社 シリコン膜の形成方法および形成装置
KR102531609B1 (ko) * 2016-05-27 2023-05-12 삼성전자주식회사 반도체 장치의 제조 방법
JP6719416B2 (ja) * 2017-03-30 2020-07-08 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
KR102606653B1 (ko) * 2017-03-31 2023-11-24 어플라이드 머티어리얼스, 인코포레이티드 고종횡비 트렌치들을 비정질 실리콘 막으로 갭충전하기 위한 2-단계 프로세스
JP7252935B2 (ja) 2017-07-12 2023-04-05 アプライド マテリアルズ インコーポレイテッド Ｓｉ間隙充填のための周期的な共形堆積／アニーリング／エッチング
US10504747B2 (en) 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of gap filling using conformal deposition-annealing-etching cycle for reducing seam void and bending

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58116722A (ja) * 1981-12-29 1983-07-12 Fujitsu Ltd 半導体装置の製造方法
JPS58130517A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
JPS5939711A (ja) * 1982-08-26 1984-03-05 Ushio Inc ウエハ−上のアモルファスシリコンもしくは多結晶シリコンをエピタキシアル成長させる方法
JPS6477924A (en) * 1987-09-18 1989-03-23 Fujitsu Ltd Manufacture of semiconductor device
WO1991016607A1 (en) * 1990-04-26 1991-10-31 Commonwealth Of Australia, The Secretary Department Of Defence Semiconductor film bolometer thermal infrared detector
JPH05198503A (ja) * 1992-01-23 1993-08-06 Seiko Epson Corp 半導体装置の製造方法
JP2671833B2 (ja) * 1994-11-11 1997-11-05 日本電気株式会社 半導体装置およびその製造方法
US5888876A (en) 1996-04-09 1999-03-30 Kabushiki Kaisha Toshiba Deep trench filling method using silicon film deposition and silicon migration
US6069053A (en) * 1997-02-28 2000-05-30 Micron Technology, Inc. Formation of conductive rugged silicon
US6180480B1 (en) 1998-09-28 2001-01-30 International Business Machines Corporation Germanium or silicon-germanium deep trench fill by melt-flow process
JP3595175B2 (ja) 1998-11-18 2004-12-02 株式会社東芝 半導体装置及びその製造方法
JP2000269462A (ja) 1999-03-19 2000-09-29 Toshiba Corp 半導体装置およびその製造方法
JP4221214B2 (ja) 2002-11-28 2009-02-12 株式会社東芝 半導体装置の製造方法
JP4259247B2 (ja) * 2003-09-17 2009-04-30 東京エレクトロン株式会社 成膜方法
US7141116B2 (en) * 2004-09-08 2006-11-28 Samsung Electronics Co., Ltd. Method for manufacturing a silicon structure
JP2006319232A (ja) 2005-05-16 2006-11-24 Toshiba Corp 半導体装置およびその製造方法
KR100634260B1 (ko) * 2005-07-29 2006-10-13 삼성전자주식회사 박막 형성 방법 및 이를 이용하는 반도체 소자 형성 방법
US8263474B2 (en) * 2007-01-11 2012-09-11 Tokyo Electron Limited Reduced defect silicon or silicon germanium deposition in micro-features
JP2009260015A (ja) * 2008-04-16 2009-11-05 Hitachi Kokusai Electric Inc 基板の製造方法及び基板処理装置
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5741382B2 (ja) * 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
KR101872957B1 (ko) * 2012-01-02 2018-07-02 삼성전자주식회사 반도체 장치 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107533975A (zh) * 2015-05-08 2018-01-02 株式会社Eugene科技 非晶薄膜形成方法
TWI665719B (zh) * 2016-03-07 2019-07-11 日商東京威力科創股份有限公司 凹部內之結晶成長方法及處理裝置與記錄媒體
TWI787921B (zh) * 2021-03-18 2022-12-21 日商鎧俠股份有限公司 半導體製造方法

Also Published As

Publication number Publication date
TWI596659B (zh) 2017-08-21
JP2015041707A (ja) 2015-03-02
US9425073B2 (en) 2016-08-23
JP6174943B2 (ja) 2017-08-02
KR20150022675A (ko) 2015-03-04
KR101741876B1 (ko) 2017-05-30
US20150056791A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
TWI596659B (zh) 凹部之充塡方法及處理裝置
TWI581369B (zh) 凹部充填方法及處理裝置
JP6059085B2 (ja) トレンチを充填する方法及び処理装置
TW201526078A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP2016105457A (ja) 三次元フラッシュメモリ、ダイナミックランダムアクセスメモリ、半導体装置、半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
JP2017117977A (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
TWI628700B (zh) 凹部之充填方法及半導體材料之處理裝置
TWI622125B (zh) 凹部之充填方法
TWI624858B (zh) 凹部之充填方法及處理裝置
JP2016092051A (ja) 凹部を充填する方法及び処理装置