JPH05198503A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05198503A JPH05198503A JP1020092A JP1020092A JPH05198503A JP H05198503 A JPH05198503 A JP H05198503A JP 1020092 A JP1020092 A JP 1020092A JP 1020092 A JP1020092 A JP 1020092A JP H05198503 A JPH05198503 A JP H05198503A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- oxide film
- silicon oxide
- epitaxial
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】 （修正有）
【目的】シリコン基板上に選択的にエピタキシャルシリ
コン層を形成する際、シリコン酸化膜側部とエピタキシ
ャルシリコン成長層との界面に結晶欠陥が発生すること
を防止する。 【構成】シリコン酸化膜２の側部に、単結晶シリコン４
を形成した後、選択的にエピタキシャルシリコン層５を
形成する。
コン層を形成する際、シリコン酸化膜側部とエピタキシ
ャルシリコン成長層との界面に結晶欠陥が発生すること
を防止する。 【構成】シリコン酸化膜２の側部に、単結晶シリコン４
を形成した後、選択的にエピタキシャルシリコン層５を
形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に選択的エピタキシャルシリコン層の製造方法に
関する。
法、特に選択的エピタキシャルシリコン層の製造方法に
関する。
【０００２】
【従来の技術】シリコン基板上に選択的に形成したエピ
タキシャルシリコン層を具備する半導体装置の従来の製
造方法は次の通りである。図２（ａ）のように、シリコ
ン基板１上に熱酸化によりシリコン酸化膜２を形成す
る。そして、図２（ｂ）のように、フォトリソグラフィ
によりレジスト３をパターニングし、前記シリコン基板
の能動領域上のシリコン酸化膜をドライエッチングによ
り除去する。最後に、図２（ｃ）のように前記シリコン
基板の能動領域上に選択的にエピタキシャルシリコン層
５を形成することによりシリコン基板に選択的に形成し
たエピタキシャルシリコン層を具備する半導体装置を製
造していた。
タキシャルシリコン層を具備する半導体装置の従来の製
造方法は次の通りである。図２（ａ）のように、シリコ
ン基板１上に熱酸化によりシリコン酸化膜２を形成す
る。そして、図２（ｂ）のように、フォトリソグラフィ
によりレジスト３をパターニングし、前記シリコン基板
の能動領域上のシリコン酸化膜をドライエッチングによ
り除去する。最後に、図２（ｃ）のように前記シリコン
基板の能動領域上に選択的にエピタキシャルシリコン層
５を形成することによりシリコン基板に選択的に形成し
たエピタキシャルシリコン層を具備する半導体装置を製
造していた。
【０００３】
【発明が解決しようとする課題】従来の技術において
は、シリコン基板の能動領域上に選択的にエピタキシャ
ルシリコン層を形成する際に、本来シリコンの核形成を
起こさせてはならないシリコン酸化膜側部とエピタキシ
ャルシリコン成長層との接触部（界面）にシリコンの核
形成が行われ、その結果、界面の成長層側に結晶欠陥が
数多く発生してしまい、接合リーク電流の特性が悪化す
るという問題が発生していた。
は、シリコン基板の能動領域上に選択的にエピタキシャ
ルシリコン層を形成する際に、本来シリコンの核形成を
起こさせてはならないシリコン酸化膜側部とエピタキシ
ャルシリコン成長層との接触部（界面）にシリコンの核
形成が行われ、その結果、界面の成長層側に結晶欠陥が
数多く発生してしまい、接合リーク電流の特性が悪化す
るという問題が発生していた。
【０００４】そこで、本発明はこれらの課題を解決しよ
うとするものであり、その目的とするところは、シリコ
ン酸化膜側部とエピタキシャルシリコン成長層との界面
の発生する結晶欠陥の少ないエピタキシャルシリコン層
を具備する半導体装置の製造方法を提供するところにあ
る。
うとするものであり、その目的とするところは、シリコ
ン酸化膜側部とエピタキシャルシリコン成長層との界面
の発生する結晶欠陥の少ないエピタキシャルシリコン層
を具備する半導体装置の製造方法を提供するところにあ
る。
【０００５】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、シリコン基板上に選択的に形成したエピ
タキシャルシリコン層を具備する半導体装置の製造方法
において、シリコン基板上にシリコン酸化膜を形成する
工程と、前記シリコン基板の能動領域上のシリコン酸化
膜を除去する工程と、前記シリコン酸化膜の側壁にアモ
ルファスシリコン層、あるいは、多結晶シリコン層を選
択的に形成する工程と、前記アモルファスシリコン層、
あるいは、多結晶シリコンをアニールにより単結晶化す
る工程と、前記シリコン基板の能動領域上に選択的にエ
ピタキシャルシリコン層を形成する工程を具備すること
を特徴とする。
の製造方法は、シリコン基板上に選択的に形成したエピ
タキシャルシリコン層を具備する半導体装置の製造方法
において、シリコン基板上にシリコン酸化膜を形成する
工程と、前記シリコン基板の能動領域上のシリコン酸化
膜を除去する工程と、前記シリコン酸化膜の側壁にアモ
ルファスシリコン層、あるいは、多結晶シリコン層を選
択的に形成する工程と、前記アモルファスシリコン層、
あるいは、多結晶シリコンをアニールにより単結晶化す
る工程と、前記シリコン基板の能動領域上に選択的にエ
ピタキシャルシリコン層を形成する工程を具備すること
を特徴とする。
【０００６】
【実施例】本発明の半導体装置の製造方法の実施例を、
厚い絶縁膜を素子分離領域とし、それ以外の領域に選択
的にエピタキシャルシリコン層を選択的に成長させ能動
領域とする選択エピタキシャル成長素子分離法を用い
て、図１（ａ）〜（ｄ）に基づき説明する。
厚い絶縁膜を素子分離領域とし、それ以外の領域に選択
的にエピタキシャルシリコン層を選択的に成長させ能動
領域とする選択エピタキシャル成長素子分離法を用い
て、図１（ａ）〜（ｄ）に基づき説明する。
【０００７】まず、図１（ａ）のように、結晶方位が
（１００）面のシリコン基板１上に約７０００オングス
トロームのシリコン酸化膜２を９００℃〜１０００℃、
ウエットの酸素雰囲気中で熱酸化することにより形成す
る。
（１００）面のシリコン基板１上に約７０００オングス
トロームのシリコン酸化膜２を９００℃〜１０００℃、
ウエットの酸素雰囲気中で熱酸化することにより形成す
る。
【０００８】そして、図１（ｂ）のように、フォトリソ
グラフィによりフォトレジスト３をパターニングし、前
記シリコン基板の能動領域上のシリコン酸化膜を異方性
のドライエッチングにより除去する。
グラフィによりフォトレジスト３をパターニングし、前
記シリコン基板の能動領域上のシリコン酸化膜を異方性
のドライエッチングにより除去する。
【０００９】次に、前記シリコン基板上の全面に約１０
０００オングストロームの多結晶シリコンを化学的気相
成長法により形成し、前記多結晶シリコン層を異方性の
ドライエッチングにより除去することにより、シリコン
酸化膜の側壁に多結晶シリコン層を選択的に形成する。
そして、前記シリコン基板を４００℃〜６６０℃に加熱
し、シリコン酸化膜の側壁の前記多結晶シリコンを８Ｗ
〜２０Ｗのアルゴンレーザを用い、０．５ｃｍ／ｓｅｃ
〜１ｃｍ／ｓｅｃで走査し、前記多結晶シリコンを再結
晶化することにより、図１（ｃ）のように、シリコン酸
化膜の側壁に単結晶シリコン層４を形成する。この際、
前記シリコン基板に多結晶シリコン層が接しているた
め、シリコン酸化膜の側壁の多結晶シリコン層が再結晶
化された単結晶シリコンもシリコン基板と同一の結晶方
位（１００）面となる。
０００オングストロームの多結晶シリコンを化学的気相
成長法により形成し、前記多結晶シリコン層を異方性の
ドライエッチングにより除去することにより、シリコン
酸化膜の側壁に多結晶シリコン層を選択的に形成する。
そして、前記シリコン基板を４００℃〜６６０℃に加熱
し、シリコン酸化膜の側壁の前記多結晶シリコンを８Ｗ
〜２０Ｗのアルゴンレーザを用い、０．５ｃｍ／ｓｅｃ
〜１ｃｍ／ｓｅｃで走査し、前記多結晶シリコンを再結
晶化することにより、図１（ｃ）のように、シリコン酸
化膜の側壁に単結晶シリコン層４を形成する。この際、
前記シリコン基板に多結晶シリコン層が接しているた
め、シリコン酸化膜の側壁の多結晶シリコン層が再結晶
化された単結晶シリコンもシリコン基板と同一の結晶方
位（１００）面となる。
【００１０】最後に、図１（ｄ）のように、前記シリコ
ン基板の能動領域上に、バレル型エピタキシャル成長装
置を用いて、９００℃〜１１００℃、約５０Ｔｏｒｒ、
塩素希釈でＳｉＨ2Ｃｌ2を熱分解する化学的気相成長法
により、選択的にエピタキシャルシリコン層５を形成す
る。このエピタキシャルシリコン層も下地のシリコン基
板の結晶方位と同一の結晶方位で成長するため、（１０
０）面の結晶方位となる。
ン基板の能動領域上に、バレル型エピタキシャル成長装
置を用いて、９００℃〜１１００℃、約５０Ｔｏｒｒ、
塩素希釈でＳｉＨ2Ｃｌ2を熱分解する化学的気相成長法
により、選択的にエピタキシャルシリコン層５を形成す
る。このエピタキシャルシリコン層も下地のシリコン基
板の結晶方位と同一の結晶方位で成長するため、（１０
０）面の結晶方位となる。
【００１１】なお、シリコン酸化膜の側壁の多結晶シリ
コンを、前記シリコン基板上の全面に多結晶シリコンを
化学的気相成長法により約１０００オングストローム形
成し、前記半導体基板上にレジストが平坦になるまで塗
布し、シリコン酸化膜上の多結晶シリコンが露出するま
で、異方性のドライエッチングにより前記レジストを除
去し、その後、ドライエッチングでシリコン酸化膜上の
多結晶シリコンを除去することにより形成しても良い。
この際、シリコン酸化膜の側部だけではなく、シリコン
基板上にも多結晶シリコンが残るため、アニールにより
前記シリコン基板上の多結晶シリコンも結晶方位が（１
００）面となる単結晶シリコンにする必要がある。
コンを、前記シリコン基板上の全面に多結晶シリコンを
化学的気相成長法により約１０００オングストローム形
成し、前記半導体基板上にレジストが平坦になるまで塗
布し、シリコン酸化膜上の多結晶シリコンが露出するま
で、異方性のドライエッチングにより前記レジストを除
去し、その後、ドライエッチングでシリコン酸化膜上の
多結晶シリコンを除去することにより形成しても良い。
この際、シリコン酸化膜の側部だけではなく、シリコン
基板上にも多結晶シリコンが残るため、アニールにより
前記シリコン基板上の多結晶シリコンも結晶方位が（１
００）面となる単結晶シリコンにする必要がある。
【００１２】従来の技術によりシリコン基板上に選択的
にエピタキシャルシリコン層を形成した場合、シリコン
の核形成を起こさせてはならないシリコン酸化膜側部と
エピタキシャルシリコン成長層との接触部（界面）にシ
リコンの核形成が行われ、その結果、界面の成長層側に
結晶欠陥が数多く発生してしまうが、本発明によりシリ
コン基板上に選択的にエピタキシャルシリコン層を形成
した場合、シリコン酸化膜側部に単結晶シリコンが存在
するため、エピタキシャル成長の際に結晶欠陥が発生し
難くなっている。
にエピタキシャルシリコン層を形成した場合、シリコン
の核形成を起こさせてはならないシリコン酸化膜側部と
エピタキシャルシリコン成長層との接触部（界面）にシ
リコンの核形成が行われ、その結果、界面の成長層側に
結晶欠陥が数多く発生してしまうが、本発明によりシリ
コン基板上に選択的にエピタキシャルシリコン層を形成
した場合、シリコン酸化膜側部に単結晶シリコンが存在
するため、エピタキシャル成長の際に結晶欠陥が発生し
難くなっている。
【００１３】なお、本実施例では、シリコン酸化膜の側
壁に形成する物質に多結晶シリコン層を用いて説明した
が、本発明による製造方法は、シリコン酸化膜の側壁に
形成する物質にアモルファスシリコン層を用いても有効
である。また、本実施例では、（１００）面の結晶方位
を持つシリコン基板を用いて説明したが、本発明による
製造方法は、（１００）面以外の結晶方位を持つシリコ
ン基板を用いても有効であることは言うまでもない。
壁に形成する物質に多結晶シリコン層を用いて説明した
が、本発明による製造方法は、シリコン酸化膜の側壁に
形成する物質にアモルファスシリコン層を用いても有効
である。また、本実施例では、（１００）面の結晶方位
を持つシリコン基板を用いて説明したが、本発明による
製造方法は、（１００）面以外の結晶方位を持つシリコ
ン基板を用いても有効であることは言うまでもない。
【００１４】
【発明の効果】以上に述べたように本発明によれば、シ
リコン酸化膜の側部に単結晶シリコンを形成した後、シ
リコン基板上に選択的にエピタキシャルシリコン層を形
成するため、エピタキシャル成長の際にシリコン酸化膜
の側部にシリコンの核が形成されることはなく、シリコ
ン酸化膜側部の界面に結晶欠陥が発生し難くなる。
リコン酸化膜の側部に単結晶シリコンを形成した後、シ
リコン基板上に選択的にエピタキシャルシリコン層を形
成するため、エピタキシャル成長の際にシリコン酸化膜
の側部にシリコンの核が形成されることはなく、シリコ
ン酸化膜側部の界面に結晶欠陥が発生し難くなる。
【図１】本発明の半導体装置の製造方法の一実施例を示
す図。
す図。
【図２】従来の半導体装置の製造方法を示す図。
１ シリコン基板 ２ シリコン酸化膜 ３ フォトレジスト ４ 再結晶化されたシリコン層 ５ エピタキシャルシリコン層
Claims (1)
- 【請求項１】シリコン基板上に選択的に形成したエピタ
キシャルシリコン層を具備する半導体装置の製造方法に
おいて、 シリコン基板上にシリコン酸化膜を形成する工程と、 前記シリコン基板の能動領域上のシリコン酸化膜を除去
する工程と、 前記シリコン酸化膜の側壁にアモルファスシリコン層、
あるいは、多結晶シリコン層を選択的に形成する工程
と、 前記アモルファスシリコン層、あるいは、多結晶シリコ
ンをアニールにより単結晶化する工程と、 前記シリコン基板の能動領域上に選択的にエピタキシャ
ルシリコン層を形成する工程を具備することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1020092A JPH05198503A (ja) | 1992-01-23 | 1992-01-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1020092A JPH05198503A (ja) | 1992-01-23 | 1992-01-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198503A true JPH05198503A (ja) | 1993-08-06 |
Family
ID=11743634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1020092A Pending JPH05198503A (ja) | 1992-01-23 | 1992-01-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198503A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012033937A (ja) * | 2010-08-02 | 2012-02-16 | O2 Micro Inc | トレンチ型金属酸化膜半導体電界効果トランジスタを作製する方法 |
| JP2015041707A (ja) * | 2013-08-22 | 2015-03-02 | 東京エレクトロン株式会社 | 凹部を充填する方法及び処理装置 |
-
1992
- 1992-01-23 JP JP1020092A patent/JPH05198503A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012033937A (ja) * | 2010-08-02 | 2012-02-16 | O2 Micro Inc | トレンチ型金属酸化膜半導体電界効果トランジスタを作製する方法 |
| JP2015041707A (ja) * | 2013-08-22 | 2015-03-02 | 東京エレクトロン株式会社 | 凹部を充填する方法及び処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01241823A (ja) | 半導体装置の製造方法 | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| JPH05198503A (ja) | 半導体装置の製造方法 | |
| US7566617B2 (en) | Method for manufacturing semiconductor elemental device forming an amorphous high dielectric film and an amorphous silicon film | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JPH1070117A (ja) | フィールド酸化膜形成方法 | |
| JPH10144784A (ja) | 半導体装置及びその製造方法 | |
| JPH0258248A (ja) | 半導体装置の製造方法 | |
| JP3420103B2 (ja) | 素子分離用シリコンシャロートレンチエッチング方法 | |
| JPS60109270A (ja) | 半導体装置の製造方法 | |
| JPH02100382A (ja) | 電界郊果型超電導トランジスタ及びその製造方法 | |
| JPH07122752A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05343395A (ja) | 半導体装置の製造方法 | |
| JPH11220114A (ja) | 半導体装置の製造方法 | |
| JPS6112018A (ja) | 半導体装置の製造方法 | |
| JPS6248015A (ja) | 半導体層の固相成長方法 | |
| JP2762447B2 (ja) | 半導体装置の製造方法 | |
| JPS6219046B2 (ja) | ||
| JPS6165447A (ja) | 半導体装置の製造方法 | |
| JPH0258848A (ja) | 半導体装置の製造方法 | |
| JPH01196811A (ja) | 絶縁膜上への単結晶シリコン膜の形成方法 | |
| JPH0494567A (ja) | 半導体装置の製造方法 | |
| JPS6239810B2 (ja) | ||
| JPH09266170A (ja) | 半導体装置の製造方法 | |
| JPH04181729A (ja) | 半導体装置の製造方法 |