TW201521091A - 對氧化物－矽堆疊的黏附性改良 - Google Patents

對氧化物－矽堆疊的黏附性改良 Download PDF

Info

Publication number
TW201521091A
TW201521091A TW103138219A TW103138219A TW201521091A TW 201521091 A TW201521091 A TW 201521091A TW 103138219 A TW103138219 A TW 103138219A TW 103138219 A TW103138219 A TW 103138219A TW 201521091 A TW201521091 A TW 201521091A
Authority
TW
Taiwan
Prior art keywords
material layer
gas
plasma
substrate
degrees celsius
Prior art date
Application number
TW103138219A
Other languages
English (en)
Inventor
xin-hai Han
Subbalakshmi Sreekala
Nagarajan Rajagopalan
Bok Hoen Kim
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201521091A publication Critical patent/TW201521091A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

實施例一般而言係關於控制氧化矽/非晶矽堆疊中之氫含量之方法。藉由預清潔基板之殘留物，控制堆疊沉積期間氫的輸送及防止在後續層沉積及處理期間從沉積之層之氫除氣，可避免在元件(諸如3D NAND元件)形成中的分層影響。

Description

對氧化物-矽堆疊的黏附性改良
本文描述之實施例一般而言係關於改良電腦記憶體元件內之堆疊黏附性的方法。
電腦記憶體元件繼續向具有以較低成本之增加能力之較小的幾何形狀發展。為此目的，將記憶體單元之元件堆疊於彼此之頂部，以形成三維(three dimensional；3D)單元。一種此類技術為NAND快閃記憶體，可在用於資料儲存及傳送之記憶體卡、USB快閃驅動器、固態驅動器及類似產品中發現該NAND快閃記憶體。在NAND快閃記憶體中，由電晶體製成之記憶體單元為串聯的，且可將該等記憶體單元堆疊為垂直層，以形成密緻包裝、高容量之元件。在無移動部件的情況下，快閃驅動器比普通硬驅動器使用更少功率且更耐用。因此，增加快閃驅動器之容量，同時減少該等快閃驅動器之大小及成本具有重大意義。
然而，隨著快閃技術的進展，在如何形成小尺寸高容量之元件方面存在限制。例如，以微小尺度組合之不同材料具有導致快閃記憶體元件中之非均勻性的不同物理性能。另外，高溫製程步驟(包括在從550℃至800℃之溫度下進行 的某些製程步驟)可能引起不同材料經歷在不同速率下之體積變化。在一個實例中，氧化物/矽堆疊在高溫下可能冒泡、剝落、起泡或可能會分層。咸信，分層的原因係關於在沉積氧化物/矽堆疊之前對晶元之不適當清潔或來自氧化物/矽堆疊之氫除氣。此等分層問題可能引起沉積之不同層的堆疊翹曲。翹曲問題限制可在製造中有效沉積之層的數目，且該等問題可能降低整體記憶體元件可用之功能記憶體字串的數目。
因此，需要形成記憶體結構(諸如3D記憶體結構)之改良方法。另外，需要防止氧化物/矽層故障之改良方法。
本文揭示之實施例一般而言係關於改良氧化矽/矽堆疊之黏附性的方法。在一個實施例中，一種方法可包括以下步驟：將基板安置於電漿增強化學氣相沉積(Plasma Enhanced Chemical Vapor Deposition；PECVD)腔室中；賦能(energizing)預清潔氣體成為電漿，以形成經賦能之預清潔氣體；將經賦能之預清潔氣體輸送至基板；淨化PECVD腔室；以及在真空環境中，將一或更多個氧化矽/含矽堆疊沉積於基板上。沉積氧化矽/含矽堆疊之步驟可包括：賦能第一處理氣體成為第一電漿；在基板上自第一電漿沉積第一材料層；賦能第二處理氣體成為第二電漿；在基板上自第二電漿沉積第二材料層；重複以上步驟直至已在基板上沉積預定數目之第一材料層及第二材料層，其中該第一材料層及該第二材料層為氧化矽層或非晶矽層中之任一層，且其中該第二材料層不 同於該第一材料層。
在另一實施例中，形成堆疊之方法可包括以下步 驟：賦能第一處理氣體成為第一電漿；在基板上自第一電漿沉積第一材料層，該第一材料層具有第一厚度；電漿淨化PECVD腔室，以曝露第一材料層之表面，形成第一氣體污染物；氣體淨化PECVD腔室，以移除第一氣體污染物；賦能第二處理氣體成為第二電漿；在第一材料層上自第二電漿沉積第二材料層，該第二材料層具有第二厚度；電漿淨化PECVD腔室，以曝露第二材料層之表面，形成第二氣體污染物；氣體淨化PECVD腔室以移除第二氣體污染物；以及重複以上步驟，直至已在基板上沉積預定數目之第一材料層及第二材料層，其中在以上步驟中之至少一者期間，將腔室、基板支撐件及以上兩者之組合中的至少一部分維持在約攝氏500度與約攝氏650度之間的溫度下，其中該第一材料層及該第二材料層為氧化矽層或非晶矽層中之任一層，且其中該第二材料層不同於該第一材料層。
100‧‧‧元件
102‧‧‧基板
104‧‧‧第一材料層
106‧‧‧第二材料層
202‧‧‧托架
204‧‧‧歧管
206‧‧‧處理氣體源
208‧‧‧電極
210‧‧‧RF電源
211‧‧‧加熱器
212‧‧‧淨化氣體源
214‧‧‧氣體淨化源
216‧‧‧電漿
300‧‧‧方法
302~310‧‧‧環節
400‧‧‧方法
402~418‧‧‧環節
因此，以可詳細瞭解上文所述之方法、元件及裝置 之特徵的方式，以上簡短總結的本揭示案之更詳細的描述可參閱實施例獲得，該等實施例中之一些實施例在附圖中圖示。然而，應注意，附圖僅圖示典型實施例，且因為本文描述之方法、元件及裝置可承認其他同等有效之實施例，所以該等附圖並不欲視為限制典型實施例之範疇。
第1圖圖示根據本文描述之一個實施例之元件； 第2圖圖示根據本文揭示之一個實施例之PECVD處理腔室；第3圖圖示根據本文描述之一個實施例的在形成堆疊之前對基板進行電漿處理之方法的流程圖；以及第4A圖及第4B圖圖示根據一個實施例之控制氧化矽/矽堆疊中之氫的方法之流程圖。
為便於瞭解，已儘可能使用相同元件符號指定諸圖共有之相同元件。可設想，一個實施例中的元件及特徵可有利地併入其它實施例，而無需贅述。
實施例通常係關於防止交互層沉積中(諸如在3D NAND應用中)氧化矽/矽堆疊之故障的方法。本文揭示之實施例可在可購自加利福尼亞聖克拉拉市之應用材料公司(Applied Materials,Inc.)的PECVD腔室或快速熱處理(rapid thermal process；RTP)腔室中實施。可設想，其他腔室(包括由其他製造商生產之腔室)可受益於本文描述之實施例。
第1圖圖示根據本文描述之一個實施例之元件100。元件100包括具有複數個第一材料層104及複數個第二材料層106之基板102。後續層可重複第一材料層104及第二材料層106之此交替圖案。在一個實施例中，第一材料層104可為氧化矽層，而第二材料層106可為非晶矽層。在其他實施例中，第一材料層/第二材料層堆疊可為氧化物/矽、矽/摻雜矽或矽/氮化物。材料之所有此等組合可用於位元成本可縮放(Bit-Cost Scalable；BiCS)、兆位元單元陣列電晶體(Terabit Cell Array Transistor；TCAT)及其他3D記憶體結構。在其他實施例中，第一材料層/第二材料層堆疊可為其他材料組合。第一材料層104及第二材料層106在基板102上的沉積順序亦可相反。
層數可取決於待製造之記憶體元件。在一個實施例中，堆疊數可為8x或16x或24x或更高，其中8層、16層、24層、32層、64層、128層或更多層之各堆疊對應於一個記憶體元件。因為兩層不同材料形成每一堆疊，所以對於8x之堆疊數之相應層數可為16，16x之堆疊數可具有32層，24x之堆疊數可具有48層，及更高堆疊數可分別具有更高層數。
第2圖圖示根據本文揭示之一個實施例之PECVD處理腔室200。處理腔室200包括托架202、處理氣體歧管204、處理氣體源206、電極208、發射交流RF電功率之RF電源210、加熱器211及淨化氣體源212。在一實施例中，電極208可位於托架202之正上方，托架202以電容耦合式設置電性接地。在一實施例中，電極208可為具有用於處理氣體之流徑的噴淋頭結構。處理及淨化氣體可經由歧管204及電極208流入托架上方之處理腔室200中。
在處理期間，將基板102置放於托架202上，且將真空施加於PECVD處理腔室200。可將能量施加於加熱器211以加熱基板102。第一組處理氣體通過歧管204進入處理腔室200。藉由RF電源210賦能予電極208，以在電極208與接地托架202之間形成電場。在一實施例中，托架202可位於高度可變調節器上，該高度可變調節器允許基板102之頂端 與電極208之間的間隔得以控制。第一組處理氣體藉由RF電場賦能，且第一組處理氣體產生電漿216。電漿216具有顯著的百分比的經離子化之原子或分子，且該等原子或分子釋放電子。此等高能電子可誘發前驅物分子之解離及大量自由基之形成。此舉導致基板102上之材料的沉積。一旦沉積了所要厚度之第一材料，該沉積可停止。第一材料層之厚度可在100Å至1000Å之間。
在基板102上沉積第一材料之後，PECVD處理腔室 經電漿淨化。淨化氣體可從淨化氣體源212流入歧管204及處理腔室200中。電極208及托架202可經賦能而產生淨化氣體電漿。可在處理腔室200中使用之淨化氣體包括NH3、N2、N2O、H3、氬氣及其他適當的電漿淨化氣體。在淨化製程期間，可在處理腔室中維持熱量及壓力。電漿淨化調節曝露層表面以便額外沉積。經調節之表面產生層之間的平滑介面及層之間較好黏附，以及較好的顆粒控制。在一些實施例中，可能需要更粗糙的介面以用於較好的層接合，及可執行不同或額外的電漿淨化製程。在完成電漿淨化之後，可切斷施加至電極208及托架202之能量，且來自氣體淨化源214之淨化氣體流入歧管204及處理腔室200中，以移除所有的氣體污染物。在一實施例中，在淨化製程期間可停止前驅物氣體之一或更多個組分。例如，若處理氣體包括SiH4及N2O之混合氣體，則淨化氣體可僅包括N2O，且切斷SiH4流。在其他實施例中，可使用不同的淨化氣體或一些不同的淨化氣體。
完成電漿及氣體淨化之後，可在基板上沉積第二材 料。藉由RF電源210賦能予電極208以在電極208之間形成電場，且藉由電場賦能第二組處理氣體以產生電漿216。一旦沉積所要厚度之第二材料，該沉積可停止。第二材料層之厚度可在100Å至1000Å之間。沉積第二材料層後，處理腔室200可如上所述經電漿淨化。施加至電極208之能量可隨後經移除，且如上所述氣體淨化處理腔室200。一旦完成電漿及氣體淨化，可重複沉積第一材料及第二材料之製程，直至已沉積所要之層。可隨後從處理腔室200移除基板102以用於額外處理。
在氧化矽/矽堆疊之沉積期間，可能歸因於許多因素 發生變形，該等因素諸如基板中先前存在的缺陷、基板中的過量氫、堆疊中的過量氫、堆疊與堆疊介面之缺陷或其他問題。第3圖及第4A圖至第4B圖描述用於解決一些上述問題的方法。
第3圖圖示根據本文描述之一個實施例在形成堆疊 之前對基板進行電漿處理之方法300的流程圖。在一或更多個實施例中，基板之曝露表面之一或更多者上將有含碳殘留物、含氧殘留物或其他殘留物。經由基板清潔步驟(諸如預沉積蝕刻步驟)可移除一些殘留物，其他殘留物可餘留。此等剩餘殘留物隨後可干擾堆疊沉積。可使用經活化含氧氣體、經活化含氫氣體或經活化惰性氣體移除以上殘留物中之一或更多者。
如在環節302中，方法300以在處理腔室中安置基板開始。在一個實施例中，處理腔室為如上參閱第1圖所述 之PECVD腔室。基板可為矽基板或其他基板。腔室中的真空壓力可在約0.5托至10托之間。將處理腔室加熱至約180℃至650℃之間。在所有後續製程步驟中可維持該溫度及壓力，或者溫度可在步驟之間變化。
如在環節304中，在基板安置於處理腔室中的情況 下，預清潔氣體經賦能成為電漿以形成經賦能之預清潔氣體。預清潔氣體可為含氧氣體，諸如O2、O3、N2O、NO、NO2、N2O3或以上各氣體之組合。含氧氣體可進一步含有氫氣，然而，此舉非必要。含氧氣體將解離且與碳及其他雜質反應。 所得產物主要係氣態產物(諸如CO2及水蒸氣)，隨後從腔室移除該等產物。在另一實施例中，預清潔氣體可為含氫氣體，諸如NH3或H2或以上兩者之組合。氫氣將解離且與氧化物反應形成水。在另一實施例中，預清潔氣體可為惰性氣體，諸如氬氣。惰性氣體將濺射表面殘留物，該等表面殘留物包括氧化物、含碳殘留物及其他殘留物。濺射為使用低壓及低能電漿之低能濺射。以此方式，經賦能之惰性氣體僅濺射基板表面之弱接合的部分。如上所述之任何預清潔氣體可進一步與惰性氣體或第二惰性氣體混合。惰性氣體包括氮氣、氬氣、氦氣、其他惰性氣體或其他非反應氣體。
經賦能之預清潔氣體可直接轉換為電漿或可流入由另一氣體形成之電漿中。在一個實例中，電漿由惰性氣體形成。隨後將預清潔氣體輸送至電漿，以形成經賦能之預清潔氣體。另外，電漿可在處理腔室之處理區域中形成，或電漿可在遠端形成且輸送至處理腔室之處理區域。
在如上所述之處理腔室中，電漿在處理區域中形 成。電漿可為RF電漿或其他類型之電漿。施加至電極的RF功率可在約45瓦特(W)與約1000W之間。基板與電極之間的間隔可在約200密耳與約800密耳之間。對於300mm之基板，預清潔氣體的流動速率可為約1000標準立方公分/分鐘(standard cubic centimeters per minute；sccm)至約20000sccm。在另一實施例中，基板表面區域每平方毫米之預清潔氣體的流動速率可為從約0.011sccm/mm2至約0.22sccm/mm2。
如在環節306中，在已賦能預清潔氣體之後，則將 預清潔氣體輸送至基板。經賦能之預清潔氣體可隨後與在基板表面上形成之氧化物、來自先前製程之含碳殘留物或其他鬆散結合之殘留物反應。
如在環節308中，隨後可從處理腔室清除分離或反 應之殘留物。如上所述，經賦能之預清潔氣體可與表面殘留物反應以形成水蒸氣、CO2或其他氧化物或氫化物。該等分子主要為氣態的，且因此可從該腔室中清除該等分子。淨化步驟包括淨化氣體，諸如惰性氣體。對於300mm之基板，以從約2,000sccm至約30,000sccm之流動速率輸送淨化氣體。在另一實施例中，基板表面區域每平方毫米之預清潔氣體的流動速率可為從約0.022sccm/mm2至約0.33sccm/mm2。淨化氣體製程產生較好的顆粒控制及防止移除之殘留物的再沉積。
如在環節310中，一旦該處理腔室經淨化，可在基 板上沉積一或更多個氧化矽/矽堆疊。在一個實施例中，在真 空中沉積堆疊。對於堆疊沉積，將基板維持在處理腔室中，且將真空施加至腔室。腔室中的真空壓力可在約0.5托與約10托之間。將處理腔室加熱至約180℃與約650℃之間的溫度。隨後，可將處在約45W與約1000W之間的高頻或RF功率施加至電極。基板與電極之間的間隔可在約200密耳與約800密耳之間。第一處理氣體包括含矽氣體及含氧氣體。在此實施例中，含矽氣體為矽烷(SiH4)，且含氧氣體為N2O。對於300mm之基板，SiH4之流動速率可為約20sccm至約1000sccm，及N2O之流動速率可為從約1000sccm至20000sccm。在另一實施例中，基板表面區域每平方毫米之SiH4的流動速率可為從約0.00022sccm/mm2至約0.011sccm/mm2，及基板表面區域每平方毫米之N2O的流動速率可為從約0.11sccm/mm2至約0.22sccm/mm2。SiH4及N2O將經賦能且轉換為含有矽離子及氧離子的電漿。離子之反應引起在基板上沉積一層氧化矽。在沉積要求厚度之氧化矽之後，停止該沉積。
在沉積氧化矽層之後，可在該氧化矽層之上方沉積矽層。腔室中的壓力可在約0.5托與約10托之間。可將處理腔室加熱至約400℃與約650℃之間之溫度。施加至電極的高頻或RF功率可在約50W與約700W之間，且基板與電極之間的間隔可在約200密耳與約800密耳之間。處理氣體可包括含矽氣體及惰性氣體。在此實施例中，處理氣體包括SiH4及氦氣。對於300mm之基板，SiH4之流動速率可為約50sccm至約2000sccm，及氦氣之流動速率可為約1000sccm至約20000sccm。在另一實施例中，基板表面區域每平方毫米之 SiH4的流動速率可為從約0.00056sccm/mm2至約0.022sccm/mm2，及基板表面區域每平方毫米之氦氣的流動速率可為從約0.011sccm/mm2至約0.22sccm/mm2。處理氣體經賦能以形成與電子反應之矽離子，以沉積一層已沉積之所要數目之堆疊。隨後可重複處理步驟，直至已在基板上沉積所要數目之氧化矽及非晶矽層。
在已沉積堆疊之後，對處理腔室施加環境壓力，且移除基板。對於3D記憶體，至少應在基板上沉積8層材料。可在其他處理腔室中執行額外的處理。
在另一實施例中，在沉積第一材料層及第二材料層之前，可將基板曝露於係烷浸泡。可將SiH4輸送至處理腔室之處理區域。對於300mm之基板，SiH4的流動速率可為約50sccm至約2000sccm。在另一實施例中，基板表面區域每平方毫米之SiH4的流動速率可為從約0.00056sccm/mm2至約0.022sccm/mm2。
第4A圖及第4B圖圖示根據一個實施例之控制氧化矽/矽堆疊中之氫的方法400的流程圖。來自氧化矽/矽堆疊之氫除氣可能導致堆疊下層的分離或起泡。因而，堆疊可能隨時間變形。藉由從堆疊移除過量的氫，可在更多的沉積週期內維持堆疊之平面度。
如在環節402中，方法400以藉由賦能(energizing)第一處理氣體成為第一電漿開始。該第一處理氣體可與參閱第3圖描述之第一處理氣體相同。可將第一處理氣體輸送至腔室，且使用如上參閱第3圖描述之參數將該第一處理氣體 活化為電漿。
如在環節404中，使用第一電漿，在基板上沉積第 一材料層。第一材料層具有第一厚度。第一材料層之沉積可與如上參閱第3圖描述之沉積相同。該第一厚度可用於控制堆疊之整體拉伸或壓縮應力。第一厚度可在約100Å與約1000Å之間。
如在環節406中，一旦沉積該第一材料層，PECVD 腔室可經電漿淨化，以曝露第一材料層之第一表面。在沉積氧化矽之後，PECVD處理腔室可經電漿淨化及氣體淨化。溫度可在約180℃與約650℃之間，及真空壓力可在約0.5托與約10托之間。基板與電極之間的間隔可在約200密耳至約800密耳之間。可以約2000sccm至約30000sccm之流動速率將N2O之淨化氣體輸送至處理腔室之處理區域。在另一實施例中，基板表面區域每平方毫米之淨化氣體的流動速率可為從約0.022sccm/mm2至約0.33sccm/mm2。使用100W與1000W之間的功率賦能電極及托架，以產生淨化氣體電漿。
隨後，如在環節408中，PECVD腔室可經氣體淨化，以移除第一氣體污染物。在未形成電漿的情況下，可將N2O之淨化氣體進一步以約2000sccm至約30000sccm之流動速率輸送至處理腔室之處理區域。在另一實施例中，基板表面區域每平方毫米之淨化氣體的流動速率可為從約0.022sccm/mm2至約0.33sccm/mm2。電漿淨化及N2O淨化清潔處理腔室，且產生層之間的平滑介面、沉積層之間較好的黏附性及較好的顆粒控制。第一表面之曝露可形成第一氣體污染 物。
如在環節410中，一旦該PECVD腔室經淨化，第二 電漿氣體可經賦能成為第二電漿。第二處理氣體可與參閱第3圖描述之第二處理氣體相同。可將第二處理氣體輸送至腔室，且使用如上參閱第3圖描述之參數將該第二處理氣體活化為電漿。
如在環節412中，使用第二電漿，可在第一材料層之第一表面上沉積第二材料層。第二材料層具有第二厚度。如參閱第3圖所述，可沉積該第二材料層。在一個實施例中，可將硼添加至第二材料層。硼將沉積步驟期間形成的多氫化物減少為單氫化物，有效地減少了懸鍵。藉由減少懸鍵，第二材料層(諸如非晶矽層)之表面對隨後沉積之第一材料層(諸如氧化矽層)更具黏附性。
如在環節414中，在沉積該第二材料層之後，PECVD腔室可經電漿淨化，以曝露第二材料層之第二表面。淨化製程可與如上參考環節406描述之製程為同一製程，該製程使用約2,000sccm至約30000sccm之流動速率的N2淨化氣體。在另一實施例中，基板表面區域每平方毫米之SiH4的流動速率可為從約0.00056sccm/mm2至約0.022sccm/mm2。與第一表面一樣，第二表面之曝露可形成第二氣體污染物。
隨後，如在環節416中，PECVD腔室可經氣體淨化，以移除第二氣體污染物。淨化製程可與如上參考環節408描述之製程為同一製程，該製程使用約2,000sccm至約30000sccm之流動速率的N2淨化氣體。在另一實施例中，基板表面 區域每平方毫米之SiH4的流動速率可為從約0.00056sccm/mm2至約0.022sccm/mm2。
如在環節418中，隨後可重複環節402-416中描述 之步驟，直至已在基板上沉積預定數目之第一材料層及第二材料層。
在以上環節402至418之一或更多者處，可將基板之溫度維持在約攝氏500度以上。在一個實施例中，可將溫度維持在約攝氏500度與約攝氏650度之間。增加之溫度將引起從沉積之層釋放氫。因此，當在較高溫度下處理時，隨後的沉積層將不會起泡或者分層。可在快速熱處理(RTP)腔室中執行加熱，其中將具有一或更多個沉積之第一材料層及/或沉積之第二材料層的基板移送至RTP腔室，且在低於攝氏650度之溫度下退火該基板。應將層之非晶性質維持在低於攝氏650度之溫度。可執行退火製程約3分鐘至約10分鐘，諸如約7分鐘。在另一實施例中，在預退火期間控制升溫速率。藉由控制升溫速率，可控制來自沉積之層及/或基板的氫除氣。
在以上環節402-418之一或更多者處，基板可具有複數個溫度區域。在一個實施例中，溫度區域可為基板之內部區域或圍繞內部區域之外部區域。外部區域及內部區域可為圓形的。外部區域之溫度可在內部區域之約攝氏5度至約攝氏20度內。晶元之邊緣處更頻繁地發生黏附性問題。藉由使用雙區域加熱器，及與內部區域相比增加外部區域溫度，可減少邊緣周圍的氫含量。
在另一實施例中，藉由減少沉積氣體中之過量的或 未反應的氫，可降低層的氫含量。藉由增加壓力、降低電漿形成之功率、增加SiH4流量及增加基板與電極之間的間隔可減少接收之氫含量。
在另一實施例中，藉由與第二材料層相比增加第一材料層之厚度可減少氫含量。此舉可藉由增加第一材料層之厚度或減少第二材料層之厚度中之任一者達成。
另一可能出現的問題為不同材料之沉積可能誘發在沉積於基板上之後的壓縮或拉伸應力。此應力可能導致基板的彎曲。在一個實例中，在基板上沉積一層第一材料。該第一材料可能隨後膨脹引起壓縮應力。第一材料層之壓縮應力與基板相對，如此引起基板邊緣向下彎曲。
在另一實例中，可在基板上沉積一層第二材料層，且該第二材料層可能誘發拉伸應力。拉伸應力亦將與基板相對，如此導致基板之邊緣向上彎曲。因為製作公差必須非常準確，所以基板之任何彎曲或基板中的凸起可能在執行隨後的微影處理時引起對準問題。此未對準可能導致製造誤差及有缺陷的元件構造。
為校正此問題，在一實施例中，藉由各沉積層可能調整施加至基板的應力。藉由沉積之材料可決定該應力。亦可藉由調整沉積處理條件(該等處理條件包括處理溫度、前驅物氣體之流動速率、氣體壓力及電漿密度)在有限範圍內調整應力。例如，較冷的處理溫度可能產生壓縮應力，而較熱的處理溫度可能產生拉伸應力。較低的電漿壓力可能增加對反應物種的離子轟擊，且因此產生壓縮應力，且相反地， 較高的電漿壓力可能產生拉伸壓力。可藉由增加RF功率或減少基板上之間隔(此舉可能對反應物種產生更多的離子轟擊)增加的電漿密度可能產生壓縮應力，而較低的電漿密度可能產生拉伸應力。藉由控制溫度及電漿密度，可預測沉積之材料的應力。
在一個實施例中，第一材料層或氧化矽層之應力可經變化為拉伸狀態。如上所述，藉由降低電漿密度，第一材料層之應力可經變化為拉伸狀態。藉由降低功率、增加壓力、增加沉積氣體之流動、在基板與電極之間形成較寬的間隔或藉由以上各者之組合可降低電漿密度。若氧化層經拉伸且不夠密集，在後續的高溫處理步驟期間，氫可較容易地從薄膜中除氣。
本文描述之方法的益處包括防止沉積錯誤及防止由於沉積期間之除氣引起的堆疊損壞。本文描述之方法可用於防止可能在處理期間出現的分層問題，如此將允許沉積更大及更多的錯合物堆疊，同時減少元件故障。
儘管以上內容係針對本方法、元件及裝置之實施例，但是在不脫離本方法之基本範疇的情況下，可設計其他及另外的實施例，且本發明之範疇由以下申請專利範圍決定。
100‧‧‧元件
102‧‧‧基板
104‧‧‧第一材料層
106‧‧‧第二材料層

Claims (20)

  1. 一種方法，包含以下步驟：將一基板安置於一處理腔室中；賦能(energizing)一預清潔氣體成為一電漿，以形成一經賦能之預清潔氣體；將該經賦能之預清潔氣體輸送至該基板；淨化該處理腔室；以及在真空環境下，將一或更多個氧化矽/含矽堆疊沉積於一基板上，其中沉積一氧化矽/含矽堆疊之步驟包含：賦能一第一處理氣體成為一第一電漿；在該基板上自該第一電漿沉積一第一材料層；賦能一第二處理氣體成為一第二電漿；在該基板上自該第二電漿沉積一第二材料層；以及重複以上該等步驟，直至已在該基板上沉積一預定數目之該等第一材料層及該等第二材料層，其中該第一材料層及該第二材料層為一氧化矽層或一非晶矽層中之任一層，且其中該第二材料層不同於該第一材料層。
  2. 如請求項1所述之方法，其中該基板包含一含碳殘留物，且該預清潔氣體為一含氧氣體。
  3. 如請求項1所述之方法，其中該基板包含一含氧殘留物，且該預清潔氣體為一含氫氣體。
  4. 如請求項1所述之方法，其中該預清潔氣體為一惰性氣體。
  5. 如請求項1所述之方法，進一步包含以下步驟：電漿淨化該處理腔室，以曝露該第一材料層之一表面，形成第一氣體污染物；氣體淨化該處理腔室，以移除該第一氣體污染物；電漿淨化該處理腔室，以曝露該第二材料層之一表面，形成第二氣體污染物；以及氣體淨化該處理腔室，以移除該第二氣體污染物。
  6. 如請求項1所述之方法，其中在約攝氏500度與約攝氏650度之間之一溫度下沉積該第一材料層及該第二材料層。
  7. 如請求項1所述之方法，其中該基板包含一內部區域及圍繞該內部區域之一外部區域，且其中該外部區域之溫度比該內部區域之溫度高約攝氏5度至約攝氏20度。
  8. 如請求項1所述之方法，其中在約攝氏500度與約攝氏650度之間之一溫度下相繼退火該第一材料層及該第二材料層。
  9. 如請求項1所述之方法，其中該第一材料層具有一第一厚度，且該第二材料層具有一第二厚度，且其中該第一厚度 小於該第二厚度。
  10. 如請求項1所述之方法，其中該氧化矽層具有一拉伸應力。
  11. 如請求項1所述之方法，其中該非晶矽層包含硼。
  12. 一種形成一堆疊之方法，包含以下步驟：賦能一第一處理氣體成為一第一電漿；在該基板上自該第一電漿沉積一第一材料層，該第一材料層具有一第一厚度；電漿淨化該PECVD腔室，以曝露該第一材料層之一表面，形成第一氣體污染物；氣體淨化該PECVD腔室，以移除該第一氣體污染物；賦能一第二處理氣體成為一第二電漿；在該第一材料層上自該第二電漿沉積一第二材料層，該第二材料層具有一第二厚度；電漿淨化該PECVD腔室，以曝露該第二材料層之一表面，形成第二氣體污染物；氣體淨化該PECVD腔室，以移除該第二氣體污染物；以及重複以上該等步驟，直至已在該基板上沉積一預定數目之該等第一材料層及該等第二材料層，其中，在以上該等步驟中之至少一者期間，將該腔室、該基板支撐件或以上兩者 之組合中之至少一部分的一溫度維持在約攝氏500度與約攝氏650度之間，其中該第一材料層及該第二材料層為一氧化矽層或一非晶矽層中之任一層，且其中該第二材料層不同於該第一材料層。
  13. 如請求項12所述之方法，其中在沉積該第一材料層與沉積該第二材料層期間，將該基板之一溫度維持在攝氏500度與攝氏650度之間。
  14. 如請求項12所述之方法，其中該基板包含一內部區域及圍繞該內部區域之一外部區域，且其中該外部區域之溫度比該內部區域之溫度高約攝氏5度至約攝氏20度。
  15. 如請求項12所述之方法，其中在約攝氏500度與約攝氏650度之間之一溫度下相繼退火該第一材料層及該第二材料層。
  16. 如請求項15所述之方法，其中該退火具有一受控的升溫速率。
  17. 如請求項12所述之方法，其中該第一材料層具有一第一厚度，且該第二材料層具有一第二厚度，且其中該第一厚度小於該第二厚度。
  18. 如請求項12所述之方法，其中該氧化矽層具有一拉伸應力。
  19. 如請求項12所述之方法，其中在沉積該第一材料層之前，該基板接收一矽烷浸泡。
  20. 一種形成一堆疊之方法，包含以下步驟：賦能一第一處理氣體成為一第一電漿；在該基板上自該第一電漿沉積一第一材料層，該第一材料層具有一第一厚度，將該基板之一溫度維持在約攝氏500度與攝氏650度之間；電漿淨化該PECVD腔室，以曝露該第一材料層之一表面，形成第一氣體污染物；氣體淨化該PECVD腔室，以移除該第一氣體污染物；賦能一第二處理氣體成為一第二電漿；在該第一材料層上自該第二電漿沉積一第二材料層，該第二材料層具有一第二厚度，將該基板之一溫度維持在攝氏500度與攝氏650度之間，其中該第一材料層具有一第一厚度，且該第二材料層具有一第二厚度，且其中該第一厚度小於該第二厚度；電漿淨化該PECVD腔室，以曝露該第二材料層之一表面，形成第二氣體污染物；氣體淨化該PECVD腔室，以移除該第二氣體污染物；以及 重複以上該等步驟，直至已在該基板上沉積一預定數目之該等第一材料層及該等第二材料層，其中，在以上該等步驟中之至少一者期間，將該腔室、該基板支撐件或以上兩者之組合中之至少一部分的一溫度維持在約攝氏500度與約攝氏650度之間，其中該第一材料層及該第二材料層為一氧化矽層或一非晶矽層中之任一層，且其中該第二材料層不同於該第一材料層。
TW103138219A 2013-11-04 2014-11-04 對氧化物－矽堆疊的黏附性改良 TW201521091A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361899735P 2013-11-04 2013-11-04

Publications (1)

Publication Number Publication Date
TW201521091A true TW201521091A (zh) 2015-06-01

Family

ID=53004940

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103138219A TW201521091A (zh) 2013-11-04 2014-11-04 對氧化物－矽堆疊的黏附性改良

Country Status (5)

Country Link
US (1) US20160260602A1 (zh)
JP (1) JP2016539514A (zh)
KR (1) KR20160083049A (zh)
TW (1) TW201521091A (zh)
WO (1) WO2015065709A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887343B (zh) * 2012-12-21 2017-06-09 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
KR102653233B1 (ko) 2016-10-25 2024-03-29 삼성전자주식회사 증착 장치 및 이를 이용한 비휘발성 메모리 장치의 제조 방법
CN110235248B (zh) * 2017-04-27 2024-03-26 应用材料公司 用于3d nand应用的低介电常数氧化物和低电阻op堆叠
TWI766014B (zh) * 2017-05-11 2022-06-01 荷蘭商Ａｓｍ智慧財產控股公司 在溝槽的側壁或平坦表面上選擇性地形成氮化矽膜之方法
CN117238918A (zh) * 2017-07-06 2023-12-15 应用材料公司 形成多个沉积半导体层的堆叠结构的方法
KR102505902B1 (ko) 2017-08-04 2023-03-06 마이크로머티어리얼즈 엘엘씨 개선된 금속 콘택 랜딩 구조
DE102018101700A1 (de) * 2018-01-25 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US11170990B2 (en) 2019-02-19 2021-11-09 Applied Materials, Inc. Polysilicon liners
KR20210130646A (ko) * 2020-04-21 2021-11-01 에이에스엠 아이피 홀딩 비.브이. 기판을 처리하기 위한 방법
CN113506721A (zh) * 2021-06-25 2021-10-15 上海华虹宏力半导体制造有限公司 非晶硅薄膜形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978252A (en) * 1973-03-23 1976-08-31 Macdermid Incorporated Method of improving the adhesion between a molded resin substrate and a metal film deposited thereon
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US7186663B2 (en) * 2004-03-15 2007-03-06 Sharp Laboratories Of America, Inc. High density plasma process for silicon thin films
US7148155B1 (en) * 2004-10-26 2006-12-12 Novellus Systems, Inc. Sequential deposition/anneal film densification method
US20060172545A1 (en) * 2005-02-02 2006-08-03 Texas Instruments, Inc. Purge process conducted in the presence of a purge plasma
US7601648B2 (en) * 2006-07-31 2009-10-13 Applied Materials, Inc. Method for fabricating an integrated gate dielectric layer for field effect transistors
US20080050932A1 (en) * 2006-08-23 2008-02-28 Applied Materials, Inc. Overall defect reduction for PECVD films
US7901869B2 (en) * 2007-06-01 2011-03-08 Applied Materials, Inc. Double patterning with a double layer cap on carbonaceous hardmask
US7989360B2 (en) * 2008-01-07 2011-08-02 Micron Technology, Inc. Semiconductor processing methods, and methods for forming silicon dioxide
KR20100033091A (ko) * 2008-09-19 2010-03-29 한국전자통신연구원 화학기상증착법에 의한 비정질 실리콘 박막의 증착방법
DE102008064047A1 (de) * 2008-10-02 2010-04-08 Continental Teves Ag & Co. Ohg Sensorelement und Trägerelement zur Herstellung eines Sensors
DE112011101134T5 (de) * 2010-03-30 2013-01-10 Applied Materials, Inc. Verfahren zum Bilden einer negativ geladenen Passivierungsschicht über einem verteilten p-dotierten Bereich
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
US8076250B1 (en) * 2010-10-06 2011-12-13 Applied Materials, Inc. PECVD oxide-nitride and oxide-silicon stacks for 3D memory application
KR101862547B1 (ko) * 2012-04-13 2018-05-31 삼성전자주식회사 폴리실리콘막 형성 방법 및 반도체 장치의 제조 방법
US8895415B1 (en) * 2013-05-31 2014-11-25 Novellus Systems, Inc. Tensile stressed doped amorphous silicon

Also Published As

Publication number Publication date
JP2016539514A (ja) 2016-12-15
US20160260602A1 (en) 2016-09-08
WO2015065709A1 (en) 2015-05-07
KR20160083049A (ko) 2016-07-11

Similar Documents

Publication Publication Date Title
TW201521091A (zh) 對氧化物－矽堆疊的黏附性改良
KR101944393B1 (ko) 3ｄ 메모리 어플리케이션을 위한 ｐｅｃｖｄ 산화물-질화물 및 산화물-실리콘 스택들
TWI496232B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及記錄媒體
JP6124724B2 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
TWI777069B (zh) 基板處理裝置、基板處理裝置之電極及半導體裝置之製造方法
JP6368850B2 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
US10796934B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and electrode fixing part
JP2007281082A (ja) 成膜方法及び成膜装置並びに記憶媒体
JP6453637B2 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
WO2020189288A1 (ja) 成膜方法および成膜装置
CN109155254B (zh) 半导体器件的制造方法、衬底处理装置及程序
JP5438266B2 (ja) 半導体装置の製造方法、クリーニング方法および基板処理装置
JP5227003B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JP5571157B2 (ja) 半導体装置の製造方法、クリーニング方法および基板処理装置
TWI804058B (zh) 基板處理裝置，電漿生成裝置，半導體裝置的製造方法，基板處理方法，及程式
JP2011159906A (ja) 半導体装置の製造方法
TW202329243A (zh) 成膜方法，半導體裝置的製造方法，成膜裝置及程式
KR20210112250A (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN115110059A (zh) 半导体装置的制造方法、基板处理方法、记录介质和基板处理装置
TW202118894A (zh) 基板處理裝置、電漿生成裝置、半導體裝置之製造方法及程式
CN116134173A (zh) 半导体装置的制造方法、记录介质及基板处理装置
CN116114051A (zh) 基板处理装置、等离子体发光装置、半导体装置的制造方法以及程序