TW201442007A - 顯示面板 - Google Patents

顯示面板 Download PDF

Info

Publication number
TW201442007A
TW201442007A TW102115086A TW102115086A TW201442007A TW 201442007 A TW201442007 A TW 201442007A TW 102115086 A TW102115086 A TW 102115086A TW 102115086 A TW102115086 A TW 102115086A TW 201442007 A TW201442007 A TW 201442007A
Authority
TW
Taiwan
Prior art keywords
transistor
pull
signal
clock signal
voltage
Prior art date
Application number
TW102115086A
Other languages
English (en)
Other versions
TWI498877B (zh
Inventor
Wei-Lung Li
Chih-Wen Lai
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW102115086A priority Critical patent/TWI498877B/zh
Priority to US13/939,192 priority patent/US9430981B2/en
Publication of TW201442007A publication Critical patent/TW201442007A/zh
Application granted granted Critical
Publication of TWI498877B publication Critical patent/TWI498877B/zh
Priority to US15/219,288 priority patent/US10019958B2/en
Priority to US15/987,924 priority patent/US20180268771A1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

一種顯示面板包括一基板、多個畫素、多個掃描線、一下拉控制電路及一閘極驅動電路。畫素配置於基板的一顯示區域。掃描線配置於基板，分別耦接對應的畫素。下拉控制電路配置於基板的一週邊區域，接收多個時脈信號，且具有多個下拉單元以提供多個下拉信號。閘極驅動電路配置於週邊區域，且具有多個位移暫存器。這些位移暫存器耦接這些掃描線以提供多個閘極驅動信號，且依據這些下拉信號依序拉低這些閘極驅動信號。下拉控制電路及閘極驅動電路沿著顯示區域的一側邊配置。

Description

顯示面板
本發明是有關於一種顯示面板，且特別是有關於一種配置有分離式電路架構的顯示面板。
近年來，隨著半導體科技蓬勃發展，攜帶型電子產品及平面顯示器產品也隨之興起。基於驅動方式及顯示效果，主動式(active)顯示面板逐被普遍使用。一般而言，主動式顯示面板上的像素會透過閘極驅動晶片(Gate driving chip)所提供的閘極驅動信號而開啟，以設定像素所顯示的亮度(或灰階值)。為了降低液晶顯示器的製作成本壓低，已有部份廠商提出直接在玻璃基板上利用薄膜電晶體(thin film transistor,TFT)製作成多級位移暫存器(shift register)，藉以來取代習知所慣用的閘極驅動晶片，以降低平面顯示器的製作成本。
在平面顯示器中，配置於顯示面板上的位移暫存器的電路面積影響了顯示面板中配置像素的電路面積，相對地影響平面顯示器的整體尺寸以及平面顯示器的整體外觀。因此，顯示器相關業者已紛紛投入窄邊框(slim border)設計的行列中，以使具有相 同顯示品質的顯示器更具有輕薄短小的特性，來滿足消費者需求。
本發明提供一種顯示面板，其將閘極驅動電路中的控制單元移出，以降低閘極驅動電路的電路面積，進而縮短顯示面板的邊框部分。
本發明的顯示面板包括一基板、多個畫素、多個掃描線、一下拉控制電路及一閘極驅動電路。基板具有一顯示區域及一週邊區域。畫素配置於顯示區域。掃描線配置於基板，分別耦接對應的畫素，並且從顯示區域延伸至週邊區域。下拉控制電路配置於週邊區域，接收多個時脈信號，且下拉控制電路具有多個下拉單元以提供多個第一下拉信號。閘極驅動電路配置於週邊區域，且具有多個位移暫存器。這些位移暫存器耦接這些掃描線以提供多個閘極驅動信號，且這些位移暫存器耦接下拉控制電路以接收這些第一下拉信號。這些位移暫存器依據這些時脈信號以依序致能這些閘極驅動信號，且分別依據這些第一下拉信號依序拉低這些閘極驅動信號。下拉控制電路及閘極驅動電路沿著顯示區域的一側邊配置。
基於上述，本發明實施例的顯示面板，其將閘極驅動電路的移位暫存器中的下拉控制單元移出而成為獨立的下拉控制電路，並且將本發明實施例的的閘極驅動電路與下拉控制電路沿著顯示區域的一側依序配置，以降低閘極驅動電路的電路面積，以 及縮短顯示面板的邊框部分。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、400、600、800‧‧‧顯示面板
110‧‧‧基板
111‧‧‧顯示區域
113‧‧‧週邊區域
115‧‧‧掃描線
120_1、120_2、420_1、420_2、620_1、620_2、820_1、820_2‧‧‧閘極驅動電路
121、121a、121b、421、421a、621、621a、821‧‧‧位移暫存器
130_1、130_2、430_1、430_2‧‧‧下拉控制電路
131、131a、131b、431、431a、431b‧‧‧下拉單元
210、310‧‧‧預充電單元
220、720‧‧‧電壓上拉單元
230、530‧‧‧電壓下拉單元
630_1、630_2‧‧‧上拉控制電路
631、631a‧‧‧上拉單元
C1、C2‧‧‧電容
CK1L、CK1BL、CK2L、CK2BL、CK1R、CK1BR、CK2R、CK2BR‧‧‧時脈信號
D11~D13、D21~D23‧‧‧第一下拉信號
D31~D33、D41~D43‧‧‧第二下拉信號
G1~G4、G5、G7‧‧‧閘極驅動信號
PX‧‧‧畫素
Q‧‧‧內部電壓
STVL‧‧‧啟始信號
T1~T22‧‧‧電晶體
VB‧‧‧逆向掃描電壓
VF‧‧‧順向掃描電壓
VGH‧‧‧閘極高電壓
VGL‧‧‧閘極低電壓
圖1為依據本發明一實施例的顯示面板的系統示意圖。
圖2A為依據本發明一實施例的位移暫存器的電路示意圖。
圖2B為依據本發明一實施例的下拉單元的電路示意圖。
圖2C為依據本發明一實施例的時脈信號及閘極驅動信號的波形示意圖。
圖3A為依據本發明另一實施例的另位移暫存器的電路示意圖。
圖3B為依據本發明另一實施例的下拉單元的電路示意圖。
圖4為依據本發明另一實施例的顯示面板的系統示意圖。
圖5A為依據本發明又一實施例的位移暫存器的電路示意圖。
圖5B為依據本發明又一實施例的下拉單元的電路示意圖。
圖5C為依據本發明再一實施例的下拉單元的電路示意圖。
圖6為依據本發明又一實施例的顯示面板的系統示意圖。
圖7A為依據本發明再一實施例的位移暫存器的電路示意圖。
圖7B為依據本發明一實施例的上拉單元的電路示意圖。
圖8為依據本發明再一實施例的顯示面板的系統示意圖。
圖1為依據本發明一實施例的顯示面板的系統示意圖。請參照圖1，在本實施例中，顯示面板100包括基板110、多個畫素PX、多個掃描線115、閘極驅動電路120_1及120_2、以及下拉控制電路130_1及130_2。基板100具有一顯示區域111及週邊區域113。畫素PX配置於顯示區域111內。掃描線115配置於基板111，分別耦接對應的畫素PX，並且從顯示區域111延伸至週邊區域113以耦接至對應的閘極驅動電路(如120_1、120_2)。
下拉控制電路130_1配置於週邊區域113，且接收多個時脈信號(在此以4個時脈信號CK1L、CK1BL、CK2L及CK2BL)，且下拉控制電路130_1具有多個下拉單元131以提供多個第一下拉信號(如D11~D13)。下拉控制電路130_2同樣配置於週邊區域113，且接收多個時脈信號(在此以4個時脈信號CK1R、CK1BR、CK2R及CK2BR)，以提供多個第一下拉信號(如D21~D23)，其中下拉控制電路130_2的電路運作可參照下拉控制電路130_1。在此，下拉控制電路130_1所接收的時脈信號CK1L、CK1BL、CK2L及CK2BL的相位可分別領先下拉控制電路130_2所接收的時脈信號CK1R、CK1BR、CK2R及CK2BR。
閘極驅動電路120_1配置於週邊區域113，且具有多個位移暫存器121。這些位移暫存器121分別耦接這些掃描線115的其中之一，以提供多個奇數閘極驅動信號(如G1、G3)至掃描線 115。並且，這些位移暫存器121耦接下拉控制電路130_1以接收對應的第一下拉信號(如D11~D13)。這些位移暫存器121依據時脈信號CK1L、CK1BL、CK2L及CK2BL依序致能奇數閘極驅動信號(如G1、G3)，且分別依據這些第一下拉信號(如D11~D13)依序拉低這些奇數閘極驅動信號(如G1、G3)。其中，下拉控制電路130_1及閘極驅動電路120_1沿著顯示區域111的一左側邊依序配置。
閘極驅動電路120_2配置於週邊區域113，且耦接這些掃描線115，以提供多個偶數閘極驅動信號(如G2、G4)至掃描線115，且耦接下拉控制電路130_2以接收對應的第一下拉信號(如D21~D23)。閘極驅動電路120_2依據時脈信號CK1R、CK1BR、CK2R及CK2BR依序致能偶數閘極驅動信號(如G2、G4)，且分別依據這些第一下拉信號(如D21~D23)依序拉低這些偶數閘極驅動信號(如G2、G4)。其中，閘極驅動電路120_2的電路運作可參照閘極驅動電路120_1，並且下拉控制電路130_2及閘極驅動電路120_2沿著顯示區域111的一右側邊依序配置。
依據上述，由於閘極驅動電路120_1及120_2依據第一下拉信號(如D11~D13、D21~D23)來下拉閘極驅動信號(如G1~G4)，因此位移暫存器121中用以判斷閘極驅動信號(如G1~G4)的下拉時序的電路可移除而不影響位移暫存器121的運作。藉此，閘極驅動電路120_1及120_2的電路面積可縮小，以縮短顯示面板的邊框部分。
此外，在本實施例中，下拉控制電路130_1配置於閘極驅動電路120_1的下側，但在其他實施例中，下拉控制電路130_1可配置於閘極驅動電路120_1的上側，或同時於閘極驅動電路120_1的上下兩側配置下拉控制電路130_1，此可依據本領域通常知識者自行變動。同樣地，下拉控制電路130_2除了配置於閘極驅動電路120_2的下側，亦可配置於閘極驅動電路120_2的上側，或同時於閘極驅動電路120_2的上下兩側配置下拉控制電路130_2。
圖2A為依據本發明一實施例的位移暫存器的電路示意圖。請參照圖1及圖2A，在本實施例中，位移暫存器121a是以閘極驅動電路120_1中輸出閘極驅動信號G3(對應第i個閘極驅動信號，i為一正整數)的位移暫存器121為例，並且位移暫存器121a假設可進行雙向掃描且接收第一下拉信號D12。在本實施例中，位移暫存器121a包括預充電單元210、電壓上拉單元220及電壓下拉單元230。預充電單元210包括電晶體T1及T2(對應第一電晶體及第二電晶體)，電壓上拉單元220包括電晶體T5(對應第五電晶體)及電容C1(對應第一電容)，電壓下拉單元230包括電晶體T3及T4(對應第三電晶體及第四電晶體)。
電晶體T1的源極(對應第一端)接收一順向掃描電壓VF，電晶體T1的汲極(對應第二端)耦接內部電壓Q，電晶體T1的閘極(對應控制端)接收閘極驅動信號G1(對應第i-1個閘極驅動信號)。電晶體T2的源極(對應第一端)接收一逆向掃描 電壓VB，電晶體T2的汲極(對應第二端)耦接內部電壓Q，電晶體T2的閘極(對應控制端)接收閘極驅動信號G5(對應第i+1個閘極驅動信號)。其中，順向掃描電壓VF為閘極高電壓(例如15伏特)及閘極低電壓VGL(例如-10伏特)的其中之一，逆向掃描電壓VB為閘極高電壓及閘極低電壓的其中另一。換言之，當顯示面板100進行順向掃描時，順向掃描電壓VF為閘極高電壓，逆向掃描電壓VB為閘極低電壓；當顯示面板100進行逆向掃描時，順向掃描電壓VF為閘極低電壓，逆向掃描電壓VB為閘極高電壓。
依據上述，當顯示面板100進行順向掃描且閘極驅動信號G1為致能時，致能的閘極驅動信號G1會透過導通的電晶體T1對內部電壓Q進行充電；當顯示面板100進行逆向掃描且閘極驅動信號G5為致能時，致能的閘極驅動信號G5會透過導通的電晶體T2對內部電壓Q進行充電。因此，預充電單元210可對內部電壓Q進行預充電。
電晶體T5的汲極(對應第一端)接收時脈信號CK2L(對應第一時脈信號)，電晶體T5的源極(對應第二端)耦接閘極驅動信號G3，電晶體T5的閘極(對應控制端)接收內部電壓Q。電容C1耦接於電晶體T5的源極及閘極之間。因此，電壓上拉單元220可依據內部電壓Q上拉閘極驅動信號G3。
電晶體T3的汲極(對應第一端)耦接收內部電壓Q，電晶體T3的源極(對應第二端)接收閘極低電壓VGL，電晶體T3 的閘極(對應控制端)接收對應的第一下拉信號D12。因此，電壓下拉單元230可依據第一下拉信號D12下拉內部電壓Q及閘極驅動信號G3。
圖2B為依據本發明一實施例的下拉單元的電路示意圖。請參照圖1及圖2B，在本實施例中，下拉單元131a包括電晶體T6及T7(對應第六電晶體及第七電晶體)。電晶體T6的汲極(對應第一端)接收順向掃描電壓VF，電晶體T6的源極(對應第二端)耦接第一下拉信號D12，電晶體T6的閘極(對應控制端)接收時脈信號CK1BL(對應第二時脈信號)。電晶體T7的汲極(對應第一端)接收逆向掃描電壓VB，電晶體T7的源極(對應第二端)耦接第一下拉信號D12，電晶體T7的閘極(對應控制端)接收時脈信號CK1L(對應第三時脈信號)。其中，順向掃描電壓VF及逆向掃描電壓VB的設定可參照圖2B實施例，在此則不再贅述。
圖2C為依據本發明一實施例的時脈信號及閘極驅動信號的波形示意圖。請參照圖1、圖2A、圖2B及圖2C。在本實施例中，時脈信號CK1L、CK1BL、CK2L及CK2BL的致能期間彼此部分重疊且不完全相同，其中時脈信號CK1BL可視為時脈信號CK1L的反相信號(即相位相差180度)，時脈信號CK2BL可視為時脈信號CK2L的反相信號(即相位相差180度)。在此以顯示面板100進行順向掃描為例說明，顯示面板100進行逆向掃描則可自行理解。
當閘極驅動信號G1為致能時，為閘極高電壓的順向掃描電壓VF會對內部電壓Q進行預充電。當時脈信號CK2L為致能時，閘極驅動信號G2的電壓準位會被上拉(亦即視為致能)。當時脈信號CK1BL為致能時，第一下拉信號D12電壓準位會被上拉(亦即視為致能)，以致於內部電壓Q及閘極驅動電壓G3的電壓準位會被下拉至閘極低電壓VGL。依據上述，時脈信號CK2L的致能期間與時脈信號CK1BL的致能期間部分重疊，CK2L時脈信號的致能期間與時脈信號CK1L的致能期間部分重疊，且時脈信號CK2L的相位領先時脈信號CK1BL，時脈信號CK2L的相位落後時脈信號CK1L。
依據圖2A的位移暫存器121a，當位移暫存器121a假設為輸出閘極驅動信號G1，則電晶體T1的閘極可耦接啟始信號STVL，以使輸出閘極驅動信號G1的位移暫存器121a的預充電單元210可對內部電壓進行預充電。
圖3A為依據本發明另一實施例的另位移暫存器的電路示意圖。請參照圖1、圖2A及圖3A，在本實施例中，位移暫存器121b大致相同位移暫存器121a，且位移暫存器121b假設為進行單向掃描，其中相同或相似元件使用相同或相似標號。位移暫存器121a與121b的不同之處在於位移暫存器121b的預充電單元310，其中預充電單元310包括電晶體T8(對應第九電晶體)。電晶體T8的源極(對應第一端)及閘極(對應控制端)接收閘極驅動信號G1，電晶體T8的第二端耦接內部電壓Q。
圖3B為依據本發明另一實施例的下拉單元的電路示意圖。請參照請參照圖1及圖3B，在本實施例中，下拉單元131b包括電晶體T9(對應第八電晶體)。電晶體T9的汲極(對應第一端)及閘極(對應控制端)接收時脈信號CK1BL(對應第四時脈信號)，電晶體T9的源極(對應第二端)耦接第一下拉信號D12。依據圖2C所示，時脈信號CK2L的致能期間與時脈信號CK1BL的致能期間部分重疊，且時脈信號CK2L的相位領先時脈信號CK1BL。
圖4為依據本發明另一實施例的顯示面板的系統示意圖。請參照圖1及圖4，顯示面板400大致相同於顯示面板100，其不同之處在於閘極驅動電路420_1、420_2及下拉控制電路430_1及430_2，其中相同或相似元件使用相同或相似標號。下拉控制電路430_1具有多個下拉單元431以提供多個第一下拉信號(如D11~D13)及多個第二下拉信號(如D31~D33)至閘極驅動電路420_1，下拉控制電路430_2提供多個第一下拉信號(如D21~D23)及多個第二下拉信號(如D41~D43)至閘極驅動電路420_2，其中下拉控制電路430_2的運作可參照下拉控制電路430_1。
閘極驅動電路420_1具有多個位移暫存器421以提供多個奇數閘極驅動信號(如G1、G3)，並且各位移暫存器421依據對應的第一下拉信號(如D11~D13)及對應的第二下拉信號(如D31~D33)下拉對應的奇數閘極驅動信號(如G1、G3)及其內部 電壓Q。閘極驅動電路420_2用以提供多個偶數閘極驅動信號(如G2、G2)，並且閘極驅動電路420_2的運作可參照閘極驅動電路420_1。
圖5A為依據本發明又一實施例的位移暫存器的電路示意圖。請參照圖2A、圖4及圖5A，位移暫存器421a大致相同於位移暫存器121a，其不同之處在於電壓下拉單元530，其中相同或相似元件使用相同或相似標號。在本實施例中，位移暫存器421a假設為接收第一下拉信號D12及第二下拉信號D32，並且位移暫存器421a為輸出閘極驅動信號G3。電壓下拉單元530包括電晶體T10~T12(對應第十電晶體至第十二電晶體)。
電晶體T10的汲極(對應第一端)接收第二下拉信號D32，電晶體T10的源極(對應第二端)接收閘極低電壓VGL，電晶體T10的閘極(對應控制端)接收內部電壓Q。電晶體T11的汲極(對應第一端)耦接內部電壓Q，電晶體T11的源極(對應第二端)接收閘極低電壓VGL，電晶體T11的閘極(對應控制端)接收第二下拉信號D32。電晶體T12的汲極(對應第一端)耦接閘極驅動信號G3，電晶體T12的源極(對應第二端)接收閘極低電壓VGL，電晶體T12的閘極(對應控制端)接收第一下拉信號D12。
圖5B為依據本發明又一實施例的下拉單元的電路示意圖。請參照圖4及圖5B，在本實施例中，下拉單元431a包括電晶體T13~T16(對應第十三電晶體至第十六電晶體)。電晶體T13 的汲極(對應第一端)接收順向掃描電壓VF，電晶體T13的源極(對應第二端)耦接第一下拉信號D12，電晶體T13的閘極(對應控制端)接收時脈信號CK1BL(對應第五時脈信號)。電晶體T14的汲極(對應第一端)接收逆向掃描電壓VB，電晶體T14的源極(對應第二端)耦接第一下拉信號D12，電晶體T14的閘極(對應控制端)接收時脈信號CK1L(對應第六時脈信號)。
電晶體T15的汲極(對應第一端)接收順向掃描電壓VF，電晶體T15的源極(對應第二端)耦接第二下拉信號D32，電晶體T15的閘極(對應控制端)接收時脈信號CK2L(對應第五時脈信號)。電晶體T16的汲極(對應第一端)接收逆向掃描電壓VB，電晶體T16的源極(對應第二端)耦接第二下拉信號D32，電晶體T16的閘極(對應控制端)接收時脈信號CK2BL(對應第六時脈信號)。其中，順向掃描電壓VF及逆向掃描電壓VB的設定可參照圖2B實施例，在此則不再贅述。
圖5C為依據本發明再一實施例的下拉單元的電路示意圖。請參照圖5A至圖5C，圖5A及圖5B的實施例為應用於雙向掃描的移位暫存器，但本實施例的下拉單元431b為應用於單向掃描的移位暫存器，例如將移位暫存器421a的預充電單元210替換為圖3A所示預充電單元310。下拉單元431b包括電晶體T17及T18(對應第十七電晶體及第十八電晶體)。電晶體T17的汲極(對應第一端)及閘極(對應控制端)接收時脈信號CK1BL(對應第五時脈信號)，電晶體T17的源極(對應第二端)耦接第一下拉信 號D12。電晶體T18的汲極(對應第一端)及閘極(對應控制端)接收時脈信號CK2L(對應第五時脈信號)，電晶體T18的源極(對應第二端)耦接第二下拉信號D32。依據圖2C所示，時脈信號CK1BL及CK2L的致能期間為部分重疊，且時脈信號CK2L的相位領先時脈信號CK1BL。
圖6為依據本發明又一實施例的顯示面板的系統示意圖。請參照圖1及圖6，顯示面板600大致相同於顯示面板100，其不同之處在於閘極驅動電路620_1、620_2及上拉控制電路630_1及630_2，其中上拉控制電路630_1及630_2配置於週邊區域113，並且相同或相似元件使用相同或相似標號。上拉控制電路630_1接收時脈信號CK1L、CK1BL、CK2L及CK2BL，上拉控制電路630_2所接收的時脈信號CK1R、CK1BR、CK2R及CK2BR。上拉控制電路630_1具有多個上拉單元631以依據時脈信號CK1L、CK1BL、CK2L及CK2BL提供多個上拉信號(如U11~U13)至閘極驅動電路620_1，上拉控制電路630_2依據時脈信號CK1R、CK1BR、CK2R及CK2BR提供多個上拉信號(如U21~U23)至閘極驅動電路620_2，其中上拉控制電路630_2的運作可參照下拉控制電路630_1。
閘極驅動電路620_1具有多個位移暫存器621以提供多個奇數閘極驅動信號(如G1、G3)，並且各位移暫存器621依據對應的第一下拉信號(如D11~D13)下拉對應的奇數閘極驅動信號(如G1、G3)以及依據對應的上拉信號(如U11~U13)上拉對 應的奇數閘極驅動信號(如G1、G3)，亦即致能對應的奇數閘極驅動信號(如G1、G3)。閘極驅動電路620_2用以提供多個偶數閘極驅動信號(如G2、G2)，並且閘極驅動電路620_2的運作可參照閘極驅動電路620_1。
閘極驅動電路620_1及上拉控制電路630_1沿著顯示區域111的一左側邊依序配置，閘極驅動電路620_2及上拉控制電路630_2沿著顯示區域111的一右側邊依序配置。在本實施例中，上拉控制電路630_1配置於閘極驅動電路620_1的下側，但在其他實施例中，上拉控制電路630_1可配置於閘極驅動電路620_1的上側，或同時於閘極驅動電路620_1的上下兩側配置上拉控制電路630_1，此可依據本領域通常知識者自行變動。同樣地，上拉控制電路630_2除了配置於閘極驅動電路620_2的下側，亦可配置於閘極驅動電路620_2的上側，或同時於閘極驅動電路620_2的上下兩側配置上拉控制電路630_2。
圖7A為依據本發明再一實施例的位移暫存器的電路示意圖。請參照圖2A、圖6及圖7A，位移暫存器621a大致相同於位移暫存器121a，其不同之處在於電壓上拉單元720，其中相同或相似元件使用相同或相似標號。在本實施例中，位移暫存器621a假設為接收第一下拉信號D12及上拉信號U12，並且位移暫存器621a為輸出閘極驅動信號G3。電壓上拉單元720包括電晶體T19及T20(對應第十九電晶體至第二十電晶體)。
電晶體T19的汲極(對應第一端)接收上拉信號U12， 電晶體T19的閘極(對應控制端)接收內部電壓Q。電晶體T20的源極(對應第一端)耦接閘極高電壓VGH，電晶體T20的汲極(對應第二端)耦接閘極驅動信號G3，電晶體T20的閘極(對應控制端)耦接收電晶體T19的源極(對應第二端)。
圖7B為依據本發明一實施例的上拉單元的電路示意圖。請參圖6及圖7B，在本實施例中，上拉單元631a包括電晶體T21及T22(對應第二十一電晶體及第二十二電晶體)、以及電容C2(對應第二電容)。電晶體T21的汲極(對應第一端)及閘極(對應控制端)接收時脈信號CK1L(對應第十一時脈信號)，電晶體T21的源極(對應第二端)耦接上拉信號U12。電晶體T22的汲極(對應第一端)及閘極(對應控制端)接收時脈信號CK2L(對應第十二時脈信號)。電容C2耦接於電晶體T22的源極(對應第二端)與上拉信號U12之間。依據圖2C所示，時脈信號CK1L及CK2L的致能期間為部分重疊，且時脈信號CK1L的相位領先時脈信號CK2L。
圖8為依據本發明再一實施例的顯示面板的系統示意圖。請參照圖4、圖6及圖8，顯示面板800大致相同於顯示面板600，但將顯示面板600的下拉控制電路130_1及130_2替換為圖4所示下拉控制電路430_1及430_2，並且主要不同之處在於閘極驅動電路820_1及820_2，其中相同或相似元件使用相同或相似標號。
閘極驅動電路820_1具有多個位移暫存器821以提供多 個奇數閘極驅動信號(如G1、G3)，並且各位移暫存器821依據對應的第一下拉信號(如D11~D13)及對應的第二下拉信號(如D31~D33)下拉對應的奇數閘極驅動信號(如G1、G3)及其內部電壓Q，以及依據對應的上拉信號(如U11~U13)上拉對應的奇數閘極驅動信號(如G1、G3)，亦即致能對應的奇數閘極驅動信號(如G1、G3)。閘極驅動電路820_2用以提供多個偶數閘極驅動信號(如G2、G2)，並且閘極驅動電路820_2的運作可參照閘極驅動電路820_1。
當位移暫存器821為雙向掃描的位移暫存器時，位移暫存器821的電路可參照圖5A及圖7A，亦即位移暫存器821的電路會類似將位移暫存器621a的電壓下拉單元230替換為位移暫存器421a的電壓下拉單元530。或者，當位移暫存器821為單向掃描的位移暫存器時，位移暫存器821的電路可參照圖3A、圖5A及圖7A，亦即位移暫存器821的電路會類似將位移暫存器621a的電壓下拉單元230替換為位移暫存器421a的電壓下拉單元530且將位移暫存器621a的預充電單元210替換為位移暫存器121b的預充電單元310。
此外，在上述實施例中，閘極驅動電路(如120_1、120_2、420_1、420_2、610_1、610_2、810_1及810_2)為配置於顯示區域111的兩側，但在其他實施例中，閘極驅動電路可整合為單一電路且配置於顯示區域111的一側。相對地，下拉控制電路(如130_1、130_2、430_1、430_2)亦可整合為單一電路且配置於顯 示區域111的一側，並且上拉控制電路(如630_1、630_2)亦可整合為單一電路且配置於顯示區域111的一側。
綜上所述，本發明實施例的顯示面板，其將閘極驅動電路的移位暫存器中的下拉控制單元移出而成為獨立的下拉控制電路，並且將本發明實施例的的閘極驅動電路與下拉控制電路沿著顯示區域的一側依序配置，以降低閘極驅動電路的電路面積，以及縮短顯示面板的邊框部分。並且，可將移位暫存器中的升壓電路移出而成為獨立的上拉控制電路，以進一步降低閘極驅動電路的電路面積。
100‧‧‧顯示面板
110‧‧‧基板
111‧‧‧顯示區域
113‧‧‧週邊區域
115‧‧‧掃描線
120_1、120_2‧‧‧閘極驅動電路
121‧‧‧位移暫存器
130_1、130_2‧‧‧下拉控制電路
131‧‧‧下拉單元
CK1L、CK1BL、CK2L、CK2BL、CK1R、CK1BR、CK2R、CK2BR‧‧‧時脈信號
D11~D13、D21~D23‧‧‧第一下拉信號
G1~G4‧‧‧閘極驅動信號
PX‧‧‧畫素

Claims (19)

  1. 一種顯示面板，包括：一基板，具有一顯示區域及一週邊區域；多個畫素，配置於該顯示區域；多個掃描線，配置於該基板，分別耦接對應的畫素，並且從該顯示區域延伸至該週邊區域；一下拉控制電路，配置於該週邊區域，接收多個時脈信號，且該下拉控制電路具有多個下拉單元以提供多個第一下拉信號；以及一閘極驅動電路，配置於該週邊區域，且具有多個位移暫存器，該些位移暫存器耦接該些掃描線以提供多個閘極驅動信號，且該些位移暫存器耦接該下拉控制電路以接收該些第一下拉信號，該些位移暫存器依據該些時脈信號以依序致能該些閘極驅動信號，且分別依據該些第一下拉信號依序拉低該些閘極驅動信號；其中，該下拉控制電路及該閘極驅動電路沿著該顯示區域的一側邊配置。
  2. 如申請專利範圍第1項所述的顯示面板，其中該些時脈信號的致能期間彼此部分重疊且不相同。
  3. 如申請專利範圍第1項所述的顯示面板，其中每一該些位移暫存器包括：一預充電單元，用以對一內部電壓進行預充電；一電壓上拉單元，耦接該預充電單元，用以依據該內部電壓 上拉第i個閘極驅動信號，其中i為一正整數；一電壓下拉單元，接收對應的該第一下拉信號，用以依據對應的該第一下拉信號下拉該內部電壓及第i個閘極驅動信號。
  4. 如申請專利範圍第3項所述的顯示面板，其中該預充電單元包括：一第一電晶體，該第一電晶體的一第一端接收一順向掃描電壓，該第一電晶體的一第二端耦接該內部電壓，該第一電晶體的一控制端接收第i-1個閘極驅動信號或一啟始信號；以及一第二電晶體，該第二電晶體的一第一端接收一逆向掃描電壓，該第二電晶體的一第二端耦接該內部電壓，該第二電晶體的一控制端接收第i+1個閘極驅動信號。
  5. 如申請專利範圍第3項所述的顯示面板，其中該電壓下拉單元包括：一第三電晶體，該第三電晶體的一第一端耦接該內部電壓，該第三電晶體的一第二端接收一閘極低電壓，該第三電晶體的一控制端接收對應的該第一下拉信號；以及一第四電晶體，該第四電晶體的一第一端耦接第i個閘極驅動信號，該第四電晶體的一第二端接收該閘極低電壓，該第四電晶體的一控制端接收對應的該第一下拉信號。
  6. 如申請專利範圍第3項所述的顯示面板，其中該電壓上拉單元包括：一第五電晶體，該第五電晶體的一第一端接收該些時脈信號 中的一第一時脈信號，該第五電晶體的一第二端耦接第i個閘極驅動信號，該第五電晶體的一控制端接收該內部電壓；以及一第一電容，耦接於該第五電晶體的該第二端及該控制端之間。
  7. 如申請專利範圍第6項所述的顯示面板，其中每一該些下拉單元包括：一第六電晶體，該第六電晶體的一第一端接收一順向掃描電壓，該第六電晶體的一第二端耦接對應的該第一下拉信號，該第六電晶體的一控制端接收該些時脈信號中的一第二時脈信號；以及一第七電晶體，該第七電晶體的一第一端接收一逆向掃描電壓，該第七電晶體的一第二端耦接對應的該第一下拉信號，該第七電晶體的一控制端接收該些時脈信號中的一第三時脈信號。
  8. 如申請專利範圍第7項所述的顯示面板，其中該第一時脈信號的致能期間與該第二時脈信號的致能期間部分重疊，該第一時脈信號的致能期間與該第三時脈信號的致能期間部分重疊，且該第一時脈信號的相位領先該第二時脈信號，該第一時脈信號的相位落後該第三時脈信號。
  9. 如申請專利範圍第7項所述的顯示面板，其中該順向掃描電壓為一閘極高電壓及一閘極低電壓的其中之一，該逆向掃描電壓為該閘極高電壓及該閘極低電壓的其中另一。
  10. 如申請專利範圍第6項所述的顯示面板，其中每一該些 下拉單元包括：一第八電晶體，該第八電晶體的一第一端及一控制端接收該些時脈信號中的一第四時脈信號，該第八電晶體的一第二端耦接對應的該第一下拉信號。
  11. 如申請專利範圍第10項所述的顯示面板，其中該第一時脈信號的致能期間與該第四時脈信號的致能期間部分重疊，且該第一時脈信號的相位領先該第四時脈信號。
  12. 如申請專利範圍第3項所述的顯示面板，其中該預充電單元包括：一第九電晶體，該第九電晶體的一第一端及一控制端接收第i-1個閘極驅動信號，該第九電晶體的一第二端耦接該內部電壓。
  13. 如申請專利範圍第3項所述的顯示面板，其中該些下拉單元更提供多個第二下拉信號，且該電壓下拉單元接收對應的該第二下拉信號，用以依據對應的該第一下拉信號下拉第i個閘極驅動信號，以及依據對應的該第二下拉信號下拉該內部電壓。
  14. 如申請專利範圍第13項所述的顯示面板，其中該電壓下拉單元包括：一第十電晶體，該第十電晶體的一第一端接收對應的該第二下拉信號，該第十電晶體的一第二端接收一閘極低電壓，該第十電晶體的一控制端接收該內部電壓；以及一第十一電晶體，該第十一電晶體的一第一端耦接該內部電壓，該第十一電晶體的一第二端接收該閘極低電壓，該第十一電 晶體的一控制端接收對應的該第二下拉信號；以及一第十二電晶體，該第十二電晶體的一第一端耦接第i個閘極驅動信號，該第十二電晶體的一第二端接收該閘極低電壓，該第十二電晶體的一控制端接收對應的該第一下拉信號。
  15. 如申請專利範圍第13項所述的顯示面板，其中每一該些下拉單元包括：一第十三電晶體，該第十三電晶體的一第一端接收一順向掃描電壓，該第十三電晶體的一第二端耦接對應的該第一下拉信號，該第十三電晶體的一控制端接收該些時脈信號中的一第五時脈信號；一第十四電晶體，該第十四電晶體的一第一端接收一逆向掃描電壓，該第十四電晶體的一第二端耦接對應的該第一下拉信號，該第十四電晶體的一控制端接收該些時脈信號中的一第六時脈信號；一第十五電晶體，該第十五電晶體的一第一端接收該順向掃描電壓，該第十五電晶體的一第二端耦接對應的該第二下拉信號，該第十五電晶體的一控制端接收該些時脈信號中的一第七時脈信號；以及一第十六電晶體，該第十六電晶體的一第一端接收該逆向掃描電壓，該第十六電晶體的一第二端耦接對應的該第二下拉信號，該第十六電晶體的一控制端接收該些時脈信號中的一第八時脈信號； 其中，該第五時脈信號、該第六時脈信號、該第七時脈信號及該第八時脈信號的致能期間彼此重疊，且依據相位順序排列為該第六時脈信號、該第七時脈信號、該第五時脈信號及該第八時脈信號。
  16. 如申請專利範圍第13項所述的顯示面板，其中每一該些下拉單元包括：一第十七電晶體，該第十七電晶體的一第一端及一控制端接收該些時脈信號中的一第九時脈信號，該第十七電晶體的一第二端耦接對應的該第一下拉信號；以及一第十八電晶體，該第十八電晶體的一第一端及一控制端接收該些時脈信號中的一第十時脈信號，該第十八電晶體的一第二端耦接對應的該第二下拉信號；其中，該第九時脈信號及該第十時脈信號的致能期間為部分重疊。
  17. 如申請專利範圍第3項所述的顯示面板，更包括：一上拉控制電路，配置於該週邊區域，接收該些時脈信號，且該下拉控制電路具有多個下拉單元以提供多個上拉信號；其中，該些位移暫存器分別接收對應的該上拉信號以致能對應的閘極驅動信號，並且該上拉控制電路及該閘極驅動電路沿著該顯示區域的該側邊配置。
  18. 如申請專利範圍第17項所述的顯示面板，其中該電壓上拉單元包括： 一第十九電晶體，該第十九電晶體的一第一端接收對應的該上拉信號，該第十九電晶體的一控制端接收該內部電壓；以及一第二十電晶體，該第二十電晶體的一第一端耦接一閘極高電壓，該第二十電晶體的一第二端耦接第i個閘極驅動信號，該第二十電晶體的一控制端耦接該第十九電晶體的一第二端。
  19. 如申請專利範圍第18項所述的顯示面板，其中每一該些下拉單元包括：一第二十一電晶體，該第二十一電晶體的一第一端及一控制端接收該些時脈信號中的一第十一時脈信號，該第二十一電晶體的一第二端耦接對應的該上拉信號；一第二十二電晶體，該第二十二電晶體的一第一端及一控制端接收該些時脈信號中的一第十二時脈信號；以及一第二電容，耦接於該第二十二電晶體的一第二端與對應的該上拉信號之間；其中，該第十一時脈信號與該第十二時脈信號的致能期間為部分重疊，且該第十一時脈信號的相位領先該第十二時脈信號。
TW102115086A 2013-04-26 2013-04-26 顯示面板 TWI498877B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW102115086A TWI498877B (zh) 2013-04-26 2013-04-26 顯示面板
US13/939,192 US9430981B2 (en) 2013-04-26 2013-07-11 Display panel
US15/219,288 US10019958B2 (en) 2013-04-26 2016-07-26 Display panel
US15/987,924 US20180268771A1 (en) 2013-04-26 2018-05-24 Display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102115086A TWI498877B (zh) 2013-04-26 2013-04-26 顯示面板

Publications (2)

Publication Number Publication Date
TW201442007A true TW201442007A (zh) 2014-11-01
TWI498877B TWI498877B (zh) 2015-09-01

Family

ID=51788811

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102115086A TWI498877B (zh) 2013-04-26 2013-04-26 顯示面板

Country Status (2)

Country Link
US (3) US9430981B2 (zh)
TW (1) TWI498877B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562114B (en) * 2015-12-30 2016-12-11 Au Optronics Corp Shift register and shift register circuit

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632641B (zh) * 2012-08-22 2016-01-20 瀚宇彩晶股份有限公司 液晶显示器及其移位寄存装置
CN104409038B (zh) * 2014-11-25 2017-05-24 北京大学深圳研究生院 栅极驱动电路及其单元和一种amoled显示器
CN104517564B (zh) * 2015-01-04 2017-10-27 京东方科技集团股份有限公司 阵列基板和显示装置
CN105183252B (zh) * 2015-08-13 2016-11-02 京东方科技集团股份有限公司 一种阵列基板、触摸显示屏、显示装置、驱动方法
US9875711B2 (en) * 2016-02-05 2018-01-23 Novatek Microelectronics Corp. Gate driver of display panel and operation method thereof
KR102566782B1 (ko) * 2016-03-09 2023-08-16 삼성디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시 장치
CN106128401A (zh) * 2016-08-31 2016-11-16 深圳市华星光电技术有限公司 一种双边阵列基板行驱动电路、液晶显示面板、驱动方法
CN109690661B (zh) * 2016-09-02 2021-01-01 夏普株式会社 有源矩阵基板和具备有源矩阵基板的显示装置
CN106601168A (zh) * 2016-12-22 2017-04-26 上海中航光电子有限公司 扫描单元、栅极驱动电路
TWI622036B (zh) * 2017-06-27 2018-04-21 友達光電股份有限公司 閘極驅動電路及其驅動方法
JP2019090897A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 走査線駆動回路およびこれを備えた表示装置
KR20200089328A (ko) 2017-12-01 2020-07-24 선전 로욜 테크놀로지스 컴퍼니 리미티드 액정 표시 패널 및 그 eoa 모듈
CN108010480A (zh) * 2017-12-12 2018-05-08 中华映管股份有限公司 栅极驱动电路
US11328651B2 (en) * 2018-12-18 2022-05-10 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Shift register for compensation for sub-pixle row, driving method thereof, gate driving circuit and display device
CN111883067B (zh) * 2020-07-30 2021-09-07 云谷（固安）科技有限公司 扫描电路和显示面板
CN112331156B (zh) * 2020-11-04 2021-11-23 武汉华星光电技术有限公司 Goa电路及显示面板
US11756499B2 (en) 2021-01-19 2023-09-12 Tcl China Star Optoelectronics Technology Co., Ltd. Scan driving circuit with register part and pull-down part and display panel
CN114495789B (zh) * 2022-01-19 2023-07-25 Tcl华星光电技术有限公司 驱动扫描电路及显示面板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434899A (en) * 1994-08-12 1995-07-18 Thomson Consumer Electronics, S.A. Phase clocked shift register with cross connecting between stages
JP3037252B2 (ja) * 1998-01-28 2000-04-24 日本電気アイシーマイコンシステム株式会社 アドレス選択回路
JP2002203397A (ja) * 2000-10-24 2002-07-19 Alps Electric Co Ltd シフトレジスタ回路、表示装置およびイメージセンサ
TW543145B (en) 2001-10-11 2003-07-21 Samsung Electronics Co Ltd A thin film transistor array panel and a method of the same
JP3711985B2 (ja) * 2003-03-12 2005-11-02 セイコーエプソン株式会社 表示ドライバ及び電気光学装置
TWI382264B (zh) 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
TWI346932B (en) * 2005-08-30 2011-08-11 Chi Mei El Corp Bidirectional shift register
JP4912023B2 (ja) * 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
TWI354994B (en) * 2007-11-16 2011-12-21 Au Optronics Corp Switch set of bi-directional shift register module
TWI330372B (en) * 2008-02-14 2010-09-11 Au Optronics Corp Bidirectional controlling device for increasing resistance of elements on voltage stress
US20100067646A1 (en) * 2008-09-17 2010-03-18 Au Optronics Corporation Shift register with embedded bidirectional scanning function
CN102081246A (zh) * 2009-12-01 2011-06-01 群康科技(深圳)有限公司 液晶显示面板及液晶显示装置
KR101641312B1 (ko) * 2009-12-18 2016-07-21 삼성디스플레이 주식회사 표시 패널
US8325127B2 (en) * 2010-06-25 2012-12-04 Au Optronics Corporation Shift register and architecture of same on a display panel
CN101996605B (zh) * 2010-11-18 2013-01-02 友达光电股份有限公司 液晶面板上的栅驱动电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI562114B (en) * 2015-12-30 2016-12-11 Au Optronics Corp Shift register and shift register circuit

Also Published As

Publication number Publication date
US20160335974A1 (en) 2016-11-17
US10019958B2 (en) 2018-07-10
US20140320386A1 (en) 2014-10-30
US9430981B2 (en) 2016-08-30
US20180268771A1 (en) 2018-09-20
TWI498877B (zh) 2015-09-01

Similar Documents

Publication Publication Date Title
TWI498877B (zh) 顯示面板
KR102284401B1 (ko) 시프트 레지스터 유닛, 게이트 구동 회로 및 디스플레이 디바이스
JP5710112B2 (ja) ゲート駆動回路
KR101547565B1 (ko) 표시 장치 및 이의 구동 방법
US8581890B2 (en) Liquid crystal display, flat display and gate driving method thereof
US9564097B2 (en) Shift register, stage-shift gate driving circuit and display panel
US8810498B2 (en) Gate driving circuit and display apparatus having the same
KR101478667B1 (ko) 표시 장치 및 이의 구동 방법
US10032424B2 (en) Gate driving circuit and driving method
US10733950B2 (en) Gate driving circuit and display device including the same
KR20080099534A (ko) 타이밍 컨트롤러, 액정 표시 장치 및 액정 표시 장치의구동 방법
KR20080045498A (ko) 액정 표시 장치 및 그 구동 방법
KR20100075019A (ko) 게이트 구동 장치 및 이를 포함하는 액정 표시 장치
US20170301279A1 (en) Gate driving circuit and display device including the same
JP2014029539A (ja) 液晶表示装置
WO2007015348A1 (ja) 液晶表示装置およびその駆動方法
KR102104329B1 (ko) 게이트 구동 모듈, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법
US9256088B2 (en) Three-level-driven array substrate row driving circuit
KR20080035146A (ko) 액정 표시 장치
KR101918151B1 (ko) 쉬프트 레지스터와 이를 포함한 표시장치
KR101504158B1 (ko) 액정 표시 장치
CN103295515B (zh) 显示面板
KR20140111514A (ko) 액정표시장치
KR20080041894A (ko) 액정 표시 장치
KR102274434B1 (ko) 표시장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees