TW201437184A - 陶瓷佈線基板，半導體裝置及陶瓷佈線基板之製造方法 - Google Patents

陶瓷佈線基板，半導體裝置及陶瓷佈線基板之製造方法 Download PDF

Info

Publication number
TW201437184A
TW201437184A TW103100380A TW103100380A TW201437184A TW 201437184 A TW201437184 A TW 201437184A TW 103100380 A TW103100380 A TW 103100380A TW 103100380 A TW103100380 A TW 103100380A TW 201437184 A TW201437184 A TW 201437184A
Authority
TW
Taiwan
Prior art keywords
substrate
layer
intermediate layer
via holes
low
Prior art date
Application number
TW103100380A
Other languages
English (en)
Inventor
Yoshiyuki Hirose
Sachie Sugitani
Norihito Goma
Gouhei Toyoshima
Noboru Uenishi
Original Assignee
Almt Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Almt Corp filed Critical Almt Corp
Publication of TW201437184A publication Critical patent/TW201437184A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/02—Alloys based on gold
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0233—Sheets, foils
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C14/00—Alloys based on titanium
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C27/00—Alloys based on rhenium or a refractory metal not mentioned in groups C22C14/00 or C22C16/00
    • C22C27/04—Alloys based on tungsten or molybdenum
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/04—Alloys based on a platinum group metal
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2998/00—Supplementary information concerning processes or compositions relating to powder metallurgy
    • B22F2998/10—Processes characterised by the sequence of their steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Powder Metallurgy (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Dispersion Chemistry (AREA)

Abstract

本發明在於提供：在使陶瓷的前驅物進行燒結而形成板狀基板之後才形成的上下導通孔內，形成由高熔點金屬構成的多孔質構造體後，再使低電阻金屬熔滲，具有沒有異常成長粒或孔隙、龜裂等的正常複合構造，且具有不會有從基板上脫落之可能性之上下導通體的陶瓷佈線基板、及其製造方法，暨使用該陶瓷佈線基板所構成的半導體裝置。在基板3形成具有複合構造之上下導通體4前的上下導通孔2內面，形成由從Mo、W、Co、Fe、Zr、Re、Os、Ta、Nb、Ir、Ru、及Hf所構成群組中選擇至少1種構成的中間層5。

Description

陶瓷佈線基板，半導體裝置及陶瓷佈線基板之製造方法
本發明係關於：具備有由至少含有Al或Si之陶瓷形成板狀的基板、以及貫通該基板厚度方向的上下導通體之陶瓷佈線基板，暨使用該陶瓷佈線基板的半導體裝置。
在由例如AlN、Al2O3、SiC等陶瓷形成板狀的基板既定位置處，形成貫通厚度方向的上下導通孔，並填充上下導通體(介層窗)的陶瓷佈線基板，係被使用為半導體元件的搭載用等。
該陶瓷佈線基板為提升上下導通孔的位置精度，一般係首先使以陶瓷為基礎的前驅物板體(陶瓷胚片)施行燒結而形成基板，其次在該基板既定位置處形成貫通該基板厚度方向的上下導通孔後，再於上下導通孔中填充入由導電材料構成的上下導通體而形成。
但是，若上下導通體全體均由作為導電材料的Cu、Ag、Au等低電阻金屬形成，由於該低電阻金屬與陶瓷的熱膨脹率差異很大，因而例如在基板上搭載半導體元件時的接合步驟中，基板暴露於高溫時，隨著上下導通體的膨脹收縮，而導致該上下導通體之通常與基板表面呈等平面的前端面從基板表面朝外邊突出後，會有因冷卻而縮回原處的行為。
且，在含有上下導通體前端面的基板表面上所形成之使 用於與半導體元件間之接合等的噴鍍金屬層或焊錫層，會因上述行為而施加局部性應力，導致該等層容易發生龜裂，若發生龜裂，便會有半導體元件搭載的可靠度明顯降低之問題。又，亦會有對基板自體、或所搭載之半導體元件施加較大熱應力的可能性。
因此，有就上下導通體係在由W、Mo等高熔點金屬所構成的多孔質構造體中，填充入Cu、Ag、Au等低電阻金屬的複合構造，俾使其熱膨脹率接近由陶瓷所構成的基板之事進行檢討。
例如專利文獻1，在上下導通孔內填充入含有W、Mo等高熔點金屬粉末的糊劑，使該粉末燒結而形成由高熔點金屬構成的多孔質構造體後，再藉由使Cu、Ag、Au等低電阻金屬熔滲於該多孔質構造體中，而形成具有上述複合構造的上下導通體。
但是，由於該構造並未使由高熔點金屬構成的多孔質構造體、與由陶瓷構成的基板密接，因而會有上下導通體較容易從基板上脫落的問題。
若使高熔點金屬含有玻璃份，雖多孔質構造體與基板間之密接性有獲提升，但在其後續使低電阻金屬熔滲的步驟中，由於該低電阻金屬、與多孔質構造體中的玻璃、或形成基板的陶瓷並未密接，因而會有在上下導通體內部、或與基板間之界面處較容易產生孔隙的問題。
再者，根據發明者的檢討，使高熔點金屬燒結而形成多孔質構造體的步驟、或使低電阻金屬熔滲於多孔質構造體中的步驟，為求抗氧化而在H2等還原性氣體環境中、或真空中實施，但若因此時的加熱而使溫度上升至900℃以上，特別係1000℃左右，便會因該熱，導致構成基板的Al或Si擴散於形成途中的上下導通體。
且，亦會因：擴散的Al或Si在900℃以上的高溫下進行反應，使Mo或W出現部分性異常成長，致使生成異常成長粒；或低電阻金屬朝多孔質構造體中的熔滲會因異常成長粒而受阻礙，導致未能均勻繞入於該多孔質構造體中而產生孔隙或龜裂；Al或Si會與低電阻金屬產生反應並生成氣體，導致產生孔隙；導致無法形成具有正常複合構造之良好上下導通體的問題。
專利文獻2記載有：在燒結前的陶瓷胚片上形成上下導通孔，在其中填充入含有W、Mo等高熔點金屬粉末的糊劑後，使全體燒結，而使陶瓷製基板與在該基板的上下導通孔內所填充的多孔質構造體形成一體後，再使於該多孔質構造體內熔融的Cu等低電阻金屬利用荷重板的重量而滲透，便形成上下導通體。
根據該方法，可提升基板與多孔質構造體間之密接性。但是，由於低電阻金屬與陶瓷仍然沒有密接，因而在上下導通體與基板的界面處容易產生孔隙的問題仍未獲解決。
再者，由於在成為基板基礎的陶瓷胚片上，預先形成上下導通孔後才進行燒結，因此因該陶瓷胚片燒結時的不均等收縮，亦會有上下導通孔的位置精度降低之問題。
專利文獻3記載有：仍然係在燒結前的陶瓷胚片上形成上下導通孔，再於其中填充入含有W、Mo等高熔點金屬粉末與Cu等低電阻金屬粉末的糊劑後，使全體燒結，而使陶瓷製基板、與在其上下導通孔內所填充之具有高熔點金屬與低電阻金屬之複合構造的上下導通體形成一體。
根據該方法，可提升基板與上下導通體間之密接性，俾 期待防止孔隙產生。但是，該方法的燒結溫度係高達1500℃以上的更高溫度，實際上如先前所說明，由於在燒結中，構成基板的Al或Si會擴散於上下導通體，因而無法避免孔隙的產生。又，由於仍然係在成為基板基礎的陶瓷胚片上，預先形成上下導通孔後才進行燒結，因此因該陶瓷胚片燒結時的不均等收縮，而導致上下導通孔的位置精度降低之問題並未獲解除。
[先前技術文獻] [專利文獻]
專利文獻1：日本專利特公平7-101724號公報
專利文獻2：日本專利特開平5-267849號公報
專利文獻3：日本專利特開2000-22338號公報
本發明目的在於提供：為提升位置精度，在使陶瓷的前驅物進行燒結而形成板狀基板之後才形成的上下導通孔內，首先形成由高熔點金屬構成的多孔質構造體後，再使低電阻金屬熔滲，具有沒有異常成長粒或孔隙、龜裂等的正常複合構造，且具有不會有從基板上脫落之可能性之上下導通體的陶瓷佈線基板、及其製造方法。
再者，本發明在於提供：由在該陶瓷佈線基板上搭載半導體元件而成，且具有高可靠度的半導體裝置。
本發明係一種陶瓷佈線基板，其包括有：基板，其係使含有從Al及Si所構成群組中選擇至少1種的陶瓷 之前驅物，進行燒結而形成板狀；上下導通孔，其係在上述基板燒結後，貫通該基板厚度方向而形成；上下導通體，其係填充於上述上下導通孔中，由包括：從Cu、Ag、及Au所構成群組中選擇至少1種低電阻金屬、以及從W及Mo所構成群組中選擇至少1種高熔點金屬的複合材料構成；以及中間層，其係在上述上下導通體與基板之間，隔開上述二者間而配設，由從Mo、W、Co、Fe、Zr、Re、Os、Ta、Nb、Ir、Ru、及Hf所構成群組中選擇至少1種構成。
再者，本發明係提供一種上述本發明陶瓷佈線基板之製造方法，其包括有：使成為形成上述基板的陶瓷基礎之前驅物板體進行燒結，而形成該基板的步驟；貫通上述基板厚度方向而形成上下導通孔的步驟；在上述上下導通孔內面，形成上述從Mo、W、Co、Fe、Zr、Re、Os、Ta、Nb、Ir、Ru、及Hf所構成群組中選擇至少1種構成的上述中間層的步驟；在上述上下導通孔內，填充入包括上述從W及Mo所構成群組中選擇至少1種高熔點金屬粉末的糊劑，使該粉末燒結，而形成由上述高熔點金屬構成多孔質構造體的步驟；以及在上述多孔質構造體中，使上述從Cu、Ag、及Au所構成群組中選擇至少1種低電阻金屬熔滲入，而形成上述上下導通體的步驟。
根據本發明，因使高熔點金屬燒結而形成多孔質構造體時、或使低電阻金屬熔滲於該多孔質構造體中而形成上下導通體時的 熱，而導致構成基板的Al或Si擴散於上下導通體、或相反的導致上下導通體的低電阻金屬擴散於基板之情形，可利用在基板的上下導通孔內面所形成之從Mo、W、Co、Fe、Zr、Re、Os、Ta、Nb、Ir、Ru、及Hf所構成群組中選擇至少1種構成的中間層而防止。
因此，根據本發明，可形成不會有因構成基板的Al或Si擴散於上下導通體、或者相反的因上下導通體的低電阻金屬擴散於基板，導致產生異常成長粒、或出現孔隙、龜裂等情形之具有正常複合構造之良好上下導通體。
再者，上述由各種元素構成的中間層對基板具有良好密接性，且與屬於低電阻金屬及高熔點金屬之複合體的上下導通體亦能良好地進行反應。又，亦不會有上下導通體無法追蹤上下導通孔內面的凹凸導致產生間隙的情況發生。
因此，藉由插入該中間層，而提升基板與上下導通體間之密接性，亦可防止該上下導通體從基板上脫落的情形。
中間層的厚度較佳係0.01μm以上。
厚度未滿該範圍，雖取決於上下導通孔內面的表面粗糙度，但厚度過薄，則會產生無法充分防止Al或Si擴散的部分、或者未形成中間層的部分，因該中間層所造成防止構成基板的Al或Si擴散於上下導通體、或者相反地防止上下導通體的低電阻金屬擴散於基板的機能嫌不足，而有無法形成具有沒有異常成長粒或孔隙、龜裂等之正常複合構造的上下導通體的可能性。又，由中間層所造成基板與上下導通體間之密接性提升的效果不足，會有上下導通體較容易從基板上脫落的可能性。
相對於此，藉由將中間層的厚度設定為0.01μm以上， 便可充分顯現出由該中間層造成的先前所說明之機能，可形成能更有效防止異常成長粒或孔隙、龜裂等的發生之具有正常複合構造的上下導通體，並可更確實地防止該上下導通體從基板上脫落的情形。
上述基板係在至少其中一平面上具備有焊錫層；上述焊錫層的厚度係8μm以下；在上述上下導通體中上述低電阻金屬比例較佳係50%以下。
當焊錫層的厚度為8μm以下的較薄狀態，且低電阻金屬的比例為超過50%的高濃度時，由於上下導通體的膨脹收縮而使對焊錫層所施加之局部性應力變比較大，因而該焊錫層發生龜裂的可能性會提高。相對於此，當焊錫層的厚度在8μm以下時，若低電阻金屬的比例設為50%以下，則抑制上下導通體的膨脹收縮，俾可更確實地防止焊錫層發生龜裂。
本發明半導體裝置的特徵在於：在上述本發明陶瓷佈線基板上搭載半導體元件。
根據本發明，在上述本發明的陶瓷佈線基板上，經由噴鍍金屬層或焊錫層，不會有該等層發生龜裂、上下導通體發生脫落或孔隙等問題，具高可靠度而可搭載半導體裝置。
根據本發明，可提供：為提升位置精度，在使陶瓷的前驅物進行燒結而形成板狀基板之後才形成的上下導通孔內，首先形成由高熔點金屬構成的多孔質構造體後，再使低電阻金屬熔滲，具有沒有異常成長粒或孔隙、龜裂等的正常複合構造，且具有不會有從基板上脫落之可能性之上下導通體的陶瓷佈線基板、及其製造方法。
再者，根據本發明，在該陶瓷佈線基板上搭載半導體元 件，便可提供具有高可靠度的半導體裝置。
1‧‧‧陶瓷佈線基板
2‧‧‧上下導通孔
3‧‧‧基板
4‧‧‧上下導通體
5‧‧‧中間層
6‧‧‧密接層
7、8‧‧‧表面
9‧‧‧半導體裝置
10、11‧‧‧噴鍍金屬層
12‧‧‧焊錫層
13‧‧‧半導體元件
圖1將本發明陶瓷佈線基板之實施形態一例的部分放大而表示之剖視圖。
圖2將在圖1之例的陶瓷佈線基板上搭載半導體元件的半導體裝置之部分放大而表示之剖視圖。
圖1係將本發明陶瓷佈線基板之實施形態一例的部分放大而表示之剖視圖。
參照圖1，該例的陶瓷佈線基板1係具備有：使陶瓷的前驅物進行燒結而形成板狀的基板3；經燒結後，貫通該基板3的厚度方向而形成的上下導通孔2；填充於該上下導通孔2中，由含有低電阻金屬與高熔點金屬的複合材料構成的上下導通體4；以及在該上下導通體4與基板3之間將該二者間予以隔開狀態而形成的中間層5。
中間層5係如先前所說明，由從Mo、W、Co、Fe、Zr、Re、Os、Ta、Nb、Ir、Ru、及Hf所構成群組中選擇至少1種構成。
另外，圖中元件符號6係如後述，亦可屬於插入於中間層5與基板3內面之間的密接層。
中間層5係對由含有從Al及Si所構成群組中選擇至少1種的陶瓷構成之基板3呈現優異密接性，因而亦可不設置密接層6。但是，藉由密接層6的插入，便可更加提升中間層5對基板3的密接性。
具備有上述各構件的陶瓷佈線基板1，係可經由下述步 驟進行製造：利用燒結而形成基板3的步驟；在所形成之基板3的既定位置處，貫通厚度方向而形成上下導通孔2的步驟；在上下導通孔2的內面依序形成密接層6、中間層5的步驟；在上下導通孔2內填充入含有高熔點金屬粉末的糊劑，經燒結而形成由高熔點金屬所構成之多孔質構造體的步驟；以及使低電阻金屬熔滲於所形成之多孔質構造體中，而形成上下導通體4的步驟。
<基板3>
形成基板3的陶瓷係可使用含有從Al及Si所構成群組中選擇至少l種，具有可因應半導體元件高輸出化的高散熱性之各種陶瓷。
該陶瓷係可列舉例如：AlN、Al2O3、Si3N4、SiC等。
由該等陶瓷構成的基板3係例如使成為其基礎的前驅物之板體(陶瓷胚片)進行燒結，進而視需要對其表面進行研磨而形成。燒結的條件或溫度、研磨方法等係可與習知同樣。
研磨後的表面粗糙度(粗糙度曲線的算術平均粗糙度，JIS B0601：2001)Ra較佳係0.01μm以上，更佳係0.02μm以上，且較佳係1μm以下、更佳係0.5μm以下。
在表面粗糙度Ra未滿此範圍下，利用定錨效應提升噴鍍金屬層密接性的效果會有不足的可能性，在超過此範圍的情況下，則會有較難形成均勻厚度之噴鍍金屬層的可能性。
再者，基板3的厚度係若考慮強度與半導體裝置容積減 少的互償，較佳係0.1mm以上、更佳係0.15mm以上，且較佳係1mm以下、更佳係0.5mm以下。
<上下導通孔2>
上下導通孔2的孔徑較佳係0.1mm以上、且較佳係0.3mm以下，惟並無特別的限定。
在孔徑未滿此範圍下，則會有較難在所形成之上下導通孔2內填充成為多孔質構造體基礎的糊劑之可能性。另一方面，在超過此範圍的情況下，填充糊劑並使燒結而形成的多孔質構造體、或使低電阻金屬熔滲於該孔質構造體中而形成的上下導通體4，在其後續步驟中會有較容易從基板3上脫落的可能性。
但，有必要對糊劑的黏度等下工夫，例如關聯於基板內的佈線操作性等，亦可將孔徑設為小於0.1mm，例如為提升電氣特性或熱特性等，亦可將孔徑設為大於0.3mm。
上下導通孔2係可利用例如：使用雷射的方法、使用微小鑽頭(micro drill)的方法、使用微噴砂(Microblasting)的方法等各種方法而形成。
其中，使用雷射或微小鑽頭的方法，係藉由將上下導通孔2的形成位置編程於加工機中，便可自動地於既定形成位置處形成上下導通孔2。
再者，使用微噴砂的方法，係例如使用由胺甲酸乙酯系樹脂等構成的噴砂用光阻劑，利用光微影成像法形成具有所需圖案的光阻圖案，再從其上方吹製噴砂而在未被光阻覆蓋的部分處選擇性鑿孔後，再剝離並去除光阻，便可在既定形成位置處形成上下導通孔2。
上下導通孔2係如先前所說明，由於在預先施行燒結而形成板狀的基板3後才形成，因而相較於燒結前便施行鑿孔加工的方法之下，可提升位置精度。具體而言，可將位置精度設定在約±50μm以下。
<中間層5>
習知，在上下導通孔2的內面利用濕式鍍敷法等形成供上下導通用Cu膜等的方法中，加熱僅必須在100℃以下的範圍。又，填充經添加玻璃成分的Cu或Ag之糊劑，使燒結而形成上下導通體的方法，其溫度亦是未滿900℃便足夠。
但是，如先前所說明，使高熔點金屬燒結而形成多孔質構造體的步驟、或使低電阻金屬熔滲於多孔質構造體中而形成上下導通體4的步驟，均必須達900℃以上的加熱，在此種高溫下，構成基板3的Al或Si會擴散於形成途中的上下導通體4。
且，‧經擴散的Al或Si在達900℃以上的高溫下會進行反應，使Mo或W出現部分性異常成長，而生成異常成長粒；‧熔滲入多孔質構造體中的低電阻金屬會因異常成長粒而受阻礙，導致無法均勻繞入多孔質構造體中，而發生孔隙或龜裂；‧Al或Si會與低電阻金屬產生反應並生成氣體，導致產生孔隙。
再者，相反的，亦會有上下導通體4的低電阻金屬擴散於基板3，並與構成該基板3的Al或Si進行反應而生成氣體，導致產生孔隙的情況。因此，產生無法形成具有正常複合構造的良好上下導通體4之問題。
相對於此，根據本發明，如先前所說明，藉由在上下導通孔2的內面，設置由從Mo、W、Co、Fe、Zr、Re、Os、Ta、Nb、Ir、Ru、及Hf所構成群組中選擇至少1種構成的中間層5，便可防止構成基板3的Al或Si擴散於上下導通體4，相反的亦可防止上下導通體4之低電阻金屬擴散於基板3的情形。因此，可形成具有不會有異常成長粒或孔隙、龜裂等情形之正常複合構造的良好上下導通體4。
再者，上述由各種元素構成的中間層5，對基板3具有良好密接性，且亦與屬於低電阻金屬及高熔點金屬之複合體的上下導通體4良好地進行反應。因此，藉由該中間層5的插入，提升基板3與上下導通體4的密接性，俾可防止上下導通體4從基板3上脫落的情形。
另外，中間層5係就上述各種元素中，較佳係由擴散防止效果特別優異的Mo及/或W而形成。
中間層5係可利用濺鍍法、真空蒸鍍法等物理蒸鍍法、或濕式鍍敷法、冷噴塗法等一般的膜形成方法而形成。
例如若在已形成上下導通孔2的基板3二側表面7、8上，利用該等膜形成方法進行膜形成，則膜形成材料不僅二表面7、8亦會繞入至上下導通孔2的內面，致使該內面亦有膜形成。其後，若將除上下導通孔2內面外在基板3表面7、8上形成的膜，利用研磨等予以除去，便可僅在該上下導通孔2的內面選擇性形成中間層5。
另外，即便依照基板3的厚度或上下導通孔2的孔徑等而僅從基板3的單側進行膜形成，亦有可能在上下導通孔2內面的幾乎全面上形成膜之情況，在此情況下亦可僅從單側進行膜形成。
中間層5的厚度較佳係0.01μm以上。
上下導通孔2的內面雖依照其形成方法等而有所差異，但表面粗糙度Ra會有達1μm以上的較粗情況。
在此情況下，在中間層5的厚度未滿0.01μm下，該中間層5至少一部分的厚度會變為極端的小，會有無法充分防止Al或Si的擴散，或者出現完全沒有形成中間層5之部分的可能性。
且，若產生該等部分，則藉由設置中間層5而造成防止構成基板3的Al或Si擴散於上下導通體4，或者防止上下導通體4的低電阻金屬擴散於基板3的機能會變為不足，在下一步驟中，會有無法形成具有沒有異常成長粒或孔隙、龜裂等情形之正常複合構造之上下導通體4的可能性。
再者，利用中間層5所造成提升基板3與上下導通體4間之密接性的效果不足，亦會有導致上下導通體4容易從基板3上脫落的可能性。
相對於此，藉由將中間層5的厚度設定達0.01μm以上，便可儘可能抑制出現厚度較薄部分或沒有形成中間層5的部分，可使該中間層5的機能充分顯現。且，在下一步驟中能更有效防止異常成長粒或孔隙、龜裂等的產生，可形成具有正常複合構造的上下導通體4，且可更確實地防止該上下導通體4從基板3上脫落的情形。
若考慮更加提升此項效果，中間層5的厚度係就上述範圍中較佳為0.1μm以上、更佳為0.5μm以上。
另外，若考慮防止構成基板3的Al或Si擴散於上下導通體4，或者相反的防止上下導通體4的低電阻金屬擴散於基板3的效果，上下導通孔2的內面全面利用中間層5覆蓋情形較屬理想，但依照上述上下導通孔2的內面表面粗糙度等關係，亦會有存在一部分沒 有形成中間層5之區域的情況。
但是，在不會喪失因中間層5的設置所造成效果之範圍內，即依照後述方法所求得孔隙(包括龜裂)的產生比率收束於10%以下的範圍內，即便有存在沒有形成中間層5的區域亦無妨。
再者，關於中間層5的晶界，因熔滲等之時的加熱，亦會有構成上下導通體4的低電阻金屬通過該晶界並擴散於作為底層的基板3之情況。
在此情況下若進行截面觀察，便會觀察到中間層5的晶界未覆蓋基板3的構造。又，在晶界的正下方，亦會有通過該晶界擴散的低電阻金屬、與構成基板3的Al或Si進行反應的情況。但是，晶界以外處，藉由中間層5的插入便可防止擴散及反應，因而判斷不會有實用上的問題。
中間層5的厚度上限並無特別限定。
若考慮防止構成基板3的Al或Si擴散於上下導通體4、或者相反的防止上下導通體4的低電阻金屬擴散於基板3的效果，中間層5的厚度係越大越佳。
但是，例如前述的濺鍍法、真空蒸鍍法等物理蒸鍍法或濕式鍍敷法，中間層5的厚度較佳係10μm以下。當厚度超越此範圍時，膜形成效率會明顯降低，因而無實用性。
另一方面，在冷噴塗法等之中，中間層5的厚度可增加至50μm左右。但，當中間層5的厚度逾越此範圍時，特別係當上下導通孔2的孔徑較小時，由於可形成上下導通體4的孔徑變小，因而有利用先前所說明的步驟難以進行上下導通體4的形成、或導電性降低的可能性。
因此，中間層5的厚度係只要配合膜形成方法的不同或上下導通孔2的孔徑等再行適當設定便可。
<密接層6>
密接層6係如先前所說明，可利用具有提升中間層5之對由含有從Al及Si所構成群組中選擇至少1種的陶瓷所構成基板3之密接性機能的各種材料而形成。
具有該機能之成為密接層6基礎的材料係可列舉例如：Ti、Cr、NiCr、Ta、TaN、TiW等。
由該等材料構成的密接層6係可與中間層5同樣地形成。當密接層6與中間層5係均利用濺鍍法、真空蒸鍍法等物理蒸鍍法形成時，較佳係在相同的膜形成裝置內，於該裝置內部未開放於大氣的情況下連續進行膜形成。但，亦可在膜形成裝置內形成密接層6後，暫時取出於大氣中之後，再度於相同或不同的膜形成裝置內進行中間層5之形成。
密接層6的厚度並無特別的限定，較佳係0.01μm以上。在厚度未滿此範圍下，便會有無法充分獲得藉由設置密接層6所造成提升中間層5對基板之密接性效果的可能性。
另外，密接層6的厚度上限仍是只要配合膜形成方法的不同或上下導通孔2的孔徑等再行適當設定便可。
即，在濺鍍法、真空蒸鍍法等物理蒸鍍法或濕式鍍敷法之中，密接層6的厚度較佳係10μm以下。當厚度超越此範圍時，由於膜形成的效率明顯降低，因而無實用性。又，例如密接層6係使用Ti等較脆材料時，若厚度超越此範圍，則密接層6內會有容易遭破壞的 可能性。
再者，在冷噴塗法等之中，密接層6的厚度可增加至50μm左右。
但是，當厚度超越此範圍時，特別係上下導通孔2的孔徑較小時，由於可形成上下導通體4的孔徑變小，因而有利用先前所說明的步驟難以進行上下導通體4的形成、或導電性降低的可能性。
<上下導通體4>
上下導通體4係如先前所說明，首先形成由從W及Mo所構成群組中選擇至少l種高熔點金屬構成的多孔質構造體，接著再藉由使從Cu、Ag、及Au所構成群組中選擇至少1種低電阻金屬，熔滲於所形成之多孔質構造體中而形成。又，多孔質構造體亦可更進一步含有C。
(多孔質構造體)
在形成多孔質構造體時，較佳係將含有高熔點金屬粉末、樹脂結合劑、及溶劑等的糊劑填充於上下導通孔2中，並視需要經脫黏結劑處理(脫脂處理)後再施行燒結。
糊劑的填充方法係可採用網版印刷或點膠機、毛刷塗佈、旋轉滾筒塗佈等周知之塗佈方法。
高熔點金屬粉末的平均粒徑較佳係1μm以上，且較佳係10μm以下。
如上述填充糊劑後，視需要經脫黏結劑處理後再施行燒結時，在高熔點金屬粉末的粒徑未滿上述範圍下，由於燒結性會變為過高，因而在燒結時隨著粒成長收縮量會變大，導致所形成之多孔質 構造體會有較容易從基板上脫落的可能性。
再者，因粉末的容積密度降低而造成糊劑中的粉末填充密度變低，結果導致在上下導通孔2中填充後的粉末密度降低，且收縮量變大，亦成為導致多孔質構造體較容易從基板上脫落的另一要因。
另一方面，當平均粒徑超越上述範圍時，在燒結時不會發生粉末彼此間的晶頸生長(neck-growth)，由於無法充分進行燒結，因而同樣的會有多孔質構造體容易從基板上脫落的可能性。
另外，高熔點金屬的粉末亦可併用數種粒徑不同者。
樹脂結合劑係可列舉例如：丙烯酸黏結劑、乙基纖維素、硝化纖維素、蠟等中之1種或2種以上。
再者，溶劑係可使用能使樹脂結合劑良好地溶解或分散、且能使高熔點金屬粉末良好地分散而形成糊劑的各種溶劑。
該溶劑係可列舉例如：丁基卡必醇、萜品醇等之至少1種。
樹脂結合劑及溶劑的摻合比例通常係高熔點金屬粉末每100質量份，較佳係樹脂結合劑為1質量份以上且3質量份以下，溶劑為3質量份以上且15質量份以下，但若考慮糊劑對上下導通孔2的填充性、或經脫黏結劑處理後的殘留碳量等，二成分的摻合比例亦可設定在該範圍外。
在接著的脫黏結劑處理中，為能充分除去在上下導通孔2中所填充之糊劑中的樹脂結合材或溶劑，較佳係在例如氮、氫、真空等非氧化性環境中，加熱至大約300℃以上且1000℃以下的溫度。
經脫黏結劑處理後，燒結前的殘留碳量較佳係在300ppm以下。
在殘留碳量超越該範圍的情況下，於高熔點金屬經燒結後再熔滲低電阻金屬而形成上下導通體時，會有發生異常成長粒或孔隙、龜裂等的可能性。
在上下導通孔2中所填充的糊劑由於與空氣間之接觸面積較小，因而在脫黏結劑處理時會有較不易除去樹脂結合材或溶劑的傾向，但藉由將使用於該糊劑的樹脂結合材或溶劑之種類、摻合比例、或脫黏結劑處理的條件等予以最佳化，便可將殘留碳量設定在上述範圍。
其次，使因脫黏結劑處理而殘留於上下導通孔2內的高熔點金屬，於氮、氫、真空等非氧化性環境中進行燒結。一般的燒結溫度較佳係600℃以上且1300℃以下，燒結時間較佳係0.5小時以上且20小時以下。
藉由該燒結，高熔點金屬的粉末彼此間會進行晶頸生長，同時在粉末與中間層5之間亦會產生晶頸生長。
在沒有中間層5的情況下，由於高熔點金屬、與構成基板3之上下導通孔2內面的陶瓷並不進行晶頸生長，因而如先前所說明會發生上下導通體4脫落，但藉由形成中間層5，如上述，即便該中間層5與高熔點金屬之間亦產生晶頸生長，俾可防止脫落。
若將高熔點金屬粉末進行燒結，首先利用脫黏結劑處理除去樹脂結合材或溶劑，由於更進一步利用燒結使產生收縮，因而經燒結的粉末間會產生無數間隙而形成多孔質構造體。
另外，若間隙的分佈有出現偏頗，則熔滲於該間隙中的低電阻金屬分佈亦會產生偏頗。因此，較佳係選擇粉末粒徑、或樹脂結合劑、溶劑的種類與配方、以及糊劑的填充方法等，儘可能使多孔 質構造體中的間隙呈均勻。
再者，經燒結後的狀態，較佳係多孔質構造體呈沿上下導通孔2全體均勻地進行晶頸生長的狀態，為能呈此狀態，較佳仍然係選擇粉末的粒徑、或樹脂結合劑、溶劑的種類與配方、以及糊劑的填充方法等。
藉由利用熱膨脹率接近陶瓷之從W及Mo所構成群組中選擇至少1種高熔點金屬，形成成為上下導通體4骨架之多孔質構造體，在下一步驟中便不會受到埋藏多孔質構造體間隙的高熱膨脹率的低電阻金屬之影響，俾可使上下導通體4的熱膨脹率接近由陶瓷構成的基板3。
因此，可防止對在基板3之表面7、8上所形成之噴鍍金屬層或焊錫層，施加局部性應力而發生龜裂，或者對基板自體或所搭載的半導體元件施加較大熱應力的情形，可大幅改善半導體元件搭載的可靠度。
(低電阻金屬之熔滲)
例如將上下導通孔2內已形成有多孔質構造體的基板3上下，利用由所熔滲之低電阻金屬構成的板夾置，或者在僅於基板3單面上重疊該板的狀態下，於氮、氫、真空等非氧化性環境中，加熱至低電阻金屬的熔融溫度以上。
依此，經熔融的低電阻金屬便利用毛細管現象而潤濕展佈於多孔質構造體內的無數間隙，藉此使低電阻金屬熔滲於該多孔質構造體中而形成上下導通體4。
一般熔滲溫度較佳係900℃以上且1500℃以下，熔滲時 間較佳係0.5小時以上且10小時以下。
在該熔滲步驟中，習知沒有設置中間層5的系統，會從基板3中擴散出Al或Si，或者相反的上下導通體4的低電阻金屬擴散於基板，而發生如先前所說明的各種問題，但根據本發明，藉由設置中間層5，便可防止該等問題發生。
再者，此亦是如先前所說明，為能防止對在基板3表面7、8上所形成之噴鍍金屬層或焊錫層施加局部性應力而發生龜裂，或者對基板自體、或所搭載之半導體元件施加較大熱應力的情形，而大幅改善半導體元件搭載的可靠度，較佳係使低電阻金屬熔滲於由高熔點金屬所構成之多孔質構造體中而形成的上下導通體4之熱膨脹率，儘可能接近由陶瓷構成的基板3。
上下導通體4的熱膨脹率，係依形成多孔質構造體的高熔點金屬、與熔滲於該多孔質構造體中的低電阻金屬之存在比率而決定。
以下，將上下導通體4中的低電阻金屬之存在比率，依在由下述方法所求得之總截面積中，低電阻金屬截面積的佔有百分比表示。
即，所形成之上下導通體4利用依Ar電漿進行乾式蝕刻的截面拋光儀(CP)加工而施行截面加工，並針對其截面，利用掃描式電子顯微鏡(SEM)依倍率250倍、350μm×500μm的視野，依上下導通體4所有可觀察的視野數進行截面觀察，並測量截面積。然後，求取在總截面積中所佔有的低電阻金屬之截面積百分比，並設為低電阻金屬的存在比率。
該低電阻金屬的存在比率較佳係3%以上，且較佳係88% 以下。
在低電阻金屬的存在比率未滿此範圍下，多孔質構造體中所形成的間隙無法利用低電阻金屬完全埋藏，會有孔隙殘留的可能性。又，當超越此範圍時，上下導通體4的熱膨脹率會大於15×10-6/K，且在與由陶瓷構成的基板3間之熱膨脹差變大，會有容易發生前述不良情況的可能性。
相對於此，即便低電阻金屬的存在比率在上述範圍內，但越多越可使上下導通體4處於低電阻，相反的越少越可使其熱膨脹率接近由陶瓷構成的基板3。
另外，低電阻金屬的存在比率係在上述範圍中，更佳係10%以上、且更佳係70%以下。
對上下導通體4會有要求高熱導率的情況。在此情況下，多數情況要求熱導率達180W/mK以上，為能實現此項要求，低電阻金屬的存在比率較佳係在上述範圍以上。
再者，通常上下導通體4的直徑最大亦僅為直徑0.3mm左右，但如上述有要求熱導率的用途時，為能確保散熱路徑而有設定直徑達0.5mm以上的情況。在此情況下，必須使上下導通體4的熱膨脹率更接近由陶瓷所構成的基板3。
但是，若低電阻金屬的存在比率較多於上述範圍，熱膨脹率便會大於12×10-6/K，會有發生前述不良情況的機率提高之可能性。
若沒有設置中間層5、或依適當條件而無法進行成膜，則如先前所說明，高熔點金屬、與從基板3擴散的Al或Si會產生反應，因該高熔點金屬的異常成長而生成異常成長粒。
在異常成長粒的粒徑達40μm以上的情況下，熔滲至多 孔質構造體中的低電阻金屬會因異常成長粒而受阻礙，導致無法均勻地繞入多孔質構造體中，會有發生孔隙或龜裂的可能性。
孔隙(包括龜裂)的產生比率在下述中，係依在與低電阻金屬之存在比率同樣求取的總截面積中，孔隙截面積所佔有的百分比表示。
即，所形成之上下導通體4利用依Ar電漿進行乾式蝕刻的截面拋光儀(CP)加工施行截面加工，並針對其截面，利用掃描式電子顯微鏡(SEM)依倍率250倍、350μm×500μm的視野，依上下導通體4所有可觀察的視野數進行截面觀察，並測量截面積。然後，求取在總截面積中所佔有的孔隙截面積百分比，並設為孔隙的產生比率。
該孔隙的產生比率較佳係10%以下。當孔隙的產生比率超過此範圍時，經熔滲的低電阻金屬不會充分繞入於多孔質構造體中，導致於上下導通體4中發生孔隙或龜裂。且，例如後述，在含上下導通體4的基板3之表面7、8上形成噴鍍金屬層時，會有因從孔隙或龜裂的氣體產生而導致噴鍍金屬層的密接強度變弱並剝落，或者雖未嚴重至剝落但在噴鍍金屬層、或其上面的焊錫層等處發生龜裂等問題的可能性。
另外，孔隙的產生比率就上述範圍內較佳係5%以下。當孔隙的產生率超過該範圍時，在噴鍍金屬層的厚度例如小於0.5μm的情況下，會強烈受前述孔隙或龜裂的影響，導致在上下導通體4正上方的噴鍍金屬層、或其上方的焊錫層等處發生龜裂的可能性。
另外，孔隙亦會有發生於上下導通體4內的情況，亦會有發生於上下導通體4與基板3之界面處的情況。其中，在界面處所產生的孔隙(間隙)面積比率，亦包括於孔隙產生比率中。
孔隙產生比率的下限當然係0%。完全沒有孔隙係屬於理想狀況。
上述低電阻金屬的存在比率係如先前所說明藉由調整成為多孔質構造體基礎的糊劑黏度或樹脂結合劑量等，便可設定在上述範圍。
即，若降低糊劑黏度、或增加樹脂結合劑量而降低糊劑中所含高熔點金屬的比率，便可增加在使用該糊劑經由先前說明步驟形成的上下導通體4中所含低電阻金屬的存在比率。
<半導體裝置>
圖2係在圖1之例的陶瓷佈線基板上，搭載半導體元件的半導體裝置之一部分放大而表示之剖視圖。
參照圖2，該例的半導體裝置9係在陶瓷佈線基板1的圖中，於基板3上下二側含有上下導通體4的表面7、8上，分別形成噴鍍金屬層10、11，且在上側的噴鍍金屬層10上更進一步經由焊錫層12搭載著半導體元件13而構成。
(噴鍍金屬層10、11)
噴鍍金屬層10、11係於如先前所說明形成上下導通體4，且更進一步視需要經依成為前述既定表面粗糙度Ra的方式施行研磨過的基板3之表面7、8上形成。
噴鍍金屬層10、11亦可僅形成以下說明之導電層的單層構造，但通常較佳係形成供確保對基板3之密接性用的密接層、與外部連接用電極層的至少雙層構造。又，在該二層間亦可插入擴散防 止層。
密接層係利用例如Ti、Cr、NiCr、Ta、TiW、及該等的化合物等，形成厚度大約0.05μm以上且1.0μm以下。形成方法係可列舉例如濺鍍法、真空蒸鍍法等物理蒸鍍法。
又，擴散防止層係利用例如Pt、Pd、Cu、Ni、Mo、NiCr等而形成。
再者，導電層係利用例如Ag、Al、Au等形成厚度大約0.1μm以上且10μm以下。形成方法係可列舉例如濺鍍法、真空蒸鍍法等物理蒸鍍法或濕式鍍敷法。
單層、積層的任一噴鍍金屬層10、11，均可利用光微影成像法施行微細圖案形成。
再者，噴鍍金屬層10、11亦可利用厚膜法(Au、Cu等)而形成。又，利用厚膜法形成的圖案視需要亦可利用研磨或化學蝕刻而更進一步施行圖案形成，或亦可在圖案上利用鍍Ni或鍍Ni/Au而施行成膜。
在依上述各方法所形成的噴鍍金屬層10、11上、或其附近，視需要亦可形成NiCr或TaN等電阻膜。
另外，噴鍍金屬層10、11係依照半導體裝置9的構造等，亦可不施行以上所說明的圖案形成而設為固體表面。
再者，圖例的情況，係在上側的噴鍍金屬層10之既定位置處，施行圖案形成AuSn等焊錫層12。
通常，在1片基板3上複數設定成為半導體裝置9的區域，經形成至噴鍍金屬層10、11後，利用切割或雷射等周知方法對各個區域進行裁切分開後，於各自之既定位置處經由AuSn焊錫等無鉛焊 錫搭載半導體元件13。具體而言，一般係將厚度10μm以上且100μm以下的焊錫箔，插入於半導體元件13與噴鍍金屬層10之間並施行焊錫接合。
但是，亦可將厚度1μm以上且20μm以下的焊錫層12，利用真空蒸鍍法等物理蒸鍍法或濕式鍍敷法，可預先在裁切分開前的基板3之噴鍍金屬層10上，位置精度佳地施行圖案形成。
當該焊錫層12的厚度在8μm以下時，上下導通體4中的低電阻金屬比例較佳係在50%以下。
當焊錫層12的厚度在8μm以下的較薄狀態，且低電阻金屬的比例超過50%的高濃度時，由於因上下導通體4的膨脹收縮而使施加給焊錫層12的局部性應力變比較大，因而該焊錫層12發生龜裂的可能性提高。相對於此，當焊錫層12的厚度在8μm以下時，若將低電阻金屬的比例設定在50%以下，便抑制上下導通體4的膨脹收縮，俾可更確實地防止焊錫層12發生龜裂。
另外，基板3亦可在半導體元件13搭載後才對每個區域進行裁切分開。
(半導體元件13)
半導體元件13並無特別的限定，可搭載由Si、GaAs、InP、GaN、SiC等所構成的各種半導體元件。半導體元件的尺寸亦無特別的限定。
[實施例] <實施例1> (上下導通孔2之形成)
在依表面粗糙度Ra成為0.5μm的方式施行研磨過□100×t0.5mm的AlN製基板3上，使用YAG雷射形成3000個0.5mm的上下導通孔2。所形成之上下導通孔2的位置精度利用工具顯微鏡進行測定之結果為±20μm。
(密接層6及中間層5之形成)
已形成上下導通孔2的基板3利用異丙醇(IPA)施行超音波洗淨，並吹氣而使IPA飛散後，利用烤爐施行100℃×10分鐘加熱而使乾燥。
其次，在基板3二側的表面7、8、及上下導通孔2的內面，利用濺鍍法依序形成作為密接層6之厚度0.1μm的Ti膜，接著再形成作為中間層5的厚度1.0μm之W膜。
膜形成係在濺鍍裝置內，於到達真空度1×10-4Pa的環境下，利用鹵素加熱器對基板3施行200℃×5分鐘加熱，進一步利用Ar電漿施行乾式洗淨後，再依照常法實施。
其次，將經膜形成後的基板3，在除上下導通孔2內面外的表面7、8上所形成之膜，利用研磨等予以除去，而形成僅在上下導通孔2的內面選擇性形成密接層6與中間層5的狀態。
(上下導通體4之形成)
其次，在上下導通孔2內，填充入含有作為高熔點金屬之W粉末並成為多孔質構造體基礎的糊劑。
糊劑係使用在平均粒徑5μm的W粉末100質量份中，摻合入作為樹脂結合劑的丙烯酸黏結劑2質量份、及作為溶劑的丁基卡必醇5重量份，並使分散而製作者。將該糊劑使用網版印刷機填充 於上下導通孔2中。
其次，在氮環境中，藉由施行600℃×3小時的加熱而施行脫黏結劑處理，接著在氫環境中，藉由1000℃×1小時的加熱，使W粉末燒結而形成多孔質構造體。
其次，在將AlN基板的上下利用熔滲必要量的2片Cu板夾置的狀態下，於氫環境中利用1200℃×0.5小時的加熱，而使作為低電阻金屬的Cu熔滲於上下導通孔2內的多孔質構造體中，便形成具有Cu與W之複合構造的上下導通體4。
其次，將基板3的二表面7、8依表面粗糙度Ra成為0.5μm的方式施行研磨，便完成陶瓷佈線基板1。
(噴鍍金屬層10、11之形成、及圖案形成)
在陶瓷佈線基板1的基板3之二表面7、8上，依照下述方法，形成構成電路圖案的噴鍍金屬層10、11。
首先，將基板3利用異丙醇(IPA)施行超音波洗淨，並吹氣而使IPA飛散後，於烤爐施行100℃×10分鐘的加熱而使乾燥。
其次，在基板3的二表面7、8上，利用濺鍍法依序形成作為密接層的Ti膜0.05μm、接著形成作為擴散防止層的Pt膜0.2μm、進一步形成作為導電層的Au膜0.2μm，便形成3層構造的噴鍍金屬層10、11。
膜形成係在濺鍍裝置內，於到達真空度1×10-4Pa的環境下，利用鹵素加熱器對基板3施行200℃×5分鐘加熱，進一步利用Ar電漿施行乾式洗淨後，再依照常法實施。
其次，在噴鍍金屬層10、11上，針對各單面利用旋塗 法塗佈光阻劑。各面的光阻厚度係設定為5μm左右。
其次，將已形成光罩的圖案使用曝光機對光阻施行曝光而轉印後，在保溫於30℃的顯影液中浸漬5分鐘，接著在清洗液中浸漬5分鐘，進一步在純水中浸漬10分鐘，進行顯影便將圖案烙印於光阻上。
然後，使用乾式蝕刻裝置，將被光阻覆蓋部分以外的噴鍍金屬層10、11，利用Ar電漿予以除去後，在保溫於80℃的光阻剝離液中浸漬3分鐘，其後於清洗液中浸漬5分鐘，再於純水中浸漬10分鐘，去除光阻便對噴鍍金屬層10、11施行圖案形成。
(截面觀察1)
對所製作之陶瓷佈線基板1的上下導通體4、以及其正上方的噴鍍金屬層10、11，藉由利用Ar電漿施行乾式蝕刻的截面拋光儀(CP)加工而進行截面加工，其中針對上下導通體4的截面，利用掃描式電子顯微鏡(SEM)，依倍率250倍、350μm×500μm的視野，每一個上下導通體4各依2視野，且針對10個上下導通體4進行截面觀察，結果並沒有發現有龜裂、或者Cu或W偏析(因W的異常成長粒而造成)等情況。又，在上下導通體4與基板3的界面處並沒有發現間隙。又，在總截面積中所佔有的孔隙產生比率係1%、Cu的存在比率係30%。
由於具有Cu與W的複合構造，且Cu的存在比率為30%的上下導通體4之熱膨脹率大約為7~8×10-6/K，接近屬於基板材料的AlN之熱膨脹率(4.5×10-6/K)，因而不同於使用作為上下導通體4之Cu單體(熱膨脹率17×10-6/K)的情況，可確認到即便在半導體元件的接合步驟等之中暴露於高溫，噴鍍金屬層10、11、或焊錫層12仍不易發生 龜裂。
針對此現象，實際地在噴鍍金屬層10上，將□1mm×t0.3mm的Si元件，經由厚度30μm的AuSn焊錫箔，利用300℃×10分鐘加熱而進行接合後，再將利用該焊錫箔所形成的AuSn焊錫層12，同樣地施行截面加工，針對其截面利用掃描式電子顯微鏡(SEM)依倍率1000倍、90μm×130μm的視野合計8視野進行截面觀察，並評價有無龜裂。評價基準係如下述。
◎：在焊錫層12上，於上述測定方法中完全沒有發現龜裂。極良好。
○：雖有發現龜裂，但各個龜裂長度均在3μm以下，且合計龜裂長度在0.1mm以下，而認為對接合特性或電氣‧熱特性不會構成影響。良好。
△：最長的龜裂長度超過3μm、且在5μm以下，合計龜裂長度在0.1mm以下，而認為對接合特性或電氣‧熱特性幾乎不會構成影響。普通程度。
×：最長的龜裂長度超過5μm、或合計龜裂長度超過0.1mm，而認為會有對接合特性或電氣‧熱特性構成影響的可能性。不良。
實施例1係極良好「◎」。
但是，AuSn焊錫層12的龜裂不僅係因上下導通體4與基板3的熱膨脹率差之原因而產生，亦如先前所說明會因上下導通體4內的孔隙、或在上下導通體4與基板3的界面間隙之原因而產生。當孔隙產生率大於10%時，表示熔滲的低電阻金屬並未充分繞入多孔質構造體中，不僅上下導通體4，於其上下所形成的噴鍍金屬層10、11、 或噴鍍金屬層10上的AuSn焊錫層12亦會有發生龜裂的可能性。
(截面觀察2)
其中，針對在截面觀察1中經施行截面加工的噴鍍金屬層10、11之截面，利用掃描式電子顯微鏡(SEM)依倍率5000倍、18μm×25μm的視野，且1個上下導通體4為1視野，針對100個上下導通體4合計100視野進行截面觀察，並評價噴鍍金屬層10、11有無龜裂。評價基準係如下述。
◎：在噴鍍金屬層10、11上，於上述測定方法中完全沒有發現龜裂。極良好。
○：雖有出現龜裂，但龜裂長度在0.1μm以下，而認為對接合特性或電氣‧熱特性不會構成影響。良好。
△：龜裂長度超過0.1μm、且在0.2μm以下，而認為對接合特性或電氣‧熱特性幾乎不會構成影響。普通程度。
×：龜裂長度超過0.2μm，而認為會有對接合特性或電氣‧熱特性構成影響的可能性。不良。
實施例1係極良好「◎」。
<比較例1>
除在基板3的上下導通孔2內面，均沒有形成密接層6及中間層5之外，其餘均與實施例1同樣地完成陶瓷佈線基板1，再形成噴鍍金屬層10、11，且對該噴鍍金屬層10、11施行圖案形成。
然後，實施先前的截面觀察1、2之結果，孔隙的產生比率係35%、Cu的存在比率係30%。又，因元件搭載所造成AuSn 焊錫層12的龜裂評價係不良「×」，噴鍍金屬層10、11的龜裂評價係不良「×」，特別係發現噴鍍金屬層10、11不僅有出現龜裂，亦有發生剝落情形。
<實施例2>
除將作為中間層5的W膜之厚度設定為0.01μm(實施例2-1)、0.1μm(實施例2-2)、0.3μm(實施例2-3)、0.5μm(實施例2-4)、3.0μm(實施例2-5)、及10.0μm(實施例2-6)之外，其餘均與實施例1同樣地完成陶瓷佈線基板1，再形成噴鍍金屬層10、11，且對該噴鍍金屬層10、11施行圖案形成，並實施截面觀察1、2。將結果與實施例1、比較例1的結果合併示於表1中。
由表1的實施例1、實施例2-1~2-6、及比較例1之結果得知，藉由在上下導通孔2內面形成作為中間層5的W膜，便可抑制從陶瓷製基板3的Al擴散，且將因其所造成之上下導通體4中孔隙的產生比率抑制在10%以下，並可抑制在基板3的表面7、8上所形成之 噴鍍金屬層10、11、或在該噴鍍金屬層10上所形成之AuSn焊錫層12等發生龜裂的情形。
再者，由實施例1、實施例2-1~2-6的結果得知，若考慮提升該項效果，藉由將作為中間層5的W膜之厚度設定達0.01μm以上、其中較佳係0.1μm以上、更佳係0.5μm以上，便可抑制孔隙發生。
<實施例3>
除中間層5係形成厚度0.01μm(實施例3-1)、0.1μm(實施例3-2)、0.3μm(實施例3-3)、0.5μm(實施例3-4)、1.0μm(實施例3-5)、3.0μm(實施例3-6)、或10.0μm(實施例3-7)的Mo膜外，其餘均與實施例1同樣地完成陶瓷佈線基板1，再形成噴鍍金屬層10、11，且對該噴鍍金屬層10、11施行圖案形成，並實施截面觀察1、2。將結果與比較例1的結果合併示於表2中。
由表2的實施例3-1~3-7、及比較例1之結果得知，在 中間層5係形成Mo膜的情況下，亦可獲得與實施例1、2的W膜同樣之效果。
即，得知藉由在上下導通孔2的內面形成作為中間層5的Mo膜，便可抑制從陶瓷製基板3的Al擴散，且將因其所造成之上下導通體4中孔隙的產生比率抑制在10%以下，並可抑制在基板3的表面7、8上所形成之噴鍍金屬層10、11、或在該噴鍍金屬層10上所形成之AuSn焊錫層12等發生龜裂的情形。
再者，若考慮提升該項效果，藉由將作為中間層5的Mo膜之厚度設定達0.01μm以上、其中較佳係0.1μm以上、更佳係0.5μm以上，便可抑制孔隙發生。
<實施例4-1>
除未形成密接層6，直接在上下導通孔2的內面上形成作為中間層5的W膜之外，其餘均與實施例1同樣地完成陶瓷佈線基板1，再形成噴鍍金屬層10、11，且對上述噴鍍金屬層10、11施行圖案形成，並實施截面觀察1、2。
<實施例4-2~4-5>
除將作為密接層6的Ti膜厚度設定為0.01μm(實施例4-2)、0.05μm(實施例4-3)、1.0μm(實施例4-4)、或10.0μm(實施例4-5)之外，其餘均與實施例1同樣地完成陶瓷佈線基板1，再形成噴鍍金屬層10、11，且對該噴鍍金屬層10、11施行圖案形成，並實施截面觀察1、2。將結果與實施例1的結果合併示於表3中。
[表3]表3
由表3的實施例1、實施例4-1之結果得知，在中間層5下方形成作為密接層6的Ti膜，確實可抑制孔隙發生，具有提升抑制在基板3的表面7、8上所形成之噴鍍金屬層10、11、或在該噴鍍金屬層10上所形成之AuSn焊錫層12等發生龜裂的效果，故屬較佳。
再者，由實施例1、實施例4-2~4-5的結果得知，若考慮提升該項效果，作為密接層6的Ti膜之厚度較佳係0.01μm以上、更佳係0.05μm以上。
<實施例5>
除密接層6係分別形成厚度0.1μm的Cr膜(實施例5-l)、及NiCr膜(實施例5-2)之外，其餘均與實施例l同樣地完成陶瓷佈線基板1，再形成噴鍍金屬層10、ll，且對該噴鍍金屬層10、ll施行圖案形成，並實施截面觀察1、2。將結果與實施例11的結果合併示於表4中。
由表4的結果得知，密接層6不僅Ti，Cr或NiCr亦均 可發揮同等機能。
<實施例6>
除調整含有成為多孔質構造體基礎之W粉末的糊劑黏度或樹脂結合劑量等之外，其餘均與實施例1同樣地完成Cu的存在比率為3%(實施例6-1)、10%(實施例6-2)、20%(實施例6-3)、70%(實施例6-4)、及88%(實施例6-5)，具備有Cu與W的複合構造之上下導通體4的陶瓷佈線基板1，再形成噴鍍金屬層10、11，且對該噴鍍金屬層10、11施行圖案形成，並實施截面觀察1、2。
<比較例3>
除在依序形成密接層6及中間層5的上下導通孔2內，利用濕式鍍敷填充入Cu，而形成Cu單體的上下導通體4之外，其餘均與實施例1同樣地完成陶瓷佈線基板1，再形成噴鍍金屬層10、11，且對該噴鍍金屬層10、11施行圖案形成，並實施截面觀察1、2。
將以上的結果與實施例1的結果合併示於表5中。
由表5的實施例1、比較例3之結果得知，藉由將上下 導通體4作為Cu與W的複合構造，且使其熱膨脹率接近基板3，便可抑制在基板3的表面7、8上所形成之噴鍍金屬層10、11、或在該噴鍍金屬層10上所形成之AuSn焊錫層12等發生龜裂的情形。
再者，由實施例1、實施例6-1~6-5的結果得知，若考慮一邊抑制孔隙產生，一邊更加提升上述效果，較佳係將具有Cu與W複合構造的上下導通體4之Cu的存在比率設定在3%以上、更佳係10%以上，且較佳係設定在88%以下、更佳係70%以下。
<實施例7>
除多孔質構造體係由Mo形成，且調整含有該Mo粉末的糊劑黏度或樹脂結合劑量等之外，其餘均與實施例1同樣地完成Cu的存在比率為3%(實施例7-1)、10%(實施例7-2)、20%(實施例7-3)、30%(實施例7-4)、70%(實施例7-5)、及88%(實施例7-6)，具有Cu與Mo的複合構造之上下導通體4的陶瓷佈線基板1，再形成噴鍍金屬層10、11，且對該噴鍍金屬層10、11施行圖案形成，並實施截面觀察1、2。將結果示於表6。
由表6的實施例7-1~7-6之結果得知，當以上下導通體 4作為Cu與Mo之複合構造時，亦可獲得與實施例1、6-1~6-5同樣的效果。
即，若考慮一邊抑制孔隙產生，一邊更加提升抑制在基板3表面7、8上所形成之噴鍍金屬層10、11、或在該噴鍍金屬層10上所形成之AuSn焊錫層12等發生龜裂的效果，作為Cu與Mo複合構造的上下導通體4中Cu的存在比率較佳係設定為3%以上、更佳係10%以上，且較佳係設定在88%以下、更佳係70%以下。
<實施例8>
除使Ag熔滲於由W構成的多孔質構造體中，而將上下導通體作為Ag與W的複合構造，且調整含有該W粉末的糊劑黏度或樹脂結合劑量等之外，其餘均與實施例1同樣地完成Ag的存在比率為3%(實施例8-1)、10%(實施例8-2)、20%(實施例8-3)、30%(實施例8-4)、70%(實施例8-5)、及88%(實施例8-6)，具備有Ag與W複合構造之上下導通體4的陶瓷佈線基板1，再形成噴鍍金屬層10、11，且對該噴鍍金屬層10、11施行圖案形成，並實施截面觀察1、2。將結果示於表7。
由表7的實施例8-1~8-6之結果得知，當以上下導通體4 作為Ag與W之複合構造時，亦可獲得與實施例1、6-1~6-5同樣的效果。
即，若考慮一邊抑制孔隙產生，一邊更加提升抑制在基板3表面7、8上所形成之噴鍍金屬層10、11、或在該噴鍍金屬層10上所形成之AuSn焊錫層12等發生龜裂的效果，作為Ag與W複合構造的上下導通體4中Ag的存在比率較佳係設定為3%以上、更佳係10%以上，且較佳係設定在88%以下、更佳係70%以下。
<實施例9>
除使Ag熔滲於由Mo構成的多孔質構造體中，而將上下導通體作為Ag與Mo的複合構造，且調整含有該Mo粉末的糊劑黏度或樹脂結合劑量等之外，其餘均與實施例1同樣地完成Ag的存在比率為3%(實施例9-1)、10%(實施例9-2)、20%(實施例9-3)、30%(實施例9-4)、70%(實施例9-5)、及88%(實施例9-6)，具備有Ag與Mo複合構造之上下導通體4的陶瓷佈線基板1，再形成噴鍍金屬層10、11，且對該噴鍍金屬層10、11施行圖案形成，並實施截面觀察1、2。將結果示於表8。
由表8的實施例9-1~9-6之結果得知，當以上下導通體4作為Ag與Mo之複合構造時，亦可獲得與實施例1、6-1~6-5同樣的效 果。
即，若考慮一邊抑制孔隙產生，一邊更加提升抑制在基板3表面7、8上所形成之噴鍍金屬層10、11、或在該噴鍍金屬層10上所形成之AuSn焊錫層12等發生龜裂的效果，作為Ag與Mo複合構造的上下導通體4中Ag的存在比率較佳係設定為3%以上、更佳係10%以上，且較佳係設定在88%以下、更佳係70%以下。
<實施例10>
除使Au熔滲於由W構成的多孔質構造體中，而將上下導通體作為Au與W的複合構造，且調整含有該W粉末的糊劑黏度或樹脂結合劑量等之外，其餘均與實施例1同樣地完成Au的存在比率為3%(實施例10-1)、10%(實施例10-2)、20%(實施例10-3)、30%(實施例10-4)、70%(實施例10-5)、及88%(實施例10-6)，具備有Au與W複合構造之上下導通體4的陶瓷佈線基板1，再形成噴鍍金屬層10、11，且對該噴鍍金屬層10、11施行圖案形成，並實施截面觀察1、2。將結果示於表9。
由表9的實施例10-1~10-6之結果得知，當以上下導通 體4作為Au與W之複合構造時，亦可獲得與實施例1、6-1~6-5同樣的效果。
即，若考慮一邊抑制孔隙產生，一邊更加提升抑制在基板3表面7、8上所形成之噴鍍金屬層10、11、與在該噴鍍金屬層10上所形成之AuSn焊錫層12等發生龜裂的效果，作為Au與W複合構造的上下導通體4中Au的存在比率較佳係設定為3%以上、更佳係10%以上，且較佳係設定在88%以下、更佳係70%以下。
<實施例11>
除使Au熔滲於由Mo構成的多孔質構造體中，而將上下導通體作為Au與Mo的複合構造，且調整含有該Mo粉末的糊劑黏度或樹脂結合劑量等之外，其餘均與實施例1同樣地完成Au的存在比率為3%(實施例11-1)、10%(實施例11-2)、20%(實施例11-3)、30%(實施例11-4)、70%(實施例11-5)、及88%(實施例11-6)，具備有Au與Mo複合構造之上下導通體4的陶瓷佈線基板1，再形成噴鍍金屬層10、11，且對該噴鍍金屬層10、11施行圖案形成，並實施截面觀察1、2。將結果示於表10。
由表10的實施例11-1~11-6之結果得知，當以上下導通體4作為Au與Mo之複合構造時，亦可獲得與實施例1、6-1~6-5同樣的效果。
即，若考慮一邊抑制孔隙產生，一邊更加提升抑制在基板3表面7、8上所形成之噴鍍金屬層10、11、與在該噴鍍金屬層10上所形成之AuSn焊錫層12等發生龜裂的效果，作為Au與Mo複合構造的上下導通體4中Au的存在比率較佳係設定為3%以上、更佳係10%以上，且較佳係設定在88%以下、更佳係70%以下。
<實施例12>
除中間層5分別係形成厚度0.1μm的Co膜(實施例12-1)、Fe膜(實施例12-2)、Zr膜(實施例12-3)、Ta膜(實施例12-4)、Nb膜(實施例12-5)、Hf膜(實施例12-6)之外，其餘均與實施例1同樣地完成陶瓷佈線基板1，再形成噴鍍金屬層10、11，且對該噴鍍金屬層10、11施行圖案形成，並實施截面觀察1、2。將結果與實施例1的結果合併示於表11中。
由表11的結果得知，中間層5不僅W，Co、Fe、Zr、Ta、Nb、及Hf亦可發揮同等的機能。
<實施例13>
除中間層5分別係形成厚度0.1μm的Re膜(實施例13-1)、Os膜(實施例13-2)、Ir膜(實施例13-3)、及Ru膜(實施例13-4)，以及密接層6與中間層5的成膜方法係使用真空蒸鍍法之外，其餘均與實施例1同樣地完成陶瓷佈線基板1，再形成噴鍍金屬層10、11，且對該噴鍍金屬層10、11施行圖案形成，並實施截面觀察1、2。將結果與實施例1的結果合併示於表12中。
另外，利用真空蒸鍍法施行的膜形成，蒸發源係使用各自元素的粉末或細線，在到達真空度1×10-5Pa下，利用電子束加熱坩堝內的蒸發源使溶解而實施。
由表12的結果得知，中間層5係Re、Os、Ir、及Ru亦可發揮同等的機能。
<實施例14>
除在噴鍍金屬層10上，取代AuSn焊錫箔，而利用真空蒸鍍法形成厚度5μm之AuSn焊錫層12外，其餘均與實施例1同樣地實施截面觀察1、2(實施例14-4)。
再者，除調整含有成為多孔質構造體基礎之W粉末的糊劑黏度或樹脂結合劑量等，在具有Cu與W複合構造的上下導通體4中，Cu的存在比率為3%(實施例14-1)、10%(實施例14-2)、20%(實施例14-3)、50%(實施例14-5)、70%(實施例14-6)、及88%(實施例14-7)之外，其餘均與實施例14-4同樣地實施截面觀察1、2。
將結果示於表13。
由表14的結果得知，當AuSn焊錫層12的厚度在8μm以下時，若上下導通體4中Cu的存在比率在50%以下，便可更確實地防止該AuSn層或噴鍍金屬層10發生龜裂的情形。
1‧‧‧陶瓷佈線基板
2‧‧‧上下導通孔
3‧‧‧基板
4‧‧‧上下導通體
5‧‧‧中間層
6‧‧‧密接層
7、8‧‧‧表面

Claims (5)

  1. 一種陶瓷佈線基板，係包含有：基板，其係使含有從Al及Si所構成群組中選擇至少1種的陶瓷之前驅物，進行燒結而形成板狀；上下導通孔，其係在上述基板燒結後，貫通該基板厚度方向而形成；上下導通體，其係填充於上述上下導通孔中，由包含：從Cu、Ag、及Au所構成群組中選擇至少1種低電阻金屬、以及從W及Mo所構成群組中選擇至少1種高熔點金屬的複合材料構成；以及中間層，其係在上述上下導通體與基板之間，隔開上述二者間而配設，由從Mo、W、Co、Fe、Zr、Re、Os、Ta、Nb、Ir、Ru、及Hf所構成群組中選擇至少1種構成。
  2. 如申請專利範圍第1項之陶瓷佈線基板，其中，上述中間層的厚度係0.1μm以上。
  3. 如申請專利範圍第1或2項之陶瓷佈線基板，其中，上述基板係在至少其中一平面上具備有焊錫層；上述焊錫層的厚度係8μm以下；在上述上下導通體中上述低電阻金屬的比例係在50%以下。
  4. 一種半導體裝置，係在申請專利範圍第1至3項中任一項之陶瓷佈線基板上，搭載半導體元件。
  5. 一種陶瓷佈線基板之製造方法，係申請專利範圍第1至3項中任一項之陶瓷佈線基板的製造方法，包括有：使成為形成上述基板的陶瓷基礎之前驅物板體進行燒結，而形成該基板的步驟；貫通上述基板厚度方向而形成上下導通孔的步驟； 在上述上下導通孔內面，形成上述從Mo、W、Co、Fe、Zr、Re、Os、Ta、Nb、Ir、Ru、及Hf所構成群組中選擇至少1種構成的上述中間層的步驟；在上述上下導通孔內，填充入含有上述從W及Mo所構成群組中選擇至少1種高熔點金屬粉末的糊劑，使該粉末燒結，而形成由上述高熔點金屬構成多孔質構造體的步驟；以及在上述多孔質構造體中，使上述從Cu、Ag、及Au所構成群組中選擇至少1種低電阻金屬熔滲入，而形成上述上下導通體的步驟。
TW103100380A 2013-01-07 2014-01-06 陶瓷佈線基板，半導體裝置及陶瓷佈線基板之製造方法 TW201437184A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013000431 2013-01-07

Publications (1)

Publication Number Publication Date
TW201437184A true TW201437184A (zh) 2014-10-01

Family

ID=51062247

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103100380A TW201437184A (zh) 2013-01-07 2014-01-06 陶瓷佈線基板，半導體裝置及陶瓷佈線基板之製造方法

Country Status (7)

Country Link
US (1) US20150351241A1 (zh)
EP (1) EP2942808A4 (zh)
JP (1) JPWO2014106925A1 (zh)
KR (1) KR20150103653A (zh)
CN (1) CN104781928A (zh)
TW (1) TW201437184A (zh)
WO (1) WO2014106925A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6430886B2 (ja) * 2015-04-27 2018-11-28 京セラ株式会社 回路基板およびこれを備える電子装置
KR102504238B1 (ko) * 2016-03-08 2023-03-02 주식회사 아모센스 세라믹 기판의 비아홀 충진 방법
JP6918773B2 (ja) 2016-03-11 2021-08-11 日本碍子株式会社 接続基板の製造方法
JP6831832B2 (ja) 2016-03-11 2021-02-17 日本碍子株式会社 接続基板
JP6918774B2 (ja) * 2016-03-11 2021-08-11 日本碍子株式会社 接続基板
JP6936040B2 (ja) * 2016-04-28 2021-09-15 三ツ星ベルト株式会社 メタライズ基板及びその製造方法
KR102357629B1 (ko) * 2017-04-05 2022-02-04 주식회사 아모센스 세라믹 기판 제조 방법
CN108990254B (zh) * 2017-06-01 2021-04-16 瑷司柏电子股份有限公司 内建纵向散热陶瓷块印刷电路板及具该电路板的电路组件
US10959320B2 (en) * 2017-08-29 2021-03-23 Kyocera Corporation Circuit board and electronic device including circuit board
US10269678B1 (en) * 2017-12-05 2019-04-23 Nxp Usa, Inc. Microelectronic components having integrated heat dissipation posts, systems including the same, and methods for the fabrication thereof
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
DE102019135171A1 (de) * 2019-12-19 2021-06-24 Rogers Germany Gmbh Lotmaterial, Verfahren zur Herstellung eines solchen Lotmaterials und Verwendung eines solchen Lotmaterials zur Anbindung einer Metallschicht an eine Keramikschicht
DE102020201868A1 (de) * 2020-02-14 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Schaltungsträger mit einem wärmeleitfähigen gedruckten Metall-Inlay
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
WO2023159079A1 (en) * 2022-02-18 2023-08-24 Kuprion, Inc. Metallized vias in glass and silicon substrates, interposers, and methods for production thereof
CN116454040B (zh) * 2023-06-15 2023-10-31 湖南大学 一种功率半导体器件封装结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5921032A (ja) * 1982-07-26 1984-02-02 Sumitomo Electric Ind Ltd 半導体装置用基板
US4942076A (en) 1988-11-03 1990-07-17 Micro Substrates, Inc. Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same
JPH05267849A (ja) 1992-03-19 1993-10-15 Fujitsu Ltd セラミックス多層回路基板の製造方法
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
JPH07105464B2 (ja) * 1992-12-04 1995-11-13 住友電気工業株式会社 半導体素子搭載用半導体装置
JPH0786741A (ja) * 1993-09-09 1995-03-31 Fujitsu Ltd セラミックス多層基板の製造方法及びセラミックス多層基板
JPH0823170A (ja) * 1994-07-07 1996-01-23 Fujitsu Ltd セラミック多層基板及びその製造方法
JP3827447B2 (ja) 1998-06-29 2006-09-27 京セラ株式会社 多層配線基板およびその製造方法
DE10141910B4 (de) * 2000-08-28 2008-10-16 Kyocera Corp. Glaskeramiksinterprodukt und Verfahren zu seiner Herstellung
JP4030285B2 (ja) * 2001-10-10 2008-01-09 株式会社トクヤマ 基板及びその製造方法
JP3509809B2 (ja) * 2002-04-30 2004-03-22 住友電気工業株式会社 サブマウントおよび半導体装置
JP2008159969A (ja) * 2006-12-26 2008-07-10 Kyocera Corp 回路基板、電子装置および回路基板の製造方法
US7749592B2 (en) * 2007-02-06 2010-07-06 Tdk Corpoation Multilayer ceramic substrate
US7456503B1 (en) * 2007-10-09 2008-11-25 National Semiconductor Corporation Integrated circuit package
JP2012156314A (ja) * 2011-01-26 2012-08-16 Kyocera Corp 多層配線基板
JP5516608B2 (ja) * 2012-01-16 2014-06-11 株式会社デンソー セラミック積層基板の製造方法

Also Published As

Publication number Publication date
US20150351241A1 (en) 2015-12-03
JPWO2014106925A1 (ja) 2017-01-19
EP2942808A4 (en) 2016-11-16
CN104781928A (zh) 2015-07-15
EP2942808A1 (en) 2015-11-11
KR20150103653A (ko) 2015-09-11
WO2014106925A1 (ja) 2014-07-10

Similar Documents

Publication Publication Date Title
TW201437184A (zh) 陶瓷佈線基板，半導體裝置及陶瓷佈線基板之製造方法
TWI536877B (zh) 陶瓷通孔基板、金屬化陶瓷通孔基板、此等之製造方法
US5029242A (en) Glass-ceramic structure and method for making same
US20130313687A1 (en) Through via/the buried via elrctrolde material and the said via structure and the said via manufacturing method
EP0332559A2 (en) Method of manufacturing a substrate for carrying and electrically interconnecting electronic devices
JP5641451B2 (ja) 金属セラミック基板
JP2013165265A5 (zh)
TW201340795A (zh) 金屬配線用轉印基板及藉由該轉印基板形成金屬配線之方法
JP2004303818A (ja) ヒートスプレッダモジュールの製造方法及びヒートスプレッダモジュール
KR20080092910A (ko) 메탈라이즈드 세라믹스 기판의 제조 방법, 그 방법에 의해제조된 메탈라이즈드 세라믹스 기판, 및 패키지
WO2001006559A1 (en) Wafer prober
US9282638B2 (en) Electrode, electrode material, and electrode formation method
JP5820092B1 (ja) セラミック配線基板
JP6134884B2 (ja) 電極、電極材料及び電極形成方法
JP5828391B2 (ja) 接合冶具およびそれを用いた接合冶具ユニット
JP5265256B2 (ja) セラミック配線基板
TWI590315B (zh) The structure of the electrode, the constituent material and the manufacturing method thereof
JP2009218287A (ja) スルーホール充填基板およびその製造方法
JP3554195B2 (ja) 配線基板
JP3898482B2 (ja) 配線基板
JP3792642B2 (ja) 配線基板およびその製造方法
JP2541823B2 (ja) セラミック配線基板
JP2005244005A (ja) 回路基板の製造方法および回路基板
JP2000100919A (ja) 静電チャックおよびその製造方法
JP2004238264A (ja) 金属化層を有するセラミックス焼結体及びその製造方法