KR102504238B1 - 세라믹 기판의 비아홀 충진 방법 - Google Patents

세라믹 기판의 비아홀 충진 방법 Download PDF

Info

Publication number
KR102504238B1
KR102504238B1 KR1020160027539A KR20160027539A KR102504238B1 KR 102504238 B1 KR102504238 B1 KR 102504238B1 KR 1020160027539 A KR1020160027539 A KR 1020160027539A KR 20160027539 A KR20160027539 A KR 20160027539A KR 102504238 B1 KR102504238 B1 KR 102504238B1
Authority
KR
South Korea
Prior art keywords
via hole
ceramic substrate
conductor
deposition
plating
Prior art date
Application number
KR1020160027539A
Other languages
English (en)
Other versions
KR20170104757A (ko
Inventor
우경환
박익성
조현춘
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR1020160027539A priority Critical patent/KR102504238B1/ko
Priority to US16/082,931 priority patent/US20190096696A1/en
Priority to JP2018547348A priority patent/JP6645678B2/ja
Priority to PCT/KR2017/002529 priority patent/WO2017155310A1/ko
Priority to CN201780027568.4A priority patent/CN109075125B/zh
Publication of KR20170104757A publication Critical patent/KR20170104757A/ko
Application granted granted Critical
Publication of KR102504238B1 publication Critical patent/KR102504238B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 세라믹 기판의 비아홀 충진 방법 및 이를 이용하여 충진된 세라믹 기판의 비아홀 충진체에 관한 것으로 세라믹 기재에 비아홀을 형성하고, 상기 비아홀 내에 도전체를 형성한 후 진공 상태에서 상기 도전체를 멜팅시키고 다시 냉각시킴으로써 세라믹 기판의 비아홀을 기공없이 간단하게 도전체로 충진시킬 수 있어 세라믹 기판의 제조과정을 단순화하고, 제조 비용을 절감하며, 세라믹 기판의 작동 신뢰성을 향상시키고, 고전력 반도체 모듈에서 사용 시 안정적인 작동 신뢰성을 확보한다.

Description

세라믹 기판의 비아홀 충진 방법{Plugging Method for Via Hall of Ceramic Board}
본 발명은 세라믹 기판의 비아홀 충진 방법 및 이를 이용하여 충진된 세라믹 기판의 비아홀 충진체에 관한 것으로 더 상세하게는 세라믹 기판의 비아홀을 기공없이 충진시킬 수 있게 하는 세라믹 기판의 비아홀 충진 방법 및 이를 이용하여 충진된 세라믹 기판의 비아홀 충진체에 관한 것이다.
일반적으로 세라믹 기재의 일 예로, 세라믹 기재에 동박과 같은 금속박을 일체로 부착시킨 세라믹 DBC 기판 또는 세라믹 기재 상에 구리 도금층을 형성한 세라믹 DPC이 많이 이용되고 있으며, 상기 세라믹 DBC 기판 또는 세라믹 DPC 기판은 반도체 전력 모듈 등에서 사용되는 것으로서 리드를 기존의 방열소재 위에 배치하는 경우 보다 높은 방열 특성을 가질 뿐만 아니라, 방열판의 접착상태에 대한 검사 공정을 필요로 하지 않기 때문에 신뢰성이 향상되고 생산성과 일관성이 향상된 반도체 전력 모듈 등을 제공할 수 있다는 장점을 가진 기판이다.
상기 세라믹 DBC 기판 또는 세라믹 DPC 기판은 전기 자동차의 증가와 함께 자동차의 전력 반도체 모듈로 사용 범위가 점차 확산되고 있다.
상기 세라믹 DBC 기판 또는 세라믹 DPC 기판은 세라믹 기재와 구리 동박을 고온의 소성 공정을 통한 계면 결합으로 제조되고 있다.
상기 세라믹 DBC 기판 또는 세라믹 DPC 기판을 포함한 세라믹 기판에서 세라믹 기재의 양면에 형성되는 회로패턴을 전기적으로 연결하기 위한 비아홀은 주로 레이저 가공으로 형성된 후 내부에 도전체를 도금으로 형성하거나 도전성 페이스트로 형성하고 있다.
그러나, 레이저로 가공되는 상기 세라믹 기판의 비아홀은 세라믹 기재의 일면에서 타면 측으로 점차 직경이 좁아지는 형태로 형성되어 도금이나 도전성 페이스트를 이용하여 내부에 도전체를 형성하는 경우 도전체가 완전히 충전되지 못하고 내부에 기공이 다수 형성되는 문제점이 있었다.
반도체 전력 모듈 등에 사용되는 상기 세라믹 기판의 경우 사용 전력의 크기가 커질수록 안정적인 작동 신뢰성을 확보해야 하는데 상기 비아홀 내에 기공이 형성되는 경우 사용되는 전력의 크기가 기설정 이상인 경우 작동 신뢰성을 확보하기 어려운 문제점이 있다.
또한, 상기 세라믹 기판의 경우 상기 비아홀 내에 도전체를 형성하는 과정에서 도전체 내에 큰 공동이 형성될 수도 있어 이 경우 세라믹 기판의 작동 신뢰성을 크게 저하시키는 문제점이 있다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 비아홀 내의 도전체를 진공 멜팅시켜 세라믹 기판의 비아홀을 기공없이 충진시킬 수 있게 하는 세라믹 기판의 비아홀 충진 방법 및 이를 이용하여 충진된 세라믹 기판의 비아홀 충진체를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 세라믹 기판의 비아홀 충진 방법은, 세라믹 기재에 비아홀을 형성하는 비아홀 형성단계, 상기 비아홀 내에 도전체를 형성하는 도전체 형성단계 및 진공 상태에서 상기 도전체를 멜팅시키고 다시 냉각시키는 진공 멜팅단계를 포함하는 것을 특징으로 한다.
본 발명에서 상기 비아홀 형성단계는 레이저 가공을 통해 상기 세라믹 기재의 양면을 관통하는 비아홀을 형성할 수 있다.
본 발명에서 상기 비아홀은 일면에서 다른 면으로 갈수록 직경이 점차 작아지게 형성될 수 있다.
본 발명에서 상기 도전체 형성단계는 상기 비아홀의 내주면에 물리증착법으로 제1증착 도전층을 형성하는 제1증착과정, 상기 비아홀의 내부에서 상기 제1증착 도전층 상에 물리증착법으로 제2증착 도전층을 형성하는 제2증착과정 및 상기 비아홀 내에 도금으로 도금체를 형성하는 도금과정을 포함하며, 상기 진공 멜팅단계는 상기 도금체를 진공 멜팅시킬 수 있다.
본 발명에서 상기 물리증착법은 진공증착, 열증착(Evaporation), 이빔(ebeam)증착, 레이저(laser) 증착, 스퍼터링(Sputtering), 아크이온플레이팅(Arc Ion Plating) 중 어느 하나일 수 있다.
본 발명에서 상기 도전체를 형성하는 단계는 상기 세라믹 기재의 양면에 각각 회로패턴 형성을 위한 전극층을 함께 형성할 수 있다.
본 발명에서 상기 제1증착과정은 상기 제1증착 도전층과 함께 상기 세라믹 기재의 일면에 제1증착 전극층을 증착하여 형성하고, 상기 제2증착과정은 상기 제2증착 도전층과 함께 상기 제1증착 전극층 상에 제2증착 전극층을 증착하여 형성하고, 상기 도금과정은 상기 도전체와 함께 상기 제2증착 전극층 상에 도금 전극층을 도금으로 형성하여 상기 세라믹 기재의 양면에 각각 회로패턴 형성을 위한 전극층을 함께 형성할 수 있다.
본 발명의 일 실시예에 의한 세라믹 기판의 비아홀 충진 방법은 상기 진공 멜팅단계 이후에 상기 전극층을 연마하여 평탄화하는 단계를 더 포함할 수 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 세라믹 기판의 비아홀 충진체는 세라믹 기재의 비아홀 내에 충진되는 도전체를 포함하는 세라믹 기판의 비아홀 충진체이며, 상기 도전체는 금속이 멜팅된 후 다시 경화된 멜팅조직을 가지는 것을 특징으로 한다.
본 발명에서 상기 도전체는 상기 비아홀 내부를 완전히 채우게 형성될 수 있다.
본 발명에서 상기 도전체는 상기 비아홀의 내주면에 증착되어 형성되는 제1증착 도전층, 상기 제1증착 도전층 상에 증착되어 형성되는 제2증착 도전층, 상기 비아홀 내에 형성되는 도금체를 포함하며, 상기 도금체는 상기 제2증착 도전층과 맞붙어 상기 비아홀 내에 충진되며, 금속이 멜팅된 후 다시 경화된 멜팅조직을 가질 수 있다.
본 발명의 일 실시예에 의한 세라믹 기판의 비아홀 충진체는 상기 세라믹 기재의 양면에 각각 회로패턴 형성을 위해 형성되는 전극층을 더 포함할 수 있다.
본 발명에서 상기 전극층은 상기 세라믹 기재의 양면에 각각 증착된 제1증착 전극층, 상기 세라믹 기재의 양면에서 상기 제1증착 전극층 상에 증착된 제2증착 전극층 및 상기 제2증착 전극층 상에 도금된 도금 전극층을 포함할 수 있다.
본 발명에서 상기 비아홀은 일면에서 다른 면으로 갈수록 직경이 점차 작아지게 형성될 수 있다.
본 발명은 비아홀 내의 도전체를 진공 멜팅시켜 세라믹 기판의 비아홀을 기공없이 간단하게 충진시킬 수 있어 세라믹 기판의 제조과정을 단순화하고, 제조 비용을 절감하는 효과가 있다.
본 발명은 세라믹 기판의 비아홀 내에 도전체를 기공없이 완전히 충진하여 세라믹 기판의 작동 신뢰성을 향상시키고, 고전력 반도체 모듈에서 사용 시 안정적인 작동 신뢰성을 확보하는 효과가 있다.
도 1은 본 발명에 따른 세라믹 기판의 비아홀 충진 방법의 일 실시예를 도시한 공정도.
도 2는 본 발명에 따른 세라믹 기판의 비아홀 충진 방법의 일 실시예를 도시한 개략도.
도 3은 본 발명에 따른 세라믹 기판의 비아홀 충진체의 일 실시예를 도시한 단면도.
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
본 발명에 따른 세라믹 기판의 비아홀 충진 방법의 일 실시예를 도시한 공정도이고, 도 2는 본 발명에 따른 세라믹 기판의 비아홀 충진 방법의 일 실시예를 도시한 개략도이다.
도 1 및 도 2를 참고하면 본 발명의 일 실시예에 의한 세라믹 기판의 비아홀 충진 방법은, 세라믹 기재(10)에 비아홀(11)을 형성하는 비아홀 형성단계(S100), 상기 비아홀(11) 내에 도전체(20)를 형성하는 도전체 형성단계(S200), 진공 상태에서 상기 도전체(20)를 멜팅시키고 다시 냉각시키는 진공 멜팅단계(S300)를 포함한다.
상기 비아홀 형성단계(S100)는 레이저 가공을 통해 상기 세라믹 기재(10)의 양면을 관통하는 비아홀(11)을 형성하는 것을 일 예로 한다.
상기 비아홀 형성단계(S100)는 레이저 가공 이외에 드릴 가공으로 형성될 수도 있다.
상기 비아홀 형성단계(S100)는 드릴 또는 레이저를 이용하여 상기 세라믹 기재(10)의 필요한 부분 즉, 기설정된 회로설계에 따른 위치에 형성된다. 상기 비아홀(11)은 상기 세라믹 기재(10)의 양면에 각각 형성되는 회로패턴을 전기적으로 연결하기 위해 형성되는 것이다.
상기 비아홀 형성단계(S100)는 레이저를 이용하여 비아홀(11)을 형성하는 경우 일면에서 다른 면으로 갈수록 직경이 점차 작아지는 형상을 가지도록 형성되는 것을 일 예로 한다.
상기 도전체 형성단계(S200)는 상기 비아홀(11) 내에 상기 세라믹 기재(10)의 양면에 각각 형성되는 회로패턴을 전기적으로 연결하기 위한 도전체(20)를 형성하는 것으로, 도금으로 상기 도전체(20)를 형성하거나, 도전성 분말과 바인더를 포함하는 도전성 페이스트를 채워 형성하는 것을 일 예로 한다.
상기 도전체 형성단계(S200)는, 상기 비아홀(11)의 내주면에 물리증착법으로 제1증착 도전층(21)을 형성하는 제1증착과정(S210), 상기 비아홀(11)의 내부에서 상기 제1증착 도전층(21) 상에 물리증착법으로 제2증착 도전층(22)을 형성하는 제2증착과정(S220), 상기 비아홀(11) 내에 도금으로 도금체(23)를 형성하는 도금과정(S230)을 포함할 수 있다.
상기 물리증착법은 0초과 10㎛ 이하의 두께로 각각 상기 제1증착 도전층(21)과 상기 제1증착 도전층(21)을 형성하는 것으로 진공증착, 열증착(Evaporation), 이빔(ebeam)증착, 레이저(laser) 증착, 스퍼터링(Sputtering), 아크이온플레이팅(Arc Ion Plating) 중 어느 하나인 것을 일 예로 한다.
상기 제1증착과정(S210)은 Ti 등과 같이 상기 세라믹 기재(10)와의 결합력이 우수한 재료를 타겟재료로 하여 상기 비아홀(11)의 내주면에 물리 증착하여 상기 세라믹 기재(10)와 결합력이 우수한 상기 제1증착 도전층(21)을 형성하는 것이다.
또한, 상기 제2증착과정(S220)은 Cu, Ag, Au, Al 등와 같이 도금되어 형성되는 도금체(23) 즉, 상기 비아홀(11) 내에 형성되는 도전체(20)와 결합력이 우수한 재료를 타겟재료로 하여 상기 비아홀(11)의 내주면에서 상기 제1증착 도전층(21) 상에 물리 증착하여 상기 도금체(23)와 결합력이 우수한 상기 제2증착 도전층(22)을 형성하는 것이다.
상기 제2증착과정(S220)에서의 타겟재료는 도금되어 형성되는 도금체(23)에 따라 다양하게 변형실시될 수 있음을 밝혀둔다.
상기 도전체 형성단계(S200) 즉, 상기 제1증착과정(S210), 상기 제2증착과정(S220), 상기 도금과정(S230)은 상기 세라믹 기재(10)의 양면에 각각 회로패턴 형성을 위한 전극층(30)을 함께 형성할 수도 있음을 밝혀둔다.
즉, 상기 제1증착과정(S210), 상기 제2증착과정(S220), 상기 도금과정(S230)을 통해 상기 세라믹 기재(10)의 양면에 각각 회로패턴을 형성하기 위한 전극층(30)이 각각 함께 형성될 수 있는 것이다.
상기 제1증착과정(S210)은 상기 제1증착 도전층(21)과 함께 상기 세라믹 기재(10)의 일면에 제1증착 전극층(31)을 증착하여 형성하고, 상기 제2증착과정(S220)은 상기 제2증착 도전층(22)과 함께 상기 제1증착 전극층(31) 상에 제2증착 전극층(32)을 증착하여 형성하고, 상기 도금과정(S230)은 상기 도전체(20)와 함께 상기 제2증착 전극층(32) 상에 도금 전극층(33)을 도금으로 형성한다.
또한, 상기 세라믹 기재(10)의 양면을 마스킹한 상태에서 상기 도금과정(S230)을 수행하여 상기 세라믹 기재(10)의 양면에 회로패턴을 형성하기 위한 전극층(30)을 별도의 과정을 통해 형성할 수도 있음을 밝혀둔다. 이 경우 상기 세라믹 기재(10)의 양면에서 상기 비아홀(11)의 주변에 형성된 상기 제1증착 전극층(31)과 상기 제2증착 전극층(32)은 필요에 따라 에칭으로 제거될 수 있다.
상기 도금과정(S230)은 전해도금 또는 무전해도금으로 상기 비아홀(11) 내에 도금체(23)를 형성하는 것으로 상기 도금체(23)는 Cu, Ag, Au, Al 중 어느 하나이거나 Cu, Ag, Au, Al 중 어느 적어도 어느 하나를 포함한 합금인 것을 일 예로 하며 이외에도 도금으로 상기 비아홀(11) 내에서 상기 세라믹 기재(10)의 양면에 형성되는 회로패턴을 전기적으로 연결하는 도금체(23)를 형성할 수 있는 어떠한 재료도 사용이 가능함을 밝혀둔다.
상기 도금과정(S230)에서 상기 도금체(23) 내에는 기공 또는 공동이 형성될 수 있다. 특히 상기 비아홀(11)이 일면에서 다른 면으로 갈수록 직경이 점차 작아지는 형상을 가지는 경우 상기 도금체(23) 내에 기공 또는 공동이 더 많이 형성될 수 있다. 이는 도금 시 직경이 작은 부분이 먼저 채워지고 직경이 큰 부분이 나중에 채워지게 됨으로써 상기 도금체(23) 내에 기공 또는 공동이 더 쉽게 발생하는 것이다.
상기 진공 멜팅단계(S300)는 진공 상태의 진공챔버 내에서 상기 세라믹 기재(10)를 배치하고 상기 도전체(20)를 가열하여 멜팅 즉, 용융시키는 과정, 용융된 상기 도전체(20)를 냉각시켜 경화시키는 과정을 포함하여 상기 도전체(20) 내에 형성된 기공 또는 공동을 제거함으로써 상기 도전체(20)가 상기 비아홀(11) 내에 완전히 충진되게 한다.
상기 진공 멜팅단계(S300)는 상기 도금체(23)를 진공 멜팅시키는 것으로 상기 도금체(23)가 구리인 경우 800 ~ 1200℃ 내로 상기 도금체(23)를 가열하여 용융시키는 것을 일 예로 하며, 상기 진공 멜팅단계(S300)는 진공상태에서 상기 도전체(20)를 용융점 이상으로 가열하여 멜팅 즉, 용융시킴으로써 상기 도전체(20) 내의 기공 또는 공동을 제거하는 것이다.
상기 진공 멜팅단계(S300)는 상기 도금체(23)만 국부적으로 가열할 수 있다.
또한, 상기 도전체(20)를 형성하는 단계 즉, 상기 제1증착과정(S210), 상기 제2증착과정(S220), 상기 도금과정(S230)은 상기 세라믹 기재(10)의 양면에 각각 회로패턴 형성을 위한 전극층(30)을 함께 형성된 경우 상기 진공 멜팅단계(S300) 이후에 상기 전극층(30)을 연마하여 평탄화하는 단계(미도시)를 더 포함할 수도 있다.
이는 상기 진공 멜팅단계(S300)에서 상기 도전체(20)와 함께 상기 전극층(30)의 일부가 멜팅되어 표면에 불규칙한 돌기가 형성될 수 있기 때문이다.
한편, 도 3은 본 발명에 따른 세라믹 기판의 비아홀 충진체의 일 실시예를 도시한 단면도로써 도 3을 참고하면, 본 발명에 따른 세라믹 기판의 비아홀 충진 방법을 이용하여 충진된 세라믹 기판의 비아홀 충진체는 세라믹 기재(10)의 비아홀(11) 내에 충진되는 도전체(20)를 포함한다. 또한, 상기 도전체(20)는 금속이 멜팅된 후 다시 경화된 멜팅조직을 가지게 된다.
또한, 상기 도전체(20)는 상기 비아홀(11)의 내주면에 증착되어 형성되는 제1증착 도전층(21), 상기 제1증착 도전층(21) 상에 증착되어 형성되는 제2증착 도전층(22), 상기 비아홀(11) 내에 형성되는 도금체(23)를 포함하며 상기 도금체(23)는 상기 제2증착 도전층(22)과 맞붙어 상기 비아홀(11) 내에 충진되는 것을 일 예로 한다.
또한, 본 발명에 따른 세라믹 기판의 비아홀 충진제는 상기 세라믹 기재(10)의 양면에 각각 회로패턴 형성을 위해 형성되는 전극층(30)을 포함하고, 상기 전극층(30)은 상기 세라믹 기재(10)의 양면에 각각 증착된 제1증착 전극층(31), 상기 세라믹 기재(10)의 양면에서 상기 제1증착 전극층(31) 상에 증착된 제2증착 전극층(32), 상기 제2증착 전극층(32) 상에 도금된 도금 전극층(33)을 포함할 수도 있다.
상기 도전체(20)는 상기 비아홀(11) 내부를 완전히 채우게 형성되어 내부에 기공 또는 공동이 없는 형태인 것이다.
본 발명은 비아홀(11) 내의 도전체(20)를 진공 멜팅시켜 세라믹 기판의 비아홀(11)을 기공없이 간단하게 충진시킬 수 있어 세라믹 기판의 제조과정을 단순화하고, 제조 비용을 절감한다.
본 발명은 세라믹 기판의 비아홀(11) 내에 도전체(20)를 기공없이 완전히 충진하여 세라믹 기판의 작동 신뢰성을 향상시키고, 고전력 반도체 모듈에서 사용 시 안정적인 작동 신뢰성을 확보한다.
이와 같은 본 발명의 기본적인 기술적 사상의 범주 내에서, 당업계의 통상의 지식을 가진 자에게 있어서는 다른 많은 변형이 가능함은 물론이고, 본 발명의 권리범위는 첨부한 특허청구 범위에 기초하여 해석되어야 할 것이다.
10 : 세라믹 기재 11 : 비아홀
20 : 도전체 21 : 제1증착 도전층
22 : 제2증착 도전층 23 : 도금체
30 : 전극층 31 : 제1증착 전극층
32 : 제2증착 전극층 33 : 도금 전극층

Claims (14)

  1. 세라믹 기재에 비아홀을 형성하는 비아홀 형성단계;
    상기 비아홀 내에 도전체를 형성하는 도전체 형성단계; 및
    진공 상태에서 상기 도전체를 멜팅시키고 다시 냉각시키는 진공 멜팅단계를 포함하고,
    상기 도전체 형성단계는,
    상기 비아홀의 내주면에 물리증착법으로 제1증착 도전층과, 상기 세라믹 기재의 일면에 회로패턴 형성을 위한 제1증착 전극층을 함께 형성하는 제1증착과정;
    상기 비아홀의 내부에서 상기 제1증착 도전층 상에 물리증착법으로 제2증착 도전층과, 상기 제1증착 전극층 상에 회로패턴 형성을 위한 제2증착 전극층을 함께 형성하는 제2증착과정; 및
    상기 비아홀 내에 도금으로 도금체 및 상기 제2증착 전극층 상에 도금 전극층을 함께 형성하는 도금과정을 포함하며,
    상기 진공 멜팅단계는 상기 도금체를 진공 멜팅시키는 것을 특징으로 하는 것을 특징으로 하는 세라믹 기판의 비아홀 충진 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020160027539A 2016-03-08 2016-03-08 세라믹 기판의 비아홀 충진 방법 KR102504238B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160027539A KR102504238B1 (ko) 2016-03-08 2016-03-08 세라믹 기판의 비아홀 충진 방법
US16/082,931 US20190096696A1 (en) 2016-03-08 2017-03-08 Method for filling via hole of ceramic substrate and ceramic substrate via hole filler formed thereby
JP2018547348A JP6645678B2 (ja) 2016-03-08 2017-03-08 セラミック基板のビアホール充填方法及びこれを用いて充填されたセラミック基板のビアホール充填体
PCT/KR2017/002529 WO2017155310A1 (ko) 2016-03-08 2017-03-08 세라믹 기판의 비아홀 충진 방법 및 이를 이용하여 충진된 세라믹 기판의 비아홀 충진체
CN201780027568.4A CN109075125B (zh) 2016-03-08 2017-03-08 用于填充陶瓷衬底的通孔的方法以及由此形成的陶瓷衬底通孔填充物

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160027539A KR102504238B1 (ko) 2016-03-08 2016-03-08 세라믹 기판의 비아홀 충진 방법

Publications (2)

Publication Number Publication Date
KR20170104757A KR20170104757A (ko) 2017-09-18
KR102504238B1 true KR102504238B1 (ko) 2023-03-02

Family

ID=59790798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160027539A KR102504238B1 (ko) 2016-03-08 2016-03-08 세라믹 기판의 비아홀 충진 방법

Country Status (5)

Country Link
US (1) US20190096696A1 (ko)
JP (1) JP6645678B2 (ko)
KR (1) KR102504238B1 (ko)
CN (1) CN109075125B (ko)
WO (1) WO2017155310A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190048111A (ko) * 2017-10-30 2019-05-09 주식회사 아모센스 양면 세라믹 기판 제조방법, 그 제조방법에 의해 제조되는 양면 세라믹 기판 및 이를 포함하는 반도체 패키지
US20230403826A1 (en) * 2022-06-10 2023-12-14 Subtron Technology Co., Ltd. Heat dissipation substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289073A (ja) * 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法
JP2013232546A (ja) 2012-04-27 2013-11-14 Seiko Epson Corp ベース基板、電子デバイスおよびベース基板の製造方法
JP2014053594A (ja) * 2012-08-07 2014-03-20 Ebara Corp スルーホールの電気めっき方法及び電気めっき装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5458623A (en) * 1977-10-14 1979-05-11 Gni Pi Splavov Tsvet Metall Copper base alloy
JPH0464254A (ja) * 1990-07-04 1992-02-28 Ngk Insulators Ltd セラミック配線基板及びその製造方法
US5380678A (en) * 1991-03-12 1995-01-10 Yu; Chang Bilayer barrier metal method for obtaining 100% step-coverage in contact vias without junction degradation
JPH06283951A (ja) * 1993-03-26 1994-10-07 Citizen Watch Co Ltd 水晶部品の製造方法
JPH11163036A (ja) * 1997-09-17 1999-06-18 Tamura Seisakusho Co Ltd バンプ形成方法、はんだ接合用前処理方法、はんだ接合方法、バンプ形成装置、はんだ接合用前処理装置およびはんだ接合装置
US6583058B1 (en) * 1998-06-05 2003-06-24 Texas Instruments Incorporated Solid hermetic via and bump fabrication
US6518515B2 (en) * 1999-02-10 2003-02-11 Matsushita Electric Industrial Co, Ltd. Printed wiring board, and method and apparatus for manufacturing the same
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
US7375031B2 (en) * 2005-04-29 2008-05-20 Advanced Micro Devices, Inc. Technique for forming interconnect structures with reduced electro and stress migration and/or resistivity
US20060223311A1 (en) * 2005-03-31 2006-10-05 Wolfgang Buchholtz Technique for forming interconnect structures with reduced electro and stress migration and/or resistivity
US7948076B2 (en) * 2008-03-25 2011-05-24 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and vertical signal routing
KR100964030B1 (ko) * 2008-04-18 2010-06-15 성균관대학교산학협력단 알루미늄 호일을 이용한 관통형 전극 형성방법
KR101019154B1 (ko) * 2008-12-03 2011-03-04 삼성전기주식회사 인쇄회로기판 제조방법
JP2011097038A (ja) * 2009-10-02 2011-05-12 Ibiden Co Ltd セラミック配線基板およびその製造方法
JP5129284B2 (ja) * 2010-03-09 2013-01-30 日本電波工業株式会社 圧電振動子及び圧電振動子の製造方法
JP5845929B2 (ja) * 2012-01-27 2016-01-20 セイコーエプソン株式会社 ベース基板、電子デバイス、ベース基板の製造方法、及び電子デバイスの製造方法
WO2014106925A1 (ja) * 2013-01-07 2014-07-10 株式会社アライドマテリアル セラミック配線基板、半導体装置、およびセラミック配線基板の製造方法
JP2015080108A (ja) * 2013-10-17 2015-04-23 セイコーインスツル株式会社 パッケージの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289073A (ja) * 2002-01-22 2003-10-10 Canon Inc 半導体装置および半導体装置の製造方法
JP2013232546A (ja) 2012-04-27 2013-11-14 Seiko Epson Corp ベース基板、電子デバイスおよびベース基板の製造方法
JP2014053594A (ja) * 2012-08-07 2014-03-20 Ebara Corp スルーホールの電気めっき方法及び電気めっき装置

Also Published As

Publication number Publication date
JP6645678B2 (ja) 2020-02-14
KR20170104757A (ko) 2017-09-18
JP2019511115A (ja) 2019-04-18
CN109075125A (zh) 2018-12-21
CN109075125B (zh) 2023-08-25
WO2017155310A1 (ko) 2017-09-14
US20190096696A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
CN102299126A (zh) 散热基底以及制造该散热基底的方法
JP2011077225A (ja) 半導体装置と接続構造及びその製造方法
KR20170126469A (ko) 칩 배열 및 접촉 연결을 형성하는 방법
CN110574156A (zh) 具有安装在两个基体之间的构件的电子组件及其制造方法
KR102504238B1 (ko) 세라믹 기판의 비아홀 충진 방법
KR20140020114A (ko) 금속 방열기판 및 그 제조방법
KR102496716B1 (ko) 세라믹 기판 제조 방법
US8569164B2 (en) Through substrate structure, device package having the same, and methods for manufacturing the same
JP6550477B2 (ja) 開気孔接触片のガルバニック接合による部品の電気接触方法およびそれに対応する部品モジュール
CN110943001B (zh) 一种半导体器件封装及其制备方法
KR20100093492A (ko) 적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법
US10129987B2 (en) Circuit carrier and a method for producing a circuit carrier
KR101897641B1 (ko) 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지
JP2010192898A (ja) 少なくとも１つのコンポーネントを受け止めるための基板と、基板製造方法
CN211792251U (zh) 微电子封装的嵌入式铜结构
JP6374293B2 (ja) 配線基板、電子装置および電子モジュール
CN107516653A (zh) 小尺寸方形扁平无引脚型封装层间互连结构及制造方法
JP4388410B2 (ja) 多数個取り配線基板
JP5665479B2 (ja) 回路基板および電子装置
JP2006179782A (ja) 半導体基板の製造方法
KR101468920B1 (ko) 세라믹판과 금속기지 복합재료 방열판이 접합된 가압합침 일체형 다층방열기판 및 그 제조방법
US20240057255A1 (en) Method of manufacturing a printed circuit board assembly
JP2005191141A (ja) 多数個取り配線基板
KR20190048111A (ko) 양면 세라믹 기판 제조방법, 그 제조방법에 의해 제조되는 양면 세라믹 기판 및 이를 포함하는 반도체 패키지
KR20170104758A (ko) 복층구조를 가지는 금속기판 및 그 제조방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right