CN110574156A - 具有安装在两个基体之间的构件的电子组件及其制造方法 - Google Patents

具有安装在两个基体之间的构件的电子组件及其制造方法 Download PDF

Info

Publication number
CN110574156A
CN110574156A CN201880028556.8A CN201880028556A CN110574156A CN 110574156 A CN110574156 A CN 110574156A CN 201880028556 A CN201880028556 A CN 201880028556A CN 110574156 A CN110574156 A CN 110574156A
Authority
CN
China
Prior art keywords
gap
component
substrate
base body
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880028556.8A
Other languages
English (en)
Inventor
R.诺夫
B.米勒
J.斯特罗吉斯
K.威尔克
R.布兰克
M.弗兰克
P.弗吕霍夫
S.内瑞特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN110574156A publication Critical patent/CN110574156A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces

Abstract

本发明涉及一种具有构件(11)的电子组件，所述构件固持在第一基体(12)和第二基体(13)之间。按照本发明规定，第一基体(12)和构件(11)之间的缝隙(18)与通孔(21)相连，从而例如能够在充分利用作用在所述通孔(21)和缝隙(18)中的毛细力的情况下通过所述通孔计量加入焊料(24)。所述计量加入在此自动地实现，因为毛细力只在缝隙中起作用。通过自动地计量加入焊料能够有利地实现公差补偿，所述公差补偿由于不同的缝隙尺寸可能是必要的。本发明还涉及一种用于制造所述组件的方法，其中，接合辅助材料(24)尤其可以作为焊料通过选择性波峰焊进行使用。

Description

具有安装在两个基体之间的构件的电子组件及其制造方法
本发明涉及一种具有构件的电气组件，所述构件安装在第一基体和第二基体之间。所述构件在此与第一基体和第二基体接触。在此可以指的是电接触或者其它接触、例如导热的接触。此外，在第一基体和构件之间设置有缝隙，所述缝隙由接合辅助材料填充。所述接合辅助材料例如可以指的是粘合剂、可能是导电的粘合剂或者尤其是焊料。
本发明还涉及一种用于制造电气组件的方法，在所述方法中将构件、尤其是电子构件安装在第一基体和第二基体之间。在此，一方面在第二基体上接触构件并且另一方面也在第一基体上接触构件，方式是以接合辅助材料桥接或者说填补位于第一基体和构件之间的缝隙。
例如按照专利文献DE 10 2014 206 601 A1和DE 10 2014 206 606 A1描述了这种开篇所述类型的具有固持在两个基体之间的形式为功率半导体的电子构件的组件。
当在由两个基体、例如电路载体构成的腔室或者说空穴中双侧地接触构件、例如功率电子芯片(也称为裸芯片，bare dies)时，必须使腔室的安装高度与构件的厚度适配。在此，尤其是在多个构件布置在基体之间或者基体本身直接地相互连接时产生公差链。如果应当将腔室开设在其中一个基体、例如由玻璃纤维树脂复合材料制成的电路板中，则在制造该腔室时就已经出现公差。此外，由于公差的原因，构件也是不一样高的。因此在加工所述构件时可能出现大于100μm的公差。这些公差无法轻易地通过常用的烧结或者焊接连接的补偿方式补偿。因此例如可能发生的是，焊料在缝隙过小时侧向地从焊接连接中流出来或者在缝隙过大时没有足够的焊料存在于缝隙内。这两点都对构成的连接的导热能力和导电能力产生不良影响。
为了抵抗这种影响，可以测量每个腔室的深度和每个构件的高度，以便使焊料的施加单独地与存在的公差适配。但是在该方法中产生两个附加的工艺步骤、即测量和单独的焊料计量加入，这意味着附加的制造耗费。
另一种可行性在于，设置结构设计上的公差补偿。按照专利文献DE 102014 206608 A1例如可以规定，设置帽罩作为基体，所述帽罩由能够热学地软化或者热学地硬化的材料、即树脂或者热塑性的塑料构成。帽罩随即可以在与构件或者其它基体接合连接时被加热，使得所述帽罩能够塑性地变形并且以此方式在接合时补偿公差。然而如果应当在帽罩上实现电路，则该帽罩的结构是相对复杂的。
因此，本发明所要解决的技术问题在于，提供一种具有安装在两个基体之间的构件的电子组件，所述电子组件能够简便地安装并且在出现制造公差和装配公差时能够可靠地进行补偿。本发明所要解决的技术问题还在于，针对这种电子组件提供一种装配方法。
所述技术问题通过开篇给出的电子组件按照本发明由此解决，即第一基体具有通孔，所述通孔通入构件和第一基体之间的缝隙中并且由接合辅助材料封闭。所述孔在此也可以由接合辅助材料完全地或者部分地填充。但至少接合辅助材料必须填充所述缝隙。所述孔在此用于从外向缝隙中计量加入接合辅助材料。这具有的优点在于，能够预安装电子组件，其中，构件与第二基体接触并且由此在其位置中固定。在此产生具有存在公差的缝隙尺寸的缝隙，所述缝隙尺寸被所有产生的公差的总和影响。公差可能首先在形成于第一基体和第二基体之间的腔室的高度、构件的高度和在构件与第二电路载体之间的连接位置以及可能在第一基体与第二基体之间的连接中产生。这些公差现在能够通过经由通孔从外部计量加入适量的接合辅助材料进行补偿。
在此使用一种解决上述技术问题的用于制造电子组件的方法。在该方法中，接合辅助材料通过通孔填充到缝隙中，其中，准确地计量加入接合辅助材料，使得在构件和基体之间形成期望的连接。在此特别有利的是，在充分利用毛细效应的情况下在缝隙中计量加入接合辅助材料。由此自动地得出需要计量加入的量，因为接合辅助材料由于毛细力无法从缝隙和通孔中溢出。接合辅助材料随即固化。如果例如涉及传导粘合剂，则所述传导粘合剂硬化。如果涉及焊料，则所述焊料在缝隙中凝固。
按照所述方法的一种有利的设计方案，接合辅助材料的计量加入可以通过分配(Dispensen)实现。接合辅助材料在此通过适宜的计量装置被置入通孔中并且通过毛细效应被吸入缝隙中。按照本发明的另一种设计方案，可以通过选择性波峰焊实现计量加入。在该方法中，由熔融的焊料形成的选择性焊波靠近通孔并且所述焊料通过所述通孔被吸入缝隙中。接着可以有利地在外部通过电绝缘材料封闭通孔，以便确保向外的电绝缘性。
如果缝隙应当被焊料填充，则本发明的一种设计方案规定，以金属层涂覆通孔的壁。金属层能够轻易地被焊料润湿，从而由于毛细力使所述焊料能够轻易地被吸入通孔中。金属层例如可以如电路板的通孔敷镀或者说金属化通孔那样构造。缝隙自然也被金属化，这一方面通过构件的金属化并且另一方面通过基体在缝隙的区域中的金属化实现。缝隙能够以此方式用于在构件和基体之间构成导电的连接，其中，在第一基体上实现了用于对构件进行电路连接的电路结构。
按照本发明的一种特别有利的设计方案，金属层围绕通孔的边缘引出到第一基体的与缝隙对置或者说相反的外侧上。这例如可以由此实现，即围绕通孔的边缘在外侧上构成环形的金属化结构。所述金属化结构与通孔中的金属层接触。这在例如第一基体的外侧与选择性焊波接触时有助于向缝隙和通孔中计量加入焊料。
按照本发明的另一种设计方案规定，第一基体或者第二基体由陶瓷构成。所述陶瓷例如可以用银或者铜涂覆金属层。此外，所述陶瓷可以设计为电路载体，在所述电路载体上实现了功率电子电路。陶瓷在此实现了相对好的散热。此外可以规定，第一基体或者第二基体由电路板构成。所述电路板可以有利地用于产生凹处，所述凹处形成用于构件的腔室。所述腔室能够在优选由纤维强化的树脂构成的电路板材料中以合理的制造耗费制造。作为电路板材料例如可以使用所谓的FR4材料。在此指的是基于环氧树脂的以玻璃纤维强化的塑料，所述环氧树脂是不易燃的。所述材料通常用铜涂层、优选具有由镍金合金、锡或者银构成的表面涂层。
此外可以有利地规定，第一基体或者第二基体由冷却体或者说散热体构成。散热体通常能够良好导热地连接在构件上。这尤其也可以通过使用接合辅助材料实现。
针对第一基体和第二基体存在特别有利的配对。例如第一基体可以是电路板并且第二基体由陶瓷构成。另一种可行性在于，第一基体是电路板并且第二基体是散热体或者相反地第二基体是电路板并且第一基体是散热体。
以下根据附图描述本发明的其它细节。相同的或者对应的附图元素分别配设相同的附图标记并且仅针对如何在多个单独的附图之间产生区别进行多次阐述。在附图中：
图1和图2分别在剖视图中示出了按照本发明的组件的实施例并且
图3和图4分别在剖视图中在具有代表性的制造步骤中示出了按照本发明的方法的实施例。
在图1中示出了电子组件，在所述电子组件中，形式为半导体芯片的构件11固持在形式为电路板的第一基体12和形式为陶瓷电路载体的第二基体13之间。在第二基体13上借助烧结连接14电接触所述构件11。此外，第一基体12和第二基体13通过焊接连接15直接相互电接触。在第一基体12和第二基体13之间构成腔室16，所述腔室16由第一基体中的凹部构成。电子的构件11也位于该腔室16中。然而在电子的构件11和构成腔室16的凹部的底部17之间形成缝隙18，其中，所述缝隙18以构件11的金属化结构19和底部17的金属化结构20作为衬里。此外，通孔21通入缝隙18中，所述通孔21将第一基体12的外侧22与缝隙18相连。该通孔21以金属层23加衬，所述金属层23也在通孔21的边缘处延伸至第一基体12的外侧22上。在第一基体12中作为通孔金属化结构制造该金属层23。
缝隙18以及通孔21以接合辅助材料24填充，其中，在此可以指的是焊料或者传导粘合剂。典型的焊料是锡银铜合金、即所谓的SAC焊料。备选地可以使用铅焊料、例如锡铅合金或者锡铅银合金。此外，通孔21可选地在外侧22上用电绝缘材料25封闭，以便确保电绝缘性。这例如可以通过硅酮块或者环氧树脂粘合剂实现。
按照图2使用散热体作为第一基体12并且使用电路载体作为第二基体13，其中，所述电路载体可以设计为电路板或者陶瓷基体。在第二基体上设置有多个电子的构件11，由于公差t，所述构件11高度不同。在此涉及功率半导体。为了冷却所述构件11，第一基体设置为散热体的形式，其中，所述第一基体通过接合辅助材料24与构件11连接(可选地也使用绝缘材料25)。在图2中示出了如何以接合辅助材料均匀地填充由于公差t而高度不同地构造的缝隙18。所述接合辅助材料优选由焊料构成，因为焊料是良好的热导体。
从图3可以看到用于电子组件的可行的制造方法。在第一步骤中可以将构件11、第一基体12和第二基体13在图3所示的位置中装配。如此装配的组件随即能够以未详细示出的方式移动通过回流焊炉，其中，焊接连接15设计为扩散焊接连接。在冷却之后可以借助计量装置26将接合辅助材料分配到缝隙18中。所需的接合辅助材料量由于在缝隙18中作用的毛细效应自动地适配。
按照图4的组件可以如图3所描述地那样通过回流焊接进行预组装。接着翻转所述组件，从而使所述组件以外侧向下地定向。随即将选择性焊头27这样接近通孔21，使得选择性焊波28到达在图4中出于简洁性的原因未详细示出的金属层23(参见图1)。由于在通孔21和缝隙18中作用的毛细力和金属层的良好的可润湿性，液态的焊料被吸入缝隙中并且能够在那里凝固。

Claims (13)

1.一种具有构件(11)的电子组件，所述构件安装在第一基体(12)和第二基体(13)之间，其中，
·所述构件与第一基体(12)和第二基体(13)接触并且
·在第一基体(12)和构件之间设置有缝隙(18)，所述缝隙通过接合辅助材料(24)桥接，
·所述第一基体(12)具有通孔(21)，所述通孔通入缝隙(18)中并且由接合辅助材料(24)封闭，
其特征在于，所述第一基体(13)和第二基体(18)构成相对于周围环境封闭的腔室(16)。
2.根据前述权利要求之一所述的组件，其特征在于，所述第一基体(12)或者第二基体(13)由陶瓷构成。
3.根据前述权利要求之一所述的组件，其特征在于，所述第一基体(12)或者第二基体(13)由电路板构成。
4.根据前述权利要求之一所述的组件，其特征在于，所述第一基体(12)或者第二基体(13)由散热体构成。
5.根据前述权利要求之一所述的组件，其特征在于，所述构件(11)是半导体芯片。
6.根据前述权利要求之一所述的组件，其特征在于，以金属层(23)涂覆通孔(21)的壁。
7.根据权利要求6所述的组件，其特征在于，所述金属层(23)围绕通孔的边缘引出到第一基体(12)的与缝隙(18)对置的外侧(22)上。
8.根据前述权利要求之一所述的组件，其特征在于，在外部以电绝缘材料(25)封闭通孔(21)。
9.一种用于制造电子组件的方法，在所述方法中，构件(11)安装在第一基体(12)和第二基体(13)之间，其中，
·在第二基体(13)上接触所述构件并且
·通过接合辅助材料(24)桥接位于第一基体(12)和构件之间的缝隙(18)，
其特征在于，所述第一基体(12)具有通孔(21)，所述通孔通入缝隙(18)中并且接合辅助材料(24)通过所述通孔填充到缝隙(18)中。
10.根据权利要求9所述的方法，其特征在于，通过充分利用毛细效应在缝隙中计量加入所述接合辅助材料(24)。
11.根据权利要求10所述的方法，其特征在于，所述计量加入通过分配实现。
12.根据权利要求10所述的方法，其特征在于，所述计量加入通过选择性波峰焊实现。
13.根据权利要求9至12之一所述的方法，其特征在于，在以接合辅助材料(24)填充缝隙(18)之后，在外部以电绝缘材料(25)封闭所述通孔(21)。
CN201880028556.8A 2017-05-02 2018-04-20 具有安装在两个基体之间的构件的电子组件及其制造方法 Pending CN110574156A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP17169007.6 2017-05-02
EP17169007.6A EP3399546A1 (de) 2017-05-02 2017-05-02 Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung
PCT/EP2018/060138 WO2018202439A1 (de) 2017-05-02 2018-04-20 Elektronische baugruppe mit einem zwischen zwei substraten eingebauten bauelement und verfahren zu dessen herstellung

Publications (1)

Publication Number Publication Date
CN110574156A true CN110574156A (zh) 2019-12-13

Family

ID=58745010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880028556.8A Pending CN110574156A (zh) 2017-05-02 2018-04-20 具有安装在两个基体之间的构件的电子组件及其制造方法

Country Status (5)

Country Link
US (1) US20200152532A1 (zh)
EP (2) EP3399546A1 (zh)
JP (1) JP2020520553A (zh)
CN (1) CN110574156A (zh)
WO (1) WO2018202439A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7305044B2 (ja) * 2020-05-21 2023-07-07 三菱電機株式会社 電力回路装置
EP4012763A1 (de) 2020-12-09 2022-06-15 Siemens Aktiengesellschaft Halbleitermodul mit zumindest einem halbleiterelement
EP4012762A1 (de) 2020-12-09 2022-06-15 Siemens Aktiengesellschaft Halbleitermodul mit zumindest einem halbleiterelement
EP4084061A1 (de) * 2021-04-28 2022-11-02 Siemens Aktiengesellschaft Schaltungsträger sowie verfahren zum herstellen einer elektrischen verbindung mit diesem
EP4235771A1 (de) 2022-02-23 2023-08-30 Siemens Aktiengesellschaft Halbleiteranordnung mit zumindest einem halbleiterelement, einer ersten materiallage und einer zweiten materiallage
JP7298799B1 (ja) * 2022-10-26 2023-06-27 三菱電機株式会社 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183909A1 (en) * 2002-03-27 2003-10-02 Chia-Pin Chiu Methods and apparatus for disposing a thermal interface material between a heat source and a heat dissipation device
JP2004303869A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置およびその製造方法
JP2011258749A (ja) * 2010-06-09 2011-12-22 Mitsubishi Electric Corp 電子部品の実装方法、電子部品の取り外し方法及び配線板
JP2016152294A (ja) * 2015-02-17 2016-08-22 エスアイアイ・セミコンダクタ株式会社 電子部品および電子部品の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5958844A (ja) * 1982-09-29 1984-04-04 Toshiba Corp 密閉方法
JP4148201B2 (ja) * 2004-08-11 2008-09-10 ソニー株式会社 電子回路装置
WO2006077755A1 (ja) * 2005-01-20 2006-07-27 A.L.M.T.Corp. 半導体装置用部材とその製造方法
TWI369767B (en) * 2008-03-11 2012-08-01 Advanced Semiconductor Eng Heat sink structure and semiconductor package as well as method for configuring heat sinks on a semiconductor package
JP2013069858A (ja) * 2011-09-22 2013-04-18 Seiko Epson Corp 電子デバイスおよびその製造方法、並びに、電子機器
DE102012219145A1 (de) * 2012-10-19 2014-05-08 Robert Bosch Gmbh Elektronikanordnung mit reduzierter Toleranzkette
DE102014206606A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements auf einem Substrat
DE102014206608A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube
DE102014206601A1 (de) 2014-04-04 2015-10-08 Siemens Aktiengesellschaft Verfahren zum Montieren eines elektrischen Bauelements, bei der eine Haube zum Einsatz kommt, und zur Anwendung in diesem Verfahren geeignete Haube

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183909A1 (en) * 2002-03-27 2003-10-02 Chia-Pin Chiu Methods and apparatus for disposing a thermal interface material between a heat source and a heat dissipation device
JP2004303869A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体装置およびその製造方法
JP2011258749A (ja) * 2010-06-09 2011-12-22 Mitsubishi Electric Corp 電子部品の実装方法、電子部品の取り外し方法及び配線板
JP2016152294A (ja) * 2015-02-17 2016-08-22 エスアイアイ・セミコンダクタ株式会社 電子部品および電子部品の製造方法

Also Published As

Publication number Publication date
JP2020520553A (ja) 2020-07-09
US20200152532A1 (en) 2020-05-14
EP3583621A1 (de) 2019-12-25
EP3399546A1 (de) 2018-11-07
WO2018202439A1 (de) 2018-11-08

Similar Documents

Publication Publication Date Title
CN110574156A (zh) 具有安装在两个基体之间的构件的电子组件及其制造方法
CN101609826B (zh) 功率半导体模块
US5783865A (en) Wiring substrate and semiconductor device
CN110517991B (zh) 金属陶瓷模块及其制造方法、电路板模块及其制造方法
US11062982B2 (en) Packaged semiconductor device with a particle roughened surface
US11437333B2 (en) Packaged semiconductor device with a reflow wall
JP2014503997A (ja) 電子デバイス、その製作方法、及び電子デバイスを備えているプリント基板
KR20140070584A (ko) 반도체 모듈, 회로기판
JP2008205356A (ja) 回路基板及び回路基板への電子部品実装方法
EP2355146A1 (en) Integrated circuit package
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
US8097944B2 (en) Semiconductor device
EP2200414A2 (en) Integrated circuit package
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
CN112928080A (zh) 半导体装置及半导体装置的制造方法
JP6391430B2 (ja) 電子制御装置およびその製造方法
JP6945513B2 (ja) 電子制御装置
US8453917B1 (en) Wave soldering of surface-mounting electronic devices on printed circuit board
CN110931449A (zh) 电源模块封装结构及电源模块的封装方法
JPH0831871A (ja) 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造
US20110174525A1 (en) Method and Electronic Assembly to Attach a Component to a Substrate
CN212322992U (zh) 一种封装基板、封装结构及线路板的焊接结构
CN205376504U (zh) 一种侧边润湿的圆片级芯片封装结构
JP2013115244A (ja) 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
JP2014216454A (ja) 電子装置の実装構造および電子装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20191213