TW201423965A - 半導體元件及固體攝像裝置 - Google Patents
半導體元件及固體攝像裝置 Download PDFInfo
- Publication number
- TW201423965A TW201423965A TW102127426A TW102127426A TW201423965A TW 201423965 A TW201423965 A TW 201423965A TW 102127426 A TW102127426 A TW 102127426A TW 102127426 A TW102127426 A TW 102127426A TW 201423965 A TW201423965 A TW 201423965A
- Authority
- TW
- Taiwan
- Prior art keywords
- electric field
- field control
- charge
- electrode
- range
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 295
- 230000005684 electric field Effects 0.000 claims abstract description 797
- 238000012546 transfer Methods 0.000 claims abstract description 456
- 230000008859 change Effects 0.000 claims abstract description 33
- 230000000903 blocking effect Effects 0.000 claims description 56
- 230000005540 biological transmission Effects 0.000 claims description 53
- 238000003384 imaging method Methods 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 10
- 230000003287 optical effect Effects 0.000 claims description 9
- 239000000969 carrier Substances 0.000 claims description 6
- 238000005259 measurement Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 4
- 230000003993 interaction Effects 0.000 claims description 3
- 230000000737 periodic effect Effects 0.000 claims description 3
- 238000003491 array Methods 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 18
- 239000010410 layer Substances 0.000 description 95
- 238000001444 catalytic combustion detection Methods 0.000 description 70
- 238000003860 storage Methods 0.000 description 59
- 238000006243 chemical reaction Methods 0.000 description 48
- 238000009826 distribution Methods 0.000 description 39
- 230000006870 function Effects 0.000 description 39
- 239000012535 impurity Substances 0.000 description 36
- 230000004048 modification Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 18
- 230000000694 effects Effects 0.000 description 15
- 238000005036 potential barrier Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 230000006698 induction Effects 0.000 description 11
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 9
- 229910001936 tantalum oxide Inorganic materials 0.000 description 9
- 238000000691 measurement method Methods 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000002829 reductive effect Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910052727 yttrium Inorganic materials 0.000 description 4
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000005570 vertical transmission Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QBAMSWGNEGKELL-LBWPDWBLSA-O [n'-[3-[1-[(2s,3s)-1-[4-[4-[4-[(2s,3s)-2-[4-[3-[[amino(azaniumyl)methylidene]amino]propyl]triazol-1-yl]-3-methylpentanoyl]piperazin-1-yl]-6-[2-[2-(2-prop-2-ynoxyethoxy)ethoxy]ethylamino]-1,3,5-triazin-2-yl]piperazin-1-yl]-3-methyl-1-oxopentan-2-yl]triazol Chemical compound [Cl-].N1([C@@H]([C@@H](C)CC)C(=O)N2CCN(CC2)C=2N=C(NCCOCCOCCOCC#C)N=C(N=2)N2CCN(CC2)C(=O)[C@H]([C@@H](C)CC)N2N=NC(CCCN=C(N)[NH3+])=C2)C=C(CCCN=C(N)[NH3+])N=N1 QBAMSWGNEGKELL-LBWPDWBLSA-O 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005421 electrostatic potential Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005571 horizontal transmission Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 230000003334 potential effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
- H01L27/14818—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14825—Linear CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/1485—Frame transfer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Abstract
本發明係一種半導體元件及固體攝像裝置，其課題為提供遍佈於電荷傳送方向之長距離而將電場作為一定者為容易，可迴避因界面缺陷等引起之問題的半導體元件，固體攝像裝置。解決手段為具備：傳送有在半導體範圍(34，35)中所定義之信號電荷的電荷傳送路徑，和呈夾持電荷傳送路徑地配列於半導體範圍上之一對的第1電場控制電極(42a，42b)，和與各第1電場控制電極(42a，42b)隔離，鄰接於各自加以配置之一對的第2電場控制電極(43a，43b)。對於第1電場控制電極(42a，42b)及第2電場控制電極(43a，43b)施加相互不同之電場控制電壓，經由使電荷傳送路徑之空乏化電位變化之時，控制有在半導體範圍中所傳送之信號電荷之移動。
Description
本發明係有關具有依序傳送由電子或電洞(孔)所成之信號電荷的機能之半導體元件，及將周期性配列此半導體元件或與此半導體元件等效之構造而構成之縱列單位，1次元或2次元地周期性配列之固體攝像裝置。
CMOS圖像感知器則成為全盛的時代，而活用CMOS之積體電路之特徵，具有電子開閉器機能之圖像感知器等之開發則進展著(參照專利文獻1)。或亦提案有MOS型或電荷結合元件(CCD)型之測距元件的3次元感知器(參照專利文獻2及3)。另一方面，CCD圖像感知器係對於高速電荷傳送，與可將電荷多段而無雜音增加地傳送之CMOS係有著沒有的優點，而期待有組合具有CCD與CMOS圖像感知器之優點的圖像感知器之開發。更且，在具備電子開閉器機能之圖像感知器或測距元件，或者3次元感知器中，使用MOS構造而將閘極電極正下方之電位控制於縱方向(垂直方向)而進行信號電荷之傳送的構造則成為必要(參照專利文獻4)。
另一方面，亦提案有為了高速度地讀取讀取對象物，而將配列於線上的CCD，更加複數列配置於垂直方向之時延積分(TDI：Time Delay Integration)機能之所附加的CCD(參照專利文獻5)。在TDI型之CCD中，在第1列的CCD所得到的攝像係直接傳送至第2列之CCD。在第2列之CCD中，對於從前列所傳送到的攝像，加算存積在第2列之CCD所得到之攝像，更加地傳送至第3列之CCD。在第n列之CCD中，將在第n列之CCD所得到之攝像，加算於在至第(n-1)列為止所累積之攝像，傳送至第(n+1)列。如為一定速度，一定方向進行移動之對象物，由配合攝影對象物之移動方向．速度與CCD的電荷傳送的方向．速度者，可僅CCD之垂直段的數而使對象物作反覆曝光．攝影者。即，在排列x列之CCD的TDI感知器中，所得到之攝像係因成為x倍而加以存積之故，由提升開閉器速度，期待有可得到未有搖晃的畫像，並且具有充分亮度之感度高的畫像。
但使用MOS構造而將閘極電極正下方之電位控制於縱方向(垂直方向)之情況，係對於閘極氧化膜與矽表面的界面係產生有界面缺陷或界面狀態(interface state)之故，而有產生於傳送路徑之雜音的問題。因此，依據歷史性的經緯時，在開發初期之CCD圖像感知器或開發初期之TDI型CCD中，有著因界面缺陷或界面狀態(interface state)等引起之雜音或暗電流的產生之問題，但此等問題係經由埋入通道構造等之採用而解決。
在利用光的飛行時間而取得距離畫像之光飛行時間型(TOF型)距離感知器中，亦使用MOS構造而將閘極電極正下方之電位控制於縱方向(垂直方向)。例如，提案有在具備埋入於p型半導體層上之n型的電荷生成埋入範圍，電荷傳送埋入範圍，電荷讀出埋入範圍，和被覆此等上方之絕緣膜，和配置於絕緣膜上，將信號電荷傳送至電荷傳送埋入範圍之傳送閘極電極，和配置絕緣膜上，將信號電荷傳送至電荷讀出埋入範圍之讀出閘極電極之構造中，在電荷生成埋入範圍，將脈衝光進行受光，在電荷生成埋入範圍正下方的半導體層，將光信號變換成信號電荷，測定從積存於電荷傳送埋入範圍之電荷的配分比至對象物為止之距離的CMOS測距元件或使用此之TOF型圖像感知器(參照專利文獻6)。在此等CMOS測距元件或使用此之TOF型圖像感知器中，亦擔心有因傳送閘極電極正下方之界面缺陷或界面狀態(interface state)等引起之雜音或暗電流的產生之問題。更且，使用如專利文獻6所記載之傳送閘極電極的情況係遍佈於長距離之電位梯度的控制則為困難，而遍佈於電荷傳送方向的長距離，將電場作為略一定之情況係現實上為難以達成。因此，在具有長電荷傳送路徑之測距元件等的半導體元件中，在電荷傳送路徑之途中載體則停止，產生有成為不易得到期待之性能的不佳情況。
然而，以往之CCD圖像感知器之製造工程與CMOS圖像感知器之製造工程係大為不同，而雖亦有混和
存在此等之圖像感知器的報告，但製造工程變長，光罩的片數亦變多，而在製造成本的點有著問題。
[專利文獻1]日本特開平11-177076號公報
[專利文獻2]美國專利第5856667號說明書
[專利文獻3]美國專利第6323942號說明書
[專利文獻4]美國專利第5986297號說明書
[專利文獻5]日本特開2010-278295號公報
[專利文獻6]國際公開第2007/119626號說明書
本發明之目的係提供：並非採用開發初期之CCD圖像感知器或TDI型CCD之經由埋入通道構造之低雜音化的手段，而經由其他手段之採用，而可迴避在半導體表面之界面，因界面缺陷或界面狀態(interface state)等引起之雜音或暗電流的產生之問題或傳送速度下降之問題，更且，對於TOF型距離感知器等必要之遍佈於電荷傳送方向之長距離，為了將電場作為略一定之電位分布之控制則為容易，在長電荷傳送路徑中，信號電荷可高速地傳送之半導體元件，及配列此半導體元件之複數個之低雜音，高分解能，回應速度快之固體攝像裝置者。
為了達成上述目的，本發明之第1形態係其內容為具備：(a)傳送有在半導體範圍中所定義之信號電荷之電荷傳送路徑，和(b)沿著與信號電荷之傳送方向正交之方向，平面圖案上，呈夾持電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的第1傳送控制電極，和(c)沿著傳送方向，與各第1傳送控制電極隔離，鄰接配置於各自，且沿著與傳送方向正交之方向，平面圖案上，呈夾持電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的第2傳送控制電極的半導體元件者。在有關此第1形態之半導體元件中，其特徵為於第1及第2傳送控制電極施加相互不同之電場控制電壓，經由使電荷傳送路徑之空乏化電位變化之時，控制在半導體範圍中所傳送之信號電荷之移動者。
本發明之第2形態係其內容為將有關第1形態之半導體元件複數個，配列於同一之半導體晶片上之固體攝像裝置者。
本發明之第3形態係其內容為包含：(a)傳送有在半導體範圍中所定義之信號電荷之電荷傳送路徑，和(b)沿著與信號電荷之傳送方向正交之方向，平面圖案上，呈夾持電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的第1電場控制電極，和(c)沿著傳送方向，與各第1電場控制電極隔離，鄰接配置於各自，且沿著與
傳送方向正交之方向，平面圖案上，呈夾持電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的第2電場控制電極的單位構造，沿著電荷傳送路徑而周期性配列之縱列作為單位縱列，將此單位縱列作為複數個配列之固體攝像裝置者。在有關第3形態之各固體攝像裝置的單位縱列中，在包含第1及第2電場控制電極之電場控制電極的周期性配列，於各電場控制電極施加相互不同之電場控制電壓，經由使電荷傳送路徑之空乏化電位變化之時，控制在各單位縱列之半導體範圍中所傳送之信號電荷之移動者為特徵。
本發明之第4形態係其內容為包含：(a)傳送有在半導體範圍中所定義之信號電荷之主電荷傳送路徑，和(b)沿著與主電荷傳送路徑之信號電荷之主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的第1電場控制電極，和(c)沿著主傳送方向，與各第1電場控制電極隔離，鄰接配置於各自，且沿著與主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的第2電場控制電極的單位構造，沿著主電荷傳送路徑而周期性配列之縱列作為單位縱列，將此單位縱列作為複數個配列之固體攝像裝置者。
於有關第4形態之各固體攝像裝置之內部的一部分，為了進行光飛行時間型距離測定，而與主電荷傳送路徑交叉，定義有信號電荷則沿著垂直交叉於主轉送方
向之方向交互加以傳送之電荷調制用傳送路徑。並且，在單位縱列的內部，沿著主傳送方向，平面圖案上，更具備呈夾持電荷調制用傳送路徑地藉由絕緣膜而配置於半導體範圍上之一對的第1調制電極，和與第1調制電極隔離加以配置，平面圖案上呈夾持電荷調制用傳送路徑地藉由絕緣膜而配置於半導體範圍上之一對的第2調制電極。更且，在有關第4形態之各固體攝像裝置之單位縱列中，在包含第1及第2電場控制電極之電場控制電極的周期性配列中，於各電場控制電極施加相互不同之電場控制電壓，經由使主電荷傳送路徑之空乏化電位變化之時，在各單位縱列之主電荷傳送路徑中，控制所傳送之信號電荷的移動，並在信號電荷之移動途中，於第1及第2調制電極施加相互不同之電荷調制用電壓，經由使電荷調制用傳送路徑之空乏化電位變化之時，在電荷調制用傳送路徑中呈交互傳送信號電荷地控制，而在此電荷調制用傳送路徑中的傳送結束後，再次在各單位縱列之主電荷傳送路徑中，傳送有信號電荷者為特徵。
如根據本發明，可提供遍佈於電荷傳送方向之長距離，為了將電場作為略一定之電位分布的控制為容易，在長的電荷傳送路徑中，信號電荷則可高速地傳送，且可迴避在半導體表面之界面，因界面缺陷或界面狀態(interface state)等引起之雜音或暗電流的產生之問題或傳
送速度下降之問題的半導體元件，及配列此半導體元件之複數個之低雜音，高分解能，回應速度快之固體攝像裝置者。
11，21‧‧‧水平偏移暫存器
12，22‧‧‧時間產生電路
13‧‧‧垂直偏移暫存器
31‧‧‧半導體基板
32‧‧‧活性範圍形成層
33‧‧‧表面埋入範圍
34‧‧‧表面埋入範圍
34‧‧‧電荷吐出範圍
36，36a，36b‧‧‧電荷存積範圍
37‧‧‧電荷排出範圍
37a‧‧‧第1電荷排出範圍
37c‧‧‧第2電荷排出範圍
38‧‧‧電荷存積範圍
38a‧‧‧第1電荷存積範圍
38b‧‧‧第2電荷存積範圍
41‧‧‧絕緣膜
42a，73a，413，416，463，466，513，515，517‧‧‧第1電場控制電極
43a，71a，74a，412，415，462，465，512，516，562，565‧‧‧第2電場控制電極
44a，72a，75a，411，414，417，461，464，467，511‧‧‧
第3電場控制電極
48‧‧‧傳送電極
48a‧‧‧第1傳送電極
48b‧‧‧第2傳送電極
49‧‧‧電場控制電極
51‧‧‧遮蔽板
68‧‧‧傳送電極(阻障閘極電極)
421，426，431，441，446，451，521，527‧‧‧第3補助電極
422，427，442，447，522，528，542‧‧‧第2補助電極
423，428，443，448，523，529，543，549‧‧‧第1調制電極
424，429，444，449，524，530，544，550‧‧‧第2調制電極
425，430，445，450，525，531‧‧‧第1補助電極
514，518‧‧‧第4電場控制電極
526，532‧‧‧第4補助電極
[圖1]說明有關本發明之第1實施形態的半導體元件之半導體晶片上之佈局的概略的模式性平面圖。
[圖2]圖2(a)係說明從圖1之IA-IA方向(或IIIA-IIIA方向)而視之有關第1實施形態之半導體元件的概略構造的模式性剖面圖，圖2(b)係將以圖2(a)剖面圖之IA-IA方向的位準而視之傳導帶之下端部(底部)的電位分布，將施加於第1電場控制電極之電壓作為參數而示的圖，圖2(c)係將圖2(a)剖面圖之水平方向的IIIA-IIIA方向的位準而視之荷電子帶的上端部(頂上)之電位分布變化，將施加於第1電場控制電極之電壓作為參數而示的圖。
[圖3]圖3(a)係說明從圖1之IIA-IIA方向而視之有關第1實施形態之半導體元件的概略構造的模式性剖面圖，圖3(b)係將對應之傳導帶之下端部(底部)的電位分布，將施加於第1及第2電場控制電極之電壓作為參數而示的圖。
[圖4]說明有關本發明之第1實施形態之變形例的半導體元件之半導體晶片上之佈局的概略的模式性平面圖。
[圖5]說明有關本發明之第1實施形態的固體攝像
元件之半導體晶片上之佈局的概略的模式性平面圖。
[圖6]說明有關本發明之第2實施形態的半導體元件之半導體晶片上之佈局的概略的模式性平面圖。
[圖7]說明有關第2實施形態之半導體元件的動作之時間圖。
[圖8]說明有關本發明之第2實施形態的固體攝像元件(CCD/CMOS混入存在圖像感知器)之半導體晶片上之佈局的概略的模式性平面圖。
[圖9]說明有關本發明之第2實施形態之變形例的半導體元件之半導體晶片上之佈局的概略的模式性平面圖。
[圖10]說明有關本發明之第3實施形態的半導體元件之半導體晶片上之佈局的概略的模式性平面圖。
[圖11]圖11(a)係說明從圖10之IQ-IQ方向(或IIIQ-IIIQ方向)而視之有關第3實施形態之半導體元件的概略構造的模式性剖面圖，圖11(b)係將以圖11(a)剖面圖之IQ-IQ方向的位準而視之傳導帶之下端部(底部)的電位分布，將施加於第1電場控制電極之電壓作為參數而示的圖，圖11(c)係將圖11(a)剖面圖之水平方向的IIIQ-IIIQ方向的位準而視之荷電子帶的上端部(頂上)之電位分布變化，將施加於第1電場控制電極之電壓作為參數而示的圖。
[圖12]說明有關第3實施形態之半導體元件的動作之時間圖。
[圖13]說明有關本發明之第4實施形態的半導體元
件之半導體晶片上之佈局的概略的模式性平面圖。
[圖14]圖14(a)係說明從圖13之IIP-IIP方向而視之有關第4實施形態之半導體元件的概略構造的模式性剖面圖，圖14(b)係將對應於圖14(a)的剖面圖之傳導帶之下端部(底部)的電位分布，將施加於電場控制電極之電壓作為參數而示的圖。
[圖15]說明有關本發明之第5實施形態的半導體元件之半導體晶片上之佈局的概略的模式性平面圖。
[圖16]說明對於有關第5實施形態之半導體元件的動作必要之在3相時脈中的各電壓脈衝之時脈圖案的時間圖。
[圖17]為了說明有關第5實施形態之半導體元件的電荷調制模式之動作，而說明在時間PMA之相位的電壓分布，和信號電荷之存積位置的狀態之模式性平面圖。
[圖18]為了說明有關第5實施形態之半導體元件的電荷調制模式之動作，而說明在時間PMB之相位的電壓分布，和信號電荷之存積位置的狀態之模式性平面圖。
[圖19]為了說明有關第5實施形態之半導體元件的電荷傳送模式之動作，而說明在時間PT1之相位的電壓分布，和信號電荷之存積位置的狀態之模式性平面圖。
[圖20]為了說明有關第5實施形態之半導體元件的電荷傳送模式之動作，而說明在時間PT3之相位的電壓分布，和信號電荷之存積位置的狀態之模式性平面圖。
[圖21]為了說明有關第5實施形態之半導體元件的
電荷傳送模式之動作，而說明在時間PT4之相位的電壓分布，和信號電荷之存積位置的狀態之模式性平面圖。
[圖22]為了說明有關第5實施形態之半導體元件的電荷傳送模式之動作，而說明在時間PT5之相位的電壓分布，和信號電荷之存積位置的狀態之模式性平面圖。
[圖23]為了說明有關第5實施形態之半導體元件的電荷傳送模式之動作，而說明在時間PT6之相位的電壓分布，和信號電荷之存積位置的狀態之模式性平面圖。
[圖24]說明有關本發明之第6實施形態的半導體元件之半導體晶片上之佈局的概略的模式性平面圖。
[圖25]說明對於有關第6實施形態之半導體元件的動作必要之在4相時脈中的各電壓脈衝之時脈圖案的時間圖。
於以下說明本發明之第1~第6實施形態。在以下的圖面記載中，對於同一或類似的部分係附上同一或類似的符號。但圖面係模式性的圖示，厚度與平面尺寸的關係，各層之厚度的比率等係需留意與現實之構成不同者。隨之，具體的厚度或尺寸係應參酌以下的說明而判斷者。又，在圖面相互間，當然亦含有相互之尺寸關係或比率不同之部分者。
在以下的第1~第6實施形態之說明中，對於第1導電型為p型，第2導電型為n型之情況而例示性地
加以說明，但將導電型選擇成相反的關係，第1導電型為n型，第2導電型為p型亦可。第1導電型為p型，第2導電型為n型之情況係作為信號電荷之載體係成為電子，但第1導電型為n型，第2導電型為p型之情況係作為信號電荷之載體係當然成為電洞(孔)者。又，在以下說明之「左右」或「上下」的方向係單以說明的方便上之定義，並非限定本發明之技術思想。因而，例如，如將紙面做90度旋轉，「左右」與「上下」係相互交換而理解，而如將紙面做180度旋轉，當然「左」成為「右」，而「右」成為「左」者。
如圖1之平面圖所示，有關本發明之第1實施形態的半導體元件係具備在半導體範圍(34，35)中所定義之傳送有信號電荷之電荷傳送路徑，和沿著與信號電荷之傳送方向正交之方向，平面圖案上，呈夾持電荷傳送路徑地，藉由絕緣膜(省略圖示)而配列於半導體範圍(34，35)上之一對的第1電場控制電極42a，42b，和沿著傳送方向，與各第1電場控制電極42a，42b隔離，鄰接配置於各自，且沿著與傳送方向正交之方向，平面圖案上，呈夾持電荷傳送路徑地，藉由絕緣膜(省略圖示)而配列於半導體範圍(34，35)上之一對的第2電場控制電極43a，43b。
在圖1中，夾持於一對之矩形的第1電場控制電極42a，42b之間之範圍，和連續於其右側所定義，
夾持於一對之矩形的第2電場控制電極43a，43b之間之範圍所構成，將左右方向作為長度方向(電荷傳送方向)而延伸存在之帶狀的範圍則為在半導體範圍(34，35)中所定義之「電荷傳送路徑」。對於第1電場控制電極42a，42b及第2電場控制電極43a，43b而言，各施加相互不同之電場控制電壓，經由使電荷傳送路徑之空乏化電位變化之時，在半導體範圍(34，35)中控制有所傳送之信號電荷之移動。為了使空乏化電位效率佳地變化，如圖2(a)的剖面圖所示地，第1電場控制電極42a，42b之正下方的部分之絕緣膜41之厚度係較其他的部分為薄，作為所謂「閘極絕緣膜」而發揮機能。雖省略圖示，但第2電場控制電極43a，43b之正下方的部分之絕緣膜41之厚度亦設定為較其他的部分為薄，同樣地作為閘極絕緣膜而發揮機能。
對於圖1平面圖所示之電荷傳送路徑的長度方向(電荷傳送方向)之兩端，係設置有第1電荷存積範圍38a與第2電荷存積範圍38b。在圖1中，對於左側之第1電荷存積範圍38a之更左方係藉由第1傳送電極48a而配置有第1電荷讀出範圍36a。另一方面，在圖1中，對於右側之第2電荷存積範圍38b之更右方係藉由第2傳送電極48b而配置有第2電荷讀出範圍36b。對於各第1傳送電極48a及第2傳送電極48b係傳送控制信號TX(i)則從圖5所示之垂直偏移暫存器13加以賦予。為了使第1傳送電極48a及第2傳送電極48b有效地發揮機能，如圖
3之剖面圖所示，絕緣膜41係將第1傳送電極48a及第2傳送電極48b之正下方的部分之厚度設定較其他部分為薄，作為所謂「閘極絕緣膜」而發揮機能。
如圖2(a)及圖3的剖面圖所示，圖1所示之半導體範圍(34，35)係具備第1導電型(p型)之半導體所成之活性範圍形成層32，和設置於活性範圍形成層32之上部的一部分，第2導電型(n型)之表面埋入範圍34，而表面埋入範圍34中的多數載體之電子則作為信號電荷而在表面埋入範圍34中加以傳送。因接觸於作為電荷傳送路徑而發揮機能之表面埋入範圍34的表面，設置有第1導電型(p型)之阻塞層35之故，實際上，有關第1實施形態之半導體元件之半導體範圍(34，35)係為3層構造。
因而，在第1實施形態之說明中，之後，表記為半導體範圍(32，34，35)，但有關第1實施形態之半導體元件之半導體範圍(32，34，35)係具備第1導電型(p型)之活性範圍形成層32，和設置於活性範圍形成層32之上部的一部分，第2導電型(n型)之表面埋入範圍34，和接觸於表面埋入範圍34的表面所設置，第1導電型(p型)之阻塞層35。在圖2(a)及圖3之剖面圖中，係例示活性範圍形成層32則於第1導電型(p型)之半導體基板31上，經由磊晶成長等而加以堆積之構造，但活性範圍形成層32係設置於第2導電型(n型)之半導體基板31上亦可。在阻塞層35中，與信號電荷相反導電型之載體的電洞(孔)的密度則與電荷傳送路徑的空乏化電位之變化同時，
經由施加於第1電場控制電極42a，42b及第2電場控制電極43a，43b之電壓而產生變化。
在圖1之平面圖中係雖未圖示有絕緣膜41，但如圖2(a)之剖面圖所示，可理解到一對之第1電場控制電極42a，42b係藉由絕緣膜41，呈夾持作為電荷傳送路徑而發揮機能之表面埋入範圍34地，沿著與信號電荷之傳送方向正交之方向，配列於半導體範圍(32，34，35)上者。又，雖省略第2電場控制電極43a，43b側之剖面構造之圖示，但與圖2(a)之剖面圖同樣地，一對之第2電場控制電極43a，43b亦作為呈夾持作為電荷傳送路徑而發揮機能之表面埋入範圍34地，藉由絕緣膜41而配列於半導體範圍(32，34，35)上。
對於圖1之平面圖係以矩形的一圈點畫線顯示開口，但如圖2(a)之剖面圖所示，呈選擇性地照射光線於電荷傳送路徑之一部分地，具有矩形開口之遮蔽板51則設置於一對之第1電場控制電極42a，42b之上方。在圖1之平面圖中，位置於矩形的一圈點畫線所顯示開口內部之正下方之第1導電型(p型)之活性範圍形成層32的一部分，和第2導電型(n型)之表面埋入範圍34之一部分則構成埋入光電二極體範圍。在圖1中，呈圍繞作為此開口正下方之受光區域而發揮機能之埋入光電二極體範圍地，配置有第1電場控制電極42a，42b及第2電場控制電極43a，43b，使加上於第1電場控制電極42a，42b及第2電場控制電極43a，43b之電位變化時，可使表面埋入範
圍34之空乏化電位變化者。
如圖3(a)所示，對於第1電荷讀出範圍36a係第1信號讀出電晶體(放大電晶體)TAija之閘極電極則藉由設置於絕緣膜41中的接點窗而加以連接。第1信號讀出電晶體(放大電晶體)TAija之汲極電極係連接於電源VDD，源極電極係連接於畫素選擇用之第1開關電晶體TSija之汲極電極。畫素選擇用之第1開關電晶體TSija之源極電極係連接於垂直信號線Bja，對於閘極電極係水平線的選擇用控制信號SL(i)則從圖5所示之垂直偏移暫存器13加以賦予。經由將選擇用控制信號SL(i)作為高(H)位準之時，第1開關電晶體TSija則導通，對應於由第1信號讀出電晶體TAija所放大之第1電荷讀出範圍36a之電位的電流則流動至垂直信號線Bjb。更且，對於第1電荷讀出範圍36a係連接有第1重置電晶體TRija之源極電極。第1重置電晶體TRija之汲極電極係連接於電源VDD，而對於第1重置電晶體TRija之閘極電極係重置信號RT(i)則從圖5所示之垂直偏移暫存器13加以賦予。將重置信號RT(i)作為高(H)位準，第1重置電晶體TRija則吐出存積於第1電荷讀出範圍36a之電荷，將第1電荷讀出範圍36a進行重置。
另一方面，對於第2電荷讀出範圍36b係第2信號讀出電晶體(放大電晶體)TAijb之閘極電極則藉由設置於絕緣膜41中的接點窗而加以連接。第2信號讀出電晶體(放大電晶體)TAijb之汲極電極係連接於電源VDD，源
極電極係連接於畫素選擇用之第2開關電晶體TSijb之汲極電極。畫素選擇用之第2開關電晶體TSijb之源極電極係連接於垂直信號線Bjb，對於閘極電極係水平線的選擇用控制信號SL(i)則從圖5所示之垂直偏移暫存器13加以賦予。經由將選擇用控制信號SL(i)作為高(H)位準之時，第2開關電晶體TSijb則導通，對應於由第2信號讀出電晶體TAijb所放大之第2電荷讀出範圍36b之電位的電流則流動至垂直信號線Bjb。更且，對於第2電荷讀出範圍36b係連接有第2重置電晶體TRijb之源極電極。第2復歸電晶體TRijb之汲極電極係連接於電源VDD，而對於第2重置電晶體TRijb之閘極電極係賦予重置信號RT(i)。將重置信號RT(i)作為高(H)位準，第2重置電晶體TRijb則吐出存積於第2電荷讀出範圍36b之電荷，將第2電荷讀出範圍36b進行重置。
以下，著眼於圖2所示之第1電場控制電極42a，42b，方便上進行說明。圖2(b)係顯示沿著圖2(a)之剖面圖之水平方向的IA-IA方向而謀求之傳導帶下端部(底部)之電位分布，經由施加於第1電場控制電極42a，42b之電壓的變化，而圖2(c)係顯示沿著圖2(a)之剖面圖之水平方向的IIIA-IIIA方向而謀求之荷電子帶上端部(頂上)之電位分布，經由施加於第1電場控制電極42a，42b之電壓的變化。亦經由埋入光電二極體範圍之面積，表面埋入範圍34，表面之p+阻塞層35之不純物密度而產生變化，但於第1電場控制電極42a，42b，加上低，或者負
電壓(第1電位位準之電壓)時係如以圖2(b)之波線所示地，對於電子而言之電位井為淺，而於第1電場控制電極42a，42b施加高電壓(第2電位位準之電壓)時，如以圖2(b)之實線所示地，對於電子而言之電位井則變深。另一方面，如圖2(c)所示，於第1電場控制電極42a，42b加上低，或者負電壓(第1電位位準之電壓)時係如以圖2(c)之波線所示地，對於電洞(孔)而言之電位井變深，而於阻塞層積存有電洞(孔)，而於第1電場控制電極42a，42b施加高電壓(第2電位位準之電壓)時，如以圖2(c)之實線所示地，對於電洞(孔)而言之電位井則變淺，電洞(孔)則產生空乏化。因此，對於使埋入光電二極體範圍之空乏化電位，以第1電場控制電極42a，42b之電壓加大變化，係表面之p+阻塞層35之受體的不純物密度的設定則為重要。
也就是在此範圍中，假設在第1電場控制電極42a，42b的電壓為低，或者加上小的負電壓的狀況，表面之p+阻塞層35的電洞(孔)密度係成為與略形成p+阻塞層35之受主的不純物密度相同程度，但於第1電場控制電極42a，42b加上非常高之電壓時，經由p+阻塞層35內之電洞(孔)密度下降而成為空乏化之狀態之時，電位則上升。因而，對於為了加大圖2(b)所示之傳導帶的下端部之電位井深度△Vwell，係圖2(c)所示之荷電子帶的上端部之電位分布，特別是中央部之電位產生大的變化者則成為必要。假設表面之p+阻塞層35之不純物密度非常高的情況(例如，在
不純物密度為1019cm-3以上)，此範圍則未有空乏化而中央部之p+阻塞層35的電位係即使使加上於第1電場控制電極42a，42b之電場控制電壓變化，亦略加以固定於基板電位，未產生有變化。對於如此情況係△Vwell係停留在小的變化。
另一方面，表面之p+阻塞層35之不純物密度係對於為了降低作為埋入光電二極體範圍之暗電流係盡可能提高者為佳。作為暗電流之產生要因，有著經由矽與氧化矽膜的界面阱的位準之產生．再結合電流Jd，但此係將表面之p+阻塞層35之電洞(孔)密度作為p，由下式加以傳達。
Jd=S0ni 2/p……(1)
在此，S0係表示產生速度的定數，ni係本質半導體載體不純物密度。即，如式(1)所示，經由界面阱的位準之產生．再結合電流Jd係與表面之p+阻塞層35之電洞(孔)密度反比例。
隨之，對於為了同時得到低暗電流化，與經由第1電場控制電極42a，42b之空乏化電位之大的變化，必須最佳地選擇表面之p+阻塞層35之電洞(孔)密度，而此係認為位於大約1017cm-3程度之後半至1018cm-3程度之前半。又，空乏化電位之變化係亦與表面之p+阻塞層35之厚度有關，大約作為0.1μm程度為佳。此係經由加上於第1電場控制電極42a，42b之電壓的變化，表面之p+阻塞層35內之載體密度是否可產生大的變化則成
為基準。
如既已敘述之，絕緣膜41係第1電場控制電極42a，42b及第2電場控制電極43a，43b之正下方，以及第1傳送電極48a及第2傳送電極48b之正下方的部分之厚度則加以設定為較其他部分為薄，作為所謂「閘極絕緣膜」而發揮機能之介電體膜，但作為閘極絕緣膜而發揮機能之部分的絕緣膜材料係矽氧化膜(SiO2膜)為最佳，但構成使用矽氧化膜(SiO2膜)以外之各種絕緣膜的絕緣閘極型電晶體(MIS電晶體)之絕緣閘極構造亦可。例如，矽氧化膜(SiO2膜)/矽氮化膜(Si3N4膜)/矽氧化膜(SiO2膜)之3層層積膜所成之ONO膜亦可。更且，至少含有鍶(Sr)、鋁(Al)、鎂(Mg)、釔(Y)、鉿(Hf)、鋯(Zr)、鉭(Ta)、鉍(Bi)之任一元素之氧化物，或含有此等元素之矽氮化物等則可作為閘極絕緣膜而使用。
作為現實之構造係於作為閘極絕緣膜而發揮機能之薄的絕緣膜上，呈圍著第1電場控制電極42a，42b，第2電場控制電極43a，43b，第1傳送電極48a及第2傳送電極48b地，選擇性地構成層間絕緣膜，將絕緣膜41作為具有階差形狀之2層構造亦可。或者，於作為閘極絕緣膜而發揮機能之部分以外的範圍，呈圍著第1電場控制電極42a，42b，第2電場控制電極43a，43b，第1傳送電極48a及第2傳送電極48b地，選擇性地構成與閘極絕緣膜厚度不同之其他的層間絕緣膜或場絕緣膜，將絕緣膜41構成為階差形狀亦可。此情況之層間絕緣膜或場
絕緣膜的材料係與閘極絕緣膜之材料相同或不同之介電體亦可，例如，層間絕緣膜之部分係由較閘極絕緣膜之部分，相對介電係數小之介電體而構成亦可。
將絕緣膜41之閘極絕緣膜的部分，採用矽氧化膜之情況，檢討誘發於將矽氧化膜作為電容絕緣膜(介電體膜)之平行平板型電容之電容絕緣膜的兩端之每單位面積之電荷密度Qox。即，使用平行平板型電容之兩端的電極間電壓V與每單位面積之電容量Cox，誘發於電容絕緣膜的兩端之每單位面積之電荷密度Qox係可由下式的關係所求得。
Qox=CoxV……(2)
例如，如作為成為絕緣膜41之矽氧化膜之厚度為7nm，電壓差V為3V時，誘發於矽氧化膜的兩端之每單位面積之電荷密度Qox係大約為1.5×10-6cm-2。
另一方面，p+阻塞層35之電洞載體密度為1×1018cm-3、p+阻塞層35之厚度為0.1μm，如作為在其範圍，電洞密度為均一時，其電荷密度Qpin係成為Qpin=1.6×1019×1018cm-3×0.1×10-4cm=1.6×10-6cm-2
並成為與誘發於矽氧化膜的兩端之每單位面積之電荷密度Qox同程度的值。此等係始終還是為基準，p+阻塞層35係因並非在絕緣膜41之正下方的矽範圍，而在平面圖案上，位於鄰接於絕緣膜41之正下方的矽範圍之範圍之故，無法經由第1電場控制電極42a，42b而直接控制p+
阻塞層35之電洞(孔)密度。但在平面圖案上，使位置於絕緣膜41之正下方的矽範圍的側面之表面埋入範圍34的電荷密度變化的能力則具備於第1電場控制電極42a，42b時，可使表面埋入範圍34上的p+阻塞層35之電洞(孔)密度變化，並可根據條件而將p+阻塞層35作為空乏化者。
如以上，著眼於第1電場控制電極42a，42b而方便上進行過說明，但經由施加於沿著圖1之IB-IB方向(IIIB-IIIB方向)之第2電場控制電極43a，43b的電壓，對於第2電場控制電極43a，43b側，亦與圖2(b)同樣地，傳導帶之下端部(底部)的電位分佈產生變化，而與圖2(c)同樣地，荷電子帶之上端部(頂上)的電位分佈產生變化。即，雖省略圖示，但對於第2電場控制電極43a，43b，亦可實現有與圖2(b)及圖2(c)同樣之電位分佈，與第1電場控制電極42a，42b之情況完全相同之說明則成立。
在通常之固體攝像裝置中，阻塞層係抑制在暗色時之表面之載體的生成或信號載體之補獲的層，而作為為了削減暗電流或信號載體之捕獲而理想的層，雖以往所使用，但有關第1實施形態之半導體元件的p+阻塞層35係未停留於此等以往周知的機能，而作為構成以第1電場控制電極42a，42b之電壓使埋入光電二極體範圍之空乏化電位作大變化之作用的重要的層而發揮機能。
於圖1及圖3(a)所示之第1電場控制電極
42a，42b與第2電場控制電極43a，43b，由加上各不同之電壓位準之閘極電壓者，可實現由入射至遮蔽板51之開口部(開口)的光，使在設置於電荷傳送路徑之一部分的埋入光電二極體範圍產生之載體(電子)，經由加上於第1電場控制電極42a，42b及第2電場控制電極43a，43b之電場控制電壓，於長度方向(電荷傳送方向)，高速地移動之電荷調制元件等者。即，在有關第1實施形態之半導體元件中，如圖1及圖3(a)所示，對於電荷傳送路徑之長度方向(電荷傳送方向)之兩端，係因設置有第1電荷存積範圍38a與第2電荷存積範圍38b之故，由作為於第1電場控制電極42a，42b與第2電場控制電極43a，43b，呈可加上各不同之第1及第2電位位準之閘極電壓者，可實現使在設置於電荷傳送路徑之一部分的埋入光電二極體範圍產生之載體(電子)，經由加上於第1電場控制電極42a，42b及第2電場控制電極43a，43b之電場控制電壓，於長度方向(電荷傳送方向)，高速地分配信號電荷而移動之TOF距離感知器者。
即，於第1電場控制電極42a，42b與第2電場控制電極43a，43b，由賦予第1及第2電位位準電位之閘極電壓者，如圖3(b)所示，可形成電位傾斜者。例如，第1電場控制電極42a，42b=-2V(第1電位位準的電壓)，第2電場控制電極43a，43b=1V(第2電位位準的電壓)時係傳送至右側之第2電荷存積範圍38b，反之，第1電場控制電極42a，42b=1V(第2電位位準的電壓)，第2
電場控制電極43a，43b=-2V(第1電位位準的電壓)時，產生的光電子係傳送至左側之第1電荷存積範圍38a。
經由從圖5所示之垂直偏移暫存器13賦予傳送控制信號TX(i)於第1傳送電極48a之時，存積於第1電荷存積範圍38a之信號電荷係傳送至第1電荷讀出範圍36a。同樣地，經由從圖5所示之垂直偏移暫存器13賦予傳送控制信號TX(i)於第2傳送電極48b之時，存積於第2電荷存積範圍38b之信號電荷係傳送至第2電荷讀出範圍36b。如圖3(a)所示，對於第1電荷讀出範圍36a係因連接有第1信號讀出電晶體(放大電晶體)TAija之閘極電極之故，經由相當於傳送至第1電荷讀出範圍36a之電荷量的電壓，由第1信號讀出電晶體(放大電晶體)TAija所放大之輸出則藉由第1開關電晶體TSija而輸出至外部。同樣地，對於第2電荷讀出範圍36b係因連接有第2信號讀出電晶體(放大電晶體)TAijb之閘極電極之故，經由相當於傳送至第2電荷讀出範圍36b之電荷量的電壓，由第2信號讀出電晶體(放大電晶體)TAija所放大之輸出則藉由第2開關電晶體TSijb而輸出至外部。
例如，在對於光飛行時間(TOF)距離感知器的應用中，如從設置於TOF距離感知器之光源，作為反覆脈衝信號而將光照射至對象物，測定對於經由對象物所反射的光之往返所需之延遲時間Td即可。即，在對於TOF距離感知器之應用中，如上述，對於第1電場控制電極42a，42b與第2電場控制電極43a，43b，將加上各不同
之電壓位準的電場控制電壓之動作，作為與光脈衝的反覆周期同步，周期性地反覆測定延遲時間Td。即，使用較將施加於第1電場控制電極42a，42b與第2電場控制電極43a，43b，之電場控制電壓之脈衝的各脈衝寬度作為2倍之時間為短的光脈衝。如將此短的光脈衝，呈包含從第1電位位準至第2電位位準之電壓的遷移時，及從第2電位位準至第1電位位準之電壓的遷移時地，在特定的時間接收信號時，可求得經由光脈衝在對象物反射回來之往返時間的延遲時間Td者(延遲時間Td的求得方法係在後述之第3實施形態，使用圖12所示之時間圖及式(3)~式(5)加以說明)。從光脈衝之光源至對象物之距離L係如求得經由光脈衝之往返時間而決定之延遲時間Td，可由對於延遲時間Td之一半加上光速者而求得。
如以上，如根據有關第1實施形態之半導體元件，比較於使用以往之MOS構造而將閘極電極正下方的電位控制為縱方向(垂直方向)之情況，因使用經由橫方向(正交於電荷傳送方向)之靜電誘導效果的電場控制之故，可作為呈遍佈電荷傳送方向之長距離，電場則成為略一定，而可高速地傳送信號電荷。即，將有關第1實施形態之半導體元件應用於TOF距離感知器時，比較於使用以往之埋入光電二極體之CMOS型TOF距離畫像感知器，因可加長傳送路徑的長度之故，實質上的開口率則提升而謀求高感度化。
更且，在使用以往之MOS構造而將閘極電極
正下方的電位控制為縱方向之構造中，係有著在閘極氧化膜與矽表面的界面之因界面缺陷或界面狀態(interface state)等引起之雜音或暗電流，但如根據有關第1實施形態之半導體元件，因使用經由橫方向之靜電誘導效果之電場控制之故，可迴避在閘極氧化膜與矽表面的界面之因界面缺陷或界面狀態(interface state)等引起之雜音或暗電流產生的問題或傳送速度下降的問題。
又，如根據有關第1實施形態之半導體元件，對於位置在電荷傳送路徑之兩端(兩極)之第1電荷存積範圍38a與第2電荷存積範圍38b而言，因可交互，高速地傳送信號電荷之故，不限於TOF距離感知器，而可應用於如在極短時間反覆相同現象之物理現象的觀測者。例如，有關第1實施形態之半導體元件係如作為測定螢光體的壽命之元件而應用時，從作為呈遍佈於電荷傳送方向之長距離，電場成為略一定，而高速地傳送信號電荷之情況，可實現更高精確度之測定。
有關第1實施形態之半導體元件係有著作為呈遍佈於電荷傳送方向之長範圍，電場成為略一定，而可高速地傳送信號電荷的點之特徵。當著眼於此特徵時，如圖4所示，亦可實現具有第1電場控制電極42a，42b，第2電場控制電極43a，43b，第3電場控制電極44a，44b之3個電場控制電極之半導體元件，或者具有4個以上之電場
控制電極之半導體元件，更且，亦可實現作為呈遍佈於長距離，電場成為略一定，而可高速地傳送信號電荷的構成者。
即，如圖4之平面圖所示，有關本發明之第1實施形態的變形例之半導體元件係更具備：傳送有在半導體範圍(32，34，35)中所定義之信號電荷的電荷傳送路徑，和沿著與信號電荷的傳送方向正交之方向，平面圖案上，呈夾持電荷傳送路徑地藉由絕緣膜(省略圖示，剖面構造係參照圖2(a)，圖3(a))而配列於半導體範圍(32，34，35)上之一對的第1電場控制電極42a，42b，和沿著傳送方向，與各第1電場控制電極42a，42b隔離，鄰接於各自而加以配置，且沿著與傳送方向正交的方向，平面圖案上，呈夾持電荷傳送路徑地藉由絕緣膜而配列於半導體範圍(32，34，35)上之一對的第2電場控制電極43a，43b，和沿著傳送方向，與各第2電場控制電極43a，43b隔離，各鄰接於與第1電場控制電極42a，42b相反側之第2電場控制電極43a，43b的端部側而加以配置，且沿著與傳送方向正交的方向，平面圖案上，呈夾持電荷傳送路徑地藉由絕緣膜而配列於半導體範圍(32，34，35)上之一對的第3電場控制電極44a，44b。
在圖4中，夾持於一對之矩形的第1電場控制電極42a，42b之間之範圍，和連續於其右側所定義，夾持於一對之矩形的第2電場控制電極43a，43b之間之範圍，和更連續於其右側所定義，夾持於一對之矩形的第
3電場控制電極44a，44b之間之範圍所構成，將左右方向作為長度方向(電荷傳送方向)而延伸存在之帶狀的範圍則為在半導體範圍(32，34，35)中所定義之「電荷傳送路徑」。對於第1電場控制電極42a，42b及第2電場控制電極43a，43b而言，各施加相互不同之電場控制電壓，而對於第2電場控制電極43a，43b及第3電場控制電極44a，44b而言，各施加相互不同之電場控制電壓，經由使電荷傳送路徑之空乏化電位變化之時，控制在半導體範圍(32，34，35)中所傳送之信號電荷之移動。在有關第1實施形態的變形例之半導體元件中，例如，亦可作為如賦予一定電壓於中央之第2電場控制電極43a，43b之動作模式。
對於圖4平面圖所示之電荷傳送路徑的長度方向(電荷傳送方向)之兩端，係設置有第1電荷存積範圍38a與第2電荷存積範圍38b。在圖4中，對於左側之第1電荷存積範圍38a之更左方係藉由第1傳送電極48a而配置有第1電荷讀出範圍36a。另一方面，在圖4中，對於右側之第2電荷存積範圍38b之更右方係藉由第2傳送電極48b而配置有第2電荷讀出範圍36b。
雖省略剖面構造之圖示，但與圖2(a)及圖3的剖面圖所示同樣地，在有關第1實施形態的變形例之半導體元件中，半導體範圍(32，34，35)係具備第1導電型(p型)之半導體所成之活性範圍形成層32，和設置於活性範圍形成層32之上部的一部分，第2導電型(n型)之表面
埋入範圍34，而表面埋入範圍34中的多數載體之電子則作為信號電荷而在表面埋入範圍34中加以傳送。接觸於作為電荷傳送路徑而發揮機能之表面埋入範圍34表面，設置有第1導電型(p型)之阻塞層35。在阻塞層35中，與信號電荷相反導電型之載體的電洞(孔)的密度則與電荷傳送路徑的空乏化電位之變化同時，經由施加於第1電場控制電極42a，42b，第2電場控制電極43a，43b，第3電場控制電極44a，44b之電壓而產生變化。
如圖4之平面圖所示，呈選擇性地照射光於電荷傳送路徑之一部分地，具有以一圈點畫線所示之矩形開口之遮蔽板51則設置於一對之第1電場控制電極42a，42b之上方，而位置於開口內部之正下方之第1導電型(p型)之活性範圍形成層32之一部分，和第2導電型(n型)之表面埋入範圍34之一部分則構成埋入光電二極體範圍。在圖4中，呈圍繞作為此開口正下方之受光區域而發揮機能之埋入光電二極體範圍地，配置有第1電場控制電極42a，42b，第2電場控制電極43a，43b，第3電場控制電極44a，44b，使加上於第1電場控制電極42a，42b，第2電場控制電極43a，43b，第3電場控制電極44a，44b之電位變化時，可使表面埋入範圍34之空乏化電位，作為呈遍佈於電荷傳送方向之長範圍，電場成為略一定而變化者。
於圖4所示之第1電場控制電極42a，42b，第2電場控制電極43a，43b，第3電場控制電極44a，
44b，由加上各不同之電壓位準的閘極電壓者，可實現由入射至遮蔽板51之開口部(開口)的光，使在埋入於電荷傳送路徑之一部分的埋入光電二極體範圍所產生的載體(電子)，經由加上於第1電場控制電極42a，42b，第2電場控制電極43a，43b，第3電場控制電極44a，44b之電場控制電壓，遍佈於電荷傳送方向之長範圍，將電場作為略一定，於長度方向(電荷傳送方向)，高速地移動之電荷調制元件等者。
即，在有關第1實施形態之變形例的半導體元件中，如圖4所示，對於電荷傳送路徑之長度方向(電荷傳送方向)之兩端，係因設置有第1電荷存積範圍38a與第2電荷存積範圍38b之故，由作為於第1電場控制電極42a，42b，第2電場控制電極43a，43b，第3電場控制電極44a，44b，呈可加上各不同之第1，第2及第3電位位準之電場控制電壓者，可實現使在設置於電荷傳送路徑之一部分的埋入光電二極體範圍產生之載體(電子)，經由加上於第1電場控制電極42a，42b，第2電場控制電極43a，43b，第3電場控制電極44a，44b之電場控制電壓，於長度方向(電荷傳送方向)，經由遍佈長範圍而形成為略一定之電場，高速地分配信號電荷而移動之TOF距離感知器者。
即，於第1電場控制電極42a，42b，第2電場控制電極43a，43b，第3電場控制電極44a，44b，由賦予第1，第2及第3電位位準之電場控制電壓者，與圖
3(b)所示者實質上為同樣，但可形成如遍佈於電荷傳送方向之長範圍，電場成為略一定之電位梯度者。例如，對於中央的第2電場控制電極43a，43b賦予0V等之第2電位位準之一定電壓時，第1電場控制電極42a，42b=-2V(第1電位位準的電壓)，第3電場控制電極44a，44b=1V(第3電位位準的電壓)時係傳送至右側之第2電荷存積範圍38b，反之，第1電場控制電極42a，42b=1V(第3電位位準的電壓)，第3電場控制電極44a，44b=-2V(第1電位位準的電壓)時，產生的光電子係傳送至左側之第1電荷存積範圍38a。
周期性地反覆如此的動作，如將較電場控制電壓之脈衝寬度之2倍為短的光脈衝，呈包含從第1電位位準至第3電位位準之電壓的遷移時，及從第3電位位準至第1電位位準之電壓的遷移時地，在特定的時間接收信號時，可求得經由光脈衝在對象物反射回來之往返時間的延遲時間Td者(延遲時間Td的求得方法係在第3實施形態後述之)。從光脈衝之光源至對象物之距離L係如求得經由光脈衝之往返時間而決定之延遲時間Td，可由對於延遲時間Td之一半加上光速者而求得。
如以上，如根據有關第1實施形態之變形例的半導體元件，因使用經由橫方向之靜電誘導效果的電場控制之故，比較於具有連續於電荷傳送方向之2個電場控制電極的半導體元件，亦更可作為遍佈於電荷傳送方向之長範圍，電場成為略一定，而高速地傳送信號電荷。特別
是，如根據有關第1實施形態之變形例的半導體元件，因可高速地傳送信號電荷於第1電荷存積範圍38a與第2電荷存積範圍38b之故，不限於TOF距離感知器，而可應用於如在極短時間反覆相同現象之物理現象的觀測，而實現精確度更高之測定者。例如，有關第1實施形態之變形例的半導體元件係可作為將螢光體的壽命以更高精確度而測定之元件而應用者。
作為呈更具備沿著圖4之傳送方向(右方向)，與各第3電場控制電極44a，44b隔離，各鄰接於與第2電場控制電極43a，43b相反側之第3電場控制電極44a，44b的端部側而加以配置，且沿著與傳送方向正交之方向，平面圖案上，呈夾持電荷傳送路徑地，藉由絕緣膜41而配列於半導體範圍(32，34，35)之一對的第4電場控制電極，而如作為施加相互不同之電場控制電壓於第3電場控制電極44a，44b及第4電場控制電極，在半導體範圍(32，34，35)中控制所傳送之信號電荷之移動時，比較於具有連續於圖4所例示之電荷傳送方向之3個電場控制電極之半導體元件，更可作為遍佈於長範圍，電場成為略一定，而高速地傳送信號電荷。
此情況係由作為呈於第1電場控制電極42a，42b，第2電場控制電極43a，43b，第3電場控制電極44a，44b及第4電場控制電極，可加上各不同之第1，第2，第3及第4位準之電場控制電壓者，經由橫方向之靜電誘導效果，於長度方向(電荷傳送方向)，實現平穩的電
位梯度，形成遍佈於長範圍而形成為略一定之電場，而可實現高速地分配信號電荷而移動之TOF距離感知器等者。
在一般的圖像感知器之中電荷的傳送係使用連續排列之傳送閘極電極下方的電場而進行。CCD圖像感知器亦在連續排列之傳送閘極電極下方使電荷移動。有關第1實施形態之半導體元件係可適用於CMOS圖像感知器之畫素，經由適用於CMOS圖像感知器之畫素之時，成為可在各畫素的內部，可進行高速的信號電荷的傳送。特別是在各畫素的內部，為了進行多段的電荷傳送，而使用埋入光電二極體構造，於與信號電荷之傳送方向正交的方向設置電場控制電壓，由經由橫方向之電場，使傳送路徑之空乏化電位變化者，可高速地傳送信號電荷者。
圖5係顯示將有關第1實施形態之半導體元件作為單位畫素Xij(i=1~m；j=1~n：m，n各為整數)配列成2次元而構成畫素陣列部，對於畫素陣列部之周邊設置讀出信號而進行A/D變換之A/D變換電路AD1a，AD1b；AD2a，AD2b；AD3a，AD3b；……；ADma，ADmb，變換成數位信號，於外部作為時間序列的信號而讀出，或者類比信號直接讀出於外部，有關本發明之第1實施形態之固體攝像裝置之概略構成的模式性的方塊圖。
有關本發明之第1實施形態之固體攝像裝置
(2次元圖像感知器)係如圖5所示，將畫素陣列部與周邊電路部(11，12，13)配置於同一的半導體晶片上，作為集成化。對於畫素陣列部係配列有多數之畫素Xij成2次元矩陣狀，例如，構成方形狀之攝像範圍。對於畫素陣列部之下邊部係沿著在圖5中顯示於水平方向之畫素行X11，X12，X13，……X1m；X21，X22，X23，……X2m；X31，X32，X33，……X3m；……Xn1，Xn2，Xn3，……Xnm方向而設置有水平位移暫存器11，而對於畫素陣列部之左邊部係沿著在圖5中顯示於垂直方向之畫素列X11，X21，X31，……，Xn1；X12，X22，X32，……，Xn2；X13，X23，X33，……，Xn3；……；X1m，X2m，X3m，……，Xnm方向而設置有垂直偏移暫存器13。對於垂直偏移暫存器13及水平位移暫存器11係連接有時間產生電路12。
對於A/D變換電路AD1a係連接有暫存器R1au與暫存器R1ad。經由來自時間產生電路12之控制信號，A/D變換電路AD1a之A/D變換結果則收納於暫存器R1au與暫存器R1ad之任一。更具體而言，將畫素的輸出之重置位準之A/D變換結果收納於暫存器R1au，而將經由畫素之輸出的光電荷之信號位準的A/D變換結果收納於暫存器R1ad，在數位範圍求得兩者的差而進行降噪。由此，求得抽出經由光電荷之信號位準，取消固定圖案雜訊，或時間性隨機雜訊的一部分(重置雜訊)之信號。雖省略圖示，但此處理係實際上，在圖像感知器之縱列進行(但在晶片外，進行求得此差之處理亦可)。
同樣地，對於A/D變換電路AD1b係連接有暫存器R1bu與暫存器R1bd。經由來自時間產生電路12之控制信號，A/D變換電路AD1b之A/D變換結果則收納於暫存器R1bu與暫存器R1bd之任一。更具體而言，將畫素的輸出之重置位準之A/D變換結果收納於暫存器R1bu，而將經由畫素之輸出的光電荷之信號位準的A/D變換結果收納於暫存器R1bd，在數位範圍求得兩者的差而進行降噪。
更且，對於A/D變換電路AD2a係連接有暫存器R2au與暫存器R2ad，而對於A/D變換電路AD2b係連接有暫存器R2bu與暫存器R2bd。同樣地，對於A/D變換電路AD3a係連接有暫存器R3au與暫存器R3ad，而對於A/D變換電路AD3b係連接有暫存器R3bu與暫存器R3bd，更且，同樣地，對於A/D變換電路ADma係連接有暫存器Rmau與暫存器Rmad，而對於A/D變換電路ADmb係連接有暫存器Rmbu與暫存器Rmbd。
即，在有關第1實施形態之固體攝像裝置中，成為根據垂直偏移暫存器13，經由將畫素陣列部，以各畫素行X11，X12，X13，……X1m；X21，X22，X23，……X2m；X31，X32，X33，……X3m；……Xn1，Xn2，Xn3，……Xnm單位而掃描於垂直方向之時，更且，根據水平偏移暫存器11，將各畫素行X11，X12，X13，……X1m；X21，X22，X23，……X2m；X31，X32，X33，……X3m；……Xn1，Xn2，Xn3，……Xnm的畫像信號，藉由設置於每個各畫素列X11，X21，X31，……，
Xn1；X12，X22，X32，……，Xn2；X13，X23，X33，……，Xn3；……；X1m，X2m，X3m，……，Xnmm之垂直信號線Bja，Bjb，而讀出於A/D變換電路AD1a，AD1b；AD2a，AD2b；AD3a，AD3b；……；ADma，ADmb之構成。
例如，從垂直偏移暫存器13，對於各畫素Xij之第1傳送電極48a及第2傳送電極48b，傳送有傳送控制信號TX(i)。經由從圖5所示之垂直偏移暫存器13賦予傳送控制信號TX(i)於各畫素Xij之第1傳送電極48a之時，存積於各畫素Xij之第1電荷存積範圍38a之信號電荷係傳送至各畫素Xij之第1電荷讀出範圍36a。另一方面，經由從圖5所示之垂直偏移暫存器13賦予傳送控制信號TX(i)於各畫素Xij之第2傳送電極48b之時，存積於各畫素Xij之第2電荷存積範圍38b之信號電荷係傳送至各畫素Xij之第2電荷讀出範圍36b。更且，從垂直偏移暫存器13係對於各畫素Xij之第1重置電晶體TRija及第2重置電晶體TRijb之閘極電極，於重置信號RT(i)傳送有重置信號RT(i)。對於各畫素Xij之第1電荷讀出範圍36a係因連接有第1重置電晶體TRija之源極電極之故，將重置信號RT(i)作為高(H)位準，各畫素Xij之第1重置電晶體TRija則吐出積存於第1電荷讀出範圍36a之電荷，將第1電荷讀出範圍36a進行重置。各畫素Xij之第2電荷讀出範圍36b亦同樣地進行重置。
之後，從垂直偏移暫存器13係對於各畫素Xij之第1開關電晶體TSija及第2開關電晶體TSijb之閘極
電極，傳送有水平線之選擇用控制信號SL(i)。經由將選擇用控制信號SL(i)作為高(H)位準之時，各畫素Xij之第1開關電晶體TSija則導通，對應於由第1信號讀出電晶體TAija所放大之第1電荷讀出範圍36a之電位的電流則流動至垂直信號線Bja，而輸出至A/D變換電路ADja。另一方面，經由將選擇用控制信號SL(i)作為高(H)位準之時，各畫素Xij之第2開關電晶體TSijb則導通，對應於由第2信號讀出電晶體TAijb所放大之第2電荷讀出範圍36b之電位的電流則流動至垂直信號線Bjb，而輸出至A/D變換電路ADjb。
如此，在有關第1實施形態之固體攝影裝置中，經由時間產生電路12及水平偏移暫存器11及垂直偏移暫存器13，依序掃描畫素陣列部內之單位畫素Xij，執行畫素信號之讀出或電子開閉器動作，於A/D變換電路AD1a，AD1b；AD2a，AD2b；AD3a，AD3b；……；ADma，ADmb，輸出有畫素信號。A/D變換電路AD1a，AD1b；AD2a，AD2b；AD3a，AD3b；……；ADma，ADmb係將經由時間產生電路12之輸出所控制之各畫素信號進行A/D變換。
作為由A/D變換電路AD1a所A/D變換之數位信號的畫素信號係經由時問產生電路12之輸出所控制，收納於暫存器R1au及暫存器R1ad之後，作為畫像信號而加以輸出。另一方面，由A/D變換電路AD1b所A/D變換之數位信號(畫素信號)係經由時間產生電路12之輸出所
控制，收納於暫存器R1bu及暫存器R1bd之後，作為畫像信號而加以輸出。又，由A/D變換電路AD2a所A/D變換之數位信號(畫素信號)係經由時間產生電路12之輸出所控制，收納於暫存器R2au及暫存器R2ad之後，作為畫像信號而加以輸出，由A/D變換電路AD2b所A/D變換之數位信號(畫素信號)係經由時間產生電路12之輸出所控制，收納於暫存器R2bu及暫存器R2bd之後，作為畫像信號而加以輸出。
同樣地，由A/D變換電路AD3a所A/D變換之數位信號(畫素信號)係經由時間產生電路12之輸出所控制，收納於暫存器R3au及暫存器R3ad之後，作為畫像信號而加以輸出，由A/D變換電路AD3b所A/D變換之數位信號(畫素信號)係經由時間產生電路12之輸出所控制，收納於暫存器R3bu及暫存器R3bd之後，作為畫像信號而加以輸出。更且，由A/D變換電路ADma所A/D變換之數位信號(畫素信號)係經由時間產生電路12之輸出所控制，收納於暫存器Rmau及暫存器Rmad之後，作為畫像信號而加以輸出，由A/D變換電路ADmb所A/D變換之數位信號(畫素信號)係經由時間產生電路12之輸出所控制，收納於暫存器Rmbu及暫存器Rmbd之後，作為畫像信號而加以輸出。
如既已說明，在有關第1實施形態之固體攝像裝置中，係因將有關第1實施形態之半導體元件作為單位畫素Xij而使用之故，比較於由使用以往MOS構造而將
閘極電極正下方之電位控制於縱方向(垂直方向)之方式的單位畫素而構成之情況，各單位畫素Xij則因使用經由橫方向(正交於電荷傳送方向)之靜電誘導效果之電場控制之故，在各單位畫素Xij內部中，可作為呈遍佈於電荷傳送方向之長距離，電場則成為略一定，而高速地傳送信號電荷。
更且，在使用以往之MOS構造而將閘極電極正下方的電位控制為縱方向之方式的單位畫素之構造中，係有著在閘極氧化膜與矽表面的界面之因界面缺陷或界面狀態(interface state)等引起之雜音或暗電流，但如根據有關第1實施形態之固體攝像裝置，各單位畫素Xij則因各使用經由橫方向之靜電誘導效果之電場控制之故，在各單位畫素Xij之內部，可迴避在閘極氧化膜與矽表面的界面之因界面缺陷或界面狀態(interface state)等引起之雜音或暗電流產生的問題或傳送速度下降的問題，而可實現低雜音，高分解能，回應速度快之固體攝像裝置。
又，如根據有關第1實施形態之固體攝像裝置，對於位置在各單位畫素Xij之電荷傳送路徑之兩端(兩極)之第1電荷存積範圍38a與第2電荷存積範圍38b而言，因可交互，高速地傳送信號電荷之故，不限於2次元TOF距離感知器，而可應用於如在極短時間反覆相同現象之物理現象的觀測而攝影2次元畫像者。例如，有關第1實施形態之固體攝像裝置係如作為測定螢光體的壽命之元件而應用時，從作為呈遍佈於電荷傳送方向之長距離，電
場成為略一定，而高速地傳送信號電荷之情況，可攝影更高精確度之2次元畫像。
如圖6之平面圖所示，有關本發明之第2實施形態的半導體元件係具備在半導體範圍34中所定義之傳送有信號電荷之電荷傳送路徑，和沿著與信號電荷之傳送方向正交之方向，平面圖案上，呈夾持電荷傳送路徑地，藉由絕緣膜(省略圖示，剖面構造係參照第1實施形態之圖2(a)，圖3(a))而配列於半導體範圍34上之一對的前段((k-1)段)之第3電場控制電極72a，72b，和沿著傳送方向，與前段((k-1)段)之各第3電場控制電極72a，72b隔離，鄰接配置於各自，且沿著與傳送方向正交之方向，平面圖案上，呈夾持電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍34上之一對的最終段(k段)之第1電場控制電極73a，73b，和沿著傳送方向，與最終段(k段)之各第1電場控制電極73a，73b隔離，沿著與傳送方向正交之方向，平面圖案上，呈夾持電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍34上之一對的最終段(k段)之第2電場控制電極74a，74b，和沿著傳送方向，與最終段(k段)之各第2電場控制電極74a，74b隔離，沿著與傳送方向正交之方向，平面圖案上，呈夾持電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍34上之一對的最終段(k段)之第3電場控制電極75a，75b。
在圖6中，夾持於一對之矩形的第3電場控制電極72a，72b之間之範圍，和連續於其右側所定義，夾持於一對之矩形的第1電場控制電極73a，73b之間之範圍，和更連續於其右側所定義，夾持於一對之矩形的第2電場控制電極74a，74b之間之範圍，和更連續於其右側所定義，夾持於一對之矩形的第3電場控制電極75a，75b之間之範圍所構成，將左右方向作為長度方向(電荷傳送方向)而延伸存在之帶狀的範圍則為在半導體範圍34中所定義之「電荷傳送路徑」。
有關本發明之第2實施形態的半導體元件係3相之電荷傳送元件，實際上係如圖6所示，於前段((k-1)段)之第3電場控制電極72a，72b之左側，即，沿著傳送方向而於左側，與前段((k-1)段)之各第3電場控制電極72a，72b隔開，沿著與傳送方向正交之方向，呈夾持電荷傳送路徑地，具備一對之前段((k-1)段)之第2電場控制電極71a，71b。更且，在圖6中係雖省略圖示，但於前段((k-1)段)之第2電場控制電極71a，71b之更左側，即，沿著傳送方向而於左側，與前段((k-1)段)之各第2電場控制電極71a，71b隔開，具備一對之前段((k-1)段)之第1電場控制電極。
因而，有關第2實施形態的半導體元件之電荷傳送路徑係在圖6中，對於夾持於一對之矩形之前段((k-1)段)之第3電場控制電極72a，72b之間的範圍，和連續於其左側，夾持於前段((k-1)段)之第2電場控制電極
71a，71b及前段((k-1)段)之第1電場控制電極之間的範圍亦作為連續而延伸存在之帶狀的範圍。並且，對於圖6的平面圖所示之電荷傳送路徑之長度方向(電荷傳送方向)之右側，係藉由傳送電極(阻障閘極電極)68而配置有電荷讀出範圍69。
雖省略剖面構造之圖示，但與圖2(a)及圖3的剖面圖所示同樣地，在有關第2實施形態的半導體元件中，半導體範圍34係具備第1導電型(p型)之半導體所成之活性範圍形成層32，和設置於活性範圍形成層32之上部的一部分，第2導電型(n型)之表面埋入範圍34，而表面埋入範圍34中的多數載體之電子則作為信號電荷而在表面埋入範圍34中加以傳送。接觸於作為電荷傳送路徑而發揮機能之表面埋入範圍34表面，設置有第1導電型(p型)之阻塞層35。在阻塞層35中，與信號電荷相反導電型之載體的電洞(孔)的密度則與電荷傳送路徑之空乏化電位之變化同時，經由施加於前段((k-1)段)之第1電場控制電極(省略圖示)，前段((k-1)段)之第2電場控制電極71a，71b，前段((k-1)段)之第3電場控制電極72a，72b，最終段(k段)之第1電場控制電極73a，73b，最終段(k段)之第2電場控制電極74a，74b及最終段(k段)之第3電場控制電極75a，75b之電壓而產生變化。
如圖6之平面圖所示，呈選擇性地照射光於電荷傳送路徑之一部分地，具有以一圈點畫線所示之矩形開口53，54之遮蔽板則設置於前段((k-1)段)之第3電場
控制電極72a，72b，最終段(k段)之第1電場控制電極73a，73b，最終段(k段)之第2電場控制電極74a，74b之上方，而位置於開口53，54內部之正下方之第1導電型(p型)之活性範圍形成層32之一部分，和第2導電型(n型)之表面埋入範圍34之一部分則構成埋入光電二極體範圍。
在圖6中，呈圍繞作為此開口54正下方之受光區域而發揮機能之埋入光電二極體範圍地，配置有前段((k-1)段)之第3電場控制電極72a，72b，最終段(k段)之第1電場控制電極73a，73b，最終段(k段)之第2電場控制電極74a，74b，最終段(k段)之第3電場控制電極75a，75b，而使加上於前段((k-1)段)之第3電場控制電極72a，72b，最終段(k段)之第1電場控制電極73a，73b，最終段(k段)之第2電場控制電極74a，74b之電位變化時，經由橫方向之靜電誘導效果，使表面埋入範圍34之空乏化電位變化，而可使電子井的底深度變化者。
又，呈圍繞作為此開口53正下方之受光區域而發揮機能之埋入光電二極體範圍地，配置有前段((k-1)段)之第1電場控制電極(省略圖示)，前段((k-1)段)之第2電場控制電極71a，71b，前段((k-1)段)之第3電場控制電極72a，72b，而使加上於前段((k-1)段)之第1電場控制電極(省略圖示)，前段((k-1)段)之第2電場控制電極71a，71b之電位變化時，經由橫方向之靜電誘導效果，使表面埋入範圍34之空乏化電位變化，而可使電子井的底深度
變化者。
對於電荷讀出範圍69係連接有在圖8中作為開關而圖示之重置電晶體TRj之源極電極。重置電晶體TRj之汲極電極係連接於電源VDD，而對於重置電晶體TRj之閘極電極係從圖8所示之時間產生電路22賦予重置信號RT。將重置信號RT作為高(H)位準，重置電晶體TRj則吐出存積於電荷讀出範圍69電荷，將電荷讀出範圍69進行重置。如圖8所示，對於電荷讀出範圍69係更連接有緩衝電路(緩衝放大器)Bj。
雖省略圖示，但緩衝電路(緩衝放大器)Bj係由第1輸出電晶體Q1j和第2輸出電晶體Q2j所構成之源極隨耦器電路。即，對於電荷讀出範圍69係第1輸出電晶體Q1j之閘極電極則藉由設置絕緣膜41中的接點窗而加以連接。第1輸出電晶體Q1j之汲極電極係連接於電源VDD，源極電極係連接於第2輸出電晶體Q2j之汲極電極，而由第1輸出電晶體Q1j和第2輸出電晶體Q2j構成源極隨耦器電路。
第2輸出電晶體Q2j之源極電極係連接於緩衝電路(緩衝放大器)Bj之輸出端子。連結於圖6之電荷讀出範圍69之緩衝電路(緩衝放大器)Bj係因為連接於垂直方向之各CCD縱列之輸出端的輸出電路之故，與配置於圖3(a)所示之各畫素的緩衝電路(緩衝放大器)Bija，Bijb不同，而未有行選擇開關等。對於構成源極隨耦器電路之第2輸出電晶體Q2i之閘極電極係從圖8所示之時間產生電
路22賦予一定電壓Vb，對應於電荷讀出範圍69之電位的電流則流動至緩衝電路(緩衝放大器)Bj之輸出端子。
參照圖7的時間圖而說明有關本發明之第2實施形態之半導體元件的動作：
(A)首先，如圖7(a)所示，於前段((k-1)段)(最終段(k段)之前一個的段)之第1電場控制電極(省略圖示)，施加第2電位位準(=1V)之電場控制電壓G1，而於前段((k-1)段)之第2電場控制電極71a，71b，施加第1電位位準(=-2V)之電場控制電壓G2，於前段((k-1)段)之第3電場控制電極72a，72b，施加第1電位位準之電場控制電壓G3，於最終段(k段)之第1電場控制電極73a，73b，施加第2電位位準之電場控制電壓G1，於最終段(k段)之第2電場控制電極74a，74b，施加第1電位位準之電場控制電壓G2，於最終段(k段)第3電場控制電極75a，75b，施加第1電位位準之電場控制電壓G3。在圖7(a)所示之狀態中，對於傳送電極(阻障閘極電極)68係施加有低位準(L)之傳送控制信號GB。由此，前段((k-1)段)之第1電場控制電極(省略圖示)之間，及最終段(k段)之第1電場控制電極73a，73b之間的電位井之底的位準則下降，於前段((k-1)段)之第1電場控制電極(省略圖示)之間，及最終段(k段)之第1電場控制電極73a，73b之間存積有信號電荷。
(B)首先，如圖7(b)所示，於前段((k-1)段)之第1電場控制電極(省略圖示)，施加第2電位位準之電場
控制電壓G1，而於前段((k-1)段)之第2電場控制電極71a，71b，施加第2電位位準之電場控制電壓G2，於前段((k-1)段)之第3電場控制電極72a，72b，施加第1電位位準之電場控制電壓G3，於最終段(k段)之第1電場控制電極73a，73b，施加第2電位位準之電場控制電壓G1，於最終段(k段)之第2電場控制電極74a，74b，施加第2電位位準之電場控制電壓G2，於最終段(k段)第3電場控制電極75a，75b，施加第1電位位準之電場控制電壓G3。在圖7(b)所示之狀態中，對於傳送電極(阻障閘極電極)68係維持施加有低位準(L)之傳送控制信號GB。由此，電位井的底為深的範圍之長度則於右方向擴張成2倍，而前段((k-1)段)之第1電場控制電極(省略圖示)之間，前段((k-1)段)之第2電場控制電極71a，71b之間，最終段(k段)之第1電場控制電極73a，73b之間及最終段(k段)之第2電場控制電極74a，74b之間的電位井的底位準則降低。其結果，存積有信號電荷的範圍之長度則於右方向擴張成2倍，而於前段((k-1)段)之第1電場控制電極(省略圖示)之間，前段((k-1)段)之第2電場控制電極71a，71b之間，最終段(k段)之第1電場控制電極73a，73b及最終段(k段)之第2電場控制電極74a，74b之間存積有信號電荷。然而，由入射至遮蔽板之開口部(開口)54的光，有著在設置於電荷傳送路徑之一部分的埋入光電二極體範圍產生的載體(電子)之情況係存積有產生於最終段(k段)之第1電場控制電極73a，73b之間及最終段(k段)
之第2電場控制電極74a，74b之間的電子井之載體(電子)。又，由入射至遮蔽板之開口部(開口)53的光，有著在設置於電荷傳送路徑之一部分的埋入光電二極體範圍產生的載體(電子)之情況係存積有產生於前段((k-1)段)之第1電場控制電極(省略圖示)之間，前段((k-1)段)之第2電場控制電極71a，71b之間的電子井之載體(電子)。
(C)首先，如圖7(c)所示，於前段((k-1)段)之第1電場控制電極(省略圖示)，施加第1電位位準之電場控制電壓G1，而於前段((k-1)段)之第2電場控制電極71a，71b，施加第2電位位準之電場控制電壓G2，於前段((k-1)段)之第3電場控制電極72a，72b，施加第1電位位準之電場控制電壓G3，於最終段(k段)之第1電場控制電極73a，73b，施加第1電位位準之電場控制電壓G1，於最終段(k段)之第2電場控制電極74a，74b，施加第2電位位準之電場控制電壓G2，於最終段(k段)第3電場控制電極75a，75b，施加第1電位位準之電場控制電壓G3。在圖7(c)所示之狀態中，對於傳送電極(阻障閘極電極)68係維持施加有低位準(L)之傳送控制信號GB。由此，電位井的底為深之範圍的位置則移動至右方向，前段((k-1)段)之第2電場控制電極71a，71b之間及最終段(k段)之第2電場控制電極74a，74b之間的電位井的底位準則降低。其結果，存積有信號電荷之範圍則朝向電荷讀出範圍69而移動至右方向，於前段((k-1)段)之第2電場控制電極71a，71b之間及最終段(k段)之第2電場控制電極
74a，74b之間存積有信號電荷。
(D)接著，如圖7(d)所示，於前段((k-1)段)之第1電場控制電極(省略圖示)，施加第1電位位準之電場控制電壓G1，而於前段((k-1)段)之第2電場控制電極71a，71b，施加第2電位位準之電場控制電壓G2，於前段((k-1)段)之第3電場控制電極72a，72b，施加第2電位位準之電場控制電壓G3，於最終段(k段)之第1電場控制電極73a，73b，施加第1電位位準之電場控制電壓G1，於最終段(k段)之第2電場控制電極74a，74b，施加第2電位位準之電場控制電壓G2，於最終段(k段)第3電場控制電極75a，75b，施加第2電位位準之電場控制電壓G3。在圖7(d)所示之狀態中，對於傳送電極(阻障閘極電極)68係維持施加有低位準(L)之傳送控制信號GB。由此，電位井的底為深的範圍之長度則擴張成2倍，而前段((k-1)段)之第2電場控制電極71a，71b之間，前段((k-1)段)之第3電場控制電極72a，72b，最終段(k段)之第2電場控制電極74a，74b之間及最終段(k段)之第3電場控制電極75a，75b之間的電位井的底位準則降低。其結果，積存有信號電荷的範圍之長度則於右方向擴張成2倍，而因於前段((k-1)段)之第2電場控制電極71a，71b之間，前段((k-1)段)之第3電場控制電極72a，72b，最終段(k段)之第2電場控制電極74a，74b之間及最終段(k段)之第3電場控制電極75a，75b之間存積有信號電荷之故，於至最終段(k段)之第3電場控制電極75a，75b之間，信
號電荷之傳送則有到達。
(E)首先，如圖7(e)所示，於前段((k-1)段)之第1電場控制電極(省略圖示)，施加第1電位位準之電場控制電壓G1，而於前段((k-1)段)之第2電場控制電極71a，71b，施加第1電位位準之電場控制電壓G2，於前段((k-1)段)之第3電場控制電極72a，72b，施加第2電位位準之電場控制電壓G3，於最終段(k段)之第1電場控制電極73a，73b，施加第1電位位準之電場控制電壓G1，於最終段(k段)之第2電場控制電極74a，74b，施加第1電位位準之電場控制電壓G2，於最終段(k段)第3電場控制電極75a，75b，施加第2電位位準之電場控制電壓G3。在圖7(e)所示之狀態中，對於傳送電極(阻障閘極電極)68係維持施加有低位準(L)之傳送控制信號GB。由此，電位井的底為深之範圍的長度則返回原來的長度，電位井的底為深之範圍的位置則移動至右方向，前段((k-1)段)之第3電場控制電極72a，72b及最終段(k段)之第3電場控制電極75a，75b之間的電位井的底位準則降低。其結果，存積有信號電荷之範圍則朝向電荷讀出範圍69而移動至右方向，於前段((k-1)段)之第3電場控制電極72a，72b及最終段(k段)之第3電場控制電極75a，75b之間存積有信號電荷。
(F)首先，如圖7(f)所示，於前段((k-1)段)之第1電場控制電極(省略圖示)，施加第1電位位準之電場控制電壓G1，而於前段((k-1)段)之第2電場控制電極
71a，71b，施加第1電位位準之電場控制電壓G2，於前段((k-1)段)之第3電場控制電極72a，72b，施加第2電位位準之電場控制電壓G3，於最終段(k段)之第1電場控制電極73a，73b，施加第2電位位準之電場控制電壓G1，於最終段(k段)之第2電場控制電極74a，74b，施加第1電位位準之電場控制電壓G2，於最終段(k段)第3電場控制電極75a，75b，施加第2電位位準之電場控制電壓G3。在圖7(f)所示之狀態中，對於傳送電極(阻障閘極電極)68係維持施加有低位準(L)之傳送控制信號GB。由此，除最終段(k段)以外之電位井的底為深的範圍之長度則擴張成2倍，而前段((k-1)段)之第3電場控制電極72a，72b，最終段(k段)之第1電場控制電極73a，73b及最終段(k段)之第3電場控制電極75a，75b之電位井的底位準則降低，而因對於前段((k-1)段)之第3電場控制電極72a，72b，最終段(k段)之第1電場控制電極73a，73b及最終段(k段)之第3電場控制電極75a，75b之間存積有信號電荷之故，最終段(k段)之第3電場控制電極75a，75b之間的信號電荷之存積係被維持。
(G)首先，如圖7(g)所示，於前段((k-1)段)之第1電場控制電極(省略圖示)，施加第2電位位準之電場控制電壓G1，而於前段((k-1)段)之第2電場控制電極71a，71b，施加第1電位位準之電場控制電壓G2，於前段((k-1)段)之第3電場控制電極72a，72b，施加第1電位位準之電場控制電壓G3，於最終段(k段)之第1電場控制
電極73a，73b，施加第2電位位準之電場控制電壓G1，於最終段(k段)之第2電場控制電極74a，74b，施加第1電位位準之電場控制電壓G2，於最終段(k段)第3電場控制電極75a，75b，施加第1電位位準之電場控制電壓G3，更且於傳送電極(阻障閘極電極)68，施加高位準(H)之傳送控制信號GB。由此，在除了最終段(k段)以外，電位井的底為深的範圍之位置則移動至右方向，前段((k-1)段)之第1電場控制電極(省略圖示)及最終段(k段)之第1電場控制電極73a，73b及最終段(k段)第3電場控制電極75a，75b之電位井的底位準則降低。其結果，在於前段((k-1)段)之第1電場控制電極(省略圖示)及最終段(k段)之第1電場控制電極73a，73b之間積存有信號電荷之狀態，於電荷讀出範圍69，傳送有積存於最終段(k段)第3電場控制電極75a，75b之間的信號電荷。
如此，於前段((k-1)段)之第3電場控制電極72a，72b，最終段(k段)之第1電場控制電極73a，73b，最終段(k段)之第2電場控制電極74a，74b，最終段(k段)第3電場控制電極75a，75b，依序施加相位不同之電場控制電壓G3，G1，G2，G3，經由使電荷傳送路徑之空乏化電位依序變化之時，設置於在半導體範圍34中所定義之電荷傳送路徑中的電位井的底為深之範圍的位置，則朝向電荷讀出範圍69，經由移動至右方向之時，將信號電荷逐次傳送至右方向，最終傳送至電荷讀出範圍69。
使用以往的MOS構造而將閘極電極正下方的
電位控制於縱方向(垂直方向)之CCD的情況係有著在閘極氧化膜與矽表面之界面之因界面缺陷或界面狀態(interface state)等引起之雜音或暗電流之產生的問題或傳送速度下降的問題。如根據有關第2實施形態之半導體元件，因使經由橫方向之靜電誘導效果之電位井的底深度變化，而進行信號電荷之傳送之故，可迴避在閘極氧化膜與矽表面之界面之因界面缺陷或界面狀態(interface state)等引起之雜音或暗電流之產生的問題或傳送速度下降的問題。
特別是如根據有關第2實施形態之半導體元件，例如，在第k段之開口APTk之正下方的埋入光電二極體範圍產生之信號電荷係未伴隨雜音或暗電流而依序傳送在電荷傳送路徑，到達至第k+1段之電荷傳送路徑的電位井為止。在到達至第k+1段之電荷傳送路徑的電位井為止之後，加算在第k+1段之APT(k+1)之正下方的埋入光電二極體範圍產生之光電荷，和第k段之開口APTk之正下方的埋入光電二極體範圍產生，而從第k段所傳送之光電荷。
如此作為，如根據有關第2實施形態之半導體元件，如為m個之開口，成為以m次，至最終段(第m段)為止之傳送，在電荷傳送路徑未伴隨雜音或暗電流，而加算在各埋入光電二極體範圍產生之信號電荷者。因此，如根據有關第2實施形態之半導體元件，如使傳送的速度作為一致於物體之移動速度，對於移動之對象物而言，可高速且消除畫像之晃動同時進行攝影，而實現TDI
之機能。
有關圖6所示之第2實施形態的半導體元件係僅部分地著眼最終段之附近而顯示之模式性的平面圖，但實際上係於前段方向(圖6之左側方向)配列有多數的電場控制電極，構成一定長度之縱列的多段之橫方向電場控制型之電荷傳送元件。
圖8係顯示有關如圖6所例示之第2實施形態的半導體元件(多段的電荷傳送元件)，說明構成複數之電荷傳送縱列LEF-CCD1，LEF-CCD2，LEF-CCD3，……，LEF-CCD(m-1)，LEF-CCDm，將此等複數之電荷傳送縱列LEF-CCD1，LEF-CCD2，LEF-CCD3，……，LEF-CCD(m-1)，LEF-CCDm，作為呈垂直方向成為長度方向(電荷傳送方向)，於水平方向配列成1次元而構成畫素陣列部之CCD(電荷結合元件)圖像感知器之概略的模式性的方塊圖。即，畫素陣列部係構成方形狀之攝像範圍，例示性地顯示於此攝像範圍，電荷傳送縱列LEF-CCD1，LEF-CCD2，LEF-CCD3，……，LEF-CCD(m-1)，LEF-CCDm則配列成1次元於水平方向的情況。
有關本發明之第2實施形態之固體攝像裝置(2次元圖像感知器)係如圖8所示，將畫素陣列部與周邊電路部(21，22)配置於同一的半導體晶片上，作為集成化。對於畫素陣列部之下邊部係設置有傳送來自圖8之各
垂直縱列的信號輸出於水平方向之水平位移暫存器21。另一方面，對於畫素陣列部之左邊部的下部係在圖8中，將垂直方向(上下方向)作為長度方向，呈於各延伸存在之第1橫方向電場控制型CCD(LEF-CCD1)，第2橫方向電場控制型CCD(LEF-CCD2)，第3橫方向電場控制型CCD(LEF-CCD3)，……，第(m-1)橫方向電場控制型CCD(LEF-CCD(m-1))，第m橫方向電場控制型CCD(LEF-CCDm)之各方向(垂直方向)，延伸存在於平行地，連接有時間產生電路22。
與圖6及圖7所示的動作同樣地，在有關第2實施形態的固體攝像裝置中，對於各電荷傳送縱列LEF-CCD1，LEF-CCD2，LEF-CCD3，……，LEF-CCD(m-1)，LEF-CCDm之電場控制電極，係從時間產生電路22供給有3相之電場控制信號G1，G2，G3，經由由各橫方向之靜電誘電效果，各電荷傳送縱列LEF-CCD1，LEF-CCD2，LEF-CCD3，……，LEF-CCD(m-1)，LEF-CCDm之電位井的底之電位產生變化之時，在各電荷傳送縱列LEF-CCD1，LEF-CCD2，LEF-CCD3，……，LEF-CCD(m-1)，LEF-CCDm之內部，電荷信號則各加以傳送於垂直方向。
在圖8中，對於畫素陣列部之各電荷傳送縱列LEF-CCD1，LEF-CCD2，LEF-CCD3，……，LEF-CCD(m-1)，LEF-CCDm，係藉由於圖8作為開關而圖示之重置電晶體TR1，TR2，TR3，……，TR(m-1)，TRm而獨立加以連接有各對應之緩衝電路(緩衝放大器)B1，B2，
B3，……，B(m-1)，Bm。各緩衝電路(緩衝放大器)Bj係(j=1~m；m係2以上的整數)係各由第1輸出電晶體Q1j與第2輸出電晶體Q2j所成之源極隨耦器電路。對於各重置電晶體TR1，TR2，TR3，……，TR(m-1)，TRm而係從時間產生電路22供給有重置信號RT。
更且，對於各縱列各連接之緩衝電路(緩衝放大器)B1，B2，B3，……，B(m-1)，Bm係設置在各縱列加以電荷傳送，從各縱列，讀出藉由緩衝電路(緩衝放大器)B1，B2，B3，……，B(m-1)，Bm所輸出之信號而進行A/D變換之A/D變換電路AD1，AD2，AD3，……，AD(m-1)，ADm，呈以從時間產生電路22所供給之信號進行動作地加以連接。即，從圖8的左邊依序，第1電荷傳送縱列LEF-CCD1係藉由第1緩衝電路(緩衝放大器)B1而連接於第1之A/D變換電路AD1。又，第2電荷傳送縱列LEF-CCD2係藉由第2緩衝電路(緩衝放大器)B2而連接於第2之A/D變換電路AD2，第3電荷傳送縱列LEF-CCD3係藉由第3緩衝電路(緩衝放大器)B3而連接於第3之A/D變換電路AD3。……，更且，第(m-1)電荷傳送縱列LEF-CCD(m-1)係藉由第(m-1)緩衝電路(緩衝放大器)B(m-1)而連接於第(m-1)A/D變換電路AD(m-1)，第m電荷傳送縱列LEF-CCDm係藉由第m緩衝電路(緩衝放大器)Bm而連接於第m之A/D變換電路ADm。
對於第1之A/D變換電路AD1係連接有第1上段暫存器R1u與第1下段暫存器R1d。經由來自時間產
生電路22之控制信號，A/D變換電路AD1之A/D變換結果則收納於暫存器R1u與暫存器R1d之任一。更具體而言，將畫素的輸出之重置位準之A/D變換結果收納於暫存器R1u，而將經由畫素之輸出的光電荷之信號位準的A/D變換結果收納於暫存器R1d，在數位範圍求得兩者的差而進行降噪。由此，求得抽出經由光電荷之信號位準，取消固定圖案雜訊，或時間性隨機雜訊的一部分(重置雜訊)之信號。雖省略圖示，但此處理係實際上，在圖像感知器之縱列進行(但在晶片外，進行求得此差之處理亦可)。
同樣地，對於第2之A/D變換電路AD2係連接有第2上段暫存器R2u與第2下段暫存器R2d。經由來自時間產生電路22之控制信號，A/D變換電路AD2之A/D變換結果則收納於暫存器R2u與暫存器R2d之任一。即，將畫素的輸出之重置位準之A/D變換結果收納於暫存器R2u，而將經由畫素之輸出的光電荷之信號位準的A/D變換結果收納於暫存器R2d，在數位範圍求得兩者的差而進行降噪。
同樣地，對於第3之A/D變換電路AD3係連接有第3上段暫存器R3u與第3下段暫存器R3d。……。更且，對於第(m-1)A/D變換電路AD(m-1)係連接有第(m-1)上段暫存器R(m-1)u與第(m-1)下段暫存器R(m-1)d，而對於第m之A/D變換電路ADm係連接有第m上段暫存器Rmu與第m下段暫存器Rmd。
如此，在圖8所示之有關第2實施形態之固
體攝像裝置中，將來自各電荷傳送縱列LEF-CCD1，LEF-CCD2，LEF-CCD3，……，LEF-CCD(m-1)，LEF-CCDm的信號，由緩衝電路(緩衝放大器)B1，B2，B3，……，B(m-1)，Bm讀出之後，經由各A/D變換電路AD1，AD2，AD3，……，AD(m-1)，ADm，進行A/D變換，變換成數位信號，更且收納於上段暫存器R1u，R2u，R3u，……，R(m-1)u，Rmu及下段暫存器R1d，R2d，R3d，……，R(m-1)d，Rmd，將此等，經由水平偏移暫存器21而傳送於水平方向，作為影像信號而讀出於外部之CCD/CMOS混合圖像感知器。
如既已說明之，在有關第2實施形態之固體攝像裝置中，因將有關第2實施形態之半導體元件，作為電荷傳送縱列LEF-CCD1，LEF-CCD2，LEF-CCD3，……，LEF-CCD(m-1)，LEF-CCDm而構成配列於畫素陣列部，使用於攝像範圍之故，以使用以往之MOS構造而將閘極電極正下方的電位控制於縱方向(垂直方向)進行電荷傳送之方式，構成CCD垂直傳送路徑之情況，係有著在閘極氧化膜與矽表面之界面的因界面缺陷或界面狀態(interface state)等引起之雜音或暗電流，而如根據有關第2實施形態之固體攝像裝置，各電荷傳送縱列LEF-CCD1，LEF-CCD2，LEF-CCD3，……，LEF-CCD(m-1)，LEF-CCDmj則因各使用經由橫方向之靜電誘導效果之電場控制之故，可迴避在各電荷傳送縱列LEF-CCD1，LEF-CCD2，LEF-CCD3，……，LEF-CCD(m-1)，LEF-CCDm之內部，在閘極氧化膜與矽表面之界面的因界面缺陷或界面狀
態(interface state)等引起之雜音或暗電流之產生問題或傳送速度下降的問題。其結果，如根據第2實施形態，CMOS圖像感知器之製造工程本身，或者僅經由簡單的工程追加，在CCD之作為主願之同樣的高速電荷傳送中，特別是可提供實現信號電荷之無雜音多段傳送而具有新機能之固體攝像裝置者。
以往之CCD圖像感知器係均使用於垂直傳送以及水平傳送使用CCD，但在圖8所示之有關第2實施形態之固體攝像裝置(CCD/CMOS混合圖像感知器)中，垂直傳送係可以經由CCD，而水平讀出係以經由CMOS電路之A/D變換電路，進行A/D變換，由CMOS數位電路，以數位信號進行讀出者。
如根據有關第2實施形態之固體攝像裝置，在各電荷傳送縱列LEF-CCD1，LEF-CCD2，LEF-CCD3，……，LEF-CCD(m-1)，LEF-CCDmj中，例如，在第k段的開口APTk產生的信號電荷係在各電荷傳送縱列的電荷傳送路徑未伴隨雜音或暗電流而依序加以傳送，而到達至第k+1段之電荷傳送路徑的電位井。在到達至第k+1段之電荷傳送路徑的電位井為止之後，加算在第k+1段之APT(k+1)之光電荷，和第k段之開口APTk產生，而從第k段所傳送之光電荷。如此作為，如根據有關第2實施形態之固體攝像裝置，如於各電荷傳送縱列有m個之開口，成為在各電荷傳送縱列中，以m次，至最終段(第m段)為止之傳送，在電荷傳送路徑未伴隨雜音或暗電流，而加算
信號電荷者。因此，如根據有關第2實施形態之固體攝像裝置，如使傳送的速度作為一致於物體之移動速度，對於移動之對象物而言，可高速且消除畫像之晃動同時進行攝影，而實現TDI之機能。
在本發明之第2實施形態中，例示性地說明過3相之電荷傳送元件，本發明係未限定於3相之電荷傳送元件，如以下，使用2相的時脈亦可使其動作。
如圖9之平面圖所示，有關本發明之第2實施形態的變形例之半導體元件係具備：呈相互鄰接，貫通配列成一列之半導體範圍34p，34q，34r，34s地，傳送有在半導體範圍34p，34q，34r，34s中所定義之信號電荷之電荷傳送路徑，和沿著與信號電荷的傳送方向正交之方向，平面圖案上，呈夾持電荷傳送路徑地藉由絕緣膜(圖示省略，剖面構造係第1實施型態之圖2(a)，圖3(a))配列於半導體範圍34p，34q，34r，34s上之一對之前段((m-1)段)的電場控制電極62a，62b，和沿著傳送方向，與各前段((m-1)段)的電場控制電極62a，62b隔開，鄰接於各自加以配置，且沿著與傳送方向正交的方向，平面圖案上，呈夾持電荷傳送路徑地藉由絕緣膜配列於半導體範圍34p，34q，34r，34s上之一對最終段(m段)的電場控制電極63a，63b。
在有關第2實施型態之變形例的半導體元件
中，半導體範圍34q及34s之不純物密度n2則較半導體範圍34p及34r之不純物密度n1為高。由作為n2>n1時，半導體範圍34q及34s側之電位井則變為較半導體範圍34p及34r側之電位井為深。即，雖省略圖示，但在沿著圖9之IK-IK方向、IL-IL方向之剖面圖上，經由施加於第1電場控制電極62a，62b之電壓，與圖2(b)同樣地，傳導帶之下端部(底部)的電位分佈則產生變化，而與圖2(c)同樣地，荷電子帶之上端部(頂上)的電位分佈則產生變化，但因半導體範圍34q之不純物密度n2設定較半導體範圍34p之不純物密度n1為高不純物密度之故，右側之不純物密度n2之範圍的傳導帶之下端部(底部)的電位井為深。
又，在沿著圖9之IM-IM方向、IN-IN方向之剖面圖上，經由施加於第2電場控制電極63a，63b之電壓，與圖2(b)同樣地，傳導帶之下端部(底部)的電位分佈則產生變化，而與圖2(c)同樣地，荷電子帶之上端部(頂上)的電位分佈則產生變化，但因半導體範圍34s之不純物密度n2設定較半導體範圍34r之不純物密度n1為高不純物密度之故，右側之不純物密度n2之範圍的傳導帶之下端部(底部)的電位井為深。
隨之，在有關第2實施形態之變形例的半導體元件中，在未施加電壓於(m-1)段的電場控制電極62a，62b及m段的電場控制電極63a，63b之狀態，在各(m-1)段的電場控制電極62a，62b之間及m段的電場控制電極
63a，63b之間，右側之電位井則變深。
在圖9中，夾持於一對之矩形的電場控制電極62a，62b之間之範圍，和連續於其右側所定義，夾持於一對之矩形的電場控制電極63a，63b之間之範圍所構成，將左右方向作為長度方向(電荷傳送方向)而延伸存在之帶狀的範圍則為在半導體範圍34p，34q，34r，34s中所定義之「電荷傳送路徑」。實際上如圖9所示，於(m-1)段的電場控制電極62a，62b之左側，即，沿著傳送方向而於左側，與各(m-1)段的電場控制電極62a，62b隔開，沿著與傳送方向正交之方向，呈夾持電荷傳送路徑地，具備一對之(m-2)段的電場控制電極61a，61b。更且，在圖9中雖省略圖示，但於(m-2)段的電場控制電極61a，61b之更左側，即，沿著傳送方向而於左側，與各(m-2)段的電場控制電極61a，61b隔開，具備一對之(m-3)段的電場控制電極之多段的電荷傳送元件。
因而，有關第2實施形態之變形例的半導體元件之電荷傳送路徑係在圖9中，對於夾持於一對之矩形之(m-1)段之電場控制電極62a，62b之間的範圍，和連續於其左側，夾持於(m-2)段之電場控制電極61a，61b及(m-3)段之電場控制電極之間的範圍，或更其左側亦作為連續而延伸存在之帶狀的範圍。並且，對於圖9的平面圖所示之電荷傳送路徑之長度方向(電荷傳送方向)之右端，係藉由傳送電極(阻障閘極電極)68而配置有電荷讀出範圍69。
雖省略剖面構造之圖示，但與圖2(a)及圖3的剖面圖所示同樣地，在有關第2實施形態的變形例之半導體元件中，半導體範圍34p，34q，34r，34s係具備第1導電型(p型)之半導體所成之活性範圍形成層32，和設置於活性範圍形成層32之上部的一部分，第2導電型(n型)之表面埋入範圍34p，34q，34r，34s，而表面埋入範圍34p，34q，34r，34s中的多數載體之電子則作為信號電荷而在表面埋入範圍34p，34q，34r，34s中加以傳送。接觸於作為電荷傳送路徑而發揮機能之表面埋入範圍34p，34q，34r，34s表面，設置有第1導電型(p型)之阻塞層。在阻塞層中，與信號電荷相反導電型之載體的電洞(孔)的密度則與電荷傳送路徑的空乏化電位之變化同時，經由施加於(m-3)段的電場控制電極，(m-2)段的電場控制電極61a，61b，(m-1)段的電場控制電極62a，62b，m段的電場控制電極63a，63b之2相時脈的電壓而產生變化。
如圖9之平面圖所示，呈選擇性地照射光於電荷傳送路徑之一部分地，具有以一圈點畫線所示之矩形開口54之遮蔽板則設置於(m-1)段的電場控制電極62a，62b之上方，而位置於開口54內部之正下方之第1導電型(p型)之活性範圍形成層32之一部分，和第2導電型(n型)之表面埋入範圍34p，34q之一部分則構成埋入光電二極體範圍。在圖9中，呈圍繞作為此開口54正下方之受光區域而發揮機能之埋入光電二極體範圍地，配置有(m-1)段的電場控制電極62a，62b，使加上於(m-1)段的電場
控制電極62a，62b，m段的電場控制電極63a，63b之電位變化時，經由橫方向之靜電誘電效果，使表面埋入範圍34p，34q，34r，34s的空乏化電位變化，可使電子井的底深度變化者。又，呈圍繞作為此開口53正下方之受光區域而發揮機能之埋入光電二極體範圍地，配置有(m-3)段的電場控制電極，(m-2)段的電場控制電極61a，61b，(m-1)段的電場控制電極62a，62b，使加上於(m-3)段的電場控制電極，(m-2)段的電場控制電極61a，61b之電位，以2相時脈變化時，經由橫方向之靜電誘電效果，使表面埋入範圍34p，34q，34r，34s的空乏化電位變化，可使電子井的底深度變化者。
雖省略圖示，但與圖8所示者同樣地，對於電荷讀出範圍69係連接有重置電晶體TRj之源極電極。重置電晶體TRj之汲極電極係連接於電源VDD，而對於重置電晶體TRj之閘極電極係從圖8所示之時間產生電路22賦予重置信號RT。將重置信號RT作為高(H)位準，重置電晶體TRj則吐出存積於電荷讀出範圍69的電荷，將電荷讀出範圍69進行重置。與圖8所示者同樣地，對於電荷讀出範圍69係更連接有緩衝電路(緩衝放大器)Bj。
雖省略圖示，但緩衝電路(緩衝放大器)Bj係由第1輸出電晶體Q1j和第2輸出電晶體Q2j所構成之源極隨耦器電路。即，對於電荷讀出範圍69係第1輸出電晶體Q1j之閘極電極則藉由設置絕緣膜41中的接點窗而加以連接。第1輸出電晶體Q1i之汲極電極係連接於電源
VDD，源極電極係連接於第2輸出電晶體Q2j之汲極電極，而由第1輸出電晶體Q1j和第2輸出電晶體Q2j構成源極隨耦器電路。
第2輸出電晶體Q2j之源極電極係連接於緩衝電路(緩衝放大器)Bj之輸出端子。連結於圖9之電荷讀出範圍69之緩衝電路(緩衝放大器)Bj係因為連接於垂直方向之各CCD縱列之輸出端的輸出電路之故，與配置於圖3(a)所示之各畫素的緩衝電路(緩衝放大器)Bija，Bijb不同，而未有行選擇開關等。對於構成源極隨耦器電路之第2輸出電晶體Q2j之閘極電極係從與圖8所示者同樣之時間產生電路22賦予一定電壓Vb，對應於電荷讀出範圍69之電位的電流則流動至緩衝電路(緩衝放大器)Bj之輸出端子。
例如，對於傳送電極(阻障閘極電極)68係保持維持施加低位準(L)之傳送控制信號GB之施加的狀態，於(m-3)段的電場控制電極施加第2電位位準(高位準：H)之電場控制電壓G1，於(m-2)段的電場控制電極61a，61b施加第1電位位準(低位準：L)之電場控制電壓G2，於(m-1)段的電場控制電極62a，62b施加第2電位位準之電場控制電壓G1，於m段的電場控制電極63a，63b施加第1電位位準之電場控制電壓G2。在此狀態中，(m-3)段的電場控制電極之間與(m-1)段的電場控制電極62a，62b之間的電位井的底之位準則降低。此結果，存積於(m-4)段的電場控制電極之間與(m-2)段的電場控制電極61a，61b之
間的信號電荷則朝向電荷讀出範圍69而移動至右方向，存積有信號電荷於(m-3)段的電場控制電極之間與(m-1)段的電場控制電極62a，62b之間。
在有關第2實施形態之變形例的半導體元件中，半導體範圍34q及34s之不純物密度n2則因較半導體範圍34p及34r之不純物密度n1為高之故，在m段之電場控制電極63a，63b之間中，因右側之不純物密度n2之範圍的電位井則變深之故，存積有信號電荷於右側之不純物密度n2之範圍的電位井側。在(m-3)段的電場控制電極之間中，因右側之不純物密度n2之範圍的電位井則亦變深之故，存積有信號電荷於右側之不純物密度n2之範圍的電位井側。
接著，於(m-3)段的電場控制電極施加第1電位位準之電場控制電壓G2，於(m-2)段的電場控制電極61a，61b施加第2電位位準之電場控制電壓G2，於(m-1)段的電場控制電極62a，62b施加第1電位位準之電場控制電壓G1，於m段的電場控制電極63a，63b施加第2電位位準之電場控制電壓G2。在此狀態中，亦對於傳送電極(阻障閘極電極)68係維持有低位準(L)之傳送控制信號GB之施加。此結果，(m-2)段的電場控制電極61a，61b之間與m段的電場控制電極63a，63b之間的電位井的底之位準則降低。此結果，因存積有信號電荷之範圍則移動於右方向，而存積有信號電荷於(m-2)段的電場控制電極61a，61b之間與m段的電場控制電極63a，63b之間之
故，信號電荷之傳送則到達至m段的第3電場控制電極63a，63b之間。在m段的第3電場控制電極63a，63b之間中，因右側之不純物密度n2之範圍的電位井則亦變深之故，存積有信號電荷於右側之不純物密度n2之範圍的電位井側。在(m-2)段的電場控制電極61a，61b之間中，因右側之不純物密度n2之範圍的電位井則亦變深之故，存積有信號電荷於右側之不純物密度n2之範圍的電位井側。
並且，於(m-3)段的電場控制電極施加第2電位位準之電場控制電壓G2，於(m-2)段的電場控制電極61a，61b施加第1電位位準之電場控制電壓G2，於(m-1)段的電場控制電極62a，62b施加第2電位位準之電場控制電壓G1，於m段的電場控制電極63a，63b施加第1電位位準之電場控制電壓G2，更且，如於傳送電極(阻障閘極電極)68施加高位準(H)之傳送控制信號GB，於電荷讀出範圍69，傳送有存積於m段的第3電場控制電極63a，63b之間的右側之不純物密度n2之範圍的電位井之信號電荷。
如此，於(m-1)段的電場控制電極62a，62b，m段的電場控制電極63a，63b，施加依序相位不同之電場控制電壓G1，G2，經由使電荷傳送路徑之空乏化電位依序變化之時，設置於在半導體範圍34p，34q，34r，34s中所定義之電荷傳送路徑中之電位井的底為深之範圍的位置，則保持右側之不純物密度n2之範圍的電位井為深的
關係同時，經由朝向電荷讀出範圍69而移動至右方向之時，信號電荷則逐次傳送至右方向，最終，從m段的第3電場控制電極63a，63b之間的右側之不純物密度n2之範圍的電位井，加以傳送至電荷讀出範圍69。
使用以往的MOS構造而將閘極電極正下方的對位控制於縱方向(垂直方向)之CCD的情況係有著在閘極氧化膜與矽表面之界面之因缺陷等引起之雜音或暗電流之產生的問題或傳送速度下降的問題。如根據有關第2實施形態之變形例的半導體元件，因使經由橫方向之靜電誘導效果之電位井的底深度變化，而進行信號電荷之傳送之故，可迴避在閘極氧化膜與矽表面之界面之因缺陷等引起之雜音或暗電流之產生的問題或傳送速度下降的問題。
如圖10之平面圖所示，有關本發明之第3實施形態的半導體元件係具備在半導體範圍(34，35)中所定義之傳送有信號電荷之電荷傳送路徑，和沿著與信號電荷之傳送方向正交之方向，平面圖案上，呈夾持電荷傳送路徑地，藉由絕緣膜(省略圖示)而配列於半導體範圍(34，35)上之一對的第1電場控制電極42a，42b，和沿著傳送方向，與各第1電場控制電極42a，42b隔離，鄰接配置於各自，且沿著與傳送方向正交之方向，平面圖案上，呈夾持電荷傳送路徑地，藉由絕緣膜(省略圖示)而配列於半導體範圍(34，35)上之一對的第2電場控制電極43a，43b。
在圖10中，夾持於一對之矩形的第1電場控制電極42a，42b之間之範圍，和連續於其右側所定義，夾持於一對之矩形的第2電場控制電極43a，43b之間之範圍所構成，將左右方向作為長度方向(電荷傳送方向)而延伸存在之帶狀的範圍則為在半導體範圍(34，35)中所定義之「電荷傳送路徑」。對於第1電場控制電極42a，42b及第2電場控制電極43a，43b而言，各施加相互不同之電場控制電壓，經由使電荷傳送路徑之空乏化電位變化之時，在半導體範圍(34，35)中控制有所傳送之信號電荷之移動。
更且，如圖10所示，在有關第3實施形態之半導體元件中，係更具備：沿著與信號電荷之傳送方向正交之方向，在一對之第1電場控制電極42a，42b之外側的位置中，夾持電荷傳送路徑而設置於半導體範圍(34，35)之上部之一部分的一對之第1電荷排出範圍37a，37b，和沿著與信號電荷之傳送方向正交之方向，在一對之第2電場控制電極43a，43b之外側的位置中，夾持電荷傳送路徑而設置於半導體範圍(34，35)之上部之一部分的一對之第2電荷排出範圍37c，37d。
對於圖10平面圖所示之電荷傳送路徑的長度方向(電荷傳送方向)之兩端，係設置有第1電荷存積範圍38a與第2電荷存積範圍38b。在圖10中，對於左側之第1電荷存積範圍38a之更左方係藉由第1傳送電極48a而配置有第1電荷讀出範圍36a。另一方面，在圖10中，
對於右側之第2電荷存積範圍38b之更右方係藉由第2傳送電極48b而配置有第2電荷讀出範圍36b。
如圖11(a)的剖面圖所示，圖10所示之半導體範圍(34，35)係具備第1導電型(p型)之半導體所成之活性範圍形成層32，和設置於活性範圍形成層32之上部的一部分，第2導電型(n型)之表面埋入範圍34，而表面埋入範圍34中的多數載體之電子則作為信號電荷而在表面埋入範圍34中加以傳送。因接觸於作為電荷傳送路徑而發揮機能之表面埋入範圍34的表面，設置有第1導電型(p型)之阻塞層35之故，實際上，有關第3實施形態之半導體元件之半導體範圍(34，35)係為3層構造。因而，在第3實施形態之說明中，之後，表記為半導體範圍(32，34，35)。
在圖11(a)之剖面圖中，係例示活性範圍形成層32則於第1導電型(p型)之半導體基板31上，經由磊晶成長等而加以堆積之構造，但活性範圍形成層32係設置於第2導電型(n型)之半導體基板31上亦可。在阻塞層35中，與信號電荷相反導電型之載體的電洞(孔)的密度則與電荷傳送路徑的空乏化電位之變化同時，經由施加於第1電場控制電極42a，42b及第2電場控制電極43a，43b之電壓而產生變化。
在圖10之平面圖中係雖未圖示有絕緣膜41，但如圖11(a)之剖面圖所示，可理解到一對之第1電場控制電極42a，42b係藉由絕緣膜41，呈夾持作為電荷傳送
路徑而發揮機能之表面埋入範圍34地，沿著與信號電荷之傳送方向正交之方向，配列於半導體範圍(32，34，35)上者。又，雖省略第2電場控制電極43a，43b側之剖面構造之圖示，但與圖11(a)之剖面圖同樣地，一對之第2電場控制電極43a，43b亦作為呈夾持作為電荷傳送路徑而發揮機能之表面埋入範圍34地，藉由絕緣膜41而配列於半導體範圍(32，34，35)上。
對於圖10之平面圖係以矩形的一圈點畫線顯示開口，但如圖11(a)之剖面圖所示，呈選擇性地照射光線於電荷傳送路徑之一部分地，具有矩形開口之遮蔽板51則設置於一對之第1電場控制電極42a，42b之上方。在圖10之平面圖中，位置於矩形的一圈點畫線所顯示開口內部之正下方之第1導電型(p型)之活性範圍形成層32的一部分，和第2導電型(n型)之表面埋入範圍34之一部分則構成埋入光電二極體範圍。在圖10中，呈圍繞作為此開口正下方之受光區域而發揮機能之埋入光電二極體範圍地，配置有第1電場控制電極42a，42b及第2電場控制電極43a，43b，使加上於第1電場控制電極42a，42b及第2電場控制電極43a，43b之電位變化時，可使表面埋入範圍34之空乏化電位變化者。
如圖10所示，由作為設置第1電場控制電極42a，42b與第2電場控制電極43a，43b，呈可加上各不同之電場控制電壓於第1電場控制電極42a，42b與第2電場控制電極43a，43b者，經由入射於遮蔽板51之開口
部(開口)的光，將在電荷傳送路徑之一部分所定義之埋入光電二極體範圍產生的載體(電子)，經由於第1電場控制電極42a，42b及第2電場控制電極43a，43b之電場控制電壓，可實現高速地移動至長度方向之電荷調制元件之情況係與有關第1實施形態之半導體元件同樣。
以下，著眼於圖10及圖11(a)所示之第1電場控制電極42a，42b，方便上進行說明。圖11(b)係顯示沿著圖11(a)之剖面圖之水平方向的IQ-IQ方向而謀求之傳導帶下端部(底部)之電位分布，經由施加於第1電場控制電極42a，42b之電壓的變化，而圖11(c)係顯示沿著圖11(a)之剖面圖之水平方向的IIIQ-IIIQ方向而謀求之荷電子帶上端部(頂上)之電位分布，經由施加於第1電場控制電極42a，42b之電壓的變化。在圖11(b)及圖11(c)中，以波線顯示對於第1電位位準之電壓而言的電位分佈，以細實線而顯示對於較第1電位位準之電壓為大之第2電位位準之電壓而言之電位分佈，以粗實線而顯示對於較第2電位位準之電壓為更大之第3電位位準之電壓而言的電位分佈。在圖11中，作為施加於第1電場控制電極42a，42b與第2電場控制電極43a，43b的電壓，將第1電位位準的電壓作為-2V，第2電位位準的電壓作為1V，第3電位位準的電壓作為3V。
如圖11(c)所示，於第1電場控制電極42a，42b加上低，或者負電壓(第1電位位準之電壓)時係如以圖11(c)之波線所示地，對於荷電子帶之上端部(頂上)之電
位分佈的電洞(孔)而言之電位井變深，而於阻塞層積存有電洞(孔)，但對於第1電場控制電極42a，42b賦予高電壓(第2電位位準之電壓)時，如以圖11(c)之細實線所示地，對於電洞(孔)而言之電位井則變淺，電洞則產生空乏化，在賦予更大之第3電位位準的電壓時，如以圖11(c)之粗實線所示地，對於電洞(孔)而言之電位井則變更淺。另一方面，如圖11(b)所示，對於第1電場控制電極42a，42b為第1電位位準之電壓或第2電位位準之電壓時，係保持形成傳導帶之下端部(底部)之電位分佈的橫方向之阻障，中央之空乏化電位產生變化，而對於加上第3電位位準之電壓時，係變為未有此阻障，排出電荷於第1電荷排出範圍37a，37b。
如以上，著眼於第1電場控制電極42a，42b而方便上進行過說明，但經由施加於沿著圖10之IR-IR方向(IIIR-IIIR方向)之第2電場控制電極43a，43b的電壓，對於第2電場控制電極43a，43b側，亦與圖11(b)同樣地，傳導帶之下端部(底部)的電位分佈產生變化，而與圖11(c)同樣地，荷電子帶之上端部(頂上)的電位分佈產生變化。即，雖省略圖示，但對於第2電場控制電極43a，43b，亦可實現與圖11(b)及圖11(c)所示同樣的電位分佈，因成立與第1電場控制電極42a，42b之情況完全同樣的說明之故，對於第2電場控制電極43a，43b為第1電位位準之電壓或第2電位位準之電壓時，在保持形成橫方向之阻障而中央的空乏化電位產生變化，而對於加上第
3電位位準之電壓時，係變為未有此阻障，排出電荷於第2電荷排出範圍37c，37d。
如此，在有關第3實施形態之半導體元件中，於第1電場控制電極42a，42b及第2電場控制電極43a，43b，經由施加較控制信號電荷之移動之第1或第2電位位準之電壓為大之第3電位位準之電壓之時，可將信號電荷排出於第1電荷排出範圍37a，37b及第2電荷排出範圍37c，37d。即，依照如圖12所示之時間圖，由賦予不同位準之閘極電壓於第1電場控制電極42a，42b與第2電場控制電極43a，43b者，如圖11(b)及圖11(c)所示，可形成電位傾斜者，第1電場控制電極42a，42b=1V，第2電場控制電極43a，43b=-2V時係產生的光電子，係傳送於左側之第1電荷存積範圍38a。第1電場控制電極42a，42b=-2V，第2電場控制電極43a，43b=1V時係傳送於右側之第2電荷存積範圍38b。第1電場控制電極42a，42b=3V，第2電場控制電極43a，43b=3V時係產生的光電子，係排出於第1電荷排出範圍37a，37b及第2電荷排出範圍37c，37d。
周期性地反覆如此的動作，將加以短能率調制的光脈衝，以如圖12之時間接收信號。此時，反覆N次如此之周期，將產生於受信的光脈衝的光電流之振幅作為Iph、將存積於右側之第2電荷存積範圍38b之電荷作為Q1、將存積於左側之第1電荷存積範圍38a之電荷作為Q2、將施加於第1電場控制電極42a，42b及第2電場
控制電極43a，43b之第1或第2電位位準之電壓的脈衝寬度作為T0、將光脈衝之延遲時間作為Td時，有著Q1=Iph(T0-Td)……(3)
Q2=IphTd……(4)
的關係。
由式(3)及(4)，可將光脈衝的延遲時間Td，經由下式，以電荷的比而求得者。
Td=T0Q1/(Q1+Q2)……(5)
求取的距離L係光脈衝的往返時間則可從式(5)的延遲時間Td知道之故，可由對於延遲時間Td之一半加上光速而求得者。
如以上，如根據有關第3實施形態之半導體元件，可作為高速地傳送至第1電荷存積範圍38a與第2電荷存積範圍38b，以及高速地排出於第1電荷排出範圍37a，37b及第2電荷排出範圍37c，37d者。經由賦予傳送控制信號TX(i)於第1傳送電極48a之時，存積於第1電荷存積範圍38a之信號電荷係傳送至第1電荷讀出範圍36a。同樣地，經由賦予傳送控制信號TX(i)於第2傳送電極48b之時，存積於第2電荷存積範圍38b之信號電荷係傳送至第2電荷讀出範圍36b。
雖省略圖示，但與圖3(a)所示者同樣地，對於第1電荷讀出範圍36a係因連接有第1信號讀出電晶體(放大電晶體)TAija之閘極電極之故，經由相當於傳送至第1電荷讀出範圍36a之電荷量的電壓，由第1信號讀出電
晶體(放大電晶體)TAija所放大之輸出則藉由第1開關電晶體TSija而輸出至外部。同樣地，對於第2電荷讀出範圍36b係因連接有第2信號讀出電晶體(放大電晶體)TAijb之閘極電極之故，經由相當於傳送至第2電荷讀出範圍36b之電荷量的電壓，由第2信號讀出電晶體(放大電晶體)TAija所放大之輸出則藉由第2開關電晶體TSijb而輸出至外部。
如圖13之平面圖所示，有關本發明之第4實施形態的半導體元件係具備：在半導體範圍(34，35)中所定義之傳送有信號電荷之電荷傳送路徑，和沿著與信號電荷之傳送方向正交之方向，平面圖案上，呈夾持電荷傳送路徑地，藉由絕緣膜(省略圖示)而配列於半導體範圍(34，35)上之型的電場控制電極49。在圖13中，將夾持於電場控制電極49之型的分歧圖案之間的範圍所構成之左右方向作為長度方向(電荷傳送方向)而延伸存在的帶狀之範圍，則為在半導體範圍(34，35)所定義之「電荷傳送路徑」。經由對於電場控制電極49而言施加電場控制電壓，而使電荷傳送路徑之空乏化電位在型的分歧圖案之間變化之時，在半導體範圍(34，35)中控制所傳送之信號電荷之移動。
對於圖13之平面圖所示之電荷傳送路徑之長度方向的左端係設置有電荷存積範圍38。在圖13中，
對於左側之電荷存積範圍38之更左係藉由傳送電極48而配置有電荷讀出範圍36。另一方面，在圖13中，對於成為型的之電場控制電極49之外側的右側係配置有電荷排出範圍37。
如圖14(a)的剖面圖所示，圖13所示之半導體範圍(34，35)係具備第1導電型(p型)之半導體所成之活性範圍形成層32，和設置於活性範圍形成層32之上部的一部分，第2導電型(n型)之表面埋入範圍34，而表面埋入範圍34中的多數載體之電子則作為信號電荷而在表面埋入範圍34中，朝向電荷存積範圍38加以傳送於左方向。因接觸於作為電荷傳送路徑而發揮機能之表面埋入範圍34的表面，設置有第1導電型(p型)之阻塞層35之故，實際上，有關第4實施形態之半導體元件之半導體範圍(34，35)係為3層構造。
因而，在第4實施形態之說明中，之後，表記為半導體範圍(32，34，35)，但有關第4實施形態之半導體元件之半導體範圍(32，34，35)係具備第1導電型(p型)之活性範圍形成層32，和設置於活性範圍形成層32之上部的一部分，第2導電型(n型)之表面埋入範圍34，和接觸於表面埋入範圍34的表面所設置，第1導電型(p型)之阻塞層35。在圖14(a)之剖面圖中，係例示活性範圍形成層32則於第1導電型(p型)之半導體基板31上，經由磊晶成長等而加以堆積之構造，但活性範圍形成層32係設置於第2導電型(n型)之半導體基板31上亦可。在阻塞
層35中，與信號電荷相反導電型之載體的電洞(孔)之密度則與電荷傳送路徑之空乏化電位的變化同時，經由施加於電場控制電極49之電場控制電壓而產生變化。
在圖13之平面圖中，雖未圖示有絕緣膜41，但如圖14(a)之剖面圖所示，型的電場控制電極49係可理解藉由絕緣膜41而配列於半導體範圍(32，34，35)上。
對於圖13之平面圖係以矩形的一圈點畫線顯示開口，但如圖14(a)之剖面圖所示，呈選擇性地照射光線於電荷傳送路徑之一部分地，具有矩形開口之遮蔽板51則設置於型之電場控制電極49之上方。在圖13之平面圖中，位置於矩形的一圈點畫線所顯示開口內部之正下方之第1導電型(p型)之活性範圍形成層32的一部分，和第2導電型(n型)之表面埋入範圍34之一部分則構成埋入光電二極體範圍。在圖13中，係呈圍繞作為此開口正下方之受光區域而發揮機能之埋入光電二極體範圍之3邊地，配置有型之電場控制電極49，使加上於電場控制電極49之電位變化時，可使表面埋入範圍34之空乏化電位變化者。
亦經由開口之面積，表面埋入範圍34，表面之p+阻塞層35之不純物密度而產生變化，但於電場控制電極49，加上低，或者負電壓(第1電位位準之電壓)時係如以圖14(b)之波線所示地，對於電子而言之電位井為淺，而於電場控制電極49施加高電壓(第2電位位準之電
壓)時，如以圖14(b)之細實線所示地，對於電子而言之電位井則變深。
在有關第4實施形態之半導體元件中，因於傳送方向，如圖13及圖14(a)所示地，將電位井深的範圍作為電荷存積範圍38而形成之故，經由加上負電壓(第1電位位準之電壓)於電場控制電極49之時，埋入光電二極體範圍之電子係加以傳送至電荷存積範圍38。另一方面，當賦予高的電壓(第2電位位準之電壓)於電場控制電極49時，形成有電位井而對於電荷存積範圍38而言形成有電位阻障之故，在埋入光電二極體範圍產生的光電子係停留於二極體內，加以存積。更且，如圖14(b)之粗實線所示地，當對於電場控制電極49加上非常大之電壓(第3電位位準之電壓)時，存積於埋入光電二極體範圍內之電子係排出至配置於右方向之電荷排出範圍37。
如圖14(a)所示，對於電荷讀出範圍36係信號讀出電晶體(放大電晶體)TAij之閘極電極則藉由設置於絕緣膜41中的接點窗而加以連接。信號讀出電晶體(放大電晶體)TAij之汲極電極係連接於電源VDD，源極電極係連接於畫素選擇用之開關電晶體TSij之汲極電極。畫素選擇用之開關電晶體TSij之源極電極係連接於垂直信號線Bj，對於閘極電極係水平線的選擇用控制信號SL(i)則例如，從具有與圖5所示之垂直偏移暫存器13同樣的機能之電路等加以賦予。經由將選擇用控制信號SL(i)作為高(H)位準之時，開關電晶體TSij則導通，對應於由信號讀
出電晶體TAij所放大之電荷讀出範圍36之電位的電流則流動至垂直信號線Bjb。
更且，對於電荷讀出範圍36係連接有重置電晶體TRij之源極電極。重置電晶體TRij之汲極電極係連接於電源VDD，對於重置電晶體TRij之閘極電極係重置信號RT(i)則從具有與圖5所示之垂直偏移暫存器13同樣的機能之電路等加以賦予。將重置信號RT(i)作為高(H)位準，重置電晶體TRij則吐出存積於電荷讀出範圍36的電荷，將電荷讀出範圍36進行重置。於圖14(a)所示之傳送電極48，傳送控制信號TX(i)則經由從具有與圖5所示之垂直偏移暫存器13同樣的機能之電路等加以賦予之時，存積於電荷存積範圍38之信號電荷係加以傳送至電荷讀出範圍36。如圖14(a)所示，對於電荷讀出範圍36係因連接有信號讀出電晶體(放大電晶體)TAij之閘極電極之故，經由相當於傳送至電荷讀出範圍36之電荷量的電壓，在信號讀出電晶體(放大電晶體)TAij所放大之輸出則藉由開關電晶體TSij而輸出於外部。
如此，經由加上於形成在埋入光電二極體範圍周邊之3邊的型之電場控制電極49之電場控制電壓的位準，可進行來自埋入光電二極體範圍之載體的傳送，載體的存積，載體之排出的控制者。此時，對於使埋入光電二極體範圍之空乏化電位，以電場控制電極49之電場控制電壓加大變化，係表面之p+阻塞層35的孔之不純物密度的設定則為重要。即，在沿著在圖14(a)之剖面圖之
水平方向之IIP-IIP方向而謀求之電位分布中，對於為了加大與既已於圖2(b)或圖11(b)所示者同樣之傳導帶下端部之電位井的深度△Vwell，係與於圖2(c)或圖11(c)所示者同樣之荷電子帶之上端部的電位分布之特別是中央部的電位產生大的變化者則成為必要。
也就是，在中央部之電位井的範圍中，假設電場控制電極49之電場控制電壓為低，或者在加上小的負電壓(第1電位位準的電壓)之狀況中，表面之p+阻塞層35之電洞(孔)密度係成為略與形成p+阻塞層35之受體的不純物密度同程度，但如圖11(c)所示，將較控制信號電荷之移動的第1或第2電位位準之電壓為大之第3電位位準的電壓之電場控制電壓，加上於電場控制電極49時，經由p+阻塞層35內之電洞(孔)密度則下降而成為空乏化之狀態之時，電位則上升。但假設表面之p+阻塞層35之不純物密度非常高的情況(例如，在不純物密度為1019cm-3以上)，此範圍則未有空乏化而中央部之p+阻塞層35的電位係即使使加上於電場控制電極49之電場控制電壓的位準變化，亦略加以固定於基板電位，未產生有變化。對於如此情況係△Vwell係停留在小的變化。
另一方面，表面之p+阻塞層35之不純物密度係對於為了降低作為埋入光電二極體範圍之暗電流係盡可能提高者為佳。如在有關第1實施形態之半導體元件所說明，對於為了同時得到低暗電流化，與經由電場控制電極49之空乏化電位之大的變化，必須最佳地選擇表面之p+
阻塞層35之電洞(孔)密度，而此係認為位於大約1017cm-3程度之後半至1018cm-3程度之前半。又，空乏化電位之變化係亦與表面之p+阻塞層35之厚度有關，大約作為0.1μm程度為佳。此係經由加上於型之電場控制電極49之電場控制電壓的變化，p+阻塞層35內之載體密度是否可產生大的變化則成為基準。
p+阻塞層35係因位於型之電場控制電極49正下方之矽範圍的側面之故，並非可經由型之電場控制電極49而直接控制p+阻塞層35之電洞(孔)密度，但使其側面之矽範圍的電荷密度變化的能力具備於型之電場控制電極49時，可使鄰接於此等之同程度的電荷密度的p+阻塞層35之不純物密度變化，而可根據條件係作為空乏化者。
如圖15之平面圖所示，有關本發明之第5實施形態之半導體元件係具備：在半導體範圍中所定義之傳送有信號電荷之主電荷傳送路徑，與沿著主電荷傳送路徑而傳送有信號電荷之主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜(省略圖示，剖面構造係參照第1實施形態之圖2(a)，圖3(a))而於半導體範圍上，配列於左端側之一對之後段((p+1)段)之第3電場控制電極411，461，和沿著右方向，與各(p+1)段之第3電場控制電極411，461隔離，鄰接於各自加以配置，且沿著
與主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的(p+1)段之第2電場控制電極412，462，和沿著右方向，與各(p+1)段之第2電場控制電極412，462隔離，沿著與主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的(p+1)段之第1電場控制電極413，463。
更且，有關第5實施形態之半導體元件係具備：沿著右方向，與各(p+1)段之第1電場控制電極413，463隔離，沿著與主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的前段(p段)之第3電場控制電極414，464，和沿著右方向，與各p段之第3電場控制電極414，464隔離，且沿著與主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的p段之第2電場控制電極415，465，和沿著右方向，與各p段之第2電場控制電極415，465隔離，且沿著與主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的p段之第1電場控制電極416，466，和沿著右方向，與各p段之第1電場控制電極416，466隔離，且沿著與主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的前前段((p-1)段)之第3電場控制電極417，467。
更且，於在一對之(p+1)段之第3電場控制電極411，461，(p+1)段之第2電場控制電極412，462，(p+1)段之第1電場控制電極413，463，p段之第3電場控制電極414，464，p段之第2電場控制電極415，465，p段之第1電場控制電極416，466及(p-1)段之第3電場控制電極417，467之配列之間所定義之主電荷傳送路徑的中央，呈構成中央分離帶地，配列有一對之(p+1)段之第3補助電極421，441，(p+1)段之第2補助電極422，442，(p+1)段之第1補助電極425，445，p段之第3補助電極426，446，p段之第2補助電極427，447，p段之第1補助電極430，450及(p-1)段之第3補助電極431，451，而將主電荷傳送路徑分離成「上段主電荷傳送路徑」與「下段主電荷傳送路徑」。
更且，對於一對之(p+1)段之第2電場控制電極412，462，(p+1)段之第1電場控制電極413，463，p段之第2電場控制電極415，465及p段之第1電場控制電極416，466之配列之間，係設置有一對之(p+1)段之第1調制電極423，443，(p+1)段之第2調制電極424，444，p段之第1調制電極428，448及p段之第2調制電極429，449。
然而，此等第1調制電極423，443，第2調制電極424，444，第1調制電極428，448及第2調制電極429，449係著眼於電荷調制用傳送路徑，如與第1實施形態同樣地再定義時，對於(p+1)段係可呈具備沿著主
傳送方向，平面圖案上，呈夾持電荷調制用傳送路徑地藉由絕緣膜而配列於半導體範圍上之一對之第1調制電極423，424，和與各第1調制電極423，424隔離加以配置，沿著主傳送方向，平面圖案上，呈夾持電荷調制用傳送路徑地藉由絕緣膜而配列於半導體範圍上之一對之第2調制電極443，444地再定義。同樣地，對於p段係可呈具備沿著主傳送方向，平面圖案上，呈夾持電荷調制用傳送路徑地藉由絕緣膜而配列於半導體範圍上之一對之第1調制電極428，429，和與各第1調制電極428，429隔離加以配置，沿著主傳送方向，平面圖案上，呈夾持電荷調制用傳送路徑地藉由絕緣膜而配列於半導體範圍上之一對之第2調制電極448，449地再定義，但因不過是附上單純定義之問題之故，在以下的說明中係依照最初的定義而加以說明。
(p+1)段之第3補助電極421，441係配置於夾持在一對之(p+1)段之第3電場控制電極411，461之間的位置。(p+1)段之第2補助電極422，442係配置於較(p+1)段之第2電場控制電極412，462，沿著主電荷傳送路徑方向而謀求之長度為短，夾持於一對之(p+1)段之第2電場控制電極412，462之間的位置。(p+1)段之第1調制電極423，443亦於較(p+1)段之第2電場控制電極412，462，沿著主電荷傳送路徑方向而謀求之長度為短，於夾持於一對之(p+1)段之第2電場控制電極412，462之間的位置，鄰接配置於(p+1)段之第2補助電極422，442之右
側。(p+1)段之第2調制電極424，444係配置於較(p+1)段之第1電場控制電極413，463，沿著主電荷傳送路徑方向而謀求之長度為短，夾持於一對之(p+1)段之第1電場控制電極413，463之間的位置。(p+1)段之第1補助電極425，445亦於較(p+1)段之第1電場控制電極413，463，沿著主電荷傳送路徑方向而謀求之長度為短，於夾持於一對之(p+1)段之第1電場控制電極413，463之間的位置，鄰接配置於(p+1)段之第2調制電極424，444之右側。
另一方面，p段之第3補助電極426，446係配置於夾持在一對之p段之第3電場控制電極414，464之間的位置。p段之第2補助電極427，447係配置於較p段之第2電場控制電極415，465，沿著主電荷傳送路徑方向而謀求之長度為短，夾持於一對之p段之第2電場控制電極415，465之間的位置。p段之第1調制電極428，448亦於較p段之第2電場控制電極415，465，沿著主電荷傳送路徑方向而謀求之長度為短，於夾持於一對之p段之第2電場控制電極415，465之間的位置，鄰接配置於p段之第2補助電極427，447之右側。p段之第2調制電極429，449係配置於較p段之第1電場控制電極416，466，沿著主電荷傳送路徑方向而謀求之長度為短，夾持於一對之p段之第1電場控制電極416，466之間的位置。p段之第1補助電極430，450亦於較p段之第1電場控制電極416，466，沿著主電荷傳送路徑方向而謀求之長度為短，於夾持於一對之p段之第1電場控制電極
416，466之間的位置，鄰接配置於p段之第2調制電極429，449之右側。更且，如圖15之右端所示，(p-1)段之第3補助電極431，451係配置於夾持在一對之(p-1)段之第3電場控制電極417，467之間的位置。
如圖15所示，在有關第5實施形態之半導體元件中，對於(p+1)段之第1調制電極423與第2調制電極424之間，及連續於此第1調制電極423與第2調制電極424之間的(p+1)段之第1調制電極443與第2調制電極444之間係存在有一定寬度之間隔，在正交於主電荷傳送路徑方向的方向，定義有「(p+1)段之電荷調制用傳送路徑」。對於p段之第1調制電極428與第2調制電極429之間，及連續於此第1調制電極428與第2調制電極429之間的p段之第1調制電極448與第2調制電極449之間係存在有一定寬度之間隔，在正交於主電荷傳送路徑方向的方向，定義有「p段之電荷調制用傳送路徑」。
在有關本發明之第5實施形態之半導體元件中，加上於如圖16所示之第1電壓脈衝Φ1，第2電壓脈衝Φ2及第3電壓脈衝Φ3之3相的時脈，使用為了電荷調制之第1電荷調制用電壓脈衝ΦMA，第2電荷調制用電壓脈衝ΦMB。又，第2電壓脈衝Φ2係分為上段用之第2電壓脈衝Φ2A與下段用之第2電壓脈衝Φ2B之2相。
即，對於(p+1)段之第1電場控制電極413，
463及(p+1)段之第1補助電極425，445係施加有圖16所示之時脈圖案之第1電壓脈衝Φ1。又，對於p段之第1電場控制電極416，466及p段之第1補助電極430，450，亦施加有圖16所示之時脈圖案之第1電壓脈衝Φ1，同步控制在上段之主電荷傳送路徑與下段之主電荷傳送路徑的信號電荷之傳送。
對於(p+1)段之第2電場控制電極412及(p+1)段之第2補助電極422係施加有圖16所示之時脈圖案之上段用之第2電壓脈衝Φ2A，而對於p段之第2電場控制電極415及p段之第2補助電極427亦施加有圖16所示之時脈圖案之上段用之第2電壓脈衝Φ2A，控制在上段之主電荷傳送路徑的信號電荷之傳送。另一方面，對於(p+1)段之第2補助電極442及(p+1)段之第2電場控制電極462係施加有圖16所示之時脈圖案之下段用之第2電壓脈衝Φ2B，而對於p段之第2補助電極447及p段之第2電場控制電極465亦施加有圖16所示之時脈圖案之下段用之第2電壓脈衝Φ2B，控制在下段之主電荷傳送路徑的信號電荷之傳送。
並且，對於(p+1)段之第3電場控制電極411，461及(p+1)段之第3補助電極421，441係施加有圖16所示之時脈圖案之第3電壓脈衝Φ3，而對於p段之第3電場控制電極414，464及p段之第3補助電極426，446，以及(p-1)段之第3電場控制電極417，467及(p-1)段之第3補助電極431，451亦施加有圖16所示之時脈圖
案之第3電壓脈衝Φ3，同步控制在上段之主電荷傳送路徑與下段之主電荷傳送路徑的信號電荷之傳送。
更且，對於(p+1)段之第1調制電極423，第2調制電極424，p段之第1調制電極428及第2調制電極429係施加有圖16所示之時脈圖案之第1電荷調制用電壓脈衝ΦMA。另一方面，對於(p+1)段之第1調制電極443，第2調制電極444，p段之第1調制電極448及第2調制電極449係施加有圖16所示之時脈圖案之第2電荷調制用電壓脈衝ΦMB。
即，在圖16所示之電荷調制模式之期間中，於第1電荷調制用電壓脈衝ΦMA，第2電荷調制用電壓脈衝ΦMB，由賦予圖16所示之時脈圖案者，如圖17及圖18所示地，經由從開口APTp，APT(p+1)，…進入的光而產生之電荷則交互地傳送至各上段與下段之主電荷傳送路徑之電位井。經由光脈衝與此等之時脈的重疊方法，可得到利用對於2個電荷產生有不同之情況而依存於光飛行時間的電荷，而可進行距離計測。
如此，有關第5實施形態之半導體元件係例示3相之電荷傳送元件者，但對於3相之電荷傳送元件情況之信號電荷之傳送係時脈的相位係使用從圖16所示之PT1至PT6為止之6個相位。然而，在圖16中，PT1係呈出現於傳送模式之最初與最後之雙方地加以記錄，但亦可省略任一方。
在有關本發明之第5實施形態的半導體元件中，由以如圖16之時脈圖案而加上信號者，控制電荷調制模式與電荷傳送模式。在電荷調制模式之期間中，如上述，使用第1電荷調制用電壓脈衝ΦMA及第2電荷調制用電壓脈衝ΦMB，經由從圖17及圖18所示之開口APTp，APT(p+1)，…進入的光而產生之電荷則因交互地傳送至各上段與下段之主電荷傳送路徑之電位井之故，經由光脈衝與此等時脈之重疊方法，可得到利用對於2個電荷產生有不同之情況而依存於光飛行時間的電荷，而可進行距離計測。
如圖15之平面圖所示，呈選擇性地照射光線於主電荷傳送路徑之一部分地，具有以一圈點畫線顯示之矩形(p+1)段之開口APT(p+1)的遮蔽板則設置於一對的(p+1)段之第1調制電極423，443及第2調制電極424，444之上方，而位置於(p+1)段之開口APT(p+1)的內部之正下方的第1導電型(p型)之活性範圍形成層(圖示省略，剖面構造係參照圖2(a)等)之一部分，和第2導電型(n型)之表面埋入範圍(圖示省略，剖面構造係參照圖2(a)等)之一部分則構成埋入光電二極體範圍。在圖15中，呈圍繞作為此(p+1)段之開口APT(p+1)正下方的受光區域而發揮機能之埋入光電二極體範圍地，配置有(p+1)段之第1調制電極423，443及第2調制電極424，444，而於(p+1)段之第1調制電極423及第2調制電極424施加圖16所示之時
脈圖案之第1電荷調制用電壓脈衝ΦMA，於(p+1)段之第1調制電極443及第2調制電極444施加圖16所示之時脈圖案之第2電荷調制用電壓脈衝ΦMB時，可使表面埋入範圍之空乏化電位，遍佈於在正交於主電荷傳送路徑方向之方向所定義之(p+1)段之電荷調制用傳送路徑之長範圍，電場則作為呈略一定而變化，再經由第1電荷調制用電壓脈衝ΦMA及第2電荷調制用電壓脈衝ΦMB之電場，可使信號電荷，在上段之主電荷傳送路徑與下段之主電荷傳送路徑之間高速地分配而移動者。
同樣地，對於圖15之平面圖係呈選擇性地照射光至主電荷傳送路徑之一部分地，設置有以一圈點畫線顯示之矩形p段之開口APTp，而設置於一對的p段之第1調制電極428，448及第2調制電極429，449之上方，而位置於p段之開口APTp的內部之正下方的第1導電型(p型)之活性範圍形成層之一部分，和第2導電型(n型)之表面埋入範圍之一部分則構成埋入光電二極體範圍。在圖15中，呈圍繞作為此p段之開口APTp正下方的受光區域而發揮機能之埋入光電二極體範圍地，配置有p段之第1調制電極428，448及第2調制電極429，449，而於p段之第1調制電極428及第2調制電極429施加圖16所示之時脈圖案之第1電荷調制用電壓脈衝ΦMA，於p段之第1調制電極448及第2調制電極449施加圖16所示之時脈圖案之第2電荷調制用電壓脈衝ΦMB時，可使表面埋入範圍之空乏化電位，遍佈於在正交於主電荷傳送路徑方向
之方向所定義之p段之電荷調制用傳送路徑之長範圍，電場則作為呈略一定而變化，再經由第1電荷調制用電壓脈衝ΦMA及第2電荷調制用電壓脈衝ΦMB之電場，可使信號電荷，在上段之主電荷傳送路徑與下段之主電荷傳送路徑之間高速地分配而移動者。
在圖16所示之時間圖的時間PMA中，第1電壓脈衝Φ1係第1電位位準(低位準L)，上段用之第2電壓脈衝Φ2A係第3電位位準(高位準H)，下段用之第2電壓脈衝Φ2B係第1電位位準(低位準L)，第3電壓脈衝Φ3係第3電位位準(高位準H)，第1電荷調制用電壓脈衝ΦMA係第3電位位準(高位準H)，第2電荷調制用電壓脈衝ΦMB係第2電位位準(中間位準M)。
即，如圖17所示，在有關第5實施形態之半導體元件中，對於(p+1)段之第1電場控制電極413，463及第1補助電極425，445係施加有第1電位位準(低位準L)之電壓Φ1。又，對於p段之第1電場控制電極416，466，第1補助電極430，450亦施加有第1電位位準(低位準L)之電壓Φ1。經由此，對於上段之主電荷傳送路徑之第1電場控制電極413與第1補助電極425之間，及第1電場控制電極416與第1補助電極430之間，以及下段之主電荷傳送路徑之第1電場控制電極463與第1補助電極445之間，及第1電場控制電極466與第1補助電極
450之間係形成有電位障壁。
又，因對於(p+1)段之第2電場控制電極412，第2補助電極422係施加有第3電位位準(高位準H)之電壓Φ2A，對於p段之第2電場控制電極415，第2補助電極427亦施加有第3電位位準(高位準H)之電壓Φ2A之故，對於上段之主電荷傳送路徑之第2電場控制電極412與第2補助電極422之間的電位井及第2電場控制電極415與第2補助電極427之間的電位井的電子而言之電位位準則降低。
另一方面，因對於(p+1)段之第2補助電極442，第2電場控制電極462係施加有第1電位位準(低位準L)之電壓Φ2B，對於p段之第2補助電極447，第2電場控制電極465亦施加有第1電位位準(低位準L)之電壓Φ2B之故，對於下段之主電荷傳送路徑之第2補助電極442與第2電場控制電極462之間及第2補助電極447與第2電場控制電極465之間係形成有電位障壁。
並且，對於(p+1)段之第3電場控制電極411，461，第3補助電極421，441係施加有第3電位位準(高位準H)之電壓Φ3，而對於p段之第3電場控制電極414，464，第3補助電極426，446，以及(p-1)段之第3電場控制電極417，467及第3補助電極431，451係施加有第3電位位準(高位準H)之電壓Φ3。由此，對上段之主電荷傳送路徑之第3電場控制電極411與第3補助電極421之間，第3電場控制電極414與第3補助電極426之
間，及第3電場控制電極417與第3補助電極431之間，以及下段之主電荷傳送路徑之第3電場控制電極461與第3補助電極441之間，第3電場控制電極464與第3補助電極446之間及第3電場控制電極467與第3補助電極451之間的電位井之電子而言之電位位準則降低。
在此狀態，如對於(p+1)段之第1調制電極423，第2調制電極424，p段之第1調制電極428及第2調制電極429係施加第3電位位準(高位準H)之電壓ΦMA，而對於(p+1)段之第1調制電極443，第2調制電極444，p段之第1調制電極448及第2調制電極449係施加第2電位位準(中間位準M)之電壓ΦMB，對於第1調制電極423與第2調制電極424及第1調制電極428及第2調制電極429間的電位井之電子而言的電位位準則降低。因此，從下段之主電荷傳送路徑朝向上段之主電荷傳送路徑而電位變低之電位梯度則形成於在第1調制電極423與第2調制電極424之間，及連接於此第1調制電極423與第2調制電極424之間的第1調制電極443與第2調制電極444之間，以及在第1調制電極428與第2調制電極429之間，及連接於此第1調制電極428與第2調制電極429之間的第1調制電極448與第2調制電極449之間所定義之電荷調制用傳送路徑。
因此，含有在位置於圖15之平面圖所示之開口APT(p+1)及開口APTp的正下方之埋入光電二極體範圍所產生之載體，信號電荷則從下段之主電荷傳送路徑至上
段之主電荷傳送路徑，經由電荷調制用傳送路徑而加以傳送。並且，如圖17所示，經由電荷調制用傳送路徑而加以傳送之信號電荷係更沿著上段之主電荷傳送路徑而傳送至左方向，於從上段之主電荷傳送路徑之第2電場控制電極412與第2補助電極422之間至主電荷傳送路徑之第3電場控制電極411與第3補助電極421之間為止延伸存在之電位井，從第2電場控制電極415與第2補助電極427之間延伸存在於第3電場控制電極414與第3補助電極426之間的電位井，及第3電場控制電極417與第3補助電極431之間的電位井，各加以存積。
在圖16所示之時間圖的時間PMB中，第1電壓脈衝Φ1係第1電位位準(低位準L)，上段用之第2電壓脈衝Φ2A係第1電位位準(低位準L)，下段用之第2電壓脈衝Φ2B係第3電位位準(高位準H)，第3電壓脈衝Φ3係第3電位位準(高位準H)，第1電荷調制用電壓脈衝ΦMA係第2電位位準(中間位準M)，第2電荷調制用電壓脈衝ΦMB係第3電位位準(高位準H)。
即，如圖18所示，在有關第5實施形態之半導體元件中，對於(p+1)段之第1電場控制電極413，463及第1補助電極425，445係施加第1電位位準(低位準L)之電壓Φ1。又，對於p段之第1電場控制電極416，466，第1補助電極430，450亦施加第1電位位準(低位
準L)之電壓Φ1。經由此，對於上段之主電荷傳送路徑之第1電場控制電極413與第1補助電極425之間，及第1電場控制電極416與第1補助電極430之間，以及下段之主電荷傳送路徑之第1電場控制電極463與第1補助電極445之間，及第1電場控制電極466與第1補助電極450之間係形成有電位障壁。
另一方面，因對於(p+1)段之第2電場控制電極412，第2補助電極422係施加有第1電位位準(低位準L)之電壓Φ2A，對於p段之第2電場控制電極415，第2補助電極427亦施加有第1電位位準(低位準L)之電壓Φ2A之故，對於上段之主電荷傳送路徑之第2電場控制電極412與第2補助電極422之間之電位井及第2電場控制電極415與第2補助電極427之間係形成有電位障壁。
另一方面，因對於(p+1)段之第2補助電極442，第2電場控制電極462係施加有第3電位位準(高位準H)之電壓Φ2B，對於p段之第2補助電極447，第2電場控制電極465亦施加有第3電位位準(高位準H)之電壓Φ2B之故，對於下段之主電荷傳送路徑之第2補助電極442與第2電場控制電極462之間及第2補助電極447與第2電場控制電極465之間的電位井之電子而言的電位位準則降低。
並且，對於(p+1)段之第3電場控制電極411，461，第3補助電極421，441係施加有第3電位位準(高位準H)之電壓Φ3，而對於p段之第3電場控制電極
414，464，第3補助電極426，446，以及(p-1)段之第3電場控制電極417，467及第3補助電極431，451亦施加有第3電位位準(高位準H)之電壓Φ3。由此，對上段之主電荷傳送路徑之第3電場控制電極411與第3補助電極421之間，第3電場控制電極414與第3補助電極426之間，及第3電場控制電極417與第3補助電極431之間，以及下段之主電荷傳送路徑之第3電場控制電極461與第3補助電極441之間，第3電場控制電極464與第3補助電極446之間及第3電場控制電極467與第3補助電極451之間的電位井之電子而言之電位位準則降低。
在此狀態，如對於(p+1)段之第1調制電極423，第2調制電極424，p段之第1調制電極428及第2調制電極429係施加第2電位位準(中間位準M)之電壓ΦMA，而對於(p+1)段之第1調制電極443，第2調制電極444，p段之第1調制電極448及第2調制電極449係施加第3電位位準(高位準H)之電壓ΦMB，對於第1調制電極443與第2調制電極444及第1調制電極448及第2調制電極449間的電位井之電子而言的電位位準則降低。因此，與時間圖之時間PMA情況相反地，從上段之主電荷傳送路徑朝向下段之主電荷傳送路徑而電位變低之電位梯度則形成於在第1調制電極423與第2調制電極424之間，及連接於此第1調制電極423與第2調制電極424之間的第1調制電極443與第2調制電極444之間，以及在第1調制電極428與第2調制電極429之間，及連接於此第1
調制電極428與第2調制電極429之間的第1調制電極448與第2調制電極449之間所定義之電荷調制用傳送路徑。
因此，含有在位置於圖15之平面圖所示之開口APT(p+1)及開口APTp的正下方之埋入光電二極體範圍所產生之載體，與時間圖之時間PMA情況相反地，信號電荷則從上段之主電荷傳送路徑至下段之主電荷傳送路徑，經由電荷調制用傳送路徑而加以傳送。並且，如圖18所示，，經由電荷調制用傳送路徑而加以傳送之信號電荷係在下段之主電荷傳送路徑而更傳送至左方向，於從下段之主電荷傳送路徑之第3電場控制電極461與第3補助電極441之間至第2補助電極442與第2電場控制電極462之間為止延伸存在之電位井，從第2補助電極447與第2電場控制電極465之間延伸存在至第3電場控制電極464與第3補助電極446之間的電位井，及第3電場控制電極467與第3補助電極451之間的電位井，各加以存積。
在電荷傳送模式中，如圖16所示，交互反覆施加第1電荷調制用電壓脈衝ΦMA及第2電荷調制用電壓脈衝ΦMB，暫時持續與光飛行時間(TOF)計測法同樣之電荷調制模式的動作而加以存積之2個的信號電荷係經由切換成電荷傳送模式之時，歷經上段與下段之主電荷傳送路徑而傳送至旁邊的電位井。圖16所示之時脈圖案之情況係在
電荷傳送模式中，傳送至左側方向。
在構成圖16所示之時間圖的電荷傳送模式之時間PT1，PT2，PT3，PT4，PT5，PT6，PT1的時間序列中，第1電荷調制用電壓脈衝ΦMA及第2電荷調制用電壓脈衝ΦMB係均固定為第1電位位準(低位準L)。又，上段用之第2電壓脈衝Φ2A與下段用之第2電壓脈衝Φ2B係同時維持為相同的電位，共有第1電位位準(低位準L)或者第3電位位準(高位準H)的值，上段之主電荷傳送路徑與下段之主電荷傳送路徑則維持對稱性。
即如圖19~圖23所示地，在電荷傳送模式中，因於(p+1)段之第1調制電極423，第2調制電極424，第1調制電極443及第2調制電極444，以及p段之第1調制電極428，第2調制電極429，第1調制電極448及第2調制電極449之所有，施加第1電位位準(低位準L)之電壓ΦMB，而維持為固定值之故，對於第1調制電極423及第2調制電極424之間，第1調制電極443及第2調制電極444之間，以及第1調制電極428及第2調制電極429之間，第1調制電極448及第2調制電極449之間係均形成有電位障壁，電荷調制用傳送路徑係維持遮斷狀態。因此，信號電荷係在上段之主電荷傳送路徑與下段之主電荷傳送路徑，相互平行地加以傳送，為有在中央分離帶交叉者。
如既述之，在電荷傳送模式中，第1電荷調制用電壓脈衝ΦMA及第2電荷調制用電壓脈衝ΦMB係同時維持為第1電位位準(低位準L)。並且，在圖16所示之時間圖之時間PT1中，第1電壓脈衝Φ1係第1電位位準(低位準L)，上段用之第2電壓脈衝Φ2A與下段用之第2電壓脈衝Φ2B係同時為第1電位位準(低位準L)，第3電壓脈衝Φ3係第3電位位準(高位準H)。
即，如圖19所示，在有關第5實施形態之半導體元件中，對於(p+1)段之第1電場控制電極413，463及第1補助電極425，445係施加第1電位位準(低位準L)之電壓Φ1。又，對於p段之第1電場控制電極416，466，第1補助電極430，450亦施加第1電位位準(低位準L)之電壓Φ1。經由此，對於上段之主電荷傳送路徑之第1電場控制電極413與第1補助電極425之間，及第1電場控制電極416與第1補助電極430之間，以及下段之主電荷傳送路徑之第1電場控制電極463與第1補助電極445之間，及第1電場控制電極466與第1補助電極450之間係形成有電位障壁。
又，因對於(p+1)段之第2電場控制電極412，第2補助電極422，p段之第2電場控制電極415，第2補助電極427係施加有第1電位位準(低位準L)之電壓Φ2A之故，對於上段之主電荷傳送路徑之第2電場控制電極412與第2補助電極422之間的電位井及第2電場控制電極415與第2補助電極427之間係形成有電位障
壁。同樣地，因對於(p+1)段之第2補助電極442，第2電場控制電極462，p段之第2補助電極447，第2電場控制電極465亦施加有第1電位位準(低位準L)之電壓Φ2B之故，對於下段之主電荷傳送路徑之第2補助電極442與第2電場控制電極462之間，及第2補助電極447與第2電場控制電極465之間係形成有電位障壁。
並且，對於(p+1)段之第3電場控制電極411，461，第3補助電極421，441係施加有第3電位位準(高位準H)之電壓Φ3，而對於p段之第3電場控制電極414，464，第3補助電極426，446，以及(p-1)段之第3電場控制電極417，467及第3補助電極431，451亦施加有第3電位位準(高位準H)之電壓Φ3。由此，對於上段之主電荷傳送路徑之第3電場控制電極411與第3補助電極421之間，第3電場控制電極414與第3補助電極426之間，及第3電場控制電極417與第3補助電極431之間，以及下段之主電荷傳送路徑之第3電場控制電極461與第3補助電極441之間，第3電場控制電極464與第3補助電極446之間及第3電場控制電極467與第3補助電極451之間的電位井之電子而言之電位位準則降低，於電位位準降低處，如圖19所示，存積有信號電荷。
對於圖16之PT2的相位係跨過說明，而進行時間PT3的說明，經由歷經PT2的相位而至PT2的相位之時，圖19
所示之信號電荷之存積狀態則更傳送至左側之情況係應可容易理解。在圖16所示之時間圖之時間PT3中，第1電壓脈衝Φ1係第3電位位準(高位準H)，上段用之第2電壓脈衝Φ2A與下段用之第2電壓脈衝Φ2B係同時為第1電位位準(低位準L)，第3電壓脈衝Φ3係第1電位位準(低位準L)。
即，如圖20所示，在有關第5實施形態之半導體元件中，對於(p+1)段之第1電場控制電極413，463及第1補助電極425，445係施加第3電位位準(高位準H)之電壓Φ1。又，對於p段之第1電場控制電極416，466，第1補助電極430，450亦施加有第3電位位準(高位準H)之電壓Φ1。經由此，對於上段之主電荷傳送路徑之第1電場控制電極413與第1補助電極425之間，及第1電場控制電極416與第1補助電極430之間，以及下段之主電荷傳送路徑之第1電場控制電極463與第1補助電極445之間，及第1電場控制電極466與第1補助電極450之間的電位井之電位位準則降低。
又，因對於(p+1)段之第2電場控制電極412，第2補助電極422，p段之第2電場控制電極415，第2補助電極427係施加有第1電位位準(低位準L)之電壓Φ2A之故，對於上段之主電荷傳送路徑之第2電場控制電極412與第2補助電極422之間的電位井及第2電場控制電極415與第2補助電極427之間係形成有電位障壁。同樣地，因對於(p+1)段之第2補助電極442，第2電
場控制電極462，p段之第2補助電極447，第2電場控制電極465亦施加有第1電位位準(低位準L)之電壓Φ2B之故，對於下段之主電荷傳送路徑之第2補助電極442與第2電場控制電極462之間，及第2補助電極447與第2電場控制電極465之間係形成有電位障壁。
並且，對於(p+1)段之第3電場控制電極411，461，第3補助電極421，441係施加有第1電位位準(低位準L)之電壓Φ3，而對於p段之第3電場控制電極414，464，第3補助電極426，446，以及(p-1)段之第3電場控制電極417，467及第3補助電極431，451亦施加有第1電位位準(低位準L)之電壓Φ3。由此，對上段之主電荷傳送路徑之第3電場控制電極411與第3補助電極421之間，第3電場控制電極414與第3補助電極426之間，及第3電場控制電極417與第3補助電極431之間，以及下段之主電荷傳送路徑之第3電場控制電極461與第3補助電極441之間，第3電場控制電極464與第3補助電極446之間及第3電場控制電極467與第3補助電極451之間係形成有電位障壁。
結果，對於上段之主電荷傳送路徑之第1電場控制電極413與第1補助電極425之間，及第1電場控制電極416與第1補助電極430之間，以及下段之主電荷傳送路徑之第1電場控制電極463與第1補助電極445之間，及第1電場控制電極466與第1補助電極450之間的電位井之電子而言之電位位準降低處，如圖20所示，存
積有信號電荷。圖20所示之信號電荷之存積狀態係對應於從圖19所示之信號電荷之存積狀態傳送有信號電荷至左側之狀態。
對於PT3之相位之後之從PT4至PT6為止之3個相位係省略詳細的說明，但在時間PT4中係如圖21所示，信號電荷則圖20所示之信號電荷之存積狀態更傳送至左側，在時間PT5中係如圖22所示，信號電荷則圖21所示之信號電荷之存積狀態更傳送至左側，在時間PT6中係如圖23所示，信號電荷則圖22所示之信號電荷之存積狀態更傳送至左側之情況係如參照圖16所示之時脈圖案，應可容易地理解。
如以上敘述，如將電荷調制模式與電荷傳送模式，以如圖16所示之時脈圖案持續時，例如，在電荷調制模式中，在第p段之開口APTp產生之信號電荷係與光飛行時間(TOF)計測法同樣地，分配成第p段之上段與下段之主電荷傳送路徑而加以調制，而存積於第p段之上段與下段之主電荷傳送路徑的電位井。在電荷調制模式中，存積於第p段之上段與下段之主電荷傳送路徑的電位井的信號電荷係在電荷傳送模式中，歷經圖16之PT1至PT6為止之6個相位之時脈圖案而加以依序傳送，到達至第p+1段之上段與下段之主電荷傳送路徑的電位井。
到達至第p+1段之上段與下段之主電荷傳送路徑的電位井之後，切換成電荷調制模式，進行電荷調制模式之動作時，對於在第p+1段之APT(p+1)產生的光電荷
而言，與TOF計測法同樣地，調制有分配成第p+1段之上段與下段之主電荷傳送路徑之調制，於第p+1段之上段與下段之主電荷傳送路徑的電位井，存積有在第p+1段之APT(p+1)產生的光電荷。更且在第p+1段中，在右側之第p段之開口APTp所產生．調制，從第p段傳送至左方向之光電荷則在電荷調制模式中，進行加算。
由如此作為，在有關第5實施形態之半導體元件中，反覆進行m次電荷調制模式的動作與經由上段與下段之主電荷傳送路徑之電荷傳送模式的動作時，成為在某個位置之上段與下段之主電荷傳送路徑之電位井中，加算有在至最終段(第m段)之開口所產生．調制之信號電荷者。
如根據有關第5實施形態之半導體元件，如使在電荷傳送模式之傳送的速度作為一致於物體的移動速度時，對於移動的對象物而言，可高速且消除畫像的晃動同時而進行攝影，或由從所調制之2個電荷，經由光飛行時間而計算距離者，可計測高速移動之物體的3次元形狀。
有關第5實施形態之半導體元件係例示3相之電荷傳送元件，但在有關本發明之第6實施形態之半導體元件中係說明4相之電荷傳送元件。
即，如圖24之平面圖所示，有關本發明之第
6實施形態之半導體元件係具備：在半導體範圍中所定義之傳送有信號電荷之主電荷傳送路徑，和沿著與主電荷傳送路徑而傳送有信號電荷之主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜(省略圖示，剖面構造係參照第1實施形態之圖2(a)，圖3(a))而於半導體範圍上，配列於左端側之一對之後段((k+1)段)之第3電場控制電極511，561，和配置於右側，與各(k+1)段之第3電場控制電極511，561隔離，鄰接於各自加以配置，且沿著與主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的(k+1)段之第2電場控制電極512，562，和配置於右側，與各(k+1)段之第2電場控制電極512，562隔離，沿著與主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的(k+1)段之第1電場控制電極513，563。
有關第6實施形態之半導體元件係更具備：配置於(k+1)段之第1電場控制電極513，563之右側，與各(k+1)段之第1電場控制電極513，563隔離，沿著與主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的前段(k段)之第4電場控制電極514，564，和配置於其右側，與各k段之第4電場控制電極514，564隔離，沿著與主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的k段之第
3電場控制電極515，565，和配置於其右側，與各k段之第3電場控制電極515，565隔離，且沿著與主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的k段之第2電場控制電極516，566，和配置於其右側，與各k段之第2電場控制電極516，566隔離，且沿著與主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的k段之第1電場控制電極517，567，和配置於其右側，與各k段之第1電場控制電極517，567隔離，且沿著與主傳送方向正交之方向，平面圖案上，呈夾持主電荷傳送路徑地，藉由絕緣膜而配列於半導體範圍上之一對的前前段((k-1)段)之第4電場控制電極518，568。
更且，於在一對之(k+1)段之第3電場控制電極511，561，(k+1)段之第2電場控制電極512，562，(k+1)段之第1電場控制電極513，563，k段之第4電場控制電極514，564，k段之第3電場控制電極515，565，k段之第2電場控制電極516，566，k段之第1電場控制電極517，567及(k-1)段之第4電場控制電極518，568之配列之間所定義之主電荷傳送路徑的中央，呈構成中央分離帶地，配列有一對之(k+1)段之第3補助電極521，541，(k+1)段之第2補助電極522，542，(k+1)段之第1補助電極525，545，k段之第4補助電極526，546，k段之第3補助電極527，547，k段之第2補助電
極528，549，k段之第1補助電極531，551及(k-1)段之第4補助電極532，552，而將主電荷傳送路徑分離成「上段主電荷傳送路徑」與「下段主電荷傳送路徑」。
更且，對於一對之(k+1)段之第2電場控制電極512，562，(k+1)段之第1電場控制電極513，563，k段之第2電場控制電極516，566及k段之第1電場控制電極517，567之配列之間，係設置有一對之(k+1)段之第1調制電極523，543，(k+1)段之第2調制電極524，544，k段之第1調制電極529，549及k段之第2調制電極530，550。
(k+1)段之第3補助電極521，541係配置於夾持在一對之(k+1)段之第3電場控制電極511，561之間的位置。(k+1)段之第2補助電極522，542係配置於較(k+1)段之第2電場控制電極512，562，沿著主電荷傳送路徑方向而謀求之長度為短，夾持於一對之(k+1)段之第2電場控制電極512，562之間的位置。(k+1)段之第1調制電極523，543亦於較(k+1)段之第2電場控制電極512，562，沿著主電荷傳送路徑方向而謀求之長度為短，於夾持於一對之(k+1)段之第2電場控制電極512，562之間的位置，鄰接配置於(k+1)段之第2補助電極522，542之右側。(k+1)段之第2調制電極524，544係配置於較(k+1)段之第1電場控制電極513，563，沿著主電荷傳送路徑方向而謀求之長度為短，夾持於一對之(k+1)段之第1電場控制電極513，563之間的位置。(k+1)段之第1補助電極
525，545亦於較(k+1)段之第1電場控制電極513，563，沿著主電荷傳送路徑方向而謀求之長度為短，於夾持於一對之(k+1)段之第1電場控制電極513，563之間的位置，鄰接配置於(k+1)段之第2調制電極524，544之右側。
另一方面，k段之第4補助電極526，546係配置於夾持在一對之k段之第4電場控制電極514，564之間的位置，而k段之第3補助電極527，547係配置於夾持在一對之k段之第3電場控制電極515，565之間的位置。k段之第2補助電極528，549係配置於較k段之第2電場控制電極516，566，沿著主電荷傳送路徑方向而謀求之長度為短，夾持於一對之k段之第2電場控制電極516，566之間的位置。k段之第1調制電極529，549亦於較k段之第2電場控制電極516，566，沿著主電荷傳送路徑方向而謀求之長度為短，於夾持於一對之k段之第2電場控制電極516，566之間的位置，鄰接配置於k段之第2補助電極528，549之右側。
k段之第2調制電極530，550係配置於較k段之第1電場控制電極517，567，沿著主電荷傳送路徑方向而謀求之長度為短，夾持於一對之k段之第1電場控制電極517，567之間的位置。k段之第1補助電極531，551亦於較k段之第1電場控制電極517，567，沿著主電荷傳送路徑方向而謀求之長度為短，於夾持於一對之k段之第1電場控制電極517，567之間的位置，鄰接配置於k段之第2調制電極530，550之右側。更且，如圖24之
右端所示，(k-1)段之第4補助電極532，552係配置於夾持在一對之(k-1)段之第4電場控制電極518，568之間的位置。
如圖24所示，在有關第6實施形態之半導體元件中，對於(k+1)段之第1調制電極523與第2調制電極524之間，及連續於此第1調制電極523與第2調制電極524之間的(k+1)段之第1調制電極543與第2調制電極544之間係存在有一定寬度之間隔，在正交於主電荷傳送路徑方向的方向，定義有「(k+1)段之電荷調制用傳送路徑」。對於k段之第1調制電極529與第2調制電極530之間，及連續於此第1調制電極529與第2調制電極530之間的k段之第1調制電極549與第2調制電極550之間係存在有一定寬度之間隔，在正交於主電荷傳送路徑方向的方向，定義有「k段之電荷調制用傳送路徑」。
在有關本發明之第6實施形態之半導體元件中，加上於如圖25所示之第1電壓脈衝Φ1，第2電壓脈衝Φ2，第3電壓脈衝Φ3及第4電壓脈衝Φ3之4相的時脈，使用為了電荷調制之第1電荷調制用電壓脈衝ΦMA，第2電荷調制用電壓脈衝ΦMB。又，第2電壓脈衝Φ2係分為上段用之第2電壓脈衝Φ2A與下段用之第2電壓脈衝Φ2B之2相。
即，對於(k+1)段之第1電場控制電極513，563及(k+1)段之第1補助電極525，545係施加有圖25所示之時脈圖案之第1電壓脈衝Φ1。又，對於k段之第1
電場控制電極517，567及k段之第1補助電極531，551，亦施加有圖25所示之時脈圖案之第1電壓脈衝Φ1，同步控制在上段之主電荷傳送路徑與下段之主電荷傳送路徑的信號電荷之傳送。
對於(k+1)段之第2電場控制電極512及(k+1)段之第2補助電極522係施加有圖25所示之時脈圖案之上段用之第2電壓脈衝Φ2A，而對於k段之第2電場控制電極516及k段之第2補助電極528亦施加有圖25所示之時脈圖案之上段用之第2電壓脈衝Φ2A，控制在上段之主電荷傳送路徑的信號電荷之傳送。
另一方面，對於(k+1)段之第2補助電極542及(k+1)段之第2電場控制電極562係施加有圖25所示之時脈圖案之下段用之第2電壓脈衝Φ2B，而對於k段之第2補助電極447及k段之第2電場控制電極565亦施加有圖25所示之時脈圖案之下段用之第2電壓脈衝Φ2B，控制在下段之主電荷傳送路徑的信號電荷之傳送。
並且，對於(k+1)段之第3電場控制電極511，561及(k+1)段之第3補助電極521，541係施加有圖25所示之時脈圖案之第3電壓脈衝Φ3，而對於k段之第3電場控制電極515，565及k段之第3補助電極527，547亦施加有圖25所示之時脈圖案之第3電壓脈衝Φ3，同步控制在上段之主電荷傳送路徑與下段之主電荷傳送路徑的信號電荷之傳送。
更且，對於k段之第4電場控制電極514，
564及k段之第4補助電極526，546係施加有圖25所示之時脈圖案之第4電壓脈衝Φ4，而對於(k-1)段之第4電場控制電極518，568及(k-1)段之第4補助電極532，552亦施加有圖25所示之時脈圖案之第4電壓脈衝Φ4，同步控制在上段之主電荷傳送路徑與下段之主電荷傳送路徑的信號電荷之傳送。
更且，對於(k+1)段之第1調制電極523，第2調制電極524，k段之第1調制電極529及第2調制電極530係施加有圖25所示之時脈圖案之第1電荷調制用電壓脈衝ΦMA。另一方面，對於(k+1)段之第1調制電極543，第2調制電極544，k段之第1調制電極549及第2調制電極550係施加有圖25所示之時脈圖案之第2電荷調制用電壓脈衝ΦMB。
即，在圖25所示之電荷調制模式之期間中，於第1電荷調制用電壓脈衝ΦMA，第2電荷調制用電壓脈衝ΦMB，由賦予圖25所示之時脈圖案者，如圖24所示地，經由從開口APTk，APT(k+1)，…進入的光而產生之電荷則交互地傳送至各上段與下段之主電荷傳送路徑之電位井。經由光脈衝與此等之時脈的重疊方法，可得到利用對於2個電荷產生有不同之情況而依存於光飛行時間的電荷，而可進行距離計測。
如此，有關第6實施形態之半導體元件係例示4相之電荷傳送元件者，但對於4相之電荷傳送元件情況之信號電荷之傳送係時脈的相位係使用從圖25所示之
PT1至PT8為止之8個相位。然而，在圖25中，PT1係呈出現於傳送模式之最初與最後之雙方地加以記錄，但亦可省略任一方。
在有關本發明之第6實施形態的半導體元件中，由以如圖25之時脈圖案而加上信號者，控制電荷調制模式與電荷傳送模式。在電荷調制模式之期間中，如上述，使用第1電荷調制用電壓脈衝ΦMA及第2電荷調制用電壓脈衝ΦMB，經由從圖24所示之開口APTk，APT(k+1)，…進入的光而產生之電荷則因交互地傳送至各上段與下段之主電荷傳送路徑之電位井之故，經由光脈衝與此等時脈之重疊方法，可得到利用對於2個電荷產生有不同之情況而依存於光飛行時間的電荷，而可進行距離計測。
在電荷調制模式中，如圖25所示，交互反覆施加第1電荷調制用電壓脈衝ΦMA及第2電荷調制用電壓脈衝ΦMB，暫時持續與TOF計測法同樣之電荷調制模式的動作而加以存積之2個的信號電荷係經由切換成電荷傳送模式之時，歷經上段與下段之主電荷傳送路徑而傳送至旁邊的電位井。圖25所示之時脈圖案之情況係在電荷傳送模式中，傳送至左側方向。
如以上敘述，如根據有關第6實施形態之半導體元件，如將電荷調制模式與電荷傳送模式，以如圖25所示之時脈圖案持續時，例如，在電荷調制模式中，在第k段之開口APTk產生之信號電荷係與TOF計測法同
樣地，分配成第k段之上段與下段之主電荷傳送路徑而加以調制，而存積於第k段之上段與下段之主電荷傳送路徑的電位井。在電荷調制模式中，存積於第k段之上段與下段之主電荷傳送路徑的電位井的信號電荷係在電荷傳送模式中，歷經圖25之PT1至PT6為止之6個相位之時脈圖案而加以依序傳送，到達至第k+1段之上段與下段之主電荷傳送路徑的電位井。到達至第k+1段之上段與下段之主電荷傳送路徑的電位井之後，切換成電荷調制模式，進行電荷調制模式之動作時，對於在第k+1段之APT(k+1)產生的光電荷而言，與TOF計測法同樣地，調制有分配成第k+1段之上段與下段之主電荷傳送路徑之調制，於第k+1段之上段與下段之主電荷傳送路徑的電位井，存積有在第k+1段之APT(k+1)產生的光電荷。更且在第k+1段中，在右側之第k段之開口APTk所產生．調制，從第k段傳送至左方向之光電荷則在電荷調制模式中，進行加算。
由如此作為，如根據有關第6實施形態之半導體元件，與有關第5實施形態之半導體元件同樣地，反覆進行m次電荷調制模式的動作與經由上段與下段之主電荷傳送路徑之電荷傳送模式的動作時，成為在某個位置之上段與下段之主電荷傳送路徑之電位井中，加算有在至最終段(第m段)之開口所產生．調制之信號電荷者。
在有關第6實施形態之半導體元件中，亦如使在電荷傳送模式之傳送的速度作為一致於物體的移動速度時，對於移動的對象物而言，可高速且消除畫像的晃動
同時而進行攝影，或由從所調制之2個電荷，經由光飛行時間而計算距離者，可計測高速移動之物體的3次元形狀。
如上述，本發明係經由本發明之第1~第6實施形態而記載過，但構成此揭示之一部分的論述及圖面係並非應理解為限定本發明者。從此揭示，對於該業者係可理解作各種之代替實施形態，實施例及運用技術。
在既述之本發明之第1~第6實施形態的說明中，將第1導電型(p型)作為p型，而將第2導電型(n型)作為n型已作過說明，但即使將第1導電型(p型)作為n型，而將第2導電型(n型)作為p型，如將電性的極性作為相反，亦可得到相同的效果係應可容易理解。
在第1~第6實施形態的說明中，將進行傳送，存積等之處理的信號電荷作為電子，在電位圖中，圖的下方向(深度方向)則作為電位(電位)之正方向，但在將電性的極性作為相反之情況中，將進行處理之電荷係成為電洞之故，顯示半導體元件內之電位障壁，電位谷，電位井等之電位形狀係圖的下方向(深度方向)則作為電位之負方向而加以表現。
又，構成本發明之電荷傳送路徑所定義之半導體範圍的半導體材料係未限定於矽(Si)者。特別是化合物半導體之情況係因在化合物半導體表面與絕緣膜之界面
的界面缺陷或界面狀態(interface state)則成為問題之故，使用本發明之橫方向之靜電誘導效果而控制半導體中之電位的方式係因可迴避界面缺陷或界面狀態(interface state)之影響之故，在使用III-V族間化合物半導體或II-VI族間化合物半導體等之各種化合物半導體的半導體元件或固體攝像裝置中，在第1~第6實施形態例示性說明之半導體元件或固體攝像裝置之構造或其技術思想係成為重要之技術。
如此，本發明係當然含有在此未記載之各種的實施形態等者。隨之，本發明之技術範圍係從上述之說明，僅經由有關妥善之申請專利範圍之發明特定事項所訂定者。
34‧‧‧表面埋入範圍
34‧‧‧電荷吐出範圍
36a，36b‧‧‧電荷存積範圍
38a‧‧‧第1電荷存積範圍
38b‧‧‧第2電荷存積範圍
42a、42b‧‧‧第1電場控制電極
43a、43b‧‧‧第2電場控制電極
48a‧‧‧第1傳送電極
48b‧‧‧第2傳送電極
51‧‧‧遮蔽板
Claims (11)
- 一種半導體元件，其特徵為具備：傳送有在半導體範圍中所定義之信號電荷之電荷傳送路徑，和沿著與前述信號電荷之傳送方向正交之方向，平面圖案上，呈夾持前述電荷傳送路徑地，隔著絕緣膜而配列於前述半導體範圍上之一對的第1電場控制電極，和沿著前述傳送方向，與各前述第1電場控制電極隔離，而各自鄰接配置，且沿著與前述傳送方向正交之方向，平面圖案上，呈夾持前述電荷傳送路徑地，隔著前述絕緣膜而配列於前述半導體範圍上之一對的第2電場控制電極，對於前述第1及第2電場控制電極施加相互不同之電場控制電壓，經由使前述電荷傳送路徑之空乏化電位變化，控制在前述半導體範圍中加以傳送之前述信號電荷之移動的半導體元件者。
- 如申請專利範圍第1項記載之半導體元件，其中，前述半導體範圍則具備：第1導電型之半導體所成之活性範圍形成層，和設置於前述活性範圍形成層之上部的一部分，第2導電型之表面埋入範圍，接觸於前述表面埋入範圍的表面加以設置，第1導電型之阻塞層，而前述表面埋入範圍中的多數載體則作為前述信號電荷而在前述表面埋入範圍中加以傳送者。
- 如申請專利範圍第2項記載之半導體元件，其中，前述活性範圍形成層則設置於第1導電型或第2導電型之半導體基板上者。
- 如申請專利範圍第2項或第3項記載之半導體元件，其中，在前述阻塞層中，與前述信號電荷相反導電型之載體的密度則與前述電荷傳送路徑之空乏化電位的變化同時，經由施加於前述第1及第2電場控制電極之電壓而產生變化者。
- 如申請專利範圍第1項至第4項任一項記載之半導體元件，其中，更具備：沿著與前述信號電荷之傳送方向正交的方向，在前述一對之第1電場控制電極之外側的位置中，於前述半導體範圍之上部的一部分，夾持前述電荷傳送路徑而加以設置之一對的第1電荷排出範圍，和沿著與前述信號電荷之傳送方向正交的方向，在前述一對之第2電場控制電極之外側的位置中，於前述半導體範圍之上部的一部分，夾持前述電荷傳送路徑而加以設置之一對的第2電荷排出範圍，而於前述第1及第2電場控制電極，經由施加較控制前述信號電荷之移動的電壓為大之電壓之時，將前述信號電荷排出於第1及第2電荷排出範圍者。
- 如申請專利範圍第1項至第5項任一項記載之半導體元件，其中，更具備：具有選擇性地照射光於前述電荷傳送路徑之一部分之開口的遮蔽板者。
- 如申請專利範圍第1項至第6項任一項記載之半導 體元件，其中，更具備：沿著前述傳送方向，與前述各第2電場控制電極隔離，各鄰接於與前述第1電場控制電極相反側之前述第2電場控制電極的端部側而加以配置，且沿著與前述傳送方向正交之方向，平面圖案上，呈夾持前述電荷傳送路徑地，隔著前述絕緣膜而配列於前述半導體範圍上之一對的第3電場控制電極，對於前述第2及第3電場控制電極施加相互不同之電場控制電壓，控制在前述半導體範圍中加以傳送之前述信號電荷之移動者。
- 如申請專利範圍第7項記載之半導體元件，其中，更具備：沿著前述傳送方向，與前述各第3電場控制電極隔離，各鄰接於與前述第2電場控制電極相反側之前述第3電場控制電極的端部側而加以配置，且沿著與前述傳送方向正交之方向，平面圖案上，呈夾持前述電荷傳送路徑地，隔著前述絕緣膜而配列於前述半導體範圍上之一對的第4電場控制電極，對於前述第3及第4電場控制電極施加相互不同之電場控制電壓，控制在前述半導體範圍中加以傳送之前述信號電荷之移動者。
- 一種固體攝像元件，其特徵為配列複數個單位元件，該單位元件具備：傳送有在半導體範圍中所定義之信號電荷之電荷傳送路徑，和沿著與前述信號電荷之傳送方向正交之方向，平面圖案上，呈夾持前述電荷傳送路徑地，隔著絕緣膜而配列 於前述半導體範圍上之一對的第1電場控制電極，和沿著前述傳送方向，與前述各第1電場控制電極隔離，各自鄰接而加以配置，且沿著與前述傳送方向正交之方向，平面圖案上，呈夾持前述電荷傳送路徑地，隔著前述絕緣膜而配列於前述半導體範圍上之一對的第2電場控制電極，在各單位元件中，於前述第1及第2電場控制電極施加相互不同之電場控制電壓，經由使前述電荷傳送路徑之空乏化電位變化，控制在前述半導體範圍中加以傳送之前述信號電荷之移動者。
- 一種固體攝像元件，其特徵為將單位構造，沿著電荷傳送路徑周期性地配列之縱列，作為單位縱列，該單位構造包含：傳送有在半導體範圍中所定義之信號電荷之電荷傳送路徑，和沿著與前述信號電荷之傳送方向正交之方向，平面圖案上，呈夾持前述電荷傳送路徑地，隔著絕緣膜而配列於前述半導體範圍上之一對的第1電場控制電極，和沿著前述傳送方向，與前述各第1電場控制電極隔離，各自鄰接而加以配置，且沿著與前述傳送方向正交之方向，平面圖案上，呈夾持前述電荷傳送路徑地，隔著前述絕緣膜而配列於前述半導體範圍上之一對的第2電場控制電極，將前述單位縱列作為複數個配列，在各前述單位縱列中，在含有前述第1及第2電場控 制電極之電場控制電極之周期性配列中，於各電場控制電極施加相互不同之電場控制電壓，經由使前述電荷傳送路徑之空乏化電位變化之時，控制在各單位縱列之前述半導體範圍中加以傳送之前述信號電荷之移動者。
- 一種固體攝像元件，其特徵為將單位構造，沿著主電荷傳送路徑周期性地配列之縱列，作為單位縱列，該單位構造包含：傳送有在半導體範圍中所定義之信號電荷之主電荷傳送路徑，和沿著與沿著前述主電荷傳送路徑之前述信號電荷之主傳送方向正交之方向，平面圖案上，呈夾持前述主電荷傳送路徑地，隔著絕緣膜而配列於前述半導體範圍上之一對的第1電場控制電極，和沿著前述主傳送方向，與前述各第1電場控制電極隔離，各自鄰接而加以配置，且沿著與前述主傳送方向正交之方向，平面圖案上，呈夾持前述主電荷傳送路徑地，隔著前述絕緣膜而配列於前述半導體範圍上之一對的第2電場控制電極，於該單位縱列之各內部的一部分，定義有為了進行光飛行時間型距離測定，與前述主電荷傳送路徑交叉，前述信號電荷則沿著正交於前述主傳送方向之方向交互加以傳送的電荷調制用傳送路徑，在前述單位縱列的內部，更具備：沿著前述主傳送方向，平面圖案上，呈夾持前述電荷調制用傳送路徑地隔著前述絕緣膜而配列於前述半導體範圍上之一對的第1調制 電極，和與前述各第1調制電極隔離加以配置，平面圖案上呈夾持前述電荷調制用傳送路徑地隔著前述絕緣膜而配列於前述半導體範圍上之一對的第2調制電極，將前述單位縱列作為複數個配列，在各前述單位縱列中，在含有前述第1及第2電場控制電極之電場控制電極之周期性配列中，於各電場控制電極施加相互不同之電場控制電壓，經由使前述主電荷傳送路徑之空乏化電位變化，控制在各單位縱列之前述主電荷傳送路徑中加以傳送之前述信號電荷之移動，在前述信號電荷之移動途中，於前述第1及第2調制電極施加相互不同之電荷調制用電壓，經由使前述電荷調制用傳送路徑之空乏化電位變化，呈在前述電荷調制用傳送路徑中交互地傳送前述信號電荷地進行控制，在該電荷調制用傳送路徑中之傳送結束後，再次，在各單位縱列之前述主電荷傳送路徑中傳送有前述信號電荷者。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012172998 | 2012-08-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201423965A true TW201423965A (zh) | 2014-06-16 |
Family
ID=50028084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102127426A TW201423965A (zh) | 2012-08-03 | 2013-07-31 | 半導體元件及固體攝像裝置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9202902B2 (zh) |
| EP (1) | EP2881991B1 (zh) |
| JP (1) | JP6210559B2 (zh) |
| TW (1) | TW201423965A (zh) |
| WO (1) | WO2014021417A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109073734A (zh) * | 2016-05-02 | 2018-12-21 | 浜松光子学株式会社 | 距离传感器和距离传感器的驱动方法 |
| TWI657572B (zh) * | 2014-12-04 | 2019-04-21 | 日商Ｊｓｒ股份有限公司 | 固體攝像裝置 |
| US11513200B2 (en) | 2017-02-21 | 2022-11-29 | Sony Semiconductor Solutions Corporation | Distance measuring device and distance measuring method |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9832409B2 (en) | 2014-02-07 | 2017-11-28 | National University Corporation Shizuoka University | Image sensor |
| JP6476138B2 (ja) * | 2014-02-07 | 2019-02-27 | 国立大学法人静岡大学 | 電荷変調素子及び固体撮像装置 |
| KR20150131601A (ko) | 2014-05-15 | 2015-11-25 | 주식회사 뷰웍스 | 양방향 ｔｄｉ 라인 이미지 센서 |
| KR101653228B1 (ko) * | 2014-05-15 | 2016-09-01 | 주식회사 뷰웍스 | Ｔｄｉ 라인 이미지 센서 |
| US10567683B2 (en) * | 2014-06-06 | 2020-02-18 | Rambus Inc. | Image sensor with depletion-level pixel charge transfer control |
| CN106576146B (zh) * | 2014-08-29 | 2020-06-26 | 松下半导体解决方案株式会社 | 摄像装置及用于该摄像装置的固体摄像装置 |
| JP6422306B2 (ja) * | 2014-11-04 | 2018-11-14 | キヤノン株式会社 | 撮像装置及びその制御方法 |
| US9923003B2 (en) | 2015-06-30 | 2018-03-20 | Microsoft Technology Licensing, Llc | CMOS image sensor with a reduced likelihood of an induced electric field in the epitaxial layer |
| GB201516701D0 (en) * | 2015-09-21 | 2015-11-04 | Innovation & Business Dev Solutions Ltd | Time of flight distance sensor |
| US10886309B2 (en) | 2015-11-06 | 2021-01-05 | Artilux, Inc. | High-speed light sensing apparatus II |
| US10254389B2 (en) | 2015-11-06 | 2019-04-09 | Artilux Corporation | High-speed light sensing apparatus |
| US10418407B2 (en) | 2015-11-06 | 2019-09-17 | Artilux, Inc. | High-speed light sensing apparatus III |
| FR3046495B1 (fr) | 2015-12-30 | 2018-02-16 | Stmicroelectronics (Crolles 2) Sas | Pixel de detection de temps de vol |
| JP6780206B2 (ja) * | 2016-04-28 | 2020-11-04 | 国立大学法人静岡大学 | 絶縁ゲート型半導体素子及び固体撮像装置 |
| WO2018038230A1 (ja) * | 2016-08-24 | 2018-03-01 | 国立大学法人静岡大学 | 光電変換素子及び固体撮像装置 |
| WO2018116523A1 (ja) * | 2016-12-19 | 2018-06-28 | 三菱電機株式会社 | Ｔｄｉ方式リニアイメージセンサ |
| JP7126271B2 (ja) * | 2017-12-09 | 2022-08-26 | 国立大学法人静岡大学 | 電荷変調素子及び固体撮像装置 |
| US11105928B2 (en) | 2018-02-23 | 2021-08-31 | Artilux, Inc. | Light-sensing apparatus and light-sensing method thereof |
| US11482553B2 (en) | 2018-02-23 | 2022-10-25 | Artilux, Inc. | Photo-detecting apparatus with subpixels |
| JP7212062B2 (ja) | 2018-04-08 | 2023-01-24 | アーティラックス・インコーポレイテッド | 光検出装置 |
| US10598936B1 (en) * | 2018-04-23 | 2020-03-24 | Facebook Technologies, Llc | Multi-mode active pixel sensor |
| US11574942B2 (en) | 2018-12-12 | 2023-02-07 | Artilux, Inc. | Semiconductor device with low dark noise |
| EP4022681A4 (en) | 2019-08-28 | 2022-12-28 | Artilux, Inc. | LOW DARK CURRENT PHOTODETECTION APPARATUS |
| WO2024048336A1 (ja) * | 2022-08-29 | 2024-03-07 | ソニーセミコンダクタソリューションズ株式会社 | 受光素子、および測距装置 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4440613C1 (de) | 1994-11-14 | 1996-07-25 | Leica Ag | Vorrichtung und Verfahren zur Detektion und Demodulation eines intensitätsmodulierten Strahlungsfeldes |
| US5986297A (en) | 1996-05-22 | 1999-11-16 | Eastman Kodak Company | Color active pixel sensor with electronic shuttering, anti-blooming and low cross-talk |
| JP3874135B2 (ja) | 1997-12-05 | 2007-01-31 | 株式会社ニコン | 固体撮像素子 |
| US6323942B1 (en) | 1999-04-30 | 2001-11-27 | Canesta, Inc. | CMOS-compatible three-dimensional image sensor IC |
| JP3843703B2 (ja) * | 2000-06-13 | 2006-11-08 | 富士ゼロックス株式会社 | 光書き込み型記録表示装置 |
| US7701498B2 (en) * | 2002-12-20 | 2010-04-20 | Panasonic Corporation | Solid-state image pickup device, drive method therefor and camera |
| JP4280822B2 (ja) | 2004-02-18 | 2009-06-17 | 国立大学法人静岡大学 | 光飛行時間型距離センサ |
| WO2007119626A1 (ja) | 2006-03-31 | 2007-10-25 | National University Corporation Shizuoka University | 半導体測距素子及び固体撮像装置 |
| JP5105549B2 (ja) * | 2006-11-30 | 2012-12-26 | 国立大学法人静岡大学 | 半導体測距素子及び固体撮像装置 |
| JP2010278295A (ja) | 2009-05-29 | 2010-12-09 | Nec Toshiba Space Systems Ltd | 撮像装置及び撮像素子の配置方法 |
| JP5439975B2 (ja) | 2009-06-23 | 2014-03-12 | 富士ゼロックス株式会社 | イメージセンサおよび画像読取装置 |
| JP5244076B2 (ja) * | 2009-11-24 | 2013-07-24 | 浜松ホトニクス株式会社 | 距離センサ及び距離画像センサ |
| JP5558999B2 (ja) * | 2009-11-24 | 2014-07-23 | 浜松ホトニクス株式会社 | 距離センサ及び距離画像センサ |
-
2013
- 2013-07-31 TW TW102127426A patent/TW201423965A/zh unknown
- 2013-08-01 JP JP2014528217A patent/JP6210559B2/ja active Active
- 2013-08-01 WO PCT/JP2013/070869 patent/WO2014021417A1/ja active Application Filing
- 2013-08-01 US US14/419,341 patent/US9202902B2/en active Active
- 2013-08-01 EP EP13825343.0A patent/EP2881991B1/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI657572B (zh) * | 2014-12-04 | 2019-04-21 | 日商Ｊｓｒ股份有限公司 | 固體攝像裝置 |
| CN109073734A (zh) * | 2016-05-02 | 2018-12-21 | 浜松光子学株式会社 | 距离传感器和距离传感器的驱动方法 |
| CN109073734B (zh) * | 2016-05-02 | 2022-10-28 | 浜松光子学株式会社 | 距离传感器和距离传感器的驱动方法 |
| US11493337B2 (en) | 2016-05-02 | 2022-11-08 | Hamamatsu Photonics K.K. | Distance sensor, and method for driving distance sensor |
| US11513200B2 (en) | 2017-02-21 | 2022-11-29 | Sony Semiconductor Solutions Corporation | Distance measuring device and distance measuring method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6210559B2 (ja) | 2017-10-11 |
| EP2881991B1 (en) | 2017-07-19 |
| WO2014021417A1 (ja) | 2014-02-06 |
| JPWO2014021417A1 (ja) | 2016-07-21 |
| EP2881991A4 (en) | 2016-03-30 |
| EP2881991A1 (en) | 2015-06-10 |
| US20150187923A1 (en) | 2015-07-02 |
| US9202902B2 (en) | 2015-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201423965A (zh) | 半導體元件及固體攝像裝置 | |
| JP6476138B2 (ja) | 電荷変調素子及び固体撮像装置 | |
| JP6085733B2 (ja) | 光センサ及びその信号読み出し方法並びに固体撮像装置及びその信号読み出し方法 | |
| JP5283216B2 (ja) | 高速電荷転送フォトダイオード、ロックインピクセル及び固体撮像装置 | |
| JP4710017B2 (ja) | Ｃｍｏｓイメージセンサ | |
| JP5110520B2 (ja) | 半導体測距素子及び固体撮像装置 | |
| JP5105549B2 (ja) | 半導体測距素子及び固体撮像装置 | |
| JP5110535B2 (ja) | 半導体測距素子及び固体撮像装置 | |
| EP1562233B1 (en) | Solid-state image pickup device | |
| JP5110519B2 (ja) | 半導体測距素子及び固体撮像装置 | |
| US8816406B2 (en) | Matrix charge-transfer image sensor with asymmetric gate | |
| US20170012068A1 (en) | Solid-state image pickup device | |
| KR20080076753A (ko) | 고체 촬상 장치 및 카메라 | |
| JPWO2018066143A1 (ja) | 光センサ及びその信号読み出し方法並びに固体撮像装置及びその信号読み出し方法 | |
| JPH08181300A (ja) | 撮像デバイス | |
| JP7029037B2 (ja) | 固体撮像装置 | |
| TW200541065A (en) | Solid-state image pickup device | |
| KR101277990B1 (ko) | 광학 센서 및 고체 촬상 장치 | |
| JP2020080377A (ja) | 固体撮像装置 | |
| US9093353B2 (en) | Matrix image sensor providing bidirectional charge transfer with asymmetric gates | |
| TW202218105A (zh) | 感測器裝置及感測模組 | |
| JP2000277720A (ja) | 固体撮像素子 |