TW201421478A

TW201421478A - 移位暫存器和顯示裝置

Info

Publication number: TW201421478A
Application number: TW101145069A
Authority: TW
Inventors: Sen-Chuan Hung; Chia-Yuan Yeh; Shung-Heng Hsieh
Original assignee: Au Optronics Corp
Priority date: 2012-11-30
Filing date: 2012-11-30
Publication date: 2014-06-01
Also published as: CN103151077A; TWI488187B; CN103151077B

Abstract

一種移位暫存器，包括輸入單元、輸出電路、傳輸電路、電壓提供電路、第一電位移轉電路和一維持電路。輸入單元會輸出一驅動訊號給輸出電路，以使輸出電路將第一時脈訊號或第一工作電壓從移位暫存器的輸出端輸出。傳輸電路也會依據驅動訊號的狀態而輸出第一工作電壓。電壓提供電路則是依據輸入單元和傳輸電路的輸出，而輸出第一工作電壓或第二工作電壓給第一電位移轉電路，以使第一電位移轉電路會將一第二時脈訊號送給維持電路。而維持電路可以將輸出電路之一控制端的電位維持為第一預設電位，以控制輸出電路所輸出的訊號。

Description

移位暫存器和顯示裝置

本發明是有關於一種移位暫存器的架構，且特別是有關於一種用於顯示裝置之移位暫存器的架構。

圖1繪示為習知用於顯示器之閘極驅動陣列的方塊圖。請參照圖1，習知的閘極驅動陣列100包括多個移位暫存器，例如102、104和106，依序排列。每一移位暫存器都具有暫存器輸入端D和暫存器輸出端Q，並且每一移位暫存器的暫存器輸入端D會接收前一級以及後一級移位暫存器從其暫存器輸出端Q所輸出的訊號。

習知的移位暫存器是以電晶體形成二極體連接的架構，因此電晶體的臨界電壓會與製程強烈相關。當產品大量生產時，會導致製程偏異度的增加，而影響到電晶體的臨界電壓值。當電晶體的臨界電壓過高時，就會影響電晶體的控制能力，造成電路操作的可靠度降低。另外，習知的移位暫存器中具有大電流路徑(current path)，會造成功耗的上昇。

除此之外，由於習知的移位暫存器需要同時依據前一級和後一級移位暫存器所輸出的掃描訊號SC_N-1和SC_N+1來運作，因此若是應用在雙向掃描(正掃描以及反掃描)的顯示面板上時，會使佈線的複雜度增加。

因此，本發明提供一種移位暫存器，具有較低的功率消耗以及較高的電路操作可靠度。

本發明也提供一種顯示裝置，具有較低的製作成本。

本發明提供一種移位暫存器，具有一暫存器輸出端和一暫存器輸入端。其中，暫存器輸入端用來接收一驅動訊號。此外，本發明之移位暫存器更包括輸入單元、輸出電路、傳輸電路、電壓提供電路、第一電位移轉電路和一維持電路。輸入單元具有一第一端耦接暫存器輸入端而接收該驅動訊號和一第二端輸出驅動訊號。輸出電路的第一和第二電壓端分別對應耦接一第一時脈訊號和一第一工作電壓。輸出電路的第二控制端耦接輸入單元的第二端，而其輸出端則耦接暫存器輸出端。輸出電路可以依據第一控制端和第二控制端的狀態，而選擇將第一時脈訊號或第一工作電壓從其輸出端輸出。傳輸電路接收第一電壓以及耦接輸入單元的第二端。另外，傳輸電路具有一第一輸出端和一第二輸出端，其中第二輸出端耦接至輸出電路的第二控制端。如此一來，傳輸電路就可以依據輸入單元之第二端的狀態而決定是否從其第一輸出端和第二輸出端輸出第一工作電壓。電壓提供電路耦接第一工作電壓和第二工作電壓，並且具有一輸出端。其中，電壓提供電路是依據輸入單元之第二端和傳輸電路之第二輸出端的狀態，而選擇從其輸出端輸出第一工作電壓或第二工作電壓給第一電位移轉電路。第一電位移轉電路具有一控制端耦接至電壓提供電路的輸出端、一輸入端耦接一第二時脈訊號、以及一輸出端，其中第一時脈訊號和第二時脈訊號互為反相。藉此，第一電位移轉電路會依據其控制端的狀況，而決定是否要將其輸入端和輸出端導通。維持電路具有一輸入端耦接第二工作電壓、一輸出端耦接輸出電路的第二控制端、以及一控制端耦接第一電位移轉電路的輸出端，以致於維持電路會依據第一電位移轉電路之輸出端的狀態，而決定是否將其輸入端和輸出端導通，以將輸出電路的第二控制端的電位維持為一第一預設電位。

從另一觀點來看，本發明更提供一種顯示裝置，具有多個上述的移位暫存器依序排列。另外，本發明之顯示裝置還具有多個掃描線和多個資料線。在各掃描線和各資料線所圍的區域中，分別配置一畫素單元。每一畫素單元分別包括開關電晶體、驅動電晶體和發光二極體。開關電晶體具有一第一源/汲極端耦接資料線其中之一、一閘極端耦接掃描線其中之一、以及一第二源/汲極端。其中，開關電晶體是依據所耦接之掃描線上所傳送的掃描訊號，而決定是否將其第一源/汲極端和第二源/汲極端導通，以生成一驅動電壓。另外，驅動電晶體具有一第一源/汲極端耦接驅動電壓、一第二源/汲極端、以及一閘極端接收一控制訊號。藉此，驅動電晶體就可以依據控制訊號而生成一驅動電流，以驅動發光二極體發光。

在本發明之一實施例中，各移位暫存器中之傳輸電路的第二輸出端還耦接至對應之掃描線所耦接之畫素單元中驅動電晶體的閘極端，以控制驅動電晶體生成驅動電流。

由於在本發明中，每一移位暫存器僅需要接收排序在前之移位暫存器所輸出的掃描訊號，因此本發明的佈線較為簡單，使得硬體成本得以降低。另外，本發明可以藉由增加移位暫存器中數位電路運作的週期，而降低功率的消耗，並且增加電路運作的可靠度。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

第一實施例

圖3繪示為依照本發明第一實施例的一種移位暫存器之電路圖。請參照圖3，本實施例所提供的移位暫存器300具有暫存器輸入端D和暫存器輸出端Q，並且包括開關302、輸出電路304、傳輸電路306、電壓提供電路308、電位移轉電路310、以及維持電路312。

開關302的第一端耦接暫存器輸入端D，以接收一驅動訊號SC_N-1(也就是以下所述上一級移位暫存器所輸出的掃描訊號)，而其第二端則透過節點358耦接至輸出電路304。另外，開關302的控制端耦接時脈訊號XCK。藉此，開關302會依據時脈訊號XCK的狀態，而決定是否將其第一端和第二端導通。在一些實施例中，開關302是由電晶體322來實現。電晶體322具有第一源/汲極端、第二源/汲極端和閘極端，分別耦接至開關302的第一端、第二端和控制端。

輸出電路304具有第一和第二控制端、第一和第二電壓端以及輸出端。其中，輸出電路304的第一控制端耦接開關302的第二端，而第一和第二電壓端分別耦接時脈訊號CK和工作電壓VDD，其中時脈訊號CK與時脈訊號XCK互為反相。另外，輸出電路304的輸出端則耦接至暫存器輸出端Q。

在本實施例中，輸出電路304包括電晶體324和326。電晶體324的第一源/汲極端、閘極端和第二源/汲極端分別耦接至輸出電路304的第一電壓端、第一控制端和輸出端。相對應地，電晶體326的第一源/汲極端、閘極端和第二源/汲極端則分別耦接輸出電路304的第二電壓端、第二控制端和輸出端。在一些實施例中，輸出電路304還具有一電容328，其可以將電晶體326的閘極端耦接至工作電壓VSS。在本實施例中，工作電壓VSS小於工作電壓VDD。

另外，開關302的第二端還耦接至傳輸電路306的控制端。此外，傳輸電路306也耦接工作電壓VDD。如此一來，傳輸電路306就可以會依據開關302之第二端的狀態，而決定是否從其輸出端352和354輸出工作電壓VDD。其中，傳輸電路306的輸出端352耦接至輸出電路304的第二控制端。

傳輸電路306包括電晶體330和332，而二者的閘極端和第一源/汲極端彼此耦接。其中，電晶體330和332的第一源/汲極端共同耦接至工作電壓VDD。另外，電晶體332的第二源/汲極端耦接至傳輸電路306的輸出端354，而電晶體330的第二源/汲極端則透過傳輸電路306的輸出端352耦接至電壓提供電路308。

電壓提供電路308分別耦接工作電壓VDD和VSS，並且依據開關302之第二端以及傳輸電路306之輸出端352的狀態，而決定將工作電壓VDD和VSS從其輸出端358輸出。在一些實施例中，電壓提供電路308包括電晶體334和336。電晶體334的第一源/汲極端耦接工作電壓VSS，而其閘極端透過電容338耦接開關302的第二端。相對地，電晶體336的第一源/汲極端耦接工作電壓VDD，而其閘極端則是耦接傳輸電路306的輸出端352。在本實施例中，電晶體334和336的第二源/汲極端共同耦接至電壓提供電路308的輸出端358，並且耦接至電位移轉電路310之控制端。

電位移轉電路310還具有輸入端耦接時脈訊號XCK，以及輸出端。在本實施例中，電位移轉電路310可以依據電壓提供電路308之輸出端358的狀態，而將其輸出端和輸入端導通。其中，電位移轉電路310的輸出端耦接至傳輸電路306的輸出端354。

在一些實施例中，電位移轉電路310可以利用電晶體340來實現。電晶體340具有第一源/汲極端和閘極端，分別耦接電位移轉電路310的輸入端和控制端。另外，電晶體340的第二源/汲極端則透過電位移轉電路310的輸出端，而與傳輸電路306的輸出端354共同耦接至維持電路312的控制端。

維持電路312還具有輸入端和輸出端，分別耦接工作電壓VSS和輸出電路304的第二控制端(也就是傳輸電路306的輸出端352)。在本實施例中，維持電路312是依據其控制端的狀態，而決定是否將其輸入端和輸出端導通，以將輸出電路304的第二控制端維持在一第一預設電位。

維持電路312也可以利用電晶體342來實現。其中，電晶體342的第一源/汲極端、閘極端和第二源/汲極端分別耦接至維持電路312的輸入端、控制端和輸出端。另外，維持電路312還包括電容344，其第一端耦接至電晶體342的閘極端，而電容344的第二端則耦接至電晶體342的第二源/汲極端。

另外，在一些實施例中，移位暫存器300還包括電晶體362。電晶體362的第一源/汲極端耦接工作電壓VSS，而其第二源/汲極端和閘極端則分別透過節點352耦接至輸出電路304的第二控制端以及耦接一重置訊號RST。在本實施例中，電晶體322、324、326、330、332、334、336、340、342和362都是以PMOS電晶體來實現。

圖4繪示為依照本發明之一實施例的一種移位暫存器之運作的時序圖。請合併參照圖3和圖4，在起始(4t0)時，時脈訊號CK和XCK分別是低電位和高電位。另外，重置訊號RST 是高電位。此時，電晶體322和362都是關閉，此時節點356為未知狀態，進而導致其它節點和電晶體的狀態都是未知。

到了4t1時，時脈訊號CK切換至高電位，而時脈訊號XCK則切換至低電位。因此，電晶體322會導通，而將暫存器輸入端D所接收到的驅動訊號SC_N-1導通至節點356。由於驅動訊號SC_N-1此時為高電位，因此電晶體324、332和330會被關閉，導致其它的節點和電晶體的狀態還是未知。

在4t2到4t3期間，時脈訊號CK和XCK分別被切換至低電位和高電位，並且重置訊號RST也被切換至低電位。因此，電晶體362會被開啟，而將工作電壓VSS導通至節點352，使得節點352被下拉至低電位。此時，電晶體326和336都會被導通。其中，由於電晶體326導通，就會造成從暫存器輸出端Q所輸出的驅動訊號SC_N(也就是以下所述的掃描訊號)為高電位。此外，由於暫存器輸出端Q的狀態為高電位，因此節點356也會上拉成高電位，導致電晶體324、330和332持續關閉，並且電晶體334也會被關閉。由於電晶體334被關閉，而電晶體336被導通，因此節點358就會被上拉成高電位，導致電晶體340被關閉。另外，由於節點352為低電位，因此也會使節點354下拉成低電位，而使得電晶體342被導通。

在4t3之後，重置訊號RST恢復為高電位，因此電晶體362就被關閉。此時，移位暫存器300會進入穩態，因此電晶體322無論是關閉或是導通，節點356的狀態都會維持在高電位，因此電晶體324、330和332會持續被關閉。另外，其它電晶體的狀態也會維持不變，因此節點352會維持在一第一預設電位。其中，此預設電位大致上等於VSS+Vth₃₄₂。其中，Vth₃₄₂為電晶體342的臨界電壓。另外，由於各電晶體的狀態維持不變，因此暫存器輸出端Q所輸出的驅動訊號SC_N也會維持在高電位。

直到在4t4時，暫存器輸入端D所接收到的驅動訊號SC_N-1會被下拉至低電位。此時，由於時脈訊號CK和XCK分別是高電位和低電位，因此電晶體322會被啟動，而將暫存器輸入端D所接收到的驅動訊號SC_N-1傳送至節點356，導致輸出電路304的第一控制端會被下拉至低電位，因此電晶體324就會被導通。此時，暫存器輸出端Q所輸出的驅動訊號SC_N還是維持在高電位。因此，電晶體334會維持關閉的狀態。

另一方面，由於節點356被下拉至低電位，因此電晶體330和332會被導通，導致節點352和354都會被上拉至高電位。此時，電晶體326、336和342都會被關閉。另外，由於電晶體334和336都被關閉，而節點354又為高電位，因此電晶體340還是維持關閉的狀態。

接著，在4t5到4t6期間，時脈訊號CK和XCK分別為低電位和高電位，因此電晶體322會被關閉。此時，節點356會因為電容338而被下拉到更低的電位，而導致電晶體324持續開啟。此時，由於時脈訊號CK為低電位，因此暫存器輸出端Q所輸出的驅動訊號SC_N也被下拉為低電位，導致電晶體334被開啟。

另一方面，由於節點356被下拉至更低的電位，因此會使得電晶體330和332持續被開啟，而導致節點352和354持續維持在高電位。因此，電晶體326、336和342都會維持關閉的狀態。另外，由於電晶體336被關閉，而電晶體334被開啟，因此電壓提供電路308就會依據工作電壓VSS而使輸出端358的電位下拉至低電位，使得電晶體340被開啟。

在4t6之後，時脈訊號XCK又被下拉至低電位，而時脈訊號CK振盪至高電位。因此，電晶體322又再次導通。然而，由於暫存器輸入端D所接收到的驅動訊號SC_N-1已經回復為高電位，因此節點356就會被上拉至高電位，導致電晶體324、330和332又會被關閉。

另外，由於驅動訊號SC_N的前一個狀態為低電位，因此電晶體334還會短暫的維持開啟的狀態，而使得節點358的電位也短暫維持低電位的狀態，直至4t7時。由於在4t6到4t7期間，時脈訊號XCK為低電位，因此節點358會被下拉至更低的電位。

到了4t7時，由於節點358的電位持續維持在低電位，因此電晶體340持續被開啟，導致節點354會因為時脈訊號XCK為低電位的緣故也被下拉至低電位，使得電晶體342被導通。當電晶體342被導通，節點352就會被維持在上述的第一預設電位，而使得電晶體326和336都會被導通。因此，暫存器輸出端Q會因為電晶體326被導通輸出具有高電位的驅動訊號SC_N，導致電晶體334在4t5之後會被關閉。此時，電壓提供電路308會因為電晶體334被關閉，而電晶體336被導通的緣故，而使得節點358被上拉成高電位。此時，電晶體340隨即被關閉。

在4t7之後，移位暫存器300會維持在穩態，就是4t3到4t4期間的狀態。在移位暫存器300為穩態的時候，暫存器輸出端Q所輸出之驅動訊號SC_N的電位會被維持在高電位，直到下一次暫存器輸入端D所接收到的驅動訊號SC_N-1又被致能(下拉至低電位)，並且時脈訊號XCK也被下拉至低電位(4t2)。

經過實際量測的數據發現，若是工作電壓VDD和VSS的電位等於圖1中閘極電壓VGH和VGL的電位，則移位暫存器300所消耗的功率大約是移位暫存器100所消耗之功率的1/10倍。由此可知，本實施例所提供的移位暫存器300更為省電。此外，由於本實施例所提供的移位暫存器300的操作，大部分是電壓控制的數位電路操作，因此不會有大電流的問題，而導致元件的損壞。因此，本實施例有更佳的電路操作可靠度。

第二實施例

圖5繪示為依照本發明第二實施例的一種移位暫存器之電路圖。在以上圖3相關的實施例中，電晶體322、324、326、330、332、334、336、340、342和362都是以PMOS電晶體來實現。然而，在本實施例中，電晶體322、324、326、330、332、334、336、340、342和362也可以是NMOS電晶體。在本實施例與圖3之實施例相比，工作電壓VDD和VSS的位置是互調。

第三實施例

圖6繪示為依照本發明第三實施的一種移位暫存器之電路圖。請參照圖6，本實施例所提供的移位暫存器600與圖3所提供的移位暫存器300相比，可以將電容328和電晶體362省略。在本實施例中，移位暫存器600還包括二次電位移轉電路602、開關604和606。二次電位移轉電路602耦接維持電路312，並依據節點354的狀態，而使維持電路342將節點352的電位維持在一第二預設電位。

二次電位移轉電路602包括電晶體612，其第一源/極極端耦接時脈訊號XCK、其第二源/汲極端透過電容614耦接至電晶體612的閘極端。其中，電晶體612的閘極端還耦接至傳輸電路306的輸出端354。

另外，在本實施例中，開關604的第一端耦接工作電壓VSS、控制端耦接節點352、而其第二端與開關606的第二端共同耦接輸出電路304的第二控制端。類似地，開關606的第一端耦接工作電壓VDD、而其控制端則耦接開關302的第二端。

開關604和606可以分別用電晶體616和618來實現。電晶體616的第一源/汲極端、閘極端和第二源/汲極端分別耦接開關604的第一端、控制端和第二端。同樣地，電晶體618的第一源/汲極端、閘極端和第二源/汲極端則分別耦接開關606的第一端、控制端和第二端。

請合併參照圖4和圖6，而相同元件的控制及節點的狀態可以參照以上的說明，在此不再贅述。在4t0時，由於各節點的狀態皆為未知，因此電晶體612、616和618的狀態也為未知。

在4t1時，由於節點356為高電位，因此電晶體618會被關閉。另外，由於節點352和354為未知的狀態，因此電晶體612和616的狀態也為未知。

由於電晶體362被省略，因此從4t1到4t4的期間，除了電晶體322和節點356的狀態依據時脈訊號XCK的狀態而有改變，其它各節點和電晶體的狀態幾乎維持不變。

直到4t4時，由於節點354被下拉至低電位，因此電晶體612會被導通。另外，由於節點352的狀態為低電位，因此電晶體616會被導通，使得輸出電路304的第二控制端為低電位，而導通電晶體326。因此，暫存器輸出端Q所輸出之驅動訊號SC_N的狀態為高電位。

在4t2到4t3期間，由於節點352和354的電位都是高電位，因此電晶體612和616都會被關閉。另外，由於節點356被下拉至低電位，因此電晶體618會被導通，而使得輸出電路304的第二控制端被上拉至高電位，導致電晶體326被關閉。

接著，在4t3到4t4期間，由於節點356會被下拉至更低的電位，而使得暫存器輸出端Q所輸出的驅動訊號SC_N會被致能而下拉至低電位，並且電晶體618則被導通。另一方面，由於電晶體340被導通，使得電晶體612持續被關閉，並且使得電晶體616也持續關閉。

過了4t4之後，節點356會被上拉至高電位，因此使得電晶體330、332和618都被關閉。另外，由於電晶體340短暫的維持開啟，因此會使得節點354被下拉至低電位，而導致電晶體342和612都被開啟。此時，由於電晶體342和612都被開啟，因此節點352會被下拉至第二預設電位。在本實施例中，第二預設電位會幾乎等於工作電壓VSS的電位。如此一來，電晶體616就會被開啟，使得電晶體326也被開啟。因此，暫存器輸出端Q所輸出的驅動訊號SC_N就會被上拉至高電位。

接著，到了4t5時，由於暫存器輸出端Q維持在高電位，因此電晶體334會維持關閉，並且由於節點352為第二預設電位，因此電晶體336會持續開啟，而關閉電晶體360。此時，電晶體612和342會持續開啟，而維持節點352在第二預設電位，導致電晶體326持續開啟。因此，移位暫存器600會進入穩態。

由於在本實施例中，當移位暫存器600在穩態時，節點352會維持在第二電位，並且此第二電位幾乎等於工作電壓 VSS，因此與各電晶體的臨界電壓都沒有太大的關係。如此一來，電晶體製程的變異性影響就會減小，而提升整體電路操作的可靠度。

第四實施例

圖7繪示為依照本發明第四實施例的一種驅動模組的方塊圖。將以上的移位暫存器應用於顯示裝置中，可以組成一驅動模組。請參照圖7，本實施例所提供的驅動模組700可以用來驅動一畫素陣列702。其中，驅動模組700可以是閘極陣列模組或是資料驅動模組。

在本實施例中，驅動模組700包括移位暫存器，例如712和714，並且依序排列。而這些移位暫存器的架構與上述實施例所提供之移位暫存器的架構相同。特別的是，每一移位暫存器的暫存器輸入端D僅接收排序在前之移位暫存器所輸出的驅動訊號。因此，將本實施例應用於顯示裝置中，可以減低佈線的困難度。另外，若是將本實施例應用於閘極陣列模組，則可以輕易地實現雙向掃描的技術。

第五實施例

圖8繪示為依照本發明第五實施例的一種畫素陣列之架構圖。請參照圖8，本實施例所提供的畫素陣列800，可以適用於圖7中的畫素陣列702。在畫素陣列800中，包括了多條資料線，例如802和806，係朝向一第一方向X依序排列。另外，畫素陣列800還包括多條掃描線812、814和816，係朝向一第二方向Y依序排列。其中，每一掃描線分別耦接一移位暫存器，例如822和824。其中，移位暫存器822和824的架構可以是上述圖3、圖5和圖6所揭示的架構其中任一。

另外，在各資料線和掃描線所圍的區域中，分別配置一畫素單元，例如832和834。在本實施例中，每一畫素單元都包括開關電晶體842和畫素電路844。其中，開關電晶體844具有一第一源/汲極端耦接對應的資料線(例如802)、一閘極端耦接對應的掃描線(例如814)、以及第二源/汲極端耦接畫素電路844。

畫素電路844則具有驅動電晶體846和發光二極體848。驅動電晶體846具有一第一源/汲極端耦接一驅動電壓V1、一閘極端耦接一控制訊號EM、以及一第二源/汲極端耦接發光二極體848的陽極端。另外，發光二極體848的陰極端則耦接一共同電位，例如是接地電位GND。特別的是，在本實施例中，驅動電晶體846的閘極端可以耦接至移位暫存器中的節點352，以將節點352的電位變化當作控制訊號EM的電位變化。

請繼續合併參照圖4和圖8，當移位暫存器其中之一從暫存器輸出端Q輸出被致能的掃描訊號SC_N時(例如4t3到4t4期間)，開關電晶體842就會被開啟。此時，開關電晶體842就會將其第一源/汲極端從對應之資料線所接收到的訊號傳送到第二源/汲極端，並且傳送至畫素電路844，以生成驅動電壓V1。

另外，在4t5到4t6期間，節點352的電位也會被上拉至高電位，也就是控制訊號EM被致能，因此驅動電晶體846就會依據驅動電壓V1而生成驅動電流I_LED，以驅動發光二極體848。如此一來，發光二極體848就可以在4t5到4t6期間被點亮。

由於在本實施例中，移位暫存器除了可以輸出掃描訊號控制開關電晶體842之外，還可以控制驅動電晶體848。因此，本實施例可以進一步的降低畫素電路814的複雜度，而節省製程成本。

綜上所述，本發明至少有以下優點：

1.由於本發明多用電壓控制的數位電路，因此較為節省功率的消耗，並且也不會有大電流的問題，而延長了元件的壽命。

2.由於在本發明中，受製程變異度的影響較小，因此可以提升電路操作的可靠度。

3.由於本發明所提供的移位暫存器僅需要接收排序在前之移位暫存器所輸出的驅動訊號，因此本發明可以降低佈線的困難度，而輕易地實現雙向掃描的技術。

4.由於本發明所提供的移位暫存器除了可以輸出掃描訊號，還可以控制各畫素中的驅動電晶體生成驅動電流來驅動發光二極體，因此本發明可以降低電路的複雜度，並且進一步降低製程的成本。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

102、104、106、200、300、712、714、822、824‧‧‧移位暫存器

202、204、206、208、210、212、214、216、218、220、222、224、322、324、326、330、332、334、336、340、342、362、612、616、618、842、846‧‧‧電晶體

230、352、354、356、358‧‧‧節點

302、604、606‧‧‧開關

304‧‧‧輸出電路

306‧‧‧傳輸電路

308‧‧‧電壓提供電路

310‧‧‧電位移轉電路

312‧‧‧維持電路

328、338、344、614‧‧‧電容

602‧‧‧二次電位移轉電路

700‧‧‧驅動模組

702、800‧‧‧畫素陣列

802、806‧‧‧資料線

812、814、816‧‧‧掃描線

832、834‧‧‧畫素單元

844‧‧‧畫素電路

848‧‧‧發光二極體

4t0、4t1、4t2、4t3、4t4、4t5、4t6、4t7‧‧‧時間點

CK、XCK‧‧‧時脈訊號

D‧‧‧暫存器輸入端

EM‧‧‧控制訊號

GND‧‧‧接地電位

I_DC、I_LED‧‧‧電流

Q‧‧‧暫存器輸出端

RST‧‧‧重置訊號

SC_N、SC_N-1、SC₀、SC₁、SC₂‧‧‧掃描訊號

V1、VDD、VGH、VGL、VSS‧‧‧電壓

X、Y‧‧‧方向

圖1繪示為習知用於顯示器之閘極驅動陣列的方塊圖。

圖2繪示為用於圖1之閘極驅動陣列中的移位暫存器之電路圖。

圖3繪示為依照本發明第一實施例的一種移位暫存器之電路圖。

圖4繪示為依照本發明之一實施例的一種移位暫存器之運作的時序圖。

圖5繪示為依照本發明第二實施例的一種移位暫存器之電路圖。

圖6繪示為依照本發明第三實施的一種移位暫存器之電路圖。

圖7繪示為依照本發明第四實施例的一種驅動模組的方塊圖。

圖8繪示為依照本發明第五實施例的一種畫素陣列之架構圖。

300‧‧‧移位暫存器

302‧‧‧開關

304‧‧‧輸出電路

306‧‧‧傳輸電路

308‧‧‧電壓提供電路

310‧‧‧電位移轉電路

312‧‧‧維持電路

328、338、344、614‧‧‧電容

322、324、326、330、332、334、336、340、342、362‧‧‧電晶體

352、354、356、358‧‧‧節點

CK、XCK‧‧‧時脈訊號

D‧‧‧暫存器輸入端

Q‧‧‧暫存器輸出端

SC_N、SC_N-1‧‧‧掃描訊號

VDD、VSS‧‧‧電壓

RST‧‧‧重置訊號

Claims

一種移位暫存器，具有一暫存器輸出端和一暫存器輸入端，其中該暫存器輸入端用以接收一驅動訊號，且該移位暫存器更包括：一輸入單元，具有一第一端耦接該暫存器輸入端而接收該驅動訊號和一第二端以輸出該驅動訊號；一輸出電路，具有：一第一電壓端和一第二電壓端，分別對應耦接一第一時脈訊號和一第一工作電壓；一第一控制端，耦接該輸入單元的第二端；一第二控制端；以及一輸出端，耦接該暫存器輸出端，其中該輸出電路依據該第一控制端和該第二控制端的狀態，而選擇將該第一時脈訊號或該第一工作電壓從該輸出端輸出；一傳輸電路，接收該第一電壓以及耦接該輸入單元的第二端，並具有一第一輸出端和一第二輸出端，其中該第二輸出端耦接至該輸出電路的第二控制端，該傳輸電路依據該輸入單元之第二端的狀態而決定是否從其第一輸出端和第二輸出端輸出該第一工作電壓；一電壓提供電路，耦接該第一工作電壓和該第二工作電壓，並具有一輸出端，其中該電壓提供電路是依據該輸入單元之第二端和該傳輸電路之第二輸出端的狀態，而選擇從該輸出端輸出該第一工作電壓或該第二工作電壓；一第一電位移轉電路，具有一控制端耦接至該電壓提供電路的輸出端、一輸入端耦接一第二時脈訊號、以及一輸出端，以致於該第一電位移轉電路會依據其控制端的狀況，而決定是否要將該輸入端和輸出端導通，其中該第一時脈訊號和該第二時脈訊號互為反相；以及一維持電路，具有一輸入端耦接該第二工作電壓、一輸出端耦接該輸出電路的第二控制端、以及一控制端耦接該第一電位移轉電路的輸出端，使得該維持電路依據該第一電位移轉電路之輸出端的狀態，而決定是否將其輸入端和輸出端導通，以將該輸出電路的第二控制端的電位維持為一第一預設電位。
如申請專利範圍第1項所述之移位暫存器，更包括：一第四開關，具有一第一端耦接該第二工作電壓、一第二端耦接該輸出電路的第二控制端、以及一控制端耦接一重置訊號，使得該第四開關依據該重置訊號的狀態而決定是否將其第一端和第二端導通。
如申請專利範圍第1項所述之移位暫存器，其中該輸出電路包括：一第一電晶體，具有一第一源/汲極端、一閘極端以及一第二源/汲極端，分別對應耦接至該輸出電路的第一電壓端、第一控制端以及輸出端；以及一第二電晶體、具有一第一源/汲極端、一閘極端以及一第二源/汲極端，分別對應耦接至該輸出電路的第二電壓端、第二控制端以及輸出端；以及一第一電容，將該輸出電路的第二控制端耦接至該第二工作電壓。
如申請專利範圍第1項所述之移位暫存器，其中該傳輸電路包括：一第三電晶體，具有一第一源/汲極端耦接至該第一工作電壓、一閘極端耦接至該輸入單元的第二端、以及一第二源/汲極端耦接至該傳輸電路的第一輸出端；以及一第四電晶體，具有一第一源/汲極端耦接至該第一工作電壓、一閘極端耦接至該輸入單元的第二端、以及一第二源/汲極端耦接至該傳輸電路的第二輸出端。
如申請專利範圍第1項所述之移位暫存器，其中該電壓提供電路包括：一第五電晶體，具有一第一源/汲極端耦接至該第二工作電壓、一閘極端耦接至該暫存器輸出端、以及一第二源/汲極端耦接至該電壓提供電路的輸出端；一第六電晶體，具有一第一源/汲極端耦接至該第一工作電壓、一閘極端耦接至該輸出電路的第二控制端、以及一第二源/汲極端耦接至該電壓提供電路的輸出端；以及一第二電容，具有一第一端耦接至該輸入單元的第二端，並具有一第二端耦接至該第五電晶體的閘極端。
如申請專利範圍第1項所述之移位暫存器，其中該第一電位移轉電路包括一第七電晶體，具有一第一源/汲極端耦、一第二源/汲極端和一閘極端，分別耦接至該第一電位移轉電路的輸入端、輸出端和控制端。
如申請專利範圍第1項所述之移位暫存器，其中該維持電路包括：一第八電晶體，具有一第一源/汲極端耦、一第二源/汲極端和一閘極端，分別耦接至該維持電路的輸入端、輸出端和控制端；以及一第三電容，用以將該第八電晶體的第二源/汲極端耦接至該第八電晶體的閘極端。
如申請專利範圍第1項所述之移位暫存器，更包括：一第二電位移轉電路，具有一輸入端耦接至該第二時脈訊號、一輸出端耦接至該維持電路的輸出端、以及一控制端耦接至該第一電位移轉電路的輸出端，以致於該第二電位移轉電路會依據該第一電位移轉電路之輸出端的狀態，而決定是否將該第二電位移轉電路的輸入端和輸出端導通，以將該維持電路之輸出端的電位移轉至一第二預設電位，其中該第二預設電位大致上等於該第二工作電壓；一第二開關，具有一第一端耦接至該第一工作電壓、一第二端耦接至該輸出電路的第二控制端、以及一控制端耦至該輸入單元的第二端，以致於該第二開關依據該輸入單元之第二端的狀態，而決定將其第一端和第二端導通；以及一第三開關，具有一第一端耦接至該第二工作電壓、一第二端耦接至該輸出電路的第二控制端、以及一控制端耦至該傳輸電路的第二輸出端，以致於該第二開關依據該傳輸電路之第二輸出端的狀態，而決定將其第一端和第二端導通。
如申請專利範圍第8項所述之移位暫存器，其中第二電位移轉電路包括：一第九電晶體，具有一第一源/汲極端耦、一第二源/汲極端和一閘極端，分別耦接至該第二電位移轉電路的輸入端、輸出端和控制端；以及一第四電容，用以將該第九電晶體的第二源/汲極端耦接至該第九電晶體的閘極端。
一種顯示裝置，具有多個如申請專利範圍第1-9項其中任一所述的移位暫存器，且該顯示裝置更包括：多個掃描線，朝一第一方向依序排列，並分別耦接該些移位暫存器，以將各該移位暫存器所輸出的驅動訊號當作每一該些掃描線上傳送的掃描訊號；多個資料線，朝一第二方向依序排列，並分別傳送對應的資料訊號；以及多個畫素單元，位於各該資料線和各該掃描線所圍的區域中，而每一該些畫素單元分別包括：一開關電晶體，具有一第一源/汲極端耦接該些資料線其中之一、一閘極端耦接掃描線其中之一、以及一第二源/汲極端，而該開關電晶體依據所耦接之掃描線上所傳送的掃描訊號，而決定是否將其第一源/汲極端和第二源/汲極端導通，以生成一驅動電壓；一驅動電晶體，具有一第一源/汲極端耦接該驅動電壓、一第二源/汲極端、以及一閘極端接收一控制訊號，以致於該驅動電晶體依據該控制訊號而生成一驅動電流；以及一發光二極體，具有一陰極端耦接至一共同電壓、以及一陽極端耦接至該驅動電晶體的第二源/汲極端，以致於該驅動電晶體依據該驅動電流而被點亮。