TW201419415A - 電漿蝕刻方法及電漿蝕刻裝置 - Google Patents

電漿蝕刻方法及電漿蝕刻裝置 Download PDF

Info

Publication number
TW201419415A
TW201419415A TW102133580A TW102133580A TW201419415A TW 201419415 A TW201419415 A TW 201419415A TW 102133580 A TW102133580 A TW 102133580A TW 102133580 A TW102133580 A TW 102133580A TW 201419415 A TW201419415 A TW 201419415A
Authority
TW
Taiwan
Prior art keywords
gas
etching
hole
deposition
film
Prior art date
Application number
TW102133580A
Other languages
English (en)
Other versions
TWI584374B (zh
Inventor
Hideki Mizuno
Kumiko Yamazaki
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201419415A publication Critical patent/TW201419415A/zh
Application granted granted Critical
Publication of TWI584374B publication Critical patent/TWI584374B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32889—Connection or combination with other apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

電漿蝕刻方法包含有第1製程與第2製程。第1製程係實行蝕刻處理來對於被收容在處理室內部之基板上所形成之被處理膜進行蝕刻，以於被處理膜形成孔。第2製程係反覆實行去除製程、沉積製程、延伸(深蝕刻)製程。去除製程係將藉由實行該蝕刻處理所形成之孔之入口部處附著的反應產物加以去除。沉積製程係對於藉由去除製程而去除了反應產物之孔之側壁部沉積上沉積物。延伸(深蝕刻)製程係將藉由沉積製程而於側壁部沉積了沉積物之孔以進行蝕刻處理來延伸(深蝕刻)。

Description

電漿蝕刻方法及電漿蝕刻裝置
本發明之各種輪廓以及實施形態係關於一種電漿蝕刻方法及電漿蝕刻裝置。
以往，已知藉由實行蝕刻處理來對於在基板上所形成之被處理膜進行蝕刻，以於被處理膜形成孔之技術。此技術中，藉由促成蝕刻處理來讓孔延伸。但是，伴隨蝕刻處理之進行，反應產物會累積附著於孔之入口部。因此，孔之入口部恐會因反應產物而被阻塞而發生縮頸(necking)。
對此，有人提議一種技術，係於蝕刻處理之進行中將附著於孔之入口部的反應產物予以去除。例如於專利文獻1中揭示之技術，係暫時停止蝕刻處理，將附著於孔之入口部的反應產物予以選擇性去除，然後再次開始蝕刻處理，如此反覆實行一連串的處理。
先前技術文獻
專利文獻1 美國專利第7547636號說明書
但是，習知技術僅是於蝕刻處理之進行中將附著於孔之入口部的反應產物加以去除，由於伴隨蝕刻處理之進行會發生孔之側壁部變細之弓形化，而有孔之形狀劣化之問題。
本發明之一輪廓之電漿蝕刻方法包含有第1製程與第2製程。第1製程係實行蝕刻處理來對於被收容在處理室內部之基板上所形成之被處理膜進行蝕刻，以於該被處理膜形成孔。第2製程係反覆實行去除製程、沉積製程、以及延伸製程。去除製程係將藉由實行該蝕刻處理所形成之該孔之 入口部處附著的反應產物加以去除。沉積製程係對於藉由該去除製程而去除了反應產物之該孔之側壁部沉積上沉積物。延伸製程係使得藉由該沉積製程而於側壁部沉積了沉積物之該孔進行該蝕刻處理以進行延伸。
依據本發明之各種輪廓以及實施形態，可實現一種可改善孔之形狀的電漿蝕刻方法及電漿蝕刻裝置。
1‧‧‧處理室
2‧‧‧載置台
15‧‧‧處理氣體供給源
16‧‧‧淋灑頭
10a‧‧‧第1高頻電源
10b‧‧‧第2高頻電源
60‧‧‧控制部
200‧‧‧電漿蝕刻裝置
W‧‧‧半導體晶圓
圖1係顯示實施形態之基板處理系統之構成概略之說明圖。
圖2係顯示本實施形態之電漿蝕刻方法中各條件之時序圖以及各時點之蝕刻狀態之圖。
圖3係用以定義本實施形態之沉積物各部名稱之圖。
圖4係顯示本實施形態之沉積氣體種類差異所致沉積物之沉積態樣變化圖。
圖5係顯示作為沉積氣體所添加之COS之流量與弓形化之對應關係圖。
圖6係顯示作為沉積氣體所添加之CHF3之流量與弓形化之對應關係圖。
圖7係針對本實施形態之沉積製程之處理時間最適值做說明之圖。
圖8係顯示實施例之電漿蝕刻方法之流程之流程圖。
圖9係針對實施例之電漿蝕刻方法之效果做說明之圖。
以下，針對本發明之實施形態參見圖式來說明。此外，於本說明書以及圖式中，針對實質上具有同一機能構成之構成要素係賦予同一符號而省略重複說明。
電漿蝕刻方法包含有：第1製程，係實行蝕刻處理來對於被收容在處理室內部之基板上所形成之被處理膜進行蝕刻，以於該被處理膜形成孔；以及第2製程，係反覆實行複數次之下述製程：去除製程，係將藉由實行該蝕刻處理所形成之該孔之入口部處附著的反應產物加以去除；沉積製程，係對於藉由該去除製程而去除了反應產物之該孔之側壁部沉積上沉積物； 以及延伸(深蝕刻)製程，係使得藉由該沉積製程而於側壁部沉積了沉積物之該孔進行該蝕刻處理以進行延伸(深蝕刻)。
電漿蝕刻方法於一實施形態中，該去除製程係將CF系氣體供給於該處理室並使得該CF系氣體電漿化來去除該反應產物；該沉積製程係於藉由該去除製程所供給之該CF系氣體殘存於該處理室之期間亦即CF系氣體殘存期間中，將沉積氣體供給於該處理室並使得該沉積氣體電漿化，來使得該沉積物沉積於該孔之側壁部；該延伸(深蝕刻)製程係於該CF系氣體殘存期間中使得該蝕刻處理進行以延伸該孔。
電漿蝕刻方法於一實施形態中，沉積氣體包含CHF3以及Ar。
電漿蝕刻方法於一實施形態中，沉積氣體係進而包含COS。
電漿蝕刻方法於一實施形態中，沉積製程之處理時間為10秒以內。
電漿蝕刻方法於一實施形態中，第2製程係使得去除製程與沉積製程與延伸製程反覆實行至少8次以上。
電漿蝕刻裝置於一實施形態中具備有：處理室，係於內部收容基板；氣體供給部，係對於該處理室之內部供給處理氣體；以及控制部，係反覆實行複數次之下述製程：去除製程，係實行蝕刻處理來對於被收容在該處理室內部之基板上所形成之被處理膜進行蝕刻，以於該被處理膜形成孔，將藉由實行該蝕刻處理所形成之該孔之入口部處附著的反應產物加以去除；沉積製程，係對於藉由該去除製程而去除了反應產物之該孔之側壁部沉積上沉積物；以及延伸(深蝕刻)製程，係使得藉由該沉積製程而於側壁部沉積了沉積物之該孔進行該蝕刻處理以進行延伸(深蝕刻)。
電漿蝕刻裝置於一實施形態中，係將CF系氣體供給於處理室來使得CF系氣體電漿化，以去除反應產物；沉積製程係於藉由該去除製程所供給之CF系氣體殘存於處理室之期間亦即CF系氣體殘存期間中，將沉積氣體供給於處理室並使得沉積氣體電漿化，來使得沉積物沉積於孔之側壁部；延伸製程係於CF系氣體殘存期間中使得蝕刻處理進行以延伸(深蝕刻)該孔。
圖1係示意顯示實施形態之電漿蝕刻裝置之構成。電漿蝕刻裝置200具有以氣密方式構成而電性上處於接地電位之處理室1。此處理室1形成為圓筒狀，由例如表面經過陽極氧化處理之鋁等所構成。
於處理室1內設有將作為被處理基板之半導體晶圓W加以水平支撐之載置台2。載置台2係由例如表面經陽極氧化處理之鋁等所構成，具有下部電極之機能。此載置台2係經由絕緣板3而支撐於導體之支撐台4上。此外，於載置台2上方外周設有以例如單結矽所形成之聚焦環5。再者，以包圍載置台2以及支撐台4周圍的方式設有例如以石英等所構成之圓筒狀內壁構件3a。
載置台2經由第1匹配器11a而連接著第1高頻電源10a，此外，經由第2匹配器11b連接著第2高頻電源10b。第1高頻電源10a為電漿產生用者，從此第1高頻電源10a將既定頻率(27MHz以上，例如40MHz)之高頻電力供給於載置台2。此外，第2高頻電源10b為離子拉引用(偏壓用)電源，從此第2高頻電源10b將比第1高頻電源10a來得低之既定頻率(13.56MHz以下，例如2MHz)之高頻電力供給於載置台2。另一方面，於載置台2上方以和載置台2成為平行對向的方式設有發揮上部電極之機能的淋灑頭16，淋灑頭16與載置台2係發揮一對電極(上部電極與下部電極)之機能。
於載置台2上面設有用以靜電吸附半導體晶圓W之靜電夾6。此靜電夾6係於絕緣體6b間介設電極6a所構成者，電極6a係連接著直流電源12。此外對電極6a施加來自直流電源12之直流電壓，藉此，利用庫倫力等來吸附半導體晶圓W。
於支撐台4內部形成有冷媒流路4a，於冷媒流路4a連接著冷媒入口配管4b、冷媒出口配管4c。此外，藉由於冷媒流路4a中循環適宜冷媒(例如冷卻水等)來將支撐台4以及載置台2控制在既定溫度。此外，以貫通載置台2等的方式設置用以對半導體晶圓W之內面側供給氦氣體等冷熱傳遞用氣體(背側氣體)之背側氣體供給配管30，此背側氣體供給配管30係連接於未圖示之背側氣體供給源。藉由此等構成，可將利用靜電夾6吸附保持於載置台2上面的半導體晶圓W控制在既定溫度。
上述淋灑頭16係設置於處理室1之天花板部分。淋灑頭16具備有本體部16a以及成為電極板之上部頂板16b，經由絕緣性構件45而被支撐在處理室1之上部。本體部16a係由導電性材料例如表面經陽極氧化處理之鋁所構成，其下部能以裝卸自如的方式來支撐上部頂板16b。
於本體部16a內部設有氣體擴散室16c，於本體部16a底部以位於此氣體擴散室16c下部的方式形成有多數氣體通流孔16d。此外，於上部頂板16b處，氣體導入孔16e係以在厚度方向上貫通該上部頂板16b的方式和上述氣體通流孔16d重疊設置。藉由如此之構成，供給於氣體擴散室16c之處理氣體係經由氣體通流孔16d以及氣體導入孔16e而被淋灑狀地分散供給於處理室1內。此外，於本體部16a等設有用以使得冷媒循環之未圖示之配管，可於電漿蝕刻處理中將淋灑頭16冷卻到所希望之溫度。
於上述本體部16a形成有用以將處理氣體導入氣體擴散室16c之氣體導入口16g。此氣體導入口16g係連接著氣體供給配管15a，此氣體供給配管15a之另一端連接著供給電漿蝕刻用處理氣體之處理氣體供給源15。
於氣體供給配管15a從上游側依序設有質流控制器(MFC)15b以及開閉閥V1。此外，從處理氣體供給源15使得作為電漿蝕刻用處理氣體之例如Ar、O2、C4F8、HBr、NF3、C4F6、CF4等氣體經由氣體供給配管15a而供給至氣體擴散室16c，從此氣體擴散室16c經由氣體通流孔16d以及氣體導入孔16e來淋灑狀地分散供給於處理室1內。
本實施形態之處理氣體供給源15作為蝕刻處理用蝕刻氣體係供給CF系氣體。CF系氣體係例如C4F6以及C4F8當中至少一種氣體。此外，處理氣體供給源15係供給CF系氣體作為沉積物去除處理用氣體。CF系氣體係例如C4F6以及C4F8當中至少一種氣體。此外，處理氣體供給源15係供給沉積氣體作為沉積物沉積處理用氣體。沉積氣體為例如CHF3以及Ar、或是CHF3、Ar以及COS。此外，處理氣體供給源15另外係供給於電漿蝕刻裝置200之各種處理上所使用之氣體(例如O2氣體等)。處理氣體供給源15為氣體供給部之一例。
上述作為上部電極之淋灑頭16係經由低通濾波器(LPF)51而電性連接著可變直流電源52。此可變直流電源52可藉由接通-斷開開關53來達成供電之接通-斷開。可變直流電源52之電流、電壓乃至於接通-斷開開關53之接通-斷開係由後述控制部60所控制。此外，如後述，當高頻從第1高頻電源10a、第2高頻電源10b施加到載置台2而於處理空間產生電漿之際，可視必要性藉由控制部60來開啟接通-斷開開關53，而對於作為上部電極之淋灑頭16施加既定直流電壓。
從處理室1之側壁以往上方延伸至超過淋灑頭16之高度位置的方式設有圓筒狀之接地導體1a。此圓筒狀之接地導體1a於上部具有頂板。
於處理室1底部形成有排氣口71，此排氣口71係經由排氣管72而連接著排氣裝置73。排氣裝置73具有真空泵，藉由運轉此真空泵可將處理室1內減壓至既定真空度。另一方面，於處理室1側壁設有晶圓W之搬出入口74，於此搬出入口74設有開閉該搬出入口74之閘閥75。
圖中76、77係裝卸自如之沉積物屏蔽件。沉積物屏蔽件76係沿著處理室1內壁面包覆設置，沉積物屏蔽件77係以包圍支撐台4以及載置台2周圍的方式所設者。此等沉積物屏蔽件76、77扮演可防止蝕刻副產物(沉積物)附著於處理室1之內壁等之功用。
此外，於電漿蝕刻裝置200設有控制部60。上述構成之電漿蝕刻裝置200係藉由控制部60來統籌控制其動作。於此控制部60設有程序控制器61(具備CPU，控制電漿蝕刻裝置之各部)、使用者介面62、以及記憶部63。
使用者介面62係由製程管理者為了管理電漿蝕刻裝置200而進行指令輸入操作之鍵盤、將電漿蝕刻裝置200之運轉狀況可視化顯示之顯示器等所構成。
於記憶部63儲存有用以利用程序控制器61之控制而實現在電漿蝕刻裝置200所實行之各種處理的控制程式(軟體)、記憶著處理條件資料等之配方。此外，若視必要性以來自使用者介面62之指示等而從記憶部63呼叫出任意配方並於程序控制器61實行，則可於程序控制器61之控制下進行在電漿蝕刻裝置200之所希望之處理。此外，控制程式、處理條件資料等配方亦可利用被儲存在由電腦所能讀取之電腦記憶媒體(例如硬碟、CD、軟碟、半導體記憶體等)等之狀態者、或是從其他裝置例如經由專用配線而隨時性傳遞來線上利用。
例如，控制部60係以進行後述電漿蝕刻方法的方式控制電漿蝕刻裝置200之各部。若舉例說明更詳細的一例，則控制部60係藉由實行蝕刻處理來對形成於基板之被處理膜進行蝕刻，藉此來於被處理膜形成孔。之後，控制部60係反覆實行複數次之下述製程：將附著於孔之入口部的反應產物予以去除之製程、於去除了反應產物之孔之側壁部沉積上沉積物之製程、以及對側壁部沉積了沉積物之孔進行蝕刻處理以進行延伸(深蝕刻)之製程。 此處，所說基板係例如半導體晶圓W。此外，所說被處理膜係例如TEOS膜等氧化膜。
其次，針對本實施形態之電漿蝕刻方法來說明。此處，針對以圖1所示電漿蝕刻裝置200來對於形成在半導體晶圓W之氧化膜進行電漿蝕刻之順序做說明。首先，開啟閘閥75，將半導體晶圓W利用未圖示之搬送機械人等經由未圖示之加載互鎖室而從搬出入口74搬入處理室1內，載置於載置台2上。此後，使得搬送機械人退避至處理室1外，關閉閘閥75。然後，利用排氣裝置73之真空泵經由排氣口71使得處理室1內被排氣。
在處理室1內成為既定真空度後，從處理氣體供給源15對處理室1內導入既定處理氣體(蝕刻氣體)，處理室1內被保持在既定壓力例如15mTorr，於此狀態下從第1高頻電源10a對載置台2供給頻率為例如40MHz之高頻電力。此外，為了進行離子拉引，從第2高頻電源10b對載置台2供給頻率為例如2.0MHz之高頻電力(偏壓用)。此時，從直流電源12對靜電夾6之電極6a施加既定直流電壓，半導體晶圓W由庫倫力所吸附。
於此情況，如上述般藉由對下部電極之載置台2施加高頻電力，而於上部電極之淋灑頭16與下部電極之載置台2之間形成電場。於存在半導體晶圓W之處理空間產生放電，而藉由以此所形成之處理氣體電漿來將半導體晶圓W上所形成之氧化膜予以電漿蝕刻。此時，接通-斷開開關53視必要性開啟，從可變直流電源52對做為上部電極之淋灑頭16施加既定直流電壓。
此外，一旦結束了上述電漿蝕刻，則高頻電力之供給、直流電壓之供給以及處理氣體之供給被停止，以和上述順序為相反順序從處理室1內搬出半導體晶圓W。
其次，針對本實施形態之電漿蝕刻方法更詳細地說明。圖2係顯示本實施形態之電漿蝕刻方法中各條件之時序圖以及各時點之蝕刻狀態之圖。圖2所示例中，針對準備一於半導體晶圓W上形成有氧化膜之TEOS膜101、於TEOS膜101上形成有既定圖案之罩體膜102之半導體晶圓W，而電漿蝕刻TEOS膜101之例來說明。
本實施形態之電漿蝕刻方法，係依圖2上部之時序圖來控制作為蝕刻氣體以及沉積物去除處理用氣體之CF系氣體之供給、以及作為沉積物沉積 處理用氣體之沉積氣體之供給等。圖2上部之時序圖中，橫軸表示經過時間，縱軸表示處理室1內之氣體電漿之發光強度。
首先，電漿蝕刻方法係藉由實行蝕刻處理來對半導體晶圓W上所形成之TEOS膜101進行蝕刻，來實行於TEOS膜101形成孔之孔形成製程。具體而言，如圖2上部所示般，控制部60係於某時刻0開始供給作為蝕刻氣體之CF系氣體，使得CF系氣體電漿化。例如，控制部60可供給C4F6/C4F8之混合氣體作為CF系氣體。孔形成製程乃第1製程之一例。
從時刻0經過既定時間後之時刻t1，如圖2下部所示般，TEOS膜101受到蝕刻而形成孔(第1孔)103。再者，於孔103之入口部101a處會附著因實行蝕刻處理所生成之反應產物(沉積物)104。同時於孔103之開口附近，孔103之入口部101a會因為沉積物104而受阻塞形成縮頸部105a。若照此蝕刻則孔內形狀會縮窄形成弓形化而無法成為良好形狀。
接著，電漿蝕刻方法係實行去除製程將附著於孔103之入口部的沉積物104加以去除。具體而言，控制部60係如圖2上部所示般於時刻t1~時刻t2之期間持續地供給CF系氣體作為沉積物去除用氣體，使得CF系氣體電漿化。例如，控制部60可供給C4F6/C4F8之混合氣體作為CF系氣體。此外，控制部60亦可供給C4F8作為CF系氣體。此外，控制部60係使用較使得蝕刻氣體之CF系氣體電漿化之高頻電力來得低之高頻電力來使得作為沉積物去除用氣體之CF系氣體電漿化。
如此般，若使得作為沉積物去除用氣體之CF系氣體電漿化，則如圖2下部所示般，附著於孔103之入口部101a的沉積物104會被去除。其結果，可抑制孔103之入口部因沉積物104而阻塞發生縮頸。
接著，電漿蝕刻方法係實行沉積製程而於去除了沉積物104之孔103的側壁部沉積上沉積物105。具體而言，控制部60係如圖2上部所示般，於時刻t2~t3之期間停止供給作為沉積物去除用氣體之CF系氣體，改為供給作為沉積物沉積用氣體之沉積氣體，使得沉積氣體電漿化。例如，控制部60可供給CHF3/Ar之混合氣體作為沉積氣體。此外，控制部60亦可供給CHF3/Ar/COS之混合氣體作為沉積氣體。
如此般，若使得沉積氣體電漿化，則如圖2下部所示般，於罩體膜102之表面部以及孔103之側壁部沉積上沉積物105。沉積於孔103之側壁部的 沉積物105係成為具備電漿耐性之保護膜。其結果，可抑制孔103之側壁部縮窄而發生弓形化。此外，若作為沉積氣體係使用CHF3/Ar或是CHF3/Ar/COS，則沉積物105會均勻沉積於孔103之側壁部。關於沉積氣體種類之差異所致沉積物105之沉積態樣的變化會於後面詳述。
此外，控制部60在由去除製程所供給之CF系氣體殘存於處理室1之期間(CF系氣體殘存期間)係供給沉積氣體而使得沉積氣體電漿化。換言之，控制部60係在處理室1內之CF系氣體尚未被沉積氣體所完全置換之CF系氣體殘存期間所被包含的時刻t2~t3之期間供給沉積氣體，使得沉積氣體電漿化。於CF系氣體殘存期間所含時刻t2~t3之期間、亦即沉積製程之處理時間可設定於例如10sec以內。關於沉積製程之處理時間之最適值於後詳述。
接著，電漿蝕刻方法係實行延伸製程，使得前利用沉積製程而於側壁部沉積了沉積物105之孔103進行蝕刻處理來進行延伸。具體而言，控制部60係如圖2上部所示般於時刻t3~t4之期間，停止沉積氣體之供給，再度開始供給作為蝕刻氣體之CF系氣體，使得CF系氣體電漿化。
於時刻t4，如圖2下部所示般，孔103受到延伸(深蝕刻)而形成第2孔。孔(第2孔)103之側壁部係經由作為保護膜之沉積物105而隔絕於電漿中之離子之外。藉此，抑制弓形化之發生。
此外，控制部60係於CF系氣體殘存期間供給CF系氣體作為蝕刻氣體，使得CF系氣體電漿化。換言之，控制部60係於處理室1內之CF系氣體尚未因沉積氣體而被完全置換之CF系氣體殘存期間所被包含的時刻t3~t4之期間內供給作為蝕刻氣體之CF系氣體，使得CF系氣體電漿化。此處，使得作為蝕刻氣體之CF系氣體電漿化之高頻電力係較使得沉積氣體電漿化之高頻電力來得大。控制部60由於是在處理室1內之CF系氣體尚未被沉積氣體所完全置換之CF系氣體殘存期間內來使得CF系氣體電漿化，可抑制過剩之高頻電力造成沉積氣體電漿化。結果，可抑制沉積氣體之電漿中離子衝撞於孔103之側壁部而發生弓形化。
之後，電漿蝕刻方法係反覆實行複數次之去除製程與沉積製程與延伸(深蝕刻)製程。去除製程與沉積製程與延伸(深蝕刻)製程為第2製程之一例。
如此般，本實施形態之電漿蝕刻方法，藉由於孔形成製程後反覆實行去除製程與沉積製程與延伸(深蝕刻)製程，可一邊將蝕刻處理中附著於孔之入口部的沉積物予以去除、一邊於孔之側壁部沉積具備電漿耐性之沉積物。因此，本實施形態之電漿蝕刻方法可抑制孔之縮頸以及弓形化之發生。其結果，本實施形態之電漿蝕刻方法相較於在蝕刻處理中將附著於孔之入口部的沉積物予以去除之習知技術，可改善孔之形狀。
此外，本實施形態之電漿蝕刻方法藉由在CF系氣體殘存期間將沉積氣體供給於處理室1並使得沉積氣體電漿化，而於孔之側壁部沉積上沉積物。此外，本實施形態之電漿蝕刻方法藉由在CF系氣體殘存期間進行蝕刻處理來延伸(深蝕刻)孔。因此，本實施形態之電漿蝕刻方法，可於處理室1內之CF系氣體尚未被沉積氣體所完全置換之CF系氣體殘存期間內使得CF系氣體電漿化，可抑制過剩的高頻電力造成沉積氣體之電漿化。結果，可抑制沉積氣體之電漿中的離子衝撞於孔之側壁部而發生弓形化。
其次，針對本實施形態之沉積氣體種類差異所致沉積物105之沉積態樣的變化來說明。此處，於說明沉積物105之沉積態樣變化之前，先定義沉積物之各部名稱。圖3係用以定義本實施形態之沉積物各部名稱之圖。例如，沉積物105之平坦(Flat)部如圖3所示般，係指從TEOS膜101(或是罩體膜102)之表面部到沉積物105之垂直方向頂部為止的部位。此外，例如，沉積物105之頸(Neck)部係指從孔103之側面部到沉積物105之水平方向之頂部為止的部位。此外，例如，沉積物105之Btm部係指從孔103之底部到沉積物105之垂直方向之頂部為止之部位。
圖4係顯示本實施形態之沉積氣體種類差異所致沉積物之沉積態樣的變化之圖。圖4左部之沉積態樣係顯示當沉積製程使用了C4F6/Ar作為沉積氣體之情況下的沉積物105之沉積態樣(孔103之入口部附近以及孔103之底部附近的沉積態樣)。此外，圖4中央部之例係顯示當沉積製程使用了CHF3/Ar作為沉積氣體之情況下的沉積物105之沉積態樣(孔103之入口部附近以及孔103之底部附近的沉積態樣)。此外，圖4右部之例係顯示了當沉積製程使用了CHF3/Ar/COS作為沉積氣體之情況下的沉積物105之沉積態樣(孔103之入口部附近以及孔103之底部附近之沉積態樣)。此外，關於沉積製程之其他條件係使用15Mt、300-0W、60sec或是120sec。
此外，圖4中，「Depo Rate flat」係顯示沉積物105之Flat部的沉積速率(nm/sec)。此外，「Depo Rate neck」係顯示沉積物105之Neck部的沉積速率(nm/sec)。此外，「Depo(neck/flat)」係顯示「Depo Rate neck」/「Depo Rate flat」，愈接近1則沉積物105之均一性愈良好。此外，「Neck position」係顯示沉積物105之Flat部當中最往垂直方向突出之部分的位置到沉積物105之Neck部當中最往水平方向突出之部分的位置為止之距離(nm)，值愈大表示沉積物105之均一性愈良好。此外，「Depo Rate Btm」係顯示沉積物105之Btm部的沉積速率(nm/sec)。
如圖4所示般，若作為沉積氣體使用CHF3/Ar或是CHF3/Ar/COS，則相較於C4F6/Ar可一面將「Depo Rate flat」以及「Depo Rate neck」維持在低值一面得到良好的「Depo(neck/flat)」與「Neck position」。再者，藉由使用CHF3/Ar/COS，則相較於CHF3/Ar可將「Depo Rate flat」、「Depo Rate neck」以及「Depo Rate Btm」維持在高值。
如此般，若作為沉積製程之沉積氣體使用CHF3/Ar或是CHF3/Ar/COS，可進而改善孔之形狀。換言之，由於在沉積製程不會於孔之入口附近沉積多餘的沉積物而可於孔之側壁部均一地沉積沉積物，故可有效地抑制弓形化之發生。其結果，當作為沉積製程之沉積氣體使用CHF3/Ar或是CHF3/Ar/COS之情況，相較於使用C4F6/Ar之情況可進而改善孔之形狀。此外，當作為沉積製程之沉積氣體使用CHF3/Ar/COS之情況，可一面良好地維持沉積速率、一面抑制弓形化之發生。
此處，針對作為沉積製程之沉積氣體所使用之CHF3以及COS進一步詳細說明。圖5係顯示作為沉積氣體所添加之COS之流量與弓形化之對應關係圖。圖5中，橫軸表示作為沉積氣體所添加之COS之流量(sccm)，縱軸係表示弓形化CD(Critical Dimension)(nm)。此外，所說的弓形化CD乃孔103當中側壁部最為縮窄部分之徑。弓形化CD之值愈小表示愈可抑制弓形化之發生。
此外，圖5所示例中顯示了於沉積製程中對C4F6/Ar=15/300sccm之沉積氣體添加了COS之情況下所得結果。此外，圖5所示例中顯示了於沉積製程中對C4F8/Ar=15/300sccm之沉積氣體添加了COS之情況下所得結果。此外，圖5所示例中顯示了於沉積製程中對於CHF3/Ar=100/300sccm之沉 積氣體添加了COS之情況下所得結果。
如圖5所示般，作為沉積氣體使用C4F6/Ar/COS來實行沉積製程之情況下，弓形化CD係持續減少直到COS之流量成為12sccm為止，若COS之流量成為12sccm以上會發生縮頸。此外，當作為沉積氣體使用C4F8/Ar/COS來實行沉積製程之情況下，弓形化CD會持續減少直到COS之流量成為12sccm為止，若COS之流量成為12sccm以上會發生縮頸。對此，當作為沉積氣體使用CHF3/Ar/COS來實行沉積製程之情況，弓形化CD會持續減少直到COS之流量成為12sccm為止，但即使COS之流量為12sccm以上也不會發生縮頸，弓形化CD成為飽和。再者，當作為沉積氣體使用CHF3/Ar/COS來實行沉積製程之情況，相較於作為沉積氣體使用C4F6/Ar/COS來實行沉積製程之情況，弓形化CD係變小。圖5之例，弓形化CD減少了6.4nm。從而，較佳COS氣體流量為9sccm以上，更佳為10sccm以上。
圖6係顯示作為沉積氣體所添加之CHF3之流量與弓形化之對應關係之圖。圖6中，橫軸表示作為沉積氣體所添加之CHF3之流量(sccm)，縱軸表示弓形化CD(nm)。
此外，圖6所示例中顯示了於沉積製程中對Ar/COS=300/12sccm之沉積氣體添加了CHF3之情況下所得結果。
如圖6所示般，弓形化CD係持續減少直到添加於沉積氣體之CHF3成為100sccm為止，一旦添加到沉積氣體之CHF3成為100sccm以上則弓形化CD會飽和。從而，較佳CHF3氣體流量為100sccm以上。
如此般，若使用含CHF3以及COS之沉積氣體來實行沉積製程，則可高效率地抑制孔之縮頸以及弓形化之發生。其結果，可進一步改善孔之形狀。
其次，針對本實施形態之沉積製程之處理時間的最適值來詳細說明。圖7係針對本實施形態之沉積製程之處理時間最適值做說明之圖。圖7中顯示了沉積製程之處理時間與弓形化之對應關係。圖7中，橫軸表示沉積製程之處理時間(sec)，縱軸表示弓形化CD。
此外，圖7所示例中顯示了使用C4F6/Ar=15/300sccm之沉積氣體來實行沉積製程之情況下所得結果。此外，圖7所示例中顯示了使用C4F8/Ar= 15/300sccm之沉積氣體來實行氣體沉積製程之情況下所得結果。此外，圖7所示例中顯示了使用CHF3/Ar=100/300sccm之沉積氣體來實行沉積製程之情況下所得結果。此外，圖7所示例中顯示了使用CHF3/Ar/COS=100/300/12sccm之沉積氣體來實行沉積製程之情況下所得結果。
如圖7所示般，當作為沉積氣體使用C4F6/Ar來實行沉積製程之情況，弓形化CD係持續減少直到沉積製程之處理時間成為10sec為止，若沉積製程之處理時間成為10sec以上會發生堵塞(clogging)。此外，當作為沉積氣體使用C4F8/Ar來實行沉積製程之情況，弓形化CD係持續減少直到沉積製程之處理時間成為10sec為止，若沉積製程之處理時間成為10sec以上則會發生堵塞。
對此，當作為沉積氣體使用CHF3/Ar來實行沉積製程之情況，弓形化CD係持續減少直到沉積製程之處理時間成為10sec為止，若沉積製程之處理時間較10sec來得長，並不會發生縮頸而會增加弓形化CD。此被認為乃由於若沉積製程之處理時間較10sec來得長，則處理室1內之CF系氣體會被作為沉積氣體之CHF3所大致完全置換，於沉積製程之後之延伸製程中，CHF3之電漿中的離子會衝撞於孔之側壁部。此外，當作為沉積氣體使用CHF3/Ar/COS來實行沉積製程之情況，弓形化CD係持續減少直到沉積製程之處理時間成為10sec為止，若沉積製程之處理時間較10sec來得長，則不會發生堵塞而抑制弓形化CD之增大。此被認為乃由於藉由對沉積氣體添加COS使得起因於COS之沉積膜附著於孔側壁，此膜可將延伸製程中起因於CHF3對孔側壁造成之離子衝撞緩和某種程度之故。
如此般，沉積製程之處理時間以8sec以上15sec以內為佳，以9sec以上12sec以內為更佳。設定於10sec以內為更佳。將沉積製程之處理時間設定於前述範圍內，可避免沉積製程後之延伸製程中CHF3之電漿中的離子衝撞於孔之側壁部。其結果，可有效率地抑制弓形化之發生。
其次，針對電漿蝕刻方法之實施例來說明。圖8係顯示實施例之電漿蝕刻方法之流程的流程圖。圖8所示例中，係針對準備一於半導體晶圓W上形成有作為氧化膜之TEOS膜101、於TEOS膜101上形成有既定圖案之罩體膜102的半導體晶圓W，而將TEOS膜101加以電漿蝕刻之例來說明。
首先，實施例之電漿蝕刻方法係實行孔形成製程(步驟S101)。具體而言，控制部60係對處理室1供給作為CF系氣體之C4F6/C4F8/Ar/O2=70/10/300/78sccm。接著，控制部60係例如於180sec間使用高頻電力2025/7800W來使得C4F6/C4F8/Ar/O2電漿化。藉此，於TEOS膜101形成孔103。
接著，於實施例之電漿蝕刻方法實行去除製程(步驟S102)。具體而言，控制部60係對於處理室1供給作為CF系氣體之C4F8/Ar/O2=60/300/20sccm。接著，控制部60係例如於10sec間使用高頻電力500/1500W來使得C4F8/Ar/O2電漿化。藉此，將附著於孔103之入口部的沉積物104加以去除。
接著，於實施例之電漿蝕刻方法實行沉積製程(步驟S103)。具體而言，控制部60係對處理室1供給作為作為沉積氣體之CHF3/Ar/COS=100/300/12sccm。然後，控制部60係例如於10sec間使用高頻電力300/0W來使得CHF3/Ar/COS電漿化。藉此，於罩體膜102之表面部以及孔103之側壁部沉積上沉積物105。
接著，於實施例之電漿蝕刻方法實行延伸(深蝕刻)製程(步驟S104)。具體而言，控制部60係對於處理室1供給作為CF系氣體之C4F6/C4F8/Ar/O2=70/10/300/78sccm。然後，控制部60係例如於30sec間使用高頻電力2025/7800W來使得C4F6/C4F8/Ar/O2電漿化。藉此，孔103受到延伸(深蝕刻)。
接著，實施例之電漿蝕刻方法係判定步驟S102~S104之反覆次數是否到達8次(步驟S105)。當反覆次數未到達8次之情況(步驟S105；N0)，處理回到步驟S102。另一方面，當反覆次數到達8次之情況(步驟S105；Yes)則結束處理。
以上，依據實施例之電漿蝕刻方法，於孔形成製程之後藉由反覆實行8次的去除製程與沉積製程與延伸(深蝕刻)製程，來一邊將蝕刻處理中附著於孔之入口部的沉積物加以去除、一邊使得具備電漿耐性之沉積物沉積於孔之側壁部。因此，實施例之電漿蝕刻方法可抑制孔之縮頸以及弓形化之發生。其結果，實施例之電漿蝕刻方法相較於在蝕刻處理中將附著於孔之入口部的沉積物加以去除之習知技術，可改善孔之形狀。
其次，針對實施例之電漿蝕刻方法之效果來說明。圖9係針對實施例 之電漿蝕刻方法的效果來說明之圖。圖9之右側例係顯示實行了實施例之電漿蝕刻方法之情況所得孔之形狀。此外，圖9之左側例係顯示實行了比較例之電漿蝕刻方法之情況下所得之孔之形狀。比較例之電漿蝕刻方法中，係對處理室1供給C4F6/C4F8/Ar/O2=70/10/300/78sccm，之後，例如於450sec間使用高頻電力2025/7800W來使得C4F6/C4F8/Ar/O2電漿化。
如圖9所示般，在實行了實施例之電漿蝕刻方法之情況，相較於實行了比較例之電漿蝕刻方法之情況，弓形化CD會變小。再者，於實行了實施例之電漿蝕刻方法之情況，相較於實行了比較例之電漿蝕刻方法之情況，底部CD會變大。亦即，實施例之電漿蝕刻方法藉由於孔形成製程之後反覆實行8次之去除製程與沉積製程與延伸(深蝕刻)製程，可改善孔之形狀。
101‧‧‧TEOS膜
101a‧‧‧入口部
102‧‧‧罩體膜
103‧‧‧孔
104‧‧‧沉積物
105‧‧‧沉積物

Claims (12)

  1. 一種電漿蝕刻方法，包含有：第1製程，係實行蝕刻處理來對於被收容在處理室內部之基板上所形成之被處理膜進行蝕刻，以於該被處理膜形成孔；以及第2製程，係反覆實行複數次之下述製程：去除製程，係將藉由實行該蝕刻處理所形成之該孔之入口部處附著的反應產物加以去除；沉積製程，係對於藉由該去除製程而去除了反應產物之該孔之側壁部沉積上沉積物；以及延伸(深蝕刻)製程，係使得藉由該沉積製程而於側壁部沉積了沉積物之該孔進行該蝕刻處理以進行延伸(深蝕刻)。
  2. 如申請專利範圍第1項之電漿蝕刻方法，其中該去除製程係將CF系氣體供給於該處理室並使得該CF系氣體電漿化來去除該反應產物；該沉積製程係於藉由該去除製程所供給之該CF系氣體殘存於該處理室之期間亦即CF系氣體殘存期間中，將沉積氣體供給於該處理室並使得該沉積氣體電漿化，來使得該沉積物沉積於該孔之側壁部；該延伸(深蝕刻)製程係於該CF系氣體殘存期間中使得該蝕刻處理進行以延伸該孔。
  3. 如申請專利範圍第1或2項之電漿蝕刻方法，其中該沉積氣體包含CHF3以及Ar。
  4. 如申請專利範圍第3項之電漿蝕刻方法，其中該沉積氣體係進而包含COS。
  5. 如申請專利範圍第1或2項之電漿蝕刻方法，其中該沉積製程之處理時間為8秒以上15秒以內。
  6. 如申請專利範圍第1或2項之電漿蝕刻方法，其中該第2製程係使得該去除製程與該沉積製程與該延伸(深蝕刻)製程反覆實行至少8次以上。
  7. 一種電漿蝕刻裝置，具備有：處理室，係於內部收容基板；氣體供給部，係對於該處理室之內部供給處理氣體；以及控制部，係反覆實行複數次之下述製程：去除製程，係實行蝕刻處理 來對於被收容在該處理室內部之基板上所形成之被處理膜進行蝕刻，以於該被處理膜形成孔，將藉由實行該蝕刻處理所形成之該孔之入口部處附著的反應產物加以去除；沉積製程，係對於藉由該去除製程而去除了反應產物之該孔之側壁部沉積上沉積物；以及延伸(深蝕刻)製程，係使得藉由該沉積製程而於側壁部沉積了沉積物之該孔進行該蝕刻處理以進行延伸(深蝕刻)。
  8. 如申請專利範圍第7項之電漿蝕刻裝置，其中該去除製程係將CF系氣體供給於該處理室來使得該CF系氣體電漿化，以去除該反應產物；該沉積製程係於藉由該去除製程所供給之該CF系氣體殘存於該處理室之期間亦即CF系氣體殘存期間中，將沉積氣體供給於該處理室並使得該沉積氣體電漿化，來使得該沉積物沉積於該孔之側壁部；該延伸(深蝕刻)製程係於該CF系氣體殘存期間中使得該蝕刻處理進行以延伸該孔。
  9. 一種電漿蝕刻方法，係將收容於處理室內之具有第1膜與形成於第1膜下之第2膜的基板以蝕刻氣體進行蝕刻，以於該第2膜形成孔；係具有下述製程：於該處理室內準備具有該第1膜與形成於該第1膜下之該第2膜的該基板之製程；藉由實行以該第1膜為罩體將該第2膜以第1蝕刻氣體來蝕刻之第1蝕刻處理，來形成第1孔之製程；於該第1孔上方之該第1膜的開口部附近形成反應產物之製程；將該反應產物以第2蝕刻氣體來蝕刻去除之製程；於該第1孔內之側壁部以第3蝕刻氣體來形成沉積物之製程；以及將側壁部沉積有該沉積物之該第1孔以該第1蝕刻氣體來進行該第1蝕刻處理以進行延伸(深蝕刻)之製程；使得去除該反應產物之製程與形成該沉積物之製程與使得該第1孔進行延伸(深蝕刻)之製程反覆進行複數次。
  10. 如申請專利範圍第9項之電漿蝕刻方法，其中該第1以及第2蝕刻氣體係包含CF系氣體之氣體。
  11. 如申請專利範圍第9或10項之電漿蝕刻方法，其中該第3蝕刻氣體係至少包含CHF3及COS。
  12. 如申請專利範圍第9或10項之電漿蝕刻方法，其中形成該沉積物之製程之處理時間為8秒以上15秒以內。
TW102133580A 2012-09-18 2013-09-17 Plasma etching method and plasma etching device TWI584374B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012204866 2012-09-18

Publications (2)

Publication Number Publication Date
TW201419415A true TW201419415A (zh) 2014-05-16
TWI584374B TWI584374B (zh) 2017-05-21

Family

ID=50341393

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133580A TWI584374B (zh) 2012-09-18 2013-09-17 Plasma etching method and plasma etching device

Country Status (5)

Country Link
US (1) US9530666B2 (zh)
JP (1) JP6141855B2 (zh)
KR (1) KR102099408B1 (zh)
TW (1) TWI584374B (zh)
WO (1) WO2014046083A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6549765B2 (ja) * 2014-06-16 2019-07-24 東京エレクトロン株式会社 処理方法
US10629447B2 (en) * 2016-03-17 2020-04-21 Zeon Corporation Plasma etching method
JP6820775B2 (ja) * 2017-03-17 2021-01-27 株式会社日立ハイテク エッチング方法及びプラズマ処理装置
TWI754041B (zh) 2017-04-18 2022-02-01 日商東京威力科創股份有限公司 被處理體之處理方法
JP7071175B2 (ja) 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
JP6840041B2 (ja) * 2017-06-21 2021-03-10 東京エレクトロン株式会社 エッチング方法
JP6878174B2 (ja) * 2017-06-29 2021-05-26 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US10170300B1 (en) * 2017-11-30 2019-01-01 Tokyo Electron Limited Protective film forming method
EP3570317A1 (en) 2018-05-17 2019-11-20 IMEC vzw Area-selective deposition of a mask material
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
WO2020121540A1 (ja) 2019-02-04 2020-06-18 株式会社日立ハイテク プラズマ処理方法及びプラズマ処理装置
JP7228413B2 (ja) * 2019-03-11 2023-02-24 東京エレクトロン株式会社 プラズマ処理方法、及び、プラズマ処理装置
JP7394554B2 (ja) 2019-08-07 2023-12-08 東京エレクトロン株式会社 基板処理システム
JP2023121650A (ja) 2022-02-21 2023-08-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理システム

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US6284666B1 (en) * 2000-05-31 2001-09-04 International Business Machines Corporation Method of reducing RIE lag for deep trench silicon etching
US6743727B2 (en) * 2001-06-05 2004-06-01 International Business Machines Corporation Method of etching high aspect ratio openings
US7091104B2 (en) * 2003-01-23 2006-08-15 Silterra Malaysia Sdn. Bhd. Shallow trench isolation
US7056830B2 (en) * 2003-09-03 2006-06-06 Applied Materials, Inc. Method for plasma etching a dielectric layer
EP1793418B1 (en) * 2004-07-02 2013-06-12 Ulvac, Inc. Etching method and system
JP2006278827A (ja) * 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4997842B2 (ja) * 2005-10-18 2012-08-08 東京エレクトロン株式会社 処理装置
US20070202700A1 (en) 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US7829465B2 (en) * 2006-08-09 2010-11-09 Shouliang Lai Method for plasma etching of positively sloped structures
JP4818140B2 (ja) * 2007-01-31 2011-11-16 東京エレクトロン株式会社 基板の処理方法及び基板処理装置
US7682986B2 (en) * 2007-02-05 2010-03-23 Lam Research Corporation Ultra-high aspect ratio dielectric etch
US7547636B2 (en) 2007-02-05 2009-06-16 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
KR101606377B1 (ko) * 2007-12-21 2016-03-25 램 리써치 코포레이션 주입 포토레지스트를 위한 보호층
US7981763B1 (en) * 2008-08-15 2011-07-19 Novellus Systems, Inc. Atomic layer removal for high aspect ratio gapfill
KR101015525B1 (ko) * 2008-08-18 2011-02-16 주식회사 동부하이텍 인덕터의 금속 배선 형성 방법
JP5260356B2 (ja) * 2009-03-05 2013-08-14 東京エレクトロン株式会社 基板処理方法
JP5203340B2 (ja) * 2009-12-01 2013-06-05 東京エレクトロン株式会社 半導体装置の製造方法
JP5528244B2 (ja) * 2010-07-26 2014-06-25 東京エレクトロン株式会社 プラズマ処理方法および記憶媒体
JP5701654B2 (ja) * 2011-03-23 2015-04-15 東京エレクトロン株式会社 基板処理方法
JP2013222852A (ja) * 2012-04-17 2013-10-28 Tokyo Electron Ltd 有機膜をエッチングする方法及びプラズマエッチング装置
US8951915B2 (en) * 2012-09-11 2015-02-10 Infineon Technologies Ag Methods for manufacturing a chip arrangement, methods for manufacturing a chip package, a chip package and chip arrangements
US9018079B1 (en) * 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean

Also Published As

Publication number Publication date
US20150235861A1 (en) 2015-08-20
WO2014046083A1 (ja) 2014-03-27
US9530666B2 (en) 2016-12-27
JPWO2014046083A1 (ja) 2016-08-18
JP6141855B2 (ja) 2017-06-07
KR20150056553A (ko) 2015-05-26
TWI584374B (zh) 2017-05-21
KR102099408B1 (ko) 2020-04-10

Similar Documents

Publication Publication Date Title
TWI584374B (zh) Plasma etching method and plasma etching device
KR102626802B1 (ko) 에칭 방법
TWI664676B (zh) Etching method
US9633846B2 (en) Internal plasma grid applications for semiconductor fabrication
US9287134B2 (en) Titanium oxide etch
KR101956837B1 (ko) 준안정 수소 종단을 통한 실리콘의 선택적인 에칭
KR101912776B1 (ko) 플라즈마 에칭 방법 및 반도체 장치의 제조 방법 그리고 컴퓨터 기억 매체
TWI661461B (zh) Plasma processing method and plasma processing device
EP3206223B1 (en) Plasma processing method and plasma processing apparatus
KR102094833B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TWI743123B (zh) 電漿處理方法
KR20190051817A (ko) 플라즈마 에칭 방법
TWI725034B (zh) 電漿處理方法
TWI540638B (zh) 半導體裝置之製造方法
TW201532134A (zh) 電漿處理方法
KR20140111599A (ko) 플라즈마 에칭 방법
TWI822918B (zh) 電漿處理方法及電漿處理裝置
JP5804978B2 (ja) プラズマエッチング方法及びコンピュータ記録媒体