TW201411712A - 蝕刻方法、半導體基板製品的製造方法及使用該方法的半導體元件的製造方法、以及蝕刻液調製用套組 - Google Patents

蝕刻方法、半導體基板製品的製造方法及使用該方法的半導體元件的製造方法、以及蝕刻液調製用套組 Download PDF

Info

Publication number
TW201411712A
TW201411712A TW102125850A TW102125850A TW201411712A TW 201411712 A TW201411712 A TW 201411712A TW 102125850 A TW102125850 A TW 102125850A TW 102125850 A TW102125850 A TW 102125850A TW 201411712 A TW201411712 A TW 201411712A
Authority
TW
Taiwan
Prior art keywords
etching
semiconductor substrate
liquid
layer
substrate according
Prior art date
Application number
TW102125850A
Other languages
English (en)
Inventor
Tetsuya Kamimura
Tadashi Inaba
Naotsugu Muro
Yoshinori Nishiwaki
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201411712A publication Critical patent/TW201411712A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/02—Etching, surface-brightening or pickling compositions containing an alkali metal hydroxide
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/38—Alkaline compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23G—CLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G1/00—Cleaning or pickling metallic material with solutions or molten salts
    • C23G1/02—Cleaning or pickling metallic material with solutions or molten salts with acid solutions
    • C23G1/10—Other heavy metals
    • C23G1/106—Other heavy metals refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23G—CLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G1/00—Cleaning or pickling metallic material with solutions or molten salts
    • C23G1/14—Cleaning or pickling metallic material with solutions or molten salts with alkaline solutions
    • C23G1/20—Other heavy metals
    • C23G1/205—Other heavy metals refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

一種半導體基板的蝕刻方法，包含以下步驟：藉由混合第一液體與第二液體來調製蝕刻液至pH在8.5至14的範圍，第一液體包含鹼性化合物，第二液體包含氧化劑；然後適時塗覆蝕刻液至半導體基板，以蝕刻在半導體基板內或上的含Ti層。

Description

蝕刻方法、使用其的半導體基板製品及半導體元件 的製造方法、以及蝕刻液調製用套組
本發明是有關於一種蝕刻半導體基板的方法，以及使用其的半導體基板製品及半導體元件的製造方法，以及蝕刻液調製用的套組。
半導體元件已越來越趨向微型化及多樣化，且其處理方法概括大範圍的每個元件結構與製造步驟。關於蝕刻基板，例如根據乾蝕刻與濕蝕刻兩者中的基板材料的種類與結構已提出各種化學物種與處理條件等，且密集的研究與發展更在進展中。
尤其，當製造CMOS、DRAM等的元件結構時，精密地蝕刻所定材料的技術為其重要，且作為其一實例，例示使用化學液的濕蝕刻。例如，於微小的電晶體電路、金屬電極材料、或具有阻障層、硬罩幕等的基板的電路製造中需要精確的蝕刻處理。然而，適用於具有各種金屬化合物的基板的蝕刻條件與化學液尚未被充分研究。
存在構成元件基板的TiN層做選擇性蝕刻的化學液的研究的例子。例如，專利文獻1提出包含定量的過氧化氫與四烷基銨的蝕刻液以及 使用此蝕刻液的蝕刻方法，此蝕刻液的pH在25℃下為6.0至8.2。
現有技術文獻
專利文獻
專利文獻1：JP-A-2010-10273("JP-A"代表未審查而已公開的日本專利申請案)
發明者等人已經研究可蝕刻含有Ti的層(此處可稱為「含Ti層」)的化學液以及使用其的蝕刻方法。發明者等人對上述新開發的蝕刻液進行研究，並發現可能由於蝕刻液的高pH的影響，由活性成份分解而造成的隨時間失活變得顯著。
有鑑於此而造就本發明，並提供一種蝕刻半導體基板的方法，此方法改善蝕刻液的長時間持續的活性並實現含Ti層佳的濕蝕刻特性。再者，本發明提供一種製造半導體基板製品的方法，其具有上述改良及性能，以及使用其的半導體元件及蝕刻液調製用套組。
根據本發明，提供以下方法：
(1)一種半導體基板的蝕刻方法，包含以下步驟：藉由混合第一液體與第二液體至pH在8.5至14的範圍來調製蝕刻液，第一液體包含鹼性化合物，第二液體包含氧化劑；然後適時塗覆蝕刻液至半導體基板，以蝕刻在半導體基板內或上的含Ti層。
(2)根據項次(1)的半導體基板的蝕刻方法，其中第一液體與第二液體分別置於彼此不同的流體通道，然後液體皆在流體通道的接合部 分會合而混合，並將由混合而調製的蝕刻液塗覆至半導體基板。
(3)根據項次(1)或(2)的半導體基板的蝕刻方法，其中第一液體為濃度0.1質量%至10質量%的鹼性化合物的水性組成物，第二液體為濃度1質量%至40質量%的氧化劑的水性組成物。
(4)根據項次(1)至(3)中任一項的半導體基板的蝕刻方法，其中調製蝕刻液使蝕刻液中的鹼性化合物的濃度為0.05質量%至10質量%。
(5)根據項次(1)至(4)中任一項的半導體基板的蝕刻方法，其中調製蝕刻液使蝕刻液中的氧化劑的濃度為0.5質量%至10質量%。
(6)根據項次(1)至(5)中任一項的半導體基板的蝕刻方法，其中將蝕刻液塗覆至旋轉的半導體基板的表面。
(7)根據項次(1)至(6)中任一項的半導體基板的蝕刻方法，其中從排出口供應蝕刻液，以及其中當沿著從半導體基板的中心部份至其邊緣的方向前進的軌跡相對於旋轉的半導體基板的表面移動排出口時，進行塗覆蝕刻液。
(8)根據項次(1)至(7)中任一項的半導體基板的蝕刻方法，其中上述鹼性化合物為由式(I)表示的化合物：N(R)4．OH 式(I)其中R代表取代基；且多個R可彼此相同或不同。
(9)根據項次(1)至(8)中任一項的半導體基板的蝕刻方法，其中鹼性化合物為氫氧化四甲基銨、氫氧化四乙基銨或氫氧化四丙基銨。
(10)根據項次(1)至(9)中任一項的半導體基板的蝕刻方法，其中氧化劑為過氧化氫、過硫酸銨、過硼酸、過醋酸、過碘酸、過氯酸或其組合。
(11)根據項次(1)至(10)中任一項的半導體基板的蝕刻方法，其中蝕刻液與半導體基板接觸並蝕刻半導體基板時的溫度為40℃以上。
(12)根據項次(1)至(11)中任一項的半導體基板的蝕刻方法，其中半導體基板包括：作為第一層的含Ti層；以及含有Cu、SiO、SiN、SiOC及SiON中至少一種的第二層，其中第一層相對於第二層藉由上述蝕刻被選擇性蝕刻。
(13)根據項次(12)的半導體基板的蝕刻方法，其中第一層積層在第二層上或上方。
(14)根據項次(12)或(13)的半導體基板的蝕刻方法，其中第一層的蝕刻速度(R1)對第二層的蝕刻速度(R2)的蝕刻速度比(R1/R2)為30以上。
(15)根據項次(12)至(14)中任一項的半導體基板的蝕刻方法，其中在第二層由乾蝕刻程序處理後進行上述蝕刻。
(16)根據項次(1)至(15)中任一項的半導體基板的蝕刻方法，其中蝕刻液包括水溶性有機溶劑。
(17)根據項次(16)的半導體基板的蝕刻方法，其中水溶性有機溶劑為醇化合物或醚化合物。
(18)根據項次(16)或(17)的半導體基板的蝕刻方法，其中水溶性有機溶劑的濃度相對於蝕刻液設為1質量%至50質量%。
(19)根據項次(1)至(18)中任一項的半導體基板的蝕刻方法，包括在蝕刻後用水清洗基板表面的步驟。
(20)一種半導體基板製品的製造方法，利用藉由根據項次(1)至(19)的任一項的蝕刻方法而處理的半導體基板來製造半導體基板製品。
(21)一種半導體元件的製造方法，其是使用項次(20)的半導體基板製品的製造方法所獲得的半導體基板製品來製造半導體元件。
(22)一種蝕刻液調製用套組，包括：第一液體與第二液體的結合，第一液體包含鹼性化合物，第二液體包含氧化劑，其中藉由至少混合第一液體與第二液體來調製蝕刻液，且蝕刻液適時地塗覆至半導體基板，用以蝕刻提供於半導體基板內或上的含Ti層。
在本說明書中，「具有」一詞與「包括」或「包含」一樣以開放式的意思來解釋。再者，「調製」一詞以最廣的方式解釋為製造備用材料，即不僅意指製造或合成材料，亦意指購買這些材料。
根據本發明的方法與套組，對於持續長時間的活性可改善蝕刻液的活性，並可達到含Ti層的佳的濕蝕刻性能。尤其，可實現高蝕刻速度及對含Ti層的選擇性，並進一步可較佳地抑制蝕刻的不均勻及缺陷的產生。
適當參考隨附圖式，透過以下敘述本發明的其他及進一步的特徵及優點將更完整地呈現。
1‧‧‧TiN層
2‧‧‧SiON層
3‧‧‧SiOC層
4‧‧‧Cu層
5‧‧‧介層窗
10‧‧‧在移除TiN層前的基板
11‧‧‧處理室(槽)
12‧‧‧旋轉盤
13‧‧‧排出口
14‧‧‧接合點
20‧‧‧在移除TiN層後的基板
A‧‧‧第一液體
B‧‧‧第二液體
M‧‧‧旋轉驅動構件
S‧‧‧半導體基板
fa、fb、fc、fd‧‧‧流體通道
t‧‧‧排出口的移動軌跡
r‧‧‧基板的旋轉方向
圖1是根據本發明繪示一部份的較佳蝕刻步驟的流程圖的一例。
圖2是根據本發明的較佳實施例繪示一部份的濕蝕刻設備的設備配置圖的一例。
圖3是根據本發明的一實施例繪示相對於半導體基板的噴嘴的移動軌跡的平面圖的一例。
圖4是根據本發明的一實施例繪示半導體基板的製造步驟(蝕刻前)的截面圖。
圖5是根據本發明的一實施例繪示半導體基板的製造步驟(蝕刻後)的截面圖。
本發明的蝕刻方法包括：混合含有鹼性化合物的第一液體及含有氧化劑的第二液體以調製蝕刻液；並在混合後在半導體基板上適時地塗覆蝕刻液。當同時展示半導體基板製品製造前後的步驟，本發明的較佳實施例如圖1的流程圖所示。亦即，在步驟I中，首先對作為第1層的含Ti層或對變成第2層的含有Cu、SiO、SiN、SiOC或SiON的層的一部份進行乾蝕刻。接著，在步驟II中，混合皆作為原料的液體A及液體B。之後，在調製蝕刻液後，在半導體基板上適時地塗覆藉由將液體A及液體B混合所得的蝕刻液，進而蝕刻成為第1層的含Ti層(步驟III)。進而在其之後，以水清洗經處理後的基板表面而進行後處理(步驟IV)。此流程圖指出如以上實施例的變形例般，在後處理前，適當地補充作為化學液成份的氧化劑，從而再次處理其他的基板(步驟V)。各上述步驟如以下所述。在考慮關於本發明的宗旨，以此順序敘述步驟II與步驟III，然後接續地敘述其他步驟。
[步驟II]
在本發明的步驟II中，將含有鹼性化合物的第一液體與含有氧化劑的第二液體混合以調製蝕刻液。之後，供給蝕刻液以適時地處理半導體基板(見下述步驟III)。在步驟II至步驟III的處理中，可使用單晶圓式設備或浸入設備。在如圖2所示的實施例中，繪示使用單晶圓式清洗設備來蝕刻半導體基板的含Ti層(僅繪示部份於圖中)。
在圖2中，A指作為蝕刻液的原料的液體A，且液體A亦指含有下述鹼性化合物的第一液體。B指作為蝕刻液的原料的液體B，且液體B 亦指含有下述氧化劑的第二液體。朝循環方向A供入液體A(第一液體)至流體通道fa，並與流經另一流體通道fb的液體B(第二液體)在接合點14會合。此時，液體A(第一液體)與液體B(第二液體)在接合點14混合藉以調製蝕刻液。蝕刻液進一步流經流體通道fc並到達設置在處理室(槽)11的排出口13。排出口13可具有任何型式，且例如可適當使用藉由噴灑而塗覆蝕刻液的噴嘴型式、藉由滴液而塗覆蝕刻液的噴嘴型式、藉由降膜(falling)而塗覆蝕刻液的噴嘴型式或諸如此類。尤其，自對基板表面進行均勻蝕刻的觀點而言，較佳為噴灑噴嘴。在圖2所示的實施例中，圖示噴灑噴嘴並繪示蝕刻液霧狀地展開並到達基板S。此時，藉由驅動機制(馬達)M旋轉半導體基板S，以使霧狀的蝕刻液均勻地覆蓋整個基板表面。
說明第一液體
本發明的第一液體是指包含鹼性化合物的液體組成物且可包含下述任意成份。第一液體較佳為在水介質中包含鹼性化合物以及水溶性有機溶劑。鹼性化合物的濃度為當調製下述蝕刻液時所獲得的較佳濃度，且鹼性化合物的濃度較佳為等於或大於0.1質量%，且更佳為等於或大於0.5質量%。上限較佳為等於或小於10質量%，且更佳為等於或小於5質量%。因為在調製蝕刻液時，濃度的設定使製備可抑制對第二層過度蝕刻處理的組成物變得容易，在第一液體中的鹼性化合物的濃度較佳設定在上述範圍內。
在添加水溶性有機溶劑時雖然並未特別限制濃度，但較佳為等於或大於1質量%，且更佳為等於或大於5質量%。上限較佳為等於或小於80質量%，且更佳為等於或小於50質量%。因為在調製蝕刻液時濃度的設定使製備可抑制對第二層過度蝕刻處理的組成物變得容易，在第一液體中鹼性化合物的濃度較佳設定在上述範圍內。
說明第二液體
本發明的第二液體是指包含氧化劑的液體組成物且可包含下述任意成份。第二液體較佳為在水介質中包含氧化劑。氧化劑的濃度為在調製下述蝕刻液時所獲得的較佳濃度，且氧化劑的濃度較佳為等於或大於15質量%，且更佳為等於或大於25質量%。上限較佳為等於或小於45質量%，且更佳為等於或小於35質量%。藉由將在第二液體中的氧化劑的濃度設定在上述範圍內，當調製蝕刻液時，容易且較佳地製備一組成物，且藉由其可在高速下處理含Ti層。
雖然並無特別限制，但第一液體與第二液體的混合比當以第一液體：第二液體的比表示時，較佳為0.1：1至1：0.05，更佳為0.5：1至1：0.1，且特佳為1：1至1：0.2。
並無特別限制流體通道的長度與大小。然而，較佳為設定混流後流體通道fc的長度，使液體從接合點14到達排出口13所花的時間是適時的。換言之，在蝕刻液的活性無過度變小的情形下，設定蝕刻液到達基板的時間為較佳。
在浸入設備中，可利用不使用流體通道的構造。另一種構造為使數種液體匯集，同時使這些液體以上述同樣方式流動且因此混合及調製的蝕刻液供入反應槽。此時，在藉由混合以調製液體之後，蝕刻液適時地供入反應槽亦為較佳。
在上述實施例中，描述混合兩種液體的實例。然而，上述實施例不限於此種形式，可為同時或連續地混合三種以上的原料液體的實施例。例如，調製第三液體，其中上述水溶性有機溶劑包含於水介質中，且第三液體可與含有鹼性化合物的第一液體與含有氧化劑的第二液體混合。
[步驟III]
本發明的步驟III為下述步驟：在調製蝕刻液之後，在半導體基板上適時地塗覆由步驟II得到的蝕刻液，從而蝕刻成為第一層的含Ti層。此處，在混合後，「適時」一詞是指在混合後失去所欲的功效之前的一段時間。尤其，此段時間較佳為60分鐘以內，更佳為30分鐘以內，且特佳為10分鐘以內，此段時間的下限並無特別限定。然而，從混合結束至少一秒的間隔後對半導體基板進行塗覆是可行的。利用圖2再次描述步驟III。步驟II所調製的蝕刻液自排出口13噴灑，並塗覆在半導體基板S的上表面。再者，較佳為將半導體基板S置於旋轉盤12上，並藉由旋轉驅動構件M的機制與旋轉盤12一起旋轉。
蝕刻的條件
在本實施例中，並無特別限制蝕刻的條件。例如，可應用如圖示的單晶圓式(噴灑式、摻雜式、降膜式或其類似)蝕刻或浸入式(批式)蝕刻。尤其較佳為單晶圓式蝕刻。在單晶圓式蝕刻中，較佳為在所定方向上運送或旋轉半導體基板，並將蝕刻液噴灑至空間，從而讓蝕刻液與半導體基板接觸。另一方面，在批式蝕刻中，將半導體基板浸入由蝕刻液構成的液缸中，從而在液缸中讓蝕刻液與半導體基板接觸。可根據元件的結構、材料等適當使用這些蝕刻製程。再者，蝕刻液為藉由在上述步驟II中混合而調製的液體，且使用在水介質中含有鹼性化合物與氧化劑的液體。在描述各個步驟後，描述其成份組成物的細項。
以單晶圓式進行蝕刻時的處理溫度較佳為等於或大於40℃，更佳 為等於或大於50℃，且特佳為等於或大於60℃。上限較佳為等於或小於90℃，且更佳為等於或小於80℃。此時，加熱溫度的測量位置可適當定義為與線結構及晶圓相關，且一般可依據上述槽(處理室)的溫度及進料液體的溫度將其控制。在視性能而需要的重要條件的情形下，若皆可測量及 控制，可由如下述實例的晶圓的表面溫度來定義加熱溫度的測量位置。藉由將溫度控制為上述下限以上，可較佳確保對含Ti層充分蝕刻的速率。藉由將溫度控制為上述的上限以下，可較佳獲得化學液的穩定性。
雖然並無特別限制蝕刻液的進料速度，但較佳為將其設定在0.1升/分鐘至3.0升/分鐘的範圍內，且更佳為0.3升/分鐘至2.0升/分鐘。藉由將進料速度控制為上述下限以上，蝕刻的平面內均勻性(in-plane uniformity)可較佳確保在較優異的水準。藉由將溫度控制為上述上限以下，可較佳確保在連續處理時的穩定選擇性。當旋轉半導體基板時，雖然轉速可依據半導體基板的尺寸或類似者改變，但自上述相同的觀點而言，較佳為在50rpm至400rpm的範圍旋轉半導體基板。
在批式的情形下，由於上述相同的理由，亦較佳為將液缸控制在 上述溫度範圍。雖然並未特別限制半導體基板的浸入時間，但較佳為將其設定為0.5分鐘至30分鐘，且更佳為1分鐘至10分鐘。
擺動速度
在根據本發明的較佳實施例的單晶圓式蝕刻設備架構中，較佳為如圖3所示，在移動排出口(噴嘴)時塗覆蝕刻液。尤其在本實施例中，當將蝕刻液塗覆在具有含Ti層的半導體基板S上時，將基板以r方向旋轉。另一方面，沿著移動軌跡t移動排出口，此移動軌跡從半導體基板的中心部份延伸至其邊緣。因此，在本實施例中，基板的旋轉方向及排出口的移動方向設定成彼此不同的方向，以使彼此相對移動。因此，此架構可使蝕刻液均勻地塗覆在半導體基板的整個表面上，藉此有利地獲得蝕刻的均勻性。
雖然並未特別限制排出口(噴嘴)的移動速度，但較佳為等於或大於0.1cm/s，更佳為等於或大於1cm/s。另一方面，上限較佳為等於或小於30cm/s，更佳為等於或小於15cm/s。移動軌跡可為直線或曲線(例如弧狀)。 在此情形下，移動速度可由軌跡的實際長度與移動所花的時間來計算。
說明蝕刻狀態
圖4繪示蝕刻前的半導體基板的圖。在本實施例的製造實例中，利用成層的製品，其中作為第二層的SiOC層3與SiON層2位於矽晶圓上(未圖示)，且TiN層1形成在第二層上。此時，介層窗5已形成於上述複合層中，且Cu層4已形成於介層窗5的底部。在此狀態，根據本實施例將蝕刻液(未圖示)塗覆至基板10上以移除TiN層。上述蝕刻液可移除並可清洗由電漿蝕刻、灰化等產生的殘留物，從而可有效地移除殘留物(未圖示)。因此，可獲得具有如圖5所示已移除TiN層的架構的基板20。不用說，雖然圖示的蝕刻及清洗狀態對本發明而言為理想，根據所製造的半導體元件的必要特性，TiN層的剩餘物或第二層的殘留物或對第二層選擇地腐蝕為恰當可接受的。因此，本發明不應解釋為侷限於上述範圍。
應注意的是「矽基板」或「半導體基板」一詞用於下述觀念：不僅包括矽晶圓，亦包括在基板結構上具有電路結構的整個範圍。「基板的元件」一詞意指構成上述矽基板的構件，且由一種材料或多種材料製成。經處理的的半導體基板有時由於區別而稱為半導體基板製品。若需要，藉由進一步處理半導體基板而獲得的套件或其經處理的的製品則由將其單一化而稱作半導體元件或半導體設備。關於半導體的方向，參考圖4，當矽晶圓側(SiOC側)稱為「下部」或「底部」時，矽晶圓的對側(TiN側)稱為「上部」或「前端」。
[步驟I]
在本實施例的步驟I中，對包含Cu、SiO、SiN、SiOC或SiON(第二層)的層施以乾蝕刻。藉由此處理，形成半導體基板中所需的層結構。關於乾蝕刻，可使用常用於此種製品的方法。作為代表性的方法，例如可參考 「半導體該蝕刻技術」(積體電路製程技術系列，德山所著)或類似者。在本發明的較佳實施例中，可提供展現良好殘留物可移除性的蝕刻液或蝕刻方法。因此，即使在上述步驟1中生成因對第二層乾蝕刻所產生的殘留物，因為對殘留物的可移除性佳，根據本發明的蝕刻液或蝕刻方法為較佳。
[步驟IV]
在本步驟中，在上述蝕刻(步驟III)後，以水清洗基板表面而進行後處理。藉由此處理，移除蝕刻時所用的蝕刻液的成份，而防止基板表面上缺陷的產生。清洗方法並無特別限定，可使用常用於此種製品的方法。作為代表性方法例如可參考「初級半導體半導體清洗技術」(初級書，由中增根堀池與小川博照共同著作，工業調查會)或諸如此類。此時所用的水較佳為超純水。在目前的清洗步驟中，較佳為適當設定清洗條件。待控制的條件的實例包括水的清洗時間(例如10秒至60秒)、水的流率(例如20ml/min至200ml/min)以及水的噴射方法(throwing method)(例如噴灑式)。
[步驟V]
作為變形例，本步驟表示在後處理之前適當補充成為化學液成份的氧化劑的實施例，藉此再次進行基板的處理。補充成份較佳為氧化劑。藉由此補充，補充已消耗的諸如過氧化氫的氧化劑，而可維持系統中氧化劑的足夠量。根據待處理的含Ti層的量與種類或氧化劑的分解量可適當地設定補充量。作為代表的實例，所採用的補充量較佳為在第一處理中所使用的蝕刻液中氧化劑的量為1/1至1/10(質量標準)。此時的補充方法並無特別0限定。描述作為實例的圖2所示的設備，補充方式的實例包括以下架構：在處理室11的底部提供用於處理後的蝕刻液的回收開口，且從回收開口經由分流流體通道fd而回收的蝕刻液再次供入作為液體B，視需要而同時將氧化劑補充至回收的蝕刻液。
在本發明中，在上述循環中可重複使用蝕刻液。較佳的方法並非使液體排淨(不重覆使用)的方式，而是循環地重複使用的方法。在加熱後可進行循環至少1小時而達成反覆蝕刻。並未特別限定循環再加熱的時間週期的上限。然而，因為蝕刻速度下降，較佳為在一星期內交換。更佳為在三天內交換，且特佳為每天以新的液體替換。再者，因為鹼性化學液具有吸收二氧化碳的特性，因此用於最可能程度的密封系統或者在流動氮氣時使用為較佳，且更佳為在氮氣流時使用。
[蝕刻液]
本實施例的蝕刻液包含氧化劑與鹼性化合物，且這些材料較佳含於水介質中。此處敘述包含選擇性成份的各種成份。
(氧化劑)
氧化劑的實例包括過氧化氫、過硫酸銨、過硼酸、過醋酸、過碘酸、過氯酸或其組合。這些之中特佳為過氧化氫。
相對於本實施例的蝕刻液的總量，較佳為含有至少0.5質量%的範圍的氧化劑，更佳為至少1質量%的範圍，且進一步更佳為至少2質量%的範圍。另一方面，其上限較佳為等於或小於20質量%，且更佳為等於或小於15質量%，且特佳為等於或小於10質量%。藉由將含量設定為上述上限以下，可較佳更有效地抑制第二層的過度蝕刻。自足以蝕刻第一層的速度的觀點而言，較佳為將含量設定為上述下限以上。
(鹼性化合物)
鹼性化合物只要具有鹼性則並無特別限制，但較佳為有機鹼性化合物，且更佳為有機胺化合物(其中包括銨化合物)。作為有機胺化合物，更佳為併入有一級胺至三級胺或四級銨的結構的化合物。此化合物的實例包括具有下述取代基T的碳數1至6的一級烷基胺、具有下述取代基T的碳 數6至12的一級芳香胺、具有下述取代基T的碳數2至6的二級胺(在含有芳香基的情形下，碳數較佳為7至24)、具有下述取代基T的碳數3至6的三級胺(在含有芳香基的情形下，碳數較佳為8至24)、碳數4至16的四級銨或其具有下述取代基T的塩。進一步，可例示胺基醇類(較佳為碳數1至12，包括2-胺基乙醇)以及胍碳酸鹽(guanidine carbonate)。
上述一級胺、二級胺及三級胺可分別較佳以下式(A-1)至式(A-3)表示。R定義與式(I)所定義的意義相同。
NRH2 式(A-1)
NR2H 式(A-2)
NR3 式(A-3)
尤其較佳為以下式(I)所示鹼性化合物。
N(R)4．OH 式(I)
R代表取代基，多個R可為相同或為彼此不同。R的實例包括烷基(其中包括直鏈烷基、環烷基、芳烷基或諸如此類)、烯基、炔基、以及具有芳香基的基團。尤其較佳為R為烷基、烯基、炔基、或芳香基。更佳為R為碳數1至8的烷基、碳數2至8的烯基、碳數2至8的炔基、或碳數6至20(較佳為8至20)的芳香基。其中，上述烷基、烯基、炔基、或芳香基可具有包括羥基、胺基、羧基、或鹵素原子(氯、氟、溴或諸如此類)的取代基T。
在式(I)所示的化合物之中，較佳為氫氧化四甲基銨(TMAH)、氫氧化四乙基銨(TEAH)氫氧化四丙基銨(TPAH)、以及氫氧化tetrabuhyl銨(TBAH)。
這些化合物可結合使用。
相對於本實施例的蝕刻液的總量，所含有的鹼性化合物較佳為 至少0.05質量%的範圍內，更佳為至少0.5質量%的範圍內。其上限較佳為等於或小於30質量%，更佳為等於或小於10質量%，進一步更佳為等於或小於5質量%，且特佳為等於或小於3質量%。自避免因鹼性化合物本身所造成抑制金屬層蝕刻的問題的觀點而言，鹼性化合物的含量較佳為設定在上述上限以下。自可高速處理Ti層的觀點而言，鹼性化合物的含量較佳為設定在上述下限以上。
關於與氧化劑的關係，相對於100質量份的氧化劑，較佳為於10 質量份以上的範圍使用鹼性化合物，且更佳為20質量份以上。另一方面，其上限較佳為等於或小於100質量份，且更佳為等於或小於70質量份。藉由利用兩者的量在適當的關係，可實現佳的蝕刻特性及殘留物的可移除性，且在此結合下可達到高蝕刻選擇性。
(水性介質)
本發明的蝕刻液較佳為水溶液，其中水用作介質且均勻地溶解其中所包含的各種成份。相對於蝕刻液的總質量，水的含量較佳為50質量%至99.5質量%，且更佳為55質量%至95質量%。因此，自水較不昂貴且較適於環境的觀點而言，相較於有機溶劑的比例高的情況，水是主要成份(50質量%以上)為較佳。水可為包含以不會破壞本發明的效果的量溶於水的成份的水性介質，或可包含不可避免的微量混合成份。尤其，較佳為蒸餾水或交換水、或已經過純化處理的水，諸如超純水，且特佳為用於製造半導體的超純水。
(pH)
通常，因蝕刻液的pH變高，液體的變質傾向加快。尤其，當pH變成8.5以上時，開始發生液體的變質。當pH變成9以上時，液體的變質加快，而且當pH變成10以上時，液體的變質更加快。然而，在本發明中，蝕刻 液的pH控制為8.5以上，較佳為9以上，更佳為9.5以上，尤佳為10以上。作為上限，pH控制為14以下，更佳為13.5以下，進一步更佳為13以下。藉由將pH設定在上述下限以上，可高速地移除Ti層；藉由將pH設定在上述上限以下，可防止第二層的過度蝕刻，並可較佳地抑制液體的過度變質。除非另外聲明，pH是指依照用於實例中測量的設備及條件而獲得的值。再者，在高pH區域，通常在此環境中出現氧化劑(過氧化氫或諸如此類)的變質變得更顯著。例如，在上述專利文獻1所採用的pH 8.2以下的範圍，氧化劑的變質變得很慢。另一方面，在由本發明所定義的pH 8.5的範圍(尤其9.5以上)，氧化劑的變質變得很快。本發明所定義的上述pH範圍的定義不僅有關於蝕刻特性且亦有關於因氧化劑的變質所致的失活而具有技術意義。
(其他成份) pH控制劑
在本實施例中，將蝕刻液的pH控制在上述範圍內，且較佳使用pH控制劑來控制pH。pH控制劑的實例包括：上述「鹼性化合物」段落的鹼性化合物(為了增加pH)；諸如鹽酸、硝酸、硫酸與磷酸的無機酸(為了減少pH)；以及諸如甲酸、乙酸、丙酸、丁酸、戊酸、2-甲基丁酸、正己酸、3,3-二甲基丁酸、2-乙基丁酸、4-甲基戊酸、正庚酸、2-甲基己酸、正辛酸、2-乙基己酸、苯甲酸、羥乙酸、水楊酸、gliceric acid、草酸、丙二酸、丁二酸、戊二酸、己二酸、庚二酸、順丁烯二酸、鄰苯二甲酸、蘋果酸、草酸、檸檬酸及乳酸的有機酸。
並未特別限制pH控制劑的使用量，且可使用必需將pH控制為上述範圍的量。
水溶性有機溶劑
在本發明所使用的蝕刻液中，進一步可於其中添加水溶性有機溶劑。水溶性有機溶劑意指可以任意比例與水混合的有機溶劑。此有效於改善晶圓的平面內均勻蝕刻特性的能力。
水溶性有機溶劑的實例包括：諸如甲基醇、乙基醇、1-丙基醇、2-丙基醇、2-丁醇、乙二醇、丙二醇、甘油、1,6-己二醇、環己二醇、山梨糖醇、木糖醇、2-甲基-2,4-戊二醇、1,3-丁二醇、以及1,4-丁二醇的醇化合物溶劑；諸如包括乙二醇單甲醚的烷二醇烷基醚、ethylene glycol monobuyhyl、二乙二醇、二丙二醇、丙二醇單甲醚、二乙二醇單甲醚、三乙二醇、聚乙二醇、二丙二醇單甲醚、三丙二醇單甲醚以及二乙二醇單丁醚的醚化合物溶劑。
在這些溶劑之中，較佳為具有2至15個碳原子的醇化合物溶劑以及具有2至15個碳原子的醚化合物溶劑(較佳為含有羥基的醚化合物)。更佳為具有2至10個碳原子及至少2個羥基的醇化合物溶劑以及具有2至10個碳原子及至少2個羥基的醚化合物溶劑(較佳為含有羥基的醚化合物)。尤其較佳為具有3至8個碳原子的烷二醇烷基醚。水溶性有機溶劑可單獨使用或適當地組合兩種以上使用。在本說明書中，在分子中具有羥基(-OH)與醚基(-O-)的化合物原則上應包括於醚化合物的種類中(不稱為醇化合物)。當特別提及皆具有羥基與醚基的化合物時，化合物可較佳稱為「含有羥基的醚化合物」。
尤其在這些化合物之中，較佳為丙二醇與二丙二醇，且更佳為二丙二醇。相對於蝕刻液的總量，其添加量較佳為0.1質量%至70質量%，且更佳為10質量%至50質量%。藉由將添加量設定在上述下限以上，可有效實現對上述蝕刻均勻性的改善。
在本發明中，添加水溶性有機溶劑是很有效的。其添加使優異的選擇性蝕刻效果顯著，藉此在各種基本實施例中可達到高蝕刻效果。
錯合物
為了抑制第二層的過度蝕刻(例如銅層)，較佳為諸如乙二胺四乙酸(EDTA)的錯合物不用於本發明的蝕刻液中。自上述觀點，較佳為本發明的蝕刻液實質上由上述鹼性化合物、氧化劑及水介質構成，或實質上由上述鹼性化合物、氧化劑、水溶性有機溶劑及水介質構成。此處「實質上」一詞意指蝕刻液可包含諸如不可避免的雜質的成份而發揮本發明的較佳效果的程度。
[套組]
本發明的蝕刻液構成為其原料分成多個部份的套組(kit)。套組的實例包括調製在水介質中包含上述鹼性化合物的液體組成物作為第一液體以及調製在水介質中包含上述氧化劑包的液體組成物作為第二液體的實施例。作為使用此套組的實例，較佳為以下實施例：混合兩種液體以調製蝕刻液，其後將蝕刻液適時地應用至上述蝕刻處理。此避免蝕刻液由於氧化劑(例如過氧化氫)的分解而發生液體特性的變質，從而可有效展現所欲的蝕刻作用。此套組中的第一液體與第二液體的配方等皆與上述相同。
[殘留物]
半導體元件的製造程序可包括下述步驟：藉由利用光阻圖案或諸如此類作為罩幕的電漿蝕刻技術，在半導體基板上蝕刻金屬層或諸如此類。具體而言，進行金屬層、半導體層、絕緣層等的蝕刻，藉此圖案化金屬層與半導體層，或在絕緣層上形成諸如介層窗孔洞(hale)與配線溝槽的開口部份。在電漿蝕刻中，來自用作罩幕的光阻的殘留物以及待蝕刻的金屬層、半導體層以及絕緣層形成在半導體基板上。在本發明中，如上述由電漿蝕刻產生的殘留物稱為「電漿蝕刻殘留物」。「電漿蝕刻殘留物」包括來自上述第二層(SiON、SiOC等)的蝕刻殘留物。
進而，在蝕刻後移除用作罩幕的光阻圖案。為了移除光阻圖案，如上述使用利用剝離液的溼式方法或者利用例如電漿或臭氧進行灰化的乾式方法。在灰化中，由電漿蝕刻產生的電漿蝕刻殘留物的變化殘留物以及來自待移除光阻的殘留物形成於半導體基板上。在本發明中，如上述由灰化形成的殘留物稱為「灰化殘留物」。再者，形成在半導體基板上且應藉由清洗而移除的殘留物體，諸如電漿蝕刻殘留物及灰化殘留物，一般用詞可簡稱為「殘留物」。
電漿蝕刻殘留物與灰化殘留物為蝕刻之後的殘留物(後蝕刻殘留物)，較佳為利用清洗組成物來清洗與移除。本實施例的蝕刻液亦可用作用於移除電漿蝕刻殘留物及/或灰化殘留物的清洗液體。特別是，較佳為在電漿灰化(接續在電漿蝕刻後進行)後使用蝕刻液來移除電漿蝕刻殘留物與灰化殘留物兩者。
[待處理的材料]
可任意使用藉由在其上塗覆本發明的蝕刻液而蝕刻的材料。然而，此材料應用於具有含Ti的第一層的半導體基板是必須的。再者，根據本實施例，半導體基板較佳為具有包含Cu、SiO、SiN、SiOC及SiON的至少一種的第二層，且較佳為第二層不被蝕刻液蝕刻。在本說明書中，當金屬化合物由排成一列的主要元素描述，如SiOC，其是指SiOxCy(每個x與y代表任意的組成)。然而，化合物可有時藉由描述組成物形式來表示，如SiOx或諸如此類。
第一層
第一層為含Ti層。尤其特佳為TiN層。並無特別限制第一層的厚度。然而，當考慮一般元件的構成時，實際上厚度將近為0.005μm至0.3μm。並無特別限制第一層的蝕刻速度[R1]。然而，當考慮製造效率時，較佳為高 蝕刻速度，且蝕刻速度較佳為50Å/min至500Å/min。
第二層
第二層較佳為包含Cu、SiO、SiN、SiOC及SiON的至少一種的層。並無特別限制第二層的厚度。然而，當考慮一般元件的構成時，實際上厚度將近為0.005μm至0.5μm。並無特別限制第二層的蝕刻速度[R2]。然而，當考慮產率時，較佳為蝕刻速度控制為低蝕刻速度等級，且較佳為0.001Å/min至10Å/min。
在第一層的選擇性蝕刻中，其蝕刻速度比([R1]/[R2])並未特別限制。然而，當以假設需要高選擇性的元件來描述時，蝕刻速度比較佳為等於或大於50。在此範圍的定義中，蝕刻速度比較佳為10至5000，更佳為30至3000，且特佳為50至2500。
[半導體基板製品的製造]
在本實施例中，具有所欲結構的半導體基板製品較佳為透過下述步驟來製造：藉由在矽晶圓上形成上述第一層與第二層而提供半導體基板的步驟、調製具有上述特定配方的蝕刻液的步驟、以及在半導體基板上塗覆蝕刻液而溶解第一層的步驟。此時較佳為進一步將第二層提供在半導體基板上，並相對於第二層選擇性溶解第一層。較佳為在上述蝕刻步驟之前，對半導體基板施以乾蝕刻或乾式灰化步驟，且移除在此步驟中產生的殘留物。再者，可較佳地利用含有硝酸的蝕刻液來進行蝕刻，同時保護銅。一般應用至此種製品的各種處理方法可應用至各種製造半導體基板製品的步驟。
實例
基於以下實例將更詳細地描述本發明，但並不意味本發明侷限於此。
<實例1與比較例1>
藉由將以下表1所示的第一液體與第二液體塗覆至半導體基板上來進行基板的蝕刻(表1中第一液體由線A表示而第二液體由線B表示)。此時，在測試111等中(混合兩種液體後的時間少於1分鐘)，利用圖2所示的設備，兩種液體經由流體通道fa與流體通道fb而循環，並在其混合後流進處理室。另一方面，直到此兩種液體混合於槽中後所定時間讓兩種液體以外者留下，然後將其導向流體通道fc而供入處理室。可利用水調整兩種液體的組成，以致在其混合後液體中各成分的質量百分比如表1所示為相同。藉由混合第一液體與第二液體來調製蝕刻液。作為典型的例子，測試111、181、182、183及184的配方如以下所示。
第一液體與第二液體各自的介質為超純水。
混合比是第一液體與第二液體的混合比例(質量標準)[第一液體：第二液體]。
<蝕刻測試>
測試晶圓：製備半導體基板(樣品)，其中TiN層、SiOC層與Cu層配置於矽晶圓上，在為了測試與評價而將其排列的狀態。利用單晶圓式清洗設備(POLOS(商標名稱)由SPS-Europe B.V.公司製造)，在以下條件蝕刻此樣品並進行評價測試。
．排出速率：1升/分鐘
．晶圓旋轉數：500rpm
．化學液處理溫度：表1所示
．擺動速度：表1所示
[化學液處理的溫度]
將由堀場製作所股份有限公司(HORIBA,Ltd.)製造的輻射測溫儀IT-550F固定在單晶圓式設備中的晶圓以上30cm高處。在晶圓中心的外側2cm的晶圓表面點測測溫儀，並測量溫度，同時循環化學液。藉由來自輻射測溫儀的數位輸出來測量溫度，並接著記錄在個人電腦上。在其之中，在溫度穩定後10秒期間，將溫度的平均值作為晶圓上的溫度(化學液處理溫度)。
[擺動速度的量測]
在本實例中，使用可移動噴嘴，如圖3所示呈現直線移動軌跡。藉由改變設備的設定條件來決定其移動速度，設定值如表1所示。
[pH的量測]
表中所示的pH是在室溫(25℃)下利用由HORIBA Ltd.製造的F-51(商標名稱)製備(將近2分鐘以內)後立即測量混合第一液體與第二液體而調製的蝕刻液所得到的值。
[與氧化劑混合後的經過時間]
從當藉由混合含有從線A供入的鹼性化合物的第一液體與含有從B線供入的氧化劑的第二液體來製備蝕刻液時直到在將蝕刻液塗覆在半導體基板上之前的時間期間定義為與氧化劑混合後的經過時間。對於經過時間少於1分鐘(測試111等)的情形，調整設定條件，使得圖2表示的裝置的流體通道fc的長度(自注入點至排放開口的長度)及流體速度來估計通過時間充分少於1分鐘。對於上述以外的情形，由如上述混合後所剩的時間來調整經過時間。
[處理後的水清洗]
將用水(超純水)清洗蝕刻處理後的半導體基板表面的情形標示為「已處理」，而將不清洗的情形標示為「無」。
[性能缺陷的評價]
利用缺陷檢查系統(商標名稱SP-1，由KAL-Tencor公司製造)來觀察蝕刻後的晶圓表面並對表面上的TiN殘留物的數目進行評價。當出現大小為0.2μm以上的殘留物時的情形進行量測，缺陷數目為1。
在0.2μm以上的條件下的缺陷數目：
A：少於50/12吋
B：50/12吋至少於200/12吋
C：200/12吋以上
[12吋晶圓的平面內均勻性的評價]
在不同時間期間進行在圓形基板(直徑12吋)中心的蝕刻深度所需的條件設定，藉此確認300Å的蝕刻深度所需的時間期間。然後，在確定的時間區間再次蝕刻整個基板，且在此時，從基板周圍向中心30mm位置測量所得到的蝕刻深度。對深度300Å附近的情形進行評價，平面內均勻性變高。具體的準則如下，在此測量中，設定10點測量位置並在其平均值的條件下進行評價。
A ±自10Å至少於50Å
B ±自50Å至少於100Å
C ±自100Å至少於150Å
(表1的註解)
TiN[Rm]：各個對TiN層的蝕刻速度Å/min
Cu[RCu]：各個對Cu層的蝕刻速度(Å/min)
SiOC[RSi]：各個對SiOC層的蝕刻速度(Å/min)
選擇比1(TiN/Cu)：TiN對Cu的蝕刻速度比
選擇比2(TiN/SiOC)：TiN對SiOC的蝕刻速度比
TMAH：氫氧化四甲基銨
TEAH：氫氧化四乙基銨
TBAH：氫氧化tetrabuthyl銨
膽鹼：表示如下：
DEA：二乙胺
DPA：二丙胺
DPG：二丙二醇
PG：丙二醇
TPG：三丙二醇
第一液體與第二液體各自的介質為超純水。
使用的設備：A：單晶圓式設備，B：批式設備。
測試號碼：以C開始的為比較例。
粗體：其指出代表測試標準變化的項目。
「-」：其指出各個C12與C13的蝕刻速度太慢而無法進行評價。
如表1所示，比較例(測試C11)具有減小的蝕刻液的活性，因此其不能對TiN選擇性蝕刻且不能抑制蝕刻的不均勻。相較之下，各個實例(測試111至115)的蝕刻液表現對TiN的高蝕刻速度，同時表現蝕刻的高選擇性以致不會對SiOC與Cu兩者造成破壞。進一步，可較佳地抑制蝕刻的不均勻。因此，被認為不僅可實質上改善具特定結構的半導體基板的製造品質，亦可改善製造效率(產能)。再者，被認為在大範圍的條件下可達成效果，此條件包括其他具有各種修改的實施例(測試121至184)。
<實例2>
將測試201指定為具有與測試111相同的條件的控制組。在根據測試201的蝕刻處理一段既定時間後，回收處理後的蝕刻液並藉由加入過氧化氫來進行連續的處理，以致過氧化氫的累積量一系列為10質量%(測試202)、15質量%(測試203)或20質量%(測試204)，。其結果如表2所示。
(表2的註解)
在各個測試201至測試204中，使用單晶圓式設備。以與實例1相同的方式來設定蝕刻條件。擺動速度設為7cm/s。在各個測試中，在蝕刻處理後進行用水(超純水)清洗。
如表2所示，根據本發明證實，在已經使用蝕刻液後，當藉由加入過氧化氫而再調製蝕刻液時，再調製的蝕刻液足以作為蝕刻液，從而再調製的蝕刻液可重複使用。
已經描述涉及本實施例的本發明，意謂的是本發明不侷限於任何此敘述的細節。除非另外說明，則廣義地解釋為如以下申請專利範圍所建立的精神與範疇。
此申請案主張2012年7月20日申請的日本專利申請案第2012-161905號的優先權，其揭露內容在此併入本文作為參考。

Claims (22)

  1. 一種半導體基板的蝕刻方法，包括以下步驟：藉由混合第一液體與第二液體調製蝕刻液至pH在8.5至14的範圍，上述第一液體包含鹼性化合物，上述第二液體包含氧化劑；然後適時塗覆上述蝕刻液至半導體基板上，以蝕刻在上述半導體基板內或上的含Ti層。
  2. 如申請專利範圍第1項所述的半導體基板的蝕刻方法，其中上述第一液體與上述第二液體分別流入彼此不同的流體通道，然後上述液體皆在上述流體通道的接合部分會合而混合，並將由混合而調製的上述蝕刻液塗覆至上述半導體基板。
  3. 如申請專利範圍第1項或第2項所述的半導體基板的蝕刻方法，其中上述第一液體為濃度0.1質量%至10質量%的上述鹼性化合物的水性組成物，上述第二液體為濃度1質量%至40質量%的上述氧化劑的水性組成物。
  4. 如申請專利範圍第1項或第2項所述的半導體基板的蝕刻方法，其中調製上述蝕刻液使上述蝕刻液中的上述鹼性化合物的濃度為0.05質量%至10質量%。
  5. 如申請專利範圍第1項或第2項所述的半導體基板的蝕刻方法，其中調製上述蝕刻液使上述蝕刻液中的上述氧化劑的濃度為0.5質量%至10質量%。
  6. 如申請專利範圍第1項或第2項所述的半導體基板的蝕刻 方法，其中將上述蝕刻液塗覆至旋轉的上述半導體基板的表面。
  7. 如申請專利範圍第1項或第2項所述的半導體基板的蝕刻方法，其中從排出口供應上述蝕刻液，以及其中當沿著從上述半導體基板的中心部份至其邊緣的方向前進的軌跡相對於旋轉的上述半導體基板的表面移動上述排出口時，進行塗覆上述蝕刻液。
  8. 如申請專利範圍第1項或第2項所述的半導體基板的蝕刻方法，其中上述鹼性化合物為由式(I)表示的化合物：N(R)4．OH 式(I)其中R代表取代基；且多數個R可彼此相同或不同。
  9. 如申請專利範圍第1項或第2項所述的半導體基板的蝕刻方法，其中上述鹼性化合物為氫氧化四甲基銨、氫氧化四乙基銨或氫氧化四丙基銨。
  10. 如申請專利範圍第1項或第2項所述的半導體基板的蝕刻方法，其中上述氧化劑為過氧化氫、過硫酸銨、過硼酸、過醋酸、過碘酸、過氯酸或其組合。
  11. 如申請專利範圍第1項或第2項所述的半導體基板的蝕刻方法，其中在上述蝕刻液與上述半導體基板接觸並蝕刻上述半導體基板時的溫度為40℃以上。
  12. 如申請專利範圍第1項或第2項所述的半導體基板的蝕刻方法，其中上述半導體基板包括：作為第一層的含Ti層；以及 含有Cu、SiO、SiN、SiOC及SiON中的至少一種的第二層，其中上述第一層藉由上述蝕刻對上述第二層選擇性蝕刻。
  13. 如申請專利範圍第12項所述的半導體基板的蝕刻方法，其中上述第一層積層在上述第二層上或上方。
  14. 如申請專利範圍第12項所述的半導體基板的蝕刻方法，其中上述第一層的蝕刻速度(R1)對上述第二層的蝕刻速度(R2)的蝕刻速度比(R1/R2)為30以上。
  15. 如申請專利範圍第12項所述的半導體基板的蝕刻方法，其中在上述第二層由乾蝕刻程序處理後進行上述蝕刻。
  16. 如申請專利範圍第1項或第2項所述的半導體基板的蝕刻方法，其中上述蝕刻液包括水溶性有機溶劑。
  17. 如申請專利範圍第16項所述的半導體基板的蝕刻方法，其中上述水溶性有機溶劑為醇化合物或醚化合物。
  18. 如申請專利範圍第16項所述的半導體基板的蝕刻方法，其中上述水溶性有機溶劑的濃度相對於上述蝕刻液設為1質量%至50質量%。
  19. 如申請專利範圍第1項或第2項所述的半導體基板的蝕刻方法，包括在蝕刻後用水清洗基板表面的步驟。
  20. 一種半導體基板製品的製造方法，利用藉由如申請專利範圍第1項至第19項的任一項所述的半導體基板的蝕刻方法而處理的半導體基板來製造半導體基板製品。
  21. 一種半導體元件的製造方法，其是使用由申請專利範圍 第20項所述的半導體基板製品的製造方法所獲得的半導體基板製品來製造半導體元件。
  22. 一種蝕刻液調製用套組，包括：第一液體與第二液體的結合，上述第一液體包含鹼性化合物，上述第二液體包含氧化劑，其中藉由至少混合上述第一液體與上述第二液體來調製蝕刻液，其中上述蝕刻液適時地塗覆至半導體基板，用以蝕刻提供於上述半導體基板內或上的含Ti層。
TW102125850A 2012-07-20 2013-07-19 蝕刻方法、半導體基板製品的製造方法及使用該方法的半導體元件的製造方法、以及蝕刻液調製用套組 TW201411712A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012161905A JP2014022657A (ja) 2012-07-20 2012-07-20 エッチング方法、これを用いた半導体基板製品および半導体素子の製造方法、ならびにエッチング液調製用キット

Publications (1)

Publication Number Publication Date
TW201411712A true TW201411712A (zh) 2014-03-16

Family

ID=49948943

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125850A TW201411712A (zh) 2012-07-20 2013-07-19 蝕刻方法、半導體基板製品的製造方法及使用該方法的半導體元件的製造方法、以及蝕刻液調製用套組

Country Status (7)

Country Link
US (1) US20150087156A1 (zh)
EP (1) EP2875520A4 (zh)
JP (1) JP2014022657A (zh)
KR (1) KR20150004411A (zh)
CN (1) CN104412371A (zh)
TW (1) TW201411712A (zh)
WO (1) WO2014014124A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US9786492B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
KR102378021B1 (ko) * 2016-05-06 2022-03-23 에이에스엠 아이피 홀딩 비.브이. SiOC 박막의 형성
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
US10504901B2 (en) 2017-04-26 2019-12-10 Asm Ip Holding B.V. Substrate processing method and device manufactured using the same
WO2018204709A1 (en) 2017-05-05 2018-11-08 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of oxygen containing thin films
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
KR20190065962A (ko) 2017-12-04 2019-06-12 에이에스엠 아이피 홀딩 비.브이. 유전체와 금속 표면 상에 SiOC의 균일한 증착
KR102646575B1 (ko) * 2018-12-14 2024-03-13 엔테그리스, 아이엔씨. 루테늄 에칭 조성물 및 방법
CN111363550A (zh) * 2018-12-26 2020-07-03 上海新阳半导体材料股份有限公司 选择性刻蚀液组合物及其制备方法和应用
CN114989825B (zh) * 2022-06-30 2023-07-11 湖北兴福电子材料股份有限公司 一种掺钪氮化铝和钨的选择性蚀刻液
CN117672812A (zh) * 2023-11-14 2024-03-08 中环领先半导体科技股份有限公司 一种硅片的处理方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4266602A (en) * 1980-02-21 1981-05-12 Westinghouse Electric Corp. Heat exchanger for cooling electrical power apparatus
US5965465A (en) * 1997-09-18 1999-10-12 International Business Machines Corporation Etching of silicon nitride
US20040065540A1 (en) * 2002-06-28 2004-04-08 Novellus Systems, Inc. Liquid treatment using thin liquid layer
JP4661005B2 (ja) * 2000-09-05 2011-03-30 和光純薬工業株式会社 Ｔｉ系膜用エッチング剤及びエッチング方法
JP2006093453A (ja) * 2004-09-24 2006-04-06 Siltronic Japan Corp アルカリエッチング液及びアルカリエッチング方法
CA2603990A1 (en) * 2005-04-08 2006-10-19 Sachem, Inc. Selective wet etching of metal nitrides
KR101444468B1 (ko) * 2005-10-05 2014-10-30 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 에칭후 잔류물을 제거하기 위한 산화성 수성 세정제
JP5347237B2 (ja) * 2007-05-15 2013-11-20 三菱瓦斯化学株式会社 洗浄用組成物
US8623236B2 (en) * 2007-07-13 2014-01-07 Tokyo Ohka Kogyo Co., Ltd. Titanium nitride-stripping liquid, and method for stripping titanium nitride coating film
JP2009074142A (ja) * 2007-09-21 2009-04-09 Mitsubishi Chemicals Corp チタン含有層用エッチング液及びチタン含有層のエッチング方法
CN101952485A (zh) * 2007-11-22 2011-01-19 出光兴产株式会社 蚀刻液组合物
WO2009081884A1 (ja) * 2007-12-21 2009-07-02 Wako Pure Chemical Industries, Ltd. エッチング剤、エッチング方法及びエッチング剤調製液
JP5037442B2 (ja) * 2008-06-25 2012-09-26 東京応化工業株式会社 窒化チタン除去液、窒化チタン被膜の除去方法、及び窒化チタン除去液の製造方法
US8080475B2 (en) * 2009-01-23 2011-12-20 Intel Corporation Removal chemistry for selectively etching metal hard mask
US8143164B2 (en) * 2009-02-09 2012-03-27 Intermolecular, Inc. Formation of a zinc passivation layer on titanium or titanium alloys used in semiconductor processing
US20110180113A1 (en) * 2010-01-28 2011-07-28 Chin-Cheng Chien Method of wafer cleaning and apparatus of wafer cleaning
WO2012048079A2 (en) * 2010-10-06 2012-04-12 Advanced Technology Materials, Inc. Composition and process for selectively etching metal nitrides
JP5396514B2 (ja) * 2011-06-30 2014-01-22 富士フイルム株式会社 エッチング方法及びこれに用いられるエッチング液、これを用いた半導体基板製品の製造方法

Also Published As

Publication number Publication date
EP2875520A1 (en) 2015-05-27
JP2014022657A (ja) 2014-02-03
EP2875520A4 (en) 2016-02-24
CN104412371A (zh) 2015-03-11
US20150087156A1 (en) 2015-03-26
KR20150004411A (ko) 2015-01-12
WO2014014124A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
TW201411712A (zh) 蝕刻方法、半導體基板製品的製造方法及使用該方法的半導體元件的製造方法、以及蝕刻液調製用套組
JP6339555B2 (ja) 高いｗｎ／ｗ選択率を有するストリッピング組成物
TWI602905B (zh) 半導體基板的蝕刻液、使用其的蝕刻方法及半導體元件的製造方法
JP6063206B2 (ja) エッチング液、これを用いたエッチング方法及び半導体素子の製造方法
JP6711437B2 (ja) 半導体デバイス用基板洗浄液及び半導体デバイス用基板の洗浄方法
EP3602606B1 (en) Surface treatment methods and compositions therefor
KR102434147B1 (ko) 반도체 기판상의 잔류물을 제거하기 위한 세정 제형
KR102490840B1 (ko) 반도체 기판상의 잔류물을 제거하기 위한 세정 조성물
JP5396514B2 (ja) エッチング方法及びこれに用いられるエッチング液、これを用いた半導体基板製品の製造方法
JP6017273B2 (ja) 半導体基板のエッチング方法及び半導体素子の製造方法
KR101945211B1 (ko) 에칭 방법, 이것에 이용되는 에칭액, 및 이것을 이용한 반도체 소자의 제조 방법
KR20190112296A (ko) 세정 제형
JP6425342B2 (ja) エッチング液、これを用いたエッチング方法および半導体基板製品の製造方法
WO2014115805A1 (ja) 半導体基板のエッチング方法、エッチング液及び半導体素子の製造方法並びにエッチング液のキット
US9558953B2 (en) Etching method, and method of producing semiconductor substrate product and semiconductor device using the same
US9688912B2 (en) Etching method, and etching liquid to be used therein and method of producing a semiconductor substrate product using the same
JP2021103765A (ja) エッチング液、及び半導体素子の製造方法