CN104412371A - 蚀刻方法,以及制造半导体基板产品的方法和使用所述半导体基板产品的半导体器件,以及用于制备蚀刻液的套件 - Google Patents

蚀刻方法,以及制造半导体基板产品的方法和使用所述半导体基板产品的半导体器件,以及用于制备蚀刻液的套件 Download PDF

Info

Publication number
CN104412371A
CN104412371A CN201380035304.5A CN201380035304A CN104412371A CN 104412371 A CN104412371 A CN 104412371A CN 201380035304 A CN201380035304 A CN 201380035304A CN 104412371 A CN104412371 A CN 104412371A
Authority
CN
China
Prior art keywords
liquid
etching
etching solution
semiconductor substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380035304.5A
Other languages
English (en)
Inventor
上村哲也
稻叶正
室祐继
西脇良典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of CN104412371A publication Critical patent/CN104412371A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/02—Etching, surface-brightening or pickling compositions containing an alkali metal hydroxide
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/32—Alkaline compositions
    • C23F1/38—Alkaline compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23G—CLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G1/00—Cleaning or pickling metallic material with solutions or molten salts
    • C23G1/02—Cleaning or pickling metallic material with solutions or molten salts with acid solutions
    • C23G1/10—Other heavy metals
    • C23G1/106—Other heavy metals refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23G—CLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G1/00—Cleaning or pickling metallic material with solutions or molten salts
    • C23G1/14—Cleaning or pickling metallic material with solutions or molten salts with alkaline solutions
    • C23G1/20—Other heavy metals
    • C23G1/205—Other heavy metals refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

一种蚀刻半导体基板的方法，所述方法包括以下步骤：通过将第一液体与第二液体混合以在8.5至14的pH范围内制备蚀刻液，所述第一液体含有碱性化合物，所述第二液体含有氧化剂；并且之后适时地将所述蚀刻液涂布到半导体基板，用于蚀刻所述半导体基板之中或之上的含Ti层。

Description

蚀刻方法,以及制造半导体基板产品的方法和使用所述半导体基板产品的半导体器件,以及用于制备蚀刻液的套件
技术领域
本发明涉及蚀刻半导体基板的方法，以及制造半导体基板产品的方法和使用所述半导体基板产品的半导体器件，以及用于制备蚀刻液的套件(kit)。
背景技术
半导体器件的小型化和多样化不断向前发展，并且其处理方法覆盖关于器件结构和制造步骤的每一个的宽范围。关于基板的蚀刻，例如，根据在干蚀和湿蚀两者中的基板材料的类型和结构提出了多种化学物种、处理条件等，并且进行了进一步的密集研究和开发。
特别是，当制造CMOS、DRAM等的器件结构时，精确蚀刻之前描述的材料的技术是重要的，并且作为其实例，使用化学液体的湿蚀是示例。例如，在显微晶体管电路的电路布线、金属电极材料或具有阻挡层的基板、硬掩模等的制造中需要精确蚀刻处理。然而，尚未充分地研究涂布到具有不同金属化合物的基板的蚀刻条件和化学液体。
对于选择性地蚀刻构成器件基板的TiN层的化学液体存在多种研究的实例。例如，专利文献1提出了含有特定量的过氧化氢和四烷基铵的蚀刻液，该蚀刻液在25摄氏度的pH为6.0至8.2，以及使用所述蚀刻液的蚀刻方法。
引用列表
专利文献
专利文献1：JP-A-2010-10273(″JP-A″意指未审查的已公布的日本专利申请)
发明内容
技术问题
发明人研究了能够蚀刻含有Ti的层(在下文中，可以称为″含Ti层″)的化学液体，以及使用所述化学液体的蚀刻方法。发明人因此对上述新开发的蚀刻液进行了它们的研究，并且之后发现，大概归因于蚀刻液的高pH的影响，看起来作为由活性组分的分解导致的随着时间的失活变得显著。
考虑到以上内容做出了本发明，并且提供了一种蚀刻半导体基板的方法，该方法改善了蚀刻液的长时间持续的活性并且实现了含Ti层的好的湿蚀性能。此外，本发明提供了一种制造半导体基板产品的方法，所述产品具有以上改进和性能，以及使用其的半导体器件，以及用于制备蚀刻液的套件。
对于问题的解决方式
根据本发明，提供以下方式：
[1]一种蚀刻半导体基板的方法，所述方法包括以下步骤：
通过将第一液体与第二液体混合以在8.5至14的pH范围内制备蚀刻液，所述第一液体含有碱性化合物，所述第二液体含有氧化剂；并且之后
适时地将所述蚀刻液涂布到半导体基板，用于蚀刻所述半导体基板之中或之上的含Ti层。
[2]根据项目[1]所述的蚀刻方法，
其中将所述第一液体和所述第二液体分别地放到彼此不同的流动通道中，之后将两种液体在所述流动通道的连接部分汇合以将它们混合，并且将通过所述混合制备的所述蚀刻液涂布到所述半导体基板。
[3]根据项目[1]或[2]所述的蚀刻方法，
其中所述第一液体是浓度为0.1至10质量％的所述碱性化合物的水性组合物，并且所述第二液体是浓度为1至40质量％的所述氧化剂的水性组合物。
[4]根据项目[1]至[3]中的任一项所述的蚀刻方法，
其中制备所述蚀刻液以使得所述蚀刻液中所述碱性化合物的浓度为0.05至10质量％。
[5]根据项目[1]至[4]中的任一项所述的蚀刻方法，
其中制备所述蚀刻液以使得所述蚀刻液中所述氧化剂的浓度为0.5至10质量％。
[6]根据项目[1]至[5]中的任一项所述的蚀刻方法，
其中将所述蚀刻液涂布到旋转的半导体基板的表面。
[7]根据项目[1]至[6]中的任一项所述的蚀刻方法，
其中从排放口提供所述蚀刻液，并且
其中在沿从所述半导体基板的中心部分至其边缘的方向前进的轨迹相对于旋转的半导体基板的表面移动所述排放口的同时，进行所述蚀刻液的涂布。
[8]根据项目[1]至[7]中的任一项所述的蚀刻方法，
其中所述碱性化合物是由式(I)表示的化合物：
N(R)4OH  式(I)
其中R表示取代基；并且多个R可以是彼此相同的或不同的。
[9]根据项目[1]至[8]中的任一项所述的蚀刻方法，
其中所述碱性化合物是氢氧化四甲铵、氢氧化四乙铵或氢氧化四丙铵。
[10]根据项目[1]至[9]中的任一项所述的蚀刻方法，
其中所述氧化剂是过氧化氢、过硫酸铵、过硼酸、过乙酸、高碘酸、高氯酸或它们的组合。
[11]根据项目[1]至[10]中的任一项所述的蚀刻方法，
其中在使所述蚀刻液与所述半导体基板接触并且蚀刻所述半导体基板时的温度为40℃以上。
[12]根据项目[1]至[11]中的任一项所述的蚀刻方法，
其中所述半导体基板包括：
作为第一层的含Ti层；以及
第二层，所述第二层含有Cu、SiO、SiN、SiOC和SiON中的至少一种，
其中相对于所述第二层，通过所述蚀刻选择性地蚀刻所述第一层。
[13]根据项目[12]所述的蚀刻方法，其中将所述第一层层叠在所述第二层之上或上方。
[14]根据项目[12]或[13]所述的蚀刻方法，其中所述第一层的蚀刻速度(R1)与所述第二层的蚀刻速度(R2)的蚀刻速度比(R1/R2)为30以上。
[15]根据项目[12]至[14]中的任一项所述的蚀刻方法，其中在通过干蚀法处理所述第二层之后进行所述蚀刻。
[16]根据项目[1]至[15]中的任一项所述的蚀刻方法，其中所述蚀刻液包含水溶性有机溶剂。
[17]根据项目[16]所述的蚀刻方法，其中所述水溶性有机溶剂是醇化合物或醚化合物。
[18]根据项目[16]或[17]所述的蚀刻方法，其中将所述水溶性有机溶剂的浓度相对于所述蚀刻液设定在1至50质量％。
[19]根据项目[1]至[18]中的任一项所述的蚀刻方法，所述蚀刻方法包括在蚀刻之后用水洗涤基板表面的步骤。
[20]一种制造半导体基板产品的方法，所述方法使用通过根据项目[1]至[19]中的任一项所述的蚀刻方法处理的半导体基板来制造所述半导体基板产品。
[21]一种制造半导体器件的方法，所述方法使用通过根据项目[20]所述的制造方法获得的所述半导体基板产品来制造所述半导体器件。
[22]一种用于制备蚀刻液的套件，所述套件包括：
组合的第一液体和第二液体，所述第一液体含有碱性化合物，所述第二液体含有氧化剂，
其中所述蚀刻液可以通过至少将所述第一液体与所述第二液体混合而制备，并且所述蚀刻液被适时地涂布到半导体基板，用于蚀刻设置在所述基板之中或之上的含Ti层。
在本发明的说明书中，术语“具有”以及术语“包括”或“含有”应以开放式含义解释。此外，术语″制备″要以最宽的方式作为使得材料能够使用的含义解释，例如，不仅作为制造或合成该材料的含义，而且包括购买它们。
发明的有益效果
根据本发明的方法和套件，可以提高蚀刻液的长时间持续的活性，并且可以获得含Ti层的良好湿蚀性能。具体地，可以实现关于含Ti层的高蚀刻速度和选择性，并且可以有益地抑制蚀刻不均匀性和缺陷的进一步产生。
本发明的其他和进一步的特性和益处将从以下说明适当地参考附图更完整地显见。
附图简述
[图1]
图1是显示根据本发明的优选的蚀刻步骤的一部分的流程图的实例。[图2]
图2是显示根据本发明的优选实施方案的湿蚀设备的一部分的设备构造图的实例。
[图3]
图3是显示根据本发明的一个实施方案的喷嘴关于半导体基板的移动轨迹的平面图的实例。
[图4]
图4是显示根据本发明的一个实施方案的半导体基板的制造步骤(蚀刻之前)的实例的截面图。
[图5]
图5是显示根据本发明的一个实施方案的半导体基板的制造步骤(在蚀刻之后)的实例的截面图。
用于实施本发明的方式
本发明的蚀刻方法包括：将含有碱性化合物的第一液体与含有氧化剂的第二液体混合以制备蚀刻液；以及在混合之后，适时地将蚀刻液涂布到半导体基板上。当与半导体基板产品的制造之前和之后的步骤一起显示时，本发明的优选实施方案显示在图1的流程图中。换言之，在步骤I中，首先，对作为第一层的含Ti层的一部分或成为第二层的含有Cu、SiO、SiN、SiOC或SiON的层进行干蚀。接下来，在步骤II中，将各自充当原料的液体A和液体B混合。在此之后，将通过将它们混合从而获得的蚀刻液在蚀刻液的制备之后适时地涂布到半导体基板上，从而蚀刻成为第一层的含Ti层(步骤III)。此外，在此之后，将处理之后的基板表面用水洗涤，从而进行后处理(步骤IV)。作为以上实施方案的变形实例，该流程图显示了下列实施方案：其中在后处理之前适当地补充起到化学液体的组分功能的氧化剂，从而再次处理另一个基板(步骤V)。以上步骤的每一个描述在下面。考虑到与本发明的性质的关系，步骤II和步骤III按以上顺序描述，并且之后连续描述其他步骤。
[步骤II]
在本发明中的步骤II中，将含有碱性化合物的第一液体和含有氧化剂的第二液体混合以制备蚀刻液。在此之后，适时地提供蚀刻液用于半导体基板的处理(参见在下面描述的步骤III)。在从步骤II至步骤III的范围内的处理中，可以使用单个晶片类型(single wafer type)设备或浸渍设备。在图2中所示的实施方案中，该视图显示将半导体基板的含Ti层使用单个晶片类型清洁设备蚀刻(在图上仅显示其一部分)。
图2中的A指示作为蚀刻液的原料的液体A，并且该液体A也被称为在下面描述的含有碱性化合物的第一液体。B指示作为蚀刻液的原料的液体B，并且液体B也称为在下面描述的含有氧化剂的第二液体。朝向循环方向A进料到流动通道fa的液体A(第一液体)在连接点14与通过另一个流动通道fb的液体B(第二液体)汇合。此时，液体A(第一液体)和液体B(第二液体)在连接点14混合，借此制备蚀刻液。蚀刻液进一步通过流动通道fc并且到达安装在处理室(槽)11内的排放口13。排放口13可以具有任何形式并且，例如，可以适宜地使用通过喷雾涂布蚀刻液的类型的喷嘴，通过滴落涂布蚀刻液的类型的喷嘴，通过下降涂布蚀刻液类型的喷嘴等。特别是，从在基板表面上的均匀蚀刻的角度，喷雾喷嘴是优选的。在图2中所示的实施方案中，图示了喷雾喷嘴并且描述了其中蚀刻液以雾的形式散布并且到达基板S的情况。此时，将半导体基板S通过驱动工具(马达)M旋转，借此雾状蚀刻液均匀地到达整个基板表面上。
第一液体的说明
本发明中的第一液体意指含有碱性化合物并且可以含有在下面描述的任意组分的液体组合物。第一液体优选在水介质中含有碱性化合物和水溶性有机溶剂。碱性化合物的浓度使得当制备在下面描述的蚀刻液时获得有益浓度，并且碱性化合物的浓度优选等于或大于0.1质量％，并且更优选等于或大于0.5质量％。上限优选等于或少于10质量％，并且更优选等于或少于5质量％。优选将第一液体中碱性化合物的浓度设定在上述范围内，因为当制备蚀刻液时，浓度的设定使得容易配制抑制第二层的过度蚀刻处理的组合物。
在加入水溶性有机溶剂的情况下，虽然对其没有特别地限定，浓度优选等于或大于1质量％，并且更优选等于或大于5质量％。上限优选等于或少于80质量％，并且更优选等于或少于50质量％。第一液体中碱性化合物的浓度在上述范围内的设定是优选的，因为当制备蚀刻液时，浓度的设定使得容易配制抑制第二层的过度蚀刻处理的组合物。
第二液体的说明
本发明中的第二液体意指含有氧化剂并且可以含有在下面描述的任意组分的液体组合物。第二液体优选在水介质中含有氧化剂。氧化剂的浓度使得当制备在下面描述的蚀刻液时获得有益的浓度，并且氧化剂的浓度优选等于或大于15质量％，并且更优选等于或大于25质量％。上限优选等于或少于45质量％，并且更优选等于或少于35质量％。通过将第二液体中的氧化剂的浓度设定在上述范围内，当制备蚀刻液时，容易的并且优选的是配制这样的组合物，通过所述组合物以高速度处理含Ti层。
虽然不特别地限定，当以第一液体：第二液体的比例计给出时，第一液体和第二液体的混合比优选为0.1∶1至1∶0.05，更优选0.5∶1至1∶0.1，并且特别优选1∶1至1∶0.2。
对流动通道的长度和尺寸没有特别地限定。然而，优选的是，设定在汇流之后流动通道fc的长度以使得液体从连接点14达到排放口13花费的时间为上述的“在适时的基础上(on a timely basis)(适时地(timely))”。换言之，优选的是在蚀刻液的活性不过分降低的条件下设定蚀刻液至基板的到达时间。
在浸渍设备中，可以使用不使用流动通道的构造。备选构造可以使得将多种液体汇合至一起，同时使得它们以与如上所述相同当方式流动，并且将从而混合和制备的蚀刻液进料至反应槽。此时，还优选的是，在液体通过混合的制备之后，将蚀刻液“适时地”进料至反应槽。
在以上实施方案中，描述了其中将两种液体混合的实例。然而，以上实施方案不限于这种类型，并且可以是其中将三种以上原料液体同时或依次混合的实施方案。例如，制备其中在水介质中含有上述水溶性有机溶剂的第三液体并且可以将第三液体与含有碱性化合物的第一液体和含有氧化剂的第二液体混合。
[步骤III]
本发明中的步骤III是在蚀刻液的制备之后“适时地”将通过步骤II获得的蚀刻液涂布到半导体基板上，从而蚀刻成为第一层的含Ti层的步骤。在本文中，术语在混合之后“在适时的基础上(适时地)”定义在混合之后损失所需功能之前的时间期间的含义。具体地，所述时间期间优选在60分钟内，更优选在30分钟内，并且特别优选在10分钟内。对时间期间的下限没有特别地限定。然而，在从混合终止至少一秒的间隔之后涂布到半导体基板上是实用的。使用图2再次描述步骤III。将在步骤II中制备的蚀刻液从排放口13喷雾并涂布到半导体基板S的上表面上。此外，优选的是，将半导体基板S放置在旋转台12上，并且通过旋转驱动部件M的方式随旋转台旋转。
蚀刻的条件
在本发明的实施方案中，对用于蚀刻的条件没有特别地限定。例如，可以应用如图示的单个晶片类型(喷雾型、滴落型、下降型等)蚀刻，或浸渍型(批次型)蚀刻。特别是，单个晶片类型蚀刻是优选的。在单个晶片类型蚀刻中，优选将半导体基板在指定方向上传输或旋转并且将蚀刻液喷雾至空间，从而使得蚀刻液与半导体基板接触。另一方面，在分批型蚀刻中，将半导体基板浸渍在由蚀刻液构成的液体浴中，从而使得蚀刻液与半导体基板在液体浴中接触。这些蚀刻方法可以依赖于器件的结构、材料等适当地使用。此外，蚀刻液是通过在以上步骤II中混合制备的液体，并且使用其中在水介质中含有碱性化合物和氧化剂的液体。在每个步骤的描述之后描述其组合物组分的细节。
在单个晶片类型中进行蚀刻的处理温度优选等于或大于40℃，更优选等于或大于50℃，并且特别优选等于或大于60℃。上限优选等于或小于90℃，并且更优选等于或小于80℃。此时，加热温度的测量位置可以关于线结构和晶片适当地确定，并且典型地可以根据上述槽(处理室)的温度和进料液的温度进行控制。在根据性能需要数种条件的情况下，如果测量和控制都是可能的，则可以将其定义为通过如在下面描述的实施例中的晶片的表面温度。通过将温度控制至上述下限以上，可以优选地确保针对于含Ti层的足够的蚀刻速度。通过将温度控制至上述上限以下，可以优选地确保化学液体的稳定性。
蚀刻液的进料速度，虽然没有特别地限定，优选设定在0.1至3.0L/分钟并且更优选0.3至2.0L/分钟的范围内。通过将进料速度控制至上述下限以上，可以优选以更出色的水平确保蚀刻的面内均匀性。通过将温度控制至上述上限以下，可以优选确保在连续处理时的稳定的选择性。当将半导体基板旋转时，从与上面相同的角度，优选的是将半导体基板在50至400rpm的范围内旋转，虽然它可以依赖于半导体基板的尺寸等变化。
在批次型的情况下，因为与上面相同的原因，还优选的是将液体浴控制至上述温度范围。半导体基板的浸渍时间，虽然没有特别地限定，优选的是设定为0.5至30分钟并且更优选1至10分钟。
摆动速度
在根据本发明的优选实施方案的单个晶片类型蚀刻设备构造中，优选的是在移动排放口(喷嘴)的同时涂布蚀刻液，如图3中所示。具体地，在本发明的实施方案中，当将蚀刻液涂布到具有含Ti层的半导体基板S上时，将基板在r方向上旋转。另一方面，排放口沿从半导体基板的中心部分延伸至其边缘的移动轨迹t移动。因此，在本发明的实施方案中，设定基板的旋转方向和排放口的移动方向以使得为彼此不同的方向，借此使它们关于彼此相对运动。作为结果，构造为使得可以将蚀刻液均匀地涂布到半导体基板的整个表面上，借此有益地确保蚀刻的均匀性。
排放口(喷嘴)的移动速度，虽然没有特别地限定，优选等于或大于0.1cm/s，更优选等于或大于1cm/s。另一方面，上限优选等于或少于30cm/s，更优选等于或少于15cm/s。移动轨迹可以是直线或曲线(例如，弧状)。在每种情况下，移动速度可以由轨迹的实际长度和它花费用于移动的时间计算。
蚀刻状态的说明
图4是显示蚀刻之前的半导体基板的图。在本发明的实施方案的制备实施例中，使用层叠产品，其中将作为第二层的SiOC层3和SiON层2设置在硅晶片(未显示)上并且将TiN层1形成在第二层上。此时，通孔5已经形成在上述复合层中，并且Cu层4已经形成在通孔5的底部。在该状态下，将根据本发明的实施方案的蚀刻液(未显示)涂布到基板10上以移除TiN层。上述蚀刻液可以移除并且清洗由等离子体蚀刻、灰化等产生的残留物，从而可以有效地移除残留物(未显示)。作为结果，可以获得如图5中所示的具有其中将TiN层移除的构造的基板20。不必说，虽然如图示的蚀刻和洗涤状态对于本发明是理想的，但是根据所要制备的半导体器件所需的品质，TiN层的残余物或第二层的残留物或备选地对第二层的一些腐蚀是适当地可接受的，因此，本发明不由以上说明解释为受限的范围。
应注意，术语“硅基板”或“半导体基板”在下列意义上使用：不仅包括硅晶片，而且还包括在基板结构上具有电路结构的整个范围。术语“基板的元件”是指构成上面定义的硅基板的元件，并且可以由单种材料或多种材料制成。将经处理的半导体基板有时称为半导体基板产品用于区分。通过根据需要进一步处理半导体基板并且之后将其单一化而获得的其套件或经处理的产品被称为半导体器件或半导体设备。关于半导体的方向，参考图4，将硅晶片的相反侧(TiN侧)称为“上”，或“顶边缘”，而将硅晶片侧(SiOC侧)称为“下”，或“底部”。
[步骤I]
在本发明的实施方案的步骤I中，对含有Cu、SiO、SiN、SiOC或SiON的层(第二层)进行干蚀。通过该处理，形成在半导体基板中所需的层结构。对于干蚀，可以使用通常用于这种类型的产品的方法。作为代表性方法，例如，可以参考“半导体干蚀技术(Semiconductor Dry EtchingTechnique)”(集成电路加工技术系列(Integrated Circuit Process TechniqueSeries)，作者Tokuyama)等。在本发明的优选的实施方案中，可以提供展现残留物的良好的可移除性的蚀刻液或蚀刻方法。因此，即使在上述步骤1中产生得自第二层的干蚀的残留物，因为残留物的良好的可移除性，根据本发明的蚀刻液或蚀刻方法也是优选的。
[步骤IV]
在本步骤中，将在上述蚀刻(步骤III)之后的基板表面用水洗涤，借此进行后处理。通过该处理，将蚀刻时涂布的蚀刻液的组分移除，借此可以防止基板表面上缺陷的产生。对洗涤方法没有特别地限定，并且可以使用通常用于这种类型的产物的方法。作为代表性方法，例如，可以参考“半导体清洁技术基础(Semiconductor Cleaning Technique For Beginner)”(Beginners Books，作者Yasuhiro Horiike和Hiroteru Ogawa，KogyoChosakai)等。此时涂布的水优选为超纯水。在本清洗步骤中，优选的是适当地设定清洁条件。所要控制的条件的实例包括水的冲洗时间(例如，10至60秒)，水的流速(例如，20ml/分钟至200ml/分钟)和水的投射方法(例如，喷射型)。
[步骤V]
该步骤显示，作为变形实例，在后处理之前适当地更新成为化学液体组分的氧化剂，从而再次进行基板的处理的实施方案。更新组分优选为氧化剂。通过这种补充，将分解的氧化剂如过氧化氢更新，借此可以将足够量的氧化剂保持在系统中。更新量可以根据所要处理的含Ti层的量和类型，或氧化剂的分解量适当地设定。作为代表性实例陈述，所要采用的更新量优选为1/1至1/10(质量标准)的量的在第一处理中使用的蚀刻液中氧化剂。更新方法此时没有特别地限定。给定图2中作为实例所示的设备的说明，更新形式的实例包括下列构造：在处理室11的底部设置用于处理之后的蚀刻液的回收开口，并且将通过旁路流动通道fd从其回收的蚀刻液再次作为液体B进料，同时按需要将氧化剂补充至至回收的蚀刻液。
在本发明中，蚀刻液可以在如上所述的循环中再使用。优选的方法不是保持液体随排出流动的方式(不重新使用)，而是将其循环再使用的方法。循环可以在加热之后进行至少1小时，借此可以实现反复蚀刻。对用于循环再加热的时间期间的上限没有特别地限定。然而，因为蚀刻速度下降，在1周内更换是优选的。在3天内更换是更优选的，并且每天用新液体更换是特别优选的。此外，因为碱性化学液体具有吸收二氧化碳的性质，优选在最大可能性的气密性密封的系统中使用，或备选地在氮流中使用，并且氮流是更优选的。
[蚀刻液]
本发明的实施方案的蚀刻液含有氧化剂和碱性化合物，并且这些材料优选被包含在水介质中。在下文中，描述了包括任选的组分的每一个。
(氧化剂)
氧化剂的实例包括过氧化氢、过硫酸铵、过硼酸、过乙酸、高碘酸、高氯酸，或它们的组合。在它们之中，过氧化氢是特别优选的。
相对于本发明的实施方案的蚀刻液的总量，在优选至少0.5质量％的范围内，更优选在至少1质量％的范围内，并且再更优选在至少2质量％的范围内包含氧化剂。另一方面，其上限为优选等于或少于20质量％，并且更优选等于或少于15质量％，并且特别优选等于或少于10质量％。通过将含量设定为上述上限以下，可以优选更有效地抑制对第二层的过度蚀刻。从足以蚀刻第一层的速度的角度，优选的是将含量设定值上述下限以上。
(碱性化合物)
碱性化合物，虽然没有特别地限定，只要它具有碱性即可，但是优选有机碱性化合物并且更优选有机胺化合物(其中包括铵化合物)。作为有机胺化合物，其中结合伯胺至叔胺或季铵的结构的化合物是更优选的。化合物的实例包括可以具有下面的取代基T的具有1至6个碳原子的伯烷基胺，可以具有下面的取代基T的具有6至12个碳原子的伯芳族胺，可以具有下面的取代基T的具有2至6个碳原子的仲胺(在包含芳族基的情况下，碳数可以优选为7至24)，可以具有下面的取代基T的具有3至6个碳原子的叔胺(在包含芳族基的情况下，碳数可以为优选8至24)，可以具有下面的取代基T的具有4至16个碳原子的季铵或其盐。此外，氨基醇(优选具有1至12个碳原子，包括2-氨基乙醇)和胍碳酸盐可以是示例。
以上伯胺、仲胺和叔胺可以分别地优选在下式(A-1)至(A-3)表示。R定义与式(I)中定义的含义相同的含义。
NRH2   式(A-1)
NR2H   式(A-2)
NR3    式(A-3)
特别是，由下式(I)表示的碱性化合物是优选的。
N(R)4OH   式(I)
R表示取代基。多个R可以是彼此相同的或不同的。R的实例包括烷基(在其中包括直链烷基、环状烷基、芳烷基等)、烯基、炔基以及具有芳基的基团。特别是，R优选是烷基、烯基、炔基或芳基。R更优选是具有1至8个碳原子的烷基，具有2至8个碳原子的烯基，具有2至8个碳原子的炔基，或具有6至20(优选8至20)个碳原子的芳基。在本文中，以上烷基、烯基、炔基或芳基可以具有取代基T，其包括羟基、氨基、羧基或卤素原子(氯、氟、溴等)。
在由式(I)表示的化合物中，氢氧化四甲铵(TMAH)、氢氧化四乙铵(TEAH)、氢氧化四丙铵(TPAH)和氢氧化四丁铵(TBAH)是优选的。
这些化合物可以以其组合使用。
关于本发明的实施方案的蚀刻液的总量，优选在至少0.05质量％的范围内并且更优选在至少0.5质量％的范围内包含所述碱性化合物。其上限为优选等于或少于30质量％，更优选等于或少于10质量％，再更优选等于或少于5质量％，并且特别优选等于或少于3质量％。从避免由碱性化合物自身导致的抑制金属层的蚀刻的问题的角度，将碱性化合物的含量设定在上述上限以下是优选的。从Ti层可以以高速处理的角度，将碱性化合物的含量设定在上述下限以上是优选的。
关于氧化剂的描述，相对于100质量份的氧化剂，优选在10质量份以上并且更优选20质量份以上的范围内使用碱性化合物。另一方面，其上限优选等于或少于100质量份并且更优选等于或少于70质量份。通过以合适的关系使用两方的量，可以实现好的蚀刻性能和残留物的可移除性两者，并且可以预期组合获得高的蚀刻选择性。
(水性介质)
本发明的蚀刻液优选为其中使用水作为介质并且将在其中含有的组分的每一种均匀地溶解的水溶液。关于蚀刻液的总质量，水的含量优选为50至99.5质量％并且更优选55至95质量％。因此，从更廉价并且更适应环境的角度，与有机溶剂的比例高的情况比较，水是主要组分(50质量％以上)的情况是优选的。水可以是含有以本发明的效果不借此劣化的量溶解在其中的组分，或者可以含有不可避免的细微量的混合组分的水性介质。特别是，蒸馏水或离子交换水，或经过提纯过程的水，如超纯水是优选的，并且用于半导体的制造的超纯水是特别优选的。
(pH)
通常，当蚀刻液的pH变得高时，液体的劣化倾向于加速。具体地，当pH变为8.5以上时，液体的劣化开始出现。当pH变为9以上时，液体的劣化加速并且当pH变为10以上时，液体的劣化更加加速。然而，在本发明中，将蚀刻液的pH控制为8.5以上，优选9以上，更优选9.5以上，并且特别优选10以上。作为上限，将pH控制为14以下，优选13.5以下，并且再更优选13以下。通过将pH设定至上述下限以上，可以将Ti层以高速移除，同时通过将pH设定为上述上限以下，可以防止第二层的过度蚀刻，并且可以优选抑制液体的过度劣化。除非另外指出，pH是指根据设备和用于在实施例的测量中使用的条件获得的值。此外，在高pH区域中，通常在这种环境中存在的氧化剂(过氧化氢等)的劣化变得更显著。例如，在上述专利文献1中采用的pH 8.2以下的区域中，氧化剂的劣化变得非常缓慢。另一方面，在由本发明定义的pH 8.5(尤其是9.5以上)的范围内，氧化剂的劣化变得非常快。不仅在其与蚀刻性能的关系上，而且在其与归因于氧化剂的这种劣化的失活的关系上，在本发明中定义的上述pH范围的定义均具有技术显著性。
(其他组分)
pH控制剂
在本发明的实施方案中，将蚀刻液的pH控制在上述范围内，并且优选使用pH控制剂对其进行控制。pH控制剂的实例包括：为了增加pH，在“碱性化合物”的上述段落中描述的碱性化合物；为了降低pH，无机酸如盐酸、硝酸、硫酸和磷酸；以及有机酸如甲酸、乙酸、丙酸、丁酸、戊酸、2-甲基丁酸、正己酸、3，3-二甲基丁酸、2-乙基丁酸、4-甲基戊酸、正庚酸、2-甲基己酸、正辛酸、2-乙基己酸、苯甲酸、羟基乙酸、水杨酸、甘油酸(gliceric acid)、草酸、丙二酸、琥珀酸、戊二酸、己二酸、庚二酸、马来酸、邻苯二甲酸、苹果酸、草酸、柠檬酸和乳酸。
对pH控制剂的使用量没有特别地限定并且可以使用将pH控制至上述范围所需的量。
水溶性有机溶剂
在本发明中使用的蚀刻液中，可以向其加入另外的水溶性有机溶剂。水溶性有机溶剂意指可以与水以任意比例混合的有机溶剂。在提高晶片的面内均匀蚀刻性质的能力上这是有效的。
水溶性有机溶剂的实例包括：醇化合物溶剂，如甲醇、乙醇、1-丙醇、2-丙醇、2-丁醇、乙二醇、丙二醇、甘油、1，6-己二醇、环己二醇、山梨糖醇、木糖醇、2-甲基-2，4-戊二醇、1，3-丁二醇和1，4-丁二醇；醚化合物溶剂，如烷撑二醇烷基醚，包括乙二醇单甲醚、乙二醇单丁醚、二甘醇、二丙二醇、丙二醇单甲醚、二甘醇单甲醚、三甘醇、聚(乙二醇)、二丙二醇单甲醚、三丙二醇单甲醚和二甘醇单丁醚。
在这些溶剂中，优选的是具有2至15个碳原子的醇化合物溶剂和具有2至15个碳原子的醚化合物溶剂(优选含有羟基的醚化合物)。更优选的是具有2至10个碳原子和至少2个羟基的醇化合物溶剂和具有2至10个碳原子和至少2个羟基的醚化合物溶剂(优选含有羟基的醚化合物)。尤其优选的是具有3至8个碳原子的亚烷基二醇烷基醚。水溶性有机溶剂可以单独地使用，或者适当地以两种以上类型的组合使用。在本发明的说明书中，在醚化合物的类型中在原理上应当包括在其分子中具有羟基(-OH)和醚基(-O-)的化合物(不称为醇化合物)。当提及具有羟基和醚基两者的化合物时，特别地，可以优选将该化合物称为“含有羟基的醚化合物”。
尤其是在这些化合物中，丙二醇和二丙二醇是优选的，并且二丙二醇是更优选的。关于蚀刻液的总质量，其加入量优选为0.1至70质量％并且更优选10至50质量％。通过将加入量设定至上述下限以上，可以有效地实现上述蚀刻的均匀性上的提高。
在本发明中，水溶性有机溶剂的加入是非常有效的。其加入使得出色的选择性蚀刻效果显著，借此可以在多种构造实施方案中获得高的蚀刻效果。
配位化合物
为了抑制第二层(例如，Cu层)的过度蚀刻，优选的是在根据本发明的蚀刻液中不使用配位化合物如乙二胺四乙酸(EDTA)。从上述角度，优选的是本发明的蚀刻液基本上由上述碱性化合物、氧化剂和水介质构成，或基本上由上述碱性化合物、氧化剂、水溶性有机溶剂和水介质构成。在本文中，术语“基本上”意指蚀刻液可以含有如不可避免的杂质的组分至其中本发明展现适宜的效果的程度。
[套件]
本发明的蚀刻液可以构造为其中将其原料分为多个部分的套件。套件的实例包括下列实施方案，其中制备其中在水介质中含有上述碱性化合物的液体组合物作为第一液体，并且制备其中在水介质中含有上述氧化剂的液体组合物作为第二液体。作为其使用的实例，优选下列实施方案：将两种液体混合以制备蚀刻液，并且在此之后，将蚀刻液适时地应用至上述蚀刻工艺。这避免了其液体性质归因于氧化剂(例如，过氧化氢)的分解的劣化的升高，借此可以有效地展现所需的蚀刻功能。该套件中的第一液体和第二液体两者的配方等是与上述的那些相同的。
[残留物]
半导体器件的制造方法可以包括通过使用抗蚀剂图案等作为掩模的等离子体蚀刻技术在半导体基板上蚀刻金属层等的步骤。具体地，进行金属层、半导体层、绝缘层等的蚀刻，从而将金属层和半导体层图案化，或在绝缘层上形成开口部分如通孔和配线槽。在等离子体蚀刻中，将得自作为掩模使用的抗蚀剂的残留物，以及金属层、半导体层，以及所要蚀刻的绝缘层形成在半导体基板上。在本发明中，将通过如上所述的等离子体蚀刻形成的残留物称为“等离子体蚀刻残留物”。“等离子体蚀刻残留物”包括得自上述第二层(SiON、SiOC等)的蚀刻残留物。
此外，在蚀刻之后移除用作掩模的抗蚀剂图案。为了移除抗蚀剂图案，如上所述，使用其中使用清除液的湿法，或其中使用，例如，等离子体或臭氧进行灰化的干法。在灰化中，通过等离子体蚀刻形成的等离子体蚀刻残留物的变化残留物和得自所要移除的抗蚀剂的残留物形成在半导体基板上。在本发明中，将通过如上所述的灰化形成的残留物称为“灰化残留物”。此外，作为形成在半导体基板上并且应当通过洗涤移除的残留物如等离子体蚀刻残留物和灰化残留物的一般术语，可以将它们简称为“残留物”。
优选使用洗涤组合物将作为这种蚀刻之后的残留物的等离子体蚀刻残留物和灰化残留物(蚀刻后残留物)洗涤并移除。根据本发明的实施方案的蚀刻液还可以作为用于移除等离子体蚀刻残留物和/或灰化残留物的洗涤液使用。特别是，优选在等离子体蚀刻之后进行的等离子体灰化之后使用蚀刻液移除等离子体蚀刻残留物和灰化残留物两者。
[所要处理的材料]
可以任意地使用通过将根据本发明的实施方案的蚀刻液涂布到其上而进行蚀刻的材料。然而，所需要的是将材料涂布到具有含有Ti的第一层的半导体基板。此外，半导体基板优选具有含有Cu、SiO、SiN、SiOC和SiON中的至少一种的第二层，并且优选的是第二层不被根据本发明的实施方案的蚀刻液蚀刻。在本发明的说明书中，当通过将构成元素排列成一排描述金属化合物时，如SiOC，它意指SiOxCy(x和y的每一个表示任意的组成)。然而，该化合物有时可以通过描述组合物术语，如SiOx等显不。
第一层
第一层是含Ti层。特别是，TiN层是特别优选的。对第一层的厚度没有特别地限定。然而，当考虑到通常器件的组合时，实践的是该厚度为大约0.005至0.3μm。对第一层的蚀刻速度[R1]没有特别地限定。然而，当考虑到制造效率时，高蚀刻速度是优选的并且蚀刻速度优选为50至500埃/分钟。
第二层
第二层优选为含有Cu、SiO、SiN、SiOC和SiON中的至少一种的层。对第二层的厚度没有特别地限定。然而，当考虑到普通器件的组合时，实践的是厚度为大约0.005至0.5μm。对第二层的蚀刻速度[R2]没有特别地限定。然而，当考虑到制造效率时，优选将所述蚀刻速度控制到低的蚀刻水平并且优选为0.001至10埃/分钟。
在第一层的选择性蚀刻中，对其蚀刻速度比([R1]/[R2])没有特别地限定。然而，当基于器件需要高选择性的前提描述时，蚀刻速度比优选等于或大于50。在该范围的定义内，蚀刻速度比优选为10至5,000，更优选30至3,000，并且特别优选50至2,500。
[半导体基板产品的制造]
在本发明的实施方案中，优选通过以下方法制备具有所需结构的半导体基板产品：通过在硅晶片上形成上述第一层和第二层而提供半导体基板的步骤，制备具有上述的特定的配方的蚀刻液的步骤，以及将蚀刻液涂布在半导体基板上从而溶解第一层的步骤。此时，优选的是，将第二层进一步提供在半导体基板上，并且相对于第二层，将第一层选择性地溶解。在上述蚀刻步骤之前优选的是，对半导体基板进行干蚀或干灰化步骤，并且将在该步骤中形成的残留物移除。此外，可以优选使用含有硝酸的蚀刻液在保护Cu的同时进行蚀刻。对半导体基板产品的制造中的每一个步骤，通常，可以应用在这种类型的产品的处理方法中应用的每一种处理方法。
实施例
基于在下面给出的实施例将更详细地描述本发明，但本发明不意味着受到这些限制。
〈实施例1和比较例1〉
通过将下面的表1中所示的第一液体和第二液体涂布到半导体基板上，进行基板的蚀刻(在表1中，第一液体由线A表示，同时第二液体由线B表示)。此时，在其中两种液体的混合之后的时间少于1分钟时的测试111等中，对两种液体进行通过流动通道fa和流动通道fb的循环，并且在两种液体的混合之后，使用图2中所示的设备进一步进料至处理室。另一方面，将除了两种液体之外的那些留下，直至将两种液体在浴中混合特定时间为止，并且之后将这些引入至流动通道fc，从而进料至处理室。使用水调节两种液体的组成以使得在其混合之后在液体中每种组分以质量计的百分数与如表1中所示相同。通过混合第一液体和第二液体制备蚀刻液。作为其典型的实例，如下所示测试111、181、182、183和184的配方。
表A
第一液体和第二液体的每个介质为超纯水。
混合比是第一液体与第二液体的混合比例(质量标准)[第一液体：第二液体]。
〈蚀刻测试〉
测试晶片：制备半导体基板(试样)，其中将TiN层、SiOC层和Cu层在用于测试和评价安排它们的状态下设置在硅晶片上。使用单个晶片类型清洁设备(由SPS-Europe B.V.Corporation制造的POLOS(商品名))，在以下条件下对这种试样进行蚀刻，并且进行评价测试。
排放速度：1L/分钟。
晶片转数：500rpm
化学液体处理温度：显示在表1中
摆动速度：显示在表1中
[化学液体处理的温度]
将由HORIBA，Ltd.制造的辐射温度计IT-550F固定在高于单个晶片类型设备中的晶片30cm的高度。温度计位于晶片中心2cm外的晶片表面上，并且在循环化学液体的同时进行温度测量。通过来自辐射温度计的数字输出测量温度并且连续地将其记录在个人计算机上。在它们之中，使用在温度稳定之后10秒的过程中温度的平均值作为晶片上的温度(化学液体处理温度)。
[摆动速度的测量]
在本发明的实施例中，使用展现如图3中所示的直线移动轨迹的可移动喷嘴。其移动速度通过改变设备的设置条件确定。设定值在表1中给出。
[pH的测量]
该表中显示的pH是通过测量通过混合第一液体和第二液体制备的蚀刻液获得的值，所述测量使用由HORIBALtd.制造的F-51(商品名)在室温(25℃)在刚好制备之后(在大约2分钟内)进行。
[与氧化剂混合之后的经过时间]
将从当通过刚好在将蚀刻液涂布到半导体基板上之前混合从线A进料的含有碱性化合物的第一液体和从线B进料的含有氧化剂的第二液体制备蚀刻液时的时间期间定义为与氧化剂混合之后的经过的时间。关于其中经过的时间少于1分钟的那些(测试111等)，为此调节设定条件以使得通过图2中所示的装置的流动通道fc的长度(从连接点至排放口的长度)和流速将经过时间估计为足以少于1分钟。关于除了以上之外的那些，通过在如上所述的混合之后所剩的时间调节所述经过的时间。
[处理之后的水洗]
将其中在蚀刻处理之后将半导体基板表面用水(超纯水)洗涤的情况表示为“进行”，而将其中不洗涤的情况表示为“无”。
[性能缺陷的评价]
使用Defect Inspection System(商品名SP-1，由KAL-TencorCorporation制造)观察蚀刻之后的晶片表面，并且关于表面上的TiN残留物的数目进行评价。在当存在具有0.2μm以上的尺寸的残留物时的条件下进行测量，缺陷数为1个。
以0.2μm以上计的缺陷数为：
A：少于50个/12英寸
B：50个至少于200个/12英寸
C：200个以上/12英寸
[12英寸晶片的面内均匀性的评价]
在不同的时间期间进行对于在圆形基板(在直径上12英寸)的中心的蚀刻深度所需的条件设定，借此确认300埃的蚀刻深度所需的时间期间。之后，将整个基板在确定时间期间再次蚀刻，并且此时，从基板周边向中心30mm的位置进行所获得的蚀刻深度的测量。在下列条件下进行评价：深度约接近300埃，蚀刻的面内均匀性越高。具体的标准如下。在该测量中，设定10点测量位置，并且因此根据其平均值进行评价。
A  ±10埃至少于50埃
B  ±50埃至少于100埃
C  ±100埃至少于150埃
(表1中的注释)
TiN[Rm]：关于TiN层的每个蚀刻速度(埃/分钟)
Cu[Rcu]：关于Cu层的每个蚀刻速度(埃/分钟)
SiOC[Rsi]：关于SiOC层的每个蚀刻速度(埃/分钟)
选择性比1(TiN/Cu)：TiN与Cu的蚀刻速度比
选择性比2(TiN/SiOC)：TiN与SiOC的蚀刻速度比
TMAH：氢氧化四甲铵
TEAH：氢氧化四乙铵
TBAH：氢氧化四丁铵
胆碱：如下所示：
DEA：二乙胺
DPA：二丙胺
DPG：二丙二醇
PG：丙二醇
TPG：三丙二醇
第一液体和第二液体的每个介质为超纯水。
所使用的设备：A：单个晶片类型设备，B：批次设备
测试号：以C开始的那些为比较例。
粗体：它们指示应当作为测试水平变化的参考的项目。
“-”：这指示C12和C13的每一个在蚀刻速度上过慢以无法进行评价。
如表1中所示，比较例(测试C11)具有降低的蚀刻液的活性并且因此不能够选择性蚀刻TiN并且抑制蚀刻不均匀性。相反，实施例(测试111至115)的蚀刻液的每一个展现出关于TiN的高蚀刻速度，同时它们的每一个展现出蚀刻的高选择性，以使得它们的每一个对SiOC和Cu两者不导致损坏。此外，可以有利地抑制蚀刻不均匀性。作为结果，所看到的是不仅可以充分提高具有特定结构的半导体基板的制造品质，而且可以充分提高制造效率(产量)。此外，所看到的是该效果可以在包括具有多变的修改的其他实施方案的宽的范围的条件下获得(测试121至184)。
〈实施例2〉
将测试201指定为具有与测试111相同的条件的控制组。在将根据测试201的蚀刻处理持续给定时间期间之后，回收处理之后的蚀刻液并且通过向其加入过氧化氢进行连续处理，以使得过氧化氢的累积量连续地为10质量％(测试202)，15质量％(测试203)，或20质量％(测试204)(参见图1中的步骤V)。其结果在表2中给出。
(表2中的注释)
在测试201至204的每一个中，使用单个晶片类型设备。以与实施例1相同的方式设定其蚀刻条件。将摆动速度设定为7cm/s。在每个测试中，在蚀刻处理之后进行用水(超纯水)的洗涤。
如表2中所述，根据本发明证实的是，即使在已经使用蚀刻液之后，当通过向其加入过氧化氢再生蚀刻液时，再生的蚀刻液充分地发挥蚀刻液的作用，借此可以重复使用再生的蚀刻液。
在关于本发明的实施方案描述本发明之后，除非另作说明，我们的意图是本发明不受说明书的任何细节限定，而是在如所附权利要求中给出的其精神和范围内宽泛地解释。
本申请要求2012年7月20日在日本提交的专利申请号2012-161905的优先权，其整体地通过引用结合在此。
附图标记列表
1  TiN层
2  SiON层
3  SiOC层
4  Cu层
5  通孔
10 移除TiN膜之前的状态下的基板
11 处理室(槽)
12 旋转台
13 排放口
14 接合点
20 在移除TiN膜之后的状态下的基板
A  第一液体
B  第二液体
M  旋转驱动部件
S  半导体基板
t  排放口的移动轨迹
r  基板的旋转方向

Claims (22)

1.一种蚀刻半导体基板的方法，所述方法包括以下步骤：
通过将第一液体与第二液体混合以在8.5至14的pH范围内制备蚀刻液，所述第一液体含有碱性化合物，所述第二液体含有氧化剂；并且之后
适时地将所述蚀刻液涂布到半导体基板，用于蚀刻所述半导体基板之中或之上的含Ti层。
2.根据权利要求1所述的蚀刻方法，
其中将所述第一液体和所述第二液体分别地放到彼此不同的流动通道中，之后将两种液体在所述流动通道的连接部分汇合以将它们混合，并且将通过所述混合制备的所述蚀刻液涂布到所述半导体基板。
3.根据权利要求1或2所述的蚀刻方法，
其中所述第一液体是浓度为0.1至10质量％的所述碱性化合物的水性组合物，并且所述第二液体是浓度为1至40质量％的所述氧化剂的水性组合物。
4.根据权利要求1至3中的任一项所述的蚀刻方法，
其中制备所述蚀刻液以使得所述蚀刻液中所述碱性化合物的浓度为0.05至10质量％。
5.根据权利要求1至4中的任一项所述的蚀刻方法，
其中制备所述蚀刻液以使得所述蚀刻液中所述氧化剂的浓度为0.5至10质量％。
6.根据权利要求1至5中的任一项所述的蚀刻方法，
其中将所述蚀刻液涂布到旋转的半导体基板的表面。
7.根据权利要求1至6中的任一项所述的蚀刻方法，
其中从排放口提供所述蚀刻液，并且
其中在沿从所述半导体基板的中心部分至其边缘的方向前进的轨迹相对于旋转的半导体基板的表面移动所述排放口的同时，进行所述蚀刻液的涂布。
8.根据权利要求1至7中的任一项所述的蚀刻方法，
其中所述碱性化合物是由式(I)表示的化合物：
N(R)4OH   式(I)
其中R表示取代基；并且多个R可以是彼此相同的或不同的。
9.根据权利要求1至8中的任一项所述的蚀刻方法，
其中所述碱性化合物是氢氧化四甲铵、氢氧化四乙铵或氢氧化四丙铵。
10.根据权利要求1至9中的任一项所述的蚀刻方法，
其中所述氧化剂是过氧化氢、过硫酸铵、过硼酸、过乙酸、高碘酸、高氯酸或它们的组合。
11.根据权利要求1至10中的任一项所述的蚀刻方法，
其中在使所述蚀刻液与所述半导体基板接触并且蚀刻所述半导体基板时的温度为40℃以上。
12.根据权利要求1至11中的任一项所述的蚀刻方法，
其中所述半导体基板包括：
作为第一层的含Ti层；以及
第二层，所述第二层含有Cu、SiO、SiN、SiOC和SiON中的至少一种，
其中相对于所述第二层，通过所述蚀刻选择性地蚀刻所述第一层。
13.根据权利要求12所述的蚀刻方法，其中将所述第一层层叠在所述第二层之上或上方。
14.根据权利要求12或13所述的蚀刻方法，其中所述第一层的蚀刻速度(R1)与所述第二层的蚀刻速度(R2)的蚀刻速度比(R1/R2)为30以上。
15.根据权利要求12至14中的任一项所述的蚀刻方法，其中在通过干蚀法处理所述第二层之后进行所述蚀刻。
16.根据权利要求1至15中的任一项所述的蚀刻方法，其中所述蚀刻液包含水溶性有机溶剂。
17.根据权利要求16所述的蚀刻方法，其中所述水溶性有机溶剂是醇化合物或醚化合物。
18.根据权利要求16或17所述的蚀刻方法，其中将所述水溶性有机溶剂的浓度相对于所述蚀刻液设定在1至50质量％。
19.根据权利要求1至18中的任一项所述的蚀刻方法，所述蚀刻方法包括在蚀刻之后用水洗涤基板表面的步骤。
20.一种制造半导体基板产品的方法，所述方法使用通过根据权利要求1至19中的任一项所述的蚀刻方法处理的半导体基板来制造所述半导体基板产品。
21.一种制造半导体器件的方法，所述方法使用通过根据权利要求20所述的制造方法获得的所述半导体基板产品来制造所述半导体器件。
22.一种用于制备蚀刻液的套件，所述套件包括：
组合的第一液体和第二液体，所述第一液体含有碱性化合物，所述第二液体含有氧化剂，
其中所述蚀刻液可以通过至少将所述第一液体与所述第二液体混合而制备，并且所述蚀刻液被适时地涂布到半导体基板，用于蚀刻设置在所述基板之中或之上的含Ti层。
CN201380035304.5A 2012-07-20 2013-07-17 蚀刻方法,以及制造半导体基板产品的方法和使用所述半导体基板产品的半导体器件,以及用于制备蚀刻液的套件 Pending CN104412371A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-161905 2012-07-20
JP2012161905A JP2014022657A (ja) 2012-07-20 2012-07-20 エッチング方法、これを用いた半導体基板製品および半導体素子の製造方法、ならびにエッチング液調製用キット
PCT/JP2013/069960 WO2014014124A1 (en) 2012-07-20 2013-07-17 Etching method, and method of producing semiconductor substrate product and semiconductor device using the same, as well as kit for preparation of etching liquid

Publications (1)

Publication Number Publication Date
CN104412371A true CN104412371A (zh) 2015-03-11

Family

ID=49948943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380035304.5A Pending CN104412371A (zh) 2012-07-20 2013-07-17 蚀刻方法,以及制造半导体基板产品的方法和使用所述半导体基板产品的半导体器件,以及用于制备蚀刻液的套件

Country Status (7)

Country Link
US (1) US20150087156A1 (zh)
EP (1) EP2875520A4 (zh)
JP (1) JP2014022657A (zh)
KR (1) KR20150004411A (zh)
CN (1) CN104412371A (zh)
TW (1) TW201411712A (zh)
WO (1) WO2014014124A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111363550A (zh) * 2018-12-26 2020-07-03 上海新阳半导体材料股份有限公司 选择性刻蚀液组合物及其制备方法和应用
CN117672812A (zh) * 2023-11-14 2024-03-08 中环领先半导体科技股份有限公司 一种硅片的处理方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786492B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
KR102378021B1 (ko) * 2016-05-06 2022-03-23 에이에스엠 아이피 홀딩 비.브이. SiOC 박막의 형성
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
US10504901B2 (en) 2017-04-26 2019-12-10 Asm Ip Holding B.V. Substrate processing method and device manufactured using the same
US11158500B2 (en) 2017-05-05 2021-10-26 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of oxygen containing thin films
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법
US10991573B2 (en) 2017-12-04 2021-04-27 Asm Ip Holding B.V. Uniform deposition of SiOC on dielectric and metal surfaces
EP3894512A4 (en) * 2018-12-14 2022-08-24 Entegris, Inc. RUTHENIUM ETCHING COMPOSITION AND PROCESS
CN114989825B (zh) * 2022-06-30 2023-07-11 湖北兴福电子材料股份有限公司 一种掺钪氮化铝和钨的选择性蚀刻液

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040065540A1 (en) * 2002-06-28 2004-04-08 Novellus Systems, Inc. Liquid treatment using thin liquid layer
US20090017636A1 (en) * 2007-07-13 2009-01-15 Tokyo Ohka Kogyo Co., Ltd. Titanium nitride-stripping liquid, and method for stripping titanium nitride coating film
CN101366107A (zh) * 2005-10-05 2009-02-11 高级技术材料公司 用于除去蚀刻后残余物的含水氧化清洗剂
US20100203731A1 (en) * 2009-02-09 2010-08-12 Bob Kong Formation of a Zinc Passivation Layer on Titanium or Titanium Alloys Used in Semiconductor Processing
CN101903988A (zh) * 2007-12-21 2010-12-01 和光纯药工业株式会社 蚀刻剂、蚀刻方法及蚀刻剂制备液
US20110180113A1 (en) * 2010-01-28 2011-07-28 Chin-Cheng Chien Method of wafer cleaning and apparatus of wafer cleaning

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4266602A (en) * 1980-02-21 1981-05-12 Westinghouse Electric Corp. Heat exchanger for cooling electrical power apparatus
US5965465A (en) * 1997-09-18 1999-10-12 International Business Machines Corporation Etching of silicon nitride
JP4661005B2 (ja) * 2000-09-05 2011-03-30 和光純薬工業株式会社 Ｔｉ系膜用エッチング剤及びエッチング方法
JP2006093453A (ja) * 2004-09-24 2006-04-06 Siltronic Japan Corp アルカリエッチング液及びアルカリエッチング方法
US20060226122A1 (en) * 2005-04-08 2006-10-12 Wojtczak William A Selective wet etching of metal nitrides
JP5347237B2 (ja) * 2007-05-15 2013-11-20 三菱瓦斯化学株式会社 洗浄用組成物
JP2009074142A (ja) * 2007-09-21 2009-04-09 Mitsubishi Chemicals Corp チタン含有層用エッチング液及びチタン含有層のエッチング方法
JP5642967B2 (ja) * 2007-11-22 2014-12-17 関東化学株式会社 エッチング液組成物
JP5037442B2 (ja) * 2008-06-25 2012-09-26 東京応化工業株式会社 窒化チタン除去液、窒化チタン被膜の除去方法、及び窒化チタン除去液の製造方法
US8080475B2 (en) * 2009-01-23 2011-12-20 Intel Corporation Removal chemistry for selectively etching metal hard mask
SG10201508015RA (en) * 2010-10-06 2015-10-29 Entegris Inc Composition and process for selectively etching metal nitrides
JP5396514B2 (ja) * 2011-06-30 2014-01-22 富士フイルム株式会社 エッチング方法及びこれに用いられるエッチング液、これを用いた半導体基板製品の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040065540A1 (en) * 2002-06-28 2004-04-08 Novellus Systems, Inc. Liquid treatment using thin liquid layer
CN101366107A (zh) * 2005-10-05 2009-02-11 高级技术材料公司 用于除去蚀刻后残余物的含水氧化清洗剂
US20090017636A1 (en) * 2007-07-13 2009-01-15 Tokyo Ohka Kogyo Co., Ltd. Titanium nitride-stripping liquid, and method for stripping titanium nitride coating film
CN101903988A (zh) * 2007-12-21 2010-12-01 和光纯药工业株式会社 蚀刻剂、蚀刻方法及蚀刻剂制备液
US20100203731A1 (en) * 2009-02-09 2010-08-12 Bob Kong Formation of a Zinc Passivation Layer on Titanium or Titanium Alloys Used in Semiconductor Processing
US20110180113A1 (en) * 2010-01-28 2011-07-28 Chin-Cheng Chien Method of wafer cleaning and apparatus of wafer cleaning

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111363550A (zh) * 2018-12-26 2020-07-03 上海新阳半导体材料股份有限公司 选择性刻蚀液组合物及其制备方法和应用
CN117672812A (zh) * 2023-11-14 2024-03-08 中环领先半导体科技股份有限公司 一种硅片的处理方法

Also Published As

Publication number Publication date
KR20150004411A (ko) 2015-01-12
EP2875520A1 (en) 2015-05-27
WO2014014124A1 (en) 2014-01-23
US20150087156A1 (en) 2015-03-26
JP2014022657A (ja) 2014-02-03
EP2875520A4 (en) 2016-02-24
TW201411712A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
CN104412371A (zh) 蚀刻方法,以及制造半导体基板产品的方法和使用所述半导体基板产品的半导体器件,以及用于制备蚀刻液的套件
CN111108176B (zh) 用于蚀刻含氮化硅衬底的组合物及方法
US8794250B2 (en) Substrate processing method and substrate processing apparatus
TWI406110B (zh) 自基材移除物質的方法
CN100442449C (zh) 半导体工艺中后蚀刻残留物的去除
CN103777475B (zh) 清洁制剂
CN102623328B (zh) 用水蒸气或蒸汽处理基材的方法
JP2015135943A5 (zh)
US6033996A (en) Process for removing etching residues, etching mask and silicon nitride and/or silicon dioxide
CN101432390A (zh) 用于半导体应用的选择性去除化学品，其制备方法及用途
US8932408B2 (en) Method for cleaning a surface
US20150325458A1 (en) Method and system to improve drying of flexible nano-structures
JP2022507400A (ja) 自己律速型で有限溶解度の反応を使用した湿式原子層エッチングのための処理システム及びプラットフォーム
JP2012256876A (ja) エッチング方法及びこれに用いられるエッチング液、これを用いた半導体素子の製造方法
CN104428876A (zh) 蚀刻方法以及使用该方法制造半导体基板产品和半导体器件的方法
US9291910B2 (en) Aqueous solution and process for removing substances from substrates
US8956462B2 (en) Treatment liquid for inhibiting pattern collapse in microstructure and method of manufacturing microstructure using the same
US6823876B1 (en) Methodology of rotational etching tool maintenance
WO1998050948A1 (en) Method for etching silicon wafer
WO2022024590A1 (ja) 基板処理方法
KR20110115524A (ko) 반도체 기판의 세정 방법, 및 ２제형 반도체 기판용 세정제
KR20240072760A (ko) 실리콘 식각액 조성물 및 이를 이용한 패턴 형성 방법
KR20110012449A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150311

WD01 Invention patent application deemed withdrawn after publication