CN104428876A - 蚀刻方法以及使用该方法制造半导体基板产品和半导体器件的方法 - Google Patents

蚀刻方法以及使用该方法制造半导体基板产品和半导体器件的方法 Download PDF

Info

Publication number
CN104428876A
CN104428876A CN201380036459.0A CN201380036459A CN104428876A CN 104428876 A CN104428876 A CN 104428876A CN 201380036459 A CN201380036459 A CN 201380036459A CN 104428876 A CN104428876 A CN 104428876A
Authority
CN
China
Prior art keywords
etching
etching solution
engraving method
tin layer
acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380036459.0A
Other languages
English (en)
Inventor
室祐继
上村哲也
稻叶正
渡边敬宏
朴起永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of CN104428876A publication Critical patent/CN104428876A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种蚀刻方法，所述方法具有以下步骤：将蚀刻液施加到半导体基板中的含TiN层上从而蚀刻所述含TiN层，所述蚀刻液包含水以及其水中的碱性化合物和氧化剂，所述蚀刻液在8.5至14的pH的范围内，并且所述含TiN层具有0.1摩尔％至10摩尔％的表面氧含量。

Description

蚀刻方法以及使用该方法制造半导体基板产品和半导体器件的方法
技术领域
本发明涉及蚀刻半导体基板的方法，以及使用该方法制造半导体基板产品和半导体器件的方法。
背景技术
半导体器件的小型化和多样化不断向前发展，并且其处理方法覆盖关于器件结构和制造步骤的每一个的宽范围。关于基板的蚀刻，例如，根据在干蚀和湿蚀两者中的基板材料的类型和结构提出了多种化学物种、处理条件等，并且进行了进一步的密集研究和开发。
特别是，当制造CMOS、DRAM等的器件结构时，精确蚀刻之前描述的材料的技术是重要的，并且作为其实例，使用化学液体的湿蚀是示例。例如，在显微晶体管电路的电路布线、金属电极材料或具有阻挡层的基板、硬掩模等的制造中需要精确蚀刻处理。然而，尚未充分地研究施加到具有不同金属化合物的基板的蚀刻条件和化学液体。
对用于蚀刻施加到器件基板的氮化钛(TiN)的化学液体存在研究的实例。例如，专利文献1公开了具有6.0至8.2的pH并且向其中结合了氢氧化四烷基铵和过氧化氢两者的处理液。
引用列表
专利文献
专利文献1：JP-A-2010-010273("JP-A"意指未审查的已公布的日本专利申请)
发明内容
技术问题
发明人研究了能够蚀刻含有TiN的层(在下文中，可以称为″含TiN层″)的化学液体，以及使用所述化学液体的蚀刻方法。发明人因此对上述新开发的蚀刻液进行了它们的研究，并且之后发现，不同的基板导致含TiN层的不同的蚀刻状态。
因此，本发明的目的是提供一种蚀刻方法，即使当半导体基板的物理性质等显著地在产品中不一致时，它也可以获得好的蚀刻性能而没有变化。此外，本发明的目的是提供一种使用所述蚀刻方法制造半导体基板产品和半导体器件的方法。具体地，本发明的目的是提供一种蚀刻方法，即使在基板产物各自具有的含TiN层具有彼此不同的原子组成(氧浓度)，所述方法也稳定地获得好的面内蚀刻均匀性和蚀刻速率。此外，本发明的目的是提供一种使用所述蚀刻方法制造半导体基板产品和半导体器件的方法。
对于问题的解决方式
根据本发明，提供以下方式：
{1}一种蚀刻方法，所述方法包括以下步骤：
制备蚀刻液，所述蚀刻液包含水、碱性化合物和氧化剂，所述蚀刻液在8.5至14的pH的范围内，
将所述蚀刻液施加到半导体基板中的含TiN层上，从而蚀刻所述含TiN层，所述含TiN层具有0.1摩尔％至10摩尔％的表面氧含量。
{2}根据项目{1}所述的蚀刻方法，
其中所述碱性化合物是由式(I)表示的化合物：
N(R)4·OH    式(I)
其中R表示取代基；并且多个R可以是彼此相同的或不同的。
{3}根据项目{1}或{2}所述的蚀刻方法，
其中所述碱性化合物是氢氧化四甲铵、氢氧化四乙铵或氢氧化四丙铵。
{4}根据项目{1}至{3}中的任一项所述的蚀刻方法，
其中所述氧化剂是过氧化氢、过硫酸铵、过硼酸、过乙酸、高碘酸、高氯酸或它们的组合。
{5}根据项目{1}至{4}中的任一项所述的蚀刻方法，其中第一层的蚀刻速度(R1)与第二层的蚀刻速度(R2)的蚀刻速度比(R1/R2)为30以上。
{6}根据项目{1}至{5}中的任一项所述的蚀刻方法，
其中所述含TiN层的表面氧含量通过以下方式获得：使用蚀刻ESCA测量所述含TiN层的表面在深度方向上0至30nm的Ti、O和N的浓度分布，并且将在所述含TiN层的5至10nm的深度的氧含量的平均值作为所述表面氧含量。
{7}根据项目{1}至{6}中的任一项所述的蚀刻方法，其中在40℃以上进行所述蚀刻。
{8}根据项目{1}至{7}中的任一项所述的蚀刻方法，其中通过使用单个晶片型处理装置(single wafer type processing equipment)进行所述蚀刻。
{9}根据{1}至{8}中的任一项所述的蚀刻方法，所述方法具有以下步骤：
将第一液体和第二液体混合，从而获得蚀刻液；所述第一液体具有水和碱性化合物，所述第二液体具有水和氧化剂；和
将所述蚀刻液适时地施加到所述半导体基板上。
{10}根据项目{1}至{9}中的任一项所述的蚀刻方法，其中所述蚀刻液具有水溶性有机溶剂。
{11}一种制造半导体基板产品的方法，所述方法具有通过根据项目{1}至{10}中的任一项所述的蚀刻方法蚀刻所述半导体基板的含TiN层的步骤。
{12}一种制造半导体器件的方法，所述方法通过使用由根据项目{11}所述的制造方法所获得的所述半导体基板产品来制造所述半导体器件。
在本发明的说明书中，术语“具有”以及术语“包括”或“含有”应以开放式含义解释。此外，术语″制备″要以最宽的方式作为使得材料能够使用的含义解释，例如，不仅作为制造或合成该材料的含义，而且包括购买它们。
发明的有益效果
根据本发明的蚀刻方法和本发明的制备半导体基板产品和半导体器件的方法，即使当半导体基板的物理性质在不同产品之间不同时，也可以获得好的蚀刻性能而没有变化。具体地，根据本发明，即使在各自具有的含TiN层的原子组成(氧浓度)彼此不同的基板之间，也可以稳定地获得良好的面内蚀刻均匀性和蚀刻速率。
本发明的其他和进一步的特性和益处将从以下说明适当地参考附图更完整地显见。
附图简述
{图1}
图1是显示根据本发明的一个实施方案的半导体基板的制造步骤(蚀刻之前)的实例的截面图。
{图2}
图2是显示根据本发明的一个实施方案的半导体基板的制造步骤(在蚀刻之后)的实例的截面图。
用于实施本发明的方式
首先，基于图1和图2说明关于本发明的蚀刻方法的蚀刻步骤的优选的实施方案。
{蚀刻方法}
图1是显示蚀刻之前的半导体基板的图。在本发明的实施方案的制备实施例中，使用层叠产品，其中将作为特定第二层的含SiOC层3和含SiON层2设置在硅晶片(未显示)上并且将含TiN层1形成在第二层上。此时，通孔5已经形成在上述复合层中，并且含Cu层4已经形成在通孔5的底部。在该状态下，将根据本发明的实施方案的蚀刻液(未显示)施加到基板10上以移除含TiN层。上述蚀刻液优选可以移除并且清洗由等离子体蚀刻、灰化等产生的残留物，从而也可以有效地移除残留物(未显示)。作为结果，可以获得如图2中所示的具有其中将含TiN层移除的构造的基板20。不必说，虽然如图示的蚀刻和洗涤状态对于本发明及其优选实施方案是理想的，但是根据所要制备的半导体器件所需的品质，含TiN层的残余物或第二层的残留物或备选地对第二层的一些腐蚀等是适当地可接受的并且，因此，本发明不由以上说明解释为受限的范围。
应注意，术语“硅基板”或“半导体基板”在下列意义上使用：不仅包括硅晶片，而且还包括在基板结构上具有电路结构的整个范围。术语“基板的元件”是指构成上面定义的硅基板的元件，并且可以由单种材料或多种材料制成。将经处理的半导体基板有时称为半导体基板产品用于区分。通过根据需要进一步处理半导体基板产品并且之后将其单一化而获得的其套件或经处理的产品被称为半导体器件或半导体设备。关于半导体的方向，参考图1，将硅晶片的相反侧(TiN侧)称为“上”，或“顶边缘”，而将硅晶片侧(SiOC侧)称为“下”，或“底部”。
(蚀刻液)
接下来，说明本发明中的蚀刻液的优选的实施方案。本发明的实施方案的蚀刻液含有特定的氧化剂和碱性化合物。在下文中，说明包含任选地一类的组分的每一种。
(氧化剂)
氧化剂的实例包括过氧化氢、过硫酸铵、过硼酸、过乙酸、高碘酸、高氯酸，或它们的组合。在它们之中，过氧化氢是特别优选的。
相对于本发明的实施方案的蚀刻液的总量，在优选至少0.5质量％的范围内，更优选在至少1质量％的范围内，并且再更优选在至少2质量％的范围内包含氧化剂。另一方面，其上限为优选等于或少于20质量％，并且更优选等于或少于15质量％，并且特别优选等于或少于10质量％。通过将含量设定为上述上限以下，可以优选更有效地抑制对第二层的过度蚀刻。从足以蚀刻第一层的速度的角度，优选的是将含量设定值上述下限以上。
氧化剂可以单独地以一种类型使用，或以两种以上类型使用。
(碱性化合物)
碱性化合物，虽然没有特别地限定，只要它具有碱性即可，但是优选有机碱性化合物并且更优选有机胺化合物(其中包括铵化合物)。作为有机胺化合物，其中结合伯胺至叔胺或季铵的结构的化合物是更优选的。化合物的实例包括可以具有下面的取代基T的具有1至6个碳原子的伯烷基胺，可以具有下面的取代基T的具有6至12个碳原子的伯芳族胺，可以具有下面的取代基T的具有2至6个碳原子的仲胺(在包含芳族基的情况下，碳数可以优选为7至24)，可以具有下面的取代基T的具有3至6个碳原子的叔胺(在包含芳族基的情况下，碳数可以为优选8至24)，可以具有下面的取代基T的具有4至16个碳原子的季铵或其盐。此外，氨基醇(优选具有1至12个碳原子，包括2-氨基乙醇)和胍碳酸盐是示例。
以上伯胺、仲胺和叔胺分别地优选在下式(A-1)至(A-3)表示。R定义与式(I)中定义的含义相同的含义。
NRH2    式(A-1)
NR2H    式(A-2)
NR3    式(A-3)
特别是，由下式(I)表示的碱性化合物是优选的。
N(R)4·OH    式(I)
R表示取代基。多个R可以是彼此相同的或不同的。R的实例包括烷基(在其中包括直链烷基、环状烷基、芳烷基等)、烯基、炔基以及具有芳基的基团。特别是，R优选是烷基、烯基、炔基或芳基。R更优选是具有1至4个碳原子的烷基，具有2至4个碳原子的烯基，具有2至4个碳原子的炔基，或具有6至12个碳原子的芳基。在本文中，以上烷基、烯基、炔基或芳基可以具有取代基T，其包括羟基、氨基、羧基或卤素原子(氯、氟、溴等)。
在由式(I)表示的化合物中，氢氧化四甲铵(TMAH)、氢氧化四乙铵(TEAH)、氢氧化四丙铵(TPAH)和氢氧化四丁铵(TBAH)是优选的。
关于本发明的实施方案的蚀刻液的总量，优选在至少0.05质量％的范围内并且更优选在至少0.5质量％的范围内包含所述碱性化合物。其上限为优选等于或少于30质量％，更优选等于或少于10质量％，再更优选等于或少于5质量％，并且特别优选等于或少于3质量％。从避免由碱性化合物自身导致的抑制金属层的蚀刻的问题的角度，将碱性化合物的含量设定在上述上限以下是优选的。从对其他基板如SiO和SiC的抗腐蚀性增强的角度，将其含量设定为等于或高于上述下限是优选的。
关于氧化剂的描述，相对于100质量份的氧化剂，优选在0.5质量份以上并且更优选10质量份以上的范围内使用碱性化合物。另一方面，其上限优选等于或少于50质量份并且更优选等于或少于40质量份。通过以合适的关系使用两方的量，可以实现好的蚀刻性能，并且可以预期组合获得蚀刻的高面内均匀性。
碱性化合物可以单独地以一种类型使用，或以两种以上类型使用。
(水性介质)
本发明的蚀刻液优选为其中使用水(含水介质或水介质)作为介质并且将在其中含有的组分的每一种均匀地溶解的水溶液。关于蚀刻液的总质量，水的含量优选为50至99.5质量％并且更优选55至95质量％。因此，特别是主要由水组成的组合物(50质量％以上)有时被称为含水组合物，并且在更加廉价并且更适应环境的方面与具有高比例的有机溶剂的组合物比较是优选的。水(含水介质)可以是这样的水性介质，其含有以本发明的效果不由此劣化的量溶解在其中的组分，或者可以含有不可避免的细微量的混合组分。特别是，蒸馏水或离子交换水，或经过提纯过程的水，如超纯水是优选的，并且用于半导体的制造的超纯水是特别优选的。
(pH)
在本发明中，将蚀刻液的pH调节至8.5以上，优选9以上，更优选9.5以上，并且特别优选10以上。将其上限设定为14以下，优选13.5以下，并且更优选13以下。调节至上述下限以上使得可以不仅使得蚀刻速度与实践水平等同，而且增强面内均匀性。另一方面，调节至上述上限以下对于对其他基板如SiO和SiC的防腐蚀性是优选的。应注意，除非另外指出，本发明中的pH是指根据用于在实施例中的测量所使用的设备和条件获得的值。
(其他组分)
·pH控制剂
在本发明的实施方案中，将蚀刻液的pH控制在上述范围内，并且优选使用pH控制剂对其进行控制。pH控制剂的实例包括：为了增加pH，在“碱性化合物”的上述段落中描述的碱性化合物；为了降低pH，无机酸如盐酸、硝酸、硫酸和磷酸；以及有机酸如甲酸、乙酸、丙酸、丁酸、戊酸、2-甲基丁酸、正己酸、3，3-二甲基丁酸、2-乙基丁酸、4-甲基戊酸、正庚酸、2-甲基己酸、正辛酸、2-乙基己酸、苯甲酸、羟基乙酸、水杨酸、甘油酸(gliceric acid)、草酸、丙二酸、琥珀酸、戊二酸、己二酸、庚二酸、马来酸、邻苯二甲酸、苹果酸、草酸、柠檬酸和乳酸。
对pH控制剂的使用量没有特别地限定并且可以使用将pH控制至上述范围所需的量。
pH控制剂可以单独地以一种类型使用，或以两种以上类型使用。
在本发明中使用的蚀刻液中，可以向其加入另外的水溶性有机溶剂。水溶性有机溶剂优选可以与水以任意比例混合的有机溶剂。在提高晶片的面内均匀蚀刻性质的能力上这是有效的。
水溶性有机溶剂的实例包括：醇化合物溶剂，如甲醇、乙醇、1-丙醇、2-丙醇、2-丁醇、乙二醇、丙二醇、甘油、1，6-己二醇、环己二醇、山梨糖醇、木糖醇、2-甲基-2，4-戊二醇、1，3-丁二醇和1，4-丁二醇；醚化合物溶剂，如烷撑二醇烷基醚，包括乙二醇单甲醚、乙二醇单丁醚、二甘醇、二丙二醇、丙二醇单甲醚、二甘醇单甲醚、三甘醇、聚(乙二醇)、丙二醇单甲醚、二丙二醇单甲醚、三丙二醇单甲醚和二甘醇单丁醚。
在这些溶剂中，优选的是具有2至15个碳原子的醇化合物溶剂和具有2至15个碳原子的醇和/或醚化合物溶剂。更优选的是具有2至10个碳原子和至少2个羟基的醇化合物溶剂和具有2至10个碳原子和至少2个羟基的醚化合物溶剂。尤其优选的是具有3至8个碳原子的亚烷基二醇烷基醚。水溶性有机溶剂可以单独地使用，或者适当地以两种以上类型的组合使用。在本发明的说明书中，在醚化合物的类型中在原理上应当包括在其分子中具有羟基(-OH)和醚基(-O-)的化合物(不称为醇化合物)。当提及具有羟基和醚基两者的化合物时，特别地，可以优选将该化合物称为“含有羟基的醚化合物”。
水溶性有机溶剂优选可以是在下式(O-1)中表示的化合物。
R11-(-O-R13-)n-O-R12    …(O-1)
R11和R12分别地并且独立地为氢原子或具有1至5的碳数的烷基。R13是具有1至4的碳数的直链或支链的亚烷基。多个R13可以分别不同。n是1至6的整数。
尤其是在这些化合物中，丙二醇和二丙二醇是优选的。关于蚀刻液的总质量，其加入量优选为0.1至70质量％并且更优选10至50质量％。通过将加入量设定至上述下限以上，可以有效地实现上述蚀刻的均匀性上的提高。
水溶性有机溶剂可以单独地以一种类型使用，或以两种以上类型使用。
[套件]
本发明的蚀刻液可以构造为其中将其原料分为多个部分的套件。套件的实例包括下列实施方案，其中制备其中在水介质中含有上述碱性化合物的液体组合物作为第一液体，并且制备其中在水介质中含有上述氧化剂的液体组合物作为第二液体。作为其使用的实例，优选下列实施方案：将两种液体混合以制备蚀刻液，并且在此之后，将蚀刻液适时地应用至上述蚀刻工艺。这避免了液体性质归因于氧化剂(例如，过氧化氢)的分解的劣化的升高，借此可以有效地展现所需的蚀刻功能。在本文中，术语在混合之后“在适时的基础上(适时地)”定义在混合之后损失所需功能之前的时间期间的含义。具体地，所述时间期间优选在60分钟内，更优选在30分钟内，并且特别优选在10分钟内。
虽然没有特别地限定，第一液体中的碱性化合物的浓度为优选0.5质量％以上并且更优选1.5质量％以上。其上限为优选4质量％以下并且更优选3质量％以下。通过将浓度设定至上述范围，可以获得适合用于与第二液体混合的条件，并且可以优选获得上述蚀刻液中的有益的浓度区域。
虽然没有特别地限定，第二液体中的氧化剂的浓度为优选15质量％以上并且更优选25质量％以上。其上限为优选45质量％以下并且更优选35质量％以下。通过将浓度设定至上述范围，可以获得适合用于与第一液体混合的条件，并且可以优选获得上述蚀刻液中的有益的浓度区域。
在使用上述水溶性有机溶剂的情况下，优选的是预先将水溶性有机溶剂加入至第一液体侧。备选地，预先制备其中将水溶性有机溶剂加入至水介质的液体组合物，并且可以将液体组合物作为第三液体与第一液体和第二液体混合。
虽然不受限制，用于将第一液体与第二液体混合的方法优选为将第一液体和第二液体放至分开的流体管道中的循环中并且将它们在流体管道的连接部分结合，从而将它们混合的方法。在那之后，优选的是，将通过汇流获得的蚀刻液另外放至流体通道中的循环中并且之后从排放口排出或喷出，从而使得它与半导体基板接触。在该实施方案中，在连接部分形成交流混合以与半导体基板接触的步骤优选如上所述“在适时的基础上(适时地)”进行。
用于对SiO和SiC的防腐蚀性，优选的是在本发明中的蚀刻液中不使用配位化合物如乙二胺四乙酸(EDTA)。从上述角度，优选的是，本发明中的蚀刻液基本上由上述碱性化合物、氧化剂和水介质作为其组分构成，或基本上由上述碱性化合物、氧化剂、水溶性有机溶剂和水介质作为其组分构成。本文中，术语“基本上”意指蚀刻液可以含有如不可避免的杂质的组分至其中本发明展现适宜的效果的程度。
{蚀刻的条件}
在本发明的实施方案中，对用于蚀刻的条件没有特别地限定。可以应用单个晶片型(喷雾型)蚀刻或浸渍型(批次型)蚀刻。其中，特别优选的是使用单个晶片型蚀刻装置，考虑到获得蚀刻的良好的面内均匀性，这是由本发明带来的有益的方面。在喷雾型蚀刻中，将半导体基板在指定方向上传送或旋转，并且将蚀刻液喷雾至空间中，从而使得蚀刻液与半导体基板接触。另一方面，在批次型蚀刻中，将半导体基板浸渍在由蚀刻液构成的液体浴中，从而使得蚀刻液在液体浴中与半导体基板接触。这些蚀刻方法可以依赖于器件的结构、材料等适当地使用。
在下面的实施例中的温度测量方法中，进行蚀刻的处理温度优选等于或大于40℃，更优选等于或大于50℃，并且特别优选等于或大于55℃。其上限优选等于或低于80℃，并且更优选等于或低于70℃。通过将温度控制至上述下限以上，可以优选确保关于含Ti层的足够的蚀刻速率。通过将温度设定至上述上限以下，可以优选保持随着蚀刻速率的稳定性。蚀刻液的进料速率，虽然对其没有特别地限定，优选设定在0.05至2L/分钟并且更优选0.1至1.5L/分钟的范围内。通过将进料速率控制至上述下限以上，可以优选以更出色的水平确保蚀刻的面内均匀性。通过将温度控制至上述上限以下，可以优选确保在连续处理时的稳定的选择性。当将半导体基板旋转时，从与上面相同的角度，优选的是将半导体基板在50至800rpm，更优选200至600rpm的范围内旋转，虽然它可以依赖于半导体基板的尺寸等变化。
在批次型的情况下，从与上面相同的原因，还优选的是将液体浴控制至上述温度范围。虽然没有特别地限定，优选将半导体基板的浸渍时间设定为0.5至30分钟并且更优选1至10分钟。通过将温度设定至上述下限以上，可以优选确保蚀刻的面内均匀性。通过将温度设定至上述上限以下，可以优选保持再使用蚀刻液的情况下的性能。
{残留物}
半导体器件的制造方法可以包括通过使用抗蚀剂图案等作为掩模的等离子体蚀刻技术在半导体基板上蚀刻金属层等的步骤。具体地，进行金属层、半导体层、绝缘层等的蚀刻，从而将金属层和半导体层图案化，或在绝缘层上形成开口部分如通孔和配线槽。在等离子体蚀刻中，将得自作为掩模使用的抗蚀剂的残留物，以及金属层、半导体层，以及所要蚀刻的绝缘层形成在半导体基板上。在本发明中，将通过如上所述的等离子体蚀刻形成的残留物称为“等离子体蚀刻残留物”。“等离子体蚀刻残留物”包括得自上述第二层(SiON、SiOC等)的蚀刻残留物。
此外，在蚀刻之后移除用作掩模的抗蚀剂图案。为了移除抗蚀剂图案，如上所述，使用其中使用清除液的湿法，或其中使用，例如，等离子体或臭氧进行灰化的干法。在灰化中，通过等离子体蚀刻形成的等离子体蚀刻残留物的变化残留物和得自所要移除的抗蚀剂的残留物形成在半导体基板上。在本发明中，将通过如上所述的灰化形成的残留物称为“灰化残留物”。此外，作为形成在半导体基板上并且应当通过洗涤移除的残留物如等离子体蚀刻残留物和灰化残留物的一般术语，可以将它们简称为“残留物”。
优选使用洗涤组合物将作为这种蚀刻之后的残留物的等离子体蚀刻残留物和灰化残留物(蚀刻后残留物)洗涤并移除。根据本发明的实施方案的蚀刻液还可以作为用于移除等离子体蚀刻残留物和/或灰化残留物的洗涤液使用。特别是，优选在等离子体蚀刻之后进行的等离子体灰化之后使用蚀刻液移除等离子体蚀刻残留物和灰化残留物两者。
{所要处理的材料}
根据本发明的实施方案，可以任意地使用通过向其施加蚀刻液蚀刻的材料。然而，可以将蚀刻液施加到具有含TiN的第一层的半导体基板。在本文中，术语“含有TiN的层(含TiN层)”意指该层可以含有氧。当特别地使用含TiN层以将其与不含有氧的层区分时，可以将其称为含TiON层等。在本发明中，含TiN层的氧含量等于或低于10摩尔％，优选等于或低于8.5摩尔％并且更优选等于或低于6.5摩尔％。其下限等于或大于0.1摩尔％，优选等于或大于2.0摩尔％并且更优选等于或大于4.0摩尔％。通过将氧浓度设定至从下限至上限的上述范围内，并且通过将其与上述特定的蚀刻液组合，可以实现对含TiN层的稳定的蚀刻性能，即使在彼此不同的基板之间，如下述实施例中所示。基板中的含TiN层中的氧浓度的这种调节可以通过例如在形成含TiN层时调节用于CVD(化学气相沉积)的处理室中的氧浓度而进行。
优选对上述第一层以高蚀刻速度进行蚀刻。对第一层的厚度没有特别地限定。然而，当考虑到通常器件的组合时，实践的是该厚度为大约0.005至0.3μm。对第一层的蚀刻速度(R1)没有特别地限定。然而，考虑到制造效率，蚀刻速度优选为50至/分钟。
本发明的方法优选应用至具有含Cu、SiO、SiN、SiOC和SiON中的至少一种的第二层的半导体基板。应注意，在本发明的说明书中，当金属化合物的组成通过其元素的组合表达时，组成意指具有以宽范围的含义结合任意百分数的元素的组成。例如，SiO意指它结合了硅和SiO2的热氧化膜，并且包含SiOx。第二层优选保持在低蚀刻速度。对第二层的厚度没有特别地限定。然而，当考虑到普通器件的组合时，实践的是厚度为大约0.005至0.5μm。对第二层的蚀刻速度(R2)没有特别地限定。然而，考虑到制造效率，蚀刻速度(R2)优选控制在0.001至/分钟的范围内。
在第一层的选择性蚀刻中，对其蚀刻速度比{(R1)/(R2)}没有特别地限定。然而，当基于器件需要高选择性的前提描述时，蚀刻速度比优选等于或大于50。在该范围的定义内，蚀刻速度比优选为10至5,000，更优选30至3,000，并且特别优选50至2,500。
{半导体基板产品的制造}
在本发明的实施方案中，优选通过以下方法制备具有所需结构的半导体基板产品：通过在硅晶片上形成上述第一层和第二层而提供半导体基板的步骤，以及将蚀刻液施加在半导体基板上从而选择性地溶解第一层的步骤。此时，使用上述特定蚀刻液用于蚀刻。在上述蚀刻步骤之前优选的是，对半导体基板进行干蚀或干灰化步骤，并且将在该步骤中形成的残留物移除。
实施例
基于在下面给出的实施例将更详细地描述本发明，但本发明不意味着受到这些限制。
<实施例1和比较例1>
制备蚀刻液以根据下表1中所示的组成(质量％)含有表1中所示的组分。
(制备TiN基板的方法)
在可商购的硅基板上通过CVD(化学气相沉积)形成具有少于0.1摩尔％的表面氧浓度的含TiN层。将从而获得的基板标记为测试基板9。此外，通过控制在CVD时气相中氧浓度的量制备各自具有彼此不同的表面氧浓度的基板1至6和各自具有彼此不同的直径的基板7和8。此外，作为基板10，在没有任何改变的情况下使用可商购的TiN基板(由Silicon Valley微电子制造)。
<蚀刻测试>
测试晶片：制备半导体基板(试样)，其中将含TiN层设置在硅晶片上。使用单个晶片类型设备(由SPS-Europe B.V.Corporation制造的POLOS(商品名))，在以下条件下对这种试样进行蚀刻，并且进行评价测试。
·处理温度：57℃
·排放速度：1L/分钟。
·晶片转数：500rpm
{处理温度的测量方法}
将由HORIBA，Ltd.制造的辐射温度计IT-550F固定在高于单个晶片类型设备中的晶片30cm的高度。温度计位于晶片中心2cm外的晶片表面上，并且在循环化学液体的同时进行温度测量。通过来自辐射温度计的数字输出测量温度并且连续地将其记录在个人计算机上。在它们之中，使用在温度稳定之后10秒的过程中温度的平均值作为晶片上的温度。
(蚀刻的面内均匀性的评价)
在不同的时间期间进行对于在圆形基板的中心的蚀刻深度所需的条件设定，借此确认达到的蚀刻深度所需的时间期间。接下来，对整个基板在确定时间期间再次进行蚀刻，并且随后从基板周边向中心30mm的位置进行蚀刻深度的测量。在下列条件下进行评价：深度约接近蚀刻的面内均匀性越高。具体的标准如下。
当基板可以花费足够的时间处理时，面内均匀性可以不是问题。然而，在半导体工业中，高度需要的是在有限的期间内处理基板，并且因此所需要的是以快速的方式在具有均匀性的情况下实现蚀刻性能。换言之，花费过多时间，可能逐渐地溶解不要移除的另外的层，或者可能出现其他问题，从而可能损坏另一个层。因此，从品质的角度，可以优选缩短蚀刻的期间(例如一至两分钟)。因此，在刻蚀材料的表面上没有残留物的情况下实现蚀刻均匀性是重要的。
(基板氧浓度)
关于含TiN层的表面氧浓度，使用蚀刻ESCA(由ULVAC-PHI，INCORPORATED制造的Quantera)测量从0至30nm的深度方向上的Ti、O和N的浓度分布，并且计算在5至10nm的深度处的每个含量。将氧含量的平均值定义为表面氧浓度。
(pH的测量)
表中的pH是通过在室温(25℃)使用由HORIBA，Ltd.制造的F-51(商品名)测量获得的值。
(蚀刻速度)
根据以下标准进行蚀刻速度(ER)的评价。
A/分钟以上
B/分钟以上并且少于/分钟
C/分钟以上并且少于/分钟
D/分钟以上并且少于/分钟
E少于/分钟
评价为标准D的ER导致实际上蚀刻问题。
评价为标准E的ER不可以实际上用于蚀刻。
(表1中的注释)
测试号：C01至C04是比较例。
TMAH：氢氧化四甲铵
DPG：二丙二醇
PG：丙二醇
PGM：丙二醇单甲醚
EG：乙二醇
EGME：乙二醇单甲醚
EGBE：乙二醇单丁基醚
WSOS：水溶性有机溶剂
氧浓度：基板的含TiN层的氧浓度
ER：蚀刻速度
从上面所示的结果可以看出，通过根据本发明的半导体基板之间的含TiN层的氧浓度和蚀刻液的配方的组合，获得良好的蚀刻性能而没有基板之间性能上的变化。具体地，在各自具有不同的氧浓度的含TiN层的基板中同时获得良好的面内蚀刻均匀性和蚀刻速度两者。此外，看出的是，在各自具有相同的氧浓度的基板中，在9.5以上的pH的蚀刻展现出更好的性能(参考测试201至204)。
在关于本发明的实施方案描述本发明之后，除非另作说明，我们的意图是本发明不受说明书的任何细节限定，而是在如所附权利要求中给出的其精神和范围内宽泛地解释。
本申请要求2012年7月20日在日本提交的专利申请号2012-161913的优先权，其整体地通过引用结合在此。
附图标记列表
1 含TiN层
2 含SiON层
3 含SiOC层
4 含Cu层
5 通孔
10、20 半导体基板

Claims (12)

1.一种蚀刻方法，所述方法包括以下步骤：
制备蚀刻液，所述蚀刻液包含水、碱性化合物和氧化剂，所述蚀刻液在8.5至14的pH的范围内，
将所述蚀刻液施加到半导体基板中的含TiN层上，从而蚀刻所述含TiN层，所述含TiN层具有0.1摩尔％至10摩尔％的表面氧含量。
2.根据权利要求1所述的蚀刻方法，
其中所述碱性化合物是由式(I)表示的化合物：
N(R)4·OH   式(I)
其中R表示取代基；并且多个R可以是彼此相同的或不同的。
3.根据权利要求1或2所述的蚀刻方法，
其中所述碱性化合物是氢氧化四甲铵、氢氧化四乙铵或氢氧化四丙铵。
4.根据权利要求1至3中的任一项所述的蚀刻方法，
其中所述氧化剂是过氧化氢、过硫酸铵、过硼酸、过乙酸、高碘酸、高氯酸或它们的组合。
5.根据权利要求1至4中的任一项所述的蚀刻方法，
其中第一层的蚀刻速度(R1)与第二层的蚀刻速度(R2)的蚀刻速度比(R1/R2)为30以上。
6.根据权利要求1至5中的任一项所述的蚀刻方法，
其中所述含TiN层的表面氧含量通过以下方式获得：使用蚀刻ESCA测量所述含TiN层的表面在深度方向上0至30nm的Ti、O和N的浓度分布，并且将在所述含TiN层的5至10nm的深度的氧含量的平均值作为所述表面氧含量。
7.根据权利要求1至6中的任一项所述的蚀刻方法，其中在40℃以上进行所述蚀刻。
8.根据权利要求1至7中的任一项所述的蚀刻方法，其中通过使用单个晶片型处理设备进行所述蚀刻。
9.根据权利要求1至8中的任一项所述的蚀刻方法，所述方法包括以下步骤：
将第一液体和第二液体混合，从而获得所述蚀刻液；所述第一液体包含水和碱性化合物，所述第二液体包含水和氧化剂；和
将所述蚀刻液适时地施加到所述半导体基板上。
10.根据权利要求1至9中的任一项所述的蚀刻方法，其中所述蚀刻液还包含水溶性有机溶剂。
11.一种制造半导体基板产品的方法，所述方法包括通过根据权利要求1至10中的任一项所述的蚀刻方法蚀刻所述半导体基板的含TiN层的步骤。
12.一种制造半导体器件的方法，所述方法通过使用由根据权利要求11所述的制造方法所获得的所述半导体基板产品来制造所述半导体器件。
CN201380036459.0A 2012-07-20 2013-07-17 蚀刻方法以及使用该方法制造半导体基板产品和半导体器件的方法 Pending CN104428876A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-161913 2012-07-20
JP2012161913 2012-07-20
PCT/JP2013/069961 WO2014014125A1 (en) 2012-07-20 2013-07-17 Etching method, and method of producing semiconductor substrate product and semiconductor device using the same

Publications (1)

Publication Number Publication Date
CN104428876A true CN104428876A (zh) 2015-03-18

Family

ID=49948944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380036459.0A Pending CN104428876A (zh) 2012-07-20 2013-07-17 蚀刻方法以及使用该方法制造半导体基板产品和半导体器件的方法

Country Status (7)

Country Link
US (1) US9558953B2 (zh)
EP (1) EP2875521B1 (zh)
JP (1) JP5960099B2 (zh)
KR (1) KR101630654B1 (zh)
CN (1) CN104428876A (zh)
TW (1) TWI594315B (zh)
WO (1) WO2014014125A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459468A (zh) * 2019-08-29 2019-11-15 上海华力集成电路制造有限公司 TiN薄膜的刻蚀方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201908791SA (en) * 2017-03-31 2019-10-30 Kanto Kagaku Etchant composition for etching titanium layer or titanium-containing layer, and etching method
JP2022547312A (ja) * 2019-09-10 2022-11-11 フジフイルム エレクトロニック マテリアルズ ユー．エス．エー．， インコーポレイテッド エッチング組成物
WO2024039698A1 (en) * 2022-08-18 2024-02-22 Fujifilm Electronic Materials U.S.A., Inc. Etching compositions

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4111958A (en) * 1977-06-03 1978-09-05 Pfizer Inc. Ascorbic acid synthesis
FR2393815A1 (fr) * 1977-06-07 1979-01-05 Solvay Procede pour la polymerisation en suspension aqueuse du chlorure de vinyle
CA1042605A (en) * 1977-06-07 1978-11-21 Evin Industries Ltd. Outerwear
NL7806349A (nl) * 1977-06-13 1978-12-15 Unilever Nv In water dispergeerbare alkydharsen, waterige alkyd- dispersies, alsmede werkwijze ter bereiding van deze dispersies.
US4101180A (en) * 1977-06-13 1978-07-18 Rexnord Inc. Roller assembly
DE2727052C2 (de) * 1977-06-15 1979-07-12 Sued-Chemie Ag, 8000 Muenchen Verfahren zum Reinigen von Tonsuspensionen mit hohem Feststoffgehalt
US4157268A (en) * 1977-06-16 1979-06-05 International Business Machines Corporation Localized oxidation enhancement for an integrated injection logic circuit
FR2395518A1 (fr) * 1977-06-22 1979-01-19 Comp Generale Electricite Connecteur pour fibre optique
EP0000137B1 (de) * 1977-06-25 1982-03-24 Hoechst Aktiengesellschaft Polyglykolester, Verfahren zu ihrer Herstellung und ihre Verwendung als oberflächenaktive Mittel
DE2860249D1 (en) * 1977-12-16 1981-01-29 Euratom Process for the production and separation of hydrogen iodide and sulphuric acid and their respective uses in the production of hydrogen and oxygen
JPH0364473A (ja) * 1989-04-25 1991-03-19 Varian Assoc Inc コールドウォールｃｖｄ反応器における窒化チタンの蒸着
JPH05121378A (ja) * 1991-10-29 1993-05-18 Sony Corp 半導体装置の製造方法
EP0711846A1 (en) * 1994-11-14 1996-05-15 Applied Materials, Inc. Titanium nitride deposited by chemical vapor deposition
JPH09162367A (ja) * 1995-12-08 1997-06-20 Fujitsu Ltd 半導体装置の製造方法
US5965465A (en) * 1997-09-18 1999-10-12 International Business Machines Corporation Etching of silicon nitride
JP2006093453A (ja) * 2004-09-24 2006-04-06 Siltronic Japan Corp アルカリエッチング液及びアルカリエッチング方法
CA2603990A1 (en) * 2005-04-08 2006-10-19 Sachem, Inc. Selective wet etching of metal nitrides
KR101444468B1 (ko) * 2005-10-05 2014-10-30 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 에칭후 잔류물을 제거하기 위한 산화성 수성 세정제
JP5347237B2 (ja) * 2007-05-15 2013-11-20 三菱瓦斯化学株式会社 洗浄用組成物
US8802609B2 (en) * 2007-10-29 2014-08-12 Ekc Technology Inc Nitrile and amidoxime compounds and methods of preparation for semiconductor processing
WO2009081884A1 (ja) * 2007-12-21 2009-07-02 Wako Pure Chemical Industries, Ltd. エッチング剤、エッチング方法及びエッチング剤調製液
JP2009194028A (ja) * 2008-02-12 2009-08-27 Nsk Ltd エッチング方法
JP5037442B2 (ja) 2008-06-25 2012-09-26 東京応化工業株式会社 窒化チタン除去液、窒化チタン被膜の除去方法、及び窒化チタン除去液の製造方法
US8143164B2 (en) * 2009-02-09 2012-03-27 Intermolecular, Inc. Formation of a zinc passivation layer on titanium or titanium alloys used in semiconductor processing
WO2012048079A2 (en) * 2010-10-06 2012-04-12 Advanced Technology Materials, Inc. Composition and process for selectively etching metal nitrides
JP5396514B2 (ja) * 2011-06-30 2014-01-22 富士フイルム株式会社 エッチング方法及びこれに用いられるエッチング液、これを用いた半導体基板製品の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110459468A (zh) * 2019-08-29 2019-11-15 上海华力集成电路制造有限公司 TiN薄膜的刻蚀方法

Also Published As

Publication number Publication date
KR101630654B1 (ko) 2016-06-15
EP2875521A4 (en) 2016-03-02
JP2014039020A (ja) 2014-02-27
KR20150031269A (ko) 2015-03-23
TW201411711A (zh) 2014-03-16
TWI594315B (zh) 2017-08-01
JP5960099B2 (ja) 2016-08-02
WO2014014125A1 (en) 2014-01-23
EP2875521B1 (en) 2020-03-11
US20150118860A1 (en) 2015-04-30
US9558953B2 (en) 2017-01-31
EP2875521A1 (en) 2015-05-27

Similar Documents

Publication Publication Date Title
EP3540764B1 (en) Use of an etching solution for tungsten word line recess
CN104737277B (zh) 蚀刻液、使用其的蚀刻方法及半导体元件的制造方法
US6033996A (en) Process for removing etching residues, etching mask and silicon nitride and/or silicon dioxide
TWI602905B (zh) 半導體基板的蝕刻液、使用其的蝕刻方法及半導體元件的製造方法
US5965465A (en) Etching of silicon nitride
CN104412371A (zh) 蚀刻方法,以及制造半导体基板产品的方法和使用所述半导体基板产品的半导体器件,以及用于制备蚀刻液的套件
CN106226991A (zh) TiN硬掩模和蚀刻残留物去除
CN107068540A (zh) 晶片的清洗方法
JP5396514B2 (ja) エッチング方法及びこれに用いられるエッチング液、これを用いた半導体基板製品の製造方法
JP6017273B2 (ja) 半導体基板のエッチング方法及び半導体素子の製造方法
JP5519728B2 (ja) エッチング方法及びこれに用いられるエッチング液、これを用いた半導体素子の製造方法
US6150282A (en) Selective removal of etching residues
CN104428876A (zh) 蚀刻方法以及使用该方法制造半导体基板产品和半导体器件的方法
US6117796A (en) Removal of silicon oxide
KR20230048396A (ko) 니트라이드 에천트 조성물 및 방법
US9688912B2 (en) Etching method, and etching liquid to be used therein and method of producing a semiconductor substrate product using the same
JP6017275B2 (ja) 半導体基板のエッチング方法及び半導体素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150318

RJ01 Rejection of invention patent application after publication