TWI594315B - 蝕刻方法和使用該方法的半導體基板製品以及半導體元件的製造方法 - Google Patents

蝕刻方法和使用該方法的半導體基板製品以及半導體元件的製造方法 Download PDF

Info

Publication number
TWI594315B
TWI594315B TW102125786A TW102125786A TWI594315B TW I594315 B TWI594315 B TW I594315B TW 102125786 A TW102125786 A TW 102125786A TW 102125786 A TW102125786 A TW 102125786A TW I594315 B TWI594315 B TW I594315B
Authority
TW
Taiwan
Prior art keywords
etching
liquid
tin
semiconductor substrate
layer
Prior art date
Application number
TW102125786A
Other languages
English (en)
Other versions
TW201411711A (zh
Inventor
室祐継
上村哲也
稲葉正
渡邉敬宏
朴起永
Original Assignee
富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士軟片股份有限公司 filed Critical 富士軟片股份有限公司
Publication of TW201411711A publication Critical patent/TW201411711A/zh
Application granted granted Critical
Publication of TWI594315B publication Critical patent/TWI594315B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

蝕刻方法和使用該方法的半導體基板製品以及半導體元件的製造方法
本發明是有關於半導體基板的蝕刻方法、以及使用該方法的半導體基板製品及半導體元件的製造方法。
半導體元件已發展的越來越小型化及微型化，且其處理方法涵蓋關於各元件結構及製造步驟的廣大範圍。舉例而言，以基板的蝕刻來說，根據基板材料的種類及結構，已對乾蝕刻及濕蝕刻兩者提出各種化學物質、處理條件及相似物，且進一步的深入研究及開發正在進行中。
特別地說，當製造CMOS、DRAM及相似物的元件結構時，精確地蝕刻所訂定的材料的技術是重要的，且舉例來說，使用化學液的濕蝕刻是一個例子。舉例而言，在微觀電晶體電路的電路配線、金屬電極材料、或具有阻障層、硬罩幕層 的基板、以及相似物的製造中，精確的蝕刻處理是需要的。然而，對蝕刻條件及化學液(塗布於具有各種金屬化合物的基板)仍沒有足夠的研究。
有一些研究實例是有關用於蝕刻塗布於元件基板的氮化鈦(TiN)的化學液。舉例而言，專利文獻1揭露處理液，其pH為6.0至8.2，且在此處理液中併入氫氧化四烷基銨(tetraalkyl ammonium hydroxide)及過氧化氫兩者。
【引證案表】 專利文獻
專利文獻1：JP-A-2010-010273(“JP-A”是指未經審查的公開日本專利申請案)。
發明人已研究一種能夠蝕刻包含TiN的膜層(下文中，可稱為「含TiN層(TiN-containing layer)」)的化學液、以及一種使用上述化學液的蝕刻方法。發明人對上述新開發的蝕刻液進行研究，且接著發現，不同的基板造成含TiN層的不同蝕刻狀態。
因此，本發明旨在提供一種蝕刻方法，即使是當在製品之間的半導體基板的物理性質及相似性質是顯著不同時，本發明仍可達成不改變的良好的蝕刻性能。再者，本發明旨在提 供使用上述蝕刻方法的半導體基板製品及半導體元件的製造方法。具體地說，本發明旨在提供一種蝕刻方法，即使在基板製品彼此各自具有的含TiN層具有不同的原子組成(氧濃度)，本發明的蝕刻方法仍穩定地達成良好的共平面蝕刻(in-plane etching)均勻性及蝕刻速率。再者，本發明旨在提供使用此蝕刻方法的半導體基板製品及半導體元件的製造方法。
根據本發明，提供以下方式：
{1} 蝕刻方法，具有以下步驟：製備蝕刻液，包括水、鹼性化合物、以及氧化劑，蝕刻液的pH從8.5至14，將蝕刻液塗布在半導體基板中的含TiN層上，從而蝕刻含TiN層，含TiN層的表面氧含量為0.1莫耳%至10莫耳%。
{2} 根據第{1}項的蝕刻方法，其中鹼性化合物是由式(I)所表示：N(R)4．OH 式(I)
其中R表示取代基；且多個R可彼此相同或不相同。
{3} 根據第{1}項或第{2}項的蝕刻方法，其中鹼性化合物為氫氧化四甲基銨、氫氧化四乙基銨、或氫氧化四丙基銨。
{4} 根據第{1}項到第{3}項中任一項的蝕刻方法， 其中氧化劑是過氧化氫、過硫酸銨、過硼酸、過醋酸、過碘酸、過氯酸、或其組合物。
{5} 根據第{1}項到第{4}項中任一項的蝕刻方法，其中第一層的蝕刻速率(R1)與第二層的蝕刻速率(R2)的蝕刻速率比(R1/R2)為30或更高。
{6} 根據第{1}項到第{5}項中任一項的蝕刻方法，其中所述含TiN層的所述表面氧含量是根據以下方法獲得：使用蝕刻ESCA以量測自所述含TiN層的表面沿深度方向0至30nm的Ti、O、以及N的濃度分布(profile)，並以深度5nm至10nm的平均氧含量作為所述表面氧含量。
{7} 根據第{1}項到第{6}項中任一項的蝕刻方法，其中蝕刻是在40℃或更高的溫度進行。
{8} 根據第{1}項到第{7}項中任一項的蝕刻方法，其中蝕刻是藉由使用單一晶圓型處理裝置來進行。
{9} 根據第{1}項到第{8}項中任一項的蝕刻方法，具有以下步驟：混合第一液體及第二液體，從而得到蝕刻液；第一液體具有水及鹼性化合物，第二液體具有水及氧化劑；以及將蝕刻液適時地塗布在半導體基板上。
{10} 根據第{1}項到第{9}項中任一項的蝕刻方法，其中蝕刻液具有水溶性有機溶劑。
{11} 一種半導體基板製品的製造方法，具有藉由第{1}項 至第{10}項中的任一者的蝕刻方法來蝕刻半導體基板的含TiN層的步驟。
{12} 一種半導體元件的製造方法，藉由使用第{11}項的半導體基板製品的製造方法所得到的半導體基板製品來製造半導體元件。
在本說明書中，詞彙「具有(having)」與詞彙「包括(comprising)/包含(containing)」被視為開放式意思。此外，詞彙「製備」應該以使材料準備好被使用的最廣泛方式來解釋，例如不僅是製造或合成材料，亦為購買他們。
根據本發明的蝕刻方法、以及本發明的半導體基板製品及半導體元件的製造方法，即使當產品之間的半導體基板的物理性質不同時，可達成不改變的良好的蝕刻性能。具體地說，根據本發明，即使在各自具有的含TiN層具有彼此不同的原子組成(氧濃度)的基板之間，仍可穩定地達成良好的共平面蝕刻均勻性及蝕刻速率。
將由以下適當參照所附圖式的描述使得發明的其他及進一步的特徵及益處更為明顯。
1‧‧‧含TiN層
2‧‧‧含SiON層
3‧‧‧含SiOC層
4‧‧‧含Cu層
5‧‧‧介層窗
10、20‧‧‧半導體基板
圖1是根據本發明的一實施例示意性表示半導體基板的製造步驟(蝕刻前)的實例的截面圖。
圖2是根據本發明的一實施例示意性表示半導體基板的製造步驟(蝕刻後)的實例的截面圖。
首先，基於圖1及圖2說明關於本發明的蝕刻方法的蝕刻步驟的較佳實施例。
(蝕刻處理)
圖1為表示蝕刻前半導體基板的視圖。在本發明的製造實例中，使用層狀製品，其中在矽晶圓(末繪示)上配置含SiOC層3及作為具體第二層的含SiON層2，並在第二層上形成含TiN層1。此時，在上述複合層中已經形成介層窗(via)5，且已經在介層窗5的底部形成含Cu層4。在此狀態的基板10上，塗布根據本實施例的蝕刻液(未繪示)以移除含TiN層。上述蝕刻液較佳是對殘留物具有可移除性及可洗滌性(washability)，從而亦可有效地移除殘留物(未繪示)，上述殘留物是由電漿蝕刻、灰化、以及相似製程而殘留。因此，可以得到含TiN層已經被移除的基板20的組態，如圖2所示。不可待言的是，雖然圖式中表示為本發明理想的蝕刻及洗滌狀態及其較佳的實施例，但根據將要製造的半導體元件所需的品質及相似性質，剩餘的含TiN層或殘留物抑或是第二層的一些腐蝕是可適當地被接受的，因此，本發明將不被視為限制於以上描述的範圍。
請注意所使用的詞彙「矽基板」或「半導體基板」在意義上不僅包括矽晶圓，亦包括在其上具有電路結構的基板結構的全部範圍。詞彙「基板的元素」是指以上定義的構成矽基板的元素，且可由單一材料或多個材料製造。經處理的半導體基板有時被稱為半導體基板製品。半導體基板的一小區域(tip)或其經處理後的製品(必要時可藉由進一步地處理半導體基板製品並將其獨立出來而得到)，稱為半導體元件或半導體裝置。參照圖1，關於半導體的方向，矽晶圓的相反側(TiN側)稱為「上」或「頂邊緣(head edge)」，同時矽晶圓側(SiOC側)稱為「下」或「底」。
(蝕刻液)
接著，說明本發明中的蝕刻液的較佳實施例。本實施例的蝕刻液包含特定的氧化劑及鹼性化合物。下文中，說明包括可選擇者的各組份。
(氧化劑)
氧化劑的實例包括過氧化氫、過硫酸銨、過硼酸、過醋酸、過碘酸、過氯酸、或是其組合物。其中，過氧化氫為特別較佳。
相對於本實施例的全部蝕刻液量來說，氧化劑較佳被包含於至少0.5質量%的範圍，更佳為至少1質量%的範圍， 且再更佳為至少2質量%的範圍。另一方面，其上限較佳等於或小於20質量%，且更佳等於或小於15質量%，且特別較佳等於或小於10質量%。藉由將含量設定至上述上限或更低，可更有效地抑制過多的第二層蝕刻。從蝕刻第一層的足夠速度的觀點來看，較佳將含量設定至上述下限或更高。
可單獨使用一種、或使用兩種或更多種的氧化劑。
(鹼性化合物)
雖然鹼性化合物未受特別地限制，只要其為鹼性即可，但鹼性化合物較佳為有機鹼性化合物且更佳為有機胺化合物(其中包括銨化合物)。作為有機胺化合物，結構中併入初級胺至三級胺或四級銨的化合物更佳。化合物的實例包括：具有1至6個碳原子的初級烷基胺，其可具有以下取代基T；具有6至12個碳原子的芳香族胺，其可具有以下取代基T；具有2至6個碳原子的二級胺，其可具有以下取代基T(在包括芳香族基的案例中，碳數可較佳為7至24)；具有3至6個碳原子的三級胺，其可具有以下取代基T(在包括芳香族基的案例中，碳數可較佳為8至24)；具有4至6個碳原子的四級胺或其鹽，其可具有以下取代基T。進一步地說，例如是胺基醇(較佳具有碳原子1至12，包括2-胺基乙醇)及胍碳酸鹽(guanidine carbonate)。
以上初級胺、二級胺、以及三級胺分別較佳為以下式 (A-1)至(A-3)所表示者。R定義的意義相同於式(I)中所定義者。
NRH2 式(A-1)
NR2H 式(A-2)
NR3 式(A-3)
特別是，由以下式(I)表示的鹼性化合物較佳。
N(R)4．OH 式(I)
R表示取代基。多個R可彼此相同或彼此不同。R的實例包括烷基(其中包括直線烷基、環狀烷基、芳烷基或相似物)、烯基、炔基、以及具有芳基的基團。特別是，R較佳為烷基、烯基、炔基、或芳基。R更佳為具有1至4個碳原子的烷基、具有2至4個碳原子的烯基、具有2至4個碳原子的炔基、或者具有6至12個碳原子的芳基。本文中，以上烷基、烯基、炔基、或芳基可具有取代基T，取代基T包括氫氧基、胺基、羧基、或鹵原子(氯、氟、溴、或其相似物)。
在由式(I)表示的化合物之中，較佳為氫氧化四甲基銨(TMAH)、氫氧化四乙基銨(TEAH)、氫氧化四丙基銨(TPAH)、以及氫氧化四丁基銨(TBAH)。
相對於本實施例的蝕刻液的總量來說，鹼性化合物較佳被包含於至少0.05質量%的範圍，且更佳為至少0.5質量%的範圍。其上限較佳等於或小於30質量%，更佳等於或小於10質量%，仍更佳等於或小於5質量%，且特別較佳等於或小 於3質量%。從避免鹼性化合物自身抑制金屬層的蝕刻的問題的觀點來看，將鹼性化合物的含量設定至上述上限或更低。從增強其他基板(例如是SiO及SiC)的抗腐蝕性質的觀點來看，較佳將鹼性化合物的含量設定為等於上述下限或更高。
至於鹼性化合物和氧化劑之間的關係，相對於100質量份的氧化劑而言，所使用的鹼性化合物較佳於0.5質量份或更高的範圍內，且更佳為10質量份或更高的範圍內。另一方面，其上限較佳等於50質量份或更低，且更佳為40質量份或更低。藉由以適當的關係使用兩者的量，可實現良好的蝕刻性能且可達成組合物之間的高的共平面蝕刻均勻性(in-plane uniformity of etching)。
可單獨使用一種、或使用兩種或更多種的鹼性化合物。
(水性介質)
本發明的蝕刻液較佳為水性溶液，其中使用水(水性介質或水介質)作為介質且包含於其中的組份是均勻溶解的。相對於蝕刻液的總量來說，水的含量較佳從50質量%至99.5質量%，且更佳從55質量%至95質量%。因此，相較於具有高比例有機溶劑的組成物來說，主要由水組成的組成物(50質量%以上)一些時候特別稱為水性組成物，且從花費更低及更可適應環境來說為較佳。水(水性介質)可為包含不會劣化本發 明效果的量的溶解組份於其中的水性介質，或者水可包含不可避免的微量的混合組份。特別是，蒸餾水或離子交換水、或已受到純化處理的水，例如是超純水為較佳，且使用於半導體製造的超純水為特別較佳。
(pH)
在本發明中，將蝕刻液的pH調整至8.5或更高，較佳為9或更高，更佳為9.5或更高，且特別較佳為10或更高。將其上限設定至14或更低，較佳為13.5或更低，且更佳為13或更低。調整至上述下限或更高不僅使得蝕刻速度可以達到足以實用的程度，亦使得增強共平面均勻性是可能的。另一方面，調整至上述上限或更低對其他基板(例如SiO及SiC)的抗腐蝕性質是較佳的。請注意，除非另外指示，否則本發明的pH是指根據實例中使用的量測裝置及條件所得到的值。
(其他組份) pH控制劑
在本發明中，蝕刻液的pH經控制以在上述範圍內，且較佳使用pH控制劑於控制蝕刻液的pH。pH控制劑的實例包括：為了增加pH而於上述「鹼性化合物」部分中描述的鹼性化合物；為了降低pH的無機酸，例如是鹽酸、硝酸、硫酸、以及磷酸；以及有機酸，例如是甲酸、醋酸、丙酸、丁酸、戊酸、2-甲基丁酸、正己酸、3,3-二甲基丁酸、2-乙基丁酸、4- 甲基戊酸、正庚酸、2-甲基己酸、正辛酸、2-乙基己酸、安息香酸、乙醇酸、水楊酸、甘油酸、草酸、丙二酸、琥珀酸、戊二酸、己二酸、庚二酸、馬來酸、鄰苯二甲酸(phthalic acid)、蘋果酸(malic acid)、檸檬酸、以及乳酸。
pH控制劑的使用量不受特別地限制且可使用需要的量以控制pH至上述範圍。
可單獨使用一種、或使用兩種或更多種pH控制劑。
在本發明所使用的蝕刻液中，進一步添加水溶性有機溶劑。水溶性有機溶劑較佳為可與水以任意比例混合的有機溶劑。此對於改善晶圓的共平面均勻蝕刻性質的能力是有效的。
水溶性有機溶劑的實例包括：醇化合物溶劑，例如是甲醇、乙醇、1-丙醇、2-丙醇、2-丁醇、乙二醇、丙二醇、甘油醇(glycerol)、1,6-己二醇、環己二醇、山梨糖醇、木糖醇、2-甲基-2,4-戊二醇、1,3-丁二醇、以及1,4-丁二醇；醚化合物溶劑，例如是二醇類烷基醚，包括乙二醇單甲基醚、乙二醇單丁基醚、二乙二醇、二丙二醇、丙二醇單甲基醚、二丙二醇單甲基醚、三乙二醇、聚(乙二醇)、丙二醇單甲基醚、二丙二醇單甲基醚、三丙二醇單甲基醚、以及二乙二醇單丁基醚。
在這些溶劑之中，較佳為具有2至15個碳原子及醇基的醇化合物溶劑、及/或具有2至15個碳原子的醚化合物溶劑。更佳為具有2至10個碳原子及至少2個氫氧基的醇化合物溶劑、以及具有2至10個碳原子及至少2個氫氧基的醚化 合物溶劑。特別較佳是具有3至8個碳原子的二醇類烷基醚。水溶性有機溶劑可單獨使用或將兩種或更多種適當地組合使用。在本說明書中，原則上在其分子中具有氫氧基(-OH)及醚基(-O-)的化合物應該被包括於醚化合物的分類中(不被稱為醇化合物)。當特別提及具有氫氧基及醚基的化合物時，此化合物可較佳被稱為「含氫氧基醚化合物」。
水溶性有機溶劑較佳為以下式(O-1)表示的化合物。
R11-(-O-R13-)n-O-R12．．．(O-1)
R11及R12分別各自為氫原子或具有1至5碳數的烷基。R13是具有1至4碳數的直鏈或支鏈的伸烷基。多個R13可分別為不同的。n是1至6的整數。
在這些化合物中特別的是，丙二醇及二丙二醇為較佳。相較於蝕刻液的總質量來說，上述化合物的添加量較佳為0.1質量%至70質量%，且更佳為10質量%至50質量%。藉由將添加量設定至上述下限或更高，可有效地實現上述蝕刻的均勻性的改善。
可單獨使用一種、或使用兩種或更多種的水溶性有機溶劑。
(套組(kit))
可將本發明中的蝕刻液製成套組，其中蝕刻液的原料被分為多個部分(part)。上述套組的實例包括以下實施例，其 中，製備上述鹼性化合物被包含於水介質中的液體組成物以作為第一液體、製備上述氧化劑被包含於水介質中中的液體組成物以作為第二液體。作為其使用的實例，較佳實施例是在其中混合兩液體以製備蝕刻液，且在那之後，將蝕刻液適時地應用於上述蝕刻處理中。此避免由於氧化劑(例如過氧化氫)的分解而造成的液體性質劣化，從而可有效呈現所需的蝕刻功能。本文中，在混合後，詞彙「適時地(on a timely basis /timely)」定義在混合後失去所需要的功能之前的時間區間的意思。具體地說，間區間較佳是60分鐘內，更佳是30分鐘內，且特別較佳為10分鐘內。
第一液體中的鹼性化合物的濃度(雖然其不受特別地限制)較佳為0.5質量%或更高，且更佳為1.5質量%或更高。其上限較佳為4質量%或更低，且更佳為3質量%或更低。藉由將濃度設定至上述範圍，可達成適合與第二液體混合的條件，且可較佳達成上述蝕刻液中的適宜濃度區間。
第二液體中的氧化劑的濃度(雖然其不受特別地限制)較佳為15質量%或更高，且更佳為25質量%或更高。其上限較佳為45質量%或更低，且更佳為35質量%或更低。藉由將濃度設定至上述範圍，可達成適合與第一液體混合的條件，且可較佳達成上述蝕刻液中的適宜濃度區間。
在使用上述水溶性有機溶劑的案例中，較佳將水溶性有機溶劑初步地添加至第一液體。或者，預先製備其中已將水 溶性有機溶劑添加至水介質的液體組成物，且可將此液體組成物做為與第一液體及第二液體混合的第三液體。
將第一液體與第二液體混合的方法(雖然其不受特別地限制)較佳是將第一液體及第二液體置於分開流道的循環並將他們在流道的接合部分匯聚起來，從而混合他們的方法。在那之後，較佳將藉由合流(interflow)所得到的蝕刻液進一步置放於流道的循環中，並接著從排出口噴射或噴灑，從而促使蝕刻液與半導體基板接觸。在此實施例中，從在接合部分合流-混合至與半導體基板接觸的步驟較佳如上述「適時地」進行。
對SiO及SiC的抗腐蝕性質來說，較佳為在本發明的蝕刻液中不使用例如是四醋酸乙二胺(EDTA)的複合化合物。從上述觀點來說，較佳為本發明中的蝕刻液是實質上是由上述鹼性化合物、氧化劑、以及水介質做為其組分所組成的，或者本發明中的蝕刻液是實質上是由上述鹼性化合物、氧化劑、水溶性有機溶劑、以及水介質做為其組分所組成的。本文中，詞彙「實質上」意旨蝕刻液可包含例如是不可避免的雜質至本發明發揮所需效果的程度的組份。
(蝕刻條件)
在本實施例中，蝕刻的條件不受特別地限制。無論是單一晶圓型(噴灑型)蝕刻或浸泡型(批次型)蝕刻都是可接受的。在他們之中，從達成藉由本發明所促使的有益態樣之良好 的蝕刻共平面均勻性的觀點來說，特別較佳是使用單一晶圓型蝕刻裝置。在噴灑型蝕刻中，半導體基板依訂定的方向運送或旋轉，且將蝕刻液噴灑至空間中，從而使得蝕刻液與半導體基板接觸。另一方面，在批次型蝕刻中，將半導體基板浸泡在由蝕刻液構成的液體浴中，從而在液體浴中使得蝕刻液與半導體基板接觸。視元件的基板、材料、及相似性質而定，可適當地使用這些蝕刻處理。
在以下實例中的溫度量測方法中，進行蝕刻時的處理溫度較佳等於或大於40℃，更佳等於或大於50℃，且特別較佳等於或大於55℃。其上限較佳等於或小於80℃，且更佳等於或小於70℃。藉由控制溫度至上述下限或更高，可較佳確保含Ti層的足夠蝕刻速率。藉由將溫度設定至上述上限或更低，可較佳維持蝕刻速率隨時間的穩定性。蝕刻液的進料速率(雖然其不受特別地限制)較佳為0.05L/min至2L/min的範圍內，且更佳為0.1L/min至1.5L/min。藉由將進料速率控制至上述的下限或更高，可較佳確保蝕刻共平面均勻性為更優秀的程度。藉由將進料速率控制至上述的上限或更低，可較佳確保在連續處理時間內的穩定選擇性。從以上相同的觀點來看時，雖然可視半導體基板的尺寸或相似性質改變旋轉範圍，但當半導體基板旋轉時，較佳是將半導體基板在50rpm至800rpm的範圍旋轉，更佳是200rpm至600rpm。
在批次型的案例中，從以上相同的原因來看亦較佳控 制液體浴至上述的溫度範圍。半導體基板的浸泡時間(雖然其不受特別地限制)較佳經設定為0.5分鐘至30分鐘，且更佳為1分鐘至10分鐘。藉由將溫度設定為上述下限或更高，可較佳確保蝕刻共平面均勻性。藉由將溫度設定為上述上限或更低，可較佳維持重複使用蝕刻液的案例中的性能。
(殘留物)
半導體元件的製造處理可包括藉由使用光阻圖案或相似物做為罩幕的電漿蝕刻技術在半導體基板上蝕刻金屬層或相似物的步驟。具體地說，進行金屬層、半導體層、絕緣層、以及相似膜層的蝕刻，從而圖案化金屬層及半導體層、或者形成(在絕緣層上)例如是介層窗開口及配線槽的開口部分。在電漿蝕刻中，從用作罩幕的光阻衍生的殘留物，以及將要被蝕刻的金屬層、半導體層、以及絕緣層形成在半導體基板上。在本發明中，如上所述將藉由電漿蝕刻形成的殘留物稱為「電漿蝕刻殘留物」。「電漿蝕刻殘留物」包括由上述第二層(SiON、SiOC、以及相似物)所衍生的蝕刻殘留物。
再者，在蝕刻後移除使用做為罩幕的光阻。為了移除光阻圖案(如上所述)，採用使用剝離液(stripper liquid)的濕式法(wet method)、或者在其中使用例如是電漿或臭氧進行的灰化的乾式法。在灰化中，在半導體基板上形成藉由電漿蝕刻所形成的電漿蝕刻殘留物的經變化殘留物及從將要被移除的光 阻所衍生的殘留物。在本發明中，如上所述藉由灰化形成的殘留物被稱為「灰化殘留物」。再者，作為形成在半導體基板上且應該藉由洗滌所移除的殘留物物質的通常詞彙，例如是電漿蝕刻殘留物及灰化殘留物，他們簡稱為「殘留物」。
較佳使用洗滌組成物來洗滌及移除在蝕刻後所殘留的電漿蝕刻殘留物及灰化殘留物(蝕刻後殘留物)。亦可將根據本實施例的蝕刻液作為用於移除電漿蝕刻殘留物及灰化殘留物的洗滌液。特別是，在進行接續在電漿蝕刻的電漿灰化後，較佳使用蝕刻液以移除電漿蝕刻殘留物及灰化殘留物兩者。
(將要處理的材料)
可任意地使用藉由對其塗布根據本發明的蝕刻液來蝕刻的材料。然而，可將蝕刻液塗布於具有包含TiN的第一層的半導體基板。本文中，詞彙「包含TiN的膜層(含TiN層)」是指可包含氧的膜層。特別地使用含TiN層以將其與不包含氧的膜層區別時，含TiN層也可被稱為含TiON或相似術語。在本發明中，含TiN層的氧含量等於或小於10莫耳%，較佳等於或小於8.5莫耳%，且更佳等於或小於6.5莫耳%。其下限等於或大於0.1莫耳%，較佳等於或大於2.0莫耳%，且更佳等於或大於4.0莫耳%。藉由將氧濃度設定至上述下限至上限的範圍，且藉由將其與上述特定的蝕刻液組合時，即使在彼此不同的基板之間，仍可實現穩定的含TiN層的蝕刻性能，如下 描述的實例中所展示。可藉由(例如)調整在形成含TiN層時的CVD(化學氣相沉積法)的處理空間中的氧濃度，來進行上述基板中的含TiN層中的氧濃度的調整。
較佳以高的蝕刻速率對上述第一層進行蝕刻。第一層的厚度不受特別地限制。然而，考慮到一般元件的組成，實際上其厚度大約是0.005μm至0.3μm。第一層的蝕刻速率(R1)不受特別地限制。然而，考慮製造效率，蝕刻速率較佳為50Å/min至500Å/min。
較佳將本發明的方法應用於具有包含Cu、SiO、SiN、SiOC及SiON中的至少一者的第二層的半導體基板。請注意，在本說明書中，雖然金屬化合物的組成是由其元素的組合所表示，該組成廣義上是指具有任意百分比的元素的組成。舉例而言，SiO包括矽的熱氧化膜或SiO2，且SiO包括SiOx。較佳是將第二層維持在低的蝕刻速率。第二層的厚度不受特別地限制。然而，當考慮通常元件的組成物時，實際上第二層的厚度大約是0.005μm至0.5μm。第二層的蝕刻速率(R2)不受特別地限制。然而，考慮到製造效率，蝕刻速率(R2)較佳經控制於0.001Å/min至10Å/min的範圍內。
在第一層的選擇性蝕刻中，其蝕刻速率比{(R1)/(R2)}不受特別地限制。然而，當基於需要高選擇性的元件的前提下描述時，蝕刻速率比較佳等於或大於50。在上述範圍的定義中，蝕刻速率比較佳為10至5,000，更佳為30至3,000，且特 別較佳為50至2,500。
(半導體基板製品的製造)
在本實施例中，具有所需結構的半導體基板製品較佳是經由藉由在矽晶圓上形成上述第一層及第二層而提供半導體基板的步驟、以及將蝕刻液塗布在半導體基板上從而選擇性溶解第一層的步驟所製造。此時，將上述特定的蝕刻液使用於蝕刻。較佳在上述蝕刻步驟之前，對半導體基板進行乾式蝕刻或乾式灰化步驟並將在上述步驟中形成的殘留物移除。
實例
基於以下所給的實例將更詳細地描述本發明，但本發明的意旨並不被這些實例所限制。
<實例1與比較例1>
蝕刻液經製備以根據表1中所表示的組成(質量%)包含以下表1中所表示的組份。
(TiN基板的製備方法)
在商業可得的矽基板上藉由CVD(化學氧相沉積)形成表面氧濃度小於0.1莫耳%的含TiN層。將因此得到的基板 指定為測試基板9。再者，藉由在CVD時控制氣相中的微觀氧濃度量來製備各自具有彼此不同的表面氧濃度的基板1至基板6、以及各自具有彼此不同的直徑的基板7及基板8。再者，不做任何改變使用商業可得的TiN基板(由矽谷微電子(Silicon Valley microelectronics)製造)作為基板10。
<蝕刻測試>
測試晶圓：製備半導體基板(樣本)，其中在矽晶圓上配置含TiN層。使用單一晶圓型裝置(POLOS(商品名)，由SPS-Europe B.V.公司製造)，在以下條件對上述樣本進行蝕刻，並進行評估測試。
．處理溫度：57℃
．進料速率(Discharge rate)：1L/min.
．晶圓旋轉速：500rpm
(處理溫度的量測方法)
將HORIBA股份有限公司製造的輻射溫度計IT-550F固定於上述單一晶圓型裝置內的晶圓上方30cm的高度。使溫度計指向與晶圓中心相距2cm的外側的晶圓表面上，使化學藥品流動同時測量溫度。溫度是由輻射溫度計數位輸出，且在個人電腦上連續地記錄。其中，使用溫度穩定後的10秒區間內的溫度平均值做為晶圓上的溫度。
(評估蝕刻共平面均勻性)
在不同時間區間進行圓形基板的中心的蝕刻深度所需要的條件設定，從而確定達到300Å的蝕刻深度所需要的時間區間。接著，以確定的時間區間對全部的基板再次進行蝕刻，並接著在從基板的外圍30mm的中央位置處進行蝕刻深度的量測。進行評估的條件是，深度愈接近300Å，蝕刻的共平面性愈高。
AAA ±5Å或更低
AA ±多於5Å且小於12Å
A ±多於12Å且小於15Å
B ±多於15Å且小於20Å
C ±多於20Å且小於30Å
D ±多於30Å且小於50Å
E ±多於50Å
當可採用足夠的時間處理基板時，共平面均勻性是沒有疑問的。然而，在半導體工業中，在有限的時間內處理基板是高度需要的，且因此需要以具有均勻性的迅速的方式實現蝕刻性能。換句話說，花太多時間，可能會逐漸溶解另一未被移除的膜層，或者可能發生其他問題，因此可能會損害另一膜層。因此，從品質的觀點來看，蝕刻的時間較佳是短的(例如 是一至兩分鐘)。因此，在被蝕刻的材料的表面上不具有殘留物而實現蝕刻均勻性是重要的。
(基板氧濃度)
關於含TiN層的表面氧濃度，使用蝕刻ESCA(由ULVAC-PHI公司製造的Quantera)量測在深度方向上0至30nm的Ti、O及N的濃度分布(profile)，且計算各者在深度5nm至10nm處的含量。定義氧含量的平均為表面氧濃度。
(pH的量測)
表中的pH是藉由在室溫中(25℃)使用由HORIBA公司製造的F-51(商品名)量測所得到的值。
(蝕刻速率)
根據以下分類進行蝕刻速率(ER)的評估。
A 300Å/min或更高
B 200Å/min或更高且少於300Å/min
C 100Å/min或更高且少於200Å/min
D 50Å/min或更高且少於100Å/min
E 少於50Å/min
ER評估為分類D造成實際上蝕刻的問題。
ER評估為分類E實際上不可使用於蝕刻。
(表1中的注意事項)
測試號：C01至C04為比較例。
TMAH：氫氧化四甲基銨
DPG：二丙二醇
PG：丙二醇
PGM：丙二醇單甲基醚
EG：乙二醇
EGME：乙二醇單甲基醚
EGBE：乙二醇單丁基醚
WSOS：水溶性有機溶劑
氧濃度：基板的含TiN層的氧濃度
ER：蝕刻速率
從以上表示的結果，可以看出藉由半導體基板及根據本發明的蝕刻液的配方之間含TiN層的氧濃度的組合，可達成基板間性能不改變的的良好蝕刻性能。具體地說，在具有不同氧濃度的含TiN層的各基板之間達成良好的共平面蝕刻均勻性及蝕刻速率兩者。再者，可以看出具有相同氧濃度的各基板之間，pH為9.5或更高時的蝕刻展現更好的性能(參考測試201至204)。
已經參照本實施例描述我們的發明，我們的意圖是，除非另外特別說明，否則發明不受限於任何描述細節，而是應廣泛地理解其精神及範疇，如申請專利範圍中所設定的一般。
此申請案主張2012年7月20號在日本申請的專利申請案號第2012-161913號的優先權，其全部的內容援引併入本文中。
2‧‧‧含SiON層
3‧‧‧含SiOC層
4‧‧‧含Cu層
5‧‧‧介層窗
20‧‧‧半導體基板

Claims (20)

  1. 一種蝕刻方法，包括以下步驟：製備蝕刻液，包括水、鹼性化合物、以及氧化劑，所述蝕刻液的pH從8.5至14；以及將所述蝕刻液塗布在半導體基板中的含TiN層上，從而蝕刻所述含TiN層，所述含TiN層的表面氧含量為0.1莫耳%至10莫耳%，其中所述鹼性化合物是由式(I)所表示：N(R)4．OH 式(I)其中R表示取代基，且多個R可彼此相同或不相同。
  2. 如申請專利範圍第1項所述的蝕刻方法，其中所述鹼性化合物為氫氧化四甲基銨、氫氧化四乙基銨、或氫氧化四丙基銨。
  3. 如申請專利範圍第1項所述的蝕刻方法，其中所述氧化劑是過氧化氫、過硫酸銨、過硼酸、過醋酸、過碘酸、過氯酸、或其組合物。
  4. 如申請專利範圍第1項所述的蝕刻方法，其中第一層的蝕刻速率(R1)與第二層的蝕刻速率(R2)的蝕刻速率比(R1/R2)為30或更高。
  5. 如申請專利範圍第1項所述的蝕刻方法，其中所述含TiN層的所述表面氧含量是根據以下方法獲得： 使用蝕刻ESCA以量測自所述含TiN層的表面沿深度方向0至30nm的Ti、O、以及N的濃度分布，並以深度5nm至10nm的平均氧含量作為所述表面氧含量。
  6. 如申請專利範圍第1項所述的蝕刻方法，其中所述蝕刻是在40℃或更高的溫度進行。
  7. 如申請專利範圍第1項所述的蝕刻方法，其中所述蝕刻是藉由使用單一晶圓型處理裝置來進行。
  8. 如申請專利範圍第1項所述的蝕刻方法，包括以下步驟：混合第一液體及第二液體，從而得到所述蝕刻液，所述第一液體包括水及鹼性化合物，所述第二液體包括水及氧化劑；以及將所述蝕刻液適時地塗布在所述半導體基板上。
  9. 如申請專利範圍第1項所述的蝕刻方法，其中所述蝕刻液更包括水溶性有機溶劑。
  10. 一種蝕刻方法，包括以下步驟：製備蝕刻液，包括水、鹼性化合物、以及氧化劑，所述蝕刻液的pH從8.5至14；以及將所述蝕刻液塗布在半導體基板中的含TiN層上，從而蝕刻所述含TiN層，所述含TiN層的表面氧含量為0.1莫耳%至10莫耳%，其中所述含TiN層的所述表面氧含量是根據以下方法獲得：使用蝕刻ESCA以量測自所述含TiN層的表面沿深度方向0至30nm的Ti、O、以及N的濃度分布，並以深度5nm至10nm 的平均氧含量作為所述表面氧含量。
  11. 如申請專利範圍第10項所述的蝕刻方法，其中所述鹼性化合物是由式(I)所表示：N(R)4．OH 式(I)其中R表示取代基，且多個R可彼此相同或不相同。
  12. 如申請專利範圍第10項所述的蝕刻方法，其中所述鹼性化合物為氫氧化四甲基銨、氫氧化四乙基銨、或氫氧化四丙基銨。
  13. 如申請專利範圍第10項所述的蝕刻方法，其中所述氧化劑是過氧化氫、過硫酸銨、過硼酸、過醋酸、過碘酸、過氯酸、或其組合物。
  14. 如申請專利範圍第10項所述的蝕刻方法，其中第一層的蝕刻速率(R1)與第二層的蝕刻速率(R2)的蝕刻速率比(R1/R2)為30或更高。
  15. 如申請專利範圍第10項所述的蝕刻方法，其中所述蝕刻是在40℃或更高的溫度進行。
  16. 如申請專利範圍第10項所述的蝕刻方法，其中所述蝕刻是藉由使用單一晶圓型處理裝置來進行。
  17. 如申請專利範圍第10項所述的蝕刻方法，包括以下步驟：混合第一液體及第二液體，從而得到所述蝕刻液，所述第一液體包括水及鹼性化合物，所述第二液體包括水及氧化劑；以及將所述蝕刻液適時地塗布在所述半導體基板上。
  18. 如申請專利範圍第10項所述的蝕刻方法，其中所述蝕刻液更包括水溶性有機溶劑。
  19. 一種半導體基板製品的製造方法，包括藉由如申請專利範圍第1項至第18項所述的蝕刻方法來蝕刻所述半導體基板的所述含TiN層的蝕刻步驟。
  20. 一種半導體元件的製造方法，包括藉由使用根據申請專利範圍第19項所述的半導體基板製品的製造方法所得到的所述半導體基板製品來製造所述半導體元件的步驟。
TW102125786A 2012-07-20 2013-07-18 蝕刻方法和使用該方法的半導體基板製品以及半導體元件的製造方法 TWI594315B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012161913 2012-07-20

Publications (2)

Publication Number Publication Date
TW201411711A TW201411711A (zh) 2014-03-16
TWI594315B true TWI594315B (zh) 2017-08-01

Family

ID=49948944

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125786A TWI594315B (zh) 2012-07-20 2013-07-18 蝕刻方法和使用該方法的半導體基板製品以及半導體元件的製造方法

Country Status (7)

Country Link
US (1) US9558953B2 (zh)
EP (1) EP2875521B1 (zh)
JP (1) JP5960099B2 (zh)
KR (1) KR101630654B1 (zh)
CN (1) CN104428876A (zh)
TW (1) TWI594315B (zh)
WO (1) WO2014014125A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7220142B2 (ja) * 2017-03-31 2023-02-09 関東化学株式会社 チタン層またはチタン含有層のエッチング液組成物およびエッチング方法
CN110459468A (zh) * 2019-08-29 2019-11-15 上海华力集成电路制造有限公司 TiN薄膜的刻蚀方法
JP2022547312A (ja) * 2019-09-10 2022-11-11 フジフイルム エレクトロニック マテリアルズ ユー．エス．エー．， インコーポレイテッド エッチング組成物
US20240059968A1 (en) * 2022-08-18 2024-02-22 Fujifilm Electronic Materials U.S.A., Inc. Etching compositions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201221627A (en) * 2010-10-06 2012-06-01 Advanced Tech Materials Composition and process for selectively etching metal nitrides

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4111958A (en) * 1977-06-03 1978-09-05 Pfizer Inc. Ascorbic acid synthesis
FR2393815A1 (fr) * 1977-06-07 1979-01-05 Solvay Procede pour la polymerisation en suspension aqueuse du chlorure de vinyle
CA1042605A (en) * 1977-06-07 1978-11-21 Evin Industries Ltd. Outerwear
US4101180A (en) * 1977-06-13 1978-07-18 Rexnord Inc. Roller assembly
NO146602C (no) * 1977-06-13 1984-04-17 Dsm Resins Bv Vandig dispersjon av et lufttoerrende alkyd og anvendelse av dispersjonen som er vannbasert maling
DE2727052C2 (de) * 1977-06-15 1979-07-12 Sued-Chemie Ag, 8000 Muenchen Verfahren zum Reinigen von Tonsuspensionen mit hohem Feststoffgehalt
US4157268A (en) * 1977-06-16 1979-06-05 International Business Machines Corporation Localized oxidation enhancement for an integrated injection logic circuit
FR2395518A1 (fr) * 1977-06-22 1979-01-19 Comp Generale Electricite Connecteur pour fibre optique
EP0000137B1 (de) * 1977-06-25 1982-03-24 Hoechst Aktiengesellschaft Polyglykolester, Verfahren zu ihrer Herstellung und ihre Verwendung als oberflächenaktive Mittel
DE2860249D1 (en) * 1977-12-16 1981-01-29 Euratom Process for the production and separation of hydrogen iodide and sulphuric acid and their respective uses in the production of hydrogen and oxygen
JPH0364473A (ja) * 1989-04-25 1991-03-19 Varian Assoc Inc コールドウォールｃｖｄ反応器における窒化チタンの蒸着
JPH05121378A (ja) * 1991-10-29 1993-05-18 Sony Corp 半導体装置の製造方法
EP0711846A1 (en) * 1994-11-14 1996-05-15 Applied Materials, Inc. Titanium nitride deposited by chemical vapor deposition
JPH09162367A (ja) * 1995-12-08 1997-06-20 Fujitsu Ltd 半導体装置の製造方法
US5965465A (en) * 1997-09-18 1999-10-12 International Business Machines Corporation Etching of silicon nitride
JP2006093453A (ja) * 2004-09-24 2006-04-06 Siltronic Japan Corp アルカリエッチング液及びアルカリエッチング方法
US20060226122A1 (en) * 2005-04-08 2006-10-12 Wojtczak William A Selective wet etching of metal nitrides
KR101444468B1 (ko) * 2005-10-05 2014-10-30 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 에칭후 잔류물을 제거하기 위한 산화성 수성 세정제
JP5347237B2 (ja) * 2007-05-15 2013-11-20 三菱瓦斯化学株式会社 洗浄用組成物
US8802609B2 (en) * 2007-10-29 2014-08-12 Ekc Technology Inc Nitrile and amidoxime compounds and methods of preparation for semiconductor processing
CN101903988B (zh) * 2007-12-21 2013-07-31 和光纯药工业株式会社 蚀刻剂、蚀刻方法及蚀刻剂制备液
JP2009194028A (ja) * 2008-02-12 2009-08-27 Nsk Ltd エッチング方法
JP5037442B2 (ja) 2008-06-25 2012-09-26 東京応化工業株式会社 窒化チタン除去液、窒化チタン被膜の除去方法、及び窒化チタン除去液の製造方法
US8143164B2 (en) * 2009-02-09 2012-03-27 Intermolecular, Inc. Formation of a zinc passivation layer on titanium or titanium alloys used in semiconductor processing
JP5396514B2 (ja) * 2011-06-30 2014-01-22 富士フイルム株式会社 エッチング方法及びこれに用いられるエッチング液、これを用いた半導体基板製品の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201221627A (en) * 2010-10-06 2012-06-01 Advanced Tech Materials Composition and process for selectively etching metal nitrides

Also Published As

Publication number Publication date
US9558953B2 (en) 2017-01-31
TW201411711A (zh) 2014-03-16
CN104428876A (zh) 2015-03-18
KR20150031269A (ko) 2015-03-23
JP2014039020A (ja) 2014-02-27
EP2875521A4 (en) 2016-03-02
EP2875521A1 (en) 2015-05-27
KR101630654B1 (ko) 2016-06-15
WO2014014125A1 (en) 2014-01-23
US20150118860A1 (en) 2015-04-30
EP2875521B1 (en) 2020-03-11
JP5960099B2 (ja) 2016-08-02

Similar Documents

Publication Publication Date Title
TWI602905B (zh) 半導體基板的蝕刻液、使用其的蝕刻方法及半導體元件的製造方法
JP6063206B2 (ja) エッチング液、これを用いたエッチング方法及び半導体素子の製造方法
JP5396514B2 (ja) エッチング方法及びこれに用いられるエッチング液、これを用いた半導体基板製品の製造方法
JP6017273B2 (ja) 半導体基板のエッチング方法及び半導体素子の製造方法
KR20150004411A (ko) 에칭 방법, 이것을 사용한 반도체 기판 제품 및 반도체 소자의 제조방법, 및 에칭액 조제용 키트
JP7400898B2 (ja) 半導体デバイス用基板の洗浄液、半導体デバイス用基板の洗浄方法、半導体デバイス用基板の製造方法及び半導体デバイス用基板
TWI540626B (zh) 蝕刻方法及於其中使用的蝕刻液、使用其的半導體元件的製造方法
TWI594315B (zh) 蝕刻方法和使用該方法的半導體基板製品以及半導體元件的製造方法
WO2014115805A1 (ja) 半導体基板のエッチング方法、エッチング液及び半導体素子の製造方法並びにエッチング液のキット
JP6017275B2 (ja) 半導体基板のエッチング方法及び半導体素子の製造方法
TW202132541A (zh) 蝕刻液、蝕刻液之製造方法、被處理物之處理方法，及含有釕的配線之製造方法
TW201631122A (zh) 蝕刻液、蝕刻方法及半導體基板製品的製造方法