TW201405677A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW201405677A
TW201405677A TW102125648A TW102125648A TW201405677A TW 201405677 A TW201405677 A TW 201405677A TW 102125648 A TW102125648 A TW 102125648A TW 102125648 A TW102125648 A TW 102125648A TW 201405677 A TW201405677 A TW 201405677A
Authority
TW
Taiwan
Prior art keywords
sealing sheet
temperature
heating
concave portion
stage
Prior art date
Application number
TW102125648A
Other languages
English (en)
Inventor
Munehisa Mitani
Yuki Ebe
Yasunari Ooyabu
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201405677A publication Critical patent/TW201405677A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明之半導體裝置之製造方法包括：準備步驟，其準備形成有凹部之基板、配置於凹部內或其周邊之端子、及配置於凹部內之半導體元件；打線接合步驟，其以金屬線連接端子與半導體元件；壓接步驟，其於減壓環境下，使密封片材以與凹部周邊之上表面密接且與凹部之上表面相隔之方式壓接於基板上；及大氣解放步驟，其將基板與密封片材於大氣壓環境下解放。

Description

半導體裝置之製造方法 [與相關申請案之相互關係]
本申請案係主張2012年7月17日申請之日本專利申請No.2012-158945及2013年6月26日申請之日本專利申請No.2013-133413之優先權者，其揭示內容直接併入本案中。
本發明係關於一種半導體裝置之製造方法。
先前，已知有將發光二極體(LED，Light Emitting Diode)等半導體元件以樹脂密封。
例如，提出如下：於搭載LED晶片之LED晶片搭載基板之上設置具有包含聚矽氧樹脂的樹脂層之光半導體密封用片材，將光半導體密封用片材一面加熱一面相對於LED晶片搭載基板加壓，而以樹脂層密封LED晶片(例如，參照日本專利特開2010-123802號公報)。
然而，於日本專利特開2010-123802號公報中記載之方法中，當將以金屬線連接LED晶片與基板而成之LED晶片搭載基板(所謂之打線接合型)密封時，若將光半導體密封用片材相對於LED晶片搭載基板過度加壓，則有金屬線被樹脂層推壓而發生變形(傾倒)之情形。
若金屬線發生變形，則有金屬線與LED晶片或基板之連接斷裂之虞。
另一方面，若光半導體密封用片材之加壓不充分，則有於光半 導體密封用片材與LED晶片搭載基板之間產生空隙(void)之情形。
若產生空隙，則有無法將LED晶片搭載基板確實地密封之不良狀況。
因此，本發明之目的在於提供一種於密封半導體元件時可一面減少金屬線之變形一面抑制空隙之產生的半導體裝置之製造方法。
本發明之半導體裝置之製造方法之特徵在於包括：準備步驟，其準備形成有凹部之基板、配置於上述凹部內或其周邊之端子、及配置於上述凹部內之半導體元件；打線接合步驟，其以金屬線連接上述端子與上述半導體元件；壓接步驟，其於減壓環境下，使密封片材以與上述凹部周邊之上表面密接且與上述凹部之上表面相隔之方式壓接於基板上；及大氣解放步驟，其將上述基板與上述密封片材於大氣壓環境下解放。
又，本發明之半導體裝置之製造方法較佳為，於上述大氣解放步驟之後，進而包括2階段加熱步驟，即於第1溫度下進行加熱，其後，於溫度高於上述第1溫度之第2溫度下進行加熱。
又，本發明之半導體裝置之製造方法較佳為，上述第1溫度具有可上升至上述第2溫度之升溫溫度範圍。
又，本發明之半導體裝置之製造方法較佳為，上述2階段加熱步驟中，於上述第1溫度下進行加熱時，對上述密封片材進行機械加壓。
又，本發明之半導體裝置之製造方法較佳為，上述密封片材包含2階段熱硬化型樹脂，且於上述2階段加熱步驟中，當於上述第1溫度下進行加熱時，上述密封片材為B階段之狀態，當於上述第2溫度下進行加熱時，上述密封片材成為C階段之狀態。
又，本發明之半導體裝置之製造方法較佳為，於上述大氣解放步驟之後，進而包括加熱流體加壓步驟，對上述密封片材進行加熱及 流體加壓。
又，本發明之半導體裝置之製造方法較佳為，於上述壓接步驟中，上述密封片材之壓縮彈性模數為0.16MPa以下。
又，本發明之半導體裝置之製造方法較佳為，上述凹部之上述上表面至上述凹部周邊之上表面為止之長度為500μm以下。
根據本發明之半導體裝置之製造方法，於壓接步驟中，密封片材係以與凹部之上表面相隔之方式壓接。
因此，可降低壓接密封片材時之對金屬線之推壓力。
另一方面，於壓接步驟中，密封片材係於減壓環境下阻塞凹部周邊之上表面，故而於凹部中形成有經基板與密封片材所區劃密閉之減壓空間。
因此，於大氣壓解放步驟中，若進行大氣解放，則藉由減壓空間與大氣壓之差壓而將密封片材無間隙地填充於凹部中。
因此，可抑制基板與密封片材之間之空隙之產生。
其結果為，可一面減少金屬線之變形一面抑制空隙之產生。
1‧‧‧LED裝置
2‧‧‧基板
3‧‧‧端子
4‧‧‧LED
5‧‧‧金屬線
6‧‧‧密封片材
7‧‧‧凹部
8‧‧‧減壓空間
10‧‧‧凹部上表面
11‧‧‧周邊上表面
H1‧‧‧凹部之深度
H2‧‧‧凹部上表面之高度
H3‧‧‧密封片材之厚度
H4‧‧‧密封片材之上表面之高度
圖1係表示本發明之半導體裝置之製造方法的一實施形態之步驟圖，圖1(a)及圖1(b)表示準備形成有凹部之基板、配置於凹部之周邊之端子、及配置於凹部內之半導體元件的準備步驟，圖1(c)表示以金屬線連接端子與半導體元件之打線接合步驟，圖1(d)表示使密封片材對向配置於基板之上方之對向配置步驟。
圖2係繼圖1，表示本發明之半導體裝置之製造方法的一實施形態之步驟圖，圖2(e)表示在減壓環境下，使密封片材以與凹部周邊之上表面密接且與凹部之上表面相隔之方式壓接於基板上的壓接步驟， 圖2(f)表示將基板與密封片材於大氣壓環境下解放之大氣解放步驟，圖2(g)表示在大氣解放步驟之後，使密封片材硬化之硬化步驟。
圖3係表示圖1(b)所示之基板之平面圖。
圖4係表示圖1(b)所示之基板2之變形例。
圖1及圖2係表示本發明之半導體裝置之製造方法的一實施形態之步驟圖。圖3係表示圖1(b)所示之基板2之平面圖。
再者，當提及方向時，以水平配置基板2時之方向為基準，具體而言，以各圖所示之箭頭方向為基準。
再者，於圖1~圖4中，左右方向係第1方向，於圖2中，與左右方向正交之前後方向係第2方向。左側係第1方向一側，右側係第1方向另一側，前側係第2方向一側，後側係第2方向另一側。
本發明之半導體裝置之製造方法包括：準備步驟、打線接合步驟、壓接步驟(包含對向配置步驟)及大氣解放步驟。
[準備步驟]
準備步驟係準備配置有端子3及作為半導體元件之一例之發光二極體(以下，稱為LED4)的基板2之步驟。
如圖2所示，基板2形成為於面方向(前後左右方向)大致中央具有凹部7之俯視時呈大致矩形之平板形狀。
基板2係由例如鋁等金屬材料、例如氧化鋁等陶瓷材料、例如聚醯亞胺等樹脂材料等通常用作半導體裝置之基板之材料所形成。
又，基板2可由上述材料一體地形成，或者亦能以如下方式由2種以上之材料形成：包括包含上述材料之平板、與以包圍平板之上表面中央之方式設置之配線電路基板，且經配線電路基板所包圍之部分以凹部7之形式形成。
基板2之1邊之長度例如為1mm以上，又，亦例如為1000mm以下。
又，基板2之厚度例如為0.7mm以上、較佳為0.9mm以上，又，亦例如為10mm以下、較佳為5mm以下。
凹部7係於基板2之上表面，以俯視時呈正方形狀地朝向下方凹下之方式形成(參照圖1(a))，且藉由凹部7之周邊中基板2之除凹部7以外之部分(周邊)而將四方(前後左右方向)無間隙地包圍。
凹部7之1邊之長度例如為0.8mm以上、較佳為1mm以上，又，亦例如為300mm以下、較佳為100mm以下。
凹部7之深度H1(於上下方向上，凹部7之周邊之上表面(以下，稱為周邊上表面11)至凹部7之上表面(以下，稱為凹部上表面10)為止之長度)例如為1000μm以下、較佳為500μm以下、更佳為200μm以下、尤佳為170μm以下，又，亦例如為10μm以上、較佳為50μm以上。
又，凹部7之深度H1係相對於基板2之厚度，例如為90%以下、較佳為80%以下，又，亦例如為10%以上、較佳為20%以上。
於基板2上配置有複數個端子3、與複數個LED4。
端子3係於基板2之周邊上表面11，分別設置於夾持凹部7而彼此對向之2邊之附近。
具體而言，於左右方向中之凹部7之左側之周邊上表面11，於前後方向上隔開間隔地配置有複數個(3個)，與此對應，於左右方向中之凹部7之右側之周邊上表面11，於前後方向上隔開間隔地配置有複數個(3個)。
對各端子3供給來自外部電源之電力。
LED4係於基板2之凹部7內，於左右方向上彼此隔開間隔地並列配置複數個(3個)，於前後方向上彼此隔開間隔地並列配置複數行(3行)。
LED4形成為俯視時呈大致矩形之平板形狀，且於上表面具備端子(未圖示)。
LED4之1邊之長度例如為0.05mm以上、較佳為0.1mm以上，又，亦例如為10mm以下、較佳為5mm以下。
LED4之厚度例如為5μm以上、較佳為10μm以上，又，亦例如為2000μm以下、較佳為1,000μm以下。
又，LED4之厚度係相對於凹部7之深度H1，例如為90%以下、較佳為80%以下。
LED4之前後方向及左右方向上之間隔例如為0.1mm以上、較佳為1mm以上，又，亦例如為50mm以下、較佳為5mm以下。
於俯視時，複數個LED4所佔之面積之總和係相對於凹部7之面積，例如為0.01%以上、較佳為0.1%以上，又，亦例如為99.99%以下、較佳為99.9%以下。
[打線接合步驟]
打線接合步驟係以金屬線5連接端子3與LED4之步驟。
金屬線5分別對應於複數個LED4而設置有複數個。
作為金屬線5之材料，例如，可列舉金、銀、銅等用作半導體之打線接合材之材料，就耐腐蝕性之觀點而言，較佳可列舉金。
金屬線5係由上述材料形成為線狀，金屬線5之線徑(粗細)例如為10μm以上、較佳為30μm以上，又，亦例如為100μm以下、較佳為50μm以下。
若金屬線5之線徑未達上述範圍，則有金屬線5之強度降低而較易發生變形之情形。又，若金屬線5之線徑超過上述範圍，則有半導體裝置之成本變高之情形、將來自LED4之發光遮斷之面積增加之情形。
藉由金屬線5而將左端之LED4之上表面之端子、與於左右方向上 對應之左側之端子3電性連接。
又，藉由金屬線5而將右側之LED4之上表面之端子、與於左右方向上對應之右側之端子3電性連接。
又，藉由金屬線5而將於左右方向上彼此鄰接之LED4之上表面之端子彼此電性連接。
藉由此種連接而將LED4與端子3、或者LED4彼此電性連接之金屬線5係以於前後方向上隔開間隔地排列3行之方式配置。
金屬線5係如圖1(b)所示，於連接LED4與端子3之狀態時彎折或彎曲而形成為大致弧形狀(例如，三角弧形狀、四角弧形狀、圓弧形狀等)，且彎折之金屬線5之頂點係配置於較周邊上表面11更上方。
於此種打線接合步驟後，若對複數個端子3供給來自外部電源之電力，則複數個LED4發光。
[壓接步驟]
壓接步驟係於減壓環境下，使密封片材6以與周邊上表面11密接且與凹部上表面10相隔之方式壓接於基板2上之步驟。
密封片材6係由含有密封樹脂之密封樹脂組合物所形成。
作為密封樹脂，可列舉：例如，藉由加熱而塑化之熱塑性樹脂；例如，藉由加熱而硬化之熱硬化性樹脂；例如，藉由活性能量射線(例如，紫外線、電子束等)之照射而硬化之活性能量射線硬化性樹脂等。
作為熱塑性樹脂，例如可列舉：乙酸乙烯酯樹脂、乙烯-乙酸乙烯酯共聚物(EVA，Ethylene-Vinyl Acetate Copolymers)、氯乙烯樹脂、EVA-氯乙烯樹脂共聚物等。
作為熱硬化性樹脂及活性能量射線硬化性樹脂，例如可列舉：聚矽氧樹脂、環氧樹脂、聚醯亞胺樹脂、酚樹脂、脲樹脂、三聚氰胺樹脂、不飽和聚酯樹脂等。
作為該等密封樹脂，較佳可列舉熱硬化性樹脂。
作為包含熱硬化性樹脂之樹脂組合物，例如可列舉2階段熱硬化型樹脂組合物、1階段熱硬化型樹脂組合物等，較佳可列舉2階段熱硬化型樹脂組合物。
作為2階段熱硬化型樹脂組合物，例如可列舉2階段硬化型聚矽氧樹脂組合物、2階段硬化型環氧樹脂組合物等，較佳可列舉2階段硬化型聚矽氧樹脂組合物。
作為1階段熱硬化型樹脂組合物，例如可列舉1階段硬化型聚矽氧樹脂組合物、1階段硬化型環氧樹脂組合物等，較佳可列舉1階段硬化型聚矽氧樹脂組合物。
所謂2階段硬化型聚矽氧樹脂組合物，係具有2階段之反應機制，且於第1階段之反應中進行B階段化(半硬化)、於第2階段之反應中進行C階段化(最終硬化)之熱硬化性聚矽氧樹脂組合物。
再者，B階段係密封樹脂組合物可溶於溶劑之A階段、與已最終硬化之C階段之間之狀態，係稍微進行硬化及凝膠化，雖於溶劑中膨脹但未完全溶解，雖藉由加熱而軟化但未熔融之狀態。
作為2階段硬化型聚矽氧樹脂組合物之未硬化體(第1階段之硬化前)，例如可列舉縮合反應/加成反應硬化型聚矽氧樹脂組合物。
縮合反應/加成反應硬化型聚矽氧樹脂組合物係藉由加熱而可進行縮合反應及加成反應之熱硬化性聚矽氧樹脂組合物，更具體而言，係藉由加熱而進行縮合反應，從而可成為B階段(半硬化)，繼而，藉由進一步之加熱而進行加成反應(具體而言，例如，矽氫化反應)，從而可成為C階段(最終硬化)之熱硬化性聚矽氧樹脂組合物。
作為此種縮合反應/加成反應硬化型聚矽氧樹脂組合物，可列舉：例如，含有矽烷醇基兩封端之聚矽氧烷、含烯基之三烷氧基矽烷、有機氫化矽氧烷、縮合觸媒及矽氫化觸媒之第1縮合反應/加成反 應硬化型聚矽氧樹脂組合物；例如，含有矽烷醇基兩封端之聚矽氧烷、含乙烯系不飽和烴基之矽化合物(以下，稱為乙烯系矽化合物)、含環氧基之矽化合物、有機氫化矽氧烷、縮合觸媒及加成觸媒(矽氫化觸媒)之第2縮合反應/加成反應硬化型聚矽氧樹脂組合物；例如，含有兩封端矽烷醇基型聚矽氧油、含烯基之二烷氧基烷基矽烷、有機氫化矽氧烷、縮合觸媒及矽氫化觸媒之第3縮合反應/加成反應硬化型聚矽氧樹脂組合物；例如，含有於1分子中至少具有2個烯基矽烷基之有機聚矽氧烷、於1分子中至少具有2個氫矽烷基之有機聚矽氧烷、矽氫化觸媒及硬化延遲劑之第4縮合反應/加成反應硬化型聚矽氧樹脂組合物；例如，含有於1分子中併有至少2個乙烯系不飽和烴基與至少2個氫矽烷基之第1有機聚矽氧烷、不含乙烯系不飽和烴基且於1分子中至少具有2個氫矽烷基之第2有機聚矽氧烷、矽氫化觸媒及矽氫化抑制劑之第5縮合反應/加成反應硬化型聚矽氧樹脂組合物；例如，含有於1分子中併有至少2個乙烯系不飽和烴基與至少2個矽烷醇基之第1有機聚矽氧烷、不含乙烯系不飽和烴基且於1分子中至少具有2個氫矽烷基之第2有機聚矽氧烷、矽氫化抑制劑、及矽氫化觸媒之第6縮合反應/加成反應硬化型聚矽氧樹脂組合物；例如，含有矽化合物、及硼化合物或鋁化合物之第7縮合反應/加成反應硬化型聚矽氧樹脂組合物；例如，含有聚鋁氧烷及矽烷偶合劑之第8縮合反應/加成反應硬化型聚矽氧樹脂組合物等。
該等縮合反應/加成反應硬化型聚矽氧樹脂組合物可單獨使用或併用2種以上。
作為縮合反應/加成反應硬化型聚矽氧樹脂組合物，較佳可列舉第4縮合反應/加成反應硬化型聚矽氧樹脂組合物。
第4縮合反應/加成反應硬化型聚矽氧樹脂組合物係於日本專利特開2011-219597號公報等中所記載，例如，含有二甲基乙烯基矽烷基 封端之聚二甲基矽氧烷、三甲基矽烷基封端之二甲基矽氧烷-甲基氫矽氧烷共聚物、鉑-二乙烯基四甲基二矽氧烷錯合物及氫氧化四甲基銨等。
另一方面，所謂1階段硬化型聚矽氧樹脂組合物，係具有1階段之反應機制，且於第1階段之反應中進行最終硬化之熱硬化性聚矽氧樹脂組合物。
作為1階段硬化型聚矽氧樹脂組合物，例如，可列舉加成反應硬化型聚矽氧樹脂組合物等。
加成反應硬化型聚矽氧樹脂組合物係例如，含有成為主劑之含乙烯系不飽和烴基之聚矽氧烷、與成為交聯劑之有機氫化矽氧烷。
作為含乙烯系不飽和烴基之聚矽氧烷，例如可列舉：含烯基之聚二甲基矽氧烷、含烯基之聚甲基苯基矽氧烷、含烯基之聚二苯基矽氧烷等。
於加成反應硬化型聚矽氧樹脂組合物中，通常以各自之封裝提供含乙烯系不飽和烴基之聚矽氧烷、與有機氫化矽氧烷。具體而言，以含有主劑(含乙烯系不飽和烴基之聚矽氧烷)之A液、與含有交聯劑(有機氫化矽氧烷)之B液之兩種液體之形式提供。再者，兩者之加成反應所必需之公知之觸媒被添加至含乙烯系不飽和烴基之聚矽氧烷中。
此種加成反應硬化型聚矽氧樹脂組合物係將主劑(A液)與交聯劑(B液)混合而製備混合液，於由混合液成形為上述密封片材6之形狀之步驟中，含乙烯系不飽和烴基之聚矽氧烷與有機氫化矽氧烷進行加成反應，加成反應硬化型聚矽氧樹脂組合物硬化，而形成聚矽氧彈性體(硬化體)。
此種密封樹脂之調配比率係相對於密封樹脂組合物100質量份，例如為20質量份以上、較佳為50質量份以上，又，亦例如為99.9質量 份以下、較佳為99.5質量份以下。
再者，於密封樹脂組合物中，視需要能以適當之比率含有螢光體、填充劑。
作為螢光體，例如，可列舉可將藍色光轉換為黃色光之黃色螢光體等。作為此種螢光體，例如可列舉：於複合金屬氧化物或金屬硫化物等中摻雜例如鈰(Ce)或銪(Eu)等金屬原子而成之螢光體。
具體而言，作為螢光體，可列舉：例如，Y3Al5O12：Ce(YAG(釔-鋁-石榴石)：Ce)、(Y，Gd)3Al5O12：Ce、Tb3Al3O12：Ce、Ca3Sc2Si3O12：Ce、Lu2CaMg2(Si，Ge)3O12：Ce等具有石榴石型晶體結構之石榴石型螢光體；例如，(Sr，Ba)2SiO4：Eu、Ca3SiO4Cl2：Eu、Sr3SiO5：Eu、Li2SrSiO4：Eu、Ca3Si2O7：Eu等矽酸鹽螢光體；例如，CaAl12O19：Mn、SrAl2O4：Eu等鋁酸鹽螢光體；例如，ZnS：Cu，Al、CaS：Eu、CaGa2S4：Eu、SrGa2S4：Eu等硫化物螢光體；例如，CaSi2O2N2：Eu、SrSi2O2N2：Eu、BaSi2O2N2：Eu、Ca-α-SiAlON等氮氧化物螢光體；例如，CaAlSiN3：Eu、CaSi5N8：Eu等氮化物螢光體；例如，K2SiF6：Mn、K2TiF6：Mn等氟化物系螢光體等。較佳可列舉石榴石型螢光體，進而較佳可列舉Y3Al5O12：Ce。
作為螢光體之形狀，例如，可列舉球狀、板狀、針狀等。就流動性之觀點而言，較佳可列舉球狀。
螢光體之最大長度之平均值(於球狀之情形時，平均粒徑)例如為0.1μm以上、較佳為1μm以上，又，亦例如為200μm以下、較佳為100μm以下。
螢光體之調配比率係相對於密封樹脂組合物100質量份，例如為0.1質量份以上、較佳為0.5質量份以上，亦例如為80質量份以下、較佳為50質量份以下。
作為填充劑，例如，可列舉聚矽氧微粒子、玻璃、氧化鋁、二 氧化矽(熔融二氧化矽、結晶性二氧化矽、超微粉無定型二氧化矽或疏水性超微粉二氧化矽等)、氧化鈦、氧化鋯、滑石、黏土、硫酸鋇等，該等填充劑可單獨使用或併用2種以上。較佳可列舉聚矽氧微粒子、二氧化矽。
填充劑之調配比率係相對於密封樹脂組合物100質量份，例如為0.1質量份以上、較佳為0.5質量份以上，又，亦例如為80質量份以下、較佳為50質量份以下。
又，於密封樹脂組合物中，例如，能以適當之比率添加改性劑、界面活性劑、染料、顏料、防變色劑、紫外線吸收劑等公知之添加物。
密封片材6係於熱硬化性聚矽氧樹脂組合物為2階段硬化型聚矽氧樹脂組合物之情形時，包含2階段硬化型聚矽氧樹脂組合物之1階段硬化體，又，於熱硬化性聚矽氧樹脂組合物為1階段硬化型聚矽氧樹脂組合物之情形時，包含1階段硬化型聚矽氧樹脂組合物之未硬化體(硬化前)。
密封片材6尤佳為2階段硬化型聚矽氧樹脂組合物之1階段硬化體。
於形成密封片材6中，例如，將上述密封樹脂組合物(視需要含有螢光劑或填充劑等)於未圖示之剝離膜之上藉由流延、旋轉塗佈、輥塗等方法塗佈成適當之厚度，視需要進行加熱。藉此，可形成片狀之密封片材6。
該密封片材6之23℃時之壓縮彈性模數例如為2.0MPa以下、較佳為1.6MPa以下、更佳為0.8MPa以下、尤佳為0.5MPa以下，又，亦例如為0.01MPa以上、較佳為0.04MPa以上。
只要密封片材6之壓縮彈性模數為上述上限以下，便可保證柔軟性。另一方面，只要密封片材6之壓縮彈性模數為下限以上，便可埋 設LED4。
又，密封片材6之大小形成為將複數個LED4、及複數個金屬線5一起密封並且能夠阻塞凹部7之尺寸。
具體而言，密封片材6之前後方向長度例如為凹部7之前後方向長度以上，又，例如為基板2之前後方向長度以下。
又，密封片材6之左右方向長度例如為凹部7之左右方向長度以上，又，例如為基板2之左右方向長度以下。
具體而言，如圖3之假想線所示，密封片材6形成為俯視時呈矩形之片狀。
又，密封片材6之厚度例如為100μm以上、較佳為300μm以上、更佳為400μm以上，又，亦例如為2000μm以下、較佳為1000μm以下。
又，密封片材6之厚度H3如圖1(d)所示，相對於凹部7之深度H1，例如為50%以上、較佳為80%以上、更佳為100%以上，又，亦例如為900%以下、較佳為700%以下、更佳為400%以下。
於壓接步驟中，首先，使密封片材6隔開間隔地對向配置於基板2之上側，並投入至真空壓製機等之真空腔室內。
進而，對真空腔室內進行減壓。具體而言，將真空腔室內藉由真空泵(減壓泵)等排氣。
然後，如圖2(e)所示，一面使真空腔室內為減壓環境，一面藉由真空壓製機之壓製機等使密封片材6壓接於基板2上。
壓接步驟中之減壓環境例如為300Pa以下、較佳為100Pa以下、尤佳為50Pa以下。
又，於壓接步驟中之壓接中，控制密封片材6向基板2側(下側)壓入(壓接)之量(以下，稱為壓入量)。
藉由控制壓入量而調整為密封片材6之下表面與周邊上表面11密 接且與凹部上表面10相隔。
具體而言，以藉由下述式所示之壓入量為負、且壓入量之絕對值小於凹部7之深度H1之方式調整密封片材6。
壓入量=(以基板2之底面為基準之凹部上表面10之高度H2+壓接步驟前之密封片材6之厚度H3)-壓接步驟後之以基板2之底面為基準之密封片材6之上表面之高度H4
若壓入量為正，則密封片材6被過度推壓至壓接步驟後之密封片材6之厚度(H4-H2)變得薄於壓接步驟前之密封片材6的厚度H3，從而使密封片材6與凹部上表面10密接。相對於此，若壓入量為負，則調整為密封片材6與凹部上表面10相隔。
若壓入量之絕對值大於凹部7之深度H1，則密封片材6之下表面未與周邊上表面11密接，而無法以密封片材6阻塞凹部7。相對於此，若壓入量之絕對值小於凹部7之深度H1，則調整為密封片材6與周邊上表面11密接。
又，壓入量(H2+H3-H4)之絕對值係相對於凹部7之深度H1，例如為未達100%、較佳為95%以下，又，亦例如為超過0%、較佳為10%以上。
壓接步驟之溫度例如為0℃以上、較佳為15℃以上，又，亦例如為60℃以下、較佳為35℃以下。
又，於壓接步驟中，視需要將密封片材6於壓下(壓入)之狀態下保持。
保持時間例如為5秒以上、較佳為10秒以上，又，為10分鐘以下、較佳為5分鐘以下。
藉由壓接步驟而如圖2(e)所示，於凹部7中形成有經基板2與密封片材6所區劃密閉之減壓空間8。
[大氣解放步驟]
大氣解放步驟係將基板2與密封片材6於大氣壓環境下解放之步驟。
於壓接步驟之後，藉由大氣解放步驟而使密封片材6以追隨凹部7之形狀之方式密接。
具體而言，停止真空泵之運轉，將真空腔室內大氣解放。
於是，藉由減壓空間8與大氣壓之差壓，而將密封片材6之上表面朝向下方推壓，且密封片材6之下表面以追隨凹部7之形狀之方式發生變形，從而與凹部7之上表面密接。
藉由大氣壓解放步驟，獲得作為以密封片材6與凹部7密接之方式密封LED4之半導體裝置之一例的LED裝置1。
[硬化步驟]
於LED裝置1之製造中，視需要(於密封片材6為熱硬化性樹脂或活性能量射線硬化性樹脂之情形時)如圖2(g)所示，使密封片材6硬化。
於密封樹脂為熱硬化性樹脂之情形時，藉由加熱而使密封片材6硬化。
又，於密封樹脂為活性能量射線硬化性樹脂之情形時，藉由自上方照射活性能量射線而使密封片材6硬化。
[2階段加熱步驟]
於密封片材6由包含2階段熱硬化型樹脂之密封樹脂組合物所形成之情形時，較佳為藉由2階段加熱步驟而使密封片材6硬化。
2階段加熱步驟係於大氣解放步驟之後，對密封片材6於第1溫度下進行加熱，其後，於溫度高於第1溫度之第2溫度下進行加熱之步驟。
第1溫度係上述密封片材6之2階段熱硬化型樹脂未完全硬化之溫度，且於密封片材6由含有縮合/加成反應硬化型聚矽氧樹脂之密封樹 脂組合物所形成之情形時，係未進行加成反應(矽氫化反應)之溫度。
具體而言，例如為80℃以上、較佳為100℃以上，又，亦例如為150℃以下、較佳為135℃以下。
又，第1溫度係由上述範圍選擇之定溫(一定溫度)。
又，第1溫度下之加熱時間例如為5分鐘以上、較佳為10分鐘以上，又，亦例如為1小時以下、較佳為0.8小時以下。
第2溫度係上述密封片材6之2階段熱硬化型樹脂完全硬化之溫度，且於密封片材6由含有縮合/加成反應硬化型聚矽氧樹脂之密封樹脂組合物所形成之情形時，係進行加成反應(矽氫化反應)之溫度。
具體而言，例如為135℃以上、較佳為150℃以上，又，亦例如為200℃以下、較佳為180℃以下。
又，第2溫度下之加熱時間例如為0.1小時以上、較佳為0.5小時以上，又，亦例如為20小時以下、較佳為10小時以下。
於埋設LED4之密封片材6由包含2階段熱硬化型樹脂之密封樹脂組合物所形成之情形時，藉由此種第1溫度下之加熱，密封片材6一面保持B階段一面緩和壓接步驟之殘留應力，藉由上述第2溫度下之加熱，密封片材6完全硬化(最終硬化)而成為C階段。
又，亦於熱硬化性樹脂由含有1階段硬化型聚矽氧樹脂之密封樹脂組合物所形成之情形時，密封片材6藉由上述加熱，完全硬化(最終硬化)而成為C階段。
已硬化(完全硬化)之密封片材6具有可撓性，具體而言，23℃時之壓縮彈性模數例如為1MPa以上、較佳為1.2MPa以上，又，亦例如為15MPa以下、較佳為10MPa以下。
只要密封片材6之壓縮彈性模數為上述上限以下，便可確實地保證可撓性。只要密封片材6之壓縮彈性模數為上述下限以上，便可確實地保證金屬線保護性能。
以此種方式，完成LED裝置1之製造。
[作用效果]
根據該LED裝置1之製造方法，於壓接步驟中，密封片材6係以與凹部上表面10相隔之方式進行壓接。
因此，可降低密封片材6進行壓接時之對金屬線5之推壓力。
另一方面，於壓接步驟中，密封片材6係於減壓環境下阻塞周邊上表面11，故而於凹部7中形成有經基板2與密封片材6所區劃密閉之減壓空間8。
於大氣壓解放步驟中，若解放大氣壓，則藉由減壓空間8與大氣壓之差壓而將密封片材6無間隙地填充於凹部7中。
因此，可抑制基板2與密封片材6之間之空隙之產生。
其結果為，可一面減少金屬線5之變形一面抑制空隙之產生。
又，該LED裝置1之製造方法係於密封片材6含有包含2階段熱硬化型樹脂之密封樹脂組合物之情形時，於大氣解放步驟之後包括2階段加熱步驟，即於第1溫度下進行加熱，其後，於溫度高於第1溫度之第2溫度下進行加熱。
於2階段加熱步驟中，當於第1溫度下進行加熱時，密封片材6為B階段之狀態，當於第2溫度下進行加熱時，密封片材6成為C階段之狀態。
因此，密封片材6係於在第1溫度下進行加熱時，緩和壓接步驟之殘留應力，並抑制密封片材6之下表面與凹部上表面10之間之空隙之產生，並且於在第2溫度下進行加熱時，可確實地硬化。
又，於該LED裝置1之製造方法中，於壓接步驟中，只要密封片材6之壓縮彈性模數為0.16MPa以下，不對金屬線5施加過度之推壓力便可進行密封。
又，於該LED裝置1之製造方法中，只要凹部7之深度H1(上下方 向中之凹部上表面10至周邊上表面11為止之長度)為500μm以下，便可於壓接步驟及大氣解放步驟中，使密封片材6追隨凹部7之形狀確實地密接。
[第1溫度]
於上述實施形態中，雖將第1溫度設定為定溫，但並不限定於此，例如，第1溫度亦可具有溫度範圍，具體而言，第1溫度亦可具有上升至第2溫度之升溫溫度範圍。
將密封片材6投入至溫度為室溫(20~25℃左右)之乾燥機，繼而，以乾燥機內之溫度達到第2溫度之方式將乾燥機升溫。於該情形時，第1溫度為20℃以上、進而25℃以上且未達第2溫度之溫度範圍。第1溫度中之升溫速度例如為1℃/分鐘以上、較佳為2℃/分鐘以上，又，例如為30℃/分鐘以下、較佳為20℃/分鐘以下。又，第1溫度中之升溫時間例如為4分鐘以上、較佳為5分鐘以上，又，例如為120分鐘以下、較佳為60分鐘以下。
或者亦可將密封片材6投入至設定為上述實施形態中之定溫、具體而言選自例如為80℃以上、較佳為100℃以上且例如為150℃以下、較佳為135℃以下之定溫的乾燥機，並於維持定溫特定時間之後，以乾燥機內之溫度達到第2溫度之方式將乾燥機升溫。維持定溫之時間例如為3分鐘以上、較佳為5分鐘以上，又，例如為300分鐘以下、較佳為180分鐘以下。又，升溫速度例如為1℃/分鐘以上、較佳為2℃/分鐘以上，又，例如為30℃/分鐘以下、較佳為20℃/分鐘以下。升溫時間例如為1分鐘以上、較佳為2分鐘以上，又，例如為120分鐘以下、較佳為60分鐘以下。
藉由使第1溫度具有上升至第2溫度之升溫溫度範圍，而可提高生產效率。
[機械加壓]
於上述各實施形態之硬化步驟中，於密封片材6由包含熱硬化性樹脂之密封樹脂組合物所形成之情形時，亦可一面對密封片材6進行加熱，進而一面對密封片材6進行機械加壓。具體而言，於上述溫度中，對密封片材6進行加熱及機械加壓(加熱-機械加壓)。
於對密封片材6進行加熱及機械加壓時，如圖2(g)之假想線所示，例如，使用具備配備有加熱器12之平板9之熱壓裝置10(即機械加熱-機械加壓裝置10)、或者配備有具備平板9之加壓裝置10之附有加壓裝置之乾燥機13(流體加熱-機械加壓裝置13)等加熱-機械加壓裝置。再者，加熱-機械加壓裝置與藉由靜壓而對密封片材6進行加壓之高壓釜(下述)不同，係藉由物理性之接觸而對密封片材6進行加壓之加壓裝置。
更具體而言，於密封片材6由包含2階段熱硬化型樹脂之密封樹脂組合物所形成之情形、且採用2階段加熱步驟之情形、且使用機械加熱-機械加壓裝置10之情形時，藉由利用加熱器12預先設定為第1溫度之平板9將密封片材6夾持並進行機械加壓，繼而，藉由加熱器12將平板9設定為第2溫度。或者藉由室溫之平板9將密封片材6夾持並進行機械加壓，繼而，於第1溫度(升溫溫度範圍)內，藉由加熱器12對平板9如上所述進行升溫，從而使平板9達到第2溫度。
又，於密封片材6由包含2階段熱硬化型樹脂之密封樹脂組合物所形成之情形、且採用2階段加熱步驟之情形、且使用流體加熱-機械加壓裝置13之情形時，於預先設定為第1溫度之流體加熱-機械加壓裝置13內，藉由流體加熱-機械加壓裝置13內之加壓裝置10將密封片材6夾持並進行機械加壓，其後，將流體加熱-機械加壓裝置13設定為第2溫度(進行流體加熱)。或者於室溫之流體加熱-機械加壓裝置13內，藉由加壓裝置10將密封片材6夾持並進行機械加壓，其後，對乾燥機進 行升溫，將流體加熱-機械加壓裝置13設定為第2溫度(進行流體加熱)。
再者，於流體加熱-機械加壓裝置13中，乾燥機內之氣體及/或液體成為熱媒，而對密封片材6進行加熱。
又，於上述說明中，於2階段加熱步驟中之第1溫度及第2溫度之兩者內對密封片材6進行機械加壓，但亦可例如僅於2階段加熱步驟中之第1溫度內進行機械加壓而於第2溫度內不進行機械加壓，即，於常壓環境下對密封片材6進行加熱。
具體而言，將於第1溫度內經機械加壓之密封片材6自機械加熱加壓裝置中取出，並投入至預先設定為第2溫度之乾燥機。尤其是於使用附有加壓裝置之乾燥機13之情形時，將於第1溫度內經機械加壓之密封片材6解除平板9之夾持，並於該狀態下將附有加壓裝置之乾燥機13設定為第2溫度。
較佳為僅於第1溫度內實施機械加壓。
藉此，可提高生產效率。
[加熱流體加壓步驟]
於上述實施形態中，雖於圖2(g)所示之硬化步驟中實施使用加熱-機械加壓裝置之2階段加熱步驟，但於密封片材6由含有熱硬化性樹脂之密封樹脂組合物所形成之情形時，亦可藉由加熱流體加壓步驟而使密封片材6硬化。
加熱流體加壓步驟係於大氣解放步驟之後，對密封片材6進行加熱及流體加壓之加熱流體加壓步驟。於加熱流體加壓步驟中，例如使用高壓釜等之於高壓高溫環境下進行處理之高壓高溫環境下處理裝置23(流體加熱-流體加壓裝置)等。高壓高溫環境下處理裝置23係利用成為熱媒及加壓介質之流體(氣體及/或液體)之靜壓的加熱加壓裝置。更具體而言，加熱流體加壓步驟係於大氣解放步驟之後，藉由高壓釜對 密封片材6進行流體加熱及流體加壓。
於該情形時，密封片材6係自等方向起均勻地一面進行加壓一面進行加熱，故而與2階段加熱步驟相比，可更進一步確實地抑制空隙之產生。
因此，只要凹部深度H1為500μm以下，便可抑制密封片材6之下表面與凹部上表面10之間之空隙產生。
[其他變形例]
又，於上述實施形態中，使基板2形成為俯視時呈大致矩形狀，但作為基板2之形狀，並不限定於上述俯視時呈大致矩形狀，例如，亦可為俯視時呈大致圓形狀、俯視時呈大致多角形狀等。
又，於上述實施形態中，使凹部7形成為俯視時呈正方形狀，但作為凹部7之形狀，並不限定於上述俯視時呈正方形狀，例如，亦可為大致矩形、大致圓形、大致長孔、其他形狀等。
又，於上述實施形態中，於基板2上形成1個凹部7，但凹部7之數量並無特別限定，亦可多於上述實施形態。
又，於上述實施形態中，將端子3配置於周邊上表面11上，但如圖4所示，亦可於在左右方向上最外側之LED4之進而外側中之凹部上表面10(凹部7內)配置端子3。
又，於上述實施形態中，將LED4每3個地配置成3行，但LED4之數量並無特別限定，可為1個，又，亦可多於上述實施形態。
又，於上述實施形態中，彎折之金屬線5之頂點之高度高於周邊上表面11，但亦可低於周邊上表面11。
又，於上述實施形態中，如圖3所示，使密封片材6形成為俯視時呈大致矩形之片狀，但作為密封片材6之形狀，並不限定於上述俯視時呈大致矩形狀，依據基板2之形狀或LED4之配置適當設定，例如，亦可為俯視時呈大致圓形狀、俯視時呈大致多角形狀等。
又，於上述實施形態中，作為本發明中之半導體元件而以LED4為一例進行說明，但例如，雖未圖示但亦可使該等為電子元件。
電子元件係將電能轉換為除光以外之能量、具體而言為信號能量等之半導體元件，具體而言，可列舉電晶體、二極體等。電子元件之尺寸係根據用途及目的適當選擇。
於該情形時，密封片材6含有密封樹脂作為必需成分，含有填充劑作為任意成分。作為填充劑，進而可列舉碳黑等黑色顏料等。填充劑之調配比率係相對於密封樹脂100質量份，例如為5質量份以上、較佳為10質量份以上，又，亦例如為99質量份以下、較佳為95質量份以下。
又，密封片材6之物性(具體而言，壓縮彈性模數等)係與上述實施形態之密封片材6之物性相同。
[實施例]
以下，基於各實施例及各比較例說明本發明，但本發明並不受該等實施例等任何限定。
實施例1
[準備步驟及打線接合步驟]
準備形成有凹部(深度H1為163μm、1邊為10mm之俯視時呈正方形狀)且於凹部之周邊配置有6個端子之基板(參照圖1(a))，於凹部之上表面配置9個LED(參照圖1(b))。各LED間之間隔為1.5mm。
繼而，以金屬線連接LED之端子、與對應於此之基板側之端子。又，以金屬線連接鄰接之LED之端子(參照圖1(c))，獲得安裝有LED之基板。
[密封片材之形成]
混合二甲基乙烯基矽烷基封端之聚二甲基矽氧烷(乙烯基矽烷基當量0.071mmol/g)20g(1.4mmol乙烯基矽烷基)、三甲基矽烷基封端 之聚二甲基矽氧烷-甲基氫矽氧烷共聚物(氫矽烷基當量4.1mmol/g)0.40g(1.6mmol氫矽烷基)、鉑-二乙烯基四甲基二矽氧烷錯合物(矽氫化觸媒)之二甲苯溶液(鉑濃度2質量%)0.036mL(1.9μmol)、及氫氧化四甲基銨(TMAH，硬化延遲劑)之甲醇溶液(10質量%)0.063mL(57μmol)，並於20℃下攪拌10分鐘，相對於該混合物100質量份調配30質量份之聚矽氧微粒子(Tospearl 2000B，邁圖高新材料日本有限公司製造)，並均勻地攪拌混合，藉此，獲得2階段硬化型聚矽氧樹脂組合物。
將其塗佈於脫模紙上，於135℃下硬化15分鐘，獲得厚度1000μm之半硬化(B階段狀態)之包含2階段硬化型聚矽氧樹脂組合物之密封片材(參照圖1(d))。
所獲得之密封片材之壓縮彈性模數(片材之硬度)為0.12MPa。
[壓接步驟]
將安裝有LED之基板、與密封片材以於厚度方向上對向之方式配置，並投入至真空壓製機(型號CV200，Nichigo-morton公司製造)之真空腔室內。
以真空泵(減壓泵)(型號E2M80，Edwards公司製造)將真空腔室內排氣，使真空腔室內減壓至變為50Pa為止。
於減壓環境下藉由真空壓製機，以成為-100μm之方式設定壓入量(H2+H3-H4)，對基板與密封片材進行壓接，並於該狀態下於20℃下保持3分鐘，於凹部內形成減壓空間(參照圖2(e))。
[大氣解放步驟]
繼而，停止真空泵，將真空腔室內大氣解放，藉由減壓空間與大氣壓之差壓而使密封片材與凹部密接，獲得LED裝置(參照圖2(f))。
[2階段加熱步驟]
將所獲得之LED裝置投入至溫風式乾燥機(型號DF610，Yamato Scientific公司製造)中，首先，於在120℃(第1溫度)下加熱10分鐘之後，繼而，於150℃(第2溫度)下加熱30分鐘(參照圖2(g))。
藉此，可製造經密封片材密封之LED裝置。
[評價]
觀察所獲得之LED裝置之外觀，對金屬線變形、及空隙產生進行評價。
金屬線變形
○：以目視無法確認金屬線之變形。
×：以目視可確認金屬線之變形。
空隙產生
○：觀察不到空隙之產生。
△：稍微產生較小之空隙。
×：產生大量空隙。
將評價之結果示於表1。
實施例2~4及比較例1~6
使用表1所示之硬度之密封片材，並設定為表1所示之壓入量，除此以外，以與實施例1相同之方式，獲得LED裝置。將評價金屬線變形及空隙產生所得之結果示於表1。
再者，密封片材之壓縮彈性模數(片材之硬度)係藉由適當變更密封樹脂組合物之硬化條件而進行調整。
實施例5
使用形成有表2所示之深度之凹部之基板，並使用表2所示之硬度之密封片材，除此以外，以與實施例1相同之方式，獲得LED裝置。將評價硬化步驟前後之空隙產生所得之結果示於表2。
實施例6及7
使用形成有表1所示之深度之凹部之基板，使用表2所示之硬度之密封片材，投入至高壓釜(型號TAS-5-J3R，高壓高溫環境下處理裝置(流體加熱-流體加壓裝置)，參照圖2(g)之符號23，耐壓硝子工業公司製造)中並於加熱溫度150℃、壓力0.6MPa下處理30分鐘來代替2階段加熱步驟，除此以外，以與實施例1相同之方式，獲得LED裝置。將評價硬化步驟前後之空隙產生所得之結果示於表2。
再者，上述說明雖以本發明之例示之實施形態之形式提供，但此僅為例示，不可限定性地進行解釋。由該技術領域之業者明確之本發明之變形例係下述申請專利範圍中所包含者。
2‧‧‧基板
3‧‧‧端子
4‧‧‧LED
5‧‧‧金屬線
6‧‧‧密封片材
7‧‧‧凹部
10‧‧‧凹部上表面
11‧‧‧周邊上表面
H1‧‧‧凹部之深度
H2‧‧‧凹部上表面之高度
H3‧‧‧密封片材之厚度

Claims (8)

  1. 一種半導體裝置之製造方法，其特徵在於包括：準備步驟，其準備形成有凹部之基板、配置於上述凹部內或其周邊之端子、及配置於上述凹部內之半導體元件；打線接合步驟，其以金屬線連接上述端子與上述半導體元件；壓接步驟，其於減壓環境下，使密封片材以與上述凹部周邊之上表面密接且與上述凹部之上表面相隔之方式壓接於基板上；及大氣解放步驟，其將上述基板與上述密封片材於大氣壓環境下解放。
  2. 如請求項1之半導體裝置之製造方法，其中於上述大氣解放步驟之後，進而包括2階段加熱步驟，即於第1溫度下進行加熱，其後，於溫度高於上述第1溫度之第2溫度下進行加熱。
  3. 如請求項2之半導體裝置之製造方法，其中上述第1溫度具有可上升至上述第2溫度之升溫溫度範圍。
  4. 如請求項2之半導體裝置之製造方法，其中上述2階段加熱步驟中，於上述第1溫度下進行加熱時，對上述密封片材進行機械加壓。
  5. 如請求項2之半導體裝置之製造方法，其中上述密封片材含有包含2階段熱硬化型樹脂之密封樹脂組合物，且於上述2階段加熱步驟中，當於上述第1溫度下進行加熱時，上述密封片材為B階段之狀態，當於上述第2溫度下進行加熱時，上述密封片材成為C階段之狀態。
  6. 如請求項1之半導體裝置之製造方法，其中於上述大氣解放步驟之後，進而對上述密封片材進行加熱及流體加壓之加熱流體加 壓步驟。
  7. 如請求項1之半導體裝置之製造方法，其中於上述壓接步驟中，上述密封片材之壓縮彈性模數為0.16MPa以下。
  8. 如請求項1之半導體裝置之製造方法，其中上述凹部之上述上表面至上述凹部周邊之上表面為止之長度為500μm以下。
TW102125648A 2012-07-17 2013-07-17 半導體裝置之製造方法 TW201405677A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012158945 2012-07-17
JP2013133413A JP6362834B2 (ja) 2012-07-17 2013-06-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201405677A true TW201405677A (zh) 2014-02-01

Family

ID=48790292

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102125648A TW201405677A (zh) 2012-07-17 2013-07-17 半導體裝置之製造方法

Country Status (6)

Country Link
US (2) US20140024179A1 (zh)
EP (1) EP2688113A2 (zh)
JP (1) JP6362834B2 (zh)
KR (1) KR20140010904A (zh)
CN (1) CN103579454A (zh)
TW (1) TW201405677A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575617B (zh) * 2014-11-28 2017-03-21 Towa Corp An electronic component, an electronic component manufacturing method, and an electronic component manufacturing apparatus

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101455205B1 (ko) * 2014-04-29 2014-10-27 주식회사 다이나테크 교정장치
JP2016046491A (ja) * 2014-08-26 2016-04-04 信越化学工業株式会社 光半導体装置の封止方法及び該封止方法によって製造された光半導体装置
JP2016062908A (ja) * 2014-09-12 2016-04-25 日東電工株式会社 封止層被覆光半導体素子の製造方法および光半導体装置の製造方法
WO2019026267A1 (ja) * 2017-08-04 2019-02-07 リンテック株式会社 半導体装置の製造方法および積層シート
JP6856787B1 (ja) * 2020-01-29 2021-04-14 住友化学株式会社 電子部品の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2994219B2 (ja) * 1994-05-24 1999-12-27 シャープ株式会社 半導体デバイスの製造方法
JP2005175292A (ja) * 2003-12-12 2005-06-30 Toshiba Corp 半導体発光装置およびその製造方法
JP4754185B2 (ja) * 2004-05-27 2011-08-24 リンテック株式会社 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
EP2100725B1 (en) * 2006-12-28 2012-09-19 Asahi Glass Company, Limited Process for producing a transparent laminate
US7871842B2 (en) * 2008-10-03 2011-01-18 E. I. Du Pont De Nemours And Company Production process for surface-mounting ceramic LED package, surface-mounting ceramic LED package produced by said production process, and mold for producing said package
JP5190993B2 (ja) 2008-11-20 2013-04-24 日東電工株式会社 光半導体封止用シート
JP5332810B2 (ja) * 2009-03-30 2013-11-06 株式会社村田製作所 電子部品の製造装置および製造方法
EP2481546A1 (en) * 2009-09-24 2012-08-01 Asahi Glass Company, Limited Mold release film, and method for manufacturing light emitting diode
JP2011219597A (ja) 2010-04-08 2011-11-04 Nitto Denko Corp シリコーン樹脂シート
JP5701523B2 (ja) * 2010-06-22 2015-04-15 日東電工株式会社 半導体発光装置
JP5349432B2 (ja) * 2010-09-06 2013-11-20 日東電工株式会社 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI575617B (zh) * 2014-11-28 2017-03-21 Towa Corp An electronic component, an electronic component manufacturing method, and an electronic component manufacturing apparatus

Also Published As

Publication number Publication date
JP2014039017A (ja) 2014-02-27
JP6362834B2 (ja) 2018-07-25
CN103579454A (zh) 2014-02-12
KR20140010904A (ko) 2014-01-27
US9048401B2 (en) 2015-06-02
US20140024153A1 (en) 2014-01-23
US20140024179A1 (en) 2014-01-23
EP2688113A2 (en) 2014-01-22

Similar Documents

Publication Publication Date Title
JP5680210B2 (ja) 封止層被覆半導体素子および半導体装置の製造方法
TW201405677A (zh) 半導體裝置之製造方法
JP2014096491A (ja) 蛍光体層被覆半導体素子、その製造方法、半導体装置およびその製造方法
JP6957630B2 (ja) 封止光半導体デバイスの製造方法
TW201338217A (zh) 密封片、發光二極體裝置及其製造方法
WO2015029664A1 (ja) 封止半導体素子および半導体装置の製造方法
TW201425554A (zh) 密封片材
JP2013206925A (ja) 半導体基板、半導体装置、および、半導体装置の製造方法
JP6987871B2 (ja) 封止光半導体デバイスの製造方法