TW201351497A - 半導體晶圓之製造方法 - Google Patents

半導體晶圓之製造方法 Download PDF

Info

Publication number
TW201351497A
TW201351497A TW102120616A TW102120616A TW201351497A TW 201351497 A TW201351497 A TW 201351497A TW 102120616 A TW102120616 A TW 102120616A TW 102120616 A TW102120616 A TW 102120616A TW 201351497 A TW201351497 A TW 201351497A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
polishing
mirror
oxide film
wafer
Prior art date
Application number
TW102120616A
Other languages
English (en)
Other versions
TWI509679B (zh
Inventor
Kenji Yamashita
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Publication of TW201351497A publication Critical patent/TW201351497A/zh
Application granted granted Critical
Publication of TWI509679B publication Critical patent/TWI509679B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明提供一種半導體晶圓之製造方法，其中進行如下步驟：粗研磨步驟(S5)，對半導體晶圓的表面及背面兩面進行粗研磨；鏡面倒角研磨步驟(S7)，對上述經粗研磨的半導體晶圓的倒角部進行鏡面研磨；以及鏡面精研磨步驟(S9)，對上述經鏡面倒角的半導體晶圓的表面或表面及背面兩面進行鏡面研磨；所述半導體晶圓之製造方法的特徵在於：在上述鏡面倒角研磨步驟之後，進行在上述半導體晶圓的整個面上形成氧化膜的步驟(S8)，其後進行上述鏡面精研磨步驟。

Description

半導體晶圓之製造方法
本發明是有關於一種半導體晶圓之製造方法。
通常，在半導體晶圓的表面及背面進行的鏡面研磨是分成多個階段來實施。具體而言，大致分為粗研磨及精研磨，所述粗研磨之目的在於提高半導體晶圓的平坦度，所述精研磨之目的在於降低表面粗糙度。
並且，不但對半導體晶圓的表面及背面實施鏡面研磨，而且對倒角部亦實施鏡面研磨，以防止自倒角部產生灰塵。
粗研磨是將半導體晶圓收納於載體(carrier)內，藉由兩面同時研磨來進行，所述兩面同時研磨是對半導體晶圓的表面及背面兩面同時進行研磨。在該兩面同時研磨時，藉由半導體晶圓與載體內周面的接觸，會在倒角部上產生劃傷或壓痕。因此，倒角部的鏡面研磨通常是兼帶去除所產生的劃傷或壓痕，而在粗研磨後實施。
但是，用於倒角部的鏡面研磨的研磨墊中是使用軟質的研磨布，因此存在如下問題：在該軟質的研磨布不僅繞入至倒角部，而且甚至繞入至晶圓表面側的狀態下進行研磨(以後亦稱為 過研磨(over polish))。當產生該過研磨時，會產生晶圓外周部的厚度變薄的不良情況(以後亦稱為邊緣碾軋(edge roll off))。
作為防止由上述過研磨所引起的邊緣碾軋惡化的方法，已揭示有如下半導體晶圓之製造方法：在兩面研磨步驟之後，在半導體晶圓表面及背面兩面上形成樹脂製的保護膜，進行鏡面倒角步驟，其後去除樹脂製的保護膜(例如，參照文獻1：日本專利特開2006-237055號公報)。在文獻1中，藉由形成於半導體晶圓的表面及背面上的樹脂製的保護膜來抑制鏡面倒角步驟時的過研磨，藉此防止邊緣碾軋。
但是，在上述文獻1所揭示的方法中，分別必需如下步驟，即，利用樹脂來形成保護膜、以及用以去除樹脂製保護膜的清洗，因此存在導致成本上升的問題。
而且，當用以形成保護膜的樹脂不僅到達表面及背面兩面，而且甚至到達倒角部時，會局部地或整體地抑制倒角部在鏡面研磨步驟中的研磨。因此，必需僅在晶圓表面及背面兩面上準確地形成保護膜，以防樹脂到達倒角部，但是技術上較困難。
此外，在用以去除樹脂製保護膜的清洗中，存在暫經去除的樹脂再附著、無法完全去除樹脂製保護膜等的問題。
本發明之目的在於提供一種半導體晶圓之製造方法，其能夠提高半導體晶圓表面的外周部的平坦度。
通常，在粗研磨及鏡面精研磨中，使用研磨粒尺寸或調 配成分不同的研磨液。因此，對粗研磨後的半導體晶圓進行清洗處理，以防將殘留於粗研磨後的半導體晶圓表面上的研磨粒或研磨液帶入至後續的鏡面精研磨。在清洗處理中，使用包含氨水及過氧化氫的清洗液(SC-1)等。
根據本發明者等的實驗判明，當對經粗研磨的半導體晶圓進行清洗處理之後，對倒角部進行鏡面倒角研磨，其後對表面或表面及背面兩面進行鏡面精研磨時，存在半導體晶圓表面的外周部的平坦度惡化的問題。
關於其原因，經潛心研究，結果獲得以下的見解。
當對半導體晶圓進行SC-1清洗等的清洗處理時，在經清洗處理的半導體晶圓的整個面上不可避免地形成厚度為埃(angstrom)程度的氧化膜。
另一方面，近年來，晶圓倒角部的鏡面研磨的技術開發亦得到發展，藉由所使用的研磨布或漿料(slurry)的種類等的改良，因過研磨而產生邊緣碾軋的問題被改善至幾乎不會發生的狀況。
但是，如圖8A所示，在藉由清洗處理而形成的極薄的氧化膜中，藉由鏡面倒角研磨的過研磨，會去除存在於半導體晶圓表面的外周部的氧化膜，而形成矽面露出的半導體晶圓。
當在該狀態下進行接下來的鏡面精研磨時，如圖8B所示，在半導體晶圓表面上在存在氧化膜的部分與不存在氧化膜的部分上會產生研磨率之差。並且，在不存在氧化膜的外周部上研 磨行進速度加快，從而自外周部先進行研磨，因此邊緣碾軋惡化的現象變得顯著。
在本發明的半導體晶圓之製造方法中，進行如下步驟：粗研磨步驟，對半導體晶圓的表面及背面兩面進行粗研磨；鏡面倒角研磨步驟，對上述經粗研磨的半導體晶圓的倒角部進行鏡面研磨；鏡面精研磨步驟，對上述經鏡面倒角的半導體晶圓的表面或表面及背面兩面進行鏡面研磨；所述半導體晶圓之製造方法的特徵在於：在上述鏡面倒角研磨步驟之後，在上述半導體晶圓的整個面上形成氧化膜，其後進行上述鏡面精研磨步驟。
根據本發明，在鏡面倒角研磨步驟之後，在半導體晶圓的整個面上形成氧化膜，藉此利用氧化膜覆蓋半導體晶圓表面的外周部，所述外周部藉由過研磨而露出。因此，在氧化膜形成後所進行的鏡面精研磨時，不會因存在於半導體晶圓表面上的氧化膜的有無而產生研磨率之差，因此作為結果，可提高半導體晶圓表面的外周部的平坦度。
在本發明的半導體晶圓之製造方法中，較佳為藉由化學清洗來進行上述氧化膜的形成，所述化學清洗是使用分別包含氨水及過氧化氫水的混合液。
根據本發明，可藉由進行化學清洗，而在半導體晶圓表面上均勻地且在短時間內形成膜厚為埃級(angstrom order)的氧化膜，所述化學清洗是使用分別包含氨水及過氧化氫水的混合液。
在本發明的半導體晶圓之製造方法中，較佳為藉由反覆 進行自旋(spin)清洗來進行上述氧化膜的形成，所述自旋清洗是利用臭氧水及氟化氫水。
根據本發明，藉由反覆進行自旋清洗，可在半導體晶圓表面上均勻地且在短時間內形成膜厚為埃級的氧化膜，所述自旋清洗是利用臭氧水及氟化氫水。
在本發明的半導體晶圓之製造方法中，較佳為上述所形成的氧化膜的膜厚為0.5nm以上、2nm以下。
根據本發明，若所形成的氧化膜的膜厚為0.5nm以上、2nm以下，則在鏡面精研磨步驟中，用以去除氧化膜的加工餘裕(machining allowance)負擔小。
在本發明的半導體晶圓之製造方法中，較佳為上述鏡面精研磨步驟中的研磨加工餘裕為0.1μm以上、3μm以下。
根據本發明，若鏡面精研磨步驟中的研磨加工餘裕為0.1μm以上、3μm以下，則可獲得平坦度高且表面粗糙度良好的半導體晶圓。
10‧‧‧兩面研磨裝置
11‧‧‧上平板
12‧‧‧下平板
13‧‧‧內齒輪
14‧‧‧外齒輪
15‧‧‧載體
20‧‧‧倒角研磨裝置
21‧‧‧晶圓吸附部
22‧‧‧研磨部
23、36、37‧‧‧配管
30‧‧‧單面研磨裝置
31、34‧‧‧軸桿
32‧‧‧旋轉平板
33‧‧‧加壓頭
35‧‧‧晶圓支持件
111‧‧‧平板本體
112‧‧‧升降機構
113、121‧‧‧研磨墊
131、141、151‧‧‧齒
152‧‧‧晶圓支持孔
211‧‧‧吸附平台
212‧‧‧旋轉單元
221‧‧‧研磨輪
222‧‧‧上方傾斜面研磨墊
223‧‧‧垂直面研磨墊
224‧‧‧下方傾斜面研磨墊
321‧‧‧研磨布
331‧‧‧研磨板
S1~S9‧‧‧步驟
W‧‧‧半導體晶圓
圖1是表示本發明的實施形態的半導體晶圓的製造步驟的流程圖。
圖2是表示本實施形態中的兩面研磨裝置的構成的概略圖。
圖3A是表示本實施形態中的倒角研磨裝置的局部放大概略圖。
圖3B是表示本實施形態中的倒角研磨裝置的平面圖。
圖4A是表示本實施形態的製造步驟中的半導體晶圓的局部放大剖面圖，是鏡面倒角研磨後的圖。
圖4B是表示本實施形態的製造步驟中的半導體晶圓的局部放大剖面圖，是氧化膜形成後的圖。
圖4C是本實施形態的製造步驟中的半導體晶圓的局部放大剖面圖，是鏡面精研磨後的圖。
圖5是表示本實施形態中的單面研磨裝置的概略圖。
圖6是本實施形態中的半導體晶圓的SFQR的整體圖。
圖7是表示實施例1及比較例1的ESFQR分析結果的圖。
圖8A是先前的製造步驟中的半導體晶圓的局部放大剖面圖，是鏡面倒角研磨後的圖。
圖8B是先前的製造步驟中的半導體晶圓的局部放大剖面圖，是鏡面精研磨後的圖。
以下，參照圖式，說明本發明的實施形態。
圖1中，表示本發明的實施形態的半導體晶圓的製造步驟。
首先，藉由多線切割機(multi wire saw)等將單晶矽錠切斷成薄片，所述單晶矽錠是藉由丘克拉斯基法(Czochralski method，CZ法)等而提拉(步驟S1)。接著，為了防止經切成薄片的晶圓的缺損或破裂，對晶圓的角隅部等進行倒角(步驟S2)。
其次，為了使經倒角的晶圓的表面平坦化，而進行包覆(wrapping)或平面磨削(步驟S3)。並且，為了去除殘留於晶圓上的加工變質層，藉由蝕刻而進行化學研磨(步驟S4)，所述加工變質層是在倒角時及包覆時產生。
[粗研磨步驟S5]
其次，對經蝕刻的半導體晶圓的表面及背面兩面進行粗研磨。
進行粗研磨步驟S5之目的在於將半導體晶圓研磨至所需的厚度為止。具體而言，利用使胺基甲酸酯樹脂(urethane resin)等凝固而成的硬質素材的研磨布，在研磨速度比較快的條件下進行研磨，以縮小研磨後的半導體晶圓的厚度不均而變得平坦化。
在該粗研磨步驟S5中，亦可變更研磨布的種類或游離研磨粒尺寸，將研磨加工餘裕分成多個階段(例如1個階段~3個階段)而進行研磨處理。而且，亦可採用無研磨粒研磨，所述無研磨粒研磨是利用不使用游離研磨粒的鹼性溶液。
<兩面研磨裝置的構成>
對本實施形態的粗研磨步驟S5中所使用的兩面研磨裝置進行說明。
如圖2所示，兩面研磨裝置10包含上平板11、下平板12、內齒輪(inner gear)13、外齒輪(outer gear)14及多個載體15而構成，在載體15內收納有多個半導體晶圓W。在圖2中，以在1塊載體15內收納3塊半導體晶圓W的方式而構成。
上平板11包含平板本體111及升降機構112而構成，所述升降機構112使該平板本體111與下平板12接近或遠離。
平板本體111形成為大致圓板狀，在圖2中雖省略圖示，但在所述平板本體111的下表面上設置有研磨墊113，所述研磨墊113在對半導體晶圓W進行研磨時與半導體晶圓W的面相抵接。而且，在平板本體111的上表面上穿設有多個供給孔，從而可將研磨漿料或純水供給至上平板11與下平板12之間，所述供給孔用以在研磨時供給研磨漿料或利用純水進行沖洗。
升降機構112包含軸部，所述軸部設置於平板本體111的大致中央，雖省略了圖示，但藉由馬達而使平板本體111上下升降，所述馬達設置於門型框架上，所述門型框架配置於上部。
下平板12是圓板狀體，旋轉自如地設置於兩面研磨裝置10的台座上，在該下平板12的與上平板11相對向的面上設置有研磨墊121。並且，在研磨時該研磨墊121與半導體晶圓W的面相抵接。
內齒輪13以與下平板12獨立地進行旋轉的方式而設置於下平板12的圓板的大致中心，在所述內齒輪13的外周側面上，形成有與載體15相咬合的齒131。
外齒輪14由環狀體所構成，所述環狀體包圍下平板12，在環的內側面上，形成有與載體15相咬合的齒141。
在上平板11、下平板12、內齒輪13及外齒輪14的旋轉中心上，分別結合有驅動馬達的旋轉軸，藉由各驅動馬達而分 別獨立地旋轉。
載體15由圓板狀體所構成，在所述載體15的外周側面上形成有齒151，所述齒151與上述內齒輪13及外齒輪14相咬合。而且，在圓板狀體內部，形成有多個晶圓支持孔152，在該晶圓支持孔152內部收納有半導體晶圓W。
作為黏設於研磨墊113及研磨墊121上的研磨布，較佳為使用聚胺基甲酸酯(polyurethane)。關於聚胺基甲酸酯，特佳為使用蕭氏(Shore)A硬度為80以上、90以下的範圍內的聚胺基甲酸酯。作為研磨液，較佳為使用含有研磨粒的鹼性水溶液。其中，作為研磨粒，特佳為使用平均粒徑50nm的矽酸膠(colloidal silica)；作為鹼性水溶液，特佳為使用pH10~pH11的KOH水溶液。
<藉由兩面研磨裝置的粗研磨步驟S5的作用>
其次，說明藉由上述兩面研磨裝置10而進行的粗研磨的作用。
首先，在下平板12上設置載體15，在晶圓支持孔152內收納半導體晶圓W。其次，藉由升降機構112而使上平板11下降，以規定的壓力朝下進行加壓上平板11，在此狀態下，自形成於上平板11的平板本體111上的供給孔供給研磨漿料，使各個驅動馬達驅動，藉此進行兩面研磨。
研磨過程中，由於外周的齒151與內齒輪13及外齒輪14相咬合，因此載體15以一面自轉一面圍繞著內齒輪13公轉的 方式而進行動作，藉由整個研磨墊113及研磨墊121實施半導體晶圓W的研磨。
再者，半導體晶圓W是以下側為表面研磨，上側為背面研磨的方式而配置，從而安裝於下平板12上的研磨墊121用於研磨半導體晶圓W的表面，安裝於上平板11上的研磨墊113用於研磨半導體晶圓W的背面。
關於粗研磨步驟S5中的研磨加工餘裕，較佳為單面為10μm，表面及背面兩面合計為20μm左右。而且，較佳為以粗研磨步驟S5後的半導體晶圓W的ESFQR達到30nm~50nm的方式進行調整。所謂ESFQR(邊緣平整度量度，基於扇區，以正面為基準，最小二乘方擬合參考平面，扇區內資料之範圍(Edge flatness metric,Sector based,Front surface referenced,least sQuares fit reference plane,Range of the data within sector))，如圖6所示，是對形成於晶圓整個周邊的外周部區域內的扇型區域(扇區)內的SFQR進行測定所得的值。
[清洗步驟S6]
其次，對已結束粗研磨步驟S5的半導體晶圓W進行清洗。
在粗研磨步驟S5後的半導體晶圓W表面上，殘留有粗研磨步驟S5中所使用的研磨粒或研磨液等。並且，在粗研磨步驟S5及下述鏡面精研磨步驟S9中，使用研磨粒尺寸或調配成分不同的研磨液。因此，在該步驟S6中，對半導體晶圓W進行清洗， 以防將所殘留的研磨粒或研磨液帶入至後續的鏡面精研磨步驟S9。
在此處的清洗中，較佳為使用包含氨水及過氧化氫水的清洗液(SC-1)等。例如，特佳為藉由利用如下SC-1液的濕式清洗台(wet bench)清洗來進行，所述SC-1液是將氨水與過氧化氫水以1：1加以混合，將其利用純水稀釋至5倍~30倍製備而成，並加溫至50℃~80℃。
利用上述SC-1液進行清洗後，用純水對半導體晶圓W進行沖洗。在已結束清洗的半導體晶圓W的整個面上，不可避免地形成膜厚為約1nm以上、約1.1nm以下(約10Å以上、約11Å以下)的自然氧化膜。
[鏡面倒角研磨步驟S7]
其次，對已結束清洗步驟S6的半導體晶圓W的倒角部進行鏡面研磨。
在步驟S7中，對半導體晶圓W的倒角部進行鏡面研磨之目的在於，防止自倒角部產生灰塵，並且去除在粗研磨步驟S5中藉由半導體晶圓W與載體內周面的接觸而產生於倒角部的劃傷或壓痕。
<倒角研磨裝置的構成>
對本實施形態的鏡面倒角研磨步驟S7中所使用的倒角研磨裝置進行說明。圖3A是倒角研磨裝置的局部放大概略圖，圖3B是倒角研磨裝置的平面圖。
如圖3A所示，倒角研磨裝置20包括：晶圓吸附部21，吸附半導體晶圓W的下表面；研磨部22，對半導體晶圓W進行鏡面研磨，所述半導體晶圓W是藉由該晶圓吸附部21而吸附；以及配管23，用以對研磨部22的上部供給研磨液。
晶圓吸附部21包括：作為支持單元的吸附平台211，藉由吸附而支持半導體晶圓W的下表面；以及旋轉單元212，使該吸附平台211旋轉。
研磨部22包括：研磨輪221，對半導體晶圓W的倒角部進行鏡面研磨；以及驅動單元(省略圖示)，使研磨輪221旋轉，或使研磨輪221沿上下方向升降，並按壓至半導體晶圓W。研磨輪221包括上方傾斜面研磨墊222、垂直面研磨墊223及下方傾斜面研磨墊224。
再者，在圖3A中，為了說明半導體晶圓W相對於倒角部的位置關係，將各研磨墊排列表示於圖的右側，但實際上是如圖3B所示，各研磨墊分別形成為相同長度的圓弧狀，並形成為隔開規定的間隔而配置於半導體晶圓W的周圍的構成。
而且，在各研磨墊上分別黏附有研磨布。作為黏設於倒角研磨裝置20的各研磨墊上的研磨布，較佳為使用不織布。關於不織布，特佳為使用ASKER C硬度為55~56的範圍內的不織布。作為研磨液，較佳為使用含有研磨粒的鹼性水溶液。其中，作為研磨粒，特佳為使用平均粒徑50nm的矽酸膠；作為鹼性水溶液，特佳為使用pH10~pH11的KOH水溶液。
<藉由倒角研磨裝置的鏡面倒角研磨步驟S7的作用>
其次，說明藉由上述倒角研磨裝置20的鏡面倒角研磨步驟的作用。
首先，將半導體晶圓W的下表面吸附於晶圓吸附部21而支持半導體晶圓W。並且，利用規定的壓力將研磨輪221的各研磨墊222、研磨墊223、研磨墊224分別按壓至倒角部的所對應的部位，維持經按壓的狀態。
其次，一面自配管23將研磨液供給至研磨布，一面如圖3B所示，使旋轉單元212旋轉而使半導體晶圓W旋轉，並且藉由驅動單元使研磨輪221旋轉而使各研磨墊222、研磨墊223、研磨墊224旋轉。
藉此，藉由上方傾斜面研磨墊222對半導體晶圓W的倒角部的上方進行研磨，藉由垂直面研磨墊223對倒角部的中央部進行研磨，且藉由下方傾斜面研磨墊224對倒角部的下方進行研磨。
如圖4A所示，藉由該鏡面倒角研磨，而去除存在於倒角部的氧化膜，並且將倒角部加工成鏡面。亦去除粗研磨步驟S5中所產生的劃傷或壓痕。
並且，不僅去除倒角部的氧化膜，而且藉由過研磨，亦去除存在於表面及背面兩面的外周部的氧化膜，從而外周部的矽面露出。
[氧化膜形成步驟S8]
其次，如圖4B所示，在鏡面倒角研磨步驟S7之後，在半導體晶圓W的整個面上形成氧化膜。
在該步驟S8中，在半導體晶圓W的整個面上形成氧化膜之目的在於，在下述鏡面精研磨步驟S9中不會因氧化膜的有無而產生研磨率之差。
氧化膜的形成較佳為藉由化學清洗來進行，所述化學清洗是使用分別包含氨水及過氧化氫水的混合液(SC-1)。半導體晶圓W的化學清洗特佳為與上述清洗步驟同樣地，藉由利用如下SC-1液的濕式清洗台清洗來進行，所述SC-1液是將氨水及過氧化氫水以1：1加以混合，將其利用純水稀釋至5倍~30倍製備而成，並加溫至50℃~80℃。
利用上述SC-1液進行清洗後，藉由純水對半導體晶圓W進行沖洗。在已結束化學清洗的半導體晶圓W的整個面上，不可避免地形成膜厚為約1nm以上、約1.1nm以下(約10Å以上、約11Å以下)的自然氧化膜。
而且，氧化膜的形成較佳為藉由反覆進行自旋清洗來進行，所述自旋清洗是利用臭氧水及氟化氫水。自旋清洗例如是使用葉片式自旋裝置來進行。
本實施形態中的自旋清洗是分別反覆進行藉由臭氧水的自旋清洗及藉由氟化氫水的自旋清洗。即，交替進行變更清洗液的種類的自旋清洗。藉此，對半導體晶圓W的表面及倒角部進行清洗處理，在半導體晶圓W的表面及倒角部上形成氧化膜。而 且，在藉由各清洗液進行自旋清洗期間，較佳為利用純水對半導體晶圓W進行沖洗。
並且，當結束表面側的自旋清洗後，利用純水對半導體晶圓W進行沖洗，其後將半導體晶圓W翻過來，對於背面側亦同樣地進行自旋清洗。在已結束該自旋清洗的半導體晶圓W的整個面上，形成膜厚為0.8nm以上、1.2nm以下的自然氧化膜。
[鏡面精研磨步驟S9]
最後，在步驟S8中在整個面上形成氧化膜之後，對半導體晶圓W的表面或表面及背面兩面進行鏡面研磨。
進行鏡面精研磨步驟S9之目的在於改善半導體晶圓W的表面的粗糙度。具體而言，使用如仿麂皮(suede)之類的軟質的研磨布及微小尺寸的游離研磨粒進行研磨，以降低微觀粗糙度(microroughness)或霧度(haze)等半導體晶圓W表面上的微小的面粗糙度的不均。
該鏡面精研磨步驟S9亦可與粗研磨步驟S5同樣地，一面變更研磨布的種類或游離研磨粒尺寸，一面將研磨加工餘裕分為多個階段而進行研磨處理。
<單面研磨裝置的構成>
對本實施形態的鏡面精研磨步驟S9中所使用的單面研磨裝置進行說明。
如圖5所示，單面研磨裝置30包括：旋轉平板32，為大圓板，藉由與其底面中心連接的軸桿(shaft)31而旋轉；以及 晶圓支持件35，包括加壓頭33及軸桿34，所述軸桿34與該加壓頭33連接而使加壓頭33旋轉。
在旋轉平板32的上表面上黏附有研磨布321，在加壓頭33的下表面上安裝有研磨板331，半導體晶圓W固著於所述研磨板331，在旋轉平板32的上部設置有配管36、配管37，所述配管36用以供給研磨液，所述配管37用以供給純水。
作為黏設於單面研磨裝置30上的研磨布321，較佳為使用仿麂皮。作為研磨液，較佳為使用含有研磨粒的鹼性水溶液。其中，作為研磨粒，特佳為使用平均粒徑35nm的矽酸膠；作為鹼性水溶液，特佳為使用pH10.2~pH10.8的氨水溶液。
再者，所使用的研磨液既可含有矽酸膠等的研磨粒，亦可不含研磨粒。
<藉由單面研磨裝置的鏡面精研磨步驟S9的作用>
其次，說明藉由上述單面研磨裝置30的鏡面精研磨步驟的作用。
首先，將半導體晶圓W的背面固著於加壓頭33的研磨板331而支持半導體晶圓W。接著，使加壓頭33下降，利用規定的壓力向下方按壓，藉此設為將半導體晶圓W的表面按壓至研磨布321的狀態。
其次，維持著將半導體晶圓W按壓至研磨布321的狀態，一面自配管36將研磨液供給至研磨布321，一面使加壓頭33旋轉而使半導體晶圓W旋轉，並且使旋轉平板32旋轉而使研磨 布321旋轉。
藉此，藉由研磨布321對半導體晶圓W的表面進行研磨。
如圖4C所示，藉由該鏡面精研磨，而去除存在於半導體晶圓W的表面上的氧化膜，並且將表面加工成鏡面。
鏡面精研磨步驟S9中的研磨加工餘裕較佳為0.1μm以上、3μm以下，特佳為0.3μm以上、0.7μm以下。當研磨至規定的研磨加工餘裕為止後，藉由自配管37供給純水，來去除之前供給的研磨液。
再者，當對半導體晶圓W的表面及背面兩面進行鏡面精研磨時，在結束表面側的單面研磨之後，用純水加以沖洗，然後將半導體晶圓W翻過來，對背面側也進行單面研磨。此時，較佳為變更表面側的研磨條件及背面側的研磨條件而進行研磨，以便根據所獲得的鏡面的光澤度之差來區分表面及背面。
[實施形態的作用效果]
如上所述，在上述實施形態中，可獲得如下所述的作用效果。
(1)根據本發明，在鏡面倒角研磨步驟S7之後，進行在半導體晶圓W的整個面上形成氧化膜的步驟S8，其後進行鏡面精研磨步驟S9。
藉此，藉由氧化膜來覆蓋半導體晶圓W表面的外周部，所述外周部藉由鏡面倒角研磨步驟S7中的過研磨而露出。因此， 在鏡面精研磨步驟S9時，不會因存在於半導體晶圓W表面上的氧化膜的有無而產生研磨率之差，因此作為結果，可提高半導體晶圓W表面的外周部的平坦度。
(2)藉由化學清洗來進行步驟S8中的氧化膜的形成，所述化學清洗是使用分別包含氨水及過氧化氫水的混合液。
藉由進行化學清洗，可在半導體晶圓W表面上均勻地且在短時間內形成膜厚為埃級的氧化膜，所述化學清洗是使用分別包含氨水及過氧化氫水的混合液。
(3)藉由反覆進行自旋清洗來進行步驟S8中氧化膜的形成，所述自旋清洗是利用臭氧水及氟化氫水。
藉由反覆進行自旋清洗，可在半導體晶圓W表面上均勻地且在短時間內形成膜厚為埃級的氧化膜，所述自旋清洗是利用臭氧水及氟化氫水。
(4)步驟S8中所形成的氧化膜的膜厚為0.5nm以上、2nm以下。
若所形成的氧化膜的膜厚為0.5nm以上、2nm以下，則在鏡面精研磨步驟中，用以去除氧化膜的加工餘裕負擔小。
(5)鏡面精研磨步驟S9中的研磨加工餘裕為0.1μm以上、3μm以下。
若鏡面精研磨步驟S9中的研磨加工餘裕為0.1μm以上、3μm以下，則可獲得平坦度高且表面粗糙度良好的半導體晶圓W。
[其他實施形態]
再者，本發明不僅限定於上述實施形態，在不脫離本發明的主旨的範圍內可進行各種改良及設計的變更等。
即，亦可將鏡面倒角研磨步驟S7後的半導體晶圓W浸漬於氫氟酸水溶液中，全部去除存在於半導體晶圓W的表層上的氧化膜之後，在半導體晶圓W的整個面上形成氧化膜。藉此，在全部去除鏡面倒角研磨步驟S7後所殘留的氧化膜之後，在步驟S8中在半導體晶圓W的整個面上形成氧化膜。因此，幾乎不會產生鏡面精研磨步驟S9時的研磨率差，因此可更進一步提高半導體晶圓W表面的外周部的平坦度。
而且，作為粗研磨步驟S5中所使用的裝置，圖2所示的兩面研磨裝置10的載體15上所形成的晶圓支持孔的個數既可為1個(葉片式)，亦可為多個。晶圓支持孔的大小是根據所研磨的半導體晶圓W的大小而任意變更。
而且，粗研磨步驟S5亦可使用上述如圖5所示的單面研磨裝置30來代替圖2所示的兩面研磨裝置10，逐個面地對晶圓表面及背面分別進行粗研磨。
而且，亦可設為如下構成：在鏡面倒角研磨時所使用的倒角研磨裝置中設置有氧化膜成膜機構。而且，亦可設為如下構成：藉由專用設備來實施鏡面倒角研磨後的氧化膜的形成。亦可設為如下構成：在鏡面精研磨時所使用的單面研磨裝置的研磨前，設置氧化膜成膜機構。
此外，本發明的實施時的具體順序及構造等亦可在能夠達成本發明的目的之範圍內設為其他構造等。
實施例
其次，藉由實施例及比較例來更詳細地說明本發明，但本發明絲毫不被所述示例所限定。
[實施例1]
準備直徑300mm、結晶方位(100)、摻雜有硼的矽晶圓，作為半導體晶圓W。
首先，使用圖2所示的兩面研磨裝置10，對矽晶圓的表面及背面兩面進行粗研磨，將粗研磨後的矽晶圓的ESFQR調整至30nm~50nm的範圍內。作為研磨布，是使用蕭氏A硬度為80以上、90以下的範圍內的聚胺基甲酸酯；作為研磨液，是使用含有平均粒徑50nm的矽酸膠的pH10~pH11的KOH水溶液。而且，粗研磨中的研磨加工餘裕設為單面側為10μm，表面及背面兩面合計為20μm左右。
接著，對粗研磨後的矽晶圓進行利用SC-1液的濕式清洗台清洗。作為SC-1液，是使用如下液體：將氨水及過氧化氫水以1：1加以混合，將其利用純水稀釋至5倍~30倍製備而成，並加溫至50℃~80℃。
其次，使用圖3A及圖3B所示的倒角研磨裝置20，對清洗後的矽晶圓的倒角部進行鏡面研磨。作為研磨布，是使用ASKER C硬度為55~56的範圍內的不織布；作為研磨液，是使 用含有平均粒徑50nm的矽酸膠研磨粒的pH10~pH11的KOH水溶液。
其次，對鏡面倒角研磨後的矽晶圓，進行利用SC-1液的濕式清洗台清洗，在矽晶圓的整個面上形成氧化膜。作為SC-1液，是使用如下液體：將氨水及過氧化氫水以1：1加以混合，將其利用純水稀釋至5倍~30倍製備而成，並加溫至50℃~80℃。所形成的氧化膜的膜厚為約1.1nm(約11Å)。
最後，使用圖5所示的單面研磨裝置30，對氧化膜形成後的矽晶圓表面進行鏡面精研磨，以使研磨加工餘裕達到0.5μm。作為研磨布，是使用仿麂皮；作為研磨液，是使用含有平均粒徑35nm的矽酸膠研磨粒的pH10.2~pH10.8的氨水溶液。
[實施例2]
藉由反覆進行利用臭氧水及氟化氫水的自旋清洗，而在矽晶圓整個面上形成氧化膜，除此以外，與實施例1同樣地製造半導體晶圓W。
[比較例1]
在鏡面倒角研磨步驟之後，對矽晶圓進行鏡面精研磨步驟而不形成氧化膜，除此以外，與實施例1同樣地製造半導體晶圓W。
[評價]
準備多塊實施例1、實施例2及比較例1中所獲得的矽晶圓，關於所述矽晶圓，使用平坦度測定器(美商科磊 (KLA-Tencor)公司製：WaferSight)算出ESFQR。此處，扇區(位置尺寸(site size))如圖6所示，邊緣除外區域(Edge Extension)為1mm，以5°間隔將晶圓整個周邊分割成72份，構成扇區的徑向的一邊的扇區長度設為30mm。再者，所謂ESFQRmax，表示晶圓上的整個扇區的ESFQR中的最大值，ESFQRmean表示整個扇區的ESFQR的平均值。將其結果示於圖7。
如由圖7所表明，獲得如下結果，即，實施例1與比較例1相比ESFQR品質已改善0.01μm左右：在實施例1中ESFQRmean為約0.051μm，與此相對，在比較例1中為約0.062μm。
而且，雖未圖示，但關於實施例2，亦同樣地獲得如下結果，即，與比較例1相比ESFQR品質已改善0.01μm左右。
根據該結果可確認，藉由本發明之製造方法，邊緣碾軋得到改善，晶圓表面的外周部的平坦度得到提高。
S1~S9‧‧‧步驟

Claims (5)

  1. 一種半導體晶圓之製造方法，其中進行如下步驟：粗研磨步驟，對半導體晶圓的表面及背面兩面進行粗研磨；鏡面倒角研磨步驟，對經上述粗研磨的上述半導體晶圓的倒角部進行鏡面研磨；以及鏡面精研磨步驟，對經上述鏡面倒角的上述半導體晶圓的表面或表面及背面兩面進行鏡面研磨；上述半導體晶圓之製造方法的特徵在於：在上述鏡面倒角研磨步驟之後，在上述半導體晶圓的整個面上形成氧化膜，其後進行上述鏡面精研磨步驟。
  2. 如申請專利範圍第1項所述的半導體晶圓之製造方法，其中藉由化學清洗來進行上述氧化膜的形成，上述化學清洗是使用分別包含氨水及過氧化氫水的混合液。
  3. 如申請專利範圍第1項所述的半導體晶圓之製造方法，其中藉由反覆進行自旋清洗來進行上述氧化膜的形成，上述自旋清洗是利用臭氧水及氟化氫水。
  4. 如申請專利範圍第1項至第3項中任一項所述的半導體晶圓之製造方法，其中上述所形成的氧化膜的膜厚為0.5nm以上、2nm以下。
  5. 如申請專利範圍第1項至第3項中任一項所述的半導體晶 圓之製造方法，其中上述鏡面精研磨步驟中的研磨加工餘裕為0.1μm以上、3μm以下。
TW102120616A 2012-06-12 2013-06-11 半導體晶圓之製造方法 TWI509679B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012132637A JP6312976B2 (ja) 2012-06-12 2012-06-12 半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
TW201351497A true TW201351497A (zh) 2013-12-16
TWI509679B TWI509679B (zh) 2015-11-21

Family

ID=49758261

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102120616A TWI509679B (zh) 2012-06-12 2013-06-11 半導體晶圓之製造方法

Country Status (7)

Country Link
US (1) US9293318B2 (zh)
JP (1) JP6312976B2 (zh)
KR (1) KR101947614B1 (zh)
CN (1) CN104350583B (zh)
DE (1) DE112013002901B4 (zh)
TW (1) TWI509679B (zh)
WO (1) WO2013187441A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI585840B (zh) * 2014-02-17 2017-06-01 Sumco Corp Manufacturing method of semiconductor wafers
TWI595548B (zh) * 2014-09-11 2017-08-11 Shin-Etsu Handotai Co Ltd Method for processing semiconductor wafer, method for manufacturing bonded wafer, and method for manufacturing epitaxial wafer
CN114792622A (zh) * 2022-06-27 2022-07-26 西安奕斯伟材料科技有限公司 硅片加工方法及硅片

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105023839A (zh) * 2015-07-15 2015-11-04 中国电子科技集团公司第四十六研究所 一种制作双层结构硅片的方法
DE102015220924B4 (de) * 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
CN107953225A (zh) * 2016-10-14 2018-04-24 上海新昇半导体科技有限公司 半导体晶圆的抛光方法
CN107958835A (zh) * 2016-10-14 2018-04-24 上海新昇半导体科技有限公司 一种半导体晶圆的抛光方法
CN106601590A (zh) * 2016-12-20 2017-04-26 上海电机学院 一种低损伤晶片减薄工艺
CN108807138A (zh) * 2017-04-28 2018-11-13 胜高股份有限公司 硅晶圆及其制造方法
CN108032451B (zh) * 2017-12-07 2020-07-10 苏州阿特斯阳光电力科技有限公司 一种硅棒切割方法
DE102018200415A1 (de) * 2018-01-11 2019-07-11 Siltronic Ag Halbleiterscheibe mit epitaktischer Schicht
WO2020054811A1 (ja) * 2018-09-14 2020-03-19 株式会社Sumco ウェーハの鏡面面取り方法、ウェーハの製造方法、及びウェーハ
CN109285762B (zh) * 2018-09-29 2021-05-04 中国电子科技集团公司第四十六研究所 一种氮化镓外延用硅片边缘加工工艺
US10964549B2 (en) * 2018-11-30 2021-03-30 Taiwan Semiconductor Manufacturing Company Limited Wafer polishing with separated chemical reaction and mechanical polishing
JP7021632B2 (ja) 2018-12-27 2022-02-17 株式会社Sumco ウェーハの製造方法およびウェーハ
CN110473774A (zh) * 2019-08-23 2019-11-19 大同新成新材料股份有限公司 一种芯片硅生产用无尘加工工艺
JP7348021B2 (ja) * 2019-10-15 2023-09-20 株式会社荏原製作所 基板洗浄装置及び基板洗浄方法
CN112992654A (zh) * 2021-02-07 2021-06-18 西安奕斯伟硅片技术有限公司 减少硅片体金属含量的抛光方法及清洗设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
JP3797065B2 (ja) * 2000-05-31 2006-07-12 株式会社Ｓｕｍｃｏ 片面鏡面ウェーハの製造方法
JP4103310B2 (ja) * 2000-07-25 2008-06-18 信越半導体株式会社 シリコンウエーハの保管用水及び保管方法
WO2002035593A1 (fr) * 2000-10-26 2002-05-02 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes, appareil de polissage et plaquette
JP2003142434A (ja) * 2001-10-30 2003-05-16 Shin Etsu Handotai Co Ltd 鏡面ウエーハの製造方法
KR20030053085A (ko) 2001-12-22 2003-06-28 주식회사 실트론 실리콘 웨이퍼의 제조방법
JP4162211B2 (ja) * 2002-09-05 2008-10-08 コバレントマテリアル株式会社 シリコンウエハの洗浄方法および洗浄されたシリコンウエハ
KR100486144B1 (ko) * 2002-12-11 2005-04-29 주식회사 실트론 실리콘웨이퍼의 연마 방법
WO2006035864A1 (ja) * 2004-09-30 2006-04-06 Shin-Etsu Handotai Co., Ltd. Ｓｏｉウエーハの洗浄方法
JP2006237055A (ja) 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
JP2007150167A (ja) * 2005-11-30 2007-06-14 Shin Etsu Handotai Co Ltd 半導体ウエーハの平面研削方法および製造方法
KR100925359B1 (ko) 2006-09-06 2009-11-09 가부시키가이샤 섬코 에피택셜 웨이퍼 및 그 제조 방법
US8664092B2 (en) * 2009-06-26 2014-03-04 Sumco Corporation Method for cleaning silicon wafer, and method for producing epitaxial wafer using the cleaning method
KR101104635B1 (ko) * 2009-09-25 2012-01-12 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI585840B (zh) * 2014-02-17 2017-06-01 Sumco Corp Manufacturing method of semiconductor wafers
US9991110B2 (en) 2014-02-17 2018-06-05 Sumco Corporation Method for manufacturing semiconductor wafer
TWI595548B (zh) * 2014-09-11 2017-08-11 Shin-Etsu Handotai Co Ltd Method for processing semiconductor wafer, method for manufacturing bonded wafer, and method for manufacturing epitaxial wafer
CN114792622A (zh) * 2022-06-27 2022-07-26 西安奕斯伟材料科技有限公司 硅片加工方法及硅片

Also Published As

Publication number Publication date
DE112013002901T5 (de) 2015-02-19
CN104350583A (zh) 2015-02-11
US9293318B2 (en) 2016-03-22
KR101947614B1 (ko) 2019-02-13
JP6312976B2 (ja) 2018-04-18
DE112013002901B4 (de) 2024-05-02
JP2013258226A (ja) 2013-12-26
TWI509679B (zh) 2015-11-21
US20150162181A1 (en) 2015-06-11
KR20150008488A (ko) 2015-01-22
CN104350583B (zh) 2017-07-28
WO2013187441A1 (ja) 2013-12-19

Similar Documents

Publication Publication Date Title
TWI509679B (zh) 半導體晶圓之製造方法
TWI390616B (zh) Semiconductor wafer manufacturing method
TWI585840B (zh) Manufacturing method of semiconductor wafers
JP6027346B2 (ja) 半導体ウェーハの製造方法
JP2006237055A (ja) 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
JP5600867B2 (ja) 半導体ウェーハの製造方法
JP3617665B2 (ja) 半導体ウェーハ用研磨布
JP3637594B2 (ja) 半導体ウェーハの製造方法
JP3775176B2 (ja) 半導体ウェーハの製造方法及び製造装置
TW201527044A (zh) 晶圓的雙面硏磨方法
JP4366928B2 (ja) 片面鏡面ウェーハの製造方法
JP2005205543A (ja) ウエーハの研削方法及びウエーハ
KR20230096088A (ko) 웨이퍼의 연마 방법 및 웨이퍼의 제조 방법
JP2002025950A (ja) 半導体ウェーハの製造方法
TWI710018B (zh) 晶圓的雙面研磨方法及雙面研磨裝置
JP6717706B2 (ja) ウェハの表面処理装置
JP2004319717A (ja) 半導体ウェーハの製造方法
JP2004087522A (ja) 半導体ウェーハの製造方法
JP2003062740A (ja) 鏡面ウェーハの製造方法
JP2003229385A (ja) 半導体ウェーハの製造方法
JP2009135180A (ja) 半導体ウェーハの製造方法
JP2003133264A (ja) 鏡面ウエーハの製造方法
JP2002334854A (ja) 半導体装置の製造方法
JP2003039310A (ja) ウェーハの研磨方法及びウェーハ