DE112013002901B4 - Herstellungsverfahren für Halbleiterwafer - Google Patents

Herstellungsverfahren für Halbleiterwafer Download PDF

Info

Publication number
DE112013002901B4
DE112013002901B4 DE112013002901.4T DE112013002901T DE112013002901B4 DE 112013002901 B4 DE112013002901 B4 DE 112013002901B4 DE 112013002901 T DE112013002901 T DE 112013002901T DE 112013002901 B4 DE112013002901 B4 DE 112013002901B4
Authority
DE
Germany
Prior art keywords
polishing
semiconductor wafer
mirror
wafer
polished
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112013002901.4T
Other languages
English (en)
Other versions
DE112013002901T5 (de
Inventor
c/o SUMCO CORPORATION Yamashita Kenji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Sumco Techxiv Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Techxiv Corp filed Critical Sumco Techxiv Corp
Publication of DE112013002901T5 publication Critical patent/DE112013002901T5/de
Application granted granted Critical
Publication of DE112013002901B4 publication Critical patent/DE112013002901B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate

Abstract

Verfahren zur Herstellung eines Halbleiterwafers (W), wobei das Verfahren umfasst:Grobpolieren (S5) einer vorderen und einer hinteren Oberfläche des Halbleiterwafers (W), wobei der Halbleiterwafer (W) keine Epitaxieschicht aufweist;Hochglanzpolieren (S7) eines abgeschrägten Teils des grobpolierten Halbleiterwafers (W), wobei der Halbleiterwafer (W) keine Epitaxieschicht aufweist;Durchführen eines Hochglanzendpolierens (S9) der vorderen Oberfläche oder sowohl der vorderen als auch der hinteren Oberfläche des Halbleiterwafers (W) mit dem hochglanzpolierten abgeschrägten Teil, wobei der Halbleiterwafer (W) keine Epitaxieschicht aufweist; undBilden einer Oxidschicht (S8) auf einer gesamten Oberfläche des Halbleiterwafers (W), nachdem eine auf der Oberfläche des Halbleiterwafers (W) verbleibende Oxidschicht vollständig entfernt wurde, nach dem Hochglanzpolieren des abgeschrägten Teils und vor dem Hochglanzendpolieren.

Description

  • Fachgebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterwafers.
  • Stand der Technik
  • Üblicherweise werden die vordere und die hintere Oberfläche eines Halbleiterwafers in einer Vielzahl von Schritten hochglanzpoliert. Im Speziellen umfassen die Schritte hauptsächlich ein Grobpolieren zum Bereitstellen einer hohen Ebenheit für einen Halbleiterwafer und ein Endpolieren zum Reduzieren der Rauheit der Oberfläche.
  • Ferner wird zusätzlich zu der vorderen und hinteren Oberfläche des Halbleiterwafers auch ein abgeschrägter Teil hochglanzpoliert, um die Staubbildung seitens des abgeschrägten Teils zu verhindern.
  • Das Grobpolieren ist ein gleichzeitiges Doppelseitenpolieren, bei dem der Halbleiterwafer in einem Träger platziert wird und bei dem die vordere und die hintere Oberfläche des Halbleiterwafers gleichzeitig poliert werden. Während des gleichzeitigen Doppelseitenpolierens wird der abgeschrägte Teil infolge des Kontakts des Halbleiterwafers mit einer inneren lateralen Oberfläche des Trägers beschädigt oder eingedellt. Dementsprechend wird das Hochglanzpolieren des abgeschrägten Teils üblicherweise nach dem Grobpolieren durchgeführt, so dass eine mögliche Beschädigung und Dellen durch das Hochglanzpolieren entfernt werden können.
  • Jedoch wird während des Hochglanzpolierens des abgeschrägten Teils ein weiches Poliertuch, das üblicherweise für eine Polierscheibe für das Hochglanzpolieren des abgeschrägten Teils verwendet wird, unabsichtlich nicht nur auf dem abgeschrägten Teil angewandt, sondern auch auf der Oberfläche des Wafers während des Hochglanzpolierens des abgeschrägten Teils (hierin nachfolgend als „überpolieren“ bezeichnet). Aufgrund des Überpolierens wird der äußere periphere Teil des Wafers ungünstigerweise gedünnt (hierin nachfolgend auch als „kantenabrollen“ bezeichnet).
  • Um ein starkes Abrollen aufgrund eines Überpolierens, wie oben beschrieben, zu vermeiden, umfasst ein Verfahren zur Herstellung eines Halbleiterwafers Folgendes: Doppelseitenpolieren eines Halbleiterwafers; Bilden einer Harzschutzschicht auf der vorderen sowie der hinteren Oberfläche des Halbleiterwafers; Hochglanzpolieren eines abgeschrägten Teils des Halbleiterwafers; und Entfernen der Harzschutzschicht (siehe z.B. Patentliteratur 1). Laut Patentliteratur 1 wird die Harzschutzschicht auf der vorderen und der hinteren Oberfläche des Halbleiterwafers gebildet, wodurch ein Überpolieren der vorderen und der hinteren Oberfläche während des Hochglanzpolierens des abgeschrägten Teils unterdrückt wird, um ein Abrollen der Kanten zu verhindern.
  • Verweisliste
  • Patentliteratur
  • Patentliteratur 1: JP 2006 - 237 055 A
  • Zusammenfassung der Erfindung
  • Probleme, die von der Erfindung gelöst werden sollen
  • Das in Patentliteratur 1 offenbarte Verfahren erfordert jedoch das Bilden der Schutzschicht aus einem Harz und das Reinigen zum Entfernen der Harzschutzschicht, was zu einem Kostenanstieg führt.
  • Ferner wird der abgeschrägte Teil teilweise oder zur Gänze weniger hochglanzpoliert, wenn das Harz zum Bilden der Schutzschicht den abgeschrägten Teil außerhalb der vorderen und der hinteren Oberfläche erreicht. Dementsprechend muss die Schutzschicht präzise nur auf der vorderen und hinteren Oberfläche des Wafers gebildet werden, um zu verhindern, dass das Harz den abgeschrägten Teil erreicht. Jedoch ist ein solches Bilden mit technischen Schwierigkeiten verbunden.
  • Ferner weist die Reinigung zum Entfernen der Harzschutzschicht einige Probleme auf. Beispielsweise kann das entfernte Harz wieder an der Oberfläche kleben bleiben und die Harzschutzschicht könnte somit nicht zur Gänze entfernt werden.
  • Die DE 07 017 349 T1 offenbart ein Verfahren zur Herstellung eines Epitaxialwafers. Dabei wird in dieser Druckschrift nach dem Aufwachsen einer Epitaxieschicht eine Behandlung einschließlich Bilden einer Oxidschicht durchgeführt.
  • Die DE 103 40 882 A1 offenbart ein Reinigungsverfahren für Siliziumwafer, welches eine Oxidation des Siliziumwafers mit ozonisiertem Wasser und eine Reinigung des so oxidierten Siliziumwafers mit Flusssäure umfasst.
  • Die JP 2001 - 345 291 A offenbart ein Verfahren zur Herstellung eines Halbleiterwafers, bei dem zwischen einem Hochglanzpolieren eines abgeschrägten Teils des grobpolierten Halbleiterwafers und einem Hochglanzendpolieren eine Oxidschicht auf der Oberfläche des Halbleiterwafers gebildet wird.
  • Ein Ziel der Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterwafers bereitzustellen, wobei das Verfahren dazu in der Lage ist, die Ebenheit des äußeren peripheren Teils einer Oberfläche eines Halbleiterwafers zu verbessern.
  • Mittel zur Problemlösung
  • Eine Polierlösung für das Grobpolieren und eine Polierlösung für das Hochglanzendpolieren unterscheiden sich üblicherweise in der Größe der Schleifkörner und den Elementen der Zusammensetzung. Dementsprechend wird ein grobpolierter Halbleiterwafer so gereinigt, dass Schleifkörner und Polierlösung, die auf der Oberfläche des Halbleiterwafers verbleiben, entfernt werden, bevor der Halbleiterwafer dem anschließenden Hochglanzendpolieren unterzogen wird. Für die Reinigung wird z.B. eine Reinigungslösung (SC-1) mit Ammoniak-Wasser und Wasserstoffperoxid verwendet.
  • Als Ergebnis eines Experiments, das von dem/den vorliegenden Erfinder(n) durchgeführt wurde, wurde herausgefunden, dass, wenn die vordere und die hintere Oberfläche des Halbleiterwafers dem Hochglanzendpolieren unterzogen werden, nachdem ein abgeschrägter Teil des Halbleiterwafers hochglanzpoliert wurde, nachdem die Halbleiteroberfläche grobpoliert und gereinigt wurde, die Ebenheit des äußeren peripheren Teils der Oberfläche des Halbleiterwafers schlechter ist.
  • Infolge von intensiver Forschung aufgrund des obigen Problems wurde Folgendes herausgefunden.
  • Wenn der Halbleiterwafer einer Reinigung (z.B. SC-1-Reinigung) unterzogen wird, wird notwendigerweise eine Oxidschicht mit einer Dicke im Angström-Bereich auf der gesamten Oberfläche des gereinigten Halbleiterwafers gebildet.
    Andererseits werden Arten von verwendbaren Poliertüchern oder Aufschlämmungen infolge des aktuellen Fortschritts z.B. bei der Entwicklung eines Hochglanzpolierverfahrens für einen abgeschrägten Teil eines Wafers ausreichend verbessert, so dass ein Abrollen der Kanten aufgrund eines Überpolierens kaum noch auftritt.
  • Jedoch wird eine ultradünner Oxidschicht, wie in 8A dargestellt, der bei der Reinigung des Halbleiters gebildet wird, während des Hochglanzpolierens des abgeschrägten Teils unabsichtlich überpoliert, so dass die Oxidschicht, der auf dem äu-ßeren peripheren Teil der Oberfläche des Halbleiterwafers vorhanden ist, entfernt wird und somit eine Silizium-Oberfläche des Halbleiterwafers am äußeren peripheren Teil freiliegt.
  • Wenn der Halbleiterwafer in dem obigen Zustand dem anschließenden Hochglanzendpolieren unterzogen wird, variiert die Polierrate abhängig von der Gegenwart oder Abwesenheit der Oxidschicht auf der Oberfläche des Halbleiterwafers, wie in 8B dargestellt. Im Speziellen wurde herausgefunden, dass eine Polierrate für den äußeren peripheren Teil, auf dem keine Oxidschicht vorhanden ist, höher wird, so dass der äußere periphere Teil zuerst poliert wird und somit ein starkes Abrollen von Kanten verursacht wird.
  • Gemäß einem Aspekt der Erfindung umfasst ein Verfahren zur Herstellung eines Halbleiterwafers Folgendes: Grobpolieren der vorderen und der hinteren Oberfläche des Halbleiterwafers; Hochglanzpolieren eines abgeschrägten Teils des grobpolierten Halbleiterwafers; Durchführen eines Hochglanzendpolierens auf der vorderen Oberfläche oder auf der vorderen sowie der hinteren Oberfläche des Halbleiterwafers mit dem hochglanzpolierten abgeschrägten Teil; und Bilden einer Oxidschicht auf einer gesamten Oberfläche des Halbleiterwafers, nachdem eine auf der Oberfläche des Halbleiterwafers verbleibende Oxidschicht vollständig entfernt wurde, nach dem Hochglanzpolieren des abgeschrägten Teils und vor dem Hochglanzendpolieren. Dabei weist bei dem Verfahren der Halbleiterwafer durchgängig keine Epitaxieschicht auf.
  • In dem obigen Aspekt wird die Oxidschicht auf der gesamten Oberfläche des Halbleiterwafers gebildet, nachdem der abgeschrägte Teil hochglanzpoliert wurde, so dass ein äußerer peripherer Teil der Oberfläche des Halbleiterwafers, der überpoliert wird und somit freiliegt, von der Oxidschicht bedeckt wird. Deshalb variiert die Polierrate bei dem Hochglanzendpolieren, das nach der Bildung der Oxidschicht durchgeführt wird, nicht in Abhängigkeit von der Gegenwart oder Abwesenheit der Oxidschicht auf der Oberfläche des Halbleiterwafers, was zu einer Verbesserung der Ebenheit des äußeren peripheren Teils der Oberfläche des Halbleiterwafers führt.
  • In dem obigen Aspekt wird bevorzugt, dass das Bilden der Oxidschicht eine chemische Reinigung mit einem Gemisch aus Ammoniak-Wasser und mit Sauerstoff angereichertem Wasser umfasst.
  • In dem obigen Aspekt ermöglicht das chemische Reinigen mit dem Gemisch aus Ammoniak-Wasser und mit Sauerstoff angereichertem Wasser die schnelle und einheitliche Bildung der Oxidschicht mit einer Dicke im Angström-Bereich auf der Oberfläche des Halbleiterwafers.
  • In dem obigen Aspekt wird bevorzugt, dass das Bilden der Oxidshicht ein Wiederholen einer Rotationsreinigung mit Ozonwasser und einer Rotationsreinigung mit Fluorwasserstoff-Wasser umfasst.
  • In dem obigen Aspekt wird die Rotationsreinigung mit Ozonwasser und die Rotationsreinigung mit Fluorwasserstoff-Wasser wiederholt, wodurch die Oxidschicht mit einer Dicke im Angström-Bereich rasch und einheitlich auf der Oberfläche des Halbleiterwafers gebildet wird.
  • In dem obigen Aspekt wird bevorzugt, dass eine Dicke der zu bildenden Oxidschicht in einem Bereich von 0,5 nm bis 2 nm liegt.
  • In dem obigen Aspekt kann eine Toleranz zum Entfernen der Oxidschicht bei dem Hochglanzendpolieren reduziert werden, solange die Dicke der zu bildenden Oxidschicht im Bereich von 0,5 nm bis 2 nm liegt.
  • In dem obigen Aspekt wird bevorzugt, dass eine Poliertoleranz für das Hochglanzendpolieren in einem Bereich von 0,1 pm bis 3 µm liegt.
  • In dem obigen Aspekt kann ein Halbleiterwafer mit hoher Ebenheit und einer günstigen Oberflächenrauheit hergestellt werden, solange die Poliertoleranz für das Hochglanzendpolieren im Bereich von 0,1 µm bis 3 µm liegt.
  • Kurzbeschreibung der Zeichnungen
    • 1 ist ein Flussdiagramm, das einen Herstellungsprozess eines Halbleiterwafers gemäß einer beispielhaften Ausführungsform der Erfindung zeigt.
    • 2 ist eine schematische Ansicht, die eine Anordnung einer Doppelseitenpoliermaschine gemäß der beispielhaften Ausführungsform zeigt.
    • 3A ist eine teilweise vergrößerte schematische Ansicht, die eine Abschrägungspoliermaschine gemäß der beispielhaften Ausführungsform zeigt.
    • 3B ist eine Planansicht, die die Abschrägungspoliermaschine gemäß der beispielhaften Ausführungsform zeigt.
    • 4A ist eine teilweise vergrößerte Teilansicht des Halbleiterwafers in dem Herstellungsprozess gemäß der beispielhaften Ausführungsform, die die Anordnung des Halbleiterwafers zeigt, wobei ein abgeschrägter Teil hochglanzpoliert wird.
    • 4B ist eine teilweise vergrößerte Teilansicht des Halbleiterwafers in dem Herstellungsprozess gemäß der beispielhaften Ausführungsform, die die Anordnung des Halbleiterwafers zeigt, auf dem eine Oxidschicht gebildet wurde.
    • 4C ist eine teilweise vergrößerte Teilansicht des Halbleiterwafers in dem Herstellungsprozess gemäß der beispielhaften Ausführungsform, die die Anordnung des Halbleiterwafers zeigt, auf dem ein Hochglanzendpolieren durchgeführt wurde.
    • 5 ist eine schematische Ansicht, die eine einseitige Poliermaschine gemäß der beispielhaften Ausführungsform zeigt.
    • 6 ist eine Gesamtansicht, die den SFQR des Halbleiterwafers gemäß der beispielhaften Ausführungsform zeigt.
    • 7 zeigt ESFQR-Analyseergebnisse aus Beispiel 1 und Vergleichsbeispiel 1.
    • 8A ist eine teilweise vergrößerte Teilansicht eines Halbleiterwafers in einem typischen Herstellungsprozess, die die Anordnung des Halbleiterwafers zeigt, wobei ein abgeschrägter Teil hochglanzpoliert wird.
    • 8B ist eine teilweise vergrößerte Teilansicht des Halbleiterwafers in dem typischen Herstellungsprozess, die die Anordnung des Halbleiterwafers zeigt, auf dem ein Hochglanzendpolieren durchgeführt wird.
  • Beschreibung einer/von Ausführungsform(en)
  • (Eine) Beispielhafte Ausführungsform(en) der Erfindung werden nachfolgend unter Bezugnahme auf die beigelegten Zeichnungen beschrieben.
  • 1 zeigt einen Herstellungsprozess eines Halbleiterwafers gemäß einer beispielhaften Ausführungsform der Erfindung.
  • Zuerst wird ein Einkristallblock, der z.B. durch ein CZ-Verfahren gezüchtet wurde, z.B. mit einer Mehrfachdrahtsäge in Scheiben geschnitten (Schritt S1). Anschließend wird z.B. eine Kante eines Wafers, die von dem Block abgeschnitten wurde, abgeschrägt, um zu verhindern, dass der Wafer springt oder bricht (Schritt S2).
  • Danach wird der abgeschrägte Wafer einem Läpp- oder Oberflächenschleifvorgang unterzogen, um die Oberfläche des Wafers zu glätten (Schritt S3). Der Wafer wird dann einem chemischen Polieren (d.h. Ätzen) unterzogen, um eine Schicht zu entfernen, die von dem Abschrägen und Läppen beeinträchtigt wurde und die auf dem Wafer verblieben ist (Schritt S4).
  • Grobpolierschritt S5
  • Als nächstes werden die vorderen und hinteren Oberflächen des Halbleiterwafers grobpoliert, nachdem sie einem Ätzen unterzogen wurden.
  • Der Grobpolierschritt S5 soll den Halbleiterwafer polieren, bis eine gewünschte Dicke erreicht ist. Im Speziellen wird der Halbleiterwafer mit einem Hartpoliertuch, das aus gehärtetem Urethanharz oder dergleichen besteht, mit einer relativ hohen Polierrate poliert, so dass Unebenheiten bei der Dicke des polierten Halbleiterwafers reduziert wird (d.h. der Halbleiterwafer wird geebnet).
  • In dem Grobpolierschritt S5 kann eine vorbestimmte Poliertoleranz in eine Vielzahl von Schichten (z.B. erste bis dritte Schicht) aufgeteilt werden, von der jede mit einem unterschiedlichen Poliertuch und Schleifkörnern unterschiedlicher Größe poliert wird. Alternativ dazu kann ein nichtschleifendes Polieren mit einer Alkalilösung ohne lose Schleifkörner durchgeführt werden.
  • Anordnung der Doppelseitenpoliermaschine
  • Eine Doppelseitenpoliermaschine, die für den Grobpolierschritt S5 verwendet wird, wird gemäß der beispielhaften Ausführungsform beschrieben.
  • Wie in 2 dargestellt, umfasst eine Doppelseitenpoliermaschine 10 eine obere Platte 11, eine untere Platte 12, ein inneres Zahnrad 13, ein äußeres Zahnrad 14 und eine Vielzahl von Trägern 15. In den Trägern 15 ist eine Vielzahl von Halbleiterwafern W angeordnet. In 2 befinden sich in jedem der Träger 15 drei der Halbleiterwafer W.
    Die obere Platte 11 umfasst einen Plattenkörper 111 und einen Hebemechanismus 112 zum Bewegen des Plattenkörpers 111 in Richtung oder weg von der unteren Platte 12.
  • Der Plattenkörper 111 befindet sich im Wesentlichen in Form einer Scheibe und umfasst eine Polierscheibe 113 (nicht in 2 dargestellt). Die Polierscheibe 112 ist an einer unteren Oberfläche des Plattenkörpers 111 angeordnet und wird in Kontakt mit Oberflächen der Halbleiterwafer W gebracht, um die Halbleiterwafer W zu polieren. Eine Vielzahl von Zulauföffnungen sind durch eine obere Fläche des Plattenkörpers 111 gebildet, um während des Polierens eine Polieraufschlämmung und reines Wasser zum Spülen zwischen der oberen Platte 11 und der unteren Platte 12 zuzuführen.
  • Der Hebemechanismus 112, der eine Welle umfasst, die im Wesentlichen in der Mitte des Plattenkörpers 111 angeordnet ist, wird von einem Motor angetrieben, der auf einem Öffnungsrahmen (nicht dargestellt), der darüber angeordnet ist, um den Plattenkörper 111 vertikal zu bewegen, bereitgestellt ist.
  • Die untere Platte 12, die in Form eines Scheibenkörpers ist, der drehbar auf einer Halterung der Doppelseitenpoliermaschine 10 bereitgestellt ist, weist eine der oberen Platte 11 entgegengesetzte Oberfläche auf und ist mit einer Polierscheibe 121 ausgestattet. Beim Polieren wird die untere Polierscheibe 121 mit den Oberflächen der Halbleiterwafer W in Kontakt gebracht.
  • Das innere Zahnrad 13 ist im Wesentlichen in der Mitte der scheibenförmigen unteren Platte 12 bereitgestellt und ist unabhängig von der unteren Platte 12 drehbar. Eine äußere laterale Oberfläche des inneren Zahnrads 13 ist mit Zähnen 131 versehen, die mit den Trägern 15 kämmen.
  • Das äußere Zahnrad ist ein Ringkörper, der die untere Platte 12 umgibt, von der eine innere Oberfläche mit Zähnen 141 versehen ist, die mit den Trägern 15 kämmen.
  • Die obere Platte 11, die untere Platte 12, das innere Zahnrad 13 und das äußere Zahnrad 14 sind mit Rotationswellen von getrennten Antriebsmotoren an ihren Drehachsen verbunden, um unabhängig voneinander von den Antriebsmotoren rotiert zu werden.
  • Die Träger 15 sind jeweils in Form eines Scheibenkörpers, von denen eine äußere laterale Oberfläche mit Zähnen 151 versehen ist, die mit dem inneren Zahnrad 13 und dem äußeren Zahnrad 14 kämmen. Ein Bereich des Scheibenkörpers auf gleicher Ebene ist mit einer Vielzahl von Wafer-Haltelöchern 152 ausgestattet, in denen die Halbleiterwafer W angeordnet sind.
  • Ein Poliertuch, das an jeder der Polierscheibe 113 und der Polierscheibe 121 angebracht ist, besteht vorzugsweise aus Polyurethan. Ein Polyurethan mit einer Shore-A-Härte in einem Bereich von 80 bis 90 wird besonders bevorzugt. Eine Polierlösung ist vorzugsweise eine wässrige Alkalilösung mit Schleifkörnern. Im Speziellen wird besonders bevorzugt, dass die Schleifkörner Kolloidalkieselerde mit einer durchschnittlichen Korngröße von 50 nm sind und dass die Alkalilösung eine wässrige KOH-Lösung mit einem pH von 10 bis 11 ist.
  • Betrieb der Doppelseitenpoliermaschine in Grobpolierschritt S5
  • Als nächstes wird ein Grobpolierbetrieb der Doppelseitenpoliermaschine 10 beschrieben.
  • Zuerst werden die Träger 15 auf der unteren Platte 12 abgestellt, und die Halbleiterwafer W befinden sich in den Wafer-Haltelöchern 152. Danach wird das Doppelseitenpolieren folgendermaßen durchgeführt: Auf- und Ab-Bewegen der oberen Platte 11 durch den Hebemechanismus 112; und Antreiben der Antriebsmotoren während die obere Platte 11 mit einem vorbestimmten Druck nach unten gedrückt wird und Zuführen einer Polieraufschlämmung durch die Zulauföffnungen, die durch den Plattenkörper 111 der oberen Platte 11 gebildet sind.
  • Da die Zähne 151 auf der äußeren lateralen Oberfläche jedes Trägers 15 mit dem inneren Zahnrad 13 und dem äußeren Zahnrad 14 kämmen, rotieren die Träger 15 jeweils um das innere Zahnrad 13, während sie sich während des Polierens selbst um ihre eigene Achse drehen, so dass die Halbleiterwafer W von der gesamten Polierscheibe 113 und Polierscheibe 121 poliert werden.
  • Im Übrigen sind die Halbleiterwafer W so angeordnet, dass ihre vorderen Oberflächen nach unten zeigen und ihre hinteren Oberflächen nach oben zeigen, so dass die Polierscheibe 121, die an der unteren Platte 12 angebracht ist, zum Polieren der vorderen Oberflächen der Halbleiterwafer W verwendet wird und die Polierscheibe 113, die an der oberen Platte 11 angebracht ist, zum Polieren der hinteren Oberflächen der Halbleiterwafer W verwendet wird.
  • Die Poliertoleranz für den Grobpolierschritt S5 beträgt für eine Oberfläche vorzugsweise 10 µm (d.h. etwa 20 µm für beide Oberflächen gesamt). Ferner ist die Poliertoleranz günstig so eingestellt, dass die ESFQR (Kantenflachheitsmetrik, sektorbasiert, vordere Oberfläche referenziert, kleinste Quadrate Fit-Bezugsebene, Datenbereich innerhalb des Sektors) jeder der Halbleiterwafer W nach dem Grobpolierschritt S5 innerhalb eines Bereichs von 30 bis 50 nm fällt. Im Übrigen ist ESFQR ein Messwert von SFQR (kleinster Quadratbereich Vorderseite) in jedem Sektorbereich (Sektor), der in einem äußeren Kantenabschnitt entlang der gesamten Peripherie jedes Wafers, wie in 6 dargestellt, definiert ist.
  • Reinigungsschritt S6
  • Als nächstes werden die Halbleiterwafer W gereinigt, nachdem sie dem Grobpolierschritt S5 unterzogen wurden.
  • Nach dem Grobpolierschritt S5 verbleiben z.B. die Schleifkörner und die Polierlösung, die für den Grobpolierschritt S5 verwendet wurden, auf den Oberflächen der Halbleiterwafer W. Eine Polierlösung, die für einen Hochglanzendpolierschritt S9 (später beschrieben) verwendet wird, unterscheidet sich in der Schleifkorngröße und den Zusammensetzungselementen von der Polierlösung, die für den Grobpolierschritt S5 verwendet wird. Deshalb werden die Halbleiterwafer W in Schritt S6 so gereinigt, dass die Halbleiterwafer W dem anschließenden Hochglanzendpolierschritt S9 unterzogen werden, während noch Schleifkörner und die Polierlösung darauf verbleiben.
  • Für die Reinigung wird z.B. vorzugsweise eine Reinigungslösung (SC-1) mit Ammoniak-Wasser und mit Sauerstoff angereichertem Wasser verwendet. Beispielsweise werden die Halbleiterwafer W besonders bevorzugt einer Nassbankreinigung mit einer SC-1-Lösung, die auf 50 bis 80 °C erhitzt wurde, unterzogen, wobei die SC-1-Lösung durch Mischen von Ammoniak-Wasser und mit Sauerstoff angereichertem Wasser in einem Verhältnis von 1:1 und durch 5- oder 30maliges Verdünnen des Gemischs mit reinem Wasser hergestellt.
  • Nachdem sie mit der SC-1-Lösung gereinigt wurden, werden die Halbleiterwafer W mit reinem Wasser gespült. Auf den gesamten Oberflächen der gereinigten Halbleiterwafer W, wird notwendigerweise eine native Oxidschicht mit einer Dicke in einem Bereich von etwa 1 nm bis etwa 1,1 nm (in einem Bereich von etwa 10 Ä bis etwa 11 Ä) gebildet.
  • Abschrägungs-Hochglanzpolierschritt S7
  • Als nächstes werden abgeschrägte Teile der Halbleiterwafer W hochglanzpoliert, nachdem sie dem Reinigungsschritt S6 unterzogen wurden.
  • In dem Schritt S7 werden die abgeschrägten Teile der Halbleiterwafer W hochglanzpoliert, um eine Staubbildung von den abgeschrägten Teilen zu verhindern und um Kratzer und Dellen der abgeschrägten Teile, die infolge des Kontakts zwischen den Halbleiterwafern W und inneren lateralen Oberflächen der Träger während des Grobpolierschritts S5 gebildet wurden, zu entfernen.
  • Anordnung einer Abschrägungspoliermaschine
  • Eine Abschrägungspoliermaschine, die in dem Abschrägungs-Hochglanzpolierschritt S7 gemäß der beispielhaften Ausführungsform verwendet wird, wird beschrieben. 3A ist eine teilweise vergrößerte schematische Ansicht, die die Abschrägungspoliermaschine zeigt. 3B ist eine Planansicht, die die Abschrägungspoliermaschine zeigt.
  • Wie in 3A dargestellt, umfasst eine Abschrägungspoliermaschine Folgendes: eine Waferansaugeinheit 21, die die untere Oberfläche des zu polierenden Halbleiterwafers W ansaugt; eine Poliereinheit 22, die den Halbleiterwafer W, der von der Waferansaugeinheit 21 angesaugt wird, hochglanzpoliert; und eine Leitung 23, die über der Poliereinheit 22 zum Zuführen einer Polierlösung angebracht ist.
  • Die Waferansaugeinheit 21 umfasst Folgendes: eine Ansaugplattform 211 (d.h. eine Halterung), die die untere Oberfläche des Halbleiterwafers W ansaugt und hält; und einen Rotor 212, der die Saugplattform 211 rotiert.
  • Die Poliereinheit 22 umfasst Folgendes: eine Polierscheibe 221, die den abgeschrägten Teil des Halbleiterwafers W hochglanzpoliert; und einen Antrieb (nicht dargestellt), der die Polierscheibe 221 rotiert, die Polierscheibe 221 vertikal bewegt und die Polierscheibe 221 auf den Halbleiterwafer W drückt. Die Polierscheibe 221 umfasst einen oberen geneigten Polierteller 222, einen Polierteller 223 für vertikale Oberflächen und einen unteren geneigten Polierteller 224.
  • Im Übrigen weisen die Polierteller eigentlich eine Bogenform mit derselben Länge auf, obwohl 3A zeigt, dass die Polierteller auf der rechten Seite in der Figur angeordnet sind, um eine Positionsbeziehung der Polierteller mit dem abgeschrägten Teil des Halbleiterwafers W klarzustellen, und die um den zu polierenden Halbleiterwafer W angeordnet sind, der zu vorbestimmten Intervallen, wie in 3B dargestellt, poliert werden soll.
  • Die Polierteller sind jeweils mit einem Poliertuch versehen. Das Poliertuch, das an jede der Polierteller der Abschrägungspoliermaschine 20 angebracht ist, besteht vorzugsweise aus einem nichtgewebten Stoff. Ein nichtgewebter Stoff mit einer Härte von Asker C in einem Bereich von 55 bis 56 wird besonders bevorzugt. Die Polierlösung ist vorzugsweise eine wässrige Alkalilösung mit Schleifkörnern. Im Speziellen wird besonders bevorzugt, dass die Schleifkörner Kolloidalkieselerde mit einer durchschnittlichen Korngröße von 50 nm sind und dass die wässrige Alkalilösung eine wässrige KOH-Lösung mit einem pH von 10 bis 11 ist.
  • Betrieb der Abschrägungspoliermaschine im Abschrägungs-Hochglanzpolierschritt S7
  • Als nächstes wird ein Betrieb der Abschrägungspoliermaschine 20 in dem Abschrägungs-Hochglanzpolierschritt beschrieben.
  • Die Waferansaugeinheit 21 saugt die untere Oberfläche des zu polierenden Halbleiterwafers W an, um den Halbleiterwafer W zu halten. Die Polierteller 222, 223, 224 der Polierscheibe 221 werden jeweils gegen einen vorbestimmten Punkt auf dem abgeschrägten Teil gepresst und gepresst gehalten.
  • Als nächstes wird der Rotor 212 angetrieben, den Halbleiterwafer W zu rotieren und gleichzeitig wird die Polierscheibe 221 von dem Antrieb angetrieben, um die Polierteller 222, 223, 224, wie in 3B dargestellt, zu rotieren, während die Polierlösung aus der Leitung 23 in das Poliertuch geleitet wird.
  • Auf diese Art können ein oberer Teil, ein mittlerer Teil und ein unterer Teil des abgeschrägten Teils der Halbleiterwafer W jeweils von dem nach oben geneigten Polierteller 222, dem vertikalen Oberflächenpolierteller 223 und dem nach unten geneigten Polierteller 224 poliert werden.
  • Infolge des Abschrägungs-Hochglanzpolierens wird die Oxidschicht, der auf dem abgeschrägten Teil vorhanden ist, entfernt und der abgeschrägte Teil wird poliert, um eine blanke Oberfläche, wie in 4A dargestellt, aufzuweisen. Ferner werden Kratzer und Dellen, die während des Grobpolierschritts S5 gebildet wurden, entfernt.
  • Während die auf dem abgeschrägten Teil vorhandene Oxidschicht entfernt wird, wird auch die Oxidschicht, der auf den äußeren peripheren Teilen der vorderen sowie der hinteren Oberfläche ebenfalls als Ergebnis eines Überpolierens entfernt, wobei eine Silizium-Oberfläche auf den äußeren peripheren Teilen freigelegt wird.
  • Oxidschichtbildungsschritt S8
  • Als nächstes, nach dem Abschrägungs-Hochglanzpolierschritt S7, wird eine weitere Oxidschicht gebildet, um die gesamte Oberfläche des Halbleiterwafers W, wie in 4B dargestellt, zu bedecken.
  • Dabei wird nach dem Abschrägungshochglanzpolierschritt S7 die weitere Oxidschicht auf der gesamten Oberfläche des Halbleiterwafers W gebildet, nachdem die Oxidschicht, der auf der Oberfläche des Halbleiterwafers W verblieben ist, vollständig durch Eintauchen des Halbleiterwafers W in eine Flusssäure-Lösung entfernt wurde. Im obigen Fall wird die weitere Oxidschicht auf der gesamten Oberfläche des Halbleiterwafers W im Schritt S8 gebildet, nachdem die verbleibende Oxidschicht nach dem Abschrägungs-hochglanzpolierschritt S7 vollständig entfernt wurde. Deshalb variiert die Polierrate im unten beschriebenen Hochglanzendpolierschritt S9 kaum, so dass die Ebenheit des äußeren peripheren Teils der Oberfläche des Halbleiterwafers W weiter verbessert werden kann.
  • Die Oxidschicht wird gebildet, um die gesamte Oberfläche des Halbleiterwafers W in dem Schritt S8 zu bedecken, um eine Variation der Polierrate, abhängig von der Gegenwart oder Abwesenheit der Oxidschicht in einem Hochglanzendpolierschritt S9 (später beschrieben) auszuschließen.
  • Die Oxidschicht wird vorzugsweise durch eine chemische Reinigung mit einem Gemisch (SC-1) aus Ammoniak-Wasser und mit Sauerstoff angereichertem Wasser gebildet. Eine solche chemische Reinigung des Halbleiterwafers W ist besonders bevorzugt ein Nassbankreinigen mit einer SC-1-Lösung, die auf 50 bis 80 °C erhitzt wurde, wobei die SC-1-Lösung durch Mischen von Ammoniak-Wasser und mit Sauerstoff angereichertem Wasser in einem Verhältnis von 1:1 und durch 5- bis 30maliges Verdünnen des Gemischs mit reinem Wasser auf dieselbe Art, wie im obigen Reinigungsschritt, hergestellt.
  • Nachdem der Wafer mit der SC-1-Lösung gereinigt wurde, wird der Halbleiterwafer W mit reinem Wasser gespült. Auf der gesamten Oberfläche des gereinigten Halbleiterwafers W, ist notwendigerweise eine native Oxidschicht mit einer Dicke in einem Bereich von etwa 1 nm bis etwa 1,1 nm (in einem Bereich von etwa 10 Ä bis etwa 11 Ä) gebildet.
  • Die Oxidschicht wird ebenfalls vorzugsweise durch Wiederholen einer Rotationsreinigung mit Ozonwasser und einer Rotationsreinigung mit Fluorwasserstoff-Wasser gebildet. Die Rotationsreinigung wird z.B. von einer Einzelwafer-Drehprozessoreinheit durchgeführt.
  • Bei der Rotationsreinigung gemäß der beispielhaften Ausführungsform werden ein Rotationsreinigen mit Ozonwasser und ein Rotationsreinigen mit Fluorwasserstoff-Wasser wiederholt. Anders ausgedrückt werden unterschiedliche Arten einer Rotationsreinigung mit unterschiedlichen Reinigungslösungen abwechselnd durchgeführt. Auf diese Art werden die vordere Oberfläche und der abgeschrägte Teil des Halbleiterwafers W gereinigt, und die Oxidschicht wird auf der Oberfläche und dem abgeschrägten Teil des Halbleiterwafers W gebildet. Nach jeder Rotationsreinigung mit jeder Reinigungslösung wird der Halbleiterwafer W vorzugsweise mit reinem Wasser abgespült.
  • Nach Abschluss der Rotationsreinigung der vorderen Oberfläche wird der Halbleiterwafer W mit reinem Wasser abgespült und dann wieder auf die Vorderseite umgedreht, so dass die Rotationsreinigung gleichermaßen auch auf der hinteren Oberfläche durchgeführt werden kann. Bei Abschluss der Rotationsreinigung des Halbleiterwafers W, muss eine native Oxidschicht mit einer Dicke in einem Bereich von 0,8 nm bis 1,2 nm auf der gesamten Oberfläche des Halbleiterwafers W gebildet werden.
  • Hochglanzendpolierschritt S9
  • Schlussendlich wird die vordere Oberfläche oder die vordere sowie die hintere Oberfläche des Halbleiterwafers W hochglanzpoliert, nachdem die Oxidschicht auf der gesamten Oberfläche des Halbleiterwafers W gebildet wurde.
  • Ein Hochglanzendpolierschritt S9 soll die Oberflächenrauheit des Halbleiterwafers W verbessern. Im Speziellen wird der Halbleiterwafer W mit einem weichen Poliertuch, wie einem Wildlederpoliertuch, in Kombination mit feinen, losen Schleifkörnern poliert, um die Unebenheit der Feinoberflächenrauheit des Halbleiterwafers W (z.B. Mikrorauheit und Trübung) zu reduzieren.
  • Bei dem Hochglanzendpolierschritt S9 kann eine vorbestimmte Poliertoleranz in eine Vielzahl von Schichten aufgeteilt werden, von der jede mit einer anderen Art von Poliertuch und loser Schleifkörner mit unterschiedlichen Korngrößen auf dieselbe Art wie im Grobpolierschritt S5 poliert werden.
  • Anordnung einer Einzelseitenpoliermaschine
  • Eine Einzelseitenpoliermaschine, die für den Hochglanzendpolierschritt S9 gemäß der beispielhaften Ausführungsform verwendet wird, wird beschrieben.
  • Wie in 5 dargestellt, umfasst eine Einzelseitenpoliermaschine 30, die die Form einer großen Scheibe hat, Folgendes: eine Welle 31, die mit dem Mittelpunkt einer unteren Oberfläche einer Scheibe verbunden ist; eine Rotationsplatte 32, die von der Welle 31 rotiert wird; und eine Waferhalterung 35, die einen Druckkopf 33 und eine Welle 34 umfasst, die mit dem Druckkopf 33 verbunden ist, um den Druckkopf 33 zu rotieren.
  • Eine obere Oberfläche der Rotationsplatte 32 verfügt über ein Poliertuch 321. Eine untere Oberfläche des Druckkopfs 33 ist mit einer Polierscheibe 331 ausgestattet, an den der zu polierende Halbleiterwafer W fixiert ist. Eine Leitung 36 zum Zuführen einer Polierlösung und eine Leitung 37 zum Zuführen von reinem Wasser sind über der Rotationsplatte 32 angeordnet.
  • Das Poliertuch 321, das an der Einzelseitenpoliermaschine 30 angebracht ist, ist vorzugsweise ein Wildledertuch. Die Polierlösung ist vorzugsweise eine wässrige Alkalilösung mit Schleifkörnern. Im Speziellen wird besonders bevorzugt, dass die Schleifkörner Kolloidalkieselerde mit einer durchschnittlichen Korngrö-ße von 35 nm ist und dass die wässrige Alkalilösung eine wässrige Ammoniaklösung mit einem pH von 10,2 bis 10,8 ist.
  • Im Übrigen kann die Polierlösung, die in der Einzelseitenpoliermaschine 30 verwendet wird, Schleifkörper wie Kolloidalkieselerde enthalten oder nicht.
  • Betrieb der Einzelseitenpoliermaschine im Hochglanzendpolierschritt S9
  • Als nächstes wird ein Betrieb der Einzelseitenpoliermaschine 30 im Hochglanzendpolierschritt beschrieben.
  • Zuerst wird die hintere Oberfläche des zu polierenden Halbleiterwafers W an die Polierplatte 331 des Druckkopfs 33 fixiert, um den Halbleiterwafer W zu halten. Der Druckkopf 33 wird dann abwärts bewegt und mit einem vorbestimmten Druck nach unten gedrückt, wodurch die vordere Oberfläche des Halbleiterwafers W gegen das Poliertuch 321 gedrückt wird.
  • Als nächstes wird der Druckkopf 33 rotiert, um den Halbleiterwafer W zu rotieren und gleichzeitig wird die Rotationsplatte 32 rotiert, um das Poliertuch 321 zu rotieren, während die Polierlösung dem Poliertuch 321 aus der Leitung 36 zugeführt wird.
  • Auf diese Art wird die vordere Oberfläche des Halbleiterwafers W mit dem Poliertuch 321 poliert.
  • Wie in 4C dargestellt, wird die vordere Oberfläche des Halbleiterwafers W infolge des Hochglanzendpolierens zu einer blanken Oberfläche poliert, wobei die Oxidschicht, der auf der vorderen Oberfläche des Halbleiterwafers W verbleibt, entfernt wird.
  • Die Poliertoleranz für den Hochglanzendpolierschritt S9 liegt vorzugsweise in einem Bereich von 0,1 µm bis 3 µm und besonders bevorzugt in einem Bereich von 0,3 µm bis 0,7 µm. Wenn der Halbleiterwafer W von der vorbestimmten Poliertoleranz poliert wird, wird reines Wasser aus der Leitung 37 zugeführt, um die Polierlösung, die zuvor zugeführt wurde, zu entfernen.
  • Im Übrigen wird der Halbleiterwafer W beim Hochglanzendpolieren der vorderen sowie der hinteren Oberfläche des Halbleiterwafers W nach Abschluss des einseitigen Polierens der vorderen Oberfläche mit reinem Wasser abgespült und dann mit der Rückseite nach vorne gedreht, sodass das einseitige Polieren gleichermaßen auf der hinteren Oberfläche durchgeführt wird. In diesem Fall unterscheiden sich die Polierbedingungen für die vordere Oberfläche von den Polierbedingungen für die hintere Oberfläche, so dass die vordere und die hintere Oberfläche abhängig von einem Glanzunterschied zwischen den resultierenden blanken Oberflächen unterschieden werden können.
  • Vorteile der beispielhaften Ausführungsform
  • Wie oben beschrieben kann die obige beispielhafte Ausführungsform die folgenden Vorteile bereitstellen.
  • (1) In der beispielhaften Ausführungsform wird die gesamte Oberfläche des Halbleiterwafers W im Schritt S8 nach dem Abschrägungshochglanzpolierschritt S7 bedeckt, und dann wird der Hochglanzendpolierschritt S9 durchgeführt.
  • Deshalb kann der äußere periphere Teil von der Oxidschicht bedeckt sein, auch wenn der äußere periphere Teil der Oberfläche des Halbleiterwafers W infolge eines Überpolierens in dem Abschrägungshochglanzpolierschritt S7 freigelegt wird. Infolgedessen variiert die Polierrate abhängig von der Gegenwart oder der Abwesenheit der Oxidschicht auf der Oberfläche des Halbleiterwafers W im Hochglanzendpolierschritt S9 nicht, so dass die Ebenheit des äußeren peripheren Teils der Oberfläche des Halbleiterwafers W verbessert werden kann.
  • (2) Im Schritt S8 wird die Oxidschicht durch die chemische Reinigung mit dem Gemisch, das Ammoniak-Wasser und mit Sauerstoff angereichertes Wasser enthält, gebildet.
  • Die chemische Reinigung mit dem Gemisch, das Ammoniak-Wasser und mit Sauerstoff angereichertes Wasser enthält, ermöglicht die schnelle und einheitliche Bildung der Oxidschicht mit einer Dicke im Angström-Bereich auf der Oberfläche des Halbleiterwafers W.
  • (3) Im Schritt S8 wird die Oxidschicht durch Wiederholen der Rotationsreinigung mit Ozonwasser und der Rotationsreinigung mit Fluorwasserstoff-Wasser gebildet.
  • Die Rotationsreinigung mit dem Ozonwasser und die Rotationsreinigung mit dem Fluorwasserstoff-Wasser werden wiederholt, wodurch die Oxidschicht mit einer Dicke im Angström-Bereich rasch und einheitlich auf der Oberfläche des Halbleiterwafers W gebildet wird.
  • (4) Im Schritt S8 liegt die Dicke der zu bildenden Oxidschicht im Bereich von 0,5 nm bis 2 nm.
  • Solange die Dicke der zu bildenden Oxidschicht im Bereich von 0,5 nm bis 2 nm liegt, kann eine Toleranz zum Entfernen der Oxidschicht während des anschließenden Hochglanzpolierens reduziert werden.
  • (5) Die Poliertoleranz für den Hochglanzendpolierschritt S9 liegt im Bereich von 0,1 µm bis 3 µm.
  • Solange die Poliertoleranz für den Hochglanzendpolierschritt S9 im Bereich von 0,1 µm bis 3 µm liegt, kann der Halbleiterwafer W eine hohe Ebenheit und günstige Oberflächenrauheit aufweisen.
  • (Eine) weitere beispielhafte Ausführungsform(en)
  • Es gilt anzuerkennen, dass der Schutzumfang der Erfindung nicht auf die obige beispielhafte Ausführungsform begrenzt ist, sondern, dass verschiedene Verbesserungen und Änderungen der Anordnung, die mit einem Ziel der Erfindung kompatibel sind, innerhalb des Schutzumfanges der Erfindung beinhaltet sind.
  • Bezüglich der Maschine, die bei dem Grobpolierschritt S5 verwendet wird, kann jeder der Träger 15 der Doppelseitenpoliermaschine 10, die in 2 dargestellt ist, mit einem Waferhalterungsloch (d.h. Einzel-Wafertyp) oder einer Vielzahl von Waferhalterungslöchern ausgestattet sein. Die Größe des/der Waferhalterungslochs/-löcher kann abhängig von dem/den zu polierenden Halbleiterwafer(n) W passend eingestellt werden.
  • Im Grobpolierschritt S5 kann die Doppelseitenpoliermaschine 10, die in 2 dargestellt ist, durch die Einzelseitenpoliermaschine 30, die in 5 dargestellt ist, ersetzt werden, um die vordere und die hintere Oberfläche des Wafers getrennt grob zu polieren.
  • Die Abschrägungspoliermaschine, die zum Hochglanzpolieren des abgeschrägten Teils verwendet wird, kann mit einem Oxidschicht-Bildungsmechanismus ausgestattet sein. Alternativ dazu kann eine einschlägige Ausstattung verwendet werden, um die Oxidschicht zu bilden, nachdem der abgeschrägte Teil hochglanzpoliert wurde. Alternativ dazu kann der Halbleiterwafer W einem Oxidschicht-Bildungsmechanismus unterzogen werden, bevor er dem durch die Einzelseitenpoliermaschine ausgeführten Hochglanzendpolieren unterzogen wird.
  • Spezielle Verfahren zum tatsächlichen Ausführen der Erfindung, Anordnungen und dergleichen können modifiziert werden, solange ein Ziel der Erfindung erreicht werden kann.
  • Beispiele
  • Als nächstes wird die beispielhafte Ausführungsform unter Bezugnahme auf Beispiele und Vergleichsbeispiele detaillierter beschrieben, die Erfindung ist jedoch nicht darauf beschränkt.
  • Beispiel 1
  • Ein mit Bor dotierter Siliziumwafer mit einem Durchmesser von 300 mm und Kristallorientierung (100) wurde als der Halbleiterwafer W hergestellt.
  • Die vordere und die hintere Oberfläche des Siliziumwafers wurden zuerst durch die Doppelseitenpoliermaschine 10, die in 2 dargestellt ist, grobpoliert, um die ESFQR des grobpolierten Siliziumwafers auf einen Bereich von 30 bis 50 nm einzustellen. In der Doppelseitenpoliermaschine 10 bestand ein Poliertuch aus Polyurethan mit einer Shore-A-Härte in einem Bereich von 80 bis 90 und eine Polierlösung war eine wässrige KOH-Lösung mit einem pH von 10 bis 11, die Kolloidalkieselerde mit einer durchschnittlichen Partikelgröße von 50 nm enthielt. Eine Poliertoleranz für das Grobpolieren betrug 10 µm für eine Oberfläche (d.h. etwa 20 µm für beide Oberflächen zusammen).
  • Danach wurde der grobpolierte Siliziumwafer einer Nassbankreinigung mit einer SC-1-Lösung unterzogen. Die SC-1-Lösung wurde durch Mischen von Ammoniak-Wasser und mit Sauerstoff angereichertem Wasser in einem Verhältnis von 1:1 und durch 5- bis 30maliges Verdünnen des Gemischs mit reinem Wasser hergestellt und wurde auf 50 bis 80 °C erhitzt.
  • Danach wurde ein abgeschrägter Teil des gereinigten Siliziumwafers durch die Abschrägungspoliermaschine 20, die in 3A und 3B dargestellt ist, hochglanzpoliert. Für die Abschrägungspoliermaschine 20 wurde ein Poliertuch aus nichtgewebtem Material mit einer Asker-C-Härte in einem Bereich von 55 bis 56 verwendet und eine Polierlösung war eine wässrige KOH-Lösung mit einem pH von 10 bis 11, die Kolloidalkieselerde-Schleifkörner mit einer durchschnittlichen Partikelgröße von 50 nm enthielt.
  • Danach wurde der Siliziumwafer, nachdem der abgeschrägte Teil hochglanzpoliert wurde, einer Nassbankreinigung mit einer SC-1-Lösung unterzogen, um eine Oxidschicht auf der gesamten Oberfläche des Siliziumwafers zu bilden. Die SC-1-Lösung wurde durch Mischen von Ammoniak-Wasser mit mit Sauerstoff angereichertem Wasser in einem Verhältnis von 1:1 und durch 5- bis 30maliges Verdünnen des Gemischs mit reinem Wasser hergestellt und wurde auf 50 bis 80 °C erhitzt. Die gebildete Oxidschicht wies eine Dicke von etwa 1,1 nm (etwa 11 Å) auf.
  • Schlussendlich wurde der Siliziumwafer dem Hochglanzendpolieren durch die Einzelseitenpoliermaschine 30, die in 5 dargestellt ist, unterzogen, bis eine Poliertoleranz der Oberfläche des Siliziumwafers, auf dem die Oxidschicht gebildet ist, 0,5 µm erreichte. Für die Einzelseitenpoliermaschine 30 wurde ein Poliertuch aus Wildleder verwendet und eine Polierlösung war eine wässrige Ammoniak-Lösung mit einem pH von 10,2 bis 10,8, die Kolloidalkieselerde-Schleifkörner mit einer durchschnittlichen Partikelgröße von 35 nm enthielt.
  • Beispiel 2
  • In Beispiel 2 wurde der Halbleiterwafer W auf dieselbe Art wie in Beispiel 1 hergestellt, außer, dass die Oxidschicht durch Wiederholen der Rotationsreinigung mit Ozonwasser und der Rotationsreinigung mit Fluorwasserstoff-Wasser auf der gesamten Oberfläche des Siliziumwafers gebildet wurde.
  • Vergleichsbeispiel 1
  • In Vergleichsbeispiel 1 wurde der Halbleiterwafer W auf dieselbe Art wie in Beispiel 1 hergestellt, außer, dass auf dem Siliziumwafer keine Oxidschicht gebildet wurde, bevor das Hochglanzendpolieren durchgeführt wurde.
  • Auswertung
  • Eine Vielzahl von Siliziumwafern aus jedem der Beispiele 1 und 2 und aus Vergleichsbeispiel 1 wurden hergestellt und die ESFQR wurde durch ein Ebenheitsmessinstrument (hergestellt von der KLA-Tencor Corporation: WaferSight) berechnet. Wie in 6 dargestellt, wurde ein Sektor (Punktgröße) wie folgt definiert: eine Kantenerstreckung betrug 1 mm; der Gesamtumfang des Wafers wurde alle 5 Grad in 72 Segmente eingeteilt; und eine Sektorlänge (d.h. eine Länge einer Radiusseite) jedes Sektors betrug 30 mm. Im Übrigen steht ESFQRmax für den Maximalwert der ESFQR-Werte aller Sektoren auf dem Wafer und ESFQRmittel steht für den Durchschnittswert der ESFQR-Werte aller Sektoren. Die Ergebnisse sind in 7 dargestellt.
  • Wie in 7 dargestellt, wurde die ESFQR-Qualität in Beispiel 1 in Hinblick auf das Ergebnis, dass die ESFQRmittel aus Beispiel 1 etwa 0,051 µm betrug und dass die ESFQRmittel aus Vergleichsbeispiel 1 etwa 0,062 µm betrug, verglichen mit Vergleichsbeispiel 1 um etwa 0,01 µm verbessert.
  • Ähnlich dazu wurde auch die ESFQR-Qualität in Beispiel 2 verglichen mit Vergleichsbeispiel 1 um 0,01 µm verbessert (das Ergebnis aus Beispiel 2 ist nicht in 7 dargestellt).
  • In Hinblick auf die obigen Ergebnisse wurde bewiesen, dass das Herstellungsverfahren gemäß der Erfindung ein Abrollen von Kanten verbessert, um die Ebenheit des äußeren peripheren Teils der Oberfläche eines Wafers zu verbessern.
  • Zeichenerklärung
    • W
    Halbleiterwafer

Claims (5)

  1. Verfahren zur Herstellung eines Halbleiterwafers (W), wobei das Verfahren umfasst: Grobpolieren (S5) einer vorderen und einer hinteren Oberfläche des Halbleiterwafers (W), wobei der Halbleiterwafer (W) keine Epitaxieschicht aufweist; Hochglanzpolieren (S7) eines abgeschrägten Teils des grobpolierten Halbleiterwafers (W), wobei der Halbleiterwafer (W) keine Epitaxieschicht aufweist; Durchführen eines Hochglanzendpolierens (S9) der vorderen Oberfläche oder sowohl der vorderen als auch der hinteren Oberfläche des Halbleiterwafers (W) mit dem hochglanzpolierten abgeschrägten Teil, wobei der Halbleiterwafer (W) keine Epitaxieschicht aufweist; und Bilden einer Oxidschicht (S8) auf einer gesamten Oberfläche des Halbleiterwafers (W), nachdem eine auf der Oberfläche des Halbleiterwafers (W) verbleibende Oxidschicht vollständig entfernt wurde, nach dem Hochglanzpolieren des abgeschrägten Teils und vor dem Hochglanzendpolieren.
  2. Verfahren zur Herstellung des Halbleiterwafers (W) nach Anspruch 1, worin das Bilden der Oxidschicht (S8) ein chemisches Reinigen mit einem Gemisch aus Ammoniak-Wasser und mit Sauerstoff angereichertem Wasser umfasst.
  3. Verfahren zur Herstellung des Halbleiterwafers (W) nach Anspruch 1, worin das Bilden der Oxidschicht (S8) ein Wiederholen eines Rotationsreinigens mit Ozonwasser und eines Rotationsreinigens mit Fluorwasserstoff-Wasser umfasst.
  4. Verfahren zur Herstellung des Halbleiterwafers (W) nach einem der Ansprüche 1 bis 3, worin eine Dicke der zu bildenden Oxidschicht in einem Bereich von 0,5 nm bis 2 nm liegt.
  5. Verfahren zur Herstellung des Halbleiterwafers (W) nach einem der Ansprüche 1 bis 4, worin eine Poliertoleranz für das Hochglanzendpolieren (S9) im Bereich von 0,1 µm bis 3 µm liegt.
DE112013002901.4T 2012-06-12 2013-06-12 Herstellungsverfahren für Halbleiterwafer Active DE112013002901B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-132637 2012-06-12
JP2012132637A JP6312976B2 (ja) 2012-06-12 2012-06-12 半導体ウェーハの製造方法
PCT/JP2013/066230 WO2013187441A1 (ja) 2012-06-12 2013-06-12 半導体ウェーハの製造方法

Publications (2)

Publication Number Publication Date
DE112013002901T5 DE112013002901T5 (de) 2015-02-19
DE112013002901B4 true DE112013002901B4 (de) 2024-05-02

Family

ID=49758261

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013002901.4T Active DE112013002901B4 (de) 2012-06-12 2013-06-12 Herstellungsverfahren für Halbleiterwafer

Country Status (7)

Country Link
US (1) US9293318B2 (de)
JP (1) JP6312976B2 (de)
KR (1) KR101947614B1 (de)
CN (1) CN104350583B (de)
DE (1) DE112013002901B4 (de)
TW (1) TWI509679B (de)
WO (1) WO2013187441A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6244962B2 (ja) * 2014-02-17 2017-12-13 株式会社Sumco 半導体ウェーハの製造方法
JP6045542B2 (ja) * 2014-09-11 2016-12-14 信越半導体株式会社 半導体ウェーハの加工方法、貼り合わせウェーハの製造方法、及びエピタキシャルウェーハの製造方法
CN105023839A (zh) * 2015-07-15 2015-11-04 中国电子科技集团公司第四十六研究所 一种制作双层结构硅片的方法
DE102015220924B4 (de) 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
DE102015224933A1 (de) * 2015-12-11 2017-06-14 Siltronic Ag Monokristalline Halbleiterscheibe und Verfahren zur Herstellung einer Halbleiterscheibe
CN107958835A (zh) * 2016-10-14 2018-04-24 上海新昇半导体科技有限公司 一种半导体晶圆的抛光方法
CN107953225A (zh) * 2016-10-14 2018-04-24 上海新昇半导体科技有限公司 半导体晶圆的抛光方法
CN106601590A (zh) * 2016-12-20 2017-04-26 上海电机学院 一种低损伤晶片减薄工艺
CN108807138A (zh) * 2017-04-28 2018-11-13 胜高股份有限公司 硅晶圆及其制造方法
CN108032451B (zh) * 2017-12-07 2020-07-10 苏州阿特斯阳光电力科技有限公司 一种硅棒切割方法
DE102018200415A1 (de) * 2018-01-11 2019-07-11 Siltronic Ag Halbleiterscheibe mit epitaktischer Schicht
CN116330084A (zh) * 2018-09-14 2023-06-27 胜高股份有限公司 晶片的镜面倒角方法、晶片的制造方法及晶片
CN109285762B (zh) * 2018-09-29 2021-05-04 中国电子科技集团公司第四十六研究所 一种氮化镓外延用硅片边缘加工工艺
US10964549B2 (en) * 2018-11-30 2021-03-30 Taiwan Semiconductor Manufacturing Company Limited Wafer polishing with separated chemical reaction and mechanical polishing
JP7021632B2 (ja) 2018-12-27 2022-02-17 株式会社Sumco ウェーハの製造方法およびウェーハ
CN110473774A (zh) * 2019-08-23 2019-11-19 大同新成新材料股份有限公司 一种芯片硅生产用无尘加工工艺
JP7348021B2 (ja) * 2019-10-15 2023-09-20 株式会社荏原製作所 基板洗浄装置及び基板洗浄方法
CN112992654A (zh) * 2021-02-07 2021-06-18 西安奕斯伟硅片技术有限公司 减少硅片体金属含量的抛光方法及清洗设备
CN114792622A (zh) * 2022-06-27 2022-07-26 西安奕斯伟材料科技有限公司 硅片加工方法及硅片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345291A (ja) 2000-05-31 2001-12-14 Mitsubishi Materials Silicon Corp 片面鏡面ウェーハの製造方法
DE10340882A1 (de) 2002-09-05 2004-03-18 Toshiba Ceramics Co., Ltd. Siliciumwafer-Reinigungsverfahren
JP2006237055A (ja) 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
DE07017349T1 (de) 2006-09-06 2008-07-31 Sumco Corp. Epitaxialer Wafer und Herstellungsverfahren dafür

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580600B2 (ja) * 1995-06-09 2004-10-27 株式会社ルネサステクノロジ 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
JP4103310B2 (ja) * 2000-07-25 2008-06-18 信越半導体株式会社 シリコンウエーハの保管用水及び保管方法
KR100842473B1 (ko) * 2000-10-26 2008-07-01 신에츠 한도타이 가부시키가이샤 웨이퍼의 제조방법 및 연마장치 및 웨이퍼
JP2003142434A (ja) * 2001-10-30 2003-05-16 Shin Etsu Handotai Co Ltd 鏡面ウエーハの製造方法
KR20030053085A (ko) 2001-12-22 2003-06-28 주식회사 실트론 실리콘 웨이퍼의 제조방법
KR100486144B1 (ko) * 2002-12-11 2005-04-29 주식회사 실트론 실리콘웨이퍼의 연마 방법
US20080072926A1 (en) * 2004-09-30 2008-03-27 Shin-Etsu Handotai Co., Ltd. Method for Cleaning Soi Wafer
JP2007150167A (ja) * 2005-11-30 2007-06-14 Shin Etsu Handotai Co Ltd 半導体ウエーハの平面研削方法および製造方法
WO2010150547A1 (ja) * 2009-06-26 2010-12-29 株式会社Sumco シリコンウェーハの洗浄方法、およびその洗浄方法を用いたエピタキシャルウェーハの製造方法
KR101104635B1 (ko) * 2009-09-25 2012-01-12 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345291A (ja) 2000-05-31 2001-12-14 Mitsubishi Materials Silicon Corp 片面鏡面ウェーハの製造方法
DE10340882A1 (de) 2002-09-05 2004-03-18 Toshiba Ceramics Co., Ltd. Siliciumwafer-Reinigungsverfahren
JP2006237055A (ja) 2005-02-22 2006-09-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
DE07017349T1 (de) 2006-09-06 2008-07-31 Sumco Corp. Epitaxialer Wafer und Herstellungsverfahren dafür

Also Published As

Publication number Publication date
JP2013258226A (ja) 2013-12-26
CN104350583B (zh) 2017-07-28
US20150162181A1 (en) 2015-06-11
KR101947614B1 (ko) 2019-02-13
KR20150008488A (ko) 2015-01-22
JP6312976B2 (ja) 2018-04-18
CN104350583A (zh) 2015-02-11
TW201351497A (zh) 2013-12-16
WO2013187441A1 (ja) 2013-12-19
DE112013002901T5 (de) 2015-02-19
TWI509679B (zh) 2015-11-21
US9293318B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
DE112013002901B4 (de) Herstellungsverfahren für Halbleiterwafer
DE112014006377B4 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE10196115B4 (de) Verfahren zum Polieren eines Halbleiterwafers
DE19626396B4 (de) Verfahren und Vorrichtung zur Herstellung und zum Schleifen von Siliziumscheiben
DE112011100598B4 (de) Polierkopf und Poliervorrichtung
DE10132504C1 (de) Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
DE112011102297B4 (de) Verfahren zum Polieren von Siliziumwafern
DE10004578C1 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
DE112009001195B4 (de) Doppelseiten-Schleifvorrichtung und Verfahren zur Herstellung von Wafern
DE10159833C1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE10142400B4 (de) Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE102009030292B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE3335116A1 (de) Halbleiterplaettchen sowie verfahren und vorrichtung zu ihrer herstellung
DE60306785T2 (de) Polierkissen
DE19956250C1 (de) Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP5600867B2 (ja) 半導体ウェーハの製造方法
DE102009051008A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE112011100688T5 (de) Verfahren zum Herstellen eines Halbleiterwafers
DE112017006401T5 (de) Verfahren zum polieren eines siliziumwafers und verfahren zum produzieren eines siliziumwafers
JP7021632B2 (ja) ウェーハの製造方法およびウェーハ
DE112018007133T5 (de) Waferproduktionsverfahren
CN107895693A (zh) 晶片的加工方法
DE112019004610T5 (de) Waferhochglanzabschrägverfahren, verfahren zur herstellung von wafern und wafer
DE112010003306T5 (de) Verfahren zur Herstellung eines epitaktischen Siliziumwafers
EP0961314A1 (de) Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021304000

Ipc: H01L0021302000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division