JP3637594B2 - 半導体ウェーハの製造方法 - Google Patents
半導体ウェーハの製造方法 Download PDFInfo
- Publication number
- JP3637594B2 JP3637594B2 JP2001574882A JP2001574882A JP3637594B2 JP 3637594 B2 JP3637594 B2 JP 3637594B2 JP 2001574882 A JP2001574882 A JP 2001574882A JP 2001574882 A JP2001574882 A JP 2001574882A JP 3637594 B2 JP3637594 B2 JP 3637594B2
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- wafer
- polishing step
- primary
- cloth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/11—Lapping tools
- B24B37/20—Lapping pads for working plane surfaces
- B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
- B24D3/00—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents
- B24D3/02—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent
- B24D3/20—Physical features of abrasive bodies, or sheets, e.g. abrasive surfaces of special nature; Abrasive bodies or sheets characterised by their constituents the constituent being used as bonding agent and being essentially organic
- B24D3/28—Resins or natural or synthetic macromolecular compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
Description
【技術分野】
【０００１】
本発明は、１次研磨工程終了後に半導体ウェーハ、例えばシリコンウェーハ（単にウェーハということがある）の表面に残留する０．５ｍｍ以上の比較的長波長の凹凸を効果的に低減することができかつ平坦度の向上を行うことのできる半導体ウェーハの製造方法及び半導体ウェーハに関する。
【背景技術】
【０００２】
デバイスの高集積化が進み、デバイス作成工程内でも膜付け後に膜厚の均一性、膜表面の平坦性を向上させるため、デバイスメーカーサイドでも膜研磨のための研磨機の使用が増えている。しかしながら、図１２に示すように、膜Ｆを付ける前のウェーハＷの表面に波長が０．５ｍｍを越しＰ−Ｖ値（凹凸の山頂から谷底の幅：Ｐｅａｋ ｔｏ ｖａｌｌｅｙ）が比較的大きい（０．１μｍ程度）凹凸が存在すると、膜Ｆの厚さが０．２μｍ程度であるため、研磨により膜Ｆの表面の平坦性は向上するが、研磨加工後の残膜厚の均一性はウェーハＷの表面の凹凸に大きな影響を受ける。
【０００３】
従って、ウェーハ作成工程ではデバイス工程での歩留まりを向上させるため、上記したウェーハＷ表面の凹凸を小さくする必要がある。しかしながら、現実にはウェーハＷの表面には０．５ｍｍ以上の比較的長波長の凹凸が残留していることが多く、デバイスメーカーサイドで行っている膜研磨工程での残留膜厚の不均一化という問題が生じてしまう可能性が高い。
【０００４】
従来の半導体ウェーハ、例えばシリコンウェーハの製造プロセスは、図８に示すごとく、スライス工程１０、面取り工程１２、ラッピング工程１４、エッチング工程１６、研磨工程１８及び洗浄工程２０によって構成されている。
【０００５】
この研磨工程１８においては、図１３に示したような研磨装置Ａを用いてウェーハＷの研磨が行われる。該研磨装置Ａは回転軸３７により所定の回転速度で回転せしめられる研磨定盤３０を有している。該研磨定盤３０の上面には研磨布Ｐが貼設されている。
【０００６】
３３はワーク保持盤で上部荷重３５を介して回転シャフト３８によって回転せしめられる。１枚ないし複数枚のウェーハＷは接着等の手段によってワーク保持盤３３の下面に保持された状態で上記研磨布Ｐの表面に押し付けられ、同時に研磨剤供給装置（図示せず）より研磨剤供給用配管３４を通して所定の流量で研磨剤溶液（スラリー）３９を研磨布Ｐ上に供給し、この研磨剤溶液１９を介してウェーハＷの被研磨面が研磨布Ｐ表面と摺擦されてウェーハＷの研磨が行われる。
【０００７】
この研磨工程１８の研磨段数は平坦化を目的とした粗研磨と表面粗さの改善や研磨傷の除去を目的とした仕上げ研磨の複数のステップを採用するのが通常である。図８の例では、シリコンウェーハの高平坦化を目的として比較的高硬度研磨布を使用する１次研磨工程１８ａと、１次研磨工程において生じたウェーハの表面粗さ、歪み、くもりを除去するため、１次研磨工程１８ａで使用している研磨布より軟らかい研磨布を使用する２次研磨工程１８ｂ及び仕上げ研磨工程１８ｃの３段研磨の例が示されている。
【０００８】
粗研磨（図８の例では１次研磨及び２次研磨）では、発泡ウレタンシートやポリエステル等の不織布にウレタン樹脂を含浸させた比較的硬質な研磨布が用いられ、仕上げ研磨では、不織布の基布の上にウレタン樹脂を発泡させたスエード状の研磨布が用いられるのが一般的である。研磨剤としては、アルカリ溶液中に焼成シリカやコロイダルシリカ等を分散させたものが主に用いられる。
【０００９】
それぞれの研磨工程１８ａ〜１８ｃでの研磨取り代は１次研磨工程１８ａで５μｍ以上、２次研磨工程１８ｂで０．１μｍ以上、仕上げ研磨工程１８ｃで０．０１μｍ以上である。問題となる０．５ｍｍ以上の波長の凹凸は最も硬い研磨布を使う１次研磨工程１８ａで決定されてしまう（図９、図１０及び図１１）。ここで、図９及び図１１はそれぞれの研磨工程でのウェーハ表面状態の変化を示したものであり、図１０は研磨布、特に１次研磨に用いた研磨布のうねりがウェーハ形状に影響（転写）している点を模式的に示したものである。２次研磨工程１８ｂでは研磨取り代が微少なことと使用する研磨布が柔らかいため、上記凹凸を十分に修正することができないのが現状である。
【００１０】
即ち、図９及び図１１に示すごとく、（ａ）１次研磨後のウェーハＷ1には周期が０．５ｍｍ以上、例えば０．５ｍｍ〜１０ｍｍ程度でＰ−Ｖ値が数十から数百ｎｍの比較的大きな凹凸と、周期が０．５ｍｍ以下、例えば０．０１〜０．１０ｍｍ程度でＰ−Ｖ値が数十〜百ｎｍ程度の細かな凹凸が合成された状態になっている。（ｂ）２次研磨後のウェーハＷ2では、比較的細かな周期の凹凸、例えば０．０１〜０．１０ｍｍ周期の凹凸のＰ−Ｖ値が改善され、（ｃ）仕上げ研磨後のウェーハＷ3においても、同様に０．０１〜０．１０ｍｍ周期の凹凸のＰ−Ｖ値が更に改善される。しかし、これら２次研磨、仕上げ研磨を経ても周期が０．５ｍｍ以上、例えば０．５ｍｍ〜１０ｍｍ程度でＰ−Ｖ値が数十〜数百ｎｍの比較的大きな凹凸は残留してしまうのである。
【００１１】
このように、従来の研磨工程においては、複数の研磨工程を行うにあたって、使用する研磨布の硬度は、１次研磨において最も硬く、順次その硬度を低くした研磨布を用いて研磨を行うのであるが、上記したように０．５ｍｍ以上の波長の凹凸を修正できないという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
１次研磨で比較的長波長の凹凸、例えば０．５ｍｍ以上の凹凸のＰ−Ｖ値を小さくするには、より硬く均一な硬さの研磨布を用いればよいが、このような研磨布を１次研磨に使用すると研磨取り代が多いために、すぐに目詰まりを生じ表面にキズを発生させてしまい、実際には使用が困難であった。
【００１３】
また、研磨取り代を考慮に入れると従来の研磨工程のようになり、前記したように比較的長波長の凹凸がそのまま残ってしまう。この凹凸の存在は、特定の面積、例えば、０．５ｍｍ角のエリアでウェーハ面内を区切り、そのエリア毎のＰ−Ｖ値を確認し、特定のＰ−Ｖ値がウェーハ面内でどの程度占めるかを評価すると確認できる。従来の研磨工程では、例えば０．５ｍｍ角のエリアで評価した場合、Ｐ−Ｖ値が２０ｎｍ程度のものまで存在していた。しかし、平坦度の良いウェーハの要求に伴いＰ−Ｖ値が２０ｎｍ程度の存在も問題となり、これらを改善する事が要求されている。
【００１４】
本発明は、１次研磨工程終了後に半導体ウェーハの表面に残留する０．５ｍｍ以上の波長の凹凸を効果的に低減することができ、平坦度が向上した半導体ウェーハを製造することのできる半導体ウェーハの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
そこで、本発明者は上記の凹凸を改善するための研磨工程を新たに開発すべく鋭意研究を重ねたところ、１次研磨の研磨布より高硬度でより硬さが均一な研磨布を使用し、０．３〜３μｍ程度研磨することで目詰まりを発生させることなく、上記凹凸が小さく、かつ、平坦度のよいウェーハを得ることができるという新規な知見を得たものである。
【００１６】
さらに研究を続けることにより、この後の研磨は従来通り、例えば従来と同様の２次研磨、仕上げ研磨を行うことで０．５ｍｍ以下の波長の凹凸を改善し、くもりのないウェーハを得ることができることを見出し本発明を完成したものである。
【００１７】
上記課題を解決するために、本発明の半導体ウェーハの製造方法は、１次研磨工程及び仕上げ研磨工程を有するの複数段の研磨工程を実施する半導体ウェーハの製造方法であって、該１次研磨工程の後に該１次研磨工程において使用する研磨布よりも硬い研磨布を使用する修正研磨工程を付加することを特徴とする。
【００１８】
前記１次研磨工程において使用する研磨布の硬度がＡｓｋｅｒ−Ｃ硬度７３〜８６であり、前記修正研磨工程において使用する研磨布の硬度がＡｓｋｅｒ−Ｃ硬度８０〜９８であるのが好適である。Ａｓｋｅｒ−Ｃ硬度はスプリング硬さ試験機の一種であるアスカーゴム硬度計Ｃ型により測定した値である。
【００１９】
前記１次研磨工程終了後に半導体ウェーハの表面に残留する０．５ｍｍ以上の波長の凹凸を前記修正研磨工程において低減させるように研磨することができる。
【００２０】
前記修正研磨工程で使用される研磨布としては、ウェーハと接する研磨布の表面が高硬度なものが好ましい。例えば、従来の１次研磨に用いられているポリエステル製の不織布にウレタン樹脂を含浸させたタイプの研磨布において、更に多量のウレタン樹脂等を含浸させ表面の硬度を高めた研磨布や、化学反応発泡体、例えばウレタン樹脂製の研磨布、特に気泡の小さい無発泡ウレタン樹脂からなる研磨布などが硬度の点から好ましい。研磨布は特に限定されるものではないが高硬度研磨布で研磨布面内の硬さが均一でありキズの発生が少ない研磨布が好ましい。
【００２１】
本発明方法は、複数段の研磨工程に適用されるが、その中でも、１次研磨工程、２次研磨工程及び仕上げ研磨工程の３段の研磨工程における１次研磨工程の後に修正研磨工程を行う構成とするのが最も効果的であるが、必要に応じて２次研磨工程を当該修正研磨工程で代替することも可能である。
【００２２】
なお、本発明における１次研磨とはシリコンウェーハの高平坦化を目的として比較的高硬度研磨布を使用する研磨工程であり、１次研磨を単段で行う場合はもちろん、複数段に分けて行う場合も含むものである。本発明方法により得られる半導体ウェーハは、半導体ウェーハ表面を０．５ｍｍ角のエリアで評価した時に、Ｐ−Ｖ値が１５ｎｍ以上であるエリアの該半導体ウェーハ面内における占有率が０．０１％未満であることを特徴とする。
上記半導体ウェーハ表面を２．０ｍｍ角のエリアで評価した時に、Ｐ−Ｖ値が２０ｎｍ以上であるエリアのウェーハ面内における占有率が０．１５％未満であるのが好ましい。
【００２３】
上記半導体ウェーハ表面を１０．０ｍｍ角のエリアで評価した時に、Ｐ−Ｖ値が５０ｎｍ以上であるエリアのウェーハ面内における占有率が０．１５％未満であるのがさらに好ましい。
【発明の効果】
【００２４】
本発明方法の最大の特徴は、１次研磨工程の後に０．５ｍｍ以上の波長の凹凸を低減させるための研磨工程、即ち修正研磨工程を新たに付加導入する点にある。１次研磨工程で使用している研磨布より硬い、例えば無発泡のウレタン樹脂製の研磨布を次段の修正研磨工程で用いることで、研磨布表面に０．５ｍｍ以上の波長の凹凸が少なくなり、１次研磨工程以前又は１次研磨工程でついたウェーハ表面の０．５ｍｍ以上の波長の凹凸を改善することができるものである。
【００２５】
また、その際、修正研磨工程で使用する研磨布が硬質タイプになることから研磨取り代に依存したウェーハの外周ダレが少なくなり平坦度の向上した研磨が可能となる。例として０．５ｍｍ角内のウェーハ表面の凹凸を比べると、従来の研磨方式は２０ｎｍ以上の凹凸がないのに対して、本発明方法では１６ｎｍ以上の凹凸がなくなり、かつ平坦度も高硬度研磨布の導入で向上することが確認できた。
【発明を実施するための最良の形態】
【００２６】
本発明の実施の形態を添付図面中、図１〜図４とともに説明するが、これらの実施の形態は例示的に示されるもので、本発明の技術思想から逸脱しない限り種々の変形が可能なことはいうまでもない。
【００２７】
本発明の半導体ウェーハの製造方法は、図１に示されるごとく、図８に示した従来方法とほぼ同様にスライス工程１０、面取り工程１２、ラッピング工程１４、エッチング工程１６、研磨工程１９及び洗浄工程２０から構成されている。
本発明方法の従来方法との相違点は、従来の研磨工程１８の代わりに新たに本発明特有の研磨工程１９を設けた点にある。本発明の研磨工程１９には、従来の１次研磨工程１８ａの後に修正研磨工程１９ａが新たに付加導入されている。該修正研磨工程１９ａの後には、従来と同様に２次研磨工程１８ｂ及び仕上げ研磨工程１８ｃを行えばよい。
【００２８】
本発明方法で新たに採用される修正研磨工程１９ａの特徴は、１次研磨工程１８ａにおいて使用する研磨布よりも硬い研磨布を使用する点にある。１次研磨の研磨布と修正研磨の研磨布の硬度の差は、後者が前者よりも硬いものであればよく、特別の限定はないが、後者が前者よりも１０〜４０％硬いものが効果的である。
【００２９】
具体的に言えば、１次研磨工程１８ａにおいて使用する研磨布の硬度はＡｓｋｅｒ−Ｃ硬度７３〜８６、圧縮率２〜５％であるのが通常であるので、修正研磨工程１９ａにおいて使用する研磨布の硬度はＡｓｋｅｒ−Ｃ硬度８０〜９８、圧縮率０．５〜２％とするのが好適である。この時、修正研磨の研磨量は１次研磨後の凹凸の状況により適宜決定すればよい。但し、１次研磨の研磨量（取り代）にはほとんど影響なく修正研磨で行う研磨量を０．３〜３μｍ程度に設定すればよい。これは周期が０．５μｍ以上の凹凸のＰ−Ｖ値が数百ｎｍ程度であるため、０．３μｍ以上の研磨をすればほぼ修正できるためである。また研磨量を増やせば凹凸は更に改善できるものの、本修正研磨では比較的高硬度の研磨布を使用するため研磨布の目詰まりが起こりやすく研磨布のライフが短くなってしまう傾向にある。そこで研磨量を３μｍ程度に抑えることが好ましい。更に好ましくは０．５〜２μｍの範囲で研磨すれば、１次研磨後に残った比較的長波長のＰ−Ｖ値の大きな凹凸も完全に除去することができ、研磨布のライフも向上し好適である。
【００３０】
本発明の研磨工程１９における研磨をウェーハに対して行うと、ウェーハ表面の波長０．５ｍｍ以上の凹凸が効果的に低減される。即ち、図２に示すごとく、（ａ）１次研磨後のウェーハＷ1には、周期が０．５ｍｍ以上、例えば０．５ｍｍ〜１０ｍｍ程度でＰ−Ｖ値が数十〜数百ｎｍの比較的大きな凹凸と、周期が０．５ｍｍ以下、例えば０．０１〜０．１０ｍｍ程度でＰ−Ｖ値が数十〜百ｎｍ程度の細かな凹凸が合成された状態になっている。（ｂ）修正研磨によって修正されたウェーハＷSには、周期が０．５ｍｍ以上、例えば０．５ｍｍ〜１０ｍｍ程度でＰ−Ｖ値が数十〜数百ｎｍの比較的大きな凹凸は修正研磨によって改善されほぼなくなり、周期が０．５ｍｍ以下、例えば０．０１〜０．１０ｍｍ周期でＰ−Ｖ値が約７０ｎｍの凹凸が存在したウェーハとなる。つまり修正研磨では０．０１〜０．１０ｍｍの周期の凹凸はほとんど変化しない。（ｃ）２次研磨後のウェーハＷS2は、０．０１〜０．１０ｍｍ周期の凹凸のＰ−Ｖ値が約５０ｎｍとなり、（ｄ）仕上げ研磨後のウェーハＷS3は０．０１〜０．１０ｍｍ周期の凹凸のＰ−Ｖ値が更に改善され２０ｎｍ以下に改善されている。
【００３１】
また、該修正研磨工程１９ａの研磨布の材質としては、図３に示したように、不織布に合成樹脂を多量に含浸させたもの、例えばポリエステル不織布にウレタン樹脂を多量に含浸させたもの、又は図４に示したように、化学反応発泡体、例えば発泡がほとんどない無発泡ウレタン樹脂製のものが好適である。
【００３２】
なお、上記実施の形態では２次研磨工程１８ｂを行う場合を示したが、２次研磨工程１８ｂを修正研磨工程１９ｂで代替することができる場合には、２次研磨工程１８ｂを省略することも可能である。
【００３３】
本発明の半導体ウェーハは、上記した本発明の研磨方法によって研磨することによって得られるものであり、０．５ｍｍ以上の波長の凹凸を従来に比べて大幅に低減したものである。
【００３４】
本発明の半導体ウェーハの特徴的構成は、後述する実施例の記載において説明されるごとく、ウェーハ表面の所定サイズ角のエリア内でのＰ−Ｖ値とウェーハ面内の占有率との関係において次のように明瞭に規定されるものである。
【００３５】
すなわち、本発明方法により得られる半導体ウェーハは、ウェーハ表面を０．５ｍｍ角のエリアで評価した時に、Ｐ−Ｖ値が１５ｎｍ以上であるエリアの該ウェーハ面内における占有率を０．０１％未満、換言すれば実質的にゼロとしたものである。
【００３６】
また、上記ウェーハ表面を２．０ｍｍ角のエリアで評価した時に、Ｐ−Ｖ値が２０ｎｍ以上であるエリアの該ウェーハ面内における占有率を０．１５％未満とするのが好ましい。
【００３７】
さらに、上記ウェーハ表面を１０．０ｍｍ角のエリアで評価した時に、Ｐ−Ｖ値が５０ｎｍ以上であるエリアの該ウェーハ面内における占有率を０．１５％未満とするのがより好ましい。
【実施例】
【００３８】
以下に実施例をあげて本発明をさらに具体的に説明するが、これらの実施例は例示的に示されるもので限定的に解釈されるべきでないことはいうまでもない。
【００３９】
（実施例１）試料ウェーハは直径２００ｍｍのインゴットをスライスし、面取り、ラッピング、エッチングを行ったウェーハを用いた。
研磨工程：１次研磨→修正研磨→２次研磨→仕上げ研磨
１次研磨の研磨条件
研磨布：ポリエステル不織布ウレタン樹脂含浸品、Ａｓｋｅｒ−Ｃ硬度８８、圧縮率３．７％
スラリー：コロイダルシリカ
加重：２００〜４００ｇ／ｃｍ2
周速：２０〜３０ｍ／ｍｉｎ
研磨取り代：６〜１０μｍ
【００４０】
修正研磨の研磨条件
研磨布：無発泡ウレタン樹脂品、Ａｓｋｅｒ−Ｃ硬度８０〜９８、圧縮率０．５〜２％
スラリー：コロイダルシリカ
加重：２００〜３５０ｇ／ｃｍ2
周速：４０〜４５ｍ／ｍｉｎ
研磨取り代：１〜１．５μｍ
【００４１】
２次研磨の研磨条件
研磨布：ポリエステル不織布ウレタン樹脂含浸品、Ａｓｋｅｒ−Ｃ硬度５０〜７０、圧縮率５〜１５％
スラリー：コロイダルシリカ
加重：２００〜３５０ｇ／ｃｍ2
周速：３０〜３５ｍ／ｍｉｎ
研磨取り代：０．５〜１μｍ
仕上げ研磨の研磨条件
研磨布：スエード品、Ａｓｋｅｒ−Ｃ硬度５５〜６５、圧縮率３〜７％
スラリー：コロイダルシリカ
加重：８０〜１２０ｇ／ｃｍ2
周速：３５〜４０ｍ／ｍｉｎ
研磨取り代：０．０５μｍ
以上の研磨条件で研磨を行った。研磨はバッチ式で、圧縮率が２〜２．５％のバッキングフィルム上にウェーハ飛び出し防止用ブランク材を添付したテンプレートアッセンブリを用いた水貼り方式の研磨装置を用い行った。
【００４２】
上記の研磨条件で試料ウェーハの研磨を行った。研磨したウェーハについてウェーハ表面のＰ−Ｖ値を確認した。確認はウェーハ面内を１０ｍｍ角、２ｍｍ角及び０．５ｍｍ角で区切った場合について確認し、そのエリア毎のＰ−Ｖ値を求め、特定のＰ−Ｖ値のエリアがウェーハ全面の何％を占めているか占有率を確認した。測定装置は、ＷＩＳ ＣＲ−８３（ＡＤＥ社製）を用いた。
【００４３】
図５には、１０ｍｍ角のエリア毎に評価した結果、図６には、２ｍｍ角のエリア毎に評価した結果、図７には０．５ｍｍ角のエリア毎で評価した結果を示す。
【００４４】
（比較例１）修正研磨を行わなかった以外は実施例１と同様の条件、即ち従来の研磨方式で試料ウェーハを研磨した。研磨したウェーハについて実施例１と同様にしてＰ−Ｖ値を測定し、その結果を実施例１とともに図５〜図７に示した。
【００４５】
図５は１０ｍｍ角のエリアで区切り、Ｐ−Ｖ値４０ｎｍから９０ｎｍを１０ｎｍ間隔で確認した結果である。１０ｍｍ角のエリアで評価すると、比較例１ではＰ−Ｖ値が８０ｎｍ程度まで確認され、また５０ｎｍのものも０．５％以上存在するが、実施例１ではＰ−Ｖ値が７０ｎｍ以上のものは見られず、また５０ｎｍの割合も０．１％程度と改善されている。
【００４６】
図６は２ｍｍ角のエリアで区切り、Ｐ−Ｖ値１５ｎｍから４０ｎｍを５ｎｍ間隔で確認した結果である。２ｍｍ角のエリアで評価すると、比較例１ではＰ−Ｖ値が３５ｎｍ程度まで確認され、また２０ｎｍのものも２．０％以上存在するが、実施例１ではＰ−Ｖ値が２５ｎｍ以上のものは見られず、また２０ｎｍの割合も０．０１％程度と大幅に改善されている。
【００４７】
図７は０．５ｍｍ角のエリアで区切り、Ｐ−Ｖ値１５ｎｍから２０ｎｍを１ｎｍ間隔で確認した結果である。０．５ｍｍ角のエリアで評価すると、比較例１では評価した１５ｎｍ〜２０ｎｍ程度のものまで存在したが、実施例１ではこの範囲のＰ−Ｖ値はほとんど確認されず大幅に改善されている事がわかる。
【００４８】
このように本発明により０．５ｍｍ以上の周期をもつ凹凸のＰ−Ｖ値が改善されていることがわかる。また実施例１では平坦度に関してＳＦＱＲ（Ｓｉｔｅ Ｆｒｏｎｔ ｌｅａｓｔ−ｓＱｕａｒｅｓ Ｒａｎｇｅ）（セルサイズ：２６×３３ｍｍ）で研磨したウェーハ全て、０．１８μｍ以下であった。比較例１では０．２０μｍ程度まで存在していた。またＳＢＩＲ（Ｓｉｔｅ Ｂａｃｋ−ｓｉｄｅ Ｉｄｅａｌ Ｒａｎｇｅ）（セルサイズ：２６×３３ｍｍ）で評価した場合、実施例１では０．４０μｍ以下であったが、比較例では０．４５μｍまで存在しており、本発明の研磨方法により平坦度も改善されている事が確認できた。
【００４９】
以上述べたごとく、本発明によれば、１次研磨修正後にウェーハの表面に残留する０．５ｍｍ以上の波長の凹凸を効果的に低減することができ、平坦度が向上しかつくもりのないウェーハを製造することができる。よって、高平坦度と表面凹凸の少ないウェーハが供給可能になり、デバイスメーカーサイドで行っている膜研磨工程で残留膜厚の不均一化がなくなる。
【図面の簡単な説明】
【００５０】
【図１】本発明の半導体ウェーハの製造方法の工程順の一例を示すフローチャートである。
【図２】本発明方法の研磨工程におけるウェーハ表面状態の変化を示す説明図である。
【図３】本発明方法における修正研磨工程の一例を示す説明図である。
【図４】本発明方法における修正研磨工程の他の例を示す説明図である。
【図５】実施例１及び比較例１におけるウェーハ表面１０．０ｍｍ角内でのＰ−Ｖ値と占有率の関係を示すグラフである。
【図６】実施例１及び比較例１におけるウェーハ表面２．０ｍｍ角内でのＰ−Ｖ値と占有率の関係を示すグラフである。
【図７】実施例１及び比較例１におけるウェーハ表面０．５ｍｍ角内でのＰ−Ｖ値と占有率の関係を示すグラフである。
【図８】従来の半導体ウェーハの製造方法の工程順の一例を示すフローチャートである。
【図９】従来の研磨工程におけるウェーハの表面状態の変化を示す説明図である。
【図１０】１次研磨工程におけるウェーハの研磨状態を模式的に示す説明図である。
【図１１】従来の研磨加工における１次研磨後のウェーハと仕上げ研磨後のウェーハの表面状態を模式的に示す説明図である。
【図１２】膜研磨加工におけるウェーハ表面の膜の状態を模式的に示す説明図で、（ａ）は研磨加工前、（ｂ）は研磨加工後をそれぞれ示す。
【図１３】研磨装置の構造を示す側面的説明図である。
【０００１】
本発明は、１次研磨工程終了後に半導体ウェーハ、例えばシリコンウェーハ（単にウェーハということがある）の表面に残留する０．５ｍｍ以上の比較的長波長の凹凸を効果的に低減することができかつ平坦度の向上を行うことのできる半導体ウェーハの製造方法及び半導体ウェーハに関する。
【背景技術】
【０００２】
デバイスの高集積化が進み、デバイス作成工程内でも膜付け後に膜厚の均一性、膜表面の平坦性を向上させるため、デバイスメーカーサイドでも膜研磨のための研磨機の使用が増えている。しかしながら、図１２に示すように、膜Ｆを付ける前のウェーハＷの表面に波長が０．５ｍｍを越しＰ−Ｖ値（凹凸の山頂から谷底の幅：Ｐｅａｋ ｔｏ ｖａｌｌｅｙ）が比較的大きい（０．１μｍ程度）凹凸が存在すると、膜Ｆの厚さが０．２μｍ程度であるため、研磨により膜Ｆの表面の平坦性は向上するが、研磨加工後の残膜厚の均一性はウェーハＷの表面の凹凸に大きな影響を受ける。
【０００３】
従って、ウェーハ作成工程ではデバイス工程での歩留まりを向上させるため、上記したウェーハＷ表面の凹凸を小さくする必要がある。しかしながら、現実にはウェーハＷの表面には０．５ｍｍ以上の比較的長波長の凹凸が残留していることが多く、デバイスメーカーサイドで行っている膜研磨工程での残留膜厚の不均一化という問題が生じてしまう可能性が高い。
【０００４】
従来の半導体ウェーハ、例えばシリコンウェーハの製造プロセスは、図８に示すごとく、スライス工程１０、面取り工程１２、ラッピング工程１４、エッチング工程１６、研磨工程１８及び洗浄工程２０によって構成されている。
【０００５】
この研磨工程１８においては、図１３に示したような研磨装置Ａを用いてウェーハＷの研磨が行われる。該研磨装置Ａは回転軸３７により所定の回転速度で回転せしめられる研磨定盤３０を有している。該研磨定盤３０の上面には研磨布Ｐが貼設されている。
【０００６】
３３はワーク保持盤で上部荷重３５を介して回転シャフト３８によって回転せしめられる。１枚ないし複数枚のウェーハＷは接着等の手段によってワーク保持盤３３の下面に保持された状態で上記研磨布Ｐの表面に押し付けられ、同時に研磨剤供給装置（図示せず）より研磨剤供給用配管３４を通して所定の流量で研磨剤溶液（スラリー）３９を研磨布Ｐ上に供給し、この研磨剤溶液１９を介してウェーハＷの被研磨面が研磨布Ｐ表面と摺擦されてウェーハＷの研磨が行われる。
【０００７】
この研磨工程１８の研磨段数は平坦化を目的とした粗研磨と表面粗さの改善や研磨傷の除去を目的とした仕上げ研磨の複数のステップを採用するのが通常である。図８の例では、シリコンウェーハの高平坦化を目的として比較的高硬度研磨布を使用する１次研磨工程１８ａと、１次研磨工程において生じたウェーハの表面粗さ、歪み、くもりを除去するため、１次研磨工程１８ａで使用している研磨布より軟らかい研磨布を使用する２次研磨工程１８ｂ及び仕上げ研磨工程１８ｃの３段研磨の例が示されている。
【０００８】
粗研磨（図８の例では１次研磨及び２次研磨）では、発泡ウレタンシートやポリエステル等の不織布にウレタン樹脂を含浸させた比較的硬質な研磨布が用いられ、仕上げ研磨では、不織布の基布の上にウレタン樹脂を発泡させたスエード状の研磨布が用いられるのが一般的である。研磨剤としては、アルカリ溶液中に焼成シリカやコロイダルシリカ等を分散させたものが主に用いられる。
【０００９】
それぞれの研磨工程１８ａ〜１８ｃでの研磨取り代は１次研磨工程１８ａで５μｍ以上、２次研磨工程１８ｂで０．１μｍ以上、仕上げ研磨工程１８ｃで０．０１μｍ以上である。問題となる０．５ｍｍ以上の波長の凹凸は最も硬い研磨布を使う１次研磨工程１８ａで決定されてしまう（図９、図１０及び図１１）。ここで、図９及び図１１はそれぞれの研磨工程でのウェーハ表面状態の変化を示したものであり、図１０は研磨布、特に１次研磨に用いた研磨布のうねりがウェーハ形状に影響（転写）している点を模式的に示したものである。２次研磨工程１８ｂでは研磨取り代が微少なことと使用する研磨布が柔らかいため、上記凹凸を十分に修正することができないのが現状である。
【００１０】
即ち、図９及び図１１に示すごとく、（ａ）１次研磨後のウェーハＷ1には周期が０．５ｍｍ以上、例えば０．５ｍｍ〜１０ｍｍ程度でＰ−Ｖ値が数十から数百ｎｍの比較的大きな凹凸と、周期が０．５ｍｍ以下、例えば０．０１〜０．１０ｍｍ程度でＰ−Ｖ値が数十〜百ｎｍ程度の細かな凹凸が合成された状態になっている。（ｂ）２次研磨後のウェーハＷ2では、比較的細かな周期の凹凸、例えば０．０１〜０．１０ｍｍ周期の凹凸のＰ−Ｖ値が改善され、（ｃ）仕上げ研磨後のウェーハＷ3においても、同様に０．０１〜０．１０ｍｍ周期の凹凸のＰ−Ｖ値が更に改善される。しかし、これら２次研磨、仕上げ研磨を経ても周期が０．５ｍｍ以上、例えば０．５ｍｍ〜１０ｍｍ程度でＰ−Ｖ値が数十〜数百ｎｍの比較的大きな凹凸は残留してしまうのである。
【００１１】
このように、従来の研磨工程においては、複数の研磨工程を行うにあたって、使用する研磨布の硬度は、１次研磨において最も硬く、順次その硬度を低くした研磨布を用いて研磨を行うのであるが、上記したように０．５ｍｍ以上の波長の凹凸を修正できないという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
１次研磨で比較的長波長の凹凸、例えば０．５ｍｍ以上の凹凸のＰ−Ｖ値を小さくするには、より硬く均一な硬さの研磨布を用いればよいが、このような研磨布を１次研磨に使用すると研磨取り代が多いために、すぐに目詰まりを生じ表面にキズを発生させてしまい、実際には使用が困難であった。
【００１３】
また、研磨取り代を考慮に入れると従来の研磨工程のようになり、前記したように比較的長波長の凹凸がそのまま残ってしまう。この凹凸の存在は、特定の面積、例えば、０．５ｍｍ角のエリアでウェーハ面内を区切り、そのエリア毎のＰ−Ｖ値を確認し、特定のＰ−Ｖ値がウェーハ面内でどの程度占めるかを評価すると確認できる。従来の研磨工程では、例えば０．５ｍｍ角のエリアで評価した場合、Ｐ−Ｖ値が２０ｎｍ程度のものまで存在していた。しかし、平坦度の良いウェーハの要求に伴いＰ−Ｖ値が２０ｎｍ程度の存在も問題となり、これらを改善する事が要求されている。
【００１４】
本発明は、１次研磨工程終了後に半導体ウェーハの表面に残留する０．５ｍｍ以上の波長の凹凸を効果的に低減することができ、平坦度が向上した半導体ウェーハを製造することのできる半導体ウェーハの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
そこで、本発明者は上記の凹凸を改善するための研磨工程を新たに開発すべく鋭意研究を重ねたところ、１次研磨の研磨布より高硬度でより硬さが均一な研磨布を使用し、０．３〜３μｍ程度研磨することで目詰まりを発生させることなく、上記凹凸が小さく、かつ、平坦度のよいウェーハを得ることができるという新規な知見を得たものである。
【００１６】
さらに研究を続けることにより、この後の研磨は従来通り、例えば従来と同様の２次研磨、仕上げ研磨を行うことで０．５ｍｍ以下の波長の凹凸を改善し、くもりのないウェーハを得ることができることを見出し本発明を完成したものである。
【００１７】
上記課題を解決するために、本発明の半導体ウェーハの製造方法は、１次研磨工程及び仕上げ研磨工程を有するの複数段の研磨工程を実施する半導体ウェーハの製造方法であって、該１次研磨工程の後に該１次研磨工程において使用する研磨布よりも硬い研磨布を使用する修正研磨工程を付加することを特徴とする。
【００１８】
前記１次研磨工程において使用する研磨布の硬度がＡｓｋｅｒ−Ｃ硬度７３〜８６であり、前記修正研磨工程において使用する研磨布の硬度がＡｓｋｅｒ−Ｃ硬度８０〜９８であるのが好適である。Ａｓｋｅｒ−Ｃ硬度はスプリング硬さ試験機の一種であるアスカーゴム硬度計Ｃ型により測定した値である。
【００１９】
前記１次研磨工程終了後に半導体ウェーハの表面に残留する０．５ｍｍ以上の波長の凹凸を前記修正研磨工程において低減させるように研磨することができる。
【００２０】
前記修正研磨工程で使用される研磨布としては、ウェーハと接する研磨布の表面が高硬度なものが好ましい。例えば、従来の１次研磨に用いられているポリエステル製の不織布にウレタン樹脂を含浸させたタイプの研磨布において、更に多量のウレタン樹脂等を含浸させ表面の硬度を高めた研磨布や、化学反応発泡体、例えばウレタン樹脂製の研磨布、特に気泡の小さい無発泡ウレタン樹脂からなる研磨布などが硬度の点から好ましい。研磨布は特に限定されるものではないが高硬度研磨布で研磨布面内の硬さが均一でありキズの発生が少ない研磨布が好ましい。
【００２１】
本発明方法は、複数段の研磨工程に適用されるが、その中でも、１次研磨工程、２次研磨工程及び仕上げ研磨工程の３段の研磨工程における１次研磨工程の後に修正研磨工程を行う構成とするのが最も効果的であるが、必要に応じて２次研磨工程を当該修正研磨工程で代替することも可能である。
【００２２】
なお、本発明における１次研磨とはシリコンウェーハの高平坦化を目的として比較的高硬度研磨布を使用する研磨工程であり、１次研磨を単段で行う場合はもちろん、複数段に分けて行う場合も含むものである。本発明方法により得られる半導体ウェーハは、半導体ウェーハ表面を０．５ｍｍ角のエリアで評価した時に、Ｐ−Ｖ値が１５ｎｍ以上であるエリアの該半導体ウェーハ面内における占有率が０．０１％未満であることを特徴とする。
上記半導体ウェーハ表面を２．０ｍｍ角のエリアで評価した時に、Ｐ−Ｖ値が２０ｎｍ以上であるエリアのウェーハ面内における占有率が０．１５％未満であるのが好ましい。
【００２３】
上記半導体ウェーハ表面を１０．０ｍｍ角のエリアで評価した時に、Ｐ−Ｖ値が５０ｎｍ以上であるエリアのウェーハ面内における占有率が０．１５％未満であるのがさらに好ましい。
【発明の効果】
【００２４】
本発明方法の最大の特徴は、１次研磨工程の後に０．５ｍｍ以上の波長の凹凸を低減させるための研磨工程、即ち修正研磨工程を新たに付加導入する点にある。１次研磨工程で使用している研磨布より硬い、例えば無発泡のウレタン樹脂製の研磨布を次段の修正研磨工程で用いることで、研磨布表面に０．５ｍｍ以上の波長の凹凸が少なくなり、１次研磨工程以前又は１次研磨工程でついたウェーハ表面の０．５ｍｍ以上の波長の凹凸を改善することができるものである。
【００２５】
また、その際、修正研磨工程で使用する研磨布が硬質タイプになることから研磨取り代に依存したウェーハの外周ダレが少なくなり平坦度の向上した研磨が可能となる。例として０．５ｍｍ角内のウェーハ表面の凹凸を比べると、従来の研磨方式は２０ｎｍ以上の凹凸がないのに対して、本発明方法では１６ｎｍ以上の凹凸がなくなり、かつ平坦度も高硬度研磨布の導入で向上することが確認できた。
【発明を実施するための最良の形態】
【００２６】
本発明の実施の形態を添付図面中、図１〜図４とともに説明するが、これらの実施の形態は例示的に示されるもので、本発明の技術思想から逸脱しない限り種々の変形が可能なことはいうまでもない。
【００２７】
本発明の半導体ウェーハの製造方法は、図１に示されるごとく、図８に示した従来方法とほぼ同様にスライス工程１０、面取り工程１２、ラッピング工程１４、エッチング工程１６、研磨工程１９及び洗浄工程２０から構成されている。
本発明方法の従来方法との相違点は、従来の研磨工程１８の代わりに新たに本発明特有の研磨工程１９を設けた点にある。本発明の研磨工程１９には、従来の１次研磨工程１８ａの後に修正研磨工程１９ａが新たに付加導入されている。該修正研磨工程１９ａの後には、従来と同様に２次研磨工程１８ｂ及び仕上げ研磨工程１８ｃを行えばよい。
【００２８】
本発明方法で新たに採用される修正研磨工程１９ａの特徴は、１次研磨工程１８ａにおいて使用する研磨布よりも硬い研磨布を使用する点にある。１次研磨の研磨布と修正研磨の研磨布の硬度の差は、後者が前者よりも硬いものであればよく、特別の限定はないが、後者が前者よりも１０〜４０％硬いものが効果的である。
【００２９】
具体的に言えば、１次研磨工程１８ａにおいて使用する研磨布の硬度はＡｓｋｅｒ−Ｃ硬度７３〜８６、圧縮率２〜５％であるのが通常であるので、修正研磨工程１９ａにおいて使用する研磨布の硬度はＡｓｋｅｒ−Ｃ硬度８０〜９８、圧縮率０．５〜２％とするのが好適である。この時、修正研磨の研磨量は１次研磨後の凹凸の状況により適宜決定すればよい。但し、１次研磨の研磨量（取り代）にはほとんど影響なく修正研磨で行う研磨量を０．３〜３μｍ程度に設定すればよい。これは周期が０．５μｍ以上の凹凸のＰ−Ｖ値が数百ｎｍ程度であるため、０．３μｍ以上の研磨をすればほぼ修正できるためである。また研磨量を増やせば凹凸は更に改善できるものの、本修正研磨では比較的高硬度の研磨布を使用するため研磨布の目詰まりが起こりやすく研磨布のライフが短くなってしまう傾向にある。そこで研磨量を３μｍ程度に抑えることが好ましい。更に好ましくは０．５〜２μｍの範囲で研磨すれば、１次研磨後に残った比較的長波長のＰ−Ｖ値の大きな凹凸も完全に除去することができ、研磨布のライフも向上し好適である。
【００３０】
本発明の研磨工程１９における研磨をウェーハに対して行うと、ウェーハ表面の波長０．５ｍｍ以上の凹凸が効果的に低減される。即ち、図２に示すごとく、（ａ）１次研磨後のウェーハＷ1には、周期が０．５ｍｍ以上、例えば０．５ｍｍ〜１０ｍｍ程度でＰ−Ｖ値が数十〜数百ｎｍの比較的大きな凹凸と、周期が０．５ｍｍ以下、例えば０．０１〜０．１０ｍｍ程度でＰ−Ｖ値が数十〜百ｎｍ程度の細かな凹凸が合成された状態になっている。（ｂ）修正研磨によって修正されたウェーハＷSには、周期が０．５ｍｍ以上、例えば０．５ｍｍ〜１０ｍｍ程度でＰ−Ｖ値が数十〜数百ｎｍの比較的大きな凹凸は修正研磨によって改善されほぼなくなり、周期が０．５ｍｍ以下、例えば０．０１〜０．１０ｍｍ周期でＰ−Ｖ値が約７０ｎｍの凹凸が存在したウェーハとなる。つまり修正研磨では０．０１〜０．１０ｍｍの周期の凹凸はほとんど変化しない。（ｃ）２次研磨後のウェーハＷS2は、０．０１〜０．１０ｍｍ周期の凹凸のＰ−Ｖ値が約５０ｎｍとなり、（ｄ）仕上げ研磨後のウェーハＷS3は０．０１〜０．１０ｍｍ周期の凹凸のＰ−Ｖ値が更に改善され２０ｎｍ以下に改善されている。
【００３１】
また、該修正研磨工程１９ａの研磨布の材質としては、図３に示したように、不織布に合成樹脂を多量に含浸させたもの、例えばポリエステル不織布にウレタン樹脂を多量に含浸させたもの、又は図４に示したように、化学反応発泡体、例えば発泡がほとんどない無発泡ウレタン樹脂製のものが好適である。
【００３２】
なお、上記実施の形態では２次研磨工程１８ｂを行う場合を示したが、２次研磨工程１８ｂを修正研磨工程１９ｂで代替することができる場合には、２次研磨工程１８ｂを省略することも可能である。
【００３３】
本発明の半導体ウェーハは、上記した本発明の研磨方法によって研磨することによって得られるものであり、０．５ｍｍ以上の波長の凹凸を従来に比べて大幅に低減したものである。
【００３４】
本発明の半導体ウェーハの特徴的構成は、後述する実施例の記載において説明されるごとく、ウェーハ表面の所定サイズ角のエリア内でのＰ−Ｖ値とウェーハ面内の占有率との関係において次のように明瞭に規定されるものである。
【００３５】
すなわち、本発明方法により得られる半導体ウェーハは、ウェーハ表面を０．５ｍｍ角のエリアで評価した時に、Ｐ−Ｖ値が１５ｎｍ以上であるエリアの該ウェーハ面内における占有率を０．０１％未満、換言すれば実質的にゼロとしたものである。
【００３６】
また、上記ウェーハ表面を２．０ｍｍ角のエリアで評価した時に、Ｐ−Ｖ値が２０ｎｍ以上であるエリアの該ウェーハ面内における占有率を０．１５％未満とするのが好ましい。
【００３７】
さらに、上記ウェーハ表面を１０．０ｍｍ角のエリアで評価した時に、Ｐ−Ｖ値が５０ｎｍ以上であるエリアの該ウェーハ面内における占有率を０．１５％未満とするのがより好ましい。
【実施例】
【００３８】
以下に実施例をあげて本発明をさらに具体的に説明するが、これらの実施例は例示的に示されるもので限定的に解釈されるべきでないことはいうまでもない。
【００３９】
（実施例１）試料ウェーハは直径２００ｍｍのインゴットをスライスし、面取り、ラッピング、エッチングを行ったウェーハを用いた。
研磨工程：１次研磨→修正研磨→２次研磨→仕上げ研磨
１次研磨の研磨条件
研磨布：ポリエステル不織布ウレタン樹脂含浸品、Ａｓｋｅｒ−Ｃ硬度８８、圧縮率３．７％
スラリー：コロイダルシリカ
加重：２００〜４００ｇ／ｃｍ2
周速：２０〜３０ｍ／ｍｉｎ
研磨取り代：６〜１０μｍ
【００４０】
修正研磨の研磨条件
研磨布：無発泡ウレタン樹脂品、Ａｓｋｅｒ−Ｃ硬度８０〜９８、圧縮率０．５〜２％
スラリー：コロイダルシリカ
加重：２００〜３５０ｇ／ｃｍ2
周速：４０〜４５ｍ／ｍｉｎ
研磨取り代：１〜１．５μｍ
【００４１】
２次研磨の研磨条件
研磨布：ポリエステル不織布ウレタン樹脂含浸品、Ａｓｋｅｒ−Ｃ硬度５０〜７０、圧縮率５〜１５％
スラリー：コロイダルシリカ
加重：２００〜３５０ｇ／ｃｍ2
周速：３０〜３５ｍ／ｍｉｎ
研磨取り代：０．５〜１μｍ
仕上げ研磨の研磨条件
研磨布：スエード品、Ａｓｋｅｒ−Ｃ硬度５５〜６５、圧縮率３〜７％
スラリー：コロイダルシリカ
加重：８０〜１２０ｇ／ｃｍ2
周速：３５〜４０ｍ／ｍｉｎ
研磨取り代：０．０５μｍ
以上の研磨条件で研磨を行った。研磨はバッチ式で、圧縮率が２〜２．５％のバッキングフィルム上にウェーハ飛び出し防止用ブランク材を添付したテンプレートアッセンブリを用いた水貼り方式の研磨装置を用い行った。
【００４２】
上記の研磨条件で試料ウェーハの研磨を行った。研磨したウェーハについてウェーハ表面のＰ−Ｖ値を確認した。確認はウェーハ面内を１０ｍｍ角、２ｍｍ角及び０．５ｍｍ角で区切った場合について確認し、そのエリア毎のＰ−Ｖ値を求め、特定のＰ−Ｖ値のエリアがウェーハ全面の何％を占めているか占有率を確認した。測定装置は、ＷＩＳ ＣＲ−８３（ＡＤＥ社製）を用いた。
【００４３】
図５には、１０ｍｍ角のエリア毎に評価した結果、図６には、２ｍｍ角のエリア毎に評価した結果、図７には０．５ｍｍ角のエリア毎で評価した結果を示す。
【００４４】
（比較例１）修正研磨を行わなかった以外は実施例１と同様の条件、即ち従来の研磨方式で試料ウェーハを研磨した。研磨したウェーハについて実施例１と同様にしてＰ−Ｖ値を測定し、その結果を実施例１とともに図５〜図７に示した。
【００４５】
図５は１０ｍｍ角のエリアで区切り、Ｐ−Ｖ値４０ｎｍから９０ｎｍを１０ｎｍ間隔で確認した結果である。１０ｍｍ角のエリアで評価すると、比較例１ではＰ−Ｖ値が８０ｎｍ程度まで確認され、また５０ｎｍのものも０．５％以上存在するが、実施例１ではＰ−Ｖ値が７０ｎｍ以上のものは見られず、また５０ｎｍの割合も０．１％程度と改善されている。
【００４６】
図６は２ｍｍ角のエリアで区切り、Ｐ−Ｖ値１５ｎｍから４０ｎｍを５ｎｍ間隔で確認した結果である。２ｍｍ角のエリアで評価すると、比較例１ではＰ−Ｖ値が３５ｎｍ程度まで確認され、また２０ｎｍのものも２．０％以上存在するが、実施例１ではＰ−Ｖ値が２５ｎｍ以上のものは見られず、また２０ｎｍの割合も０．０１％程度と大幅に改善されている。
【００４７】
図７は０．５ｍｍ角のエリアで区切り、Ｐ−Ｖ値１５ｎｍから２０ｎｍを１ｎｍ間隔で確認した結果である。０．５ｍｍ角のエリアで評価すると、比較例１では評価した１５ｎｍ〜２０ｎｍ程度のものまで存在したが、実施例１ではこの範囲のＰ−Ｖ値はほとんど確認されず大幅に改善されている事がわかる。
【００４８】
このように本発明により０．５ｍｍ以上の周期をもつ凹凸のＰ−Ｖ値が改善されていることがわかる。また実施例１では平坦度に関してＳＦＱＲ（Ｓｉｔｅ Ｆｒｏｎｔ ｌｅａｓｔ−ｓＱｕａｒｅｓ Ｒａｎｇｅ）（セルサイズ：２６×３３ｍｍ）で研磨したウェーハ全て、０．１８μｍ以下であった。比較例１では０．２０μｍ程度まで存在していた。またＳＢＩＲ（Ｓｉｔｅ Ｂａｃｋ−ｓｉｄｅ Ｉｄｅａｌ Ｒａｎｇｅ）（セルサイズ：２６×３３ｍｍ）で評価した場合、実施例１では０．４０μｍ以下であったが、比較例では０．４５μｍまで存在しており、本発明の研磨方法により平坦度も改善されている事が確認できた。
【００４９】
以上述べたごとく、本発明によれば、１次研磨修正後にウェーハの表面に残留する０．５ｍｍ以上の波長の凹凸を効果的に低減することができ、平坦度が向上しかつくもりのないウェーハを製造することができる。よって、高平坦度と表面凹凸の少ないウェーハが供給可能になり、デバイスメーカーサイドで行っている膜研磨工程で残留膜厚の不均一化がなくなる。
【図面の簡単な説明】
【００５０】
【図１】本発明の半導体ウェーハの製造方法の工程順の一例を示すフローチャートである。
【図２】本発明方法の研磨工程におけるウェーハ表面状態の変化を示す説明図である。
【図３】本発明方法における修正研磨工程の一例を示す説明図である。
【図４】本発明方法における修正研磨工程の他の例を示す説明図である。
【図５】実施例１及び比較例１におけるウェーハ表面１０．０ｍｍ角内でのＰ−Ｖ値と占有率の関係を示すグラフである。
【図６】実施例１及び比較例１におけるウェーハ表面２．０ｍｍ角内でのＰ−Ｖ値と占有率の関係を示すグラフである。
【図７】実施例１及び比較例１におけるウェーハ表面０．５ｍｍ角内でのＰ−Ｖ値と占有率の関係を示すグラフである。
【図８】従来の半導体ウェーハの製造方法の工程順の一例を示すフローチャートである。
【図９】従来の研磨工程におけるウェーハの表面状態の変化を示す説明図である。
【図１０】１次研磨工程におけるウェーハの研磨状態を模式的に示す説明図である。
【図１１】従来の研磨加工における１次研磨後のウェーハと仕上げ研磨後のウェーハの表面状態を模式的に示す説明図である。
【図１２】膜研磨加工におけるウェーハ表面の膜の状態を模式的に示す説明図で、（ａ）は研磨加工前、（ｂ）は研磨加工後をそれぞれ示す。
【図１３】研磨装置の構造を示す側面的説明図である。
Claims (5)
- １次研磨工程及び仕上げ研磨工程を有する複数段の研磨工程を実施する半導体ウェーハの製造方法であって、該１次研磨工程の後に該１次研磨工程において使用する研磨布よりも硬い研磨布を使用する修正研磨工程を付加することを特徴とする半導体ウェーハの製造方法。
- 前記１次研磨工程において使用する研磨布の硬度がＡｓｋｅｒ−Ｃ硬度７３〜８６であり、前記修正研磨工程において使用する研磨布の硬度がＡｓｋｅｒ−Ｃ硬度８０〜９８であることを特徴とする請求項１記載の方法。
- 前記１次研磨工程終了後に半導体ウェーハの表面に残留する０．５ｍｍ以上の波長の凹凸を前記修正研磨工程において低減させるようにしたことを特徴とする請求項１又は２記載の方法。
- 前記修正研磨工程で使用される研磨布が、不織布にウレタン樹脂を含浸させた高硬度研磨布又は化学反応発泡体の研磨布であることを特徴とする請求項１〜３のいずれか１項記載の方法。
- 前記複数段の研磨工程が、１次研磨工程、２次研磨工程及び仕上げ研磨工程からなり、該１次研磨工程の後に修正研磨工程を付加することを特徴とする請求項１〜４のいずれか１項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000111182 | 2000-04-12 | ||
| PCT/JP2001/002984 WO2001078125A1 (fr) | 2000-04-12 | 2001-04-06 | Procede de production de tranches de semi-conducteur et tranches ainsi obtenues |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3637594B2 true JP3637594B2 (ja) | 2005-04-13 |
Family
ID=18623562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001574882A Expired - Fee Related JP3637594B2 (ja) | 2000-04-12 | 2001-04-06 | 半導体ウェーハの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6729941B2 (ja) |
| EP (1) | EP1195798B1 (ja) |
| JP (1) | JP3637594B2 (ja) |
| KR (1) | KR100741216B1 (ja) |
| TW (1) | TW556359B (ja) |
| WO (1) | WO2001078125A1 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10159833C1 (de) * | 2001-12-06 | 2003-06-18 | Wacker Siltronic Halbleitermat | Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben |
| DE10159832A1 (de) * | 2001-12-06 | 2003-06-26 | Wacker Siltronic Halbleitermat | Halbleiterscheibe aus Silicium und Verfahren zu deren Herstellung |
| DE10210023A1 (de) * | 2002-03-07 | 2003-05-28 | Wacker Siltronic Halbleitermat | Siliciumscheibe und Verfahren zu ihrer Herstellung |
| DE10217374A1 (de) * | 2002-04-18 | 2003-06-18 | Wacker Siltronic Halbleitermat | Vielzahl von Halbleiterscheiben aus Silicium und Verfahren zu ihrer Herstellung |
| JP2004167605A (ja) * | 2002-11-15 | 2004-06-17 | Rodel Nitta Co | 研磨パッドおよび研磨装置 |
| JP2005005315A (ja) * | 2003-06-09 | 2005-01-06 | Shin Etsu Handotai Co Ltd | ウエーハの研磨方法 |
| DE102004005702A1 (de) | 2004-02-05 | 2005-09-01 | Siltronic Ag | Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe |
| JP5197914B2 (ja) * | 2005-06-10 | 2013-05-15 | ニッタ・ハース株式会社 | 研磨パッド |
| CN100500377C (zh) * | 2006-04-03 | 2009-06-17 | 深圳南玻显示器件科技有限公司 | 透明导电膜层抛光装置及其抛光方法 |
| CN101356040B (zh) * | 2006-09-19 | 2012-05-30 | Hoya株式会社 | 磁盘用玻璃基板的制造方法及磁盘制造方法 |
| DE102013213839A1 (de) * | 2013-07-15 | 2015-01-15 | Siltronic Ag | Verfahren zur Herstellung einer hochdotierten Halbleiterscheibe |
| JP6426403B2 (ja) * | 2014-08-27 | 2018-11-21 | 株式会社フジミインコーポレーテッド | 研磨方法 |
| JP6206388B2 (ja) * | 2014-12-15 | 2017-10-04 | 信越半導体株式会社 | シリコンウェーハの研磨方法 |
| US9788416B2 (en) * | 2014-12-22 | 2017-10-10 | Intel Corporation | Multilayer substrate for semiconductor packaging |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02250776A (ja) * | 1989-03-21 | 1990-10-08 | Rodeele Nitta Kk | 半導体ウェハー研磨用クロスの製造方法 |
| US5257478A (en) * | 1990-03-22 | 1993-11-02 | Rodel, Inc. | Apparatus for interlayer planarization of semiconductor material |
| US5514245A (en) * | 1992-01-27 | 1996-05-07 | Micron Technology, Inc. | Method for chemical planarization (CMP) of a semiconductor wafer to provide a planar surface free of microscratches |
| US5571373A (en) * | 1994-05-18 | 1996-11-05 | Memc Electronic Materials, Inc. | Method of rough polishing semiconductor wafers to reduce surface roughness |
| JPH08264552A (ja) * | 1995-03-24 | 1996-10-11 | Toshiba Ceramics Co Ltd | シリコンウエーハの製造方法 |
| WO1997010613A1 (fr) * | 1995-09-13 | 1997-03-20 | Hitachi, Ltd. | Procede et dispositif de meulage |
| JP3252702B2 (ja) * | 1996-03-28 | 2002-02-04 | 信越半導体株式会社 | 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ |
| JPH10135165A (ja) * | 1996-10-29 | 1998-05-22 | Komatsu Electron Metals Co Ltd | 半導体ウェハの製法 |
| JPH10321566A (ja) * | 1997-05-19 | 1998-12-04 | Asahi Chem Ind Co Ltd | 半導体装置の研磨方法 |
| US6171982B1 (en) * | 1997-12-26 | 2001-01-09 | Canon Kabushiki Kaisha | Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same |
| JP3583612B2 (ja) * | 1998-03-31 | 2004-11-04 | 信越半導体株式会社 | ウェーハの研磨方法 |
| JPH11285967A (ja) * | 1998-04-03 | 1999-10-19 | Okamoto Machine Tool Works Ltd | ウエハの化学的機械的研磨装置およびそれを用いてウエハを研磨する方法 |
| EP1035235A4 (en) * | 1998-08-31 | 2002-05-15 | Shinetsu Handotai Kk | METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFERS AND SILICON SINGLE CRYSTAL WAFERS |
| JP2001044154A (ja) * | 1999-08-04 | 2001-02-16 | Mitsubishi Materials Silicon Corp | 半導体ウェーハの製造方法 |
| US6248002B1 (en) * | 1999-10-20 | 2001-06-19 | Taiwan Semiconductor Manufacturing Company | Obtaining the better defect performance of the fuse CMP process by adding slurry polish on more soft pad after slurry polish |
| JP3439402B2 (ja) * | 1999-11-05 | 2003-08-25 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| WO2002035593A1 (fr) * | 2000-10-26 | 2002-05-02 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquettes, appareil de polissage et plaquette |
-
2001
- 2001-04-06 US US09/926,731 patent/US6729941B2/en not_active Expired - Lifetime
- 2001-04-06 WO PCT/JP2001/002984 patent/WO2001078125A1/ja active Application Filing
- 2001-04-06 EP EP01921795A patent/EP1195798B1/en not_active Expired - Lifetime
- 2001-04-06 KR KR1020017015682A patent/KR100741216B1/ko not_active IP Right Cessation
- 2001-04-06 JP JP2001574882A patent/JP3637594B2/ja not_active Expired - Fee Related
- 2001-04-11 TW TW090108661A patent/TW556359B/zh not_active IP Right Cessation
-
2004
- 2004-03-05 US US10/792,808 patent/US20040224519A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| TW556359B (en) | 2003-10-01 |
| WO2001078125A1 (fr) | 2001-10-18 |
| US20040224519A1 (en) | 2004-11-11 |
| EP1195798A4 (en) | 2007-03-14 |
| US6729941B2 (en) | 2004-05-04 |
| KR20020018678A (ko) | 2002-03-08 |
| EP1195798A1 (en) | 2002-04-10 |
| KR100741216B1 (ko) | 2007-07-19 |
| EP1195798B1 (en) | 2012-10-17 |
| US20020137313A1 (en) | 2002-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7582221B2 (en) | Wafer manufacturing method, polishing apparatus, and wafer | |
| JP3637594B2 (ja) | 半導体ウェーハの製造方法 | |
| JP3846706B2 (ja) | ウエーハ外周面取部の研磨方法及び研磨装置 | |
| TWI509679B (zh) | 半導體晶圓之製造方法 | |
| KR101862139B1 (ko) | 반도체 웨이퍼의 제조 방법 | |
| KR101486764B1 (ko) | 에피택셜 웨이퍼를 제조하는 방법 및 에피택셜 웨이퍼 | |
| US8657652B2 (en) | Optimized CMP conditioner design for next generation oxide/metal CMP | |
| JP3317330B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
| JPH11277408A (ja) | 半導体ウエーハの鏡面研磨用研磨布、鏡面研磨方法ならびに鏡面研磨装置 | |
| JPWO2002005337A1 (ja) | 鏡面面取りウェーハ、鏡面面取り用研磨クロス、及び鏡面面取り研磨装置及び方法 | |
| JP2002231669A (ja) | 半導体ウェーハ用研磨布およびこれを用いた半導体ウェーハの研磨方法 | |
| CN111095491A (zh) | 硅晶片的双面抛光方法 | |
| JP2012235072A (ja) | ウェーハ表面処理方法 | |
| JP2003100681A (ja) | 仕上げ研磨パッド | |
| JP2005005315A (ja) | ウエーハの研磨方法 | |
| EP1316991A1 (en) | Method of polishing semiconductor wafer | |
| JP2002025950A (ja) | 半導体ウェーハの製造方法 | |
| CN114667594A (zh) | 晶片的研磨方法及硅晶片 | |
| JP2015111487A (ja) | ガラス基板の製造方法 | |
| JPH1058306A (ja) | 研磨布のドレッシング装置および研磨布ドレッシング用砥石 | |
| JP2004319717A (ja) | 半導体ウェーハの製造方法 | |
| KR101581469B1 (ko) | 웨이퍼 연마방법 | |
| JP2003039310A (ja) | ウェーハの研磨方法及びウェーハ | |
| JP2000061815A (ja) | ポリッシング加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040930 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050102 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3637594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |