TW201342503A - 測試電路及包含該測試電路的半導體設備 - Google Patents

測試電路及包含該測試電路的半導體設備 Download PDF

Info

Publication number
TW201342503A
TW201342503A TW101136892A TW101136892A TW201342503A TW 201342503 A TW201342503 A TW 201342503A TW 101136892 A TW101136892 A TW 101136892A TW 101136892 A TW101136892 A TW 101136892A TW 201342503 A TW201342503 A TW 201342503A
Authority
TW
Taiwan
Prior art keywords
test
control signal
test control
response
voltage
Prior art date
Application number
TW101136892A
Other languages
English (en)
Other versions
TWI552243B (zh
Inventor
Dong-Uk Lee
Young-Ju Kim
Original Assignee
Sk Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sk Hynix Inc filed Critical Sk Hynix Inc
Publication of TW201342503A publication Critical patent/TW201342503A/zh
Application granted granted Critical
Publication of TWI552243B publication Critical patent/TWI552243B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2637—Circuits therefor for testing other individual devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一種測試電路包含一通孔測試單元，係配置成回應於一第一測試控制信號而設定成一第一電阻值，且回應於該第一測試控制信號與一第二測試控制信號而設定成一第二電阻值，並且形成包含一通孔的一電流路徑，該通孔電性連接一第一晶片與一第二晶片；以及一測試量測單元，係配置成提供一測試電壓給該通孔，且量測流經該通孔的一電流。

Description

測試電路及包含該測試電路的半導體設備
本發明一般係關於半導體設備，且特別是關於使用通孔的3D(三維)半導體設備。
為了改善半導體設備的整合程度，已經發展出一種3D(三維)半導體設備，其中堆疊且封裝了複數個晶片，來增加整合程度。在3D半導體設備中，因為二或更多晶片係垂直堆疊，可在相同面積中達到最大的整合程度。
各種方法可應用來實現3D半導體設備。在這些方法中之一者，具有相同結構的複數個晶片被堆疊且之後使用導線(例如金屬線)來彼此連接，使得複數個晶片可操作作為一個半導體設備。
最近，直通矽晶穿孔(TSV，through-silicon via)類型半導體設備已經揭露在本領域中，其中直通矽晶穿孔被形成來穿過複數個堆疊的晶片，使得所有晶片彼此電性連接。在TSV類型半導體設備中，因為直通矽晶穿孔垂直地穿過個別晶片來將它們彼此電性連接，當與個別晶片是透過使用導線來周邊繞線而彼此連接的半導體設備相比較時，封裝面積可以有效地縮減。
TSV是藉由利用導電材料來充填穿孔洞(via holes)而形成，穿孔洞是透過介電物質來界定。因為TSV充當作電性連接堆疊的晶片的手段，為了製造良好品質的半導體 設備，必須測試TSV是否被正確形成。
第1圖是用於本領域中習知之半導體設備的測試電路的示意圖。半導體設備包含第一晶片CHIP1與第二晶片CHIP2，且測試電路包含測試接墊10、通孔選擇單元20、與驅動器30。測試接墊10在測試操作中施加測試電壓Vmeas給通孔VIA，且量測流經通孔VIA的電流量Imeas。回應於測試控制信號TC，通孔選擇單元20選擇將被施加測試電壓Vmeas的通孔VIA。通孔選擇單元20包含傳送閘，傳送閘藉由測試控制信號TC而開啟。
回應於測試控制信號TC，驅動器30形成一電流路徑。驅動器30包含MOS電晶體(其透過其閘極來接收測試控制信號TC)，且連接通孔VIA與接地電位。因此，如果通孔選擇單元20與驅動器30被測試控制信號TC開啟，就形成從測試接墊10到驅動器30的電流路徑。當測試接墊10施加測試電壓Vmeas時，電流流經通孔選擇單元20、通孔VIA與驅動器30，且測試接墊10之後可以量測電流量Imeas。
藉由量測電流量Imeas，通孔VIA的電阻值可從下面式子計算出：Rdrv+Rtsv+Rpg=Vmeas/Imeas
Rtsv=Vmeas/Imeas-(Rdrv+Rpg)
其中，Rdrv是驅動器30的ON電阻值，Rtsv是通孔VIA的電阻值，且Rpg是包含在選擇單元20中之傳送閘的ON電阻值。
可從上面式子了解到，Rtsv取決於Rdrv與Rpg。然而，通常，因為通孔VIA的電阻值實質上小於傳送閘的ON電阻值與驅動器30的ON電阻值，且這些元件特性可能因為製程變化等等而改變，所以難以精準地量測通孔VIA的電阻值。
這些需求與其他需求可藉由根據本發明之測試電路來加以滿足，其量測流經一通孔的一電流量複數次，藉此能夠精準地檢查該通孔是否被正確形成。
在根據本發明之一具體實施例中，一測試電路包括：一通孔測試單元，係配置成回應於一第一測試控制信號而設定成一第一電阻值，且回應於該第一測試控制信號與一第二測試控制信號而設定成一第二電阻值，並且形成包含一通孔的一電流路徑，該通孔電性連接一第一晶片與一第二晶片；以及一測試量測單元，係配置成提供一測試電壓給該通孔，且量測流經該通孔的一電流量。
在根據本發明之另一具體實施例中，一測試電路包括：一第一選擇部，係配置成回應於一第一測試控制信號而施加一測試電壓給一通孔，該通孔電性連接第一晶片與第二晶片；一第二選擇部，係配置成回應於一第二測試控制信號而施加該測試電壓給該通孔；一第一驅動器部，係配置成回應於該第一測試控制信號而驅動該通孔至一接地電位；以及一第二驅動器部，係配置成回應於該第二測試 控制信號而驅動該通孔至該接地電位。
在根據本發明之又另一具體實施例中，一測試電路包括：一測試控制單元，係配置成產生一第一測試控制信號之一脈衝，且之後產生第一測試控制信號之脈衝與第二測試控制信號之脈衝；一電壓施加部，係配置成回應於該第一測試控制信號而施加一第一電壓給一通孔，且回應於該第一測試控制信號之脈衝與該第二測試控制信號而施加一第二電壓給該通孔，該通孔電性連接一第一晶片與一第二晶片；以及一電流流入部，係配置成回應於該第一測試控制信號而利用一第一電流流入能力來流入流經該通孔的電流，且回應於該第一測試控制信號與該第二測試控制信號而利用一第二電流流入能力來流入流經該通孔的電流。
在根據本發明之又另一具體實施例中，一測試方法包括：回應於一第一測試控制信號而選擇一第一電阻，且量測流經一路徑之第一電流，該路徑包含一通孔和該第一電阻，該通孔電性連接第一晶片與第二晶片；回應於該第一測試控制信號與一第二測試控制信號而選擇具有不同於該第一電阻之值的一第二電阻，且量測流經一路徑之第二電流，該路徑包含該通孔和該第二電阻；以及比較該第一電流與該第二電流，且計算該通孔之一電阻值。
在根據本發明之又另一具體實施例中，一半導體設備，包含連接一第一晶片與一第二晶片的一第一通孔，以及連接該第二晶片與一第三晶片的一第二通孔，該第一通孔與該第二通孔彼此電性連接，該半導體設備包括：一電 壓施加部，係設置於該第一晶片中，且配置成回應於第一測試控制信號與第二測試控制信號而施加一第一電壓與一第二電壓中之一者給該第一通孔；一第一電流流入部，係設置於該第二晶片中，且配置成回應於一晶片選擇信號和該第一測試控制信號與該第二測試控制信號而利用第一電流流入能力與第二電流流入能力中之一者來流入流經該第一通孔的電流；以及一第二電流流入部，係設置於該第三晶片中，且配置成回應於該晶片選擇信號和該第一測試控制信號與該第二測試控制信號而利用該第一電流流入能力與該第二電流流入能力中之一者來流入流經第一通孔的電流與該第二通孔的電流。
此後，本發明之具體實施例將參照所附圖式來更詳細地解釋。雖然本發明係參照其範例具體實施例來敘述，應了解，各種變化與修改可由本技術領域具有通常知識者所思及，這些都將落入本發明之範圍與精神中。
將了解，當一元件被指為「連接」或「耦合」至另一元件，它可以直接連接或耦合至另一元件，或者存在有中介元件。相反的，當一元件被指為「直接連接」或「直接耦合」至另一元件，則沒有存在中介元件。用於描述元件之間的關係的其他字詞應該以相同的方式來詮釋(亦即，「之間」相對於「直接在之間」，「相鄰」相對於「直接相鄰」等等)。
在此所用之術語僅是為了敘述特定具體實施例的目的，且不打算用來限制本發明。當在此使用時，單數形式「一」(a、an)與「該」(the)係打算包含複數形式，除非內文清楚另外指出。將進一步了解，術語「包括」(comprises、comprising)、包含(includes、including)(當在此使用時)界定了所述特徵、整體、步驟、操作、元件、及/或組件的存在，但並未排除一或更多其他其特徵、整體、步驟、操作、元件、組件、及/或群組的存在或增加。
在第2圖中，半導體設備1包含第一晶片CHIP1與第二晶片CHIP2。第一晶片CHIP1與第二晶片CHIP2堆疊且封裝在一起而構成單一半導體設備。第一晶片CHIP1與第二晶片CHIP2可透過一或更多通孔(例如通孔VIA1)而彼此電性連接。
半導體設備1包含通孔測試單元100與測試量測單元200。通孔測試單元100係配置成用於改變測試通孔VIA1的狀況，且藉此改變與通孔VIA1相關的電流或電壓。通孔測試單元100接收第一測試控制信號TC1與第二測試控制信號TC2。通孔測試單元100可配置成回應於第一測試控制信號TC1與第二測試控制信號TC2而具有不同的電阻值。例如，通孔測試單元100可配置成當第一測試控制信號TC1啟用時就具有第一電阻值，且可配置成當第一測試控制信號TC1與第二測試控制信號TC2兩者都啟用時就具有第二電阻值。
當通孔測試單元100回應於第一測試控制信號TC1與 第二測試控制信號TC2而配置成具有第一電阻值與第二電阻值時，通孔測試單元100係連同通孔VIA1而形成電流路徑。也就是說，電流路徑被形成，以連接通過通孔測試單元100、通孔VIA1與測試量測單元200。因此，通孔測試單元100回應於第一測試控制信號TC1與第二測試控制信號TC2而形成具有不同電阻值的電流路徑，使得與通孔VIA1相關的電流或電壓值可在各種狀況下被量測。
測試量測單元200可配置成施加一測試電壓Vmeas給通孔測試單元100。任何種類的電壓可使用作為測試電壓Vmeas。此外，測試量測單元200可配置成當電流路徑由通孔測試單元100形成時，量測流經通孔VIA1的電流量。測試量測單元200可被實現為一種電路區塊，其能夠執行施加測試電壓Vmeas及量測輸出電流Imeas的功能。此外，測試量測單元200可被實現為測試接墊與連接至該測試接墊的測試設備。
在一具體實施例中，通孔測試單元100包含第一測試部110與第二測試部120。第一測試部110可配置成回應於第一測試控制信號TC1而具有第一電阻值，且連同通孔VIA1而形成一電流路徑。第二測試部120配置成回應於第二測試控制信號TC2而具有第二電阻值(連同第一測試部110)，且連同該通孔VIA1而形成一電流路徑。當第一測試控制信號TC1啟用時，通孔測試單元100配置成具有第一電阻值(由第一測試部110提供)。當施加測試電壓Vmeas時，流經通孔VIA1的電流量係根據第一電阻值與通孔 VIA1本身的電阻值來決定。當第一測試控制信號TC1與第二測試控制信號TC2兩者都啟用時，通孔測試單元100配置成具有第二電阻值(由第一測試部110與第二測試部120兩者提供)。當施加測試電壓Vmeas時，流經通孔VIA1的電流量係根據第二電阻值與通孔VIA1本身的電阻值來決定。
第一測試部110包含第一選擇部101與第一驅動器部103。第一選擇部101配置成回應於第一測試控制信號TC1而施加測試電壓Vmeas給通孔VIA1的一端。第一驅動器部103回應於第一測試控制信號TC1而連接通孔VIA1的另一端與接地電壓端。第一驅動器部103配置成回應於第一測試控制信號TC1而驅動通孔VIA1至接地電壓。
第二測試部120包含第二選擇部102與第二驅動器部104。第二選擇部102配置成回應於第二測試控制信號TC2而施加測試電壓Vmeas給通孔VIA1的一端。第二驅動器部104回應於第二測試控制信號TC2而連接通孔VIA1的另一端與接地電壓端。第二驅動器部104配置成回應於第二測試控制信號TC2而驅動通孔VIA1至接地電壓。
在根據本發明之一具體實施例中，通孔測試單元100包含電壓施加部130與電流流入部140。電壓施加部130配置成回應於第一測試控制信號TC1而施加第一電壓給通孔VIA1，且回應於第一測試控制信號TC1與第二測試控制信號TC2而施加第二電壓給通孔VIA1。第一電壓與第二電壓可為具有不同位準的電壓。例如，第二電壓可具有高於 第一電壓的位準。電流流入部140配置成回應於第一測試控制信號TC1而利用第一電流流入能力來流入流經通孔VIA1的電流，且回應於第一測試控制信號TC1與第二測試控制信號TC2而利用第二電流流入能力來流入流經通孔VIA1的電流。
電壓施加部130包含第一選擇部101與第二選擇部102。第一選擇部101配置成回應於第一測試控制信號TC1而施加測試電壓Vmeas給通孔VIA1。第二選擇部102配置成回應於第二測試控制信號TC2而施加測試電壓Vmeas給通孔VIA1。
電流流入部140包含第一驅動器部103與第二驅動器部104。第一驅動器部103回應於第一測試控制信號TC1而連接通孔VIA1與接地電壓，且驅動通孔VIA1至接地電壓。第二驅動器部104回應於第二測試控制信號TC2而連接通孔VIA1與接地電壓，且驅動通孔VIA1至接地電壓。
在第2圖中，半導體設備1更包含測試控制單元300。測試控制單元300配置成回應於測試啟用信號TE與雙測試信號Tdouble(其將在稍後詳述)而產生第一測試控制信號TC1與第二測試控制信號TC2。測試控制單元300在測試啟用信號TE啟用且雙測試信號Tdouble失效時，產生第一測試控制信號TC1的脈衝。測試控制單元300在測試啟用信號TE與雙測試信號Tdouble兩者都啟用時，產生第一測試控制信號TC1與第二測試控制信號TC2的脈衝。因此，測試啟用信號TE是用於產生第一測試控制信號TC1與第 二測試控制信號TC2的脈衝的信號，且雙測試信號Tdouble是用於選擇性產生第二測試控制信號TC2的脈衝的信號。例如，測試控制單元300可以先產生第一測試控制信號TC1的脈衝，且之後一起產生第一測試控制信號TC1的脈衝與第二測試控制信號TC2的脈衝。測試控制單元300將在稍後詳述。
在第2圖中，第一選擇部101包含第一傳送閘PG1。第一傳送閘PG1回應於第一測試控制信號TC1而開啟。當第一傳送閘PG1被第一測試控制信號TC1開啟時，第一傳送閘PG1連接測試量測單元200與通孔VIA1的一端。因此，當開啟時，第一傳送閘PG1可將從測試量測單元200所施加的測試電壓Vmeas施加給通孔VIA1的一端。第二選擇部102包含第二傳送閘PG2。第二傳送閘PG2回應於第二測試控制信號TC2而開啟。當第二傳送閘PG2被第二測試控制信號TC2開啟時，第二傳送閘PG2連接測試量測單元200與通孔VIA1的一端。因此，當開啟時，第二傳送閘PG2可將從測試量測單元200所施加的測試電壓Vmeas施加給通孔VIA1的一端。
當開啟時，第一傳送閘PG1與第二傳送閘PG2實質上為相同元件且具有實質上相同的電阻值。當針對半導體設備1之通孔VIA1執行測試時，如同上述，可以先產生第一測試控制信號TC1，且之後產生第一測試控制信號TC1與第二測試控制信號TC2。第一傳送閘PG1與第二傳送閘PG2並聯連接於測試量測單元200與通孔VIA1之間。因此，第 一傳送閘PG1與第二傳送閘PG2可控制電壓施加部130的電阻值。當只有產生第一測試控制信號TC1時，電壓施加部130具有對應於當第一傳送閘PG1開啟時的電阻值。當一起產生第一測試控制信號TC1與第二測試控制信號TC2兩者時，電壓施加部130具有對應於當第一傳送閘PG1與第二傳送閘PG2開啟時的並聯電阻值。因此，當只有第一傳送閘PG1開啟時電壓施加部130的電阻值會大約是當第一傳送閘PG1與第二傳送閘PG2兩者都開啟時電壓施加部130的電阻值之兩倍。也就是說，第一電阻值會大約是第二電阻值的兩倍。電壓施加部130施加給通孔VIA1的電壓大小會根據電壓施加部130的電阻值而改變。當電壓施加部130被設定成第一電阻值時所施加給通孔VIA1的電壓位準大約是當電壓施加部130被設定成第二電阻值時所施加給通孔VIA1的電壓位準的1/2。換句話說，第一電壓大約是第二電壓的1/2。因此，包含第一選擇部101與第二選擇部102(其由第一傳送閘PG1與第二傳送閘PG2構成)的電壓施加部130可被設定成不同的電阻值，以改變施加給通孔VIA1的電壓位準。
在第2圖中，第一驅動器部103包含第一MOS電晶體M1。第一MOS電晶體M1具有閘極(其接收第一測試控制信號TC1)、源極(其與接地電壓相連)與汲極(其與通孔VIA1的另一端相連)。因此，當被第一測試控制信號TC1開啟時，第一MOS電晶體M1可連接通孔VIA1的另一端與接地電壓，且可驅動流經通孔VIA1的電流至接地電壓。 第二驅動器部104包含第二MOS電晶體M2。第二MOS電晶體M2具有閘極(其接收第二測試控制信號TC2)、源極(其與接地電壓相連)與汲極(其與通孔VIA1的另一端相連)。因此，當被第二測試控制信號TC2開啟時，第二MOS電晶體M2可連接通孔VIA1的另一端與接地電壓，且可驅動流經通孔VIA1的電流至接地電壓。
當開啟時，第一MOS電晶體M1與第二MOS電晶體M2實質上為相同元件且具有實質上相同的電阻值。當針對半導體設備1之通孔VIA1執行測試時，如同上述，可以先產生第一測試控制信號TC1，且之後產生第一測試控制信號TC1與第二測試控制信號TC2。第一MOS電晶體M1與第二MOS電晶體M2並聯連接於通孔VIA1的另一端與接地電壓之間。因此，第一MOS電晶體M1與第二MOS電晶體M2可控制電流流入部140的電阻值與電流流入能力。當只有產生第一測試控制信號TC1時，電流流入部140具有對應於當第一MOS電晶體M1開啟時的電阻值。此外，第一MOS電晶體M1具有驅動通孔VIA1至接地電壓的電流流入能力。當第一測試控制信號TC1與第二測試控制信號TC2兩者一起產生時，電流流入部140具有對應於當第一MOS電晶體M1與第二MOS電晶體M2開啟時的並聯電阻值。因此，當只有第一MOS電晶體M1開啟時電流流入部140的電阻值會大約是當第一MOS電晶體M1與第二MOS電晶體M2兩者都開啟時電流流入部140的電阻值之兩倍。此外，當第一MOS電晶體M1與第二MOS電 晶體M2兩者一起開啟時電流流入部140驅動通孔VIA1至接地電壓的電流流入能力大約是當只有第一MOS電晶體M1開啟時電流流入部140驅動通孔VIA1至接地電壓的電流流入能力的兩倍。也就是說，第二電流流入能力會大約是第一電流流入能力的兩倍。從通孔VIA1流至接地電壓的電流量會根據電流流入部140的電阻值與電流流入部140的電流流入能力而改變。因此，包含第一驅動器部103與第二驅動器部104(其由第一MOS電晶體M1與第二MOS電晶體M2構成)的電流流入部140可被設定成不同的電阻值且具有不同的電流流入能力，以改變流經通孔VIA1的電流量。
在第3圖中，測試控制單元300包含AND閘301與緩衝器302。AND閘301接收測試啟用信號TE與雙測試信號Tdouble，且產生第二測試控制信號TC2。緩衝器302接收測試啟用信號TE，且產生第一測試控制信號TC1。因此，每次測試啟用信號TE被輸入時就可產生第一測試控制信號TC1，且當測試啟用信號TE與雙測試信號Tdouble一起被輸入時就可產生第二測試控制信號TC2。測試啟用信號TE與雙測試信號Tdouble可藉由解碼測試位址信號(其針對執行測試而被輸入)而產生。另外地，測試啟用信號TE與雙測試信號Tdouble可為直接從半導體設備外面被輸入的信號。同時，第一測試控制信號TC1與第二測試控制信號TC2的產生可用多種方式來實施。例如，測試控制單元300可一起產生第一測試控制信號TC1與第二測試控制信 號TC2，且之後產生第一測試控制信號TC1與第二測試控制信號TC2中的一者，且可產生數目增加的測試控制信號之脈衝。本技術領域中具有通常知識者將可輕易思及，根據本發明之具體實施例來產生測試控制信號的方案可用多種方式來改變與修改。
在一具體實施例中的半導體設備之操作將參照第2圖與第3圖敘述於下。為了測試通孔VIA1(其連接第一晶片CHIP1與第二晶片CHIP2)是否被正常形成，將測試電壓Vmeas施加給通孔VIA1。首先，當啟用第一測試控制信號TC1時，第一選擇部101與第一驅動器部103開啟。在此時，流經電流路徑(其形成於電壓施加部130、通孔VIA1與電流流入部140之中)的電流量Imeas1與整體電阻值Rtot1可如同下面式子加以計算：Rtot1=Rdrv1+Rtsv+Rpg1=Vmeas/Imeas1
當一起啟用第一測試控制信號TC1與第二測試控制信號TC2時，第一選擇部101與第二選擇部102和第一驅動器部103與第二驅動器部104都開啟。因此，流經電流路徑(其形成於電壓施加部130、通孔VIA1與電流流入部140之中)的電流量Imeas2可被量測，且整體電阻值Rtot2可從下面式子加以計算：Rtot2=(Rdrv1//Rdrv2)+Rtsv+(Rpg1//Rpg2)=Vmeas/Imeas2
其中符號//表示『並聯』。因為第一選擇部101與第二選擇部102在開啟時的電阻值實際上相同，且第一驅動器 部103與第二驅動器部104在開啟時的電阻值也實際上相同，則Rtsv的值可從下面式子加以計算：Rtsv=2Rtot2-Rtot1
如同上述，藉由在不同狀況下量測與通孔相關的電流或電壓流動，通孔的電阻值可被精確量測。在根據本發明之具體實施例中之半導體設備的測試電路或方法中，藉由量測與通孔相關的電流或電壓複數次，可降低測試電路中之元件對於通孔電阻值之量測的影響。也就是說，甚至當PVT變化發生在測試電路元件中時，從元件變化所導致的影響因素可被消除，且通孔的電阻值可被精確量測。藉由監視所量測的通孔電阻值，可以精確偵測出通孔是否被正確形成。例如，如果電阻值係高，則可能表示導電物質沒有充分地充填在穿孔洞中，且通孔未被正確形成。
在第4圖中，半導體設備包含第一晶片至第三晶片CHIP1、CHIP2與CHIP3。第一晶片至第三晶片CHIP1、CHIP2與CHIP3堆疊且封裝在一起而構成單一半導體設備。第一晶片CHIP1與第二晶片CHIP2透過第一通孔VIA11與第三通孔VIA13而彼此電性連接。第二晶片CHIP2與第三晶片CHIP3透過第二通孔VIA12與第四通孔VIA14而彼此電性連接。因為第一通孔VIA11與第二通孔VIA12彼此電性連接且第三通孔VIA13與第四通孔VIA14彼此電性連接，第一晶片至第三晶片CHIP1、CHIP2與CHIP3可彼此電性連接。
第一晶片CHIP1包含第一電壓施加部410與第二電壓 施加部420。第一電壓施加部410設置於第一晶片CHIP1中，且將測試量測單元500與第一通孔VIA11的一端彼此連接。第二電壓施加部420設置於第一晶片CHIP1中，且將測試量測單元500與第三通孔VIA13的一端彼此連接。第一電壓施加部410與第二電壓施加部420執行如同第2圖中所示之電壓施加部130的相同功能。
第二晶片CHIP2包含第一電流流入部610與第三電流流入部630。第一電流流入部610將第一通孔VIA11的另一端與接地電壓彼此連接。第三電流流入部630將第三通孔VIA13的另一端與接地電壓彼此連接。
第三晶片CHIP3包含第二電流流入部620與第四電流流入部640。第二電流流入部620將第二通孔VIA12的另一端與接地電壓彼此連接。第四電流流入部640將第四通孔VIA14的另一端與接地電壓彼此連接。第一電流流入部至第四電流流入部610、620、630與640執行如同第2圖中所示之電流流入部140的相同功能。根據在第4圖中所示之具體實施例的半導體設備2描述了測試電路與方法，用於測試至少兩晶片與至少兩通孔，且可被理解為藉由延伸根據第2圖中所示之具體實施例的半導體設備1而獲得的具體實施例。
在第4圖中，第一晶片CHIP1可另包含主要測試控制單元710，且第二晶片CHIP2與第三晶片CHIP3可分別另包含第一測試控制單元720與第二測試控制單元730。主要測試控制單元710配置成產生測試控制信號TC1<0：3>，以 分配給第一電壓施加部410與第二電壓施加部420。第一測試控制單元720配置成產生測試控制信號TC2<0：3>，以分配給第一電流流入部610與第三電流流入部630，且第二測試控制單元730配置成產生測試控制信號TC3<0：3>，以分配給第二電流流入部620與第四電流流入部640。主要測試控制單元710可藉由解碼測試位址信號TC<0：n>(其針對執行測試而被輸入)而產生所分配的測試控制信號TC1<0：3>。主要測試控制單元710可產生測試控制信號TC1<0：3>，不管晶片選擇信號CS。第一測試控制單元720接收測試位址信號TC<0：n>與晶片選擇信號CS，且在晶片選擇信號CS選擇第二晶片CHIP2的情況下從測試位址信號TC<0：n>產生測試控制信號TC2<0：3>。第二測試控制單元730接收測試位址信號TC<0：n>與晶片選擇信號CS，且在晶片選擇信號CS選擇第三晶片CHIP3的情況下從測試位址信號TC<0：n>產生測試控制信號TC3<0：3>。同時，測試位址信號TC<0：n>與晶片選擇信號CS可透過其他通孔或佈線而傳送到第一晶片至第三晶片CHIP1、CHIP2與CHIP3。
第二測試控制單元730具有與第一測試控制單元720相同的配置。在第5圖中，第一測試控制單元720包含解碼部721與測試控制信號產生部722。解碼部721配置成接收及解碼測試位址信號TC<0：n>與晶片選擇信號CS，且產生測試啟用信號TE<0：1>與雙測試信號Tdouble。測試控制信號產生部722配置成接收測試啟用信號TE<0：1>與雙測 試信號Tdouble，且以相似於第3圖中所示之測試控制單元300之操作的方式來產生測試控制信號TC2<0：3>。解碼部721所接收之測試位址信號TC<0：n>與晶片選擇信號CS的位元數可根據構成半導體設備的堆疊晶片數目與電性連接該等堆疊晶片的通孔的數目來增加或減少。此外，本技術領域中具有通常知識者將了解，解碼部721所產生的測試啟用信號TE的位元數可被改變。第一測試控制單元720與第二測試控制單元730具有相同的配置。主要測試控制單元710可被實現為不接收晶片選擇信號CS，或可藉由解碼電路來實現，該解碼電路可以從測試位址信號TC<0：n>執行解碼操作，不管晶片選擇信號CS。雖然未顯示，否則在替代的具體實施例中，可以做出配置，使得只有主要測試控制單元710包含解碼部的配置(該解碼部藉由解碼測試位址信號TC<0：n>而產生測試控制信號TC1<0：3>)，且第一測試控制單元720與第二測試控制單元730藉由結合主要測試控制單元710所傳送之測試控制信號TC1<0：3>與晶片選擇信號CS而提供測試控制信號TC2<0：3>與測試控制信號TC3<0：3>給個別的電流流入部610、620、630與640。
參照第4圖與第5圖所述之半導體設備2可以藉由指定特定的通孔來執行測試。在分配給第一電壓施加部410與第一電流流入部610的測試控制信號TC1<0>、TC1<2>、TC2<0>與TC2<2>被產生的情況下，可以測試第一通孔VIA11是否被正確形成。此外，在分配給第一電壓施加部410與第二電流流入部620的測試控制信號TC1<0>、 TC1<2>、TC3<0>與TC3<2>被產生的情況下，藉由量測流經第一通孔VIA11與第二通孔VIA12的電流量可以量測第一通孔VIA11與第二通孔VIA12的電阻值，且從這個事實就可以精確判定第一通孔VIA11與第二通孔VIA12是否被正確形成。
雖然已經在上面敘述了某些具體實施例，本技術領域中具有通常知識者將了解到，所述具體實施例僅為範例。因此，在此所述之測試電路及包含該測試電路的半導體設備不應根據所述具體實施例而受限。而是，當結合上面敘述與所附圖式時，在此所述之測試電路及包含該測試電路的半導體設備應該僅受限於下面的申請專利範圍。
1,2‧‧‧半導體設備
10‧‧‧測試接墊
20‧‧‧通孔選擇單元
30‧‧‧驅動器
100‧‧‧通孔測試單元
101‧‧‧第一選擇部
102‧‧‧第二選擇部
103‧‧‧第一驅動器部
104‧‧‧第二驅動器部
110‧‧‧第一測試部
120‧‧‧第二測試部
130‧‧‧電壓施加部
140‧‧‧電流流入部
200‧‧‧測試量測單元
300‧‧‧測試控制單元
301‧‧‧AND閘
302‧‧‧緩衝器
410‧‧‧第一電壓施加部
420‧‧‧第二電壓施加部
500‧‧‧測試量測單元
610‧‧‧第一電流流入部
620‧‧‧第二電流流入部
630‧‧‧第三電流流入部
640‧‧‧第四電流流入部
710‧‧‧主要測試控制單元
720‧‧‧第一測試控制單元
721‧‧‧解碼部
722‧‧‧測試控制信號產生部
730‧‧‧第二測試控制單元
CHIP1‧‧‧第一晶片
CHIP2‧‧‧第二晶片
CHIP3‧‧‧第三晶片
CS‧‧‧晶片選擇信號
Imeas,Imeas1,Imeas2‧‧‧電流量
M1‧‧‧第一MOS電晶體
M2‧‧‧第二MOS電晶體
TC<0：n>‧‧‧測試位址信號
TC‧‧‧測試控制信號
TC1‧‧‧第一測試控制信號
TC1<0：3>‧‧‧測試控制信號
TC2‧‧‧第二測試控制信號
TC2<0：3>‧‧‧測試控制信號
TC3<0：3>‧‧‧測試控制信號
Tdouble‧‧‧雙測試信號
TE‧‧‧測試啟用信號
TE<0：1>‧‧‧測試啟用信號
PG1‧‧‧第一傳送閘
PG2‧‧‧第二傳送閘
Vmeas‧‧‧測試電壓
VIA,VIA1‧‧‧通孔
VIA11‧‧‧第一通孔
VIA12‧‧‧第二通孔
VIA13‧‧‧第三通孔
VIA14‧‧‧第四通孔
當結合所附圖式來考慮時，本發明之上述與其他特徵和優點將參照詳細說明而變得明顯，其中：第1圖是用於本領域中習知之半導體設備的測試電路的示意圖。
第2圖是根據本發明之半導體設備之具體實施例的示意圖。
第3圖以示意的形式繪示了第2圖的測試控制單元300，且包含相關的時序圖。
第4圖是根據本發明之另一具體實施例之半導體設備的示意圖。
第5圖繪示了第4圖的第一測試控制單元720。
1‧‧‧半導體設備
100‧‧‧通孔測試單元
101‧‧‧第一選擇部
102‧‧‧第二選擇部
103‧‧‧第一驅動器部
104‧‧‧第二驅動器部
110‧‧‧第一測試部
120‧‧‧第二測試部
130‧‧‧電壓施加部
140‧‧‧電流流入部
200‧‧‧測試量測單元
300‧‧‧測試控制單元
CHIP1‧‧‧第一晶片
CHIP2‧‧‧第二晶片
Imeas‧‧‧電流量
M1‧‧‧第一MOS電晶體
M2‧‧‧第二MOS電晶體
PG1‧‧‧第一傳送閘
PG2‧‧‧第二傳送閘
TC1‧‧‧第一測試控制信號
TC2‧‧‧第二測試控制信號
Tdouble‧‧‧雙測試信號
TE‧‧‧測試啟用信號
VIA1‧‧‧通孔
Vmeas‧‧‧測試電壓

Claims (20)

  1. 一種測試電路，包括：一通孔測試單元，係配置成回應於一第一測試控制信號而設定成一第一電阻值，且回應於該第一測試控制信號與一第二測試控制信號而設定成一第二電阻值，並且形成包含一通孔的一電流路徑，該通孔電性連接一第一晶片與一第二晶片；以及一測試量測單元，係配置成提供一測試電壓給該通孔，且量測流經該通孔的一電流量。
  2. 如申請專利範圍第1項所述之測試電路，其中該通孔測試單元包括：一第一測試部，係配置成回應於該第一測試控制信號而具有該第一電阻值，且連同該通孔而形成一電流路徑；以及一第二測試部，係配置成回應於該第二測試控制信號且連同該第一測試部而具有第二電阻值，且連同該通孔而形成一電流路徑。
  3. 如申請專利範圍第2項所述之測試電路，其中該第一測試部包括：一第一選擇部，係配置成回應於該第一測試控制信號而施加該測試電壓給該通孔的一端；以及一第一驅動器部，係配置成回應於該第一測試控制信號而連接該通孔的另一端與一接地電壓端。
  4. 如申請專利範圍第3項所述之測試電路，其中該第二測試 部包括：一第二選擇部，係配置成回應於該第二測試控制信號而施加該測試電壓給該通孔的一端；以及一第二驅動器部，係配置成回應於該第二測試控制信號而連接該通孔的另一端與該接地電壓端。
  5. 如申請專利範圍第1項所述之測試電路，更包括：一測試控制單元，係配置成回應於一測試啟用信號與一雙測試信號而產生該第一測試控制信號與該第二測試控制信號；其中，該測試控制單元在該雙測試信號失效且該測試啟用信號啟用時啟用該第一測試控制信號，且在該測試啟用信號與該雙測試信號兩者都啟用時啟用該第一測試控制信號與該第二測試控制信號。
  6. 一種測試電路，包括：一第一選擇部，係配置成回應於一第一測試控制信號而施加一測試電壓給一通孔，該通孔電性連接一第一晶片與一第二晶片；一第二選擇部，係配置成回應於一第二測試控制信號而施加該測試電壓給該通孔；一第一驅動器部，係配置成回應於該第一測試控制信號而驅動該通孔至一接地電位；以及一第二驅動器部，係配置成回應於該第二測試控制信號而驅動該通孔至該接地電位。
  7. 如申請專利範圍第6項所述之測試電路，其中當該第一選 擇部與該第二選擇部回應於該第一測試控制信號與該第二測試控制信號而分別開啟時，該第一選擇部與該第二選擇部具有實質上相同的電阻值。
  8. 如申請專利範圍第6項所述之測試電路，其中當該第一驅動器部與該第二驅動器部回應於該第一測試控制信號與該第二測試控制信號而分別開啟時，該第一驅動器部與該第二驅動器部具有實質上相同的電阻值。
  9. 如申請專利範圍第6項所述之測試電路，更包括：一測試控制單元，係配置成產生該第一測試控制信號與該第二測試控制信號；其中，該測試控制單元產生該第一測試控制信號，且之後一起產生該第一測試控制信號與該第二測試控制信號。
  10. 如申請專利範圍第9項所述之測試電路，更包括：一測試量測單元，係配置成當該第一測試控制信號之一脈衝或該第二測試控制信號之一脈衝產生時，量測流經該通孔的一電流量。
  11. 一種測試電路，包括：一測試控制單元，係配置成產生一第一測試控制信號之一脈衝，且之後產生第一測試控制信號之脈衝與第二測試控制信號之脈衝；一電壓施加部，係配置成回應於該第一測試控制信號而施加一第一電壓給一通孔，且回應於該第一測試控制信號與該第二測試控制信號而施加一第二電壓給該通孔，該 通孔電性連接一第一晶片與一第二晶片；以及一電流流入部，係配置成回應於該第一測試控制信號而利用一第一電流流入能力來流入流經該通孔的電流，且回應於該第一測試控制信號與該第二測試控制信號而利用一第二電流流入能力來流入流經該通孔的電流。
  12. 如申請專利範圍第11項所述之測試電路，其中，該測試控制單元藉由接收一測試啟用信號與一雙測試信號而產生該第一測試控制信號與該第二測試控制信號；以及其中，該測試控制單元在該雙測試信號失效時根據該測試啟用信號而產生該第一測試控制信號，且在該雙測試信號啟用時根據該測試啟用信號而產生該第一測試控制信號與該第二測試控制信號。
  13. 如申請專利範圍第11項所述之測試電路，其中該電壓施加部包括：一第一選擇部，係配置成回應於該第一測試控制信號而施加一測試電壓給該通孔；以及一第二選擇部，係配置成回應於該第二測試控制信號而施加該測試電壓給該通孔。
  14. 如申請專利範圍第11項所述之測試電路，其中該電流流入部包括：一第一驅動器，係配置成回應於該第一測試控制信號而流入流經該通孔的電流至一接地電壓；以及一第二驅動器，係配置成回應於該第二測試控制信號 而流入流經該通孔的電流至該接地電壓。
  15. 一種測試方法，包括：回應於一第一測試控制信號而選擇一第一電阻，且量測流經一路徑之第一電流，該路徑包含一通孔和該第一電阻，該通孔電性連接第一晶片與第二晶片；回應於該第一測試控制信號與一第二測試控制信號而選擇具有不同於該第一電阻之值的一第二電阻，且量測流經一路徑之第二電流，該路徑包含該通孔和該第二電阻；以及比較該第一電流與該第二電流，且計算該通孔之一電阻值。
  16. 一種半導體設備，包含連接一第一晶片與一第二晶片的一第一通孔以及連接該第二晶片與一第三晶片的一第二通孔，該等第一與第二通孔彼此電性連接，該半導體設備包括：一電壓施加部，係設置於該第一晶片中，且配置成回應於第一測試控制信號與第二測試控制信號而施加一第一電壓與一第二電壓中之一者給該第一通孔；一第一電流流入部，係設置於該第二晶片中，且配置成回應於一晶片選擇信號和該第一測試控制信號與該第二測試控制信號而利用第一電流流入能力與第二電流流入能力中之一者來流入流經該第一通孔的電流；以及一第二電流流入部，係設置於該第三晶片中，且配置成回應於該晶片選擇信號和該第一測試控制信號與該第 二測試控制信號而利用該第一電流流入能力與該第二電流流入能力之一者來流入流經該等第一與第二通孔的電流。
  17. 如申請專利範圍第16項所述之半導體設備，其中該電壓施加部包括：一第一選擇部，係配置成回應於該第一測試控制信號而施加一測試電壓給該第一通孔；以及一第二選擇部，係配置成回應於該第二測試控制信號而施加該測試電壓給該第一通孔。
  18. 如申請專利範圍第16項所述之半導體設備，更包括：一第一測試控制單元，係設置於該第二晶片中，且配置成在該晶片選擇信號選擇該第二晶片時，提供該第一測試控制信號與該第二測試控制信號至該第一電流流入部；以及一第二測試控制單元，係設置於該第三晶片中，且配置成在該晶片選擇信號選擇該第三晶片時，提供該第一測試控制信號與該第二測試控制信號至該第二電流流入部。
  19. 如申請專利範圍第18項所述之半導體設備，其中該第一電流流入部包括：一第一驅動器，係配置成回應於該第一測試控制信號而驅動該第一通孔至一接地電壓；以及一第二驅動器，係配置成回應於該第二測試控制信號而驅動該第一通孔至該接地電壓。
  20. 如申請專利範圍第19項所述之半導體設備，其中，該第 二電流流入部包括：一第三驅動器，係配置成回應於該第一測試控制信號而驅動該第二通孔至該接地電壓；以及一第四驅動器，係配置成回應於該第二測試控制信號而驅動該第二通孔至該接地電壓。
TW101136892A 2012-04-04 2012-10-05 測試電路及包含該測試電路的半導體設備 TWI552243B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120035020A KR101891163B1 (ko) 2012-04-04 2012-04-04 테스트 회로 및 이를 포함하는 반도체 장치

Publications (2)

Publication Number Publication Date
TW201342503A true TW201342503A (zh) 2013-10-16
TWI552243B TWI552243B (zh) 2016-10-01

Family

ID=49291789

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101136892A TWI552243B (zh) 2012-04-04 2012-10-05 測試電路及包含該測試電路的半導體設備

Country Status (4)

Country Link
US (2) US9176190B2 (zh)
KR (1) KR101891163B1 (zh)
CN (2) CN107091979B (zh)
TW (1) TWI552243B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102103865B1 (ko) * 2013-11-05 2020-04-24 에스케이하이닉스 주식회사 반도체 시스템
CN103837823A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 产品测试电路
JP6488699B2 (ja) * 2014-12-26 2019-03-27 富士通株式会社 試験回路および試験回路の制御方法
KR20170070434A (ko) * 2015-12-14 2017-06-22 삼성전자주식회사 반도체 장치의 테스트 구조, 테스트 시스템 및 반도체 장치의 웨이퍼 레벨 테스트 방법
US10371736B2 (en) * 2017-02-28 2019-08-06 Delphi Technologies Ip Limited Short-circuit pinpointing device
KR20180138472A (ko) * 2017-06-21 2018-12-31 에스케이하이닉스 주식회사 테스트 회로를 포함하는 반도체 장치
CN109979841A (zh) * 2019-03-11 2019-07-05 上海华虹宏力半导体制造有限公司 集成电路接触孔电阻测量方法
CN110060713B (zh) * 2019-04-28 2021-10-22 中国科学院微电子研究所 一种工艺浮动容忍的读取时序生成装置
CN110349602B (zh) * 2019-07-16 2021-11-30 中国科学院微电子研究所 一种主动配置的存储器读取装置、存储器及电子设备
CN110543313B (zh) * 2019-08-20 2023-04-07 珠海市杰理科技股份有限公司 芯片烧写装置及芯片烧写测试方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3794942B2 (ja) * 2001-07-09 2006-07-12 松下電器産業株式会社 マルチチップモジュール及びその接続テスト方法
JP2003185710A (ja) * 2001-10-03 2003-07-03 Matsushita Electric Ind Co Ltd マルチチップモジュール、半導体チップ及びマルチチップモジュールのチップ間接続テスト方法
JP3943096B2 (ja) * 2004-03-31 2007-07-11 シャープ株式会社 半導体装置、及びその電気的検査方法、並びにそれを備えた電子機器
US8988130B2 (en) * 2009-05-20 2015-03-24 Qualcomm Incorporated Method and apparatus for providing through silicon via (TSV) redundancy
KR101094916B1 (ko) 2009-10-29 2011-12-15 주식회사 하이닉스반도체 반도체 장치의 테스트 회로 및 방법
JP2012026845A (ja) * 2010-07-22 2012-02-09 Sony Corp 半導体装置、および、積層半導体装置

Also Published As

Publication number Publication date
US9465058B2 (en) 2016-10-11
CN103367327A (zh) 2013-10-23
KR101891163B1 (ko) 2018-08-24
TWI552243B (zh) 2016-10-01
CN103367327B (zh) 2017-06-09
US20160018445A1 (en) 2016-01-21
US9176190B2 (en) 2015-11-03
CN107091979B (zh) 2019-12-13
CN107091979A (zh) 2017-08-25
KR20130112553A (ko) 2013-10-14
US20130265033A1 (en) 2013-10-10

Similar Documents

Publication Publication Date Title
TWI552243B (zh) 測試電路及包含該測試電路的半導體設備
US10444279B2 (en) Non-invasive pre-bond TSV test using ring oscillators and multiple voltage levels
KR101094916B1 (ko) 반도체 장치의 테스트 회로 및 방법
US7307441B2 (en) Integrated circuit chips and wafers including on-chip test element group circuits, and methods of fabricating and testing same
JP5955624B2 (ja) 半導体集積回路のテスト回路及び方法
US9702931B2 (en) Test circuit and method for semiconductor device
US8866488B2 (en) Power compensation in 3DIC testing
CN103378063B (zh) 半导体器件
TW200839272A (en) Semiconductor device and semiconductor device module
JPWO2007097053A1 (ja) 半導体集積回路とその検査方法
CN114076851B (zh) 用于检测tsv的寄生电容的测试电路
TW201925771A (zh) 測試系統、測試介面板、半導體裝置及其製造方法
TW201631734A (zh) 包含環境強化晶片及較不易環境強化晶片之積體電路裝置
KR101959894B1 (ko) 반도체 집적회로 및 그의 내부전압 측정방법
US9659668B2 (en) Via stack fault detection
TW201409052A (zh) 半導體裝置及其測試方法
US9575118B2 (en) Semiconductor device comprising an output driver circuitry, a packaged semiconductor device and associated methods
KR20130104148A (ko) 반도체 장치
JP2007165365A (ja) 半導体装置及びそのテスト方法
KR20150026288A (ko) 반도체 장치 및 테스트 방법
KR20130069028A (ko) 반도체 집적회로
CN105226051B (zh) 半导体测试结构及导电插塞与有源区接触性能的检测方法
Hashizume et al. Electrical Test of Resistive and Capacitive Open Defects at Data Bus in 3D Memory IC
JP2007192639A (ja) 半導体チップおよび半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees