TW201316404A - 電漿蝕刻方法 - Google Patents

電漿蝕刻方法 Download PDF

Info

Publication number
TW201316404A
TW201316404A TW101130461A TW101130461A TW201316404A TW 201316404 A TW201316404 A TW 201316404A TW 101130461 A TW101130461 A TW 101130461A TW 101130461 A TW101130461 A TW 101130461A TW 201316404 A TW201316404 A TW 201316404A
Authority
TW
Taiwan
Prior art keywords
gas
etching
protective film
semiconductor substrate
gap semiconductor
Prior art date
Application number
TW101130461A
Other languages
English (en)
Inventor
Shoichi Murakami
Naoya Ikemoto
Original Assignee
Spp Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spp Technologies Co Ltd filed Critical Spp Technologies Co Ltd
Publication of TW201316404A publication Critical patent/TW201316404A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475Changing the shape of the semiconductor body, e.g. forming recesses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本發明係關於一種可於寬能隙半導體基板形成錐形之凹部之電漿蝕刻方法。該電漿蝕刻方法係首先於寬能隙半導體基板K之表面形成具有開口部之遮罩M。然後,將形成有遮罩M之寬能隙半導體基板K載置於基台上,並將該寬能隙半導體基板K加熱至200℃以上,之後,將供給至處理腔室內之蝕刻氣體及保護膜形成氣體電漿化並且對基台供給偏壓電位,而並行進行利用電漿化之蝕刻氣體之寬能隙半導體基板K之蝕刻與利用電漿化之保護膜形成氣體之保護膜之形成,一面藉由保護膜而保護一面進行碳化矽基板K之蝕刻,從而於碳化矽基板K形成錐形之凹部。

Description

電漿蝕刻方法
本發明係關於一種於寬能隙半導體基板形成上部開口寬度較寬且底部開口寬度較窄之錐形之蝕刻構造之電漿蝕刻方法,特別係關於一種控制錐角度而形成錐形之蝕刻構造之電漿蝕刻方法。
近年來,作為半導體元件之材料,寬能隙半導體基板受到關注。該寬能隙半導體基板與先前以來廣泛使用之矽(Si)基板或砷化鎵(GaAs)基板等相比,具有結晶之晶格常數較小且帶隙較大之特徵,且具有優異之物性,因而期待向矽基板或砷化鎵基板無法覆蓋之領域等之應用。寬能隙半導體基板係包含通常含有屬於週期表第2週期之碳(C)或氮(N)、氧(O)等元素之化合物,例如可列舉碳化矽(SiC)或氧化鋅(ZnO),或者,氮化鎵(GaN)、氮化鋁(AlN)、氮化硼(BN)、磷化硼(BP)等所謂Ⅲ-V族化合物等。
然而,如上所述,用作寬能隙半導體基板之碳化矽等具有以下缺點:與矽等相比結晶之晶格常數較小,即各原子間牢固地鍵結,故難以切斷原子間之鍵,且與矽基板等相比難以進行蝕刻加工。因此,本案申請人等提出有日本專利特開2011-096700號公報中揭示之電漿蝕刻方法作為對此種寬能隙半導體基板進行電漿蝕刻之方法。
該電漿蝕刻方法係將於作為寬能隙半導體基板之一種之碳化矽基板之表面形成二氧化矽(SiO2)膜作為遮罩之基板作為蝕刻對象,將He氣體等惰性氣體供給至處理腔室內進行電漿化而生成來自惰性氣體之離子等,並且對載置有碳化矽基板之基台供給偏壓電位,使所生成之離子入射至碳化矽基板,藉此將該碳化矽基 板加熱至200℃~400℃之溫度範圍內之特定蝕刻處理溫度。其次,將六氟化硫(SF6)等蝕刻氣體供給至處理腔室內進行電漿化而生成離子或反應種等,並且對基台供給偏壓電位,於將碳化矽基板之溫度維持於上述蝕刻處理溫度之狀態下,藉由利用所生成之離子之濺鍍或與自由基等反應種之化學反應而對該碳化矽基板進行蝕刻。
根據該電漿蝕刻方法,可藉由將載置於基台之碳化矽基板加熱至特定蝕刻處理溫度,而供給將構成碳化矽基板之矽(Si)或碳(C)間之鍵切斷所需之能量之一部分,從而容易切斷原子間之鍵,故容易進行蝕刻加工,換言之,蝕刻速度較快。又,亦可實現高精度之蝕刻加工。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2011-096700號公報
然而,於由寬能隙半導體基板製造半導體元件時,對基板表面實施蝕刻處理而形成槽或孔等(以下,稱為「凹部」),並於該凹部填充金屬而形成電路,但此時,若未於凹部較密地填充金屬,則於電路產生缺陷,從而產生導通不良等問題。因此,凹部之形狀較佳為容易較密地填充金屬之形狀、例如開口寬度較寬且底部寬度較窄之錐形狀。
然而,於藉由上述先前之電漿蝕刻方法而對寬能隙半導體基板實施蝕刻處理之情形時,形成於寬能隙半導體基板之凹部並非錐形狀,而為側壁上部呈圓弧狀凹陷之彎弓形狀。可認為如此般地凹部成為彎弓形狀係由以下原因所引起者。
於藉由上述先前之電漿蝕刻方法而對碳化矽基板實施蝕刻處理之情形時,如上所述,因容易切斷各原子間之鍵,故容易進行利用與自由基等反應種之化學反應之各向同性蝕刻,且可認為形成於碳化矽基板之凹部之形狀成為上述所謂之彎弓形狀。
於如此般地凹部為彎弓形狀之情形時,例如於半導體元件之製造步驟中,於將金屬填充至凹部時,未較密地填充金屬,而產生如上述般之問題。又,此外,於藉由CVD(Chemical Vapor Deposition,化學氣相沈積)法而對基板實施成膜處理時,亦產生難以於彎弓形狀之凹部形成薄膜之問題等。
進而,近年來,隨著半導體元件之微細化,要求進行錐角度之控制等更縝密地控制蝕刻形狀。又,於實現功率裝置製造步驟中之金屬之埋入之容易化之方面,控制錐角度亦較為重要。
因此,本案發明者等人對於可形成錐形之凹部且可控制該凹部之錐角度之電漿蝕刻方法反覆進行銳意研究之結果,認識到:可藉由使用將蝕刻氣體與保護膜形成氣體以特定比例混合而成之氣體對寬能隙半導體基板實施蝕刻處理,而控制錐角度並且形成良好之錐形之凹部。
本發明係本案發明者等人經過反覆銳意研究之結果而完成者,其目的在於提供一種可於寬能隙半導體基板形成錐形凹部並且可控制所形成之錐形凹部之錐角度之電漿蝕刻方法。
用以達成上述目的之本發明係一種電漿蝕刻方法,其係使用電漿化之蝕刻氣體對載置於配置於處理腔室內之基台上之寬能隙半導體基板進行蝕刻,而於該寬能隙半導體基板形成錐形之蝕刻構造者;且進行以下步驟:於上述寬能隙半導體基板之表面形成具有開口部之遮罩; 將上述寬能隙半導體基板載置於上述處理腔室內之基台上,並將該寬能隙半導體基板加熱至200℃以上;將上述蝕刻氣體及保護膜形成氣體供給至上述處理腔室內,並將該蝕刻氣體及保護膜形成氣體電漿化;對載置有上述寬能隙半導體基板之基台施加偏壓電位,而蝕刻上述寬能隙半導體基板;且其特徵在於:藉由調整上述保護膜形成氣體之供給流量,而控制所形成之蝕刻構造之錐形狀態。
根據本發明,首先,於對寬能隙半導體基板進行電漿蝕刻時,於寬能隙半導體基板之表面形成具有開口部之遮罩。
其次,將於表面形成有遮罩之寬能隙半導體基板載置於上述基台上並加熱至200℃以上。再者,為高精度地形成蝕刻構造,而寬能隙半導體基板之加熱溫度較佳為200℃~1000℃。
其後,將上述蝕刻氣體供給至處理腔室內,並且將保護膜形成氣體於調整其供給流量後供給至處理腔室內,並將該蝕刻氣體及保護膜形成氣體電漿化。之後,對載置有寬能隙半導體基板之基台施加偏壓電位,一面藉由電漿化之保護膜形成氣體而於寬能隙半導體上形成保護膜,一面藉由電漿化之蝕刻氣體而蝕刻寬能隙半導體基板。
如此般,於本發明之電漿蝕刻方法中,對於寬能隙半導體基板並行進行蝕刻與保護膜之形成,並且調整保護膜形成氣體之供給流量。藉由以如此之方式,而可於碳化矽基板形成側壁整體為直線性之錐形之凹部,且可形成錐角度不同之錐形凹部。
可認為:藉由取得利用電漿化之保護膜形成氣體之向凹部側壁形成保護膜與利用電漿化之蝕刻氣體之各向同性蝕刻之平衡,改善遮罩正下部或其附近(側壁上部)之形狀,而使凹部側壁成 為直線性且凹部成為錐形狀。以下,一面參照圖1及圖2一面對此進行具體說明。再者,圖1及圖2中之符號K、符號M及符號H係分別表示寬能隙半導體基板、遮罩及保護膜。
圖1係表示於相對於蝕刻氣體之供給流量之保護膜形成氣體之供給流量適當,且取得上述保護膜H之形成與各向同性蝕刻之平衡之狀態下之凹部之形成過程之圖。此處,因保護膜H係藉由因蝕刻而自寬能隙半導體基板K解離之反應種與來自所供給之保護膜形成氣體之反應種發生化學反應而生成,故於被蝕刻之部位之附近進行保護膜H之形成。因此,隨著進行蝕刻處理,凹部之側壁上部(遮罩正下部或其附近)與藉由利用離子之濺鍍而進行蝕刻之部位(凹部之底部)之距離變遠,因而難以供給自寬能隙半導體基板K解離之反應種,且難以進行保護膜H之形成。又,所形成之保護膜H亦藉由與自由基等反應種之化學反應而逐漸被蝕刻。因此,如圖1(a)所示,凹部之側壁上部之保護膜H幾乎消失,或者雖形成有該膜但膜厚較薄。另一方面,於側壁上部以外之部位,形成有保護膜H。因此,側壁上部以外之部位一面藉由保護膜H而保護一面進行蝕刻,藉此成為錐形狀,並且側壁上部藉由與藉由將蝕刻氣體電漿化而生成之反應種之化學反應而選擇性地各向同性蝕刻圖1(a)中之A部位(幾乎未形成保護膜H、或者雖形成有但膜厚較薄之部位),從而改善側壁上部之呈圓弧狀凹陷之形狀,如圖1(b)所示,可認為形成側壁整體為直線性之錐形凹部。又,可認為:藉由一面取得保護膜H之形成與蝕刻之平衡一面調整保護膜形成氣體之流量,而保護膜H之形成情況產生變化,故上述A部位之蝕刻速度產生若干變化,從而形成錐角度不同之錐形凹部。
另一方面,圖2係表示於相對於蝕刻氣體之供給流量之保護 膜形成氣體之供給流量過多,未取得保護膜H之形成與各向同性蝕刻之平衡,且易於形成保護膜H之狀態下之凹部之形成過程。於該情形時,如圖2(a)所示,即便進行蝕刻處理,不僅於側壁上部以外之部位,亦於側壁上部易於形成保護膜H,且與取得上述平衡之狀態相比,因側壁上部之大部分由保護膜H覆蓋,故圖2(a)中之B部位(幾乎未形成保護膜H、或者雖形成有該膜但膜厚較薄之部分)少於圖1(a)中之A部位,且難以進行側壁上部之各向同性蝕刻,未改善該側壁上部之形狀,如圖2(b)所示,可認為形成側壁為非直線性之凹部。
再者,本申請案中所謂之「錐形狀」係指凹部中之開口寬度寬於底部寬度且側壁整體為直線者,又,將水平面與凹部之側壁面所成之角度稱為θ,並將其定義為「錐角度」。
作為上述寬能隙半導體基板,可列舉碳化矽基板作為一例,但並不限定於此,例如亦可為氧化鋅、或氮化鎵、氮化鋁、氮化硼、磷化硼等所謂III-V族化合物等。
又,上述蝕刻氣體於寬能隙半導體基板為碳化矽之情形時較佳為氟系氣體,上述保護膜形成氣體較佳為氧系氣體。再者,作為氟系氣體,可列舉SF6氣體或CF4(四氟化碳)氣體等,作為氧系氣體,可列舉O2(氧)氣體或N2O(氧化亞氮)氣體等。
又,於使用SF6氣體作為蝕刻氣體且使用O2氣體作為保護膜形成氣體之情形時,較佳為將SF6氣體以100~1000 sccm之流量供給至處理腔室內,並且將O2氣體以相對於SF6氣體之流量而為50~100%之流量供給至處理腔室內。附帶而言,根據本案發明者等人之實驗結果,於使用SF6氣體作為蝕刻氣體並將該SF6氣體以200 sccm之流量供給至處理腔室內,並且使用O2氣體作為保護膜形成氣體且將該O2氣體以80~220 sccm內之流量供給至處理腔室 內之情形時,可根據O2氣體之流量,形成具有70~75°內之所需之錐角度之錐形凹部。又,於該情形時,加熱碳化矽基板並使其溫度為200℃以上,故以3~4 μm/min左右之相對較快之蝕刻速度進行凹部之形成。
進而,遮罩之構成成分較佳為鎳、或二氧化矽。於該情形時,因遮罩之蝕刻得到抑制且難以縮減遮罩寬度,故可形成具有如遮罩寬度之底部寬度之凹部。又,根據本案發明者等人,於使用SF6氣體作為蝕刻氣體,使用O2氣體作為保護膜形成氣體,於高溫下對碳化矽基板進行蝕刻處理之情形時,相較於以利用離子之濺鍍為主體之蝕刻,以與反應種之化學反應為主體之蝕刻更容易發生,且因以利用離子之濺鍍為主體之蝕刻之程度較少,且鎳難以被蝕刻,故相對於Ni遮罩之碳化矽基板之蝕刻選擇比表現出200~1000之較高之值。
再者,本發明之電漿蝕刻方法較佳為於形成底部寬度為10~500 μm、深度為10~200 μm之凹部之情形時使用。
如以上般,根據本發明之電漿蝕刻方法,可防止形成於寬能隙半導體基板之凹部之形狀成為彎弓形狀並且可使其形狀成為錐形狀,進而可形成控制錐角度之凹部。
以下,基於隨附圖式對本發明之具體之實施形態進行說明。再者,於本實施形態中,舉出藉由蝕刻裝置1而對作為寬能隙半導體基板之一種之碳化矽基板K進行電漿蝕刻之情形作為一例而進行說明。又,將該碳化矽基板K設為例如具有4H-SiC之結晶結構者。
首先,一面參照圖3一面對於上述蝕刻裝置1進行說明。該 蝕刻裝置1包括:處理腔室11,其具有封閉空間;基台15,其升降自如地配設於處理腔室11內且載置上述碳化矽基板K;升降氣缸18,其使該基台15升降;氣體供給裝置20,其將蝕刻氣體、保護膜形成氣體及惰性氣體供給至處理腔室11內;電漿生成裝置25,其將供給至處理腔室11內之蝕刻氣體、保護膜形成氣體及惰性氣體電漿化;高頻電源30,其對基台15供給高頻電力;以及排氣裝置35,其減少處理腔室11內之壓力。
上述處理腔室11包含具有相互連通之內部空間之上腔室12及下腔室13,且上腔室12形成為較下腔室13小。又,上述基台15包含載置碳化矽基板K之上構件16、及連接有升降氣缸18之下構件17,且配置於下腔室13內。
上述氣體供給裝置20包括:蝕刻氣體供給部21,其供給例如SF6氣體等作為蝕刻氣體;保護膜形成氣體供給部22,其供給例如O2氣體等作為保護膜形成氣體;惰性氣體供給部23,其供給例如He氣體等作為惰性氣體;以及供給管24,其一端連接於上腔室12之上表面,另一端分支而分別連接於上述蝕刻氣體供給部21、保護膜形成氣體供給部22及惰性氣體供給部23;且將蝕刻氣體、保護膜形成氣體及惰性氣體分別自蝕刻氣體供給部21、保護膜形成氣體供給部22及惰性氣體供給部23經由供給管24而供給至處理腔室11內。
上述電漿生成裝置25係生成所謂電感耦合電漿(ICP,Inductive Coupling Plasma)之裝置,且包含上下並排設置於上腔室12之外周部之呈複數個環狀之線圈26、及對該各線圈26供給高頻電力之高頻電源27,且藉由利用高頻電源27對線圈26供給高頻電力而將供給至上腔室12內之蝕刻氣體及惰性氣體電漿化。又,上述高頻電源30藉由對上述基台15供給高頻電力而對基台 15與電漿之間供給偏壓電位,從而使藉由蝕刻氣體、保護膜形成氣體及惰性氣體之電漿化而生成之離子入射至載置於基台15上之碳化矽基板K。
上述排氣裝置35包含:真空泵36,其排出氣體;及排氣管37,其一端連接於上述真空泵36,另一端連接於下腔室13之側面;且真空泵36經由該排氣管37而排出上述處理腔室11內之氣體,從而將處理腔室11內部維持於特定壓力。
其次,說明使用如以上般構成之蝕刻裝置1對碳化矽基板K進行電漿蝕刻之方法。
首先,於對碳化矽基板K進行電漿蝕刻時,對碳化矽基板K實施遮罩形成處理。
於藉由該遮罩形成處理而於碳化矽基板K之表面,例如使用蒸鍍法等形成遮罩M後,於該遮罩M形成具有開口部之特定遮罩圖案。再者,於本實施形態中,雖將遮罩M設為包含鎳者,但並不限定於此,只要包含例如二氧化矽般難以蝕刻之成分即可。
其次,對於形成有遮罩M之碳化矽基板K進行電漿蝕刻處理。
首先,將碳化矽基板K搬入至蝕刻裝置1內並載置於基台15上,並將該碳化矽基板K之溫度加熱至200℃~1000℃之溫度範圍內之特定蝕刻溫度。具體而言,將惰性氣體自惰性氣體供給部23供給至處理腔室11內,並且藉由高頻電源27、30而對線圈26及基台15施加高頻電力。藉此,供給至處理腔室11內之惰性氣體被電漿化,藉由該電漿化而生成之離子藉由因對基台15施加高頻電力而產生之偏壓電位而入射並碰撞於載置於基台15上之碳化矽基板K。然後,碳化矽基板K吸收碰撞之離子之能量而溫度上升,具大致以蝕刻處理溫度達到平衡狀態。再者,處理腔室11內之壓力係藉由排氣裝置35而維持於特定壓力。
其次,若碳化矽基板K之溫度以蝕刻處理溫度達到平衡狀態,則對該碳化矽基板K進行蝕刻。具體而言,將蝕刻氣體自蝕刻氣體供給部21供給至處理腔室11內,並且將保護膜形成氣體自保護膜形成氣體供給部22供給至處理腔室11內,藉由高頻電源27、30而對線圈26及基台15施加高頻電力。藉此,供給至處理腔室11內之蝕刻氣體及保護膜形成氣體被電漿化。然後,藉由因蝕刻氣體之電漿化而生成之離子或反應種而蝕刻碳化矽基板K,並且藉由保護膜形成氣體之電漿化而生成之離子或反應種與碳化矽基板K中之矽原子發生化學反應而於碳化矽基板K之表面形成保護膜。以如此之方式,並行進行碳化矽基板K之蝕刻與保護膜之形成,且一面藉由保護膜而保護一面進行碳化矽基板K之蝕刻,從而於碳化矽基板K形成錐形之凹部。再者,處理腔室11內之壓力係藉由排氣裝置35而維持於特定壓力。
附帶而言,應用本例之電漿蝕刻方法,將作為蝕刻氣體之SF6氣體以200 sccm、將作為保護膜形成氣體之O2氣體以80~220 sccm內之特定流量供給至處理腔室內,且於線圈施加電力2000 W、偏壓電力300 W、處理腔室內壓力10 Pa之條件下,蝕刻形成有Ni遮罩M之碳化矽基板K,其結果,如圖4(a)及(b)所示,形成側壁整體為直線性之錐形之凹部。具體而言,圖4(a)係表示於將O2氣體以100 sccm之流量供給至處理腔室內之情形時(實施例1)形成於碳化矽基板K之凹部之形狀之圖,圖4(b)係表示於以177 sccm之流量供給O2氣體之情形時(實施例2)所形成之凹部之形狀之圖。於實施例1中,形成錐角度θ1為70.8°、底部寬度為215.8 μm、深度為62 μm之錐形凹部,於實施例2中,形成錐角度θ2為73.4°、底部寬度為215.8、深度為73.9 μm之錐形凹部。
此處,若將實施例1與實施例2之錐角度θ進行比較,則O2氣體之流量較多之實施例2之錐角度θ較大,且表現出藉由使O2氣體之流量增加而錐角度θ變大之傾向。再者,根據本案發明者等人,可藉由調整O2氣體之流量而將錐角度控制於70~75°之間。
又,所形成之凹部之尺寸並不限定於上述各實施例中形成之凹部之尺寸,可形成底部寬度為10~500 μm、深度為10~200 μm之凹部。
又,於上述實施例中,相對於Ni遮罩M之碳化矽基板K之蝕刻選擇比表現出200~1000之較高之值。可認為此係因以高溫化使用SF6氣體及O2氣體,從而不為以利用離子之濺鍍為主體之蝕刻,而為以與自由基等反應種之化學反應為主體之蝕刻,且因以濺鍍為主體之蝕刻之程度較少,故不發生以化學反應為主體之蝕刻之Ni遮罩M難以被蝕刻,相對於此,發生以化學反應為主體之蝕刻之碳化矽基板K容易被蝕刻,且選擇比變高。又,因難以蝕刻Ni遮罩M,故即便發揮作為遮罩之作用所需之Ni遮罩M之成膜量較少亦可解決。又,因濺鍍主體之蝕刻之程度較少,故相對於Ni以外之材料之選擇比亦較高,例如可使用較Ni成膜及蝕刻後之去除容易之SiO2作為遮罩。進而,因難以蝕刻Ni遮罩,且難以縮減遮罩寬度,故可形成具有如遮罩寬度之底部寬度之凹部。
可認為如此般地使凹部成為錐形狀係由以下原因所引起者。於上例中,於取得利用電漿化之O2氣體向凹部側壁形成保護膜與利用電漿化之SF6氣體之各向同性蝕刻之平衡之狀態下,形成凹部,且於凹部之側壁上部幾乎未形成保護膜、或者雖形成有該膜但膜厚較薄。因此,於側壁上部及其以外之部位,前者更易於被選擇性地各向同性蝕刻,側壁上部之形狀得到改善,凹部側壁成 為直線性,並且側壁上部以外之部位一面藉由保護膜而保護一面被蝕刻,而成為錐形,凹部成為側壁整體為直線性之錐形狀。
又,表現出O2氣體之供給流量較多,錐角度θ較大之傾向,可認為其係由以下原因所引起者。因O2氣體之供給流量較多較容易進行保護膜之形成,且易較容易進行向側壁上部形成保護膜,故難以進行側壁上部之各向同性蝕刻。因此,可形成側壁上部之蝕刻速度產生若干變化,且錐角度不同之錐形凹部。
再者,於圖4(a)及(b)中,未觀察到於蝕刻處理前與蝕刻處理後遮罩寬度產生較大變化,且凹部之底部寬度如遮罩寬度般被蝕刻。
另一方面,以200 sccm之流量供給作為蝕刻氣體之SF6氣體,將作為保護膜形成氣體之O2氣體以80~220 sccm外之特定流量供給至處理腔室內,且於線圈施加電力2000 W、偏壓電力300 W、處理腔室內壓力10 Pa之條件下蝕刻碳化矽基板K,其結果,如圖5(a)及(b)所示,未形成側壁為直線性之錐形之凹部。具體而言,圖5(a)係表示於以20 sccm之流量供給至處理腔室內之情形時形成於碳化矽基板K之凹部之形狀,如由圖5(a)所看到般,遮罩正下部或其附近成為凹陷之彎弓形狀。又,圖5(b)係表示於將SF6氣體以200 sccm、將O2氣體以400 sccm之流量供給至處理腔室內之情形時所形成之凹部之形狀,根據圖5(b),形成側壁帶有弧度之凹部。
於將O2氣體之供給流量設為20 sccm之情形時,作為於碳化矽基板K形成彎弓形狀之凹部之原因,可認為:由於O2氣體之供給流量過少,且難以對於側壁整體進行保護膜之形成,故無法對遮罩正下部或作為其附近之側壁上部進行選擇性地各向同性蝕刻,而整體地各向同性蝕刻側壁。
又,於將O2氣體之供給流量設為400 sccm之情形時,作為形成側壁帶有弧度之凹部之原因,可認為:由於O2氣體之供給流量過多,且側壁上部之大部分由保護膜覆蓋,故難以進行各向同性蝕刻,且僅各向同性蝕刻側壁上部之一部分,因而形狀未得到改善。
如以上般,本發明之電漿蝕刻方法可藉由供給蝕刻氣體及保護膜形成氣體並調整保護膜形成氣體之供給流量而於碳化矽基板形成側壁整體為直線性之錐形之凹部。又,亦能夠控制錐形凹部之錐角度。
以上,雖對於本發明之一實施形態進行了說明,但本發明可採用之具體之態樣絲毫不限定於此。
於上例中,電漿產生裝置25之線圈26上下並排設置於上腔室12之外周部,但並不限定於此,例如亦可設為配設於上腔室12之外部(例如上腔室12之頂板上方)之構成之電感耦合電漿(ICP)產生裝置。
1‧‧‧蝕刻裝置
11‧‧‧處理腔室
12‧‧‧上腔室
13‧‧‧下腔室
15‧‧‧基台
16‧‧‧上構件
17‧‧‧下構件
18‧‧‧升降氣缸
20‧‧‧氣體供給裝置
21‧‧‧蝕刻氣體供給部
22‧‧‧保護膜形成氣體
23‧‧‧惰性氣體供給部
24‧‧‧供給管
25‧‧‧電漿生成裝置
26‧‧‧線圈
27‧‧‧高頻電源
30‧‧‧高頻電源
35‧‧‧排氣裝置
36‧‧‧真空泵
37‧‧‧排氣管
K‧‧‧碳化矽基板(寬能隙半導體基板)
M‧‧‧Ni遮罩(遮罩)
H‧‧‧保護膜
θ‧‧‧錐角度
圖1係用以說明於寬能隙半導體基板形成錐形凹部之過程之寬能隙半導體基板之剖面圖。
圖2係用以說明於寬能隙半導體基板形成不為錐形之凹部之過程之寬能隙半導體基板之剖面圖。
圖3係表示用以實施本發明之一實施形態之電漿蝕刻方法之蝕刻裝置之概略構成之剖面圖。
圖4係用以說明O2氣體之供給流量與形成於碳化矽基板之凹部之形狀及錐角度之關係之碳化矽基板之剖面圖。
圖5係用以說明O2氣體之供給流量與形成於碳化矽基板之凹部之形狀之關係之碳化矽基板之剖面圖。

Claims (6)

  1. 一種電漿蝕刻方法,其係使用電漿化之蝕刻氣體對載置於配置於處理腔室內之基台上之寬能隙半導體基板進行蝕刻,而於該寬能隙半導體基板形成錐形之蝕刻構造者;且進行以下步驟:於上述寬能隙半導體基板之表面形成具有開口部之遮罩;將上述寬能隙半導體基板載置於上述處理腔室內之基台上,並將該寬能隙半導體基板加熱至200℃以上;將上述蝕刻氣體及保護膜形成氣體供給至上述處理腔室內,並將該蝕刻氣體及保護膜形成氣體電漿化;對載置有上述寬能隙半導體基板之基台施加偏壓電位,而蝕刻上述寬能隙半導體基板;且其特徵在於:藉由調整上述保護膜形成氣體之供給流量,而控制所形成之蝕刻構造之錐形狀態。
  2. 如申請專利範圍第1項所述之電漿蝕刻方法,其中上述遮罩包含鎳、或二氧化矽。
  3. 如申請專利範圍第1項所述之電漿蝕刻方法,其中上述寬能隙半導體基板為包含碳化矽之基板。
  4. 如申請專利範圍第3項所述之電漿蝕刻方法,其中上述遮罩包含鎳、或二氧化矽。
  5. 如申請專利範圍第1至4項中任一項所述之電漿蝕刻方法,其中上述蝕刻氣體為氟系氣體,且上述保護膜形成氣體為氧系氣體。
  6. 如申請專利範圍第1至4項中任一項所述之電漿蝕刻方法,其中上述蝕刻氣體為六氟化硫氣體,且上述保護膜形成氣體 為氧氣,且將上述六氟化硫氣體以100~1000 sccm之流量供給至處理腔室內,並且將上述氧氣以相對於六氟化硫氣體之流量而為50~100%之流量供給至處理腔室內。
TW101130461A 2011-09-22 2012-08-22 電漿蝕刻方法 TW201316404A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011207114A JP5877982B2 (ja) 2011-09-22 2011-09-22 プラズマエッチング方法

Publications (1)

Publication Number Publication Date
TW201316404A true TW201316404A (zh) 2013-04-16

Family

ID=47914276

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101130461A TW201316404A (zh) 2011-09-22 2012-08-22 電漿蝕刻方法

Country Status (3)

Country Link
JP (1) JP5877982B2 (zh)
TW (1) TW201316404A (zh)
WO (1) WO2013042497A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5889368B2 (ja) * 2013-09-05 2016-03-22 Sppテクノロジーズ株式会社 プラズマエッチング方法
JP5967488B2 (ja) * 2013-11-18 2016-08-10 パナソニックIpマネジメント株式会社 SiC基板のエッチング方法
WO2015151153A1 (ja) 2014-03-31 2015-10-08 Sppテクノロジーズ株式会社 プラズマ処理装置及びプラズマ処理方法
JP6279498B2 (ja) * 2015-02-03 2018-02-14 Sppテクノロジーズ株式会社 プラズマ処理装置及びプラズマ処理方法
JP6561804B2 (ja) * 2015-12-03 2019-08-21 三菱電機株式会社 半導体装置の製造方法
JP7022651B2 (ja) * 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP7231683B1 (ja) * 2021-08-30 2023-03-01 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196624A (ja) * 1989-12-26 1991-08-28 Sony Corp ドライエッチング方法
JPH04261017A (ja) * 1991-02-14 1992-09-17 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板の製造方法
JP2002203841A (ja) * 2001-01-05 2002-07-19 Matsushita Electric Ind Co Ltd 薄膜の加工方法と薄膜トランジスタの製造方法および高密度プラズマエッチング装置
JP5037766B2 (ja) * 2001-09-10 2012-10-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2004112119A1 (ja) * 2003-06-13 2004-12-23 Sumitomo Precision Products Co., Ltd. シリコンエッチング方法及び装置並びにエッチングシリコン体
JP4672318B2 (ja) * 2004-09-22 2011-04-20 東京エレクトロン株式会社 エッチング方法
EP1786027A3 (en) * 2005-11-14 2009-03-04 Schott AG Plasma etching of tapered structures
JP5061506B2 (ja) * 2006-06-05 2012-10-31 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2008135534A (ja) * 2006-11-28 2008-06-12 Toyota Motor Corp 有底の溝を有する半導体基板の製造方法
JP2008205436A (ja) * 2007-01-26 2008-09-04 Toshiba Corp 微細構造体の製造方法
JP5154260B2 (ja) * 2008-02-26 2013-02-27 パナソニック株式会社 ドライエッチング方法及びドライエッチング装置
JP5179455B2 (ja) * 2009-10-27 2013-04-10 Sppテクノロジーズ株式会社 プラズマエッチング方法
JP5187705B2 (ja) * 2011-01-07 2013-04-24 独立行政法人科学技術振興機構 異方性エッチング方法、三次元構造体、及び、デバイス

Also Published As

Publication number Publication date
JP2013069848A (ja) 2013-04-18
JP5877982B2 (ja) 2016-03-08
WO2013042497A1 (ja) 2013-03-28

Similar Documents

Publication Publication Date Title
TW201316404A (zh) 電漿蝕刻方法
US8859434B2 (en) Etching method
US9123542B2 (en) Plasma etching method
US10263071B2 (en) Method of manufacturing semiconductor device
KR101861709B1 (ko) 플라즈마 식각 방법
TW201530648A (zh) 乾式蝕刻方法
JP6220409B2 (ja) プラズマエッチング方法
JP6279933B2 (ja) 炭化珪素半導体素子の製造方法
CN105355550B (zh) Iii族氮化物低损伤刻蚀方法
JP7323476B2 (ja) 半導体装置の製造方法
US9613819B2 (en) Process chamber, method of preparing a process chamber, and method of operating a process chamber
TW202412104A (zh) SiC半導體之溝槽輪廓角控制