TW201314946A - 具多層導電性介入層之ｎ型氮化鎵層 - Google Patents

具多層導電性介入層之ｎ型氮化鎵層 Download PDF

Info

Publication number
TW201314946A
TW201314946A TW101120373A TW101120373A TW201314946A TW 201314946 A TW201314946 A TW 201314946A TW 101120373 A TW101120373 A TW 101120373A TW 101120373 A TW101120373 A TW 101120373A TW 201314946 A TW201314946 A TW 201314946A
Authority
TW
Taiwan
Prior art keywords
layer
type layer
led
gan
sublayer
Prior art date
Application number
TW101120373A
Other languages
English (en)
Other versions
TWI499079B (zh
Inventor
Zhen Chen
Yi Fu
Original Assignee
Bridgelux Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bridgelux Inc filed Critical Bridgelux Inc
Publication of TW201314946A publication Critical patent/TW201314946A/zh
Application granted granted Critical
Publication of TWI499079B publication Critical patent/TWI499079B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本發明揭示一種垂直GaN型藍光LED，其具有一n型層，該層包括多層導電性介入層。該n型層包括複數個週期。該n型層的每一週期包含一氮化鎵(GaN)子層及一薄導電性摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層。在一範例中，每一該氮化鎵子層的厚度大體上都超過100nm且小於1000nm，並且每一該摻雜矽的氮化鎵鋁介入子層的厚度小於25nm。該完整n型層的厚度至少2000nm。該摻雜矽的氮化鎵鋁介入子層提供壓縮拉力給該氮化鎵子層，藉此避免破裂。在形成該LED的該等磊晶層後，一導電載體以晶圓貼合至該結構，然後移除該矽基板，之後加入電極，並將該結構切割形成一完成的LED裝置。該等摻雜矽的氮化鎵鋁介入子層具有導電性，所以該完整n型層可保留成為該完成的LED裝置一部分。

Description

具多層導電性介入層之N型氮化鎵層
本發明一般係關於在矽基板上製造的氮化鎵(GaN)型藍光LED及其製造方法與結構。
發光二極體(Light Emitting Diode，LED)是一種可將電能轉換成光線的固態裝置。當供應一電壓通過相反摻雜的摻雜層時，光線從夾在該等摻雜層之間的半導體材料主動層發出。目前有許多不同的LED裝置結構係由不同材料製成，具有不同結構並且以不同方式執行。某些發出雷射光，某些產生非單色以及非同調光(non-coherent light)。某些適合特定應用。某些為高功率裝置，而其他則不是。某些發光的光線為紅外線輻射，某些發出許多顏色的可見光，另外其他則發出紫外光。某些製造成本昂貴，而其他則便宜。針對一般商業照明應用，常使用藍光LED結構。這種藍光LED具有與銦鎵氮有關的多重量子井(Multiple Quantum Well，MQW)主動層，可發出例如波長範圍440奈米到490奈米的非單色非同調光。接下來通常會提供一螢光粉塗層，吸收部分發出的藍光。該螢光粉接著放出螢光以發出其他波長的光線，如此該整體LED裝置所發出的光線具有一較廣的波長範圍。發出較廣波長範圍的該整體LED裝置通常稱為一「白光」LED。
雖然能夠取得氮化鎵基板晶圓，不過價格昂貴。因此，市面上藍光LEDs的磊晶層通常成長於其他種基板的晶圓 上，例如藍寶石基板。不過這些其他基板仍舊相當昂貴。個人電腦內常用的積體電路一般都製造在矽基板上。隨著運用於電腦工業的矽基板大量生產，矽基板與藍寶石基板比較起來相對便宜。而且，由於積體電路製造公司經常升級製造設備以便跟上積體電路製造技術的進步，因此二手的用以處理矽基板晶圓的半導體製程設備通常可低價購得。因此從成本的觀點來看，吾人想要在相對便宜的矽基板晶圓上製造氮化鎵(GaN)型LED，並且使用可取得的二手半導體製程設備來處理這種矽晶圓，不過在矽基板上成長高品質GaN磊晶層仍舊有許多問題。
在矽基板上成長高品質GaN磊晶層伴隨的許多問題，來自於矽的晶格常數與GaN的晶格常數有相當大的差異。當GaN磊晶成長於一矽基板上時，所成長的磊晶材料會展現出非所預期的高密度晶格缺陷。若GaN層成長到足夠厚，則該GaN層內的應力會導致該GaN材料的後續成長部分產生某種裂痕。再者，矽與GaN具有不同的熱膨脹係數。例如若包含設置在一矽基板上的GaN的結構之溫度提高，則該結構的矽材料部分之膨脹率會與GaN材料之膨脹率不同。這些不同的熱膨脹率會讓該LED裝置許多層之間的應力上升。此應力可能導致破裂以及其他問題。更進一步，因為GaN為化合物材料而矽(Si)為元素材料，所以在矽基板上難以成長GaN。從非極性轉變成極性結構，結合大量的晶格失配，產生缺陷。針對這些與其他因素，大部分市面上可購得的白光LED裝置之磊晶LED結構並不是成長於矽基板上。因此仍尋求在矽基板上製造藍光LED的改良式製 程處理以及結構。
製造在矽基板上成長的藍光LED通常也牽涉到晶圓貼合(wafer bonding)。在一個先前技術製程中，磊晶藍光LED結構成長於非GaN基板上，形成一裝置晶圓結構。在該磊晶LED結構上形成一層銀，當成一反射鏡。然後在該銀反射鏡上設置包含多週期鉑和鈦鎢的一阻障金屬層。每一週期內的鉑層為一60nm薄層。每一週期內的鈦/鎢層厚度都大約10nm厚，並且包含大約百分之九十的鎢。五個以上的這種週期被提供。一旦以此方式形成該裝置晶圓結構，則一載體晶圓結構被晶圓貼合至該裝置晶圓結構。然後移除該裝置晶圓結構的原始非GaN基板，將產生的晶圓貼合結構切割形成LED裝置。在此先前技術製程中，使用一貼合金屬層將該載體晶圓結構晶圓貼合至該裝置晶圓結構。此貼合金屬層包含一金/錫子層。當該金/錫子層在晶圓貼合期間熔化時，由於該多週期阻障金屬層的厚度以及一短的高溫循環被使用來熔化該貼合金屬，所以來自此金/錫子層的錫不會穿過該銀層。此先前技術製程已知運作良好。
在一第一創新態樣中，一白光LED組合包含一藍光LED裝置。該藍光LED裝置利用在一矽基板上磊晶成長一低阻抗層(Low Resistance Layer，LRL)來製造。在一個範例中，一緩衝層直接成長於該矽晶圓基板上，然後一無摻雜的氮化鎵樣板層(template layer)直接成長於該緩衝層上，接下來在該樣板層上直接成長該LRL。
在一個範例中，該LRL為一包含多個週期的超晶格結構，其中每一週期是薄的(厚度小於300nm)，並且包含一相對厚的氮化鎵子層(例如100nm厚)以及一相對薄的無摻雜的氮化鎵鋁子層(例如25nm厚)。該LRL的底部子層為一GaN的子層。該LRL的頂端子層也為一GaN的子層。該LRL內總共有四個無摻雜的氮化鎵鋁子層。
該藍光LED裝置包含夾在兩相反摻雜的摻雜層之間的一含銦發光主動層。這種在兩相反摻雜的摻雜層之間夾入一主動層的結構稱為一「PAN結構」。該PAN結構的n型層直接成長於該LRL的上表面上，如此該n型層直接設置在該LRL的一GaN子層上。該n型層可包含氮化鎵以及氮化鎵鋁的週期，但是該n型層的該氮化鎵子層的厚度大體上比該LRL的該氮化鎵子層的厚度還要厚。此外，該n型層的該氮化鎵鋁子層的厚度大體上比該LRL的該氮化鎵鋁子層的厚度還要薄。該n型層的該氮化鎵鋁子層摻雜矽，使具有超過1x1018 atoms/cm3的矽濃度，而該LRL層的該氮化鎵鋁子層則未摻雜，並且具有低於1x1018 atoms/cm3的矽濃度。
在後續製程中，該矽裝置晶圓結構的表面側被晶圓貼合至包含一導電載體的一載體晶圓結構。該導電載體可例如為一摻雜而能導電的單晶矽晶圓。此晶圓貼合之後，利用化學機械研磨及/或其他合適的方法，移除原始的矽晶圓基板。
在第一特定範例中，移除該原始矽晶圓基板、該緩衝層以及該樣板層，但是至少留下該LRL的一部分。在該移 除步驟之後，留下的該LRL層的裸露表面為一氮化鎵子層。加入電極，並且將該晶圓貼合結構切割成個別的藍光LED裝置。在每一個藍光LED裝置內，該PAN結構的該n型層直接接觸該LRL層的至少一部分。該LRL層在該LRL/n型層介面的一板阻抗低於該n型層在該LRL/n型層介面的一板阻抗。該n型層的該板阻抗超過每平方十五歐姆。
在這種藍光LED裝置內，該LRL具有兩種功能。一第一功能為在成長該n型氮化鎵層的製程中，該LRL的存在降低了該n型層內本應存在的晶格缺陷密度。該LRL的運作為阻止來自該下方樣板層內的錯位趨勢往上延伸至該n型層。一第二功能為電流擴散功能。形成該LRL如此一俗稱為二維氣體的高移動性電子存在於該LRL的超晶格層內。由於此二維電子氣體的，該LRL在該LRL/n型層介面的該板阻抗大體上低於該n型層的該板阻抗。該相對低電阻係數的LRL有利於該n型層一邊上的橫向電流的擴散。因此，LED運作期間通過該LRL/n型層介面平面的電流更統一，若該LRL不存在則否。
在一第二特定範例中，該原始矽晶圓基板、該緩衝層、該樣板層以及該LRL層皆被去除。該LRL被完全移除。加入電極，並且將該晶圓貼合結構切割成個別LED裝置。在每一個LED裝置內，該PAN結構的該n型層並不與該LRL層的任何一部分接觸，因為該LRL已被完全移除。在此第二特定範例中，該LRL提供降低該n型層內晶格缺陷密度的該第一功能。
在第二創新態樣中，一晶圓貼合製程包含利用熔化一 共熔金屬(eutectic metal)層，以晶圓貼合一載體晶圓結構至一裝置晶圓結構，藉此形成一晶圓貼合結構。在熔化之前，該裝置晶圓結構包含設置在一基板上的一磊晶LED結構，如此在一矽基板上成長該磊晶LED結構。該裝置晶圓結構進一步包括設置在該磊晶LED結構之上的一非反應性阻障金屬層。在一個範例中，該非反應性阻障金屬層為一厚度超過50nm的單一鈦層。在一個範例中，該共熔金屬層包含一第一金子層、一金/錫子層以及一第二金子層，其中該金/錫子層設置在該兩金子層之間。該共熔金屬層熔化時，該非反應性阻障金屬層避免來自該共熔層的錫擴散通過該非反應性阻障層。在一個特定範例中，該磊晶LED結構與該非反應性阻障金屬層之間設置一高反射銀層。此銀層提供一反射鏡功能，也當成一與該磊晶LED結構的電接點。該非反應性阻障金屬層避免來自該共熔接合金屬層的錫在該晶圓貼合製程期間進入此銀層。假如該錫被允許擴散進入該銀反射鏡，該銀反射鏡的反射係數會降低，則該銀接點的接觸電阻係數將提高。
在一第一優勢態樣中，熔化該共熔金屬層的一高溫循環包含將該載體晶圓結構加熱至超過280℃的溫度(例如310℃)，並且維持此溫度超過一分鐘。在一第二優勢態樣中，至少有一鉑層設置於該磊晶LED結構與該載體晶圓結構的載體之間，並且該磊晶LED結構與該載體之間所有鉑層的厚度總合小於200nm。在一第三優勢態樣中，該磊晶LED結構與該載體之間只有一鉑層。此鉑層提供一銀包覆功能，以避免銀的電遷徙。該鉑包覆層的厚度小於200nm。 晶圓貼合導致一晶圓貼合結構。晶圓貼合之後，移除該裝置晶圓結構的該矽基板、將電極加入該剩餘的晶圓貼合結構，然後將該晶圓貼合結構切割以形成藍光LED裝置。
鉑為一種相當昂貴的金屬，而鈦則便宜許多。前述先前技術當中說明的該先前技術晶圓貼合製程包含五個以上的鉑層，每一層的厚度可為100nm以上。先前技術製程當中使用500nm以上的鉑。藉由減少單一層鉑的用量到厚度小於200nm，本說明書所述的該創新的非反應性金屬貼合製程可降低在矽基板上製造藍光LED的成本。
在一第三創新態樣中，使用硫化鋅(ZnS)作為一轉換緩衝層(transitional buffer layer)，以在矽基板上磊晶成長一n型氮化鎵(GaN)層來製造一藍光LED裝置。在一個範例中，該ZnS緩衝層的厚度為50nm，並且該n型GaN層的厚度至少為2000nm。在該ZnS緩衝層上成長該n型GaN層可降低該n型GaN層內的晶格缺陷密度。首先，該ZnS緩衝層提供一與該矽基板匹配的良好晶格常數，以及用於後續GaN成長的化合物極性樣板(compound polar template)。第二，利用MOCVD可輕易製備ZnS，如此可在一個成長室內成長所有磊晶層。第三，該ZnS的熔點為1850℃，足夠高的熔點讓其在GaN沉積期間不會變成不穩定。最後，若利用一氮化鋁(AlN)層作為該緩衝層的一部分，則該ZnS層用來作為該AlN層與該矽基板之間的一擴散阻障。在該磊晶LED結構的該等磊晶層形成之後，一載體晶圓結構晶圓貼合至其中該載體晶圓結構包括一導電載體的該結構。然後，從該晶圓貼合結構移除該原始矽基板與該ZnS緩衝層。 之後加入電極，並且將該晶圓貼合結構切割形成完成的LED裝置。
在一第四創新態樣中，一垂直GaN型藍光LED裝置具有一n型層，其包括多個導電介入層。在一個範例中，該n型層包括複數個週期，並且該n型層的每一週期都包括一氮化鎵(GaN)子層以及一摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層。在一個範例中，每一GaN子層的厚度都為900nm，每一AlGaN：Si介入子層的厚度都小於25nm。因為AlGaN具有比GaN小的晶格常數，所以AlGaN：Si介入層提供一壓縮拉力(compressive strain)給該GaN子層以避免破裂。在每一介入層之後，該重疊於上方的GaN子層的品質在較低晶格缺陷密度(例如每立方公分1x107至1x109個缺陷)之下有所改善。此外，該等AlGaN：Si層具有導電性，並且具有大於1x1018 atoms原子/立方公分的矽濃度。在該磊晶LED結構的該等磊晶層形成之後，一載體晶圓結構晶圓貼合至其中該載體晶圓結構包括一導電載體的該裝置晶圓結構。然後移除該晶圓貼合結構的該原始矽基板。之後加入電極，並且將該晶圓貼合結構切割形成完成的LED裝置。因為該AlGaN：Si介入子層具有導電性(例如電阻係數=1x10-2．Ω．cm)，所以不需要將其自最終的LED裝置內移除。而是將該整個n型層留在該完成的藍光LED裝置內，並且具有至少兩千奈米的厚度，提供強化的電流擴散並且提供更多n-GaN材料來容納表面粗糙度。
底下的詳細說明當中進一步描述細節以及具體實施例和技術。本發明摘要並不用於定義本發明。本發明由該等 申請專利範圍所定義。
在此將詳細參考本發明的某些具體實施例，附圖內將說明其範例。在底下的描述以及申請專利範圍當中，一第一層稱為沉積在一第二層「之上」時，吾人了解到該第一層可直接位於該第二層上，或者一或多層介入層可存在於該第一和第二層之間。本說明書內使用例如「之上」、「之下」、「上方」、「下方」、「頂端」、「底部」、「往上」、「往下」、「垂直」以及「橫向」這些詞來描述所描述藍光LED裝置不同零件之間的相對方位，並且吾人了解，所描述的該整體藍光LED裝置可排列於立體空間內任何方向。
第一圖為一白光發光二極體(Light Emitting Diode，LED)組合50的剖面側視圖。第二圖為該白光LED組合50的俯視圖。該白光LED組合50包括四個垂直藍光LED裝置51-54。一垂直LED裝置有時也稱為一垂直接觸式LED裝置，來與橫向或橫向接觸式LED裝置區別。該四個垂直藍光LED裝置51-54都固定至一金屬核心印刷電路板(Printed Circuit Board，PCB)19。從俯視觀點來看，一維持環20圍繞該四個垂直藍光LED裝置51-54。該維持環20維持覆蓋該等藍光LED裝置51-54的螢光粉21的一總量。一第一金屬結構57的一部份透過一焊錫遮罩層58內的一第一開口裸露出來。該等藍光LED裝置51-54的陽極電極透過一些量的銀環氧樹脂18，表面固定至此第一開口內的該第一金屬結構57。該焊錫遮罩層58內的該第一開口也裸露出一第 二金屬結構59的一部份。該等藍光LED裝置51-54面向上之陰極電極打線接合(wirebonded)至該第二金屬結構59的該裸露出來的部分。一第一焊墊60由該焊錫遮罩層58內的其他開口所形成。一第二焊墊61仍舊由該焊錫遮罩層58內的其他開口所形成。如第三圖的剖面圖所例示，該第一及第二金屬結構57和59為設置在一介電層62上的一金屬層的一部分。該介電層62為一厚度35um至250um的環氧樹脂材料層，其中內含無機填充物，例如Al2O3。此介電層62將該第一金屬結構57及該第二金屬結構59與該金屬核心PCB 19的一鋁或銅基部分63隔離。
第三圖為該白光LED組合50的一簡化剖面側視圖。圖式中只有例示一個該垂直藍光LED裝置54。該垂直藍光LED裝置54包括許多層，某些例示於第三圖中：一第一金屬電極17、一低阻抗層(LRL)4的一部份、一n型氮化鎵層5、一主動層7、一p型氮化鎵層8、一些金屬包括一貼合金屬層13、一導電載體15以及一第二金屬電極16。參考編號64表示一打線(wire bond)，將該藍光LED裝置54的該第一金屬電極17耦合至該第二金屬結構59。該金屬電極17及該LRL 4導電並且用以與該n型層5電接觸。該P型層8底下的所有層(包括該等層13、15、16)都導電，並且用以與該P型層8電接觸。
第四圖為該垂直藍光LED裝置54的一俯視圖。該第一金屬電極17具有一柵格形狀。
第五圖為沿著第三圖A-A剖面線的該垂直藍光LED裝置54之更詳細剖面圖。在該導電載體15與該p型氮化鎵8 之間有多個層與結構，包括：一阻障金屬層14、該貼合金屬層13、一阻障金屬層12、一包覆金屬層11、一高反射層10以及一電流阻擋層9。該電流阻擋層9被圖案化成電流阻擋結構。該主動層7與該n型氮化鎵層5之間為一拉力釋放層(strain release layer)6。電流從該第二電極16流出時，通過該導電載體15、通過該等金屬層14、13、12、11和10、通過該p型氮化鎵層8、通過該主動層7、通過該拉力釋放層6、通過該n型氮化鎵層5、通過該低電阻係數層4以及至該第一電極17，然後從該主動層7發出非單色與非同調光。所發出光線的波長範圍從大約440nm至大約490nm。本說明書中所使用的「非單色」一詞代表具有一光譜線寬大致上比一典型雷射二極體所發出的光線的光譜線寬還要寬之光線。一LED的光譜線寬通常為20nm，至於一雷射二極體的光譜線寬通常小於4.0nm。
第六圖至第十八圖為揭示該藍光LED裝置54製造方法步驟的圖集。這些圖並未依照比例繪製，只是概念圖。
第六圖為顯示在一矽基板1上形成該等磊晶層的許多初始步驟結果之剖面圖。該矽基板1為量產CMOS積體電路製造當中常用的一單晶矽基板晶圓。一緩衝層2形成於該矽基板1上。在例示的範例中，形成此緩衝層2包含先在該矽基板1上形成厚度低於100nm的一硫化鋅層65(例如50nm)。然後在該ZnS層65上形成厚度200nm的一氮化鋁(AlN)層66。然後在該AlN層66上形成厚度250nm的一氮化鎵鋁(AlGaN)層67。雖然顯示的此特定緩衝層包含一硫化鋅層，但也可使用其他種緩衝層。例如可使用單一層AlN 的緩衝層。本說明書提供該ZnS層65，而第六圖內例示的該AlN層66和該AlGaN層67可為選擇性的。
該垂直LED裝置54的製造包含在該矽基板1之上磊晶成長一氮化鎵(GaN)層(例如該n型GaN層5)。GaN和Si的平面晶格常數分別為aGaN(0001)=3.189 以及aSi(111)=3.840 。因此，GaN與Si之間大體上有20.4%的平面晶格失配。此晶格失配結合GaN與Si的熱膨脹係數的大幅差異(例如56%)，使得要在矽基板上成長高品質、厚並且無裂痕的GaN是一項挑戰。一般而言，使用滿足同時發生同時發生的晶格條件(coincident lattice conditions)的一轉換緩衝層可減輕該晶格失配。例如，該AlN層66(aAlN=3.112 )常用來當成一緩衝層，提供壓縮給予一GaN磊晶層。不過，介面上Al和Si的內部擴散相當嚴重，導致非所想要的高摻雜程度。再者，AlN晶體品質不高，因為AlN與Si之間的晶格失配甚至高於GaN與Si之間的晶格失配。
為了克服這個缺點，使用該ZnS層65當作新的轉換緩衝層。首先，Wurzite ZnS化合物(aZnS=3.811 )具有0.3811的晶格常數，這介於GaN與Si的晶格常數之間，並且接近Si的晶格常數。如此，ZnS提供與Si良好的晶格常數匹配，並且也是類似GaN的一化合物材料。第二，利用金屬有機化學氣相沉積(MOCVD)可容易製得ZnS，如此可在一個成長室內成長所有該等磊晶層。MOCVD係一用於磊晶成長的化學氣相沉積方法，尤其是用以將來自有機化合物或金屬有機物表面反應與內含所需化學物質的金屬氫化物化合。在一個範例中，於350℃成長溫度以及100Torr成長壓力之 下，在MOSCVD室內藉由導入含乙烷鋅(DMZn)的硫化氫，在一矽基板上成長ZnS。第三，ZnS的熔點為1850℃，足夠高的熔點讓其在GaN沉積期間不會變成不穩定。最後，若一AlN層也用於當成該緩衝層的一部分，則該ZnS層也用來當成該緩衝層的AlN與該矽基板之間的擴散阻障物。
接下來在該緩衝層2上形成一樣板層(template layer)3。在例示的範例中，該樣板層3為厚度1000nm的一未摻雜的氮化鎵層。
此時並非在該樣板層3上直接成長該LED的該n型層，而是在該樣板層3上直接成長該低阻抗層(LRL)4。在例示的範例中，該LRL 4為一超晶格結構，這種結構讓一具高移動性電子的二維氣體形成在該等層中。該超晶格結構包括多個週期，其中每一週期的厚度都小於300nm。在一個特定範例中，每一週期都包括厚度100nm的一n型氮化鎵子層以及厚度25nm的一未摻雜的氮化鎵鋁子層。在第六圖例示的觀點中，一厚度100nm的n-GaN子層直接設置在該樣板層3上。而且，該LRL 4的最上面的子層為一厚度100nm的n-GaN子層。在例示的設置當中，總共有五個GaN子層以及四個AlGaN子層。該等n-GaN層摻雜矽至一濃度1x1018原子/立方公分。每一較薄的AlGaN子層都被拉至一或多較厚的GaN子層的晶格。
然後該n型GaN層5成長於該LRL 4上。不過要成長具有低晶格缺陷密度且厚的高品質GaN層，同時不會遭受該GaN層5內應力累積所造成的破裂與其他問題，這相當困難。例如，GaN與Si之間存在較大的熱膨脹係數差(例如 56%)。此熱失配(thermal mismatch)通常導致冷卻期間該GaN磊晶層5內的張緊應力(tensile stress)。當該GaN磊晶層5的厚度大於1000nm時，通常會發生破裂。雖然未完全了解應力隨著該GaN層5成長的厚度而累積的確切原因，不過根據經驗可知道，在該GaN層5內累積的應力導致破裂之前停止該GaN層5的成長，就可避免破裂。此時，在該GaN層5頂端上成長一薄介入層。此介入層可例如為一厚度5nm的AlN層。該薄介入子層形成之後，在該介入層上成長其他GaN子層。此第二GaN子層在該GaN子層不會有太多內部應力的情況下成長至盡可能的厚。此週期性會多次重複。在每一介入層之後，該重疊於其上方的GaN子層的品質在較低晶格缺陷密度之下有所改善。例如，一般Si上GaN具有高達每立方公分1x1010個缺陷的缺陷密度。品質改善的Si上GaN之缺陷密度在每立方公分1x107至1x109個缺陷的範圍內。
不過，使用AlN介入子層會導致一個問題。由於AlN具有寬能隙(例如6.2 eV)，所以係一絕緣材料，並因此建立垂直方向電流傳輸的阻障。若要製造垂直LED，則要移除從該矽基板至該頂端AlN介入子層的所有子層。因此，在該最終LED裝置內，這些層並不具有電流擴散功能。該頂端AlN子層之上的該GaN子層通常小於2000nm，這會導致LED裝置內電流擁擠問題。為了解決此問題，使用薄AlGaN：Si層當成一新的介入子層，而非使用AlN。首先，AlGaN：Si係一容許電子傳輸通過的n型材料，因為AlGaN具有比AlN小的能隙(例如根據Al濃度而有3.4eV至6.2eV 的能隙)，如此AlGaN內Si的活化能小於AlN內Si的活化能。結果，該AlGaN：Si介入子層具有導電性，因此在該最終LED裝置內不需要移除。一導電AlGaN：Si層的電阻係數範例為1 x 10-2．Ω．cm。第二，AlGaN具有比GaN小的晶格常數，因此提供壓縮拉力給該後續GaN子層，幫助避免破裂。
在第六圖的範例中，該n型GaN層5的每一該GaN子層厚度大約900nm，並且摻雜濃度5x1018原子/立方公分的矽。每一該AlGaN：Si介入子層的厚度都小於25nm(例如5nm)，具有1x1018原子/立方公分的矽摻雜濃度。這些AlGaN：Si介入子層相對地導電，並且該等n型GaN介入子層都導電，如此該整體n型GaN層5可在從該LRL/n型層介面朝向該主動層的方向有效導通電流。與該LRL 4直接接觸的該n型GaN層5之底部子層係一厚度900nm的GaN子層，如所例示。該n型氮化鎵層5的上方子層也係一900nm的GaN子層，如所例示。具有多個AlGaN：Si導電介入子層的該完整n型GaN層5大約5000nm厚，其中每一n-GaN子層大體上都比LRL 4的該等n-GaN子層還要厚。
該n型GaN層5與其下方該LRL 4之間具有一介面74。該n型GaN層5在此介面上具有一大於每平方15歐姆的板阻抗。該LRL 4也在此介面上具有一板阻抗，但是該LRL 4的板阻抗低於該n型GaN層5的板阻抗。在一個範例中，該LRL 4的板阻抗可用破壞性方式測量，利用磨掉一第一LED裝置的上方層，曝露出該介面74上該LRL 4的表面，然後探測該裸露出的LRL表面並且測量其板阻 抗。在類似方式中，該n型層5的板阻抗可用破壞性方式測量，利用磨掉一第二LED裝置的下方層，裸露出該介面74上該n型層5的表面，然後探測該裸露出的n型層表面並且測量其板阻抗。
接下來，在該n型GaN層5上形成一拉力釋放層(strain release layer)6。在一個範例中，該拉力釋放層6的厚度為120nm，並且包括三十個週期。每一週期包含一InxGa1-xN第一子層，其中0<x<0.12，以及一InyGa1-yN第二子層，其中0<y<0.12。
接下來，在該拉力釋放層6上形成該主動層7。該主動層7用於在該整體藍光LED裝置內發出藍光。在一個範例中，該主動層7為一具有十個週期的130nm厚多重量子井(MQW)結構。每一週期包括一3nm厚InGaN子層(15% In)，以及一10nm厚GaN子層。該主動層7發出具有波長範圍從大約440nm至大約490nm的非單色光。
接下來，在該主動層7上形成該p型GaN層8。在一個範例中，該p型GaN層的厚度為300nm，並且具有1x1020原子/立方公分的鎂摻雜濃度。在此範例中，形成該p型GaN層8的上方表面，如此該完整的LED裝置將發出非單色光，並且將包括雷射二極體所使用的無電流聚焦脊部結構(no current focusing ridge structures)。該n型層5、該p型層8以及之間包括該主動層7的所有層一起形成一磊晶LED結構80。
第七圖顯示該製造方法後續步驟對應的剖面圖。在該p型GaN層8的上方表面上形成一絕緣材料的一電流阻擋 層。在一個範例中，該電流阻擋層為一圖案化的200nm厚二氧化矽層。此二氧化矽層係沉積並且使用光微影技術圖案化，形成在某些地方比其他地方阻障更多電流的結構。例如，該電流阻擋層的大型結構66直接放置在稍後製造方法中將形成該第一電極17的位置下方。該大型結構66放在此位置，如此電流將不會通過直接位於該第一電極17底下的該主動層，因此將不會在該第一電極17底下直接產生光線。假如直接在該第一電極17底下的該主動區域內產生光線時，該金屬第一電極17將會阻擋大量光線從該LED裝置逃出。該受阻的光線會被該LED重新吸收，而不會逃出該LED成為可用光線。因此，浪費了用於產生受阻光線的電流。利用阻擋電流流過直接在該第一電極17底下的該部分主動層，此電流會流過其他地方的該主動層，在此所產生的光線有較好的機會逃脫該LED裝置成為有用的光線。利用阻擋該p型層8的上方表面區域中每一子區域之適當比例，並且利用適當改變通過從子區域到子區域到該通過p型層8的上方表面區域之比例，控制電流通過每一個別子區域的量，相較於電流通過整個LED裝置，可讓該LED裝置的光線輸出最大化。
第八圖顯示該製造方法後續步驟對應的剖面圖。在該電流阻擋層9之上沉積一高反射性層10。在一個範例中，該高反射性層10為一200nm厚的銀層，與該p型GaN層8形成歐姆接觸。此銀層並未覆蓋該整個LED裝置晶圓。此處所顯示的該高反射性層10覆蓋第八圖的整個結構，這是因為第八圖的剖面圖為只係沿著A-A線的該LED裝置一部 分之剖面圖。該高反射性層10提供當成一反射鏡來反射光線的一第一功能，以及提供與該p型層8電接觸的一第二功能。
第九圖顯示該製造方法後續步驟對應的剖面圖。一包覆層11覆蓋該銀層10。在例示的範例中，該包覆層11為一厚度100nm的鉑層。此鉑層阻擋銀的電遷徙。在一個優勢態樣中，此鉑層為該藍光LED裝置中唯一的鉑層。該藍光LED裝置中所有鉑層(只有一個鉑層)的厚度總合小於200nm。
在該包覆層11形成之後，在該包覆層11之上形成一厚度超過50nm的非反應性阻障金屬層12。在例示的範例中，該非反應性阻障金屬層12為一厚度200nm的鈦層。該鈦為一阻障物，用以阻障錫的擴散。該阻障層12阻擋錫從稍後要提供至該結構頂端的一貼合金屬層擴散進入該銀層10。某些其他有時被用來當成錫阻障物金屬，例如鉑、鈦/鎢、金以及鎳，實際上會與錫產生反應。在其他使用這種反應性金屬當成阻障物的貼合製程中，結合所提供的該反應金屬的厚度與有限的高溫貼合循環時間，讓錫的入侵量維持在可接受程度內。相較之下，該非反應性阻障金屬層12並非這種反應性金屬，並且在一個範例中為一厚度超過50nm的鈦層。
第十圖顯示該製造方法後續步驟對應的剖面圖。形成一500nm厚的金子層，覆蓋該非反應性阻障金屬層12的頂部。第十圖的參考編號13代表此金子層，也就是呈三明治結構的三層金屬子層Au/AuSn/Au當中的一個子層。
第十一圖顯示該製造方法後續步驟對應的剖面圖。覆蓋一黏著與阻障金屬層14於該導電載體5。在例示的範例中，該導電載體5為一單晶矽晶圓，並且該黏著與阻障金屬層14為一厚度200nm的鈦層。金一般與矽的貼合度並不好，但是鈦就不錯，因此提供該鈦層14貼合至該導電矽載體15，如此金的一後續子層(該貼合金屬層13的一部分)可輪流貼合至該鈦。除了此黏著功能以外，該鈦也當成阻障物，避免錫與金擴散進入該矽表面並且降低黏著性。在其他範例中，該黏著/阻障金屬層14也包括一放置在該鈦之上的鉑層。
然後在該黏著與阻障金屬層14上形成一厚度500nm的金子層，並且在該金子層14上形成一厚度3000nm的金/錫子層。該厚度3000nm的金/錫子層重量的百分之80係金以及百分之20係錫。這些金與金/錫子層為上面第九圖所提到的該呈三明治結構的三個金屬子層13當中的另兩個子層。
該導電載體15、該黏著與阻障金屬層14以及該金與金/錫子層13一起成為一載體晶圓結構68。該矽基板1和其上形成的該等層一起成為一裝置晶圓結構69。該載體晶圓結構68晶圓貼合至該裝置晶圓結構69的該被金覆蓋的上方表面。
第十二圖為顯示所使用熱壓縮晶圓貼合製程的溫度循環圖表。該載體晶圓結構68以大約每平方英吋五十磅的壓力壓抵該裝置晶圓結構69，並且將被壓在一起的該等晶圓加熱到至少280℃。在該特定範例中，該等晶圓會加熱至310℃。該等晶圓維持在此上升的溫度超過一分鐘的一週 期，以確定所有晶圓都有一致的熔化溫度。在該特定範例中，該上升的溫度維持五分鐘。該共熔(eutectic)金/錫子層熔化，如此將該載體晶圓結構68晶圓貼合至該裝置晶圓結構69。此晶圓貼合由第十一圖中的箭頭70所表示。在具有一百分之二十錫濃度時，該金/錫子層具有一大約282℃的熔點。不過一但該金/錫子層熔化，某些錫會從此子層擴散進入該金/錫子層任一側邊的該等金子層。因此，該金/錫子層內的錫濃度降低。一具有較低錫濃度的金/錫子層具有較高的熔點。在該金/錫合金內錫濃度每降低百分之一，則該金/錫合金的熔點就會提高大約30℃。據此，在進行該晶圓貼合製程之後，該金/錫子層內錫的濃度下降至低於百分之二十，因而之後的該整體晶圓貼合結構可將其溫度提高至282℃，而不會熔化該金/錫子層。
第十三圖顯示該製造方法的後續步驟對應的剖面圖。產生的晶圓貼合結構71依照箭頭72所示翻轉。
第十四圖顯示該製造方法的後續步驟對應的剖面圖。該矽基板1、該緩衝層2以及該樣板層3從該晶圓貼合結構71移除，如箭頭73所示。在本範例中，這些層都利用化學機械研磨(Chemical Mechanical Polishing，CMP)以及反應性離子蝕刻(reactive ion etching，RIE)技術移除，如此該LRL 4的該等GaN子層其中之一者存在，並且從該結構的頂端裸露出來。該整個n型GaN層5都留著，成為該晶圓貼合結構71的一部分。由於該n型GaN層5中的該等AlGaN：Si介入子層的導電性，該n型GaN層5會從該拉力釋放層電導通至該n型層介面，到達該n型GaN層，然後到達該n 型層/LRL介面。使用AlGaN：Si當成該等介入子層相對於使用AlN介入子層的優點為該等AlGaN：Si介入子層係導電的。在此並無第十三圖步驟中必須移除的其中有該非導電介入AlN子層的該n型GaN層，以便提供導電性通過該n型層。而是，該整個n型GaN層5都留在該完整的藍光LED裝置中。
第十五圖為該晶圓貼合結構71的俯視圖。除了如第十四圖所示移除該等層1、2和3以外，也利用濕式蝕刻將水平與垂直通道蝕刻至該包覆層11，藉此形成一平台結構中列與欄的二維陣列。參考編號75、76和77代表三個這種通道。參考編號78和79代表二個這種平台結構。
第十六圖為沿著第十五圖結構的B-B剖面線之剖面圖。鈦的該非反應性阻障層12以斜線表示。該非反應性阻障層12為一厚度超過50nm的單一鈦層，並且不包括子層、鉑以及鎢。該高反射性層10的銀受到該包覆層11的阻擋，避免從該平台底下橫向移出。該高反射性層10的該銀內含於從頂端到該p型GaN層8的底部表面(該平台的底部)。
第十七圖顯示該製造方法的後續步驟對應的剖面圖。將每一平台頂端上裸露出的該LRL 4之上方表面粗糙化。此粗糙化為通常地粗糙化類型，被執行來幫助光線從該LED裝置逃脫。該粗糙化實際上比第十七圖所例示還要激烈。從該粗糙表面的最高峰到最深谷底之垂直距離大約是500nm，如此該最深谷底往下延伸進入該n型GaN層5。吾人希望不穿透該LRL4，如此在其他範例中，移除的材料量較佳限制為移除該矽基板以及部分該緩衝層。
第十八圖顯示該製造方法的後續步驟對應的剖面圖。如例示在該導電載體15上形成一第二電極16。在一個範例中，該第二電極16包括一20nm厚的第一鎳子層，其直接接觸該導電載體15，並且也包括一200nm厚的第二金層，其覆蓋該鎳子層。因此，該第二電極16的厚度為220nm。
此外，第十八圖顯示如例示在該LRL 4上方表面上形成該第一電極17的後續步驟。在一個範例中，該第一電極17包括一直接置於該LRL 4上並且厚度20nm的鈦子層、一置於該鈦子層上並且厚度為100nm的鋁子層、一置於該鋁子層上並且厚度為20nm的鎳子層以及一置於該鎳子層上並且厚度為200nm的金子層。因此，該第一電極17的厚度大約為340nm。該LRL 4的該等GaN子層內之摻雜物濃度足夠高，可以在該金屬17與該LRL 4之間形成良好的歐姆接觸。
在如第十八圖所示已經加入該等第一和第二電極之後，該晶圓貼合結構切割成個別藍光LED裝置。藉由沿著第十五圖例示的通道鋸開該晶圓貼合結構來執行切割，如此每一平台結構變成一個單獨的藍光LED裝置。在例示的範例中，將該製成的藍光LED裝置之一者併入第一圖至第三圖的該白光LED組合內。使用一銀環氧樹脂層18，將該第二電極16如第三圖所例示黏貼至該金屬核心PCB 19。如例示，該第一金屬電極17透過該接合線64打線接合至該金屬核心PCB 19的該第二金屬結構59。打線接合之後，利用絲網印刷在該結構上形成該矽膠(silicone)維持環20。或者，切割該維持環20並且塑造成正確尺寸，然後套用。該 環20的高度為0.5至3.0mm，寬度為0.2mm至1.5mm。該矽膠凝固之後，滴下定量的該螢光粉21在該藍光LED裝置54上方，如此該螢光粉21由該環20維持。該螢光粉21可凝固形成該完整的白光LED組合50。
第十九圖為揭示有關該製造方法每一步驟細節的表格。表格左欄內的編號為該白光LED組合50中許多層的參考編號。
第二十圖為一藍光LED裝置100的剖面圖，係由結合上面第六圖至第十八圖所公布製造方法所形成，除了第十三圖所例示的移除步驟中移除所有的該LRL 4。全部或大致上全部的該n型GaN層5都留在該完成的藍光LED裝置100中。第十七圖並未依照比例，只是概念圖。
第二十一圖為一藍光LED裝置200的剖面圖，係由結合上面第六圖至第十八圖所公布製造方法所形成，除了第十三圖所例示的移除步驟中移除所有的該LRL 4及部份的該n型GaN層5。該n型GaN層5的所有薄介入子層都被移除，只留下厚度僅剩900nm的GaN子層。此僅剩的GaN子層保留在該完成的藍光LED裝置200中。第十八圖並未依照比例，只是概念圖。
第二十二圖為根據第一創新態樣的方法300之流程圖。在一矽基板上形成一超晶格結構(步驟301)，該超晶格結構包括複數個週期。每一週期的厚度小於300nm並且包括一GaN子層。在一個範例中，在該矽基板上形成一緩衝層，然後在該緩衝層上形成一樣板層，然後在該樣板層上形成該超晶格結構。接下來，直接在該超晶格結構上形成 一n型GaN層(步驟302)。在該n型GaN層之上形成內含銦的一主動層(步驟303)。在該主動層之上形成一p型GaN層(步驟304)。該矽基板、該超晶格結構、該n型層、該主動層以及該p型層一起成為一第一結構。一導電載體貼合(步驟305)至該第一結構，藉此形成一第二結構。然後從該第二結構中移除該矽基板(步驟306)，藉此形成一第三結構。在該第三結構上形成電極(步驟307)。然後將該第三結構切割(步驟308)，藉此形成一藍光LED裝置。
雖然上面已經針對指導目的描述某些特定具體實施例，不過本專利文件的教導具有一般適用性，並且不受限於上述的特定具體實施例。該LRL 4可用許多不同合適的方式來製造。在一個範例中，該LRL 4包含許多週期，其中每一週期包含一第一氮化鎵鋁層以及一第二氮化鎵鋁層，其中該等兩子層內的該鋁濃度彼此不同。該等兩子層的成分已知為AlxGa1-xN/AlyGa1-yN，其中x和y為不同的非零數字。雖然上面已經描述其中該LRL4的該等氮化鎵鋁以及氮化鎵子層具有不同厚度之特定範例，在其他範例中該等子層大體上具有相同厚度。在一AlGaN/GaN或AlGaN/AlGaN超晶格內，含鋁的一子層內之鋁濃度可分級。該LRL可為一AlInN/GaN超晶格。該LRL可為一AlGaN/AlGaN/GaN超晶格，其中每一週期包含三個子層。
雖然上面已經描述包含一非反應性阻障金屬層的該晶圓貼合製程，結合一晶圓貼合之後使用銀環氧樹脂黏貼至一金屬核心PCB來形成該完整白光LED組合之LED裝置，該晶圓貼合製程可用於一被提供一金/錫層用於晶粒固定之 LED。由於晶圓貼合期間該金屬貼合層13的該等金/錫子層內錫濃度降低，在該晶圓貼合製程之後，該金屬貼合層13的熔點高於280℃。因此，一完整的LED裝置可加熱至夠高的溫度來熔化一些用於晶粒固定所提供的金/錫，而不熔化該LED裝置本身之內的該金屬貼合層13。雖然上面結合其中該共熔層為一金/錫層的範例來描述該晶圓貼合製程，該晶圓貼合製程並不受限於需要一金/錫共熔層。在其他範例中，該共熔層為一金屬層，例如一金/銦金屬層以及一鈀/銦金屬層。雖然上面結合其中該銀包覆層為鉑的範例來描述該晶圓貼合製程，不過可運用例如鎳與銠這些其他包覆層。
第二十三圖為根據一第二創新態樣的方法400之流程圖。在一非GaN基板上成長一磊晶LED結構(步驟401)。該非GaN基板在一個範例中為一矽基板，並且運用適當的介入緩衝層與樣板層。然後在該磊晶LED結構上提供一銀層(步驟402)，當成一反射鏡並且當成至該磊晶LED結構的歐姆接點。在該銀層之上提供一包覆層(步驟403)。在一個範例中，該包覆層為厚度小於200nm的單一鉑層。在該包覆層上提供一層非反應性阻障金屬(步驟404)，藉此形成一裝置晶圓結構。在一個範例中，此非反應性阻障金屬層為一厚度超過50nm的單一鈦層。此單一鈦層大體上並不包含鎢。
一載體晶圓結構包括一導電載體。該導電載體可為導電矽晶圓。然後利用熔化該等兩晶圓結構之間的一共熔金屬層，該載體晶圓結構晶圓貼合(步驟405)至該裝置晶圓結 構，藉此形成一晶圓貼合結構。在一個範例中，該共熔金屬層包含一熔點大約為282℃的金/錫子層。將該載體晶圓結構的溫度提高到超過280℃(例如到達310℃)並且維持此升高的溫度超過一分鐘，如此就可熔化此共熔金屬層。
在一個範例中，該載體晶圓結構的溫度由在全負載熔爐室內所投入與該共熔貼合金屬層相同成分的金/錫量間接決定，並且緩慢提高熔爐室的設定點，直到看見該金/錫熔化。此設定點假設對應至282℃的一載體裝置晶圓溫度。然後該熔爐室的設定點提高額外量，也就是對應至30℃的熔爐室提高溫度。藉由使用此提高的熔爐室設定至少一分鐘，執行該晶圓貼合製程，而不用確實測量該熔爐室內該晶圓貼合結構的溫度。
晶圓貼合之後，移除該產生的晶圓貼合結構的該非GaN基板(步驟406)。在該晶圓貼合結構上形成電極(步驟407)並且切割該晶圓貼合結構，藉此形成複數個藍光LED裝置(步驟408)。在方法400的一個範例中，所完成藍光LED裝置中任何與所有鉑層的總厚度小於200nm，並且該高溫貼合金屬熔化循環(該載體晶圓結構的溫度高於280℃時)超過一分鐘。
第二十四圖為根據一第三創新態樣，使用硫化鋅(ZnS)當成一緩衝層以在矽基板上製造一LED裝置之方法流程圖。一硫化鋅(ZnS)層形成於一矽基板上方且直接位於該矽基板上(步驟501)。在一個實施例中，該ZnS層為該矽基板上形成的一緩衝層，然後在該緩衝層上形成一樣板層。可選擇地，在該硫化鋅層之上形成一氮化鋁(AlN)層，並且在 該氮化鋁層之上形成一氮化鎵鋁(AlGaN)層。該ZnS層、該AlN層以及該AlGaN層形成該緩衝層。接下來，直接在該樣板層上形成一n型GaN層(步驟502)。在該n型GaN層之上形成內含銦的一主動層(步驟503)。在該主動層之上形成一p型GaN層(步驟504)。該n型層、該主動層以及該p型層一起成為一磊晶LED結構。該矽基板、該ZnS層、該磊晶LED結構一起成為一第一結構。在一個範例中，該第一結構為第十一圖的裝置晶圓結構69。然後，一導電載體貼合(步驟505)至該第一結構，藉此形成一第二結構。在一個範例中，該載體為一載體晶圓結構的一部分，例如第十一圖的載體晶圓結構68。然後從該第二結構中移除該原始矽基板以及該ZnS層(步驟506)，藉此形成一第三結構。在該第三結構上形成電極(步驟507)。然後將該第三結構切割(步驟508)，藉此形成一藍光LED裝置。
第二十五圖為根據第四創新態樣在矽基板上製造一藍光LED裝置的方法流程圖。該藍光LED裝置具有一n型氮化鎵層，該層具有多個導電介入子層。然後在一矽基板上形成n型層(步驟601)。該n型層包括複數個週期，該n型層的每一週期包含一氮化鎵(GaN)子層以及一摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層。該等AlGaN：Si介入子層摻雜Si，並且具有電導性。接下來，在該n型層之上形成內含銦的一主動層(步驟602)。在該主動層之上形成一p型GaN層(步驟603)。該矽基板、該n型層、該主動層以及該p型層一起成為一第一結構。一導電載體貼合(步驟604)至該第一結構，藉此形成一第二結構。然後從該第二結構中移除該 矽基板(步驟605)，藉此形成一第三結構。在該第三結構上形成電極(步驟606)。然後將該第三結構切割(步驟607)，藉此形成一藍光LED裝置。
因此，在不悖離申請專利範圍內揭示的本發明範疇之下，可實現所描述具體實施例許多特色之許多修改、調整以及組合。
1‧‧‧矽基板
59‧‧‧第二金屬結構
2‧‧‧緩衝層
3‧‧‧樣板層
4‧‧‧低阻抗層
5‧‧‧n型氮化鎵層
6‧‧‧拉力釋放層
7‧‧‧主動層
8‧‧‧p型氮化鎵層
9‧‧‧電流阻擋層
10‧‧‧高反射性層
11‧‧‧包覆金屬
12‧‧‧阻障金屬層
13‧‧‧貼合金屬層
14‧‧‧阻障金屬層
15‧‧‧導電載體
16‧‧‧第二金屬電極
17‧‧‧第一金屬電極
18‧‧‧銀環氧樹脂
19‧‧‧金屬核心印刷電路板
20‧‧‧維持環
21‧‧‧螢光粉
50‧‧‧白光發光二極體組合
51-54‧‧‧垂直藍光LED裝置
57‧‧‧第一金屬結構
58‧‧‧焊錫遮罩層
61‧‧‧第二焊墊
62‧‧‧介電層
63‧‧‧鋁或銅基部分
64‧‧‧焊線
65‧‧‧硫化鋅層
66‧‧‧氮化鋁層
67‧‧‧氮化鎵鋁層
68‧‧‧載體晶圓結構
69‧‧‧裝置晶圓結構
70‧‧‧晶圓貼合
71‧‧‧晶圓貼合結構
72‧‧‧箭頭
73‧‧‧箭頭
74‧‧‧介面
75-77‧‧‧通道
78-79‧‧‧平台結構
100‧‧‧藍光LED裝置
200‧‧‧藍光LED裝置
300‧‧‧方法
400‧‧‧方法
附圖例示本發明的具體實施例，其中同樣的編號代表同樣的組件。
第一圖為根據一個創新態樣的白光LED組合之剖面圖。
第二圖為第一圖中白光LED組合的俯視圖。
第三圖為第一圖中白光LED組合的簡化與展開之剖面圖。
第四圖為第一圖中白光LED組合的藍光LED裝置之俯視圖。
第五圖為第一圖中白光LED組合的藍光LED裝置一部分之剖面圖。
第六圖為形成於矽基板上的第三圖中藍光LED裝置的磊晶PAN結構層之剖面圖。
第七圖為例示其中電流阻檔結構加入第六圖中結構的製造方法步驟對應之圖式。
第八圖為例示其中高反射層加入第七圖中結構的製造方法步驟對應之圖式。
第九圖為例示其中在第八圖中結構之上形成包覆層，以及其中在該包覆層之上形成非反應性阻障金屬層的製造方法步驟對應之圖式。
第十圖為例示其中貼合金屬加入第九圖中結構的製造方法步驟對應之圖式。
第十一圖為例示其中載體晶圓結構以晶圓方式貼合至第十圖中結構的製造方法步驟對應之圖式。
第十二圖為顯示所使用熱壓縮晶圓貼合製程的溫度循環圖表。
第十三圖為例示其中晶圓貼合結構已經翻轉的製造方法步驟對應之圖式。
第十四圖為例示其中矽基板、緩衝層以及樣板層已經從第十二圖中結構移除的製造方法步驟對應之圖式。
第十五圖為第十四圖的移除步驟之後以及已經形成平台之後，該晶圓貼合結構的俯視圖。
第十六圖為沿著第十五圖B-B線的剖面圖。
第十七圖為例示其中LRL的表面已經粗糙化的製造方法步驟對應之圖式。
第十八圖為例示其中電極已經加入第十七圖中結構的製造方法步驟對應之圖式。
第十九A圖和第十九B圖兩者為一表格，公布有關第六圖至第十八圖中每一製造方法步驟的細節。
第二十圖為藍光LED裝置100的剖面圖，其中該裝置由結合上面第六圖至第十八圖所公布製造方法所形成，而第十四圖所例示移除步驟中移除所有的LRL 4除外。
第二十一圖為藍光LED裝置200的剖面圖，其中該裝置由結合上面第六圖至第十八圖所公布製造方法所形成，而第十四圖所例示移除步驟中移除部分的n型層5以及所有的LRL 4除外。
第二十二圖為根據第一創新態樣的方法之流程圖。
第二十三圖為根據第二創新態樣的方法之流程圖。
第二十四圖為根據第三創新態樣的方法之流程圖。
第二十五圖為根據第四創新態樣的方法之流程圖。
4‧‧‧低阻抗層
5‧‧‧n型氮化鎵層
7‧‧‧主動層
8‧‧‧p型氮化鎵層
13‧‧‧貼合金屬層
14‧‧‧阻障金屬層
15‧‧‧導電載體
16‧‧‧第二金屬電極
17‧‧‧第一金屬電極
18‧‧‧銀環氧樹脂
19‧‧‧金屬核心印刷電路板
20‧‧‧維持環
21‧‧‧螢光粉
54‧‧‧垂直藍光LED裝置
57‧‧‧第一金屬結構
58‧‧‧焊錫遮罩層
59‧‧‧第二金屬結構
62‧‧‧介電層
63‧‧‧鋁或銅基部分
64‧‧‧焊線
80‧‧‧磊晶LED結構

Claims (20)

  1. 一種製造一發光二極體(LED)裝置之方法，包括：(a)形成一n型層在一矽基板上，其中該n型層包含複數個週期，該n型層的每一週期包含一氮化鎵(GaN)子層以及一摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層；(b)形成一主動層在該n型層上，其中該主動層包含一些銦；以及(c)形成一p型層在該主動層上，如此該矽基板、該n型層、該主動層以及該p型層形成一第一結構。
  2. 如申請專利範圍第1項之製造一發光二極體(LED)裝置之方法，更包括：(d)將一導電載體貼合至該第一結構，藉此形成一第二結構；以及(e)從該第二結構移除該矽基板，藉此形成一第三結構。
  3. 如申請專利範圍第1項之製造一發光二極體(LED)裝置之方法，其中該n型層的厚度至少為兩千奈米。
  4. 如申請專利範圍第1項之製造一發光二極體(LED)裝置之方法，其中每一該氮化鎵(GaN)子層的厚度都小於一千奈米，並且其中每一該摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層的厚度小於二十五奈米。
  5. 如申請專利範圍第1項之製造一發光二極體(LED)裝置之方法，其中該等摻雜矽的氮化鎵鋁(AlGaN：Si)介 入子層具有導電性，並且其中該等摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層的矽濃度大於1x1018原子/立方公分。
  6. 如申請專利範圍第1項之製造一發光二極體(LED)裝置之方法，更包括：(d)在步驟(a)之前形成一緩衝層在該矽基板上，然後形成一樣板層在該緩衝層上，其中該n型層係直接形成在該樣板層上。
  7. 如申請專利範圍第2項之製造一發光二極體(LED)裝置之方法，更包括：在步驟(e)之後將該n型層的一表面粗糙化。
  8. 如申請專利範圍第2項之製造一發光二極體(LED)裝置之方法，其中步驟(d)的該貼合包含使用一共熔貼合金屬層來將一載體晶圓結構貼合至該第一結構，並且其中該導電載體係該載體晶圓結構的一部分。
  9. 一種發出非單色光的發光二極體(LED)裝置，該LED裝置包括：一n型層，其包含複數個週期，其中該n型層的每一週期包含一氮化鎵(GaN)子層以及一摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層；一p型層；一主動層，其位於該n型層與該p型層之間，其中該主動層包含一些銦；一導電載體；一第一電極；以及 一第二電極，其用來傳導一電流，其中該電流從該第二電極流出，通過該導電載體、該p型層、該主動層、該n型層並且到達該第一電極，藉此導致發出該非單色光。
  10. 如申請專利範圍第9項之發出非單色光的發光二極體(LED)裝置，其中該n型層的厚度至少為兩千奈米。
  11. 如申請專利範圍第9項之發出非單色光的發光二極體(LED)裝置，其中每一該氮化鎵(GaN)子層的厚度小於一千奈米，並且其中每一該摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層的厚度小於二十五奈米。
  12. 如申請專利範圍第9項之發出非單色光的發光二極體(LED)裝置，其中該等摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層具有導電性，並且其中該等摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層的矽濃度大於1x1018原子/立方公分。
  13. 如申請專利範圍第9項之發出非單色光的發光二極體(LED)裝置，其中該n型層具有一粗糙的表面。
  14. 如申請專利範圍第9項之發出非單色光的發光二極體(LED)裝置，更包括：一共熔貼合金屬層，其位於該導電載體與該p型層之間。
  15. 一種發光二極體(LED)裝置，包括：一n型層，其包含複數個週期，其中該n型層的每一週期包含一氮化鎵(GaN)子層以及一摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層，其中每一該氮化鎵(GaN) 子層的厚度大體上大於一百奈米並且小於一千奈米，其中每一該摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層的厚度都小於二十五奈米，其中每一該摻雜矽的氮化鎵鋁(AlGaN：Si)介入子層的矽濃度超過1x1018原子/立方公分，並且其中該n型層的厚度為至少二千奈米；一p型層；以及一主動層，其位於該n型層與該p型層之間，其中該p型層與該n型層之間的電流導致該LED裝置發光。
  16. 如申請專利範圍第15項之發光二極體(LED)裝置，更包括：一載體；以及一貼合金屬層，其位於該p型層與該載體之間。
  17. 如申請專利範圍第16項之發光二極體(LED)裝置，更包括：一第一電極；以及一第二電極，其中該電流從該第二電極往一電流路徑流出，通過該載體、該貼合金屬、該p型層、該主動層、該n型層並且到達該第一電極。
  18. 一種發光二極體(LED)裝置，包括：一n型層，其包含複數個週期，其中該n型層的毎一週期包含：一氮化鎵(GaN)子層，其中每一該氮化鎵(GaN)子層的厚度大體上大於一百奈米，並且小於一千奈 米；以及裝置，用於提供一壓縮拉力給該氮化鎵(GaN)子層，並且用於傳導電流；一p型層；以及一主動層，其位於該n型層與該p型層之間，其中該p型層與該n型層之間的電流通過該n型層每一週期的該裝置，導致該LED裝置發光。
  19. 如申請專利範圍第18項之發光二極體(LED)裝置，其中該裝置用於在該等氮化鎵(GaN)子層之間傳導電流。
  20. 如申請專利範圍第19項之發光二極體(LED)裝置，其中該裝置為厚度小於二十五奈米的一子層。
TW101120373A 2011-08-02 2012-06-07 具多層導電性介入層之ｎ型氮化鎵層 TWI499079B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/196,828 US9012939B2 (en) 2011-08-02 2011-08-02 N-type gallium-nitride layer having multiple conductive intervening layers

Publications (2)

Publication Number Publication Date
TW201314946A true TW201314946A (zh) 2013-04-01
TWI499079B TWI499079B (zh) 2015-09-01

Family

ID=47626413

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120373A TWI499079B (zh) 2011-08-02 2012-06-07 具多層導電性介入層之ｎ型氮化鎵層

Country Status (6)

Country Link
US (1) US9012939B2 (zh)
JP (1) JP5799165B2 (zh)
KR (1) KR101552413B1 (zh)
CN (1) CN103460410A (zh)
TW (1) TWI499079B (zh)
WO (1) WO2013019302A2 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9051376B2 (en) 2011-02-23 2015-06-09 Novozymes, Inc. Polypeptides having cellulolytic enhancing activity and polynucleotides encoding same
US20130032810A1 (en) * 2011-08-03 2013-02-07 Bridgelux, Inc. Led on silicon substrate using zinc-sulfide as buffer layer
US8573469B2 (en) * 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US8646505B2 (en) 2011-11-18 2014-02-11 LuxVue Technology Corporation Micro device transfer head
US8349116B1 (en) 2011-11-18 2013-01-08 LuxVue Technology Corporation Micro device transfer head heater assembly and method of transferring a micro device
US8809875B2 (en) 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
US9660137B2 (en) 2013-06-11 2017-05-23 Osram Opto Semiconductors Gmbh Method for producing a nitride compound semiconductor device
US9515226B2 (en) * 2013-07-10 2016-12-06 Yangang Xi Light emitting device and method for making the same
US9640650B2 (en) * 2014-01-16 2017-05-02 Qorvo Us, Inc. Doped gallium nitride high-electron mobility transistor
CN105304776A (zh) * 2014-07-09 2016-02-03 南通同方半导体有限公司 一种N-GaN层蓝光LED外延结构
CN104347776B (zh) * 2014-10-31 2017-01-25 厦门市三安光电科技有限公司 一种led结构及其制备方法
TWI577046B (zh) * 2014-12-23 2017-04-01 錼創科技股份有限公司 半導體發光元件及其製作方法
CN105895776B (zh) * 2015-02-17 2020-01-14 新世纪光电股份有限公司 具有布拉格反射镜的发光二极管及其制造方法
JP2016192527A (ja) * 2015-03-31 2016-11-10 ウシオ電機株式会社 半導体発光素子及びその製造方法
KR102391513B1 (ko) 2015-10-05 2022-04-27 삼성전자주식회사 물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법
KR102432015B1 (ko) * 2015-11-09 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 자외선 발광소자 및 발광소자 패키지
CN108541335B (zh) * 2015-12-04 2023-07-18 克罗米斯有限公司 工程化衬底上的宽带隙器件集成电路架构
TWI767741B (zh) * 2016-08-23 2022-06-11 美商克若密斯股份有限公司 與工程基板整合之電力元件
US10418522B2 (en) 2016-12-20 2019-09-17 Goforward Technology Inc. Optoelectronic device and method for making the same
CN107068750B (zh) * 2016-12-31 2024-04-19 华南理工大学 一种基于Si衬底的GaN基高压HEMT器件外延结构及其制造方法
TWI828679B (zh) 2018-04-20 2024-01-11 美商納諾西斯有限公司 用於直視型顯示器之子像素發光二極體及其製造方法
KR20220030424A (ko) * 2020-08-31 2022-03-11 삼성디스플레이 주식회사 발광 소자, 그의 제조 방법, 및 이를 포함한 표시 장치
CN115050866B (zh) * 2022-08-16 2022-11-08 江苏第三代半导体研究院有限公司 极化可控的量子点Micro-LED同质外延结构及其制备方法

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2708574B2 (ja) 1989-10-20 1998-02-04 新日本製鐵株式会社 半導体用ボンディング細線の製造方法
US5048721A (en) 1989-11-17 1991-09-17 Union Carbide Industrial Gases Technology Corporation Method for enhancing the mixture of gases within a cylinder
JP2759836B2 (ja) 1990-01-30 1998-05-28 富士写真光機株式会社 カメラのセルフ撮影方法
JPH03250438A (ja) 1990-02-27 1991-11-08 Sanyo Electric Co Ltd 光記録媒体
JP3100644B2 (ja) 1991-02-22 2000-10-16 株式会社東芝 半導体発光素子及びその製造方法
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP2917742B2 (ja) 1992-07-07 1999-07-12 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子とその製造方法
DE69333250T2 (de) 1992-07-23 2004-09-16 Toyoda Gosei Co., Ltd. Lichtemittierende Vorrichtung aus einer Verbindung der Galliumnitridgruppe
JP2681733B2 (ja) 1992-10-29 1997-11-26 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP2626431B2 (ja) 1992-10-29 1997-07-02 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
US5578839A (en) 1992-11-20 1996-11-26 Nichia Chemical Industries, Ltd. Light-emitting gallium nitride-based compound semiconductor device
JP2827794B2 (ja) 1993-02-05 1998-11-25 日亜化学工業株式会社 ｐ型窒化ガリウムの成長方法
JP2778405B2 (ja) 1993-03-12 1998-07-23 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5432808A (en) 1993-03-15 1995-07-11 Kabushiki Kaisha Toshiba Compound semicondutor light-emitting device
JP2803741B2 (ja) 1993-03-19 1998-09-24 日亜化学工業株式会社 窒化ガリウム系化合物半導体の電極形成方法
DE69425186T3 (de) 1993-04-28 2005-04-14 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung und Verfahren zu ihrer Herstellung
JP2785254B2 (ja) 1993-06-28 1998-08-13 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US6005258A (en) 1994-03-22 1999-12-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities
JP2956489B2 (ja) 1994-06-24 1999-10-04 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP2666237B2 (ja) 1994-09-20 1997-10-22 豊田合成株式会社 ３族窒化物半導体発光素子
JP3548442B2 (ja) 1994-09-22 2004-07-28 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3646649B2 (ja) 1994-09-22 2005-05-11 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
US5777350A (en) 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JP2735057B2 (ja) 1994-12-22 1998-04-02 日亜化学工業株式会社 窒化物半導体発光素子
EP0730044B1 (en) 1995-03-01 2001-06-20 Sumitomo Electric Industries, Limited Boron-aluminum nitride coating and method of producing same
JP3332127B2 (ja) 1995-03-20 2002-10-07 株式会社東芝 半導体素子
JP2890396B2 (ja) 1995-03-27 1999-05-10 日亜化学工業株式会社 窒化物半導体発光素子
JP3890930B2 (ja) 1995-03-29 2007-03-07 日亜化学工業株式会社 窒化物半導体発光素子
JP3250438B2 (ja) 1995-03-29 2002-01-28 日亜化学工業株式会社 窒化物半導体発光素子
JP3511970B2 (ja) 1995-06-15 2004-03-29 日亜化学工業株式会社 窒化物半導体発光素子
KR100267839B1 (ko) 1995-11-06 2000-10-16 오가와 에이지 질화물 반도체 장치
JP3209096B2 (ja) 1996-05-21 2001-09-17 豊田合成株式会社 ３族窒化物化合物半導体発光素子
JP3780887B2 (ja) 1996-09-08 2006-05-31 豊田合成株式会社 半導体発光素子及びその製造方法
JP3304787B2 (ja) 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JP3344257B2 (ja) 1997-01-17 2002-11-11 豊田合成株式会社 窒化ガリウム系化合物半導体及び素子の製造方法
JP3374737B2 (ja) 1997-01-09 2003-02-10 日亜化学工業株式会社 窒化物半導体素子
JP3223832B2 (ja) 1997-02-24 2001-10-29 日亜化学工業株式会社 窒化物半導体素子及び半導体レーザダイオード
JP3506874B2 (ja) 1997-03-24 2004-03-15 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3795624B2 (ja) 1997-03-31 2006-07-12 豊田合成株式会社 窒素−３族元素化合物半導体発光素子
JP3654738B2 (ja) 1997-04-07 2005-06-02 豊田合成株式会社 ３族窒化物半導体発光素子
JPH114020A (ja) 1997-04-15 1999-01-06 Toshiba Corp 半導体発光素子及びその製造方法、並びに半導体発光装置
JP3314666B2 (ja) 1997-06-09 2002-08-12 日亜化学工業株式会社 窒化物半導体素子
JP3505357B2 (ja) 1997-07-16 2004-03-08 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3822318B2 (ja) 1997-07-17 2006-09-20 株式会社東芝 半導体発光素子及びその製造方法
JP4118371B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 電極に銀を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
JP4118370B2 (ja) 1997-12-15 2008-07-16 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 反射ｐ電極を有する窒化物半導体発光装置およびその製造方法ならびに半導体光電子装置
EP1928034A3 (en) 1997-12-15 2008-06-18 Philips Lumileds Lighting Company LLC Light emitting device
JP3468082B2 (ja) * 1998-02-26 2003-11-17 日亜化学工業株式会社 窒化物半導体素子
WO1999046822A1 (fr) 1998-03-12 1999-09-16 Nichia Chemical Industries, Ltd. Dispositif semi-conducteur electroluminescent au nitrure
JP3622562B2 (ja) 1998-03-12 2005-02-23 日亜化学工業株式会社 窒化物半導体発光ダイオード
CN100446289C (zh) * 1998-03-12 2008-12-24 日亚化学工业株式会社 氮化物半导体元件
JP3063756B1 (ja) 1998-10-06 2000-07-12 日亜化学工業株式会社 窒化物半導体素子
JP4629178B2 (ja) 1998-10-06 2011-02-09 日亜化学工業株式会社 窒化物半導体素子
JP3063757B1 (ja) 1998-11-17 2000-07-12 日亜化学工業株式会社 窒化物半導体素子
JP3424629B2 (ja) 1998-12-08 2003-07-07 日亜化学工業株式会社 窒化物半導体素子
JP3427265B2 (ja) 1998-12-08 2003-07-14 日亜化学工業株式会社 窒化物半導体素子
US20010042866A1 (en) 1999-02-05 2001-11-22 Carrie Carter Coman Inxalygazn optical emitters fabricated via substrate removal
JP3551101B2 (ja) 1999-03-29 2004-08-04 日亜化学工業株式会社 窒化物半導体素子
US6838705B1 (en) 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
JP3748011B2 (ja) 1999-06-11 2006-02-22 東芝セラミックス株式会社 ＧａＮ半導体結晶成長用Ｓｉウエーハ、それを用いたＧａＮ発光素子用ウエーハ及びそれらの製造方法
DE19955747A1 (de) 1999-11-19 2001-05-23 Osram Opto Semiconductors Gmbh Optische Halbleitervorrichtung mit Mehrfach-Quantentopf-Struktur
CA2393081C (en) 1999-12-03 2011-10-11 Cree Lighting Company Enhanced light extraction in leds through the use of internal and external optical elements
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
US6586762B2 (en) 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
JP3786114B2 (ja) 2000-11-21 2006-06-14 日亜化学工業株式会社 窒化物半導体素子
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6906352B2 (en) 2001-01-16 2005-06-14 Cree, Inc. Group III nitride LED with undoped cladding layer and multiple quantum well
US6630689B2 (en) 2001-05-09 2003-10-07 Lumileds Lighting, U.S. Llc Semiconductor LED flip-chip with high reflectivity dielectric coating on the mesa
US6958497B2 (en) 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
US6488767B1 (en) 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
US6977395B2 (en) 2001-07-12 2005-12-20 Nichia Corporation Semiconductor device
JP4041906B2 (ja) 2001-10-05 2008-02-06 サンケン電気株式会社 半導体発光素子
US6744071B2 (en) 2002-01-28 2004-06-01 Nichia Corporation Nitride semiconductor element with a supporting substrate
JP4063548B2 (ja) 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
KR101030068B1 (ko) 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
DE10245628A1 (de) 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierender Halbleiterchip und Verfahren zu dessen Herstellung
JP2005159299A (ja) 2003-10-30 2005-06-16 Sharp Corp 半導体発光素子
US7026653B2 (en) 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
US7115908B2 (en) 2004-01-30 2006-10-03 Philips Lumileds Lighting Company, Llc III-nitride light emitting device with reduced polarization fields
US7345297B2 (en) 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
DE102005016592A1 (de) 2004-04-14 2005-11-24 Osram Opto Semiconductors Gmbh Leuchtdiodenchip
US7791061B2 (en) 2004-05-18 2010-09-07 Cree, Inc. External extraction light emitting diode based upon crystallographic faceted surfaces
US7795623B2 (en) 2004-06-30 2010-09-14 Cree, Inc. Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures
US20060002442A1 (en) 2004-06-30 2006-01-05 Kevin Haberern Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures
US7737459B2 (en) 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US7335920B2 (en) 2005-01-24 2008-02-26 Cree, Inc. LED with current confinement structure and surface roughening
US7446345B2 (en) 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
CN100372137C (zh) * 2005-05-27 2008-02-27 晶能光电（江西）有限公司 具有上下电极结构的铟镓铝氮发光器件及其制造方法
KR100616686B1 (ko) 2005-06-10 2006-08-28 삼성전기주식회사 질화물계 반도체 장치의 제조 방법
US20080258133A1 (en) 2005-10-29 2008-10-23 Samsung Electronics Co., Ltd. Semiconductor Device and Method of Fabricating the Same
US7547925B2 (en) 2005-11-14 2009-06-16 Palo Alto Research Center Incorporated Superlattice strain relief layer for semiconductor devices
JP2007149791A (ja) 2005-11-24 2007-06-14 Univ Meijo 半導体発光素子および半導体発光素子の作成方法
TWI288979B (en) 2006-02-23 2007-10-21 Arima Optoelectronics Corp Light emitting diode bonded with metal diffusion and manufacturing method thereof
JP2007266577A (ja) 2006-03-03 2007-10-11 Matsushita Electric Ind Co Ltd 窒化物半導体装置及びその製造方法
JP2007273946A (ja) 2006-03-10 2007-10-18 Covalent Materials Corp 窒化物半導体単結晶膜
US7910945B2 (en) 2006-06-30 2011-03-22 Cree, Inc. Nickel tin bonding system with barrier layer for semiconductor wafers and devices
EP1883121B1 (en) 2006-07-26 2019-03-06 LG Electronics Inc. Nitride-based semiconductor light emitting device
US7754514B2 (en) 2006-08-22 2010-07-13 Toyoda Gosei Co., Ltd. Method of making a light emitting element
US7557378B2 (en) 2006-11-08 2009-07-07 Raytheon Company Boron aluminum nitride diamond heterostructure
US7813400B2 (en) 2006-11-15 2010-10-12 Cree, Inc. Group-III nitride based laser diode and method for fabricating same
KR100869962B1 (ko) 2006-12-07 2008-11-24 한국전자통신연구원 전류 확산층을 포함하는 발광소자의 제조방법
US7795054B2 (en) * 2006-12-08 2010-09-14 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
US7547908B2 (en) 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US8021904B2 (en) 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
JP3135041U (ja) 2007-06-21 2007-08-30 株式会社ヤザワコーポレーション センサー付電気スタンド
EP2017898A1 (en) 2007-07-17 2009-01-21 Vishay Israel Ltd. Semiconductor light-emitting device and method for the manufacture thereof
US7791101B2 (en) 2008-03-28 2010-09-07 Cree, Inc. Indium gallium nitride-based ohmic contact layers for gallium nitride-based devices
KR101017396B1 (ko) 2008-08-20 2011-02-28 서울옵토디바이스주식회사 변조도핑층을 갖는 발광 다이오드
JP5504618B2 (ja) * 2008-12-03 2014-05-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法
JP2011151190A (ja) 2010-01-21 2011-08-04 Stanley Electric Co Ltd 半導体発光装置
SG185547A1 (en) * 2010-05-18 2012-12-28 Agency Science Tech & Res Method of forming a light emitting diode structure and a light emitting diode structure
US8592242B2 (en) * 2010-11-18 2013-11-26 Tsmc Solid State Lighting Ltd. Etching growth layers of light emitting devices to reduce leakage current

Also Published As

Publication number Publication date
JP2014518451A (ja) 2014-07-28
JP5799165B2 (ja) 2015-10-21
CN103460410A (zh) 2013-12-18
TWI499079B (zh) 2015-09-01
WO2013019302A3 (en) 2013-04-11
US9012939B2 (en) 2015-04-21
WO2013019302A2 (en) 2013-02-07
KR20130143111A (ko) 2013-12-30
US20130032836A1 (en) 2013-02-07
KR101552413B1 (ko) 2015-09-10

Similar Documents

Publication Publication Date Title
TWI499079B (zh) 具多層導電性介入層之ｎ型氮化鎵層
TWI533464B (zh) 使用硫化鋅緩衝層之矽基板上發光二極體
TWI474508B (zh) 成長於矽基板上具低缺陷ｎ型層之發光二極體
TWI464909B (zh) 發光二極體
JP5856293B2 (ja) 発光装置およびその製造方法
EP2426743B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
US20140217457A1 (en) Light-emitting element chip and manufacturing method therefor
WO2014045883A1 (ja) Ｌｅｄ素子及びその製造方法
JP6429049B1 (ja) 可撓性ｌｅｄ素子と可撓性ｌｅｄ表示パネル
KR100704872B1 (ko) 수직전극형 발광 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees