TW201244112A - Thin-film transistor, manufacturing method therefor, and display device - Google Patents

Thin-film transistor, manufacturing method therefor, and display device Download PDF

Info

Publication number
TW201244112A
TW201244112A TW101107320A TW101107320A TW201244112A TW 201244112 A TW201244112 A TW 201244112A TW 101107320 A TW101107320 A TW 101107320A TW 101107320 A TW101107320 A TW 101107320A TW 201244112 A TW201244112 A TW 201244112A
Authority
TW
Taiwan
Prior art keywords
electrode
tft
layer
channel
source electrode
Prior art date
Application number
TW101107320A
Other languages
English (en)
Other versions
TWI434422B (zh
Inventor
Sumio Katoh
Hidehito Kitakado
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201244112A publication Critical patent/TW201244112A/zh
Application granted granted Critical
Publication of TWI434422B publication Critical patent/TWI434422B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0041Devices characterised by their operation characterised by field-effect operation

Description

201244112 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種薄膜電晶體及其製造方法與顯示裝 置,尤其係關於一種將氧化物半導體層作為通道層之薄膜 電晶體及其製造方法與顯示裝置。 【先前技術·】 就將氧化銦鎵辞(以下稱為rIGZ〇j )等氧化物半導體層 作為通道層之薄膜電晶體(Thin Film Transistor,以下稱為 「TFT」)而言’具有如下等特徵:與將非㈣層作為通道 層之TFT相比動作速度較快,並且與將多晶矽層作為通道 層之TFT相比無需結晶步驟。因此,近年來,將氧化物半 導體層作為通道層之TFT得以大力開發。 然而,將氧化物半導體層作為通道層之TFT存在斷態電 流(於斷開狀態時在源極電極與汲極電極之間流動之電流) 增大之問題。為了降低該種斷態電流,專利文獻1揭示有 於將氧化物半導體層作為通道層之TFT中提高氧化物半導 體層之反向通道側之氧濃度而不易在反向通道側形成微晶 層之技術。如此一來’因於氧化物半導體層之反向通道側 不易形成微晶層’故反向通道側得以非晶質化,因此TFT 之斷態電流降低。 [先行技術文獻] [專利文獻] [專利文獻1]曰本專利特開2010-62229號公報 【發明内容】 162694.doc 201244112 [發明所欲解決之問題] 為了將氧化物半導體膜圖案化而形成通道層,可使用乾 式蝕刻法。此時,氧化物半導體層之端部容易因電漿而受 到損傷。於將受到該種損傷之氧化物半導體層用作通道層 之情形時,斷態電流易於經由殘留於通道層之通道寬度方 向之端部的損傷而流動。另一方面,專利文獻記載之 tft係藉由提高反向通道側之氧化物半導體層之整個表面 之氧濃度而降低斷態電流,因此難以進一步降低於通道層 之通道寬度方向之端部流動之斷態電流。 因此,本發明之目的在於提供一種可降低於通道層之通 道寬度方向之端部流動之斷態電流的薄膜電晶體及其製造 方法。 [解決問題之技術手段] 本發明之第1態樣係一種薄膜電晶體,其特徵在於其係 形成於絕緣基板上,且包括: 閘極電極,其係形成於上述絕緣基板上; 閘極絕緣膜’其係以覆蓋上述閘極電極之方式而形成; 源極電極及汲極電極’其係以夾著上述閘極電極之方式 相隔特定之距離而形成於上述閘極絕緣膜上;以及 通道層’其包括氧化物半導體層,該氧化物半導體層係 形成於由上述源極電極與上述汲極電極所夾之區域,一端 及另一端分別與上述源極電極及上述汲極電極電性連接; 且 上述通道層包括:2個第1區域,其具有大於上述源極電 I62694.doc -4- 201244112 ,且具有第1電阻值;第2區域, 夾且具有尚於上述第1電阻值 極及上述汲極電極之寬度 其係由上述2個第1區域所 之第2電阻值, 上述第2區域擴展至通道寬度方向之端部。 如本發明之第1態樣,於本發明之第 心弟2態樣中,上述源極 電極及上述汲極電極係以於俯視時與上述閘極電極重疊之 方式而形成。 如本發明之第1態樣 電極及上述汲極電極係 之方式而形成。 於本發明之第3態樣中,上述源極 以於俯視時不與上述閘極電極重疊 如本發明之第3態樣,於本發明之第4態樣中,上述第上 區域係以於俯視時與上述閘極電極重疊之方式而形成。 如本發明之第2或第3態樣,於本發明之第5態樣中,上 述源極電極及上述汲極電極中之任一者係以於俯視時與上 述閘極電極重疊之方式而形成,且另—者係以於俯視時不 與上述閘極電極重疊之方式而形成。 如本發明之第2或第3態樣,於本發明之第6態樣中,上 述源極電極係以覆蓋上述通道層之一端之方式而形成,且 上述汲極電極係以覆蓋上述通道層之另一端之方式而形 成。 如本發明之第2或第3態樣,於本發明之第7態樣中,進 而包括触刻阻止層,該蝕刻阻止層係以覆蓋上述第2區域 之方式而形成於之端部與上述汲極電極之端部所夾之區域 之上述通道層上由上述源極電極,且 162694.doc 201244112 上述源極電極及上述汲極電極分別經由形成於上述蝕刻 阻止層上之接觸孔而與上述通道層之上述2個第丨區域電性 連接。 如本發明之第2或第3態樣,於本發明之第8態樣中,上 述通道層之一端係覆蓋上述源極電極之一端而與上述源極 電極電性連接,且上述通道層之另一端係覆蓋上述汲極電 極之一端而與上述汲極電極電性連接。 如本發明之第2或第3態樣,於本發明之第9態樣中,進 而包括層間絕緣層,該層間絕緣層係覆蓋上述源極電極及 上述沒極電極,且 上述通道層之一端係經由開設於上述源極電極上之上述 層間絕緣層上的接觸孔而與上述源極電極電性連接,且上 述通道層之另一端係經由開設於上述汲極電極上之上述層 間絕緣層上的接觸孔而與上述汲極電極電性連接。 如本發明之第1態樣,於本發明之第丨〇態樣中,自以斷 〜電較特疋之電々|L值減少之方式而確定之複數個通道長 度與通道寬度之組合資料中,選擇所需之通道長度與通道 寬度之組合。 如本發明之第1態樣,於本發明之第i i態樣中,上述通 道層包括氧化銦鎵鋅層’且上述源極電極及上述汲極電極 包括與上述氧化銦鎵鋅層接觸之鈦膜。 如本發明之第1態樣,於本發明之第12態樣中,上述氧 化物半導體層包括微晶氧化物半導體層。 本發明之第13態樣係一種薄膜電晶體之製造方法,其特 162694.doc -6 - 201244112 徵在於其係製造形成於絕緣基板上之薄膜電晶體之方法, 且包括如下步驟: 於絕緣基板上形成閘極電極; 以覆蓋上述閘極電極之方式形成閘極絕緣膜; 於上述閘極絕緣膜上形成包括氧化物半導體層之通道 層; 於上述閘極絕緣膜上分別形成源極電極及汲極電極;及 於形成覆蓋上述絕緣基板之鈍化膜之後,進行第1退 火;且 上述鈍化膜包括氧化矽膜。 如本發明之第13態樣,於本發明之第14態樣中,上述第 1退火係於含氧環境中以25(rc以上且35〇〇c以下之溫度進 行0.5小時以上且2小時以下之退火。 如本發明之第14態樣’於本發明之第丨5態樣中,進而包 括如下步驟: 於上述通道層上形成包括氧化矽層之蝕刻阻止層;及 於形成上述钮刻阻止層之後進行第2退火; 上述第2退火係於含氧環境卡以2〇〇°c以上且35〇°C以下 之溫度進行0.5小時以上且2小時以下之退火。 本發明之第16態樣係一種顯示裝置,其特徵在於其係顯 示圖像之主動矩陣型之顯示裝置,且包括: 如第1態樣之第1薄膜電晶體; 辅助電容部,其包括下部電極、上部電極以及形成於上 述下部電極與上述上部電極之間之絕緣膜; 162694.doc 201244112 交又部,其係上述第丨薄膜電晶體之閉極電極與源極電 極或汲極電極中之任一者交叉而成;及 接觸部,其係上述閘極電極與上述源極電極或上述汲極 電極中之任—者藉由連接電極而電性連接而成;且 上述下部電極係於形成上述第4膜電晶體之上述閉極 電極時所形成之電極, 上述上部電極係於形成上4第1薄膜電晶體之上述源極 電極及上述汲極電極時所形成之電極, 上述絕緣膜係於形成上述第丨薄膜電晶體之閘極絕緣膜 時所形成之絕緣膜。 如本發明之第16態樣,於本發明之第丨7態樣中,上述第 1薄膜電晶體為如請求項7之第2薄膜電晶體, 上述輔助電容部之絕緣膜包括第丨絕緣膜,該第丨絕緣膜 係於形成上述第2薄膜電晶體之閘極絕緣膜時所形成,且 上述交叉部包括:上述第丨絕緣膜;及第2絕緣膜’其係 於形成上述第2薄膜電晶體之蝕刻阻止層時所形成。 如本發明之第16態樣,於本發明之第18態樣中,於上述 接觸部中之將上述第丨薄膜電晶體之上述閘極電極與上述 源極電極或上述汲極電極中之任一者電性連接之連接電極 係包括透明金屬膜。 [發明之效果] 根據上述第1態樣,電阻值高於第1區域之第2區域不僅 擴展至由源極電極與汲極電極所夾之通道區域,還擴展至 通道層之通道寬度方向之端部。藉此,於通道寬度方向之 162694.doc 201244112 端部流動之斷態電流減少,因此可降低薄膜電晶體之斷態 電流。 根據上述第2態樣,源極電極及汲極電極於俯視時與閘 極電極重疊’藉此,利用施加至閘極電極之閘極電壓而於 通道層形成高濃度載體層。藉此,源極電極及汲極電極與 通道層歐姆接觸。 根據上述第3態樣,源極電極及汲極電極於俯視時不與 閘極電極重疊,藉此,藉由源極電極及汲極電極與閘極電 極而形成之寄生電容減小。藉此,可加快薄膜電晶體之動 作速度。 根據上述第4態樣,通道層之第1區域於俯視時與閘極電 極重疊,因此薄膜電晶體不會成為偏移狀態而正常動作。 根據上述第5態樣’源極電極及沒極電極中之任一者係 以於俯視時與閘極電極重疊之方式而形成,且另一者係以 不與閘極電極重疊之方式而形成。藉此,可使薄膜電晶體 之寄生電容達到源極電極及汲極電極與閘極電極重疊之薄 膜電晶體之寄生電容的約一半。 根據上述第6態樣’在通道蝕刻結構之底閘極型薄膜電 晶體中,於通道寬度方向之端部流動之斷態電流減少,因 此可降低薄膜電晶體之斷態電流。 根據上述第7態樣,在蝕刻阻止結構之底閘極型薄膜電 晶體中,於通道寬度方向之端部流動之斷態電流減少,因 此可降低薄膜電晶體之斷態電流。 根據上述第8態樣’在底部接觸結構之底閘極型薄膜電 162694.doc 201244112 晶體中’於通道寬度方向之端部流動之斷態電流減少,因 此可降低薄膜電晶體之斷態電流。 根據上述第9態樣,在包括層間絕緣層之底部接觸結構 之底閘極型薄膜電晶體中,於通道寬度方向之端部流動之 斷態電流減少,因此可降低薄膜電晶體之斷態電流。 根據上述第1〇態樣,通道層及通道寬度係自斷態電流小 於特定值之組合中選擇,因此斷態電流小於特定值,且易 於設計具有所需大小之薄膜電晶體。 根據上述第11態樣,氧化銦鎵鋅層易於藉由鈦膜而還 原,因此易於形成第丨區域。藉此,通道長度縮短,因此 薄膜電晶體之通態電流增大。 根據上述第12態樣,氧化物半導體層包括微晶半導體 層’因此薄膜電晶體之通態電流增大。 根據上述第13態樣,藉由進行第丨退火而於通道層形成 第1及第2區域。又,鈍化膜中所包含之氧被供給至通道層 之氧化物半導體層,藉此氧化物半導體層内之晶格缺陷得 以修復。藉此,氧化物半導體層之電阻值提高,並且因閘 極電壓應力引起之閥值電壓之移位得到抑制,因此薄膜電 晶體之可靠性提高。 根據上述第14態樣 ,可有效地進行氧化物半導體層内之 晶格缺陷之修復。
之修復。又’藉由進行第2退火, ,卞等體層内之晶格缺陷 可以更低之溫度進行第j 162694.doc -10- 201244112 退火。藉此’由退火所引起之絕緣基板之收縮不均減少, 因此可減小對準裕度。其結果為,各層間之設計裕度減 小’從而可減小寄生電容。 根據上述第1 6態樣,於在顯示裝置中形成第1態樣之第1 薄膜電BB體之構成要素時,同時形成輔助電容部之下部電 極、上部電極以及由下部電極與上部電極所夾之絕緣膜。 根據上述第1 7態樣,於第7態樣之第2薄膜電晶體中形成 有蝕刻阻止層。因此,於交叉部,藉由將蝕刻阻止層作為 第2絕緣膜與第1絕緣膜一起使用’可減小電極間之寄生電 容。又,於輔助電容部,藉由除去蝕刻阻止層而可減少電 容器之電容。 根據上述第18態樣’連接電極包括透明金屬膜,因此可 與像素電極同時形成連接電極。藉此,可簡化顯示裝置之 製造製程。 【實施方式】 < 1·第1實施形態> 說明本發明之第1實施形態之液晶顯示裝置。本實施形 態之液bb顯不裝置包括2種TFT。因此,首先說明各tft之 構成。 <1.1第1TFT之構成> 圖1 (a)係本貫施形態之液晶顯示裝置中所包括之第1底閘 極型TFT100之平面圖,圖1(b)係沿圖1(a)所示之切割線A_ A之第1底閘極型TFT100之剖面圖。圖1(&)及圖1(b)所示之 TFT100亦稱為通道姓刻結構之τα。參照圖丨⑷及圖 162694.doc 201244112 1(b) ’說明第1底閘極型TFT100之構成。再者,於以下說 明中,將第1底閘極型TFT100簡稱為TFT 100。 於玻璃基板等絕緣基板1 5上形成有閘極電極20。閘極電 極20係在絕緣基板15上由依序積層有膜厚為10〜100 nm之 鈦(Ti)膜(未圖示)、膜厚為50〜500 nm之鋁(A1)膜(未圖 示)' 膜厚為50〜300 nm鈦膜(未圖示)之積層金屬膜而構 成。再者,閘極電極20亦可在絕緣基板15上由依序積層有 鈦膜及銅(Cu)膜之積層金屬膜而構成》 以覆蓋包括閘極電極20之絕緣基板15之整體之方式形成 有閘極絕緣膜30。閘極絕緣膜30係由在膜厚為100〜500 nm 之氮化矽(SiNx)膜(未圖示)上積層有膜厚為20〜100 nm之氧 化矽(Si02)(未圖示)膜之積層絕緣膜所構成。如此般於氮 化矽膜上積層氧化矽膜係為了使閘極絕緣膜30難以自作為 下述通道層140之IGZO層奪取氧。再者,閘極絕緣膜30亦 可由例如依序積層有氮化矽膜及氮氧化矽膜之積層絕緣膜 或者氧化矽膜等單層絕緣膜構成。 以於俯視時覆蓋閘極電極20之方式在閘極絕緣膜30之表 面上形成有島狀之通道層140。通道層140包括含有銦 (In)、鎵(Ga)、鋅(Zn)及氧(〇)之 IGZO層。 IGZO層之膜厚較佳為約20~200 nm。其理由如下所述。 若IGZO層之膜厚小於20 nm,則TFT 100之電晶體特性變得 不穩定,並且會因溫度應力及閘極電壓應力而產生閥值電 壓移位。另一方面,若膜厚大於200 nm,則閘極電壓之控 制性變差’從而斷態電流(尤其係閘極電壓為〇 V時之斷態 162694.doc •12· 201244112 電流)增大。 將於本實施形態中使用之IGZO層之組成比示於下式 中。 銦:鎵:鋅= 1:1:1 ... (1) -然而,IGZO層之組成比亦可為下式(2)所示之情形,或 者亦可為其他組成比。 銦:鎵:鋅= 4:5:1 ... (2) 又’於本實施形態中使用之IGZO層最佳為非晶質膜, 但亦可為微晶膜或多晶膜等晶質膜。於為微晶膜之情形 時,TFT100之導通電阻減小,通態電流增大。 再者,可用作TFT100之通道層140之氧化物半導體並不 限定於 IGZO ’ 亦可為 Ιη-Ζη-0 系、In-Zn-Sn-Ο 系或 ιη_Ζη_ Si-0系等。具體而言’亦可為ιζο(氧化銦鋅)、ιτο(氧化 銦錫)、ZnO(氧化鋅)、SnO(氧化錫)、WO(氧化鎢)或1〇(氧 化銦)等。 於通道層140之上表面,相隔特定之距離而配置有左右 分離之源極電極160a及>及極電極160b。源極電極i60a於俯 視時係自閘極電極20之左上表面延伸至左側之閘極絕緣膜 30上。汲極電極160b於俯視時係自閘極電極2〇之右上表面 延伸至右側之閘極絕緣膜30上。 源極電極160a及汲極電極160b例如係由依序積層有膜厚 為10-100 nm之鈦膜(未圖示)、膜厚為50〜4〇〇 nm之鋁膜(未 圖示)、膜厚為50〜300 nm之鈦膜(未圖示)之積層金屬膜所 構成。如此般藉由積層金屬膜構成源極電極16〇a及汲極電 162694.doc •13· 201244112 極160b之理由如下所述。由於鈦膜之電阻值較高,因此藉 由使上下鈦膜之間夾著電阻值較低之鋁膜,可降低源極電 極160a及汲極電極160b之電阻值。再者,於源極電極16〇a 及波極電極160b之電阻值亦可較高之情形時,亦可僅由鈦 膜構成源極電極160a及汲極電極i6〇b。該情況於下述各 TFT中亦相同’因此於下述tft之說明中予以省略。 又,在與通道層140接觸之源極電極160a及汲極電極 160b之表面形成鈦膜之理由如下所述。當藉由鈦膜自作為 通道層140之IGZO層奪取氧時,會於IGZO層内形成晶格缺 陷(氧缺陷)。形成有晶格缺陷之區域成為電阻值較低之低 電阻區域(亦稱為「第1區域」)14〇b。如此一來,於通道層 140形成低電阻區域i4〇b。 又’源極電極160a及汲極電極160b亦可由鈦、鋁、銅、 鎢(W)、鉬(Mo)、鈕(Ta)等之單層金屬膜、鋁-鈥(Nd)、鈦-鋁、鉬-鎢、銦-錫之單層合金膜以及於鈦膜上積層有銅 膜、於鈦膜上積層有鋁膜、或者於鈦膜上積層有鉬膜之積 層金屬膜等所構成。 源極電極160a及汲極電極160b之寬度(圖1(a)之上下方向 之長度)小於通道層140之寬度(圖1(a)之上下方向之長度, 亦稱為「通道寬度」)》又,於通道層140以包圍源極電極 160a及汲極電極160b之方式而分別形成有低電阻區域 140b。又,由2個低電阻區域140b所夾之IGZO層作為電阻 值高於低電阻區域140b之高電阻區域(亦稱為「第2區 域」)140a而殘留。於該情形時,高電阻區域140a不僅擴 162694.doc -14- 201244112 展至由源極電極160a與汲極電極Mob所夹之區域(通道區 域)’還擴展至其等之通道寬度方向之端部。再者,藉由 圖1(a)所示之箭頭表示通道寬度之位置及長度。又,通道 寬度之位置及長度於下述各TFT中亦相同,因此於下述 TFT之平面圖中亦記載有表示通道寬度之位置及長度之箭 頭。 以覆蓋包括源極電極160a及没極電極160b之絕緣基板15 之整體之方式形成有鈍化膜70。鈍化膜7〇包括膜厚為 50〜500 nm之氧化矽膜。再者,鈍化膜7〇包括氧化矽膜之 理由將於以下敍述。 繼而’說明在TFT100中藉由形成擴展至通道寬度方向 之端部之咼電阻區域14〇a而可降低斷態電,流之理由。圖 2(a)係表示於源極電極i16〇a及汲極電極U6〇b之寬度與通 道層1140之寬度相同的TFT1000中、在通道寬度方向之端 部流動之斷態電流之路徑之圖,圖2(b)係表示於源極電極 160a及汲極電極160b之寬度小於通道層14〇之寬度之 TFT100中、在通道寬度方向之端部流動之斷態電流之路徑 之圖。於圖2(a)所示之TFT 1000中,低電阻區域u 4〇b係沿 源極電極1160a及汲極電極1160b之端部且以與端部分別平 行之方式而形成,由左右低電阻區域U4〇b所夾之區域作 為高電阻區域1140a而殘留,與左右低電阻區域n4〇b 一起 構成通道層1140。於該情形時,高電阻區域U4〇a並非以 分別包圍源極電極1160a及汲極電極1160b之方式而形成。 又,於藉由蝕刻形成通道層1140時,通道層114〇之通道寬 162694.doc •15· 201244112 度方向之端部受到損傷,在此處容易形成低電阻區域(未 圖示)°於在通道層1140之通道寬度方向之端部形成有該 種低電阻區域之情形時,斷態電流易於自源極電極u 6〇a 通過通道寬度方向之端部之低電阻區域而流至汲極電極 1160b。因此,於TFT1000中,斷態電流增大。 然而’於圖2(b)所示之TFT1 00中,源極電極160a及汲極 電極160b之寬度小於通道層140之寬度,因此低電阻區域 140b以包圍源極電極16〇3及汲極電極16〇1)之方式而形成於 通道層140上。藉此,高電阻區域140a不僅擴展至由源極 電極160a與汲極電極160b所夾之區域,還擴展至通道寬度 方向之端部。於圖2(b)所示之TFT1 00中,例如於在通道層 140之通道寬度方向之端部形成有因蝕刻時之損傷所引起 的低電阻區域之情形時,斷態電流所流經之路徑係自源極 電極160a依序通過低電阻區域140b、與低電阻區域14〇1)鄰 接之高電阻區域140a、形成於通道寬度方向之端部之低電 阻區域(未圖示)、沒極電極16〇b附近之高電阻區域i40a、 與高電阻區域140a鄰接之低電阻區域i4〇b而到達汲極電極 160b之路徑。 於TFT100中,由於高電阻區域14(^係擴展至通道層14〇 之通道寬度方向之端部’故流過上述路徑之斷態電流降 低。藉此可降低TFT100之斷態電流。該通道寬度方向之端 部之高電阻區域140a即便形成較少亦具有降低斷態電流之 效果。再者,於圖2(b)中,為了強調通道寬度方向之端部 之高電阻區域140a而將高電阻區域14〇a描繪為大於實際。 162694.doc 201244112 於通道寬度方向之端部流動之斷態·電流之路徑於下述各 TFT中亦相同,因此在下述TFT之說明中省略斷態電流所 流經之路徑之說明。 又,源極電極160a之端部係配置為於俯視時與閘極電極 20之左上表面重疊,汲極電極16〇13之端部係配置為於俯視 時與閘極電極20之右上表面重疊。因此,若向閘極電極2〇 施加特定之電壓,則藉由來自閘極電極2〇之電場而於通道 層140之低電阻區域i4〇b形成高濃度電子層(高濃度載體 層)。源極電極160a及汲極電極160b藉由形成高濃度電子 層而與通道層140歐姆連接。 <1.2第2TFT之構成〉 圖3(a)係本實施形態之液晶顯示裝置中所包括之第2底閘 極型TFT200之平面圖,圖3(b)係沿圖3(a)所示之切割線B-B之第2底閘極型TFT200之剖面圖。圖3(a)及圖3(b)所示之 第2底間極型TFT200亦稱為通道蝕刻結構之TFT。參照圖 3(a)及圖3(b) ’說明第2底閘極型TFT200之構成。再者,對 於TFT200之構成要素中構成及配置與圖i(a)及圖1(b)所示 之TFT1 〇〇之構成要素相同之構成要素係附加相同或對應之 參照符號而省略其說明。又,於以下說明中,將第2底閘 極型丁FT200簡稱為TFT200。 形成於絕緣基板15上之閘極電極20、閘極絕緣膜30及通 道層240之構成及配置係分別與TFT100之閘極電極20、閘 極絕緣膜30及通道層140之構成及配置相同,因此省略其 等之說明。再者,形成於通道層240上之低電阻區域240b 162694.doc
-π- S 201244112 及高電阻區域240a將於以下敍述。 以於俯視時與閘極電極20不重疊之方式,配置以夾著閘 極電極20之方式而形成之源極電極260a及汲極電極260b。 源極電極260a係自通道層240之一端上延伸至左側之閘極 絕緣膜30上。汲極電極260b係自通道層240之另一端上延 伸至右側之閘極絕緣膜30上。再者,構成源極電極260a及 汲極電極260b之積層金屬膜與TFT100之源極電極160a及汲 極電極160b相同,因此省略其等之說明。 源極電極260a及汲極電極260b之寬度小於通道層240之 通道寬度。又,於通道層240上以包圍源極電極260a及汲 極電極260b之方式而分別形成有低電阻區域240b。由2個 低電阻區域240b所夾之通道層240作為高電阻區域240a而 殘留。於該情形時,高電阻區域240a係以源極電極260a與 汲極電極260b之間之距離增長之程度而長於TFT 100之高電 阻區域140a。又,高電阻區域240a不僅擴展至由源極電極 260a與汲極電極260b所夾之通道區域,還擴展至其等之通 道寬度方向之端部。 進而,以覆蓋包括源極電極260a及汲極電極260b之絕緣 基板15之整體之方式形成有鈍化膜70。鈍化膜70係與 TFT100之情形相同,因此省略其說明。 於該種TFT200中,與TFT 100之情形相同,高電阻區域 240a係擴展至通道層240之通道寬度方向之端部,因此於 通道寬度方向之端部流動之斷態電流降低。藉此可降低 TFT200之斷態電流。該通道寬度方向之端部之高電阻區域 162694.doc -18· 201244112 240a即便形成得較少’亦具有降低斷態電流之效果。 與TFT100之情形不同,於TFT2〇〇中,源極電極26〇a與 沒極電極260b之間之距離大於閘極電極2〇之長度。藉此, 於俯視時’源極電極260a及沒極電極260b分別不與閘極電 極20重疊,因此TFT200之寄生電容減小。 又,與TFT100之情形不同’於TFT2〇〇中,源極電極 260a及汲極電極260b於俯視時不與閘極電極2〇重疊。因 此’若形成於通道層240上之低電阻區域240b未延伸至閘 極電極20之上方,則TFT200成為偏移狀態。於該狀態下, 即便向閘極電極20施加特定之電壓,TFT200亦不會導通。 因此’於TFT200中,分別減小源極電極260a及汲極電極 260b與閘極電極20之間之間隔。藉此,通道層240之低電 阻區域240b延伸至閘極電極20之上方,因此TFT200不會成 為偏移狀態而正常動作。 <1.3通道層内之低電阻區域及斷態電流> 以TFT100為例來說明於源極電極i6〇a及汲極電極160b之 周圍之通道層140上以包圍源極電極160a及汲極電極160b 之方式形成低電阻區域140b之機制。圖4(a)〜圖4(c)係表示 於TFT100中形成低電阻區域140b之情況之剖面圖。 首先,如圖4(a)所示,於構成通道層140之IGZO層141之 表面形成有源極電極160a及汲極電極160b。源極電極及j:及 極電極160b均係由依序積層有鈦膜161、鋁膜162、鈦膜 163之積層金屬膜所構成。 如圖4(b)所示,源極電極160a及汲極電極160b之下表面 162694.doc 19 201244112 之鈥膜161係藉由於形成純化膜70之後所進行之退火而自 IGZO層141奪取氧。因為氧被奪取而使得與源極電極i6〇a 及汲極電極160b之下表面接觸之IGZO層141產生晶格缺陷 (氧缺陷),從而IGZO層141成為低電阻區域140b。 進而’若繼續退火’則如圖4(c)所示,源極電極160a及 沒極電極160b之周圍之IGZO層141中所包含之氧依序移動 至與鈦膜161之界面,被鈦膜161奪取。鈦膜161藉由自 IGZO層141奪取之氧而氧化。如此一來,欽膜161不僅自 其下部之IGZO層141奪取氧,還進而自源極電極i6〇a及汲 極電極160b之周圍之IGZO層141奪取氧。其結果為,低電 阻區域140b擴展至源極電極160a及汲極電極160b之周圍之 IGZO層141。另一方面’未能奪取氧之IGZO層141作為高 電阻區域140a而殘留。 如此一來’於IGZO層14 1内,在源極電極1 60a及汲極電 極160b之周圍形成低電阻區域140b,且於2個低電阻區域 140b之外側之區域殘留高電阻區域i4〇a。 其結果為,如圖1(a)所示,若使TFT 100之源極電極160a 及汲極電極160b之寬度小於通道層140之通道寬度,則低 電阻區域140b以分別包圍源極電極160a及汲極電極160b之 方式而形成,且由2個低電阻區域140b所夾之區域作為高 電阻區域140a而殘留。 再者,由於與IGZO層141接觸之鈦膜161之表面經氧化 而成為氧化鈦(Ti〇2),因此源極電極i6〇a及汲極電極i6〇b 與通道層140之接觸電阻值降低。 162694.doc •20· 201244112 < 1.4第1TFT及第2TFT之構成之比較> 圖5係對圖1(b)所示之TFT1 00之構成與圖3(b)所示之 TFT200之構成進行比較之剖面圖。如上所述,於TFT100 中,源極電極160a及汲極電極160b係以於俯視時與閘極電 極20重疊之方式而形成。與此相對,於TFT200中,源極電 極260a及汲極電極260b係以於俯視時不與閘極電極20重疊 之方式而形成。 因此,如圖5所示,於TFT100與TFT200之通道長度為相 同長度之情形時,TFT100之閘極長度大於TFT200之閘極 長度。因此,於TFT 100中,源極電極160a及汲極電極160b 與閘極電極20重疊,從而寄生電容增大。與此相對,於 TFT200中,由於源極電極260a及汲極電極260b不與閘極電 極20重疊,因此寄生電容減小。藉此,TFT200之導通/斷 開動作變快。因此,於液晶顯示裝置中,TFT 100例如係用 作像素部之開關,TFT200例如係用作構成源極驅動器及閘 極驅動器(以下總稱為「驅動電路」)之TFT。 <1.5用於像素部之TFT之斷態電流> 圖6係表示圖1(a)及圖1(b)所示之TFT100之電晶體特性之 圖。圖6所示之電晶體特性係對通道長度為4 μηι且通道寬 度為9 μπι之TFT以及通道長度為6 μηι且通道寬度為9 μιη之 TFT進行測定而得之特性。
根據圖6可知,於通道長度為6 μηι之TFT中,在施加-15 V之閘極電壓之情形時,於源極/汲極電極間流動之斷態電 流為1 ρΑ/μιη以下。與此相對,於通道長度為4 μιη之TFT 162694.doc -21 · 201244112 中,斷態電流非常大,為數百ηΑ/μιη。如此一來,巧丁之 斷態電流因通道長度及通道寬度不同而大不相同。再者, 以下,斷態電流係指TFT為斷開狀態時於源極/汲極電極間 流動之電流除以通道寬度而得之值,即係指斷開狀態時於 每1 μπι之通道寬度中流動之電流。 因此,為了測定斷態電流而準備複數個通道長度及通道 寬度不同之TFT,針對各TFT測定斷態電流。斷態電流之 測定係針對所準備之各TFT向閘極電極施加_丨5 v電壓且向 源極/汲極電極間施加1 〇 V電壓而進行。 圖7係表示可用作本實施形態之液晶顯示裝置之像素部 之開關元件的TFT之通道長度及通道寬度之範圍之圖。具 體而言’圖7係表示於按照上述測定條件測定斷態電流時 斷態電流為1 ρΑ/μιη以下的TFT之通道長度及通道寬度之 範圍。該斷態電流之測定條件係假定將TFT用作液晶顯示 裝置之像素部之開關元件之情形而設的條件。 根據圖7可知’例如於通道長度為3 pm且通道寬度為4 μπι之TFT中’斷態電流為1 ρΑ/μπι以下。若將該種TFT用 作液晶顯示裝置之開關元件,則可抑制像素電容之信號電 塵降低。藉此,可將所顯示之圖像保持為高品質。 <1.6用於驅動電路之TFT之斷態電流> 圖8係表示可用作構成本實施形態之液晶顯示裝置之驅 動電路的TFT之通道長度及通道寬度之範圍之圖。與圖7之 情形相同’針對通道長度及通道寬度不同之複數個TFT向 閘極電極施加〇 V電壓且向源極/汲極電極間施加10 V電 162694.doc • 22· 201244112 壓,測定此時之斷態電流。圖8係表示以如上方式測定之 斷態電流為100 ρΑ/μηι以下之TFT之通道長度及通道寬度 之範圍。該測定條件係假定將TFT用作構成液晶顯示裝置 之驅動電路之TFT之情形而設的條件。 根據圖8可知’例如’通道長度為1〇 μιη且通道寬度為 100 μπι之TFT之斷態電流大於100 ρΑβ然而,不改變通道 長度而僅使通道寬度為10 μηΐ2 TFT之斷態電流為1〇〇 ρΑ/μηι以下。據此可知’由通道長度及通道寬度均為1〇 μιη之10個TFT並聯而成之電路之斷態電流為1〇〇 ρΑ以下。 因此,藉由利用將通道長度為1〇 μιη且通道寬度為1〇 μιηι 10個TFT並聯而成之電路來替換通道長度為1〇 μηι且通道 寬度為100 μηι之TFT ’可使斷態電流為10〇 ρΑ以下。 圖9(a)係通道長度為1〇 μη!且通道寬度為10〇 μιη之tft之 平面圖,圖9(b)係表示通道長度及通道寬度為10 μΙη<τρτ 並聯而成之電路之圖。圖9(a)所示之TFT係除了通道寬度 為100 μηι以外其他構成為周知的TFT,因此省略其說明。 於TFT並聯而成之電路中,如圖9(b)所示,形成有以橫 穿平行配置之閘極電極20之方式而延伸之通道層140。夾 著閘極電極20且於其左右通道層14〇上交替地形成有源極 電極160a及汲極電極160b。源極電極160a及汲極電極160b 形成為亦作為各自鄰接之TFT之源極電極160a及汲極電極 160b。以如上方式形成之各TFT係通道長度及通道寬度均 為10 μιη之TFT。關於1〇個TFT,藉由將閘極電極彼此間、 源極電極彼此間及汲極電極彼此間分別互相連接而形成的 162694.doc •23·
S 201244112 電路之斷態電流相較於通道長度為10 μΐη且通道寬度為l〇〇 μηι之TFT之斷態電流有所減少,為1 ρΑ/μπι以下》若使用 該種電路構成驅動液晶顯示裝置之像素部之驅動電路,可 降低驅動電路之消耗電力。 <1·7液晶顯示裝置之製造方法> 說明包括圖1(a)及圖1(b)所示之TFT 100以及圖3(a)及圖 3(b)所示之TFT200之液晶顯示裝置之製造方法。圖10〜圖 12係表示包括丁FT100、TFT200、輔助電容部、閘極電極 與源極電極之交叉部(以下稱為「交又部」)及閘極電極與 源極電極之接觸部(以下稱為「接觸部」)的液晶顯示裝置 之各製造步驟之步驟剖面圖。 於絕緣基板1 5上例如使用濺鍍法而依序地連續形成鈦膜 (未圖示)、鋁膜(未圖示)、鈦膜(未圖示),從而形成積層金 屬膜。繼而’於積層金屬膜之表面使用光微影法形成光阻 圖案(未圖示)。將光阻圖案作為遮罩,藉由濕式蝕刻法自 上方起依序蝕刻積層金屬膜。藉此,如圖1 〇(a)所示,形成 TFT100及TFT200之各閘極電極20及輔助電容部之下部電 極25。又,於交又部及接觸部均分別形成閘極電極2〇。 繼而,使用電漿化學氣相沈積法(Chemical Vapor Deposition :以下稱為「電漿CVD法」),以覆蓋包括閘極 電極20之絕緣基板15之整體之方式連續形成氮化矽膜(未 圖示)及氧化矽膜(未圖示),從而形成閘極絕緣膜3〇β藉 此,TFT100及TFT200之各閘極電極20、輔助電容部之下 部電極25以及交又部及接觸部之閘極電極2〇係藉由閘極絕 162694.doc •24· 201244112 緣膜30而覆蓋。 於閉極絕緣膜30之表面,使用DC濺鍍法而形成含有 姻、鎵、鋅及氧之IGZ0膜(未圖示)。IGZ0膜係使用將氧 化姻(In2〇3)、氧化鎵(Ga2〇3)及氧化辞(ZnO)分別以等莫耳 混合並燒結所得之乾材,且藉由直流(Direct Current,DC) 錢鍍法而形成。IGZ〇膜之膜厚為2〇〜2〇〇 nrn。 繼而’於IGZO膜之表面形成光阻圖案(未圖示),將光阻 圖案作為遮罩且藉由乾式蝕刻法蝕刻IGZO膜。藉此,如 圖⑻所示,以分別覆蓋TFT100、200之各閘極電極2〇之 方式形成島狀之通道層140、240。 以覆蓋包括通道層14〇、240之絕緣基板15之整體之方式 形成源極金屬膜(未圖示)^源極金屬膜包括使用濺鍍法連 續形成有鈦膜(未圖示)、鋁膜(未圖示)、鈦膜(未圖示)之積 層金屬膜》 繼而,使用光微影法,以於俯視時夾著各閘極電極之方 式形成光阻圖案(未圖示)。將光阻圖案作為遮罩,藉由濕 式姓刻法來触刻源極金屬膜。 藉此,如圖11所示,於TFT100中形成:源極電極16〇&, 其於俯視時係與閘極電極20之左上表面重疊,進而延伸至 左側之閘極絕緣膜30上;及汲極電極160b,其於俯視時係 與閘極電極20之右上表面重疊,進而延伸至右側之閘極絕 緣膜30上。於TFT200中形成:源極電極26〇a,其係以於俯 視時不與閘極電極2〇重疊之方式覆蓋通道層24〇之一端, 進而延伸至左側之閘極絕緣膜3〇上;及汲極電極26〇b,其 162694.doc •25- 201244112 係以於俯視時不與閘極電極2〇重疊之方式覆蓋通道層240 之另一端,進而延伸至右側之閘極絕緣膜3〇上。 又’於輔助電容部,以將閘極絕緣膜3〇夾於其間而覆蓋 下部電極25之方式形成上部電極266。於交叉部,以將閘 極絕緣膜30夾於其間而覆蓋閘極電極2〇之方式形成源極電 極160a。於接觸部’以將閘極絕緣膜3〇夾於其間而僅覆蓋 閘極電極20之一半之方式形成源極電極16〇a。 如圖12所示,以覆蓋包括源極電極16〇a、26〇a及汲極電 極160b、260b之絕緣基板15之整體之方式,使用電漿CVD 法形成鈍化膜70。鈍化膜70較佳為包括氧化矽膜。繼而, 於溫度為250〜350°C之大氣環境中進行〇·5〜2小時退火。藉 由退火而使氧自作為通道層140、240之IGZO層脫離,從 而於IGZO層内形成晶格缺陷《藉此,於適道層ι4〇以包圍 源極電極160a及汲極電極160b之方式分別形成低電阻區域 140b »於由2個低電阻區域140b所夾之通道層14〇之中央及 通道寬度方向之端部殘留高電阻區域140a。TFT200亦相 同,於通道層240以包圍源極電極260a及汲極電極260b之 方式分別形成低電阻區域240b。於由2個低電阻區域240b 所夾之通道層240之中央及通道寬度方向之端部殘留高電 阻區域240a。如此一來’高電阻區域14〇a、240a擴展至通 道層140、240之通道寬度方向之端部,因此於通道寬度方 向之端部流動之斷態電流降低。藉此可降低TFT100、200 之斷態電流。再者,退火並不限定於大氣環境中,亦可於 含氧環境中進行。 162694.doc -26 - 201244112 又,藉由進行退火,使氧自鈍化膜.70供給至通道層 140、240,藉由所供給之氧而修復IGZO層内之晶格缺 陷。藉此,IGZO層之電阻值提高,並且施加閘極電壓時 之閥值電壓之移位得到抑制,因此TFT100、200之可靠性 提1¾。 又’與IGZO層接觸之源極電極160a、260a及没極電極 160b ' 260b之鈦膜被氧化,從而於其表面形成氧化鈦層。 藉此’源極電極160a及汲極電極160b與通道層140之接觸 電阻值、以及源極電極260a及汲極電極260b與通道層240 之接觸電阻值降低。該情況於下述各TFT之製造方法中亦 相同,因此於下述各TFT之說明中予以省略。 繼而,藉由向鈍化膜70上滴下感光性樹脂而形成感光性 樹脂膜80。使用光微影法對接觸部上之感光性樹脂膜8〇進 行曝光顯影,開設到達閘極電極2〇之接觸孔90〇藉此,於 接觸孔90内,閘極電極20及源極電極i6〇a之表面露出。繼 而’使用濺鍍法’以覆蓋包括接觸孔9〇内之絕緣基板15之 整體之方式形成ITO等之透明金屬膜(未圖示繼而,蝕 刻透明金屬膜’於接觸孔9〇内殘留連接電極91。於接觸部 之接觸孔90内,閘極電極20與源極電極16〇a係藉由連接電 極91而電性連接。同時,於像素部之感光性樹脂膜上形成 像素電極(未圖示)。藉此,可簡化液晶顯示裝置之製造製 程。以如上方式可形成包括TFT1〇〇、TFT2〇〇、輔助電容 部、交叉部及接觸部之液晶顯示裝置。 再者,上述說明中,於接觸部,閘極電極2〇與源極電極 162694.doc •27- 201244112 160a電性連接,閘極電極2〇與汲極電極16扑亦可電性連 接。又,於交又部,係閘極電極20與源極電極160a交又, 但閘極電極20與汲極電極16叻亦可交又。該情況於下述各 TFT之製造方法中亦相同,因此於下述各TFT之說明中予 以省略。 < 1.8效果:> 根據第1實施形態,於TFT100中,高電阻區域14〇a、 240a不僅擴展至由源極電極16〇a、26〇a與汲極電極16〇b、 2 60b所夾之通道區域,還擴展至通道層14〇、24〇之通道寬 度方向之端部,因此於通道寬度方向之端部流動之斷態電 流降低。TFT200之情形亦相同,於通道寬度方向之端部流 動之斷態電流降低。藉此,可降低TFT1〇〇、2〇〇之斷態電 流。 於TFT200中’源極電極260a及沒極電極260b於俯視時不 與閘極電極20重疊’因此可減小分別藉由源極電極26〇&與 閘極電極20以及汲極電極260b與閘極電極20而形成之寄生 電容。藉此,可提高TFT200之動作速度。 於1個TFT之斷態電流大於特定值之情形時,藉由使斷 態電流小於特定值之通道長度及通道寬度之複數個TFT並 聯,可使斷態電流達到特定值以下。 藉由在形成純化膜70之後進行退火,可使氧自鈍化膜7〇 供給至通道層140、240,且藉由所供給之氧而修復IGZ〇 層内之晶格缺陷。藉此’ IGZO層之電阻值提高,並且因 閘極電壓應力引起之閥值電壓之移位得以抑制,因此 162694.doc •28- 201244112 TFT100、200之可靠性提高。 <2_第2實施形態〉 說明本發明之第2實施形態之液晶顯示裝置。本實施形 態之液晶顯示裝置包括2種TFT。因此,首先說明各TFT之 構成。 <2.1第3TFT之構成> 圖13 (a)係表示本實施形態之液晶顯示裝置中所包括之第 3底閘極型TFT300之構成之平面圖,圖13(b)係沿圖13(甸所 示之切割線C-C之第3底閘極型TFT300之剖面圖。圖13(3) 及圖13(b)所示之第3底閘極型TFT300亦稱為蝕刻阻止結構 之TFT。參照圖13(a)及圖13(b) ’說明第3底閘極型TFT300 之構成。於以下說明中,將第3底閘極型TFT300稱為 TFT300。再者,對於TFT300之構成要素中構成及配置與 圖1(a)及圖1(b)圖所示之TFT100之構成要素相同之構成要 素係附加相同或對應之參照符號而省略其說明。 形成於絕緣基板15上之閘極電極20、閘極絕緣膜3〇及通 道層340之構成及配置係與圖i(a)及圖i(b)所示之tftioo之 閘極電極20、閘極絕緣膜30及通道層14〇之構成及配置相 同,因此省略其等之說明。再者,形成於通道層34〇上之 低電阻區域340b及高電阻區域34〇a將於以下敍述。 以覆蓋通道層340以及未由通道層34〇覆蓋之閘極電極2〇 及閘極絕緣膜30之方式形成有膜厚為5〇〜4〇〇 nmi蝕刻阻 止層350。於蝕刻阻止層350上,於在俯視時與閘極電極2〇 之左上表面及右上表面重疊之位置分別開設有接觸孔 162694.doc •29· 201244112 355。钮刻阻止層350較佳為包括於退火時可向作為通道層 340之IGZO層供給氧而修復晶格缺陷之氧化矽膜。 於由2個接觸孔355所夾之蝕刻阻止層350之上表面,配 置有相隔特定之距離而分離之源極電極36〇a及汲極電極 360b。源極電極360a自由2個接觸孔355所夾之蝕刻阻止層 350之左上表面通過左側之接觸孔355而延伸至左側之蝕刻 阻止層350上,且利用接觸孔355而與通道層34〇之低電阻 區域340b電性連接。汲極電極36〇b自蝕刻阻止層35〇之右 上表面通過右側之接觸孔355而延伸至右側之蝕刻阻止層 350上’且利用接觸孔355而與通道層340之低電阻區域 340b電性連接。如此一來,源極電極36〇a及汲極電極36〇b 與圖1(a)及圖1(b)所示之TFT100之源極電極160a及汲極電 極160b不同’係延伸至蝕刻阻止層350上。再者,源極電 極360a及汲極電極360b亦係藉由積層金屬膜而構成,由於 積層金屬膜之構成係與源極電極160a及沒極電極16〇b相 同,因此省略其等之說明。 源極電極360a及汲極電極360b之寬度小於通道層340之 通道寬度。又’於通道層340上分別以包圍源極電極36〇a 及沒極電極360b之方式形成有低電阻區域340b。由2個低 電阻區域340b所夾之通道層340作為高電阻區域340a而殘 留。於該情形時’由於低電阻區域340b相較於蝕刻阻止層 350之端部而更深入至内侧,因此高電阻區域340a之長度 係以低電阻區域340b所深入之程度而短於蝕刻阻止層35〇 之長度。又’高電阻區域340a不僅擴展至由源極電極36〇a 162694.doc • 30- 201244112 與没極電極360b所夾之通道區域,還擴展至通道寬度方向 之端部。 進而’以覆蓋包括源極電極360a及没極電極360b之絕緣 基板15之整體之方式形成有鈍化膜鈍化膜7〇係與 TFT 100之情形相同,因此省略其說明。 於該種TFT300中,高電阻區域340a係擴展至通道層340 之通道寬度方向之端部,因此於通道寬度方向之端部流動 之斷態電流降低。藉此,可降低TFT300之斷態電流。該通 道寬度方向之端部之局電阻區域34〇a即便形成得較少,亦 具有降低斷態電流之效果。 又,源極電極360a之今部係配置為於俯視時與閘極電極 20之左上表面重疊’汲極電極36〇13之端部係配置為於俯視 時與閘極電極20之右上表面重疊。因此,若向閘極電極2〇 施加特定之電壓,則藉由來自閘極電極2〇之電場而於通道 層340之低電阻區域340.b形成高濃度電子層。藉由形成高 濃度電子層’源極電極360a及没極電極360b與通道層340 歐姆連接。再者,接觸孔355能以於俯視時至少一部分與 閘極電極20重疊之方式而開設。 <2·2第4TFT之構成〉 圖14(a)係表示本實施形態之液晶顯示裝置中所包括之第 4底閘極型TFT400之構成之平面圖,圖14(b)係沿圖14(句所 示之切割線D-D之第4底閘極型TFT400之剖面圖。圖i4(a) 及圖14(b)所示之第4底閘極型TFT4〇〇亦稱為蝕刻阻止結構 之TFT。參照圖Μ⑷及圖i4(b),說明TFT4〇〇之構成。於 162694.doc •31 · 201244112 以下說明中,將第4底閘極型TFT400稱為TFT400。再者, 對於TFT400之構成要素中構成及配置與圖1(a)及圖1(b)所 示之TFT1 00之構成要素相同之構成要素係附加相同或對應 之參照符號而省略其說明。 形成於絕緣基板15上之閘極電極20、閘極絕緣膜30及通 道層440之構成及配置係與圖1(a)及圖1(b)所示之TFT100之 閘極電極20、閘極絕緣膜30及通道層140之構成及配置相 同,因此省略其等之說明。再者,形成於通道層440上之 低電阻區域440b及高電阻區域440a將於以下敍述。 以覆蓋通道層440以及未由通道層440覆蓋之閘極電極20 及閘極絕緣膜30之方式形成有膜厚為50〜400 nm之钱刻阻 止層450。於蝕刻阻止層450上,以於俯視時不與閘極電極 20重疊之方式分別開設有到達通道層440上之一端及另一 端之2個接觸孔455。钱刻阻止層450較佳為包括於退火時 可向作為通道層440之IGZO層供給氧而修復晶格缺陷之氧 化矽膜。 於由2個接觸孔455所夾之蝕刻阻止層450之上表面,以 夾著閘極電極20之方式配置有左右分離之源極電極46〇a及 汲極電極460b。源極電極460a係自由2個接觸孔455所夾之 #刻阻止層450之左上表面通過左側之接觸孔455而延伸至 左側之蝕刻阻止層450上,且利用接觸孔455而與通道層 440之低電阻區域440b電性連接。汲極電極460b係自蝕刻 阻止層450之右上表面通過右側之接觸孔455而延伸至右側 之钮刻阻止層450上’且利用接觸孔455而與通道層44〇之 162694.doc -32· 201244112 低電阻區域440b電性連接。如此一來,源極電極460a及汲 極電極460b與圖3(a)及圖3(b)所示之TFT200之源極電極 260a及汲極電極260b不同,係延伸至蝕刻阻止層450上。 再者,源極電極460a及汲極電極460b亦係由積層金屬膜而 構成,由於積層金屬膜之構成係與TFT100之源極電極160a 及汲極電極160b相同,因此省略其等之說明。 源極電極460a及汲極電極460b之寬度小於通道層440之 通道寬度。又,於通道層440上,分別以包圍源極電極 460a及汲極電極460b之方式形成有低電阻區域440b。由2 個低電阻區域440b所夾之通道層440作為高電阻區域440a 而殘留。於該情形時,由於低電阻區域440b相較於蝕刻阻 止層450之端部而更深入至内側,因此高電阻區域440a之 長度係以低電阻區域440b深入之程度而短於蝕刻阻止層 450之長度。又,高電阻區域440a係以源極電極460a與汲 極電極460b之間之距離增長之程度而長於TFT300之高電阻 區域340a。又,高電阻區域440a不僅擴展至由源極電極 460a與汲極電極460b所夾之通道區域,還擴展至通道寬度 方向之端部。 進而,以覆蓋包括源極電極460a及汲極電極460b之絕緣 基板15之整體之方式形成有鈍化膜70。鈍化膜70係與 TFT100之情形相同,因此省略其說明。 於該種TFT400中,高電阻區域440a係擴展至通道層440 之通道寬度方向之端部,因此於通道寬度方向之端部流動 之斷態電流降低。藉此,可降低TFT400之斷態電流。該通 162694.doc •33· 201244112 道寬度方向之端部之高電阻區域440a即便形成得較少,亦 具有降低斷態電流之效果。 與TFT300之情形不同,在TFT400中,源極電極460a與 汲極電極460b之間之距離大於閘極電極20之長度。藉此, 於俯視時,源極電極46〇3及汲極電極460b分別不與閘極電 極20重疊,因此TFT400之寄生電容減小。 又,與TFT300之情形不同,在TFT400中,源極電極 460&及汲極電極460b於俯視時不與閘極電極20重疊。因 此,於TFT400中,與TFT200之情形相同,減小源極電極 460&及汲極電極460b與閘極電極20之間之間隔。藉此,通 道層440之低電阻區域440b延伸至閘極電極20之上方,因 此TFT400不會成為偏移狀態而正常動作。 <2.3用於驅動電路中之TFT之斷態電流> 圖15係表示可用作構成本實施形態之液晶顯示裝置之驅 動電路的TFT之通道長度及通道寬度之範圍之圖。按照與 第1實施形態中所說明之驅動電路所使用之TFT相同之測定 條件,針對通道長度及通道寬度不同之複數個TFT測定斷 態電流,求出斷態電流為100 ρΑ/μιη以下之通道長度及通 道寬度。 如圖15所示,於圖1(a)及圖1(b)所示之TFT 100中斷態電 流為100 ρΑ/μιη以下之範圍在TFT300中擴展至更短之通道 側。例如,於通道長度為10 μηι且通道寬度為100 μιη之 TFT100中,斷態電流大於100 ρΑ。然而,在與TFT100為 相同大小之TFT300中,斷態電流降低至100 ρΑ/μιη以下。 162694.doc • 34· 201244112 因此’即便並非如第1實施形態之情形般通道長度及通道 寬度為10 μιη之10個TFT100並聯,亦可僅利用1個TFT300 實現100 pA以之下斷態電流。如此一來,藉由使用TFT3〇〇 代替通道長度及通道寬度為1〇 μΙΠ2 10個TFT100並聯而成 之電路可減小電路面積,因此可使利用TFT300而構成之驅 動電路小型化。又,若可使驅動電路小型化,則可使液晶 面板窄邊緣化。 <2·4液晶顯示裝置之製造方法> 說明包括圖13(a)及圖13(b)所示之TFT300以及圖14(a)及 圖14(t>)所示之TFT400之液晶顯示裝置之製造方法。圖16〜 圖18係表示包括TFT3〇〇、TFT400、輔助電容部、交叉部 及接觸部之液晶顯示裝置之各製造步驟之步驟剖面圖。 圖16(a)所示之形成閘極電極20及下部電極25之步驟、形 成閘極絕緣膜30之步驟以及於閘極絕緣膜30上形成通道層 340、440之步驟係分別與圖i〇(a)所示之形成閘極電極2〇及 下部電極25之步驟、形成閘極絕緣膜30之步驟以及形成圖 10(b)所示之通道層14〇、240之步驟相同,因此省略其等之 說明。 於形成通道層340、440之後’使用電漿CVD法,以覆蓋 包括通道層340、440之絕緣基板15之整體之方式形成作為 餘刻阻止層350、450之氧化矽膜(未圖示)。氧化矽膜之膜 厚為40〜400 nm。繼而,於溫度為200〜350°C之大氣環境 中’進行0.5〜2小時退火。藉由退火,氧自氧化石夕膜供給 至構成通道層340、440之IGZO層,藉由所供給之氧而修 162694.doc -35- 201244112 復IGZO層内之晶格缺陷。藉此,IGZO層之電阻值提高, 並且因閘極電壓應力引起之閥值電壓冬移位得到抑制,因 此TFT3 00、400之可靠性提高。再者,形成氧化矽膜後之 退火亦可不於大氣環境中而於含氧環境中進行。又,在本 實施形態中’不僅於形成下述純化膜7〇後進行退火,還於 形成通道層340、440之後形成作為蝕刻阻止層35〇、450之 氧化石夕膜。因此,藉由在形成氧化矽膜後亦進行退火,可 更完全地進行IGZO膜内之晶格缺陷之修復。 將形成於氧化矽膜上之光阻圖案(未圖示)作為遮罩,藉 由乾式蝕刻法來蝕刻氧化矽膜。藉此,如圖16(b)所示,開 設TFT300之接觸孔355及TFT400之接觸孔455。TFT300之 接觸孔355係以到達閘極電極2〇之左上表面及右上表面上 之通道層340之方式而開設。TFT4〇〇之接觸孔455係以相較 於閘極電極20之左右側部進而到達外側之通道層44〇之方 式而開設。 蝕刻氧化矽膜時,於辅助電容部除去下部電極25上之氧 化矽膜。藉此,央於下部電極25與下述上部電極466之間 之絕緣膜僅成為閘極絕緣膜3〇,因此電容器之電容不會降 低。又,於交又部,在閘極絕緣膜3〇上殘留氧化矽膜。藉 此,夾於閘極電極20與下述源極電極36〇a之間之絕緣膜之 膜厚增大’藉由閘極電極2G與源極電極施而形成之寄生 電容減小。又’於接觸部亦除去氧化賴。藉此,於開設 用於連接㈣電極20與下㈣極電極·3之接觸孔9〇時, 可縮短蝕刻時間。 162694.doc -36* 201244112 於包括接觸孔355、455内之蝕刻阻止層350、450上形成 源極金屬膜(未圖示)。源極金屬膜包括使用濺鍍法而連續 形成有鈦膜、鋁膜、鈦膜之積層金屬膜。繼而,使用光微 影法,以於俯視時夾著閘極電極20之方式形成光阻圖案 (未圖示)。將光阻圖案作為遮罩,藉由濕式蝕刻法而蝕刻 源極金屬膜。藉此,如圖17所示,形成源極電極360a、 460a及;及極電極360b、460b。 於形成源極電極360a、460a及汲極電極360b、460b時, 通道層340、440之表面係分別藉由蝕刻阻止層35〇、45〇而 覆蓋。藉此,即便藉由濕式蝕刻法而蝕刻源極金屬膜,通 道層340、440亦不會受到損傷。又,於利用乾式蝕刻法代 替濕式蝕刻法來蝕刻源極金屬膜之情形時,通道層34〇、 440之表面亦不會直接暴露於電漿中,因此通道層34〇、 440不易因電漿而引起損傷。因此,於任一情形時均可降 低TFT300、400之斷態電流。 於TFT300中,源極電極360a於俯視時係與閘極電極2〇之 左上表面重疊,且自中央之蝕刻阻止層35〇之左上表面延 伸至左側之蝕刻阻止層3 5 0上,並經由接觸孔3 5 5而與通道 層340電性連接。汲極電極360b於俯視時係與閘極電極2〇 之右上表面重疊’且自中央之蝕刻阻止層35〇之右上表面 延伸至右側之蝕刻阻止層350上’並經由接觸·孔355而與通 道層340電性連接。 於丁FT400中,源極電極460a於俯視時不與閘極電極2〇之 左上表面重疊,且自中央之钱刻阻止層45〇之左上表面延 162694.doc •37· 201244112 伸至左側之蝕刻阻止層450上,並經由接觸孔455而與通道 層440電性連接。汲極電極460b於俯視時不與時閘極電極 20之右上表面重疊,且自中央之姓刻阻止層々μ之右上表 面延伸至右側之蝕刻阻止層450上,並經由接觸孔455而與 通道層440電性連接。 又,於辅助電容部,以將閘極絕緣膜3 〇夾於其間而覆蓋 下部電極25之方式形成上部電極466。於交又部,以將閉 極絕緣膜30及蝕刻阻止層350夾於其間而覆蓋閘極電極2〇 之方式形成源極電極360a。於接觸部,以將閘極絕緣膜3〇 夾於其間而覆蓋閘極電極20之一半之方式形成源極電極 360a 〇 如圖18所示’以覆蓋包括源極電極360a、460a及汲極電 極3 60b、460b之絕緣基板15之整體之方式形成包括氧化石夕 膜之鈍化膜70。鈍化膜70與TFT100之情形相同,因此附加 相同之參照符號而省略其等之說明。 繼而,於溫度為200〜300eC之大氣環境中進行〇.5〜2小時 退火。於本實施形態中’藉由在形成作為姓刻阻止層 350、450之氧化矽膜之後進行退火而修復IGZO膜内之晶 格缺陷。因此,使純化膜70形成後之退火之溫度低於第1 實施形態之退火之溫度。 藉由退火,低電阻區域340b、440b以相較於敍刻阻止層 350、450之端部而更深入至内側之方式形成。其結果為, 於TFT300中,在由2個低電阻區域340b所夹之通道層340之 中央及通道寬度方向之端部殘留高電阻區域340a。於 I62694.doc • 38 - 201244112 TFT400中,在由2個低電阻區域440b所夾之通道層44〇之中 央及通道寬度方向之端部殘留高電阻區域44〇a。如此一 來,高電阻區域340a、440a不僅擴展至分別由源極電極 3 60a與汲極電極3 60b以及源極電極460a與汲極電極46〇b所 夾之通道區域,還擴展至通道層34〇之通道寬度方向之端 部以及通道層440之通道寬度方向之端部。藉此,於通道 寬度方向之端部流動之斷態電流降低,因此可降低 TFT300、400之斷態電流。 又,藉由進行退火,氧自鈍化膜70供給至構成通道層 3 40、440之IGZO層。藉此’ IGZO層之電阻值提高,並且 因閘極電壓應力引起之閥值電壓之移位得到抑制,因此 TFT300、400之可靠性提高。再者,與第丨實施形態之情形 相同,亦可以溫度250〜35(TC進行退火。於該情形時,可 更完全地進行IGZO層内之晶格缺陷之修復。 繼而,在形成於鈍化膜70上之感光性樹脂膜8〇上開設接 觸孔90之後形成透明金屬膜(未圖示)而於接觸孔内連接 閘極電極20與源極電極360a之步驟係與第!實施形態之情 形相同。因此,對於與圖12所示之構成要件相同之構成要 件係附加相同之參照符號而省略其說明。以如上方式形成 包括TFT300、TFT400、輔助電容部、接觸部及交叉部之 液晶顯示裝置。 <2.5效果> 根據第2實施形態’不僅會實現與第丨實施形態相同之效 果還會產生如下特有之效果。不僅於形成鈍化膜後進 162694.doc •39· 201244112 行退火,進而於形成作為蝕刻阻止層35〇、45〇之氧化矽膜 之後亦進行退火。藉此,氧自氧化矽膜供給至IGZ0層, 從而可更完全地進行IGZO層内之晶格缺陷之修復。 又,藉由將退火分成2次進行,能以相較於第丨實施形態 之情形時之溫度更低之溫度來進行鈍化膜7〇形成後所進行 之退火。若退火溫度降低’則退火引起之絕緣基板15之收 縮不均會減少《藉此可減小對準裕度,因此可減小各層間 之設計裕度。其結果為,於TFT3〇〇t,源極電極36〇a及汲 極電極360b與閘極電極2〇之重疊量減少,因此可減小寄生 電容。又’於TFT400中亦因為相同的理由使得通道層440 之低電阻區域440b與閘極電極2〇之重疊量減少,因此可減 小寄生電容。於如本實施形態般在形成作為蝕刻阻止層 350、45 0之氧化矽膜之後以及在形成鈍化膜7〇之後進行退 火之情形時’較佳為以相較於氧化矽膜形成後之退火更低 之溫度進行鈍化膜70形成後之退火。然而,亦可以與氧化 石夕膜形成後之退火相同之溫度來進行鈍化膜7〇形成後之退 火。 又’於閘極電極20與源極電極360a之交叉部,作為由閘 極電極20與源極電極360a所夾之絕緣膜,不僅使用閘極絕 緣膜30,還使用钱刻阻止層350,藉此可減小交又部之寄 生電容。藉此,施加至閘極電極20之信號電壓與施加至源 極電極360a之信號電壓不易互相影響。 <3·第3實施形態> 說明本發明之第3實施形態之液晶顯示裝置。本實施形 162694.doc • 40· 201244112 態之液晶顯示裝置包括2種TFT。因此,首先說明各TFT之 構成。 <3.1第5TFT之構成〉 圖19(a)係表示本實施形態之液晶顯示裝置中所包括之第 5底閘極型TFT500之構成之平面圖,圖19(b)係沿圖19(a)所 示之切割線E-E之第5底閘極型TFT500之剖面圖。圖I9(a) 及圖19(b)所示之第5底閘極型TFT500亦稱為底部接觸結構 之TFT。參照圖19(a)及圖19(b),說明第5底閘極型TFT500 之構成。於以下說明中,將第5底閘極型TFT500稱為 TFT50(^再者’對於TFT500之構成要素中構成及配置與 圖1(a)及圖1(b)所示之TFT100之構成要素相同之構成要素 係附加相同或對應之參照符號而省略其說明。 形成於絕緣基板15上之閘極電極20及閘極絕緣膜30之構 成及配置係與圖1(a)及圖1(b)所示之TFT100之閘極電極20 及閘極絕緣膜3 0之構成及配置相同,因此省略其等之說 明。 於閘極絕緣膜30上相隔特定之距離而配置有左右分離之 源極電極560a及汲極電極560t^源極電極560a於俯視時係 與閘極電極20之左上表面重疊,進而延伸至左側之閘極絕 緣膜30上。没極電極560b於俯視時係與閘極電極2〇之右上 表面重疊,進而延伸至右側之閘極絕緣膜3〇上。再者,構 成源極電極560a及汲極電極560b之積層金屬膜所包括之金 屬膜之種類及其膜厚與TFT100之情形相同,因此省略其等 之說明。
162694.doc • 41- S 201244112 於由源極電極560a與汲極電極560b所夾之閘極絕緣膜3〇 上之區域形成有包括IGZO層之通道層540。通道層540之 一端係延伸至源極電極560a之上表面,另一端係延伸至没 極電極560b之上表面,且分別與源極電極560a及;及極電極 560b之上表面電性連接。 源極電極56〇3及汲極電極560b之寬度小於通道層540之 通道寬度。又’於通道層540上以包圍源極電極560a及汲 極電極560b之方式分別形成有低電阻區域540b »由2個低 電阻區域540b所夾之通道層540作為高電阻區域54〇a而殘 留。於該情形時,高電阻區域540a不僅擴展至由源極電極 560a與汲極電極560b所夾之通道區域,還擴展至通道寬度 方向之端部。 進而’以覆蓋包括源極電極560a、沒極電極560b及通道 層540之絕緣基板15之整體之方式形成有鈍化膜7〇0鈍化 膜70係與TFT 100之情形相同,因此省略其說明。 於該種TFT500中’高電阻區域540a係擴展至通道層54〇 之通道寬度方向之端部,因此於通道寬度方向之端部流動 之斷態電流降低。藉此,可降低TFT500之斷態電流。該通 道寬度方向之端部之高電阻區域540a即便形成得較少,亦 具有降低斷態電流之效果。 又’源極電極560a之端部係配置為於俯視時與閘極電極 20之左上表面重疊,汲極電極560b之端部係配置為於俯視 時與閘極電極20之右上表面重疊。因此,若向閘極電極2〇 施加特定之電壓,則藉由來自閘極電極20之電場而於通道 162694.doc •42· 201244112 層540之低電阻區域540b形成高濃度電子層。藉由形成高 濃度電子層,源極電極56〇3及汲極電極560b與通道層540 歐姆連接。 <3.2第6TFT之構成〉 圖20(a)係表示本實施形態之液晶顯示裝置中所包括之第 6底閘極型TFT600之構成之平面圖,圖20(b)係沿圖20(a)所 示之切割線F-F之第6底閘極型TFT600之剖面圖。圖20(a) 及圖20(b)所示之第6底閘極型TFT600亦稱為底部接觸結構 之TFT。參照圖20(a)及圖20(b),說明第6底閘極型TFT600 之構成。於以下說明中,將第6底閘極型TFT600稱為 TFT600。再者,對於TFT600之構成要素中構成及配置與 TFT 100之構成要素相同者係附加相同或對應之參照符號而 省略其說明。 形成於絕緣基板1 5上之閘極電極20及閘極絕緣膜30之構 成及配置係與圖1(a)及圖1(b)所示之TFT1 00之閘極電極20 及閘極絕緣膜30之構成及配置相同,因此省略其等之說 明。 於閘極絕緣膜30上相隔特定之距離而配置有左右分離之 源極電極660a及汲極電極660b。與TFT500之情形不同,源 極電極660a於俯視時係自閘極電極20之左側部之外側進而 延伸至左側之閘極絕緣膜30上。汲極電極660b於俯視時係 自閘極電極20之右側部之外側進而延伸至右側之閘極絕緣 膜30上。如此一來,源極電極660a及没極電極660b係形成 為於俯視時不與閘極電極20重疊。再者,構成源極電極 162694.doc •43· 201244112 660a及汲極電極660b之積層金屬膜所包括之金屬膜之種類 及其膜厚與TFT100之情形相同,因此省略其等之說明。 於由源極電極660a與汲極電極660b所夾之閘極絕緣膜30 上之區域形成有包括IGZO層之通道層640。通道層640之 一端係延伸至源極電極660a之上表面,另一端係延伸至汲 極電極660b之上表面,且分別與源極電極66〇3及汲極電極 66Ob之上表面電性連接。 源極電極660a及汲極電極660b之寬度小於通道層640之 通道寬度。又,於通道層640上以包圍源極電極660a及汲 極電極660b之方式分別形成有低電阻區域640b。由2個低 電阻區域640b所夾之通道層640作為高電阻區域640a而殘 留。於該情形時,高電阻區域640a係以源極電極660a與汲 極電極660b之間之距離增長之程度而長於TFT500之高電阻 區域540a。又,高電阻區域640a不僅擴展至由源極電極 660a與汲極電極660b所夾之通道區域,還擴展至通道寬度 方向之端部。 進而,以覆蓋包括源極電極660a、汲極電極660b及通道 層640之絕緣基板15之整體之方式形成有鈍化膜70。鈍化 膜70係與TFT100之情形相同,因此省略其說明。 於該種TFT600中,高電阻區域640a係擴展至通道層640 之通道寬度方向之端部,因此於通道寬度方向之端部流動 之斷態電流降低。藉此,可降低TFT600之斷態電流。該通 道寬度方向之端部之高電阻區域640a即便形成得較少,亦 具有降低斷態電流之效果。 162694.doc -44 - 201244112 於TFT600中,與TFT500之情形不同,源極電極660a與 汲極電極660b之間之距離長於閘極電極20之長度。藉此, 在俯視時源極電極660a及汲極電極660b分別不與閘極電極 20重疊,因此TFT600之寄生電容減小。 又,與TFT500之情形不同,在TFT600中,源極電極 660a及汲極電極660b於俯視時不與閘極電極20重疊。因 此,於TFT600中,與TFT200之情形時相同,減小源極電 極660a及汲極電極660b與閘極‘電極20之間之間隔。藉此, 由於通道層640之低電阻區域640b係延伸至閘極電極20之 上方,因此TFT600不會成為偏移狀態而正常動作。 <3.3液晶顯示裝置之製造方法〉 說明包括圖19(a)及圖19(b)所示之TFT500以及圖20(a)及 圖20(b)所示之TFT600之液晶顯示裝置之製造方法。圖21 及圖22係表示包括TFT500、TFT600、辅助電容部、交叉 部及接觸部的液晶顯示裝置之各製造步驟之步驟剖面圖。 如圖21(a)所示,形成閘極電極20及下部電極25之步驟以 及形成閘極絕緣膜30之步驟係分別與形成圖10(a)所示之閘 極電極20及下部電極25之步驟以及形成閘極絕緣膜30之步 驟相同,因此省略其等之說明。 於閘極絕緣膜30上形成源極金屬膜(未圖示)。源極金屬 膜包括使用濺鍍法而連續形成有鈦膜、鋁膜、鈦膜之積層 金屬膜。 繼而,使用光微影法,以於俯視時夾著閘極電極20之方 式形成光阻圖案(未圖示)。將光阻圖案作為遮罩,藉由濕
162694.doc -45· E 201244112 式姓刻法來蝕刻源極金屬膜。 藉此’如圖21(a)所示,於TFT500中形成:源極電極 560a’其於俯視時係與閘極電極2〇之左上表面重疊,進而 延伸至左側之閘極絕緣膜3〇上;及汲極電極560b,其於俯 視時與閘極電極20之左上表面重疊,進而延伸至右側之閘 極絕緣膜30上。MTFT600中形成:源極電極660a,其於俯 視時係自閘極電極20之左側部之外側進而延伸至左側之閘 極絕緣膜30上;及沒極電極660b,其於俯視時係自閘極電 極20之右側部之外側進而延伸至右側之閘極絕緣膜3〇上。 又’於辅助電容部,以將閘極絕緣膜30夾於其間而覆蓋 下部電極25之方式形成上部電極666。於交又部,以將閘 極絕緣膜30夾於其間而覆蓋閘極電極2〇之方式形成源極電 極560a。於接觸部,以將閘極絕緣膜3〇夾於其間而僅覆蓋 閘極電極20之一半之方式形成源極電極56〇a。 如圖21(b)所示,以覆蓋包括源極電極560a、660a及汲極 電極560b、660b之絕緣基板15之整體之方式,使用 DC(Direct Current)濺鍍法而形成包括銦、鎵、鋅及氧之 IGZ0膜(未圖示)。所形成之IGZO膜之膜厚為20〜200 nm。 繼而’於IGZO膜之表面形成光阻圖案(未圖示),將光阻 圖案作為遮罩而藉由乾式蝕刻法來蝕刻IGZ〇膜。藉此, 如圖21(b)所示,於TFT500中,在由源極電極560a與汲極 電極560b所夾之閘極絕緣膜3〇上之區域形成包括IGZ〇層 之通道層540。通道層540之一端係延伸至源極電極56〇a之 上表面’另一端係延伸至汲極電極56〇1)之上表面,且分別 I62694.doc •46· 201244112 與源極電極56(^及汲極電極560b電性連接。又,於TFT600 中,在由源極電極660a與汲極電極660b所夾之閘極絕緣膜 30上之區域形成包括IGZO層之通道層640。通道層640之 一端係延伸至源極電極660a之上表面,另一端係延伸至汲 極電極660b之上表面,且分別與源極電極660a及汲極電極 660b電性連接。 如圖22所示,使用電漿CVD法,以覆蓋整個絕緣基板15 之方式形成鈍化膜70。形成鈍化膜70之步驟與第1實施形 態之情形相同,因此省略其說明。繼而,於溫度為 250〜3 5 0°C之大氣環境中進行0.5〜2小時退火。藉由進行退 火而於TFT500之源極電極560a及汲極電極560b之附近之通 道層540上形成低電阻區域540b,且於TFT600之源極電極 660a及汲極電極660b之附近之通道層640上形成低電阻區 域640b。其結果為,於TFT500中,在由2個低電阻區域 540b所夾之通道層540之中央及通道寬度方向之端部殘留 高電阻區域540a。於TFT600中,在由2個低電阻區域640b 所夾之通道層640之中央及通道寬度方向之端部殘留高電 阻區域640a。如此一來,高電阻區域540a、640a不僅擴展 至分別由源極電極560a與汲極電極560b以及源極電極660a 與汲極電極660b所夾之通道區域,還擴展至通道層540之 通道寬度方向之端部以及通道層640之通道寬度方向之端 部。藉此,於通道寬度方向之端部流動之斷態電流降低, 因此可降低TFT500、600之斷態電流。 又,藉由進行退火,氧自鈍化膜70供給至通道層540、 162694.doc -47- 201244112 640之IGZO層。藉此,與第1實施形態之情形相同,IGZO 層之電阻值提高,並且因閘極電壓應力引起之閥值電壓之 移位得到抑制,因此TFT5 00、600之可靠性提高。 如圖22所示’在形成於鈍化膜70上之感光性樹脂膜80上 開設接觸孔90之後’形成透明金屬膜(未圖示),於接觸孔 90内連接閘極電極20與源極電極560a。該等步驟與第1實 施形態之步驟相同。因此,對於圖22所示之構成要件中與 圖12所示之構成要件相同之構成要件係附加相同之參照符 號而省略其說明。以如上方式形成包括TFT5〇〇、 TFT600、輔助電容部、接觸部及交叉部之液晶顯示裝置。 < 3.4效果> 本實施形態之效果與第1實施形態之效果相同,因此省 略說明。 <4.第4實施形態> 說明本發明之第4實施形態之液晶顯示裝置。本實施形 態之液晶顯示裝置包括2種TFT。因此,首先說明各TFT之 構成。 <4·1第7TFT之構成〉 圖23(a)係表示本實施形態之液晶顯示裝置中所包括之第 7底閘極型TFT700之構成之平面圖,圖23(b)係沿圖23(昀所 示之切割線G-G之第7底閘極型TFT700之剖面圖。圖23(a) 及圖23(b)所示之第7底閘極型TFT7〇〇亦稱為包括層間絕緣 層之底部接觸結構之TFT。參照圖23(a)及圖23(b),說明第 7底閘極型TFT700之構成。於以下說明中,將第7底閘極型 162694.doc -48* 201244112 TFT700稱為TFT700。再者,對於TFT700之構成要素中構 成及配置與圖1(a)及圖1(b)所示之TFT 100之構成要素相同 之構成要素係附加相同或對應之參照符號而省略其說明。 形成於絕緣基板15上之閘極電極20及閘極絕緣膜30之構 成及配置係與圖1(a)及圖1(b)所示之TFT100之閘極電極20 及閘極絕緣膜30之構成及配置相同,因此省略其等之說 明。 於閘極絕緣膜30上,相隔特定之距離而配置有左右分離 之源極電極760a及汲極電極760b。源極電極760a於俯視時 係與閘極電極20之左上表面重疊,進而延伸至左側之閘極 絕緣膜30上。沒極電極760b於俯視時係與閘極電極20之右 上表面重疊,進而延伸至右側之閘極絕緣膜3〇上。再者, 構成源極電極760a&汲極電極760b之積層金屬膜中所包括 之金屬膜之種類及其膜厚係與TFT100之情形相同,因此省 略其等之說明。 以覆蓋除由源極電極760a與汲極電極760b所夾之區域之 外的通道層740上、以及未由通道層740覆蓋之閘極電極2〇 上之方式,形成有膜厚為5〇~400 nm之層間絕緣層750。層 間絕緣層750較佳為包括於退火時可向作為通道層74〇之 IGZO層供給氧而修復晶格缺陷之氧化矽膜。 在層間絕緣層750上’於在俯視時一部分與閘極電極2〇 之左上表面及右上表面重疊之位置,分別開設有到達源極 電極760a及汲極電極760b之2個接觸孔755。 於由源極電極760a與没極電極760b所夾之閘極絕緣膜30 162694.doc • 49· 201244112 上之區域形成有通道層740。通道層740之一端係於左側之 接觸孔755内與源極電極760a電性連接,進而延伸至接觸 孔755之左側之層間絕緣層750之上表面。通道層74〇之另 一端係於右側之接觸孔755内與汲極電極760b電性連接, 進而延伸至接觸孔755之右側之層間絕緣層75〇之上表面。 又’在形成於源極電極760a與汲極電極760b之間之通道 層740中的、源極電極760a及汲極電極76〇b之兩端部附近 分別形成低電阻區域740b,由2個低電阻區域74〇b所炎之 區域作為尚電阻區域740a而殘留。於該情形時,源極電極 760a及汲極電極760b之寬度小於通道層740之通道寬度, 因此兩電阻區域740a不僅擴展至由源極電極76〇a與汲極電 極760b所夾之通道區域,還擴展至通道寬度方向之端部。 進而,以覆蓋包括通道層740之絕緣基板15之整體之方 式形成有鈍化膜70 »鈍化膜70係與TFT 100之情形相同,因 此省略其說明。 於該種TFT700中,高電阻區域740&係擴展至通道層74〇 之通道寬度方向之端部,因此於通道寬度方向之端部流動 之斷態電流減少。藉此,可降低TFT700之斷態電流。該通 道寬度方向之端部之高電阻區域74〇a即便形成得較少,亦 具有降低斷態電流之效果。 又’源極電極760a之端部係配置為於俯視時與閘極電極 20之左上表面重疊’汲極電極76〇1)之端部係配置為於俯視 時與閘極電極20之右上表面重疊。因此,若向閘極電極2〇 施加特定之電壓’則藉由來自閘極電極2〇之電場而於通道 162694.doc 201244112 層740之低電阻區域740b形成高濃度電子層。藉由形成高 濃度電子層,源極電極760a及汲極電極760b與通道層740 歐姆連接。 <4.2 第 8TFT> 圖24(a)係表示本實施形態之液晶顯示裝置中所包括之第 8底閘極型TFT800之構成之平面圖,圖24(b)係沿圖24(a)所 示之切割線H-H之第8底閘極型TFT800之剖面圖。圖24(a) 及圖24(b)所示之第8底閘極型TFT800亦稱為包括層間絕緣 層之底部接觸結構之TFT。參照圖24(a)及圖24(b),說明第 8底閘極型TFT800之構成。於以下說明中,將第8底閘極型 TFT800稱為TFT800。再者,對於TFT800之構成要素中構 成及配置係與TFT1 00之構成要素相同之構成要素係附加相 同或對應之參照符號而省略其說明。 形成於絕緣基板15上之閘極電極20及閘極絕緣膜30之構 成及配置係與圖1(a)及圖1(b)所示之TFT 100之閘極電極20 及閘極絕緣膜30之構成及配置相同,因此省略其等之說 明。 於閘極絕緣膜3 0上相隔特定之距離而配置有左右分離之 源極電極860a及汲極電極860b。源極電極860a於俯視時係 自閘極電極20之左側部之外側進而延伸至左側之閘極絕緣 膜30上。汲極電極860b於俯視時係自閘極電極20之右側部 之外側進而延伸至右側之閘極絕緣膜30上。如此一來,源 極電極860a及汲極電極860b係形成為於俯視時不與閘極電 極20重疊。再者,構成源極電極860a及汲極電極860b之積 162694.doc -51 · 201244112 層金屬膜中所包括之金屬膜之種類及其膜厚係與TFT 100之 情形相同,因此省略其等之說明。 以覆蓋由源極電極860a與汲極電極860b所夾之區域、以 及源極電極860a及汲極電極860b之方式,形成有膜厚為 50〜400 nm之層間絕緣層850。在層間絕緣層850上,於在 俯視時不與閘極電極20重疊之位置分別開設有到達源極電 極860a及汲極電極860b之接觸孔855。層間絕緣層850較佳 為包括於退火時可向作為通道層840之IGZO層供給氧而修 復晶格缺陷之氧化矽膜。 於由源極電極860a與汲極電極860b所夾之層間絕緣層 850上之區域形成有通道層840。通道層840之一端係於左 側之接觸孔855内與源極電極860a電性連接,進而通過接 觸孔855延伸至左側之層間絕緣層850上。通道層840之另 一端係於右側之接觸孔855内與汲極電極860b電性連接, 進而通過接觸孔855延伸至右側之層間絕緣層850上。 源極電極860a及汲極電極860b之寬度小於通道層840之 通道寬度。又,於通道層840上,分別形成有包圍源極電 極860a及汲極電極860b之低電阻區域840b。由2個低電阻 區域840b所夾之通道層840作為高電阻區域840a而殘留。 於該情形時,南電阻區域8 4 0 a係以源極電極8 6 0 a與 >及極電 極860b之間之距離增長之程度而長於TFT700之高電阻區域 740a。又,高電阻區域840a不僅擴展至由源極電極860a與 汲極電極860b所夾之通道區域,還擴展至通道寬度方向之 端部。 162694.doc •52· 201244112 進而,以覆蓋包括源極電極860a、汲極電極860b及通道 層之絕緣基板15之整體之方式形成有鈍化膜70。鈍化膜70 係與TFT100之情形相同,因此省略其等之說明。 於該種TFT800中,高電阻區域840a係擴展至通道層840 之通道寬度方向之端部,因此於通道寬度方向之端部流動 之斷態電流減少。藉此,可降低TFT800之斷態電流。該通 道寬度方向之端部之高電阻區域840a即便形成得較少,亦 具有降低斷態電流之效果。 於TFT800中,與TFT700之情形不同,源極電極860a與 汲極電極860b之間之距離長於閘極電極20之長度。藉此, 在俯視時源極電極860a及汲極電極860b分別不與閘極電極 20重疊,因此TFT800之寄生電容減小。 又,與TFT700之情形不同,在TFT800中,源極電極 860a及汲極電極860b於俯視時不與閘極電極20重疊。因 此,於TFT800中,與TFT200之情形相同,減小源極電極 860a及汲極電極860b與閘極電極20之間之間隔。藉此,通 道層840之低電阻區域840b係延伸至閘極電極20之上方, 因此TFT800不會成為偏移狀態而正常動作。 <4.3液晶顯示裝置之製造方法> 說明包括圖23(a)及圖23(b)所示之TFT700以及圖24(a)及 圖24(b)所示之TFT800之液晶顯示裝置之製造方法。圖25〜 圖27係表示包括TFT700、TFT800、輔助電容部、交叉部 及接觸部的液晶顯示裝置之各製造步驟之步驟剖面圖。 如圖25(a)所示,形成閘極電極20及下部電極25之步驟以
162694.doc -53- S 201244112 及形成閘極絕緣膜30之步驟係分別與形成圖1〇(甸所示之閘 極電極2 0及下部電極2 5之步驟以及形成閘極絕緣膜3 〇之步 驟相同,因此省略其等之說明。 繼而,於閘極絕緣膜3〇上形成源極金屬膜(未圖示)。源 極金屬膜包括使用濺鍍法而連續形成有鈦膜、鋁膜、鈦膜 之積層金屬膜。 繼而,使用光微影法,以於俯視時夾著閘極電極之方式 形成光阻圖案(未圖示)。將光阻圖案作為遮罩,藉由濕式 姓刻法而姓刻源極金屬膜。 藉此,如圖25(a)所示,於TFT7〇〇中形成:源極電極 760a,其於俯視時係與閘極電極2〇之左上表面重疊,進而 延伸至左側之閘極絕緣膜30上;及汲極電極76〇b,其於俯 視時係與閘極電極20之右上表面重疊,進而延伸至右側之 閘極絕緣膜30上。於TFT800中形成:源極電極86〇&,其於 俯視時係自閘極電極20之左側部之外側進而延伸至左側之 閘極絕緣膜30上;及汲極電極860b,其於俯視時係自閘極 電極20之右側部之外側進而延伸至右側之閘極絕緣膜 上0 使用電漿CVD法,以覆蓋包括源極電極76〇a、86〇a及沒 極電極760b、860b之絕緣基板15之整體之方式,形成作為 層間絕緣層750、850且膜厚為40〜400 nm之氧化矽膜(未圖 示)。 繼而’將形成於氧化矽膜上之光阻圖案(未圖示)作為遮 罩’藉由乾式蝕刻法而蝕刻氧化矽膜。形成層間絕緣層 162694.doc • 54 · 201244112 750、850,並且於構成TFT700之層間絕緣層750上開設接 觸孔755,且於構成TFT800之層間絕緣層850上開設接觸孔 855。藉此,如圖25(b)所示,TFT700之接觸孔755分別到 達閘極電極20之左上表面及右上表面上之源極電極760a及 汲極電極760b。TFT800之接觸孔855分別到達相較於閘極 電極20之左側部為更外側之源極電極860a、以及相較於右 側部為更外側之汲極電極860b。 以覆蓋包括源極電極760a、860a及汲極電極760b、760b 之絕緣基板15之整體之方式,使用DC濺鍍法而形成IGZO 膜(未圖示)。繼而,於IGZO膜上形成光阻圖案(未圖示)。 將光阻圖案作為遮罩而對IGZO膜進行乾式蝕刻,形成作 為通道層740、840之IGZO層。藉此,如圖26所示,於由 源極電極760a與汲極電極760b所夾之閘極絕緣膜30上之區 域、以及由源極電極860a與汲極電極860b所夾之層間絕緣 層850上之區域,分別形成作為通道層740、840之IGZO 層0 於TFT700中,通道層740之一端係於左側之接觸孔755 内與源極電極760a電性連接,進而延伸至接觸孔755之左 側之層間絕緣層750上。通道層740之另一端係於右側之接 觸孔755内與汲極電極760b電性連接,進而延伸至接觸孔 755之右側之層間絕緣層750上。又,於TFT800中,通道層 840之一端係於左側之接觸孔855内與源極電極860a電性連 接,進而延伸至接觸孔855之左側之層間絕緣層850上。通 道層840之另一端係於右側之接觸孔855内與汲極電極860b 162694.doc •55· 201244112 電性連接,進而延伸至接觸孔855之右側之層間絕緣層85〇 上0 如圖27所示’使用電漿CVD法,以覆蓋整個絕緣基板15 之方式形成包括氧化矽膜之鈍化膜70。形成鈍化膜7〇之步 驟係與第1實施形態之情形相同,因此省略其說明。 繼而’於溫度為2 5 0〜3 5 0 °C之大氣環境中進行〇 · 5〜2小時 退火。藉由進行退火而於源極電極760a及没極電極76〇b之 附近之通道層740上形成低電阻區域740b,且於源極電極 860a及汲極電極860b之附近之通道層840上形成低電阻區 域840b。其結果為’於TFT700中,在由2個低電阻區域 740b所夾之通道層740之中央及通道寬度方向之端部殘留 高電阻區域740a。於TFT800中,在由2個低電阻區域84〇b 所夾之通道層840之中央及通道寬度方向之端部殘留高電 阻區域840a ^如此一來,高電阻區域74〇a、74〇3不僅擴展 至分別由源極電極760a與沒極電極760b以及源極電極86〇a 與汲極電極860b所夾之通道區域,還擴展至通道層74〇之 通道寬度方向之端部以及通道層84〇之通道寬度方向之端 部。藉此’於通道寬度方向之端部流動之斷態電流降低, 因此可降低TFT700、800之斷態電流。 又,藉由進行退火’氧自鈍化膜7〇供給至通道層74〇、 840之IGZO層。藉此,與第1實施形態之情形相同,igz〇 層之電阻值提高,並且因閘極電壓應力引起之閥值電壓之 移位得到抑制,因此TFT700、800之可靠性提高。 如圖27所示,在形成於鈍化膜7〇上之感光性樹脂膜8〇上 162694.doc •56· 201244112 開設接觸孔90之後,形成透明金屬膜(未圖示),於接觸孔 90内連接閘極電極20與源極電極76〇a。該等步驟係與第i 實施形態之步驟相同。因此,對於圖27所示之構成要件中 與圖12所示之構成要件相同之構成要件係附加相同之參照 符號而省略其說明。以如上方式形成包括TFT7〇〇、 TFT800、輔助電容部、接觸部及交又部之液晶顯示裝置。 <4.4效果> 本實施形態之效果與第丨實施形態之效果相同,因此省 略說明。 < 5.變形例> 已說明在上述第1〜第8TFT中於俯視時源極電極與閘極 電極之位置關係與汲極電極與閘極電極之位置關係相同之 情況。然而,其等之位置關係亦可不同。因此,以於圖 1(a)及圖1(b)所示之TFT100中源極電極與閘極電極之位置 關係不同於汲極電極與閘極電極之位置關係之情形為變形 例而進行說明* 圖28(a)係表示作為第1實施形態所示之TFT100之變形例 的TFT900之構成之平面圖,圖28(b)係表示沿圖28(a)所示 之切割線I-Ι之TFT900之構成之剖面圖。根據圖28(a)及圖 28(b)可知,源極電極960a與閘極電極20之位置關係係與 TFT200之源極電極260a與閘極電極20之位置關係相同。另 一方面,汲極電極960b與閘極電極20之位置關係係同於 TFT100之汲極電極160b與閘極電極20之位置關係。藉此, 在TFT900中,於俯視時源極電極960a不與閘極電極20重 162694.doc •57· 201244112 疊’僅汲極電極960b與閘極電極20重疊。因此,TFT900之 寄生電容為TFT 100之寄生電容之約一半。於其他TFT中亦 可同樣考慮該種變形例。 又,於第1~第4實施形態中已說明將TFT用作構成液晶 顯示裝置之像素部之開關元件或驅動電路之TFT之情形。 然而’ TFT並不限定於液晶顯示裝置,亦可同樣適用於有 機電致發光(Electro Luminescence,EL)顯示裝置等顯示裝 置。 [產業上之可利用性] 本發明適於如主動矩陣型液晶顯示裝置等顯示裝置中所 使用的薄膜電晶體,尤其適於其像素形成部中形成之開關 元件、或者驅動像素形成部之驅動電路之電晶體。 【圖式簡單說明】 圖10)係第1實施形態之液晶顯示裝置中所包括之第1底 閘極型TFT之平面圖’(b)係沿(a)所示之切割線A_A之第: 底閘極型TFT之剖面圖。 圖2(a)係表示於源極電極及j:及極電極之寬度與通道層之 寬度相同之TFT中、在通道寬度方向之端部流動的斷態電 机之路徑之圖,圖2(b)係表示於圖丨所示之TFT中在通道 寬度方向之端部流動的斷態電流之路徑之圖。 圖3(a)係第1實施形態之液晶顯示裝置令所包括之第2底 閘極型TFT之平面g,(b)係沿(a)所示之切割線B B之第2 底閘極型TFT之剖面圖。 圖4U)〜(c)係表示於圖丨所示之TFT中形成低電阻區域之 162694.doc -58 · 201244112 情況之剖面圖。 圖5係將圖1(b)所示之τρτ之構成與圖3(b)所示之TFT之 構成進行比較之剖面圖。 圖6係表示圖1(a)及圖1(b)所示之TFT之電晶體特性之 圖。 圖7係表示可用作第1實施形態之液晶顯示裝置之像素部 之開關元件的TFT之通道長度及通道寬度之範圍之圖。 圖8係表示可用作構成第1實施形態之液晶顯示裝置之驅 動電路的TFT之通道長度及通道寬度之範圍之圖。 圖9(a)係通道長度為1〇 且通道寬度為1〇〇 之
平面圖,(b)係表示將通道長度及通道寬度為1〇 TFT 並聯而成之電路之圖。 圖l〇a、b係表示包括圖1所示之TFT、圖3所示之tft、 輔助電容部、交又部及接觸部的液晶顯示裝置之各製造步 驟之步驟剖面圖。 圖Π係表示包括圖1所示之TFT、圖3所示之TFT、辅助 電容部、交又部及接觸部的液晶顯示裝置之各製造步驟之 步驟剖面圖。 圖12係表示圖1所示之TFT、圖3所示之TFT、輔助電容 部、交叉部及接觸部的液晶顯示裝置之各製造步驟之步驟 剖面圖。 圖13(a)係表示第2實施形態之液晶顯示裝置中所包括之 第3底閘極型TFT之構成之平面圖,(b)係沿(a)所示之切割 線C-C之第3底閘極型TFT之剖面圖。 162694.doc -59- 201244112 圖14(a)係表示第2實施形態之液晶顯示裝置中所包括之 第4底閘極型TFT之構成之平面圖,(b)係沿圖(a)所示之切 割線D-D之第4底閘極型TFT之剖面圖。 圖15係表示可用作構成第2實施形態之液晶顯示裝置之 驅動電路的TFT之通道長度及通道寬度之範圍之圖。 圖16a、b係表示包括圖13所示之TFT、圖14所示之 TFT、輔助電容部、交叉部及接觸部的液晶顯示裝置之各 製造步驟之步驟剖面圖。 圖17係表示包括圖13所示之TFT、圖14所示之τρτ、輔 助電容部、交叉部及接觸部的液晶顯示裝置之各製造步驟 之步驟剖面圖。 圖18係表示包括圖π所示之TFT、圖14所示之TFT、輔 助電容部、交叉部及接觸部的液晶顯示裝置之各製造步驟 之步驟剖面圖。 圖19(a)係表示第3實施形態之液晶顯示裝置中所包括之 第5底閘極型TFT之構成之平面圖’(b)係沿(a)所示之切割 線E-E之第5底閘極型TFT之剖面圖。 圖20(a)係表示第3實施形態之液晶顯示裝置中所包括之 第6底閘極型TFT之構成之平面圖,(b)係沿(a)所示之切割 線F-F之第6底閘極型TFT之剖面圖》 圖21a、b係表示包括圖19所示之TFT、_& 國2 0所示之 TFT、輔助電容部、交叉部及接觸部的液晶顯示裝置乏:‘ 製造步驟之步驟剖面圖。 圖22係表示包括圖19所示之TFT、圖20所示之TFT、輔 162694.doc •60· 201244112 助電容部、交又部及接觸部的液晶顯示裝置之各製造步驟 之步驟剖面圖》 圖23(a)係表示第4實施形態之液晶顯示裝置中所包括之 第7底閘極型TFT之構成之平面圖,(b)係沿(a)所示之切割 線G-G之第7底閘極型TFT之剖面圖。 圖24(a)係表示第4實施形態之液晶顯示裝置中所包括之 第8底閘極型TFT之構成之平面圖,(b)係沿(a)所示之切割 線H-H之第8底閘極型TFT之剖面圖。 圖25a、b係表示包括圖23所示之TFt、圖24所示之 TFT、輔助電容部、交又部及接觸部的液晶顯示裝置之各 製造步驟之步驟剖面圖。 圖26係表示包括圖23所示之TFT、圖24所示之、辅 助電谷。卩、交叉部及接觸部的液晶顯示裝置之各製造步驟 之步驟剖面圖。 圖27係表示包括圖23所示之TFT、圖24所示之TFT、辅 助電谷。卩、交叉部及接觸部的液晶顯示裝置之各製造步驟 之步驟剖面圖。 圖28(a)係表示圖1所示之TFT之變形例之tft之構成之平 面圖(b)係表示沿0)所示之切割線ι·ι之變形例之TFT之構 成之剖面圖。 【主要元件符號說明】 15 絕緣基板 20 ^ _ 閘極電極 25 下部電極 162694.doc 201244112 30 70 90 91 100-900 140〜940 140a~940a 140b〜940b 160a〜960a 160b〜960b 266 、 466 ' 666 、 350 ' 450 355 、 455 、 755 、 750 、 850 閘極絕緣膜 鈍化膜 接觸孔 連接電極 薄膜電晶體(TFT) 通道層(IGZO層) 高電阻區域 低電阻區域 源極電極 汲極電極 866 上部電極 触刻阻止層 855 接觸孔 層間絕緣層 162694.doc -62-

Claims (1)

  1. 201244112 七、申請專利範圍: ι_ 一種薄膜電晶體,其特徵在於其係形成於絕緣基板上, 且包括: 閘極電極,其係形成於上述絕緣基板上; 間極絕緣膜’其係以覆蓋上述閘極電極之方式而形 成; 源極電極及汲極電極,其係以夾著上述閘極電極之方 式相隔特定之距離而形成於上述閘極絕緣膜上;以及 通道層,其包括氧化物半導體層,該氧化物半導體層 係形成於由上述源極電極與上述汲極電極所夾之區域, 一端及另一端分別與上述源極電極及上述汲極電極電性 連接;且 上述通道層包括:2個第1區域,其具有大於上述源極 電極及上述汲極電極之寬度’且具有第1電阻值;及第2 區域,其係由上述2個第1區域所夾,且具有高於上述第 1電阻值之第2電阻值, 上述第2區域擴展至通道寬度方向之端部。 2.如4求項1之薄膜電晶體’其中上述源極電極及上述沒 極電極係以於俯視時與上述閘極電極重疊之方式而形 成。 3·如請求項1之薄膜電晶體,其中上述源極電極及上述汲 極電極係以於俯視時不與上述閘極電極重疊之方式而形 成。 4.如請求項3之薄膜電晶體,其中上述第1區域係以於俯視 162694.doc 201244112 時與上述閘極電極重疊之方式而形成。 5. 如請求項2或3之薄膜電晶體,其中上述源極電極及上述 汲極電極中之任一者係以於俯視時與上述閉極電極重疊 之方式而形成’且另一者係以於俯視時不與上述閘極電 極重疊之方式而形成。 6. 如請求項2或3之薄膜電晶體,#中上述源極電極係以覆 蓋上述通道層之一端之方式而形成,且上述汲極電極係 以覆蓋上述通道層之另一端之方式而形成。 7·如請求項2或3之薄膜電晶體,其進而包括蝕刻阻止層, 該蝕刻阻止層係以覆蓋上述第2區域之方式而形成於由 上述源極電極之端部與上述汲極電極之端部所夾之區域 之上述通道層上,且 上述源極電極及上述汲極電極分別經由形成於上述蝕 刻阻止層上之接觸孔而與上述通道層之上述2個第丨區域 電性連接。 8. 如請求項2或3之薄膜電晶體,其中上述通道層之一端係 覆蓋上述源極電極之一端而與上述源極電極電性連接, 且上述通道層之另一端係覆蓋上述 >及極電極之一端而與 上述汲極電極電性連接。 9. 如請求項2或3之薄膜電晶體,其進而包括層間絕緣層, 該層間絕緣層係覆蓋上述源極電極及上述汲極電極,且 上述通道層之一端係經由開設於上述源極電極上之上 述層間絕緣層上的接觸孔而與上述源極電極電性連接, 且上述通道層之另一端係經由開設於上述汲極電極上之 162694.doc 201244112 上述層間絕緣層上的接觸孔而與上述汲極電極電性連 接。 10. 如請求項】之薄膜電晶體,其中自以斷態電流小於特定 電流值之方式而確定之複數個通道長度與通道寬度之組 合資料中,選擇所需之通道長度與通道寬度之組合。, 11. 如請求们之薄膜電晶體,其中上述通道層包括氧化姻 鎵鋅層,且上述源極電極及上述汲極電極包括與上述氧 化銦鎵鋅層接觸之鈦膜。 12. 如請求項丨之薄膜電晶體,其中上述氧化物半導體層包 括微晶氧化物半導體層。 13. —種薄膜電晶體之製造方法,其特徵在於其係製造形成 於絕緣基板上之薄膜電晶體之方法,且包括如下步驟: 於絕緣基板上形成閘極電極; 以覆蓋上述閘極電極之方式形成閘極絕緣膜; 於上述閘極絕緣膜上形成包括氧化物半導體層之通道 層; 於上述閘極絕緣膜上分別形成源極電極及汲極電極;及 於形成覆蓋上述絕緣基板之鈍化膜之後,進行第1退 火;且 上述鈍化膜包括氧化石夕膜。 14. 如請求項13之薄膜電晶體之製造方法,其中上述第丄退 火係於含氧環境中以250。(:以上且350。(:以下之溫度進行 0.5小時以上且為2小時以下之退火。 15·如請求項14之薄膜電晶體之製造方法,其進而包括如下 162694.doc 201244112 步驟: 於上述通道層上形成包括氧化矽層之蝕刻阻止層;及 於形成上述姓刻阻止層之後進行第2退火;且 上述第2退火係於含氧環境中以2〇〇^以上且35〇它以 下之溫度進行〇_5小時以上且2小時以下之退火。 16. 17. 一種顯示裝置,其特徵在於其係顯示圖像之主動矩陣型 之顯示裝置,且包括: 如請求項1之第1薄膜電晶體; 輔助電容部,其包括下部電極、上部電極以及形成於 上述下部電極與上述上部電極之間之絕緣膜; 交叉部,其係上述第丨薄膜電晶體之閘極電極與源極 電極或汲極電極中之任一者交叉而成;及 接觸部,其係上述閘極電極與上述源極電極或上述汲 極電極中之任一者藉由連接電極而電性連接而成;且 上述下部電極係於形成上述第1薄膜電晶體之上述閘 極電極時所形成之電極, 上述上部電極係於形成上述第丨薄膜電晶體之上述源 極電極及上述汲極電極時所形成之電極, 上述絕緣膜係於形成上述第丨薄膜電晶體之閘極絕緣 膜所形成之絕緣膜。 如請求項16之顯示裝置,其中卜沭笛】笼脫& 丹肀上述第1潯膜電晶體為如 請求項7之第2薄膜電晶體, 上述輔助電容部之絕緣膜包括第1絕緣膜,該第丨絕緣 膜係於形成上述第2薄膜電晶體之閘極絕緣膜時所形 162694.doc 201244112 成,且 上述交叉部包括:上述第1絕緣膜;及第2絕緣膜,其 係於形成上述第2薄膜電晶體之蝕刻阻止層時所形成。 1 8.如請求項16之顯示裝置,其中上述接觸部中之將上述閘 極電極與上述源極電極或上述汲極電極中之任一者電性 連接之連接電極係包括透明金屬膜。 162694.doc
TW101107320A 2011-03-11 2012-03-05 Thin film transistor and display device TWI434422B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011054664 2011-03-11

Publications (2)

Publication Number Publication Date
TW201244112A true TW201244112A (en) 2012-11-01
TWI434422B TWI434422B (zh) 2014-04-11

Family

ID=46830586

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101107320A TWI434422B (zh) 2011-03-11 2012-03-05 Thin film transistor and display device

Country Status (8)

Country Link
US (1) US9236496B2 (zh)
EP (1) EP2685505B1 (zh)
JP (1) JP5269269B2 (zh)
KR (1) KR101333404B1 (zh)
CN (1) CN103348483B (zh)
BR (1) BR112013021693A2 (zh)
TW (1) TWI434422B (zh)
WO (1) WO2012124511A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653482B2 (en) 2015-03-03 2017-05-16 Innolux Corporation Display panel and display device
TWI621270B (zh) * 2013-02-07 2018-04-11 群創光電股份有限公司 薄膜電晶體元件與薄膜電晶體顯示裝置
TWI626511B (zh) * 2014-01-31 2018-06-11 National University Corporation NARA Institute of Science and Technology 具備保護膜之薄膜電晶體基板的製造方法
TWI742574B (zh) * 2013-05-16 2021-10-11 日商半導體能源研究所股份有限公司 半導體裝置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101952570B1 (ko) 2011-05-13 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN102916051B (zh) 2012-10-11 2015-09-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR102109166B1 (ko) * 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
JP6207869B2 (ja) * 2013-04-12 2017-10-04 三井造船株式会社 半導体素子の製造方法
CN103456795A (zh) * 2013-09-02 2013-12-18 合肥京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
KR102306600B1 (ko) * 2013-11-08 2021-09-30 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
CN103715267A (zh) * 2013-12-30 2014-04-09 京东方科技集团股份有限公司 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US9741308B2 (en) 2014-02-14 2017-08-22 Sharp Kabushiki Kaisha Active matrix substrate
CN105988253B (zh) * 2015-03-03 2020-04-17 群创光电股份有限公司 显示面板及显示装置
KR102322015B1 (ko) * 2015-04-07 2021-11-05 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조 방법 및 그에 따라 제조된 박막 트랜지스터 어레이 기판
CN104752489A (zh) * 2015-04-10 2015-07-01 深圳市华星光电技术有限公司 阵列基板、显示装置及用于制备阵列基板的方法
CN106483724A (zh) * 2015-08-28 2017-03-08 群创光电股份有限公司 显示装置
TWI564644B (zh) 2015-08-28 2017-01-01 群創光電股份有限公司 顯示裝置
CN105589276A (zh) * 2016-03-14 2016-05-18 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
KR102531650B1 (ko) * 2016-03-24 2023-05-11 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 이의 제조 방법
KR102455711B1 (ko) * 2016-12-02 2022-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN109037345B (zh) * 2018-07-27 2022-06-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板以及显示装置
CN110931504A (zh) * 2019-09-17 2020-03-27 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN112349733B (zh) * 2020-09-09 2022-09-06 湖北长江新型显示产业创新中心有限公司 阵列基板、阵列基板的制造方法及显示装置
CN113540128B (zh) * 2021-07-20 2023-09-22 合肥鑫晟光电科技有限公司 驱动电路、显示基板、显示装置及制作方法
US20230378368A1 (en) * 2022-05-20 2023-11-23 Applied Materials, Inc. Regeneration anneal of metal oxide thin-film transistors

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW381187B (en) 1997-09-25 2000-02-01 Toshiba Corp Substrate with conductive films and manufacturing method thereof
JP3918412B2 (ja) * 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
JP3892882B2 (ja) * 2005-06-13 2007-03-14 三菱電機株式会社 半透過型液晶表示装置
WO2007086368A1 (ja) * 2006-01-30 2007-08-02 Sharp Kabushiki Kaisha 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ZnO 계 박막 트랜지스터의 제조방법
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP2010206154A (ja) 2009-02-09 2010-09-16 Hitachi Displays Ltd 表示装置
CN101840936B (zh) 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
JP2010205850A (ja) 2009-03-02 2010-09-16 Hitachi Displays Ltd 表示装置
US20100224880A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI489628B (zh) 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101967480B1 (ko) * 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI621270B (zh) * 2013-02-07 2018-04-11 群創光電股份有限公司 薄膜電晶體元件與薄膜電晶體顯示裝置
TWI742574B (zh) * 2013-05-16 2021-10-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI802017B (zh) * 2013-05-16 2023-05-11 日商半導體能源研究所股份有限公司 半導體裝置
TWI626511B (zh) * 2014-01-31 2018-06-11 National University Corporation NARA Institute of Science and Technology 具備保護膜之薄膜電晶體基板的製造方法
US9653482B2 (en) 2015-03-03 2017-05-16 Innolux Corporation Display panel and display device

Also Published As

Publication number Publication date
BR112013021693A2 (pt) 2018-11-06
TWI434422B (zh) 2014-04-11
KR20130084701A (ko) 2013-07-25
US20130334530A1 (en) 2013-12-19
JPWO2012124511A1 (ja) 2014-07-17
WO2012124511A1 (ja) 2012-09-20
EP2685505B1 (en) 2016-12-21
KR101333404B1 (ko) 2013-11-28
EP2685505A1 (en) 2014-01-15
EP2685505A4 (en) 2014-09-03
JP5269269B2 (ja) 2013-08-21
CN103348483A (zh) 2013-10-09
US9236496B2 (en) 2016-01-12
CN103348483B (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
TW201244112A (en) Thin-film transistor, manufacturing method therefor, and display device
TWI511301B (zh) Thin film transistor and its manufacturing method, and display device
US9837446B2 (en) Thin film transistor array panel and manufacturing method thereof
JP5320746B2 (ja) 薄膜トランジスタ
JP4958253B2 (ja) 薄膜トランジスタ
TWI476494B (zh) 包含一薄膜電晶體之顯示器基板及顯示器裝置
KR102028974B1 (ko) 박막 트랜지스터 및 이의 제조 방법
TW200915577A (en) Manufacturing method of thin film transistor using oxide semiconductor
TW201606988A (zh) 半導體裝置
US9142682B2 (en) Thin film transistor and manufacturing method thereof
JP6208418B2 (ja) 酸化物半導体、これを含む薄膜トランジスタ、及び薄膜トランジスタ表示板
JP2007250804A (ja) 薄膜トランジスタ基板及びその製造方法
US20190296050A1 (en) Active matrix substrate and method for manufacturing same
JP2010205923A (ja) 電界効果型トランジスタの製造方法
WO2013065600A1 (ja) 薄膜トランジスタ、その製造方法、および表示装置
WO2015137337A1 (ja) 半導体装置およびその製造方法
WO2017131078A1 (ja) アクティブマトリクス基板およびその製造方法
WO2013187046A1 (ja) 薄膜トランジスタ
TWI464881B (zh) 薄膜電晶體、薄膜電晶體之製造方法及具有薄膜電晶體之有機發光顯示裝置
US10164118B2 (en) Semiconductor device and method for producing same
JP2010205932A (ja) 電界効果型トランジスタ
KR20150045761A (ko) 박막 트랜지스터 및 그 제조 방법
US20200373431A1 (en) Thin film transistor, method for manufacturing same, and display apparatus
US20140252355A1 (en) Semiconductor device and method for producing same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees