TW201243997A - Method for fabricating intra-device isolation structure - Google Patents
Method for fabricating intra-device isolation structure Download PDFInfo
- Publication number
- TW201243997A TW201243997A TW100115039A TW100115039A TW201243997A TW 201243997 A TW201243997 A TW 201243997A TW 100115039 A TW100115039 A TW 100115039A TW 100115039 A TW100115039 A TW 100115039A TW 201243997 A TW201243997 A TW 201243997A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- insulating layer
- semiconductor substrate
- trenches
- isolation structure
- Prior art date
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 125000006850 spacer group Chemical group 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000004519 manufacturing process Methods 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 8
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 4
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 239000004575 stone Substances 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 claims 2
- 239000004744 fabric Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 86
- 239000011810 insulating material Substances 0.000 description 10
- 239000011241 protective layer Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
201243997 六、發明說明： 【發明所屬之技術領域】 本發明係關於半導體製作，且特別是關於一種元件内 隔離結構（intra-device isolation structure)之製造方法。 【先前技術】 現今積體電路係由於如矽基板之半導體基板上橫向地 設置數百萬計之如電晶體與電容器等個別元件（device)而 形成。 此些各別元件之間係透過如矽的局部氧化（loeal oxidation of silicon，LOCOS)、凹陷型 LOCOS (recessed LOCOS)與溝槽隔離(trench isolation)等多種隔离隹技術所製 成之隔離結構而相互隔離。 除了隔離此些各別元件之隔離結構外，亦需要元件内 隔離結構(intra-device isolation structures)以電性隔離形成 於各別元件内如擴散區（diffusion regions)與導電構件等多 個構件。此些元件内隔離結構亦可藉由矽的局部氧化(1〇cal oxidation of silicon，LOCOS)、凹陷型 LOCOS (recessed LOCOS)與溝槽隔離(trench isolation)等多種隔離技術所製 成0 【發明内容】 本發明提供了 一種元件内隔離結構之製造方法。 依據一實施例，本發明之一種元件内隔離結構之製造 方法’包括：
S 4 201243997 提供—半導體基板，其上 ^ 個第-溝槽於該罩幕層與該半導罩幕層，·形成複數 絕緣層於該些第—溝槽基板之内；形成-第-份露出位於該些第—料内之^部=之該罩幕層，以部 間隔物於為該罩幕層所部份露出 緣=成-保護 上，並部份露出介於 乂 '.、邑緣層之一側面 及訂方之該半導_之内形成複罩=之= 基板之-頂面之該;;内該=除:『導體 與該第二絕緣層。 4幕層、该苐一絕緣層 【貫施方式】 第1 5圖為一系列剖面圖，顯示了依據本發明一實施 歹Ί生種兀件内隔離、结構（inter_deViCe iS〇lati〇n Structure) =衣k方法。在此，本實施例之方法係屬本案發明人所知
心之一方法而在此作為一比較例，以論述本案發明人所發 現問題而非用以限制本發明。 X 請參照第1圖，首先提供具有一罩幕層1〇2形成於其 上之一半導體基板100。半導體基板100例如為一矽基板， 罩幕層102例如為一多晶石夕層（polysilicon layer)。接著， 201243997 於罩幕層102之上形成一圖案化阻劑層1〇4,其内具有 個開口 OP。接著施行一钱刻製程（未顯示）’麵刻為此此 口 OP所露出之罩幕層102與半導體基板100,進而於^開 層102與半導體基板100之内形成了數個溝槽Tl。 請參照第2圖’首先去除圖案化阻劑層1〇4，接著於罩 幕層102之上形成如二氧化矽之一絕緣材料並使之$入地 填入於此些溝槽T1内。接著’施行一平坦化程序（未顯八） 移除高於罩幕層102之絕緣材料，於每一溝槽τ 1内形成了 一絕緣層106。位於溝槽T1内之此絕緣層1〇6於半導體基 板100上係作為定義如記憶元件（memory device)之記憶區 (memory region)之數個元件區的元件-元件間離結構 (device-to-device isolation structure)。接著藉由如濕姓刻之 程序以完全移除罩幕層1〇2 ’分別露出部份之絕緣層1〇6， 如第3圖所示。 請參照第4圖，接著順應地形成如氮化矽之一層介電 材剩'(未1 員示）於如第3圖所示之半導體基板1〇〇及絕緣層 106的矣t ^ 又面之上。接者藉由如乾蝕刻程序之一程序以蝕刻 此層”電材料，以於露出的絕緣層106的數個侧壁面之上
刀別幵>成〜介電間隔物108，而此些介電間隔物108部分 地露屮T Γ其鄰近之半導體基板100。接著，施行一蝕刻程 序(未顯示）’並採用此些介電間隔物108與此些絕緣層106 作為麵刻罩幕以蝕刻半導體基板1〇〇，進而於此些溝槽 1 之間的半導體基板100中分別形成了 一溝槽Τ2。於一 貫施例Φ & 溝槽Τ2具有位於半導體基板1〇〇内之一深度， ^於先前形成於半導體基板100内之溝槽Τ1之一深度。
S 6 201243997 請參照第5圖，接著於半導體基板1〇〇、此些介電間障 物108及此些絕緣層1〇6之上坦覆地形成如二氧化矽之〜 層絕緣材料，並使之完全地填入溝槽T2。接著，移除高出 半導體基板100之頂面的絕緣材料、絕緣層〗〇6與介電間 隔物108，以於每一溝槽Τ2内形成一絕緣層11〇。如第5 圖所示，於移除高於半導體基板100之頂面的絕緣材料、 絕緣層106與介電間隔物1〇8之後，此些絕緣層1〇6將具 有一縮減厚度且與此些絕緣層11()及半導體基板1〇〇之丁貝 面共平面。如擴散區（diffusion regions)及導電構件 (conductive element)等元件構件可形成於此些絕緣層1 j 〇 與106間的半導體基板1〇〇之内或之上，進而形成具有特 定功能之數個元件（未顯示）於半導體基板1〇〇之上。 於如第1-5圖所示之方法中’由於絕緣層1〇6之如寬 度或直徑之一尺寸將會隨著元件區（例如介於相鄰絕緣層 106之間的一區域）的縮減而持續縮減，因此可能於如第3 圖所示之露出的數個絕緣層106處產生了不期望的搖晃問 題(wobbling issue)’進而使得此些露出的絕緣層1〇6於形 成如第4圖所示之數個介電間隔物1〇8與數個溝槽T2的程 序中倒塌。如此，將會影響如第1·5圖所示之製造方法， 進而造成了元件内隔離結構（intra-device isolation structures ’即絕緣層110)的不良製作情形。 因此，便需要適用於解決上述搖晃問題之一種元件内 隔離結構之製造方法。 第6-10圖為一系列示意圖，顯示了依據本發明另一實 施例之一種元件内隔離結構之製造方法，其不會有上述搖 7 201243997 晃問題。 請參照第6圖，首先提供一半導體基板2〇〇,其上具有 罩幕層202。半導體基板200例如為一妙基板，而罩幕 層202例如為一氮化;5夕層。接著，於罩幕層202上形成一 圖案化阻劑層204，其内具有數個開口 〇p。 请參照第7圖，接著施行一钕刻製程（未顯示），钮刻為 此些開口 OP所露出之罩幕層202與半導體基板2〇〇，進而 於罩幕層202與半導體基板200之内形成了數個溝槽T3。 接著’於形成此些溝槽T3之後’先去除圖案化阻劑層2〇4, 接著形成如二氧化矽之一絕緣材料於罩幕層202之上並使 之完全地填入於此些溝槽T3内。接著，施行一平坦化程序 (未顯示）以移除高於罩幕層202之絕緣材料，於每一溝槽 T3内形成了一絕緣層206。位於此些溝槽T3内之絕緣層 206係作為於半導體基板200上係作為定義如記憶元件 (memory device)之記憶區（memory region)之數個元件區的 元件·元件間離結構（device-to-device isolation structure)。 請參照第8圖，接著施行一钱刻程序（未顯示），部份移 除罩幕層202及部份露出絕緣層206。於此蝕刻裎序中， 所移除之罩幕層202的厚度D約為100-500埃，因而露出 了厚度約100-500埃之絕緣層206。接著，順應地形成—保 護層208於罩幕層202及絕緣層206之上。此保護層208 可包括如氮化鈦(TiN)或氧化铭(AbO3)之材料，其具有相比 於罩幕層202之一極佳#刻選擇比。 請參照第9圖，接著施行一餘刻程序（未顯示），回姓刻 (etch back)保護層208，於露出的絕緣層206之各側壁面之 201243997 上形成了 一保護間隔物208a，而此些保護間隔物2〇sa亦邻 份露出了其鄰近罩幕層202。接著，施行一蝕刻裎序（未顯 示）’蝕刻為保護間隔物208a所露出之罩幕層202及其下 方之半導體基板200,進而於相鄰的溝槽T3之間的罩幕層 202與半導體基板200内分別形成了 一溝槽T4。於—實二 例中’此些溝槽T4具有位於半導體基板200内之—深度， 其少於先前形成於半導體基板200内之溝槽T3之一深度。 請參照第10圖，接著坦覆地形成如二氧化石夕之—層絕 緣材料於半導體基板200、罩幕層202、保護間隔物208a 及絕緣層206之上，並使之完全地填入此些溝槽T4。接著， 移除咼出半導體基板200之一頂面之絕緣材料、罩幕層 202、保護間隔物208a與絕緣層206，進而形成一絕緣層 210於每一溝槽T4内。如第1〇圖所示，於移除高出半導 體基板200頂面之絕緣材料、罩幕層2〇2、保護間隔物208a 之後，此些絕緣層206將具有一縮減厚度且與此些絕緣層 210及半導體基板2〇〇之頂面共平面。如擴散區（diffusi〇n regions)及導電構件（conductive element)等元件構件可形成 於此些絕緣層210與206間的半導體基板200之内或之 上’進而形成具有特定功能之數個元件（未顯示）於半導體 基板200之上。 於如第6-10圖所示之製造方法中，由於罩幕層202係 經過部份移除而非如第2圖所示般為全部地移除，故可隨 著元件區（如介於相鄰絕緣層106間的一區域）的縮減而持 續縮減絕緣層206之如寬度或直徑之一尺寸，如此可避免 如第1-5圖所示之搖晃與倒塌問題的發生。因此，便可藉 9 201243997 由如第6 -10圖所示之製造方法而確保做為元件内隔離結構 (intra-device isolation structure)的此些絕緣層 2 丨 〇 的製作产 形。此外，藉由此些保護間隔物208a的使用，可自=準： 形成用於容納絕緣層210的此些溝槽丁4,無須用於定 成溝槽214之額外圖案化光罩的使用。 ' 雖然本發明已以較佳實施例揭露如上，铁 限定本發明，任何孰 '、_用以 砷和乾圍内，當可作 乃之精 當視後附之申人，此本發明之保護範圍 之％專利範_界定者為準。 201243997 【圖式簡單說明】 第1-5圖為一系列剖面圖，顯示了依據本發明一實施 例之一種元件内隔離結構之製造方法；以及 第6-10圖為一系列剖面圖，顯示了依據本發明另一實 施例之一種元件内隔離結構之製造方法。 【主要元件符號說明】 100〜半導體基板， 102〜罩幕層； 104〜圖案化阻劑層； 106〜絕緣層； 10 8〜介電間隔物， 200〜半導體基板； 202〜罩幕層； 204〜圖案化阻劑層； 206〜絕緣層； 208〜保護層； 208a〜保護間隔物； 210〜絕緣層； OP〜開口； τ卜T2、T3、T4〜溝槽； D〜厚度。
Claims (1)
- 201243997 七、申請專利範圍·· 〗· -種元件内隔離結構之製造方法，包括： 提供-—半物基板，其上形柄—罩幕層； 之 内 .形成複數個第-溝槽於該罩幕層與該半導體基板 形成一第一絕緣層於該些第一溝槽之内； 内之::部：t該罩幕層，以部份露出位於該些第-溝槽 内之S亥第一絕緣層； 2成-保護間隔物於為該軍幕層所部份露出之該第一 側面上’並部份露出介於該第—絕緣層間之該 屉蝕刻製程，於為該保護間隔物所露出之該罩幕 L /、下方之該半導體基板之内以形成複數個第二溝 形成=第二絕緣層於該些第二溝槽内；以及 除'^於該半導體基板之—頂面之該保護間隔物、該 罩幕層、該第一絕緣層與該第二絕緣層。 、止方生如申Μ專利1&圍第1項所述之元件内隔離結構之製 位，導:具有較 、告方如申5月專利範圍第1項所述之元件内隔離結構之製 氮化欽。其中5亥罩幕層包括氮化石夕’而該保護間隔物包括 、告2如申請專職㈣1項所述之元件内隔離結構之製 k…其巾形成於該些第-溝槽内之該第—絕緣層於該 12 201243997 半導體基板之上定義出複數個元件區。 ▲ 5·如中請專利範圍第4項所述之元件内隔離 &方法，其中位於該些第二溝槽内之該 ；- 件内隔離結構。 巴緣層如為兀 6.如申請專利範圍第】項所述之元件内_ 造方法，其中於部份移除該罩幕層時，露出了該此。冓= 槽内之該第—絕緣層之該部的約—厚‘度溝 造二如所述之元件内隔離;:之製 一甲δ玄弟一絕緣層包括二氧化石夕。 ^如中請專利範㈣丨項所述之元件 造方法，其中該第二絕緣層包括二氧化石夕。 構之衣 造方法如Ir專利範圍第1項所述之元件内隔離結構之製 間隔物、高於該半導體基板之該頂面之該保護 ㈣—層、該$—絕緣層與該第二絕緣層之後， 共平面了緣層與該第二絕緣層係與該半導體基板之該頂面 ^方、4申明專利範圍第1項所述之元件内隔離結構之製 ^法’其巾科導録㈣為-絲板。 13
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/093,726 US8178418B1 (en) | 2011-04-25 | 2011-04-25 | Method for fabricating intra-device isolation structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201243997A true TW201243997A (en) | 2012-11-01 |
| TWI443772B TWI443772B (zh) | 2014-07-01 |
Family
ID=46033185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100115039A TWI443772B (zh) | 2011-04-25 | 2011-04-29 | 元件內隔離結構之製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8178418B1 (zh) |
| CN (1) | CN102760681B (zh) |
| TW (1) | TWI443772B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8946050B2 (en) | 2012-10-30 | 2015-02-03 | Globalfoundries Inc. | Double trench well formation in SRAM cells |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100297734B1 (ko) * | 1999-07-07 | 2001-11-01 | 윤종용 | 반도체 집적회로의 트렌치 소자분리 방법 |
| US7442976B2 (en) * | 2004-09-01 | 2008-10-28 | Micron Technology, Inc. | DRAM cells with vertical transistors |
| US7316952B2 (en) * | 2005-05-31 | 2008-01-08 | Nanya Technology Corporation | Method for forming a memory device with a recessed gate |
| KR100763330B1 (ko) * | 2005-12-14 | 2007-10-04 | 삼성전자주식회사 | 활성 핀들을 정의하는 소자분리 방법, 이를 이용하는반도체소자의 제조방법 및 이에 의해 제조된 반도체소자 |
| US20080113483A1 (en) * | 2006-11-15 | 2008-05-15 | Micron Technology, Inc. | Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures |
| KR100910870B1 (ko) * | 2007-06-26 | 2009-08-06 | 주식회사 하이닉스반도체 | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법 |
| KR20090070710A (ko) * | 2007-12-27 | 2009-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치 형성 방법 |
| US7824983B2 (en) * | 2008-06-02 | 2010-11-02 | Micron Technology, Inc. | Methods of providing electrical isolation in semiconductor structures |
| US8048762B2 (en) * | 2008-08-25 | 2011-11-01 | Elpida Memory, Inc. | Manufacturing method of semiconductor device |
| KR101051593B1 (ko) * | 2008-12-23 | 2011-07-22 | 주식회사 하이닉스반도체 | 반도체 장치의 제조 방법 |
-
2011
- 2011-04-25 US US13/093,726 patent/US8178418B1/en active Active
- 2011-04-29 TW TW100115039A patent/TWI443772B/zh active
- 2011-06-02 CN CN201110154242.2A patent/CN102760681B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI443772B (zh) | 2014-07-01 |
| CN102760681B (zh) | 2014-08-06 |
| CN102760681A (zh) | 2012-10-31 |
| US8178418B1 (en) | 2012-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9105685B2 (en) | Method of forming shallow trench isolation structure | |
| US20140042548A1 (en) | Dram structure with buried word lines and fabrication thereof, and ic structure and fabrication thereof | |
| US20200083356A1 (en) | Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices | |
| KR20120091567A (ko) | 소자 분리막 구조물 형성 방법 | |
| KR20120057818A (ko) | 반도체 장치 제조 방법 | |
| KR20130022872A (ko) | 에어갭 스페이서를 구비한 반도체장치 및 그 제조 방법 | |
| TWI261877B (en) | Method for fabricating semiconductor device with recessed channel region | |
| TWI694492B (zh) | 半導體元件之精細互連的製備方法 | |
| US20160111295A1 (en) | Method for fabricating semiconductor device | |
| JP2012015345A (ja) | 半導体装置 | |
| US6211008B1 (en) | Method for forming high-density high-capacity capacitor | |
| KR102327667B1 (ko) | 반도체 소자의 제조 방법 | |
| TW201243997A (en) | Method for fabricating intra-device isolation structure | |
| TW201802880A (zh) | 用以形成交叉耦接接觸之裝置及方法 | |
| US20090161291A1 (en) | Capacitor for Semiconductor Device and Method of Manufacturing the Same | |
| US10192777B2 (en) | Method of fabricating STI trench | |
| US20070161253A1 (en) | Method of fabricating a trench isolation layer in a semiconductor device | |
| TW200845292A (en) | Method of manufacturing the shallow trench isolation structure | |
| JP2009170805A (ja) | 半導体装置の製造方法 | |
| JP2011151113A (ja) | キャパシタ、該キャパシタを備える半導体装置および半導体装置の製造方法 | |
| JP2009194325A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20140136143A (ko) | 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법 | |
| JP6362373B2 (ja) | 光電変換装置の製造方法 | |
| TWI820996B (zh) | 半導體結構及其製造方法 | |
| JP2005175348A (ja) | 半導体記憶装置及びその製造方法 |