TW201223138A - Offset canceling circuit, sampling circuit and image sensor - Google Patents

Description

201223138 4u^/ypif 六、發明說明： 【相關申請案】 此美國非臨時申請案依據35 U.S.C. §119規定主張 2010年11月29曰於韓國智慧財產局（K_nIntellectual

Property Office，KIPO )申請的韓國專利申請案第 2010-0119676號的優先權的權利，所述申請案之全部内容 以全文弓丨用的方式併入本文中。 【發明所屬之技術領域】 實例實施例是關於偏移消除電路、取樣電路以及影像 =測器。更特定言之’實例實_是關於能_除單位晶 =偏移的偏移消除電路、取樣電路以及影像感測器。 【先前技術】 時門^藉由感測有效物理量（諸如，光強度、溫度、質量、 中，輸出電信號的包含單位晶胞陣列之感測器裝置 變化、;條件之差異(諸如’製程變化1壓 偏移，而在單位晶胞之間存在偏移^由於此 【發明:二件感測器裝置之準確度劣化。 器 、、=5例實施例，—種偏移消除電路包含解輕電容 位晶皰之C饋電路。所述解耦電容器具有耦接至單 態而輪Μ#極，所述單位晶祕於所述單位晶胞之狀 極。所述ί: 又電壓以及資料電壓中之一者；以及第二電 至所迷11祕賴述第二電極。所述回饋電路輕接 一-極以及所述緩衝器之輸出端子。所述回饋電 3 201223138 壓差。 ==壓’且將所述參考電壓提供給所述第二電極 2對應於第—電壓的電荷儲存於所述㈣電容器中。所 =-電壓對應於所述重設電壓與所述參考電壓之間的電 在、-些實施例中，當所述單位晶胞輸出所述資料電壓 :所述緩衝益可輸出對應於所述資料電壓與所述第一電 壓之間的電壓差的第二電壓。 在一些實施例中，所述緩衝器可包含電晶體，其具有 耗接至所述第二電極之祕、至H緣應電壓之 汲極，以及耦接至所述緩衝器之所述輸出端子的源極；以 及電流源，其耦接於所述緩衝器之所述輸出端子與第二電 源供應電壓之間。 在一些實施例中，所述緩衝器可包含放大器，其具有 轉接至所述第二電極之非反機人端子，減耦接至所述 緩衝器之所述輸出端子的反相輸入端子。 在一些實施例中，所述回饋電路可包含··放大器，其 具有施加所述參考電壓之非反相輸入端子，以及耦接至所 述緩衝器之所述輸出端子的反相端子；以及第一開關，其 經組態以控制所述第二電極與所述放大器之間的連接。 在一些實施例中，當所述單位晶胞輸出所述重設電壓 時，所述第一開關可在一預定時間週期期間將所述第二電 極耦接至所述放大器。 在一些實施例中，所述回饋電路可進一步包含：放大 器偏移電容器’其具有耦接至所述放大器之所述反相輸入 4 201223138 W^zypif 端子的第三電極，以及第四電極；第二開關，其經級 =制所述第四電極與所述緩衝器之所述輸出端子之間^ ，第三開關’其經組態以控制所述第四電極 放 器之所述非反相輸入端子之間的連接;以及第四‘放： 器之輸出端子所姐相輸入端子與所述放大 於第三電中’所述放大器偏移電容器可儲存對應 之輸出電麗f斤述參考電壓之間的電麼差。 大' 藉由^ ^述第一開關以及所述第二開關可 開關可藉由第來::述第三開關以及所述第四 態而接收來自所述單位=除電路基於單位晶胞之狀 一者，接收參考雷Γ 之重設電屢以及資料電塵中的 器儲存對應於第，輕電容器，所述解耦電容 重設電壓與所述參考 二。所述第一電壓對應於所述 路基於所述資料電愿以及。所述偏移消除電 成數，行將所述第二電壓轉換 態以執行換戶=類^數位轉換ϋ可經進-步組 考數位輸出信號。、”乍，其將所述參考電壓轉換成參 201223138 置粉曰0^貫關巾，所輯具杨接至所述 T、#二之第—電極’以及第二電極。所述偏料除電路 Γ包含減至所述第二電極之緩衝器，以及搞接至 所述第二電極以及所述緩衝器之輸出端子的回饋電路。所 述回饋電路可接收所述參考電壓，且可將所述參考電壓提 供給所述第二電極以將對應於所述第—電壓的所述電荷儲 存於所述解耦電容器中。 在一些實施例中，所述偏移消除電路以及所述類比/ 數位轉換器可共用放大器。 在一些實施例中，所述偏移消除電路可進一步包含放 大器偏移電容器以儲存所述放大器之偏移。 根據實例實施例，一種影像感測器包含多個單位像 素、多個偏移消除電路，以及類比/數位轉換單元^所述多 個單位像素以具有多個列以及多個行之矩陣形式配置著。 所述多個單位像素基於所述多個單位像素之狀態而輸出多 個重設電壓以及多個資料電壓。所述多個偏移消除電路耗 接至所述多個單位像素。所述多個偏移消除電路接收參考 電壓且包含多個解耦電容器，所述多個解耦電容器分別儲 存對應於多個第一電壓之電荷。每一第一電壓對應於所述 多個重設電壓中之對應的重設電壓與所述參考電壓之間的 電壓差。所述多個偏移消除電路分別基於所述多個資料電 壓以及所述多個第一電壓而產生多個第二電壓。所述類比/ 數位轉換單元將所述多個第二電壓轉換成多個數位輸出信 201223138 *tujzypif 在一些實施例中，所述類比/數位轉換單元t包含分別 耦接至所述多個行之多個類比/數位轉換器。所述多個類比 /數位轉換器可經組態以實質上同時地將所述多個第二電 壓轉換成所述多個數位輸出信號。 在一些實施例中，所述類比/數位轉換單元可包含一類 比/數位轉換器。所述類比/數位轉換器可經組態以順序地 將所述多個第二電壓轉換成所述多個數位輸出信號。 在一些實施例中，所述多個單位像素中之至少兩者可 共用重設電晶體、驅動電晶體以及選擇電晶體中之至少一 者。 在一些實施例中，所述影像感測器可進一步包含分別 耦接至所述多個行之多個額外偏移消除電路。所述多個單 位像素之第一列以及所述多個單位像素之第二列經組態以 實質上同時地分別將所述多個資料電壓輸出至所述多個偏 移消除電路以及所述多個額外偏移消除電路。 在些實施例中，所述多個偏移消除電路以及所述多 個額外偏移消除電路可接收實質上相_參考電壓。 說明合關所進行的以下詳細㈣更清楚地理解 5月生的非限制性實例實施例。 【實施方式】 全地：2將參看繪示了一些實例實施例之附圖而更完 同==例實施例。然而，本她念可以許‘ 實施例。在諸將:解釋為限於本文中所闡述之實例 相式中，為了清晰起見，可能誇示了層以及 201223138 HU^zypir 區域之大小以及相對大小。 應理解，當元件或層被稱作“在…上”、“連接至” 或“耦接至”另一元件或層時，其可直接在所述另一元件 或層上、連接至或耦接至所述另一元件或層，或可存在介 入元件或層。與此對比，當元件被稱作“直接在上”、 直接連接至或“直接柄接至”另一元件或層時，不存 在介入元件或層。相似數字貫穿全文指代相似元件。如本 文中所使用，術語“及/或”包含相關聯的所列項目中之一 或多者的任一組合以及所有組合。 應理解，儘管術語“第一，，、“第二，，、“第三，，等 可忐在本文中用以描述各種元件、組件、區域、層及/或區 段，但此等元件、組件、區域、層及/或區段不應受此等術 扣限制。此等術s吾僅用以區分—元件、組件、區域、層或 $與另-區域、層或區段，此，在不偏離本發明概念 =教示之情況下’可將下文所論述之第-元件、組件、區 -或區段稱為第二元件、組件、區域、層或區段。 立”為了便於描述，諸如“在之下，，、“下方”、‘下 乂文中可ΐ二过上及其類似者之空間相對術語在 特或特徵與另—（另—些）元件或 之i向:二:說明。應理解，除諸圖中所描繪 中之袋置之不同定向。二二意欲2處於使用中或操作 定向於所述其他元件或特徵“上方，，因:下例= 8 201223138 w^zypif “下方’’可涵蓋上方與下方兩種定向。裝置玎以其他方式 來定向（旋轉90。或在其他定向）且相應地解譯本文中所 使用之空間相對的描述語。 本文中所使用之術語僅用於達成描述特定實例實施 例之目的且並不意欲為本發明概念之限制。如本文中所使 用，除非上下文清楚地另外指示，否則單數形式“一”（a、 an)以及所述意欲亦包含複數形式。應進一步理解， 術語“包括’’（comprises及^comprising)在用於本專利 說明書中時指定所敍述之特徵、整數、步驟、操作、元件 及/或組件的存在，但不排除一個或多個其他特徵、整數、 步驟、操作、元件、組件及/或其群組的存在或添加。 本文中參看為理想化之實例實施例（以及中間結構） 之示意性說明的橫戴面說明來描述實例實施例。因而，將 預期到由於（例如）製造技術及/或容限(t〇lerances)而產生 的相對於圖解之形狀的變化。因此，不應將實例實施例解 釋為限於本文中所說明之區域的特定形狀，而應包含由於 (例如）製造而產生的形狀之偏差。舉例而言，圖解為矩形 之植入區域通常在其邊緣處將具有圓形或彎曲特徵及/或 植入物濃度之梯度’而不是自植入區域至非植入區域之二 元(binary)改變。同樣地，藉由植入而形成之内埋區域可在 介於内埋區域與藉以進行植入之表面之間的區域中導致一 些植入。因此，諸圖中所說明之區域本質上為示意性的且 所述區域之形狀不意欲說明裝置之區域的實際形狀，且不 意欲限制本發明概念之範疇。 201223138 Vf ‘#〆 P 轟 i 除非另外定義，否則本文中所使用之所有術語（包含 技術及科學術語）具有與一般熟習本發明概念所屬之技術 者通常所理解的意義相同的意義。應進一步理解，應將術 語（諸如，常用辭典中所定義之彼等術語）解譯為具有與 其在相關技術以及本說明書之背景下之意義一致的意義， 且除非在本文中如此明確地定義，否則將並不以理想化的 或過度正式意義來進行解譯。 圖1為說明根據實例實施例之偏移消除電路的方塊 圖’圖2為說明圖1之偏移消除電路耦接至晶胞陣列的實 例的圖’且圖3為說明圖2之晶胞陣列之輸出範圍以及取 樣範圍的圖。 參看圖1，偏移消除電路100包含解輕電容器uo、 缓衝器120以及回饋電路130。 解耦電容器110之第一電極β〗可耦接至單位晶胞 200。單位晶胞2〇〇可在感測之前輸出重設電壓作為晶胞電 壓vc，且在感測之後輸出資料電壓作為晶胞電壓。重

設電壓以及資料電壓可不具有Ac分量，且可僅具有DC 分量。舉_言，單位晶胞可為藉由制物理量（諸 如’光強度、溫度、質量、時間等）❿輸出電信號 器之元株。 ^緩衝器120可耦接至解耦電容器u〇之第二電極£2。 緩衝器12G可為輸出第二電極E2之電壓作為輸出電壓 VOUT的電壓緩衝ϋ。舉例而言，緩㈣⑽可具有高輸 入阻抗以及低輸出阻抗。 201223138 ^ujzypif 回饋電路130可具有耦接至緩衝器120之輸出端子的 輸入端子，以及耦接至解耦電容器110之第二電極E2的 輸出端子。回饋電路130可接收來自外部電路（未繪示） 之參考電壓VREF。當單位晶胞2〇〇輸出重設電壓作為晶 胞電壓v^:時’回饋電路130可將參考電壓VR£F提供給 解耦電容器之第二電極E2，直至輸出電壓ν〇υτ達到參 考電壓VREF為止。因此，解輕電容器11〇可儲存對應於 第-電壓vi之電荷，且第一電壓V1可對應於自單位晶胞 200所接收之重設電壓與參考電壓VREF之間的電壓差。 參看圖2 ’多個偏移消除電路101、102以及103分別 耦接至包含多個單位晶胞201、202以及203之晶胞陣列 300的多個行。在一些實施例中，晶胞陣列3〇〇可包含量 測光強度之影像感測器、量測溫度之溫度感測器、量測質 量之質量感測器、感測X-射線之x_射線檢驗裝置、感測 反射光之掃描器等。儘管圖2說明包含以對應於一列之一 維陣列配置的所述多個單位晶胞2〇1、2〇2以及203的晶胞 陣列300，但在一些實施例中’晶胞陣列3〇〇可包含以二 、准矩陣形式配置之多個早位晶胞’或可包含以三維陣列配 置之多個單位晶胞。 參看圖2以及圖3 ’當包含於晶胞陣列300中之所述 多個單位晶胞201、202以及203輸出多個重設電壓作為多 個晶胞電壓VC_1、VC一2以及VC_N時，所述多個重設電 壓可彼此不同’且可具有具預定範圍之偏移310。因為所 述多個重設電壓具有偏移310,所以所述多個單位晶胞 201223138 201、202以及203可關於相同物理量輸出不同資料電壓。 ，例而言’在第-單位晶胞2〇1輸出最小重設電壓且 第二單位晶胞202輸出最大重設電壓的狀況下，自第一卯 位晶胞201輸出之資料電壓的範圍321不同於自第二f 晶胞202輸出之資料電壓的範圍322,且關於相同物~^立 第-單位晶胞201之資料電壓較第二單位晶胞2〇2之 電壓低出偏移310。目此’可由於偏移31〇而使得感剛器 裝置之準確度劣化。另外，感測器裝置之取樣範圍33〇， 著感測器裝置之取樣增益(gain)的增加而減小，且在取樣辦 益較高之狀況下，偏移310可佔據取樣範圍33〇之大部分。 因此，若感測器裝置並不包含所述多個偏移消除電路 101、102以及103，則感測器裝置可僅輸出該偏移以作為 所感測的電信號，且可能不會適當地起作用。 再次參看圖1 ’當單位晶胞200輸出重設電壓作為晶 胞電壓VC時’可將重設電壓施加至解耗電容器HQ之第 一電極E1。回饋電路130可將參考電壓VREF施加至第二 電極E2。因此’解搞電容器11〇可儲存對應於第一電壓 VI (亦即，重設電壓與參考電壓VREF之間的電壓差）之 電荷。 該重設電壓不僅可包含所要的重設電壓，而且包含偏 移’且第一電壓VI可為自所要的重設電壓與偏移之總和 中減去參考電壓VREF所得的電壓。資料電壓不僅可包含 所要的資料電壓（亦即，所要的重設電壓與感測電壓之總 和），而且包含該偏移。當單位晶胞200輸出資料電壓時， 12 201223138 HU^^ypif 偏移消除電路100可產生對應於資料電壓與第一電壓 之間的電壓差的第二電壓。因為第二電壓為、自資料電壓中 減去第=電壓VI所得的電壓，所以可藉由自所要的資料 電壓中減去所要的重設電壓且將參考電壓VREF加至減法 之結果（亦即，感測電壓）中而計算第二電壓，且因此可 不包含该偏移。因此，若使用參考電壓VR£F作為參考點 而將第一電壓轉換成數位輸出信號，則可輸出對應於消除 了偏移之感測電壓的數位值作為數位輸出信號。 再次參看圖2，因為所述多個偏移消除電路1(Π、1〇2 以及103消除了自所述多個單位晶胞2〇1、2〇2以及 輸出之所述多個晶胞電壓VCj、VC_2以及VC_N的偏 移’所以多個輸出電壓VOUTj、ν〇υτ—2以及 可分別為參考電壓VREF與所要的資料電壓與所要的重設 電壓之間的電壓差（亦即，感測電壓）的總和。亦即，可 在所述多個輸出電壓VOUT—1、VOUT_2以及VOUT N中 消除所述多個單位晶胞201、202以及203之偏移。 圖4為說明根據實例實施例之偏移消除電路的電路 圖。 參看圖4，偏移消除電路1〇〇a包含解耦電容器11〇、 緩衝器120a以及回饋電路i3〇a。 緩衝器120a可實施為包含電晶體121a以及電流源 l22a之源減糾。電晶體ma可具純接至解耗電容 器110之第二電極E2的閘極、耦接至第—電源供應電廢 VDD之&極，以及輕接至緩衝II 12Qa之輸出端子的源極。 13 201223138 —r v// K t ‘ 電流源122a可耦接於緩衝器12加之輸出端子與第二電源 供應電壓（例如，接地電壓）之間。在一些實施例中，可 用被動兀件（諸如，電阻器）及/或主動元件（諸如，電晶 體）來實施電流源122a。實施為源極隨耦器之緩衝器12〇a 可具有約1之電壓增益。 回饋電路130a可包含開關131以及放大器132。開關 131之一端可耦接至解耦電容器110之第二電極E2，且開 關131之另一端可耦接至放大器132之輸出端子。開關i3i 可回應於切換信號SWS而控制解耦電容器11〇之第二電極 E2與放大器132之輸出端子之間的連接。放大器〖Μ可具 有自外部電路（未繪示）施加參考電壓VREF之非反相輸 入端子、耦接至緩衝器120a之輸出端子的反相輸入端子， 以及耦接至開關131之輸出端子。當開關πΐ接通時，放 大器132可將參考電壓VREF提供給解耦電容器11〇之第 二電極E2 ’以使得輸出電壓VOUT可達到參考電壓VREF。 圖5為用於描述圖4之偏移消除電路之操作的時序 圖。 參看圖4以及圖5，即使多個單位晶胞感測相同的物 理量，自所述多個單位晶胞輸出之晶胞電壓VC亦可能散 佈於範圍310中。亦即，一預定偏移310可存在於最大晶 胞電壓VC_ΜΑΧ與最小晶胞電壓VC_MIN之間。 當輸出一重設電壓作為一晶胞電壓VC時，將重設電 壓施加至解耦電容器110之第一電極E1。當切換信號SWS 具有邏輯高位準時’開關131回應於切換信號SWS而接 201223138 WJ/ypif ，繼 ^ 132 可⑽ _ WUT 器lim E之間的電1差而將電荷提供至解揭電容 因此，解f】fvou/達到參考電壓vref為止。 ...谷态110可儲存對應於第一電壓VI之電荷， " 電壓V1對應於重設電壓與參考電壓VREF之間 、:堊差且緩衝器120a可輸出具有與參考電壓VR£F 目^之電麼位準的輸出電壓ν〇υτ。因此，儘管自所述多 個單位晶胞輪出之多個重設轉具有偏移训，但是自多 個偏移〉肖除電路輸出之多個輸出電壓VOUT亦可具有實質 上相同之電壓位準。 ^ 當輸出一資料電壓（其自該重設電壓的增加量或減小 量為感測電壓VSIG)作為一晶胞電壓vc時，可將資料電 壓施加至解耦電容器110之第一電極E1。因為解耦電容器 110儲存對應於重設電壓與參考電壓VREF之間的電壓差 (亦即’第一電壓VI)的電荷，所以解耦電容器uo之第 二電極E2可具有對應於資料電壓與第一電壓¥1之間的電 壓差的第二電壓。第二電壓可為自參考電壓VREF的增加 量或減小量為感測電壓VSIG的電壓，且緩衝器120a可輸 出第二電壓作為輸出電壓VOUT。即使所述多個單位晶胞 之感測電壓VSIG可具有相同的電壓位準，自多個所述單 位晶胞輸出之多個資料電壓亦可具有偏移310。然而，因 為所述多個偏移消除電路可消除所述多個所述單位晶胞之 偏移310 ’所以所述多個偏移消除電路可輸出消除了偏移 310之多個輸出電壓VOUT，或自參考電壓VREF的増加 15 201223138 量或減小量為感測電壓VSIG的電壓。 圖6為說明根據實例實施例之偏移消除電路的電路 圖。 參看圖6 ’偏移消除電路100b包含解耦電容器11()、 緩衝器120b以及回饋電路i3〇a。除了缓衝器120b之組態 之外，圖6之偏移消除電路i00b可具有實質上類似於圖4 之偏移消除電路l〇〇a之組態的組態。 緩衝器120b包含放大器nib。放大器121b可具有耦 接至解耦電容器110之第二電極E2的非反相輸入端子， 以及搞接至彼此之反相輸入端子與輸出端子。放大器121b 可基於第二電極E2之電壓與輸出電壓v〇UT之間的電壓 差而增加輸出電壓VOUT，直至輸出電壓VOUT達到第二 電極E2之電壓為止。因此，包含放大器i21b之緩衝器120b 可具有約1之電壓增益。放大器121b可具有高輸入阻抗以 及低輸出阻抗。 圖7為說明根據實例實施例之偏移消除電路的電路 圖。 參看圖7，偏移消除電路i〇〇c包含解耦電容器11()、 緩衝器120a以及回饋電路130b。除了回饋電路130b之組 態之外，圖7之偏移消除電路i00c可具有實質上類似於圖 4之偏移消除電路1 〇〇a之組態的組態。 回饋電路130b可包含第一開關131、放大器132、第 二開關133、第三開關134、第四開關135以及放大器偏移 電容器136。 201223138 w^zypif 電極【：广二?:，至_容器110之第二 第開關131之另—端可耦接至放大罘Π2 輸出端子。第二開關133之一端 ° 出端子H㈣3之另—驗之輸 容器136之第四電極E4。第：開放大器偏移電 -端SI各盗13ί之第四電極E4，且第三開關134之另 之-端可放大器U2之非反相輸入端子。第四開關135 接至放大器132之反相輸人端子^Γ大器 偏移電谷态136之第二雷is m始 關Π3可藉由第一切抑號關131以及第二開 、乜琥SWS1來控制，且第三開關134 ^二開關135可藉由第二切換信號SWS2來控制。第 e7=回應於第一切換信號嶋而控制第二電極 切132之間的連接，第二開關133可回應於第一 工。kSWSl而控制第四電極E4與緩衝器uoa之輸出 sw^間的連，’第二開M 134可回應於第二切換信號 之 =::電㈣與放大器132之非反相輸入媒子 " :且四開關135可回應於第二切換信號SWS2 上制放;^器132之輪出端子與第三電極以之間的連接。 放大器偏移電办器136可具有輕接至放大器132之反 =輸入端子以及第四_135的第三電極E3，以聽接至 第一開關13 3以及第三開關13 4之第四電極E 4。當第二切 換信號耶2科_綠準時，第三開關134以及第四 開關135可接通。右第三開關m以及第四開關⑶接通， 17 201223138 則可將放大器132之輸出電壓施加至第三電極Ε3，且可將 參考電壓VREF施加至第四電極Ε4。因此，在放大器132 之輸出電壓與參考電壓VREF不相同且放大器132之輸出 電壓為將放大器132之偏移加至參考電壓VREF所得的電 壓的狀況下，放大器偏移電容器136可儲存對應於放大器 132之偏移的電荷。 當第一切換彳s號SWS2具有邏輯低位準且第一切換信 號SWS1具有邏輯高位準時，第三開關134以及第四開關 135可斷開，且第一開關131以及第二開關133可接通。 右第一開關131以及第一開關133接通，則可將緩衝器 120a之輸出電壓VOUT與放大器132之偏移的總和施加至 放大器132之反相輸入端子。因此，即使偏移存在於放大 器132中，放大器132亦可輸出消除了放大器132之偏移 的參考電壓VREF。因此，放大器132可將電荷提供至解 搞電容器110’直至緩衝器12〇a之輸出電壓VOUT達到參 考電壓VREF為止。另外’即使偏移存在於放大器132中， 解耦電容器110亦可儲存對應於重設電壓與參考電壓 VREF之間的電壓差（亦即，第一電壓vl)的電荷。如上 文所描述，即使偏移存在於放大器132中，亦可藉由放大 器偏移電容器136來消除放大器ι32之偏移。 圖8為用於描述圖7之偏移消除電路之操作的時序 圖，且圖9A至圖9C為用於描述圖7之偏移消除電路之操 作的電路圖。 參看圖8以及圖9A，在第二切換信號SWS2具有邏 201223138 4Uizypif 輯高位準之時間點τι，第三開關134以及第四開關135可 接通。可將放大器132之輸出電壓VREF+v〇FFSET施加 至放大器偏移電谷态136之第三電極E3,且可將失老雷愿 v腳施加至放大器偏移電容器136之第二二電】 此，放大器偏移電容器136可儲存對應於放大器132之輸 出電壓VREF+VOFFSET與參考電壓VREF之間的電壓差 的電荷。亦即，放大器偏移電容器136可儲存對應於放大 器132之偏移電壓的電荷。儘管圖8說明當單 重設電壓時第二_㈣SWS2具有邏輯高位準的=出 但在一些實施例中，第二切換信號SWS2可在輸出重設電 壓之前具有邏輯高位準。

。參看圖8以及圖9B，在第一切換信號SWS1具有邏 輯咼位準之時間點T2，單位晶胞可輸出重設電壓 VRESET，且第一開關131以及第二開關133可接通。因 為放大器偏移電容器136儲存對應於偏移電壓VOFFSET 之電荷，所以可將緩衝器120a之輸出電壓VOUT與偏移 電壓VOFFSET之總和施加至放大器132之反相輸入端 子。因此，放大器132可將電荷提供至解耦電容器11〇， 直至緩衝器12〇a之輸出電壓v〇UT達到參考電壓VREF 為止，且解耦電容器丨1〇可儲存對應於重設電壓VRESET 與參考電壓VREF之間的電壓差（亦即，第一電壓V1)的 電荷。 參看圖8以及圖9C，在單位晶胞輸出資料電壓 VDATA之時間點T3，可將資料電壓VDATA施加至解耦 201223138 電容器110之第一電極El。因為解耦電容器110儲存對應 於重設電壓VRESET與參考電壓VREF之間的電壓差的電 荷’所以解耦電容器110之第二電極E2可具有對應於感 測電壓VSIG與參考電壓VREF之總和的第二電壓。緩衝 器120a可輸出感測電壓VSIG與參考電壓VREF之總和作 為輸出電壓VOUT。 如上文所描述，根據實例實施例之偏移消除電路1〇〇c 可消除單位晶胞之偏移，且可消除放大器132之偏移。 圖10為說明根據實例實施例之消除偏移之方法的流 程圖。 參看圖1以及圖10,偏移消除電路100可接收來自單 位晶胞200之重設電壓（S41〇)。回饋電路13〇可將電荷 提供至解耦電容器110，直至輸出電壓ν〇υτ達到參考電 壓VREF為止。因此，解輕電容器11〇可儲存對應於第一 電壓vi之電荷’且第-電壓V1可對應於重設電壓與參考 電壓VREF之間的電壓差（S43〇)。 壓路資1=接收來自單位晶胞獅之資料電 …資枓電壓施加至解耦電容器110之第-二極m，則解耦電容器11〇之第二電極E2可具有第二電 Π電壓可對應於資料電壓與第-電壓VI之間^

rs47nu μ· ⑽第—電愚作為輸出電壓VOUT 細之偏移的輪刚可輸出消除了單位晶胞 圖11為說明根據實例實施例之取樣電路的方塊圖。 20 201223138 4Uizypif 參看圖11，取樣電路600包含偏移消除電路loo以及 類比/數位轉換器（analog-to-digital converter，ADC) 500 〇 偏移消除電路100可順序地接收作為來自單位晶胞 200之晶胞電壓VC的重設電壓以及資料電壓。舉例而言， 單位晶胞200可為藉由感測一種物理量（諸如，光強度、 溫度、質量、時間等）而輸出電信號的感測器之元件。 偏移消除電路1〇〇可接收來自參考電壓產生器（未繪 示）之參考電壓VREF。產生參考電壓VREF之參考電壓 產生器可位於取樣電路600内部或外部。在一 實施例 中，參考電壓產生器可為斜坡電壓產生器。 當單位晶胞200輸出重設電壓作為晶胞電壓ye時， 偏移消除電路100可儲存對應於重設電壓與參考電壓 VREF之間的電壓差的第—電壓。當單位晶胞細輸出資 料電壓作為晶胞電壓VC時，偏移消除電路1〇〇可基於資 料電壓以及第-電壓而產生第=電壓作為輸出電壓 vout因此，偏移消除電路100可輸出感測電壓與參考 電壓VREF之總和。 舉例而w，田單位晶胞2GG輸出重設電壓時，包含於 偏移，電路_電容器可儲存對應於第一電壓 之電何。隨後，當單位晶胞細輸 除電路100可輸出對應於資斜雷颅洳够恭p ㈣b 枓電堡與第—電壓之間的電壓 衫考ΐ壓VREF二偏移消除電路10 G可輸出感測電壓 一 之總和作為輸出電麗VOUT。

類比/數位轉換器500 L 可接收來自偏移消除電路100 201223138 之輸出電壓VOUT，且可將輸出電壓VOUT轉換成數位輸 出信號SDIGOUT。類比/數位轉換器500可以各種方式來 實施。舉例而言，類比/數位轉換器500可包含單斜率 ADC、三角積分 ADC ( delta-sigma ADC )、逐次近似 ADC、 循環ADC、快閃ADC、管線式ADC、摺疊ADC等。 在一些實施例中’偏移消除電路100 (例如，偏移消 除電路100之回饋電路）以及類比/數位轉換器500可共用 放大器。 在一些實施例中，多個偏移消除電路100可分別位於 多個行處，且多個類比/數位轉換器500可分別位於多個行 處。 在其他實施例中，多個偏移消除電路100可分別位於 多個行處，且可針對多個行而僅安置一類比/數位轉換器 500。在此狀況下，所述一類比/數位轉換器500可順序地 將自所述多個行輸出之多個輸出電壓VOUT轉換成數位輸 出信號DIGOUT。 取樣電路600可執行相關雙重取樣（correlated double sampling ’ CDS)。在一些實施例中，偏移消除電路loo可 輸出第二電壓或將感測電壓加至參考電壓VREF所得的電 壓作為輸出電壓VOUT’且類比/數位轉換器500可執行使 用參考電壓VREF作為參考點而將第二電壓轉換成數位輸 出信號SDIGOUT之信號轉換操作。因此，取樣電路6〇〇 可產生對應於消除了偏移之有效信號分量的數位輸出信號 SDIGOUT 〇如上文所描述，根據一些實例實施例之取樣電 22 201223138 wjzypif 在-些實施例中，類比/數:；之類比CDS。 可直接接收來自參考電壓==壓卿，或 A甘从奋# η丄 座玍态之參考信號VREF。 偏移消除電^ 1=了/早位晶胞2GG輸出重設電壓時， :t=: 參考電壓作為輸出電壓νουτ， 料電壓時，偏移消除電路!。。可輸出;二 壓加至參考電壓™7戶斤得的電壓作為輸出電壓 3 =轉/奐器5〇0可執行將第二電壓轉換成第二數 位輸出仏奴6號轉換操作。因此，可基於第—數位輸出 信號與第二數位輸出信號之_差而產生對應於消除了偏 移之有，信號分量的數位信號。如上文所贿，對應於其 他實例實施例之取樣電路_可執行雙重CDS，所述雙重 CDS不僅以類比方式提取有效信號分量，而且分別將參考 分量以及錢分量轉換成數位錢。因為取樣電路_執 行雙重CDS，所以可消除可能出現於類比/數位轉換器5〇〇 中之偏移。 圖12為說明根據實例實施例之取樣電路的電路圖。 參看圖12’取樣電路600a包含偏移消除電路1〇〇a以 及類比/數位轉換器500a。儘管圖12說明包含圖4之偏移 消除電路l〇〇a之取樣電路600a，但取樣電路6〇〇a可包含 圖6之偏移消除電路100b或圖7之偏移消除電路i〇〇c。 23 201223138 類比/數位轉換器500a可包含比較器510a以及計數器 530a。比較器510a可接收來自偏移消除電路i〇〇a之輪出 電壓VOUT ’且可接收來自斜坡電壓產生器（未繪示）之 斜坡電壓VRAMP。在一些實施例中，斜坡電壓產生器可 產生參考電壓VREF以及斜坡電壓VRAMP。斜坡電壓產 生器可位於類比/數位轉換器500a内部或外部。在一些實 施例中，多個類比/數位轉換器500a可分別位於多個行處， 且所述多個類比/數位轉換器500a可接收來自單一斜坡電 壓產生器之相同斜坡電壓VRAMP。 比較器51〇a可比較輸出電壓VOUT與斜坡電壓 VRAMP，且可將比較之結果提供至計數器53〇a。計數器 530a可藉由計數在斜坡電壓VRAMp達到輸出電壓ν〇υτ 之則的循環之數目或時間而產生數位輸出信號SDIG〇UT。 在一些實施例中，類比/數位轉換器5〇〇a可執行將參 考電壓VREF轉換成第一數位輸出信號SDIGOUT之參考 轉換操作，且可進一步執行將感測電壓加至參考電壓 VREF所得的電難減帛二触輸出信號 SDIGOUT 的 i號轉換操作。在其他實躺巾，類比/數位轉換器5術 可僅執行使用參考電壓VREF作為參考點而將感測電壓加 至參考電壓VREF所得的電壓轉換成數位輸出信號 SDIGOUT的信號轉換操作。 在些貫施例中，多個偏移消除電路100a可分別位 =曰曰胞陣列之多個行處，且包含—比較器5他以及一計數 器53〇a之單一類比/數位轉換器5〇〇a可順序地將自所述多 24 201223138 個行輸出之多個輸出電壓V0UT轉換成數位輸出㈣ SDIG〇ut。在其他實施射，多個類比/數位轉換器^a 可分別位賴述乡贿處。在科他魏财，多個比較 器510a可分別位於所述多個行處’且可共用一計數器 530a ^在此狀況下，類比/數位轉換器5〇〇a可包含分別二 於所述多個行處之多個鎖存H(树示），且所述多個 器可儲存自共用計數器53Ga輪出之計數信號。在一些實施 例中’類比/數位轉換1|麻可包含儲麵應於感測電壓 之植㈣齡號鎖存ϋ，或可包含儲存對應於參考電壓 VREF之計數信號的參考鎖存器以及信號鎖存器。 f 13為用於描述圖12之取樣電路之操作的時序圖。 vc-'mr及圖13，#輸出重設電壓作為晶胞電壓 古位準1換仏號聰可在一預定時間週期期間具有邏輯 號sws具有邏輯高位準，則偏移消除 ^ IGGa讀㈣壓V()UT可具㈣fji VREF之電齡準㈣的輕鱗。 电、 職作為晶胞電壓VC，則偏移消除電路 為將感;電^ ST力 =電壓—，所述第二電壓 比/數位轉換器考電壓丽所得的電壓。類 輸出電壓vWT㈣=為來自偏移消除電路隐之 器（未給_、的第—電壓’·^•可接收來自斜坡電壓產生 時間τΓΓτ\之斜^電麗541。類比/數位轉換器500a可在 第二雷預定週_間使用參41㈣為參考點將 轉換成數位輪出信號SDIGOUT。因此，取樣電 25 201223138. 路600a可產生對應於消除了偏移之有效信號分量的數位 輸出信號SDIGOUT °如上文所描述，取樣電路6〇〇a可執 行以類比方式提取有效信號分量之類比CDS。 圖14為用於描述圖π之取樣電路之操作的時序圖。 參看圖12以及圖14，當輸出重設電壓作為晶胞電壓 VC時，切換信號SWS可在預定時間週期期間具有邏輯高 位準。若切換信號sws具有邏輯高位準，則偏移消除電 路l〇〇a之輸出電壓V0UT可具有實質上與參考電壓VR£f 之電壓位準相同的電壓位準。類比/數位轉換器5·可接 收作為來自偏移消除電路1〇〇a之輸出電屢ν〇υτ的參考 ，壓VREF’且可接收來自斜坡電壓產生器（未繪示）之 第一斜坡電壓542。類比/數位轉換器5〇〇a可在時間τι至 ^預定週期朗將參考電，卿轉換成第—數位輸出 為將-VWT，所述第二電壓 ί /數til 加至參考電壓瓣所得的電壓。 類比/數位轉換器5〇〇a可接 之輸出電壓V0UT的第二 =為/自偏移消除電路咖 生器之第-# 且可接收來自斜坡電壓產 τΛ τίΓ坡電麗⑷。類比/數位轉換器5〇〇a可在二 信號。包含二電㈣換成第二數位輸出 之數位值。 輸^麵提取賴於有效信號分量 26 201223138 如上文所描述’藉由執行參考轉換操作REFERENCE A/D以及信號轉換操作SIGNAL A/D，取樣電路600a可執 行雙重CDS，所述雙重CDS不僅以類比方式提取有效信 號分量’而且分別將參考分量以及信號分量轉換成數位信 號。因為參考轉換操作REFERENCE之輸入可實質上固定 至參考電壓VREF ’所以參考轉換操作reference可比 信號轉換操作SIGNAL A/D更快速地執行。 圖15為說明根據實例實施例之取樣電路的電路圖。 除了將共用放大器132/510a用作回饋電路i3〇a之放 大器132以及類比/數位轉換器500a之比較器510a之外， 圖15之取樣電路600b可具有實質上類似於圖12之取樣電 路600a之組態的組態。 參看圖15 ’共用放大器132/51〇a不僅可作為回饋電 路130a之放大器132來操作’而且可作為類比/數位轉換 器500a之比較器510a來操作。當切換信號sws具有邏輯 兩位準時’共用放大器132/510a可接收來自參考電壓產生 器（未繪示）或斜坡電壓產生器（未繪示）之參考電壓 VREF，且共用放大器132/510a可作為回饋電路u〇a之放 大器132來操作。當類比/數位轉_器5〇〇a執行參考轉換 操作及/或信號轉換操作時，共用放大器132/51加可接收 來自參考電壓產生器或斜坡電壓產生器之斜坡電壓 VRAM，且共用放大器132/遍可作為類比/數 500a之比較器510a來操作。 、 儘管圖15說明取樣電路_b包含作為類比/數位轉換 27 201223138

器500a之單斜率ADC且回饋電路i3〇a與單斜率ADc共 用放大裔132/510a的貫例，但在一些實施例中，取樣電路 600b可包含各種類型之ADC，諸如三角積分ADC (delta-sigma ADC)、逐次近似 ADC、循環 ADC、快閃 ADC、官線式ADC、摺疊ADC等，且回饋電路i30a可與 各種類型之ADC共用放大器i32/510a。 另外’儘管圖15說明類比/數位轉換器5〇〇&與回饋電 路130a共用放大器132/510a的實例，但在_些實施例中， 取樣電路600b可包含作為緩衝器；i2〇b(如圖6中所說明） 之放大器121b，且類比/數位轉換器5〇〇a可與緩衝器i2〇a 共用放大器。 圖16為說明根據實例實施例之取樣電路的電路圖。 除了使用圖7中所說明之回饋電路i3〇b之外，圖16 之取樣電路600c可具有實質上類似於圖15之取樣電路 600b之組態的組態。 參看圖16 ’共用放大器i32/51〇a不僅可作為回饋電 路130b之放大ft m來操作，而且可作為類比/數位轉換 器500a之比較器510a來操作。當第一切換信號SWS1或 第二切換信號SWS2具有邏輯高位準時’共用放大器 132/510a可接收來自參考電壓產生器（未緣示）或斜坡電 壓產生器（未繪示）之參考電壓VREF，且共用放大器 132/510a可作為回饋電路隱之放大器132來操作。合類 比/數位轉換器遍執行參考轉換操作及/或信號轉換操作 時，共用放大器132/510a可接收來自參考電壓產生器或斜 28 201223138 4ujzypif 坡電壓產生器之斜坡電壓VRAM，且共用放大器132/51〇a 可作為類比/數位轉換器5〇〇a之比較器510a來操作。 在下文_，將在下文描述取樣電路6〇〇c之操作。 當第二切換信號SWS2具有邏輯高位準時，共用放大 器132/510a可接收來自參考電壓產生器或斜坡電壓產生器 之參考電壓VREF，且放大器偏移電容器136可儲存對應 於共用放大器132/51〇a之偏移V0FFSET的電荷。可在輸 出一重設電壓之前或在輸出該重設電壓時執行此操作。 當輸出該重設電壓作為晶胞電壓vc時，第一切換信 號SWS1以及第三切換信號sWS3可在預定_週期期^ 具有邏輯尚位準。當第一切換信號SWS1以及第三切換信 號SWS3具有邏輯高位準時，共用放大器132/51〇&可接^ 來自參考電壓產生器或斜坡電壓器之參考電壓 VREF’且解綱容H 11G可儲存對應於第―wvi (亦 即，重設電壓與參考電壓VREF之間的電壓差）之電荷。 在-些實施例中’在解㈣容器UG儲存對應於第一電壓 VI之電荷之後，第-切換信號sws丨可具有邏輯低位準， 第三切換信號SWS3可具有邏輯高位準，且共用放大器 132/510a可接收來自參考電壓產生器或斜坡電’壓產生器： 斜坡電壓VRAMP。因此，類比/數位轉換器顺可執^一 種參考轉換操作。 當輸出資料電壓作為晶胞電壓vc時，第三切換 SWS3具有邏輯高位準，且共職Al| 132/51〇；可接^ 自參考電壓產生器或斜坡電壓產生器之斜坡電壓 29 201223138 VRAMP。共用放大器i32/510a可在反相輸入端子處接收 第二電壓（亦即，將感測電壓加至參考電壓VREF所得的 電壓）。因此，類比/數位轉換器500a可執行信號轉換操作。 如上文所描述’根據實例實施例之取樣電路600c可 使用解耦電容器110以及放大器偏移電容器丨36來消除單 位晶胞之偏移以及放大器132/510a之偏移。另外，根據實 例實施例之取樣電路600c可藉由執行類比CDS或雙重 CDS而產生對應於有效信號分量之確切的數位輸出信號 SDIGOUT。另外，根據實例實施例之取樣電路6〇〇c可共 用放大器132/510a ’藉此減小取樣電路600c之大小。 圖Π為說明根據實例實施例之取樣電路的電路圖。 參看圖17,取樣電路600d包含偏移消除電路i〇〇a以 及類比/數位轉換器500b。儘管圖17說明取樣電路6〇〇d 包含圖4之偏移消除電路100a的實例，但取樣電路6〇〇d 可包含圖6之偏移消除電路100b或圖7之偏移消除電路 100c。 類比/數位轉換器500b可包含積分器510b、511b、512b 以及520b、量化器530b、數位/類比轉換器540b以及數位 濾波器550b。類比/數位轉換器500b可將偏移消除電路 l〇〇a之輸出電壓VOUT轉換成數位輸出信號SDIG〇UT。 當執行類比/數位轉換時，類比/數位轉換器5〇%可執行過 ，樣及/或雜訊塑形(shaping)。因此，可將量化雜訊移動至 尚頻帶，且可減少雜訊。 積分器510b、5llb、51沈以及520b可對輪出電壓 201223138 40329pif VOUT與自數位/類比轉換器540b輸出之回饋信號之間的 差求積分。積分器51〇b、511b、512b以及520b可包含放 大器510b、第一電容器5Ub、重設開關512b以及切換式 電容器520b。放大器510b可具有反相輸入端子，經由切 換式電容器520b而將輸出電壓v〇UT與數位/類比轉換器 540b之輸出信號之間的差施加至所述反相輸入端子；以及 施加參考電壓VREF之非反相輸入端子。第一電容器5Ub 以及重設開關512b可並列耦接於放大器51〇b之反相輸入 h子與放大斋510b之輸出端子之間。第一電容器snb可 基於輸出電壓VOUT與數位/類比轉換器540b之輸出信號 之間的差而儲存電荷，且重設開關512b可回應於重設 RST而使第一電容器511!3放電。 … 切換式電容器520b可包含第二電容器521b、第一開 關522b、第二開關523b、第三開關以及第四開關 525b。第一開關522b可回應於第一相位切換信號p肋而 控制偏移消除電路l〇〇a與第二電容器521b之間的連接， 第二巧523b可回應於第二相位切換信號p m 2而控制第 -電谷器521b與放大器510b之間的連接，第三開關524b 可目餘帛二減娜錢PHI2 _職位/類比轉換器 遍與第二電容器52丨b之間的連接，且第四開關52兄可 回應於第-相位切換信號醜而控制第二電容器皿與 第二電源供應電壓（例如，接地電遷）之間的連接。當類 1^/數_換|| 51Gb執行參考轉換操作或信號轉換^作 時’第-相位切換錢刪以及第二相位切換信號pHi2 31 201223138 4U3^yplt 可具有相反相位’且可週期性地自邏輯低位準轉變成邏輯 高位準或自邏輯高位準轉變成邏輯低位準。因此，可週期 性地重複第一開關522b與第四開關525b之接通以及第二 開關523b與第三開關524b之斷開，或第一開關522b與第 四開關525b之斷開以及第二開關523b與第三開關524b 之接通。執行此操作之切換式電容器520b可用作電阻器。 在一些實施例中’積分器510b、511b、512b以及520b可 包含電阻器以取代切換式電容器520b。 量化器530b可藉由量化各積分器51〇b、511b、512b 以及520b之輸出信號而輸出數位信號。在一些實施例中， 自量化器530b輸出之數位信號可具有單一位元或多個位 元。數位/類比轉換器540b可藉由將數位信號轉換成類比 信號而產生回饋信號，且可將回饋信號提供至積分器 510b、511b、512b以及520b。數位濾波器550b可基於自 量化器530b輸出之數位信號而產生數位輸出信號 SDIGOUT。舉例而言，數位濾波器55〇b可藉由計算為串 列位元流(stream)之數位信號之平均值而產生數位輸出信 號SDIGOUT。數位濾波器550b可移除頻帶外的量化雜訊。 在一些實施例中，類比/數位轉換器5〇〇b可執行將參 考電壓VREF轉換成第一數位輸出信號SDIG〇UT之參考 轉換操作，且可執行將將感測電壓加至參考電壓所 得的第二電壓轉換成第二數位輸出信號SDIG〇UT的信號 轉換操作。在其他實施例中，類比/數位轉換器5〇% ;僅 執行使用參考電M VREF作為參考點而將第二電壓轉換成 32 201223138 4UJzypif 數位輸出信號SDIGOUT的信號轉換操作。 圖18為用於描述圖17之取樣電路之操作的時序圖。 參看圖17以及圖18，當輸出重設電壓作為晶胞電壓 VC時，切換信號SWS可在一預定時間週期期間具有邏輯 局位準。若切換信號SWS具有邏輯高位準，則偏移消除 電路100a之輸出電壓VOUT可具有實質上與參考電壓 VREF之電壓位準相同的電壓位準。在一些實施例中，類 比/數位轉換器500b可接收作為偏移消除電路1〇〇a之輸出

電壓VOUT的參考電壓VREF’且可執行將參考電壓vreF 轉換成第一數位輸出信號之參考轉換操作j^ference A/D。重设信號rsT可在一預定時間週期期間具有邏輯高 位準，且可使第一電容器511b放電。在參考轉換操作 REFERENCE A/D期間’第-相位切換信號PHI1以及第二 切換信號PHI2可具有相反相位，且可週期性地自邏輯低 位準轉變成賴高位準或自邏輯高位準轉變成邏輯低位 準0 右鞠出貝料電壓作為晶胞電壓vc，則偏移消除 100a可輸出第二電壓作為輸出電壓ν〇υτ，所述第二 =感測電壓丽加至參_獅所得的電；； ί/^換器5GGa可接收作為來自偏移消除電路100a之 輸出電壓VOUT的第二電壓，且執行將第二 ^ 二數位輸出信號之信號轉換操作SIGNAL A/D。包人= 置可基於第—數位輸 -數位輸出信號而提取對應於有效信號分量之數位值。弟 33 201223138 如上文所描述，取樣電路600d可藉由執行參考轉換 操作REFERENCE A/D及/或信號轉換操作SIGNAL A/D而 執行類比CDS或雙重CDS。 圖19為說明根據實例實施例之取樣電路的電路圖。 除了以下情況之外’圖19之取樣電路60〇e可具有實 質上類似於圖17之取樣電路600d之組態的組態：共用放 大器132/510b用作回饋電路130a’之放大器132以及類比/ 數位轉換器500b之放大器510b，且與圖17之回饋電路13〇 相比較，圖19之回饋電路130a，進一步包含直接將緩衝器 120a之輸出信號施加至放大器132的開關137。 參看圖19,共用放大器i32/51〇b不僅可作為 路130a’之放大器132來操作，而且可作為類比/數位轉換 器500b之放大器51〇b來操作。當切換信號sws具有邏 輯咼位準時’共用放大器132/510b可作為回饋電路u〇a, 之放大器m來操作。另外，當類比/數位轉換器鳩執 行參考轉換操作及/或信號轉換操作時，共用放大器 132/5·可作為類峨㈣換器鳩之放大器鳩來 作0 ’、 電 態 圖2〇為制根據實例實施狀取樣電路的電路圖 除了使用圖7之回饋電路13%之外，圖2 路600f可具有f質上__ 19之取樣電路侧且 66細能。 參看圖20 大器132/51〇b不僅可作為回饋雷 路130b之放大器氺榀从^ 丨f句w謂冤 呆作，而且可作為類比/數位轉換 201223138 4Uizypif 器500b之，大器510b來操作。當第一切換信號swsi或 第二切換信號SWS2具有邏輯高位準時，共用放大器 132/510b可作為回饋電路13〇b之放大器132來操作。另 外，當類比/數位轉換器500b執行參考轉換操作及/或信號 轉換操作時，共用放大器132/51〇b可作為類比/數位轉換 器500b之放大器51〇b來操作。 在下文中，將在下文參看圖2〇來描述取樣電路6〇〇f 之操作。 當第二切換信號SWS2具有邏輯高位準時，共用放大 器132/510b可接收來自參考電壓產生器（未繪示）或斜坡 電壓產生器（未繪示）之參考電壓，且放大器偏移電容器 136可儲存對應於共用放大器132/51〇b之偏移v〇FFSEt 的電荷。 在一些實施例中’可在第一切換信號SWS1具有邏輯 咼位準之前執行放大器偏移電容器136之充電操作。在其 他實施例中，可實質上緊接在類比/數位轉換器5〇〇b執行 參考轉換操作之前及/或實質上緊接在類比/數位轉換器 500b執行信號轉換操作之前執行放大器偏移電容器136之 充電操作。在再其他實施例中，可在第一切換信號SWS1 具有邏輯高位準之前以及類比/數位轉換器5〇〇b執行參考 轉換操作及/或信號轉換操作之前執行放大器偏移電容器 136之充電操作。 當輸出一重設電壓作為晶胞電壓VC時，第一切換信 號SWS1可在預定時間週期期間具有邏輯高位準。當第一 35 201223138 切換信號SWS1可具有邏輯高位準時，解㈣容哭_ 儲存對應於第-電壓之電荷，所述第—電朗應 電壓與參考電壓VREk_電壓差。在—些實施例^ 類比/數位轉換器500b可在解耦電容器11〇儲存對應於 一電壓之電荷之後執行參考轉換操作。 ‘"、 當輸出資料電壓作為晶胞電壓VC時，類比/數位轉換 器500b可執行信號轉換操作。 ' 如上文所描述，取樣電路600f可使用解輕電容器11〇 以及放大器偏移電谷器136來消除單位晶胞之偏移以及放 大器132/510b之偏移。另外，取樣電路600f可藉由執行 類比CDS或雙重CDS而產生對應於有效信號分量之數位 輸出信號。另外，取樣電路600f可使用共用放大器 132/510b，藉此減小電路大小。 圖21為說明根據實例實施例之對信號取樣之方法的 流程圖。 參看圖11以及圖21，取樣電路600可接收來自單位 晶胞200之重設電壓（S410)。偏移消除電路1〇〇可儲存 對應於第一電壓之電荷，所述第一電壓對應於重設電壓與 參考電壓VREF之間的電壓差（S430)。 取樣電路600可接收來自單位晶胞200之資料電壓 (S450)。偏移消除電路1〇〇可輸出對應於資料電壓與第一 電壓之間的電壓差的第二電壓作為輸出電壓VOUT (S470)。因此，偏移消除電路100可輸出消除了單位晶胞 200之偏移的第二電壓。 36 201223138 類比/數位轉換器500可執行使用參考電壓VREF作為 參考點而將第二電壓轉換成數位輸出信號SDIGOUT的信 號轉換操作。如上文所描述’根據一些實例實施例之取樣 電路600可執行以類比方式提取有效信號分量之類比 CDS。 圖22為說明根據實例實施例之對信號取樣之方法的 流程圖。 參看圖U以及圖22，取樣電路600可接收來自單位 晶胞200之重設電壓（S410)。偏移消除電路100可儲存 對應於第一電壓之電荷，所述第一電壓對應於重設電壓與 參考電壓VREF之間的電壓差（S430)。 類比/數位轉換器5 00可執行將參考電壓VREF轉換成 第一數位輪出信號之參考轉換操作（S440)。 取樣電路600可接收來自單位晶胞200之資料電壓 (S4a50) °偏移消除電路100可輸出對應於資料電壓與第一 電壓之間的電壓差的第二電壓作為輸出電壓VOUT (S470)。因此，偏移消除電路1〇〇可輸出消除了單位晶胞 之偏移的第二電壓。 類比/數位轉換器500可執行將第二電壓轉換成第二 ，位輸出信號之信號轉換操作。如上文所描述，根據其他 ^例實施例之取樣電路6 0 〇可藉由執行參考轉換操作以及 號轉換操作而執行雙重CDS。 圖23為說明根據實例實施例之影像感測器的方塊圖。 參看圖23，影像感測器7〇〇包含像素陣列710、偏移 37 201223138 消除單元720、類比/數位轉換單开〜 列掃描電路75〇以及時序控制電路·。 7L 730可包含分別麵接至像素陣列谓之多多: 類比/數位轉換器置」、ADC—2以及AD(：m固 像感測器700可使用行ADC技術。 〜因此，衫 =陣列7料包含多個單位像素。所述單位像素可 以0 3多個列以及多個行之矩陣形式配置著。每位 素可包含光電轉換裝置以及信號產生電路。所述單位像素 可根據包含於信號產生電財之電晶體之數目而分類成三 -電晶體像素、四-電晶體像素、五·電晶體像素、— 像素等。像素陣列710可包含每一列一列線以及备一二一 行線。舉例而言，在像素陣列71〇包含M*N個單位^素 之狀況下（其中M以及N中之每一者為大於丨之整數）， 像素陣列710可包含Μ個列線以及n個行線。 列掃描電路750可經由列線來控制像素陣列71〇之列 位址以及列掃描，且行掃描電路74〇可經由行線來控制像 素陣列710之行位址以及行掃描。在一些實施例中，在影 像感測器700使用貝爾圖案（Bayer pattern)技術之狀況 下，像素陣列710之單位像素可分別接收紅光（r)、綠光 (G)以及藍光（B )。在其他實施例中，像素陣列71 〇之每 早位像素可分別接收洋紅光（Mg)、黃光（γ)、青光（Cy) 及/或白光（W)。在一些實施例中，在影像感測器700可 使用自動黑位準補 ^員（auto dark level compensation， ADLC)技術之狀況下，像素陣列710可在周邊區域中包 38 201223138 4U329plf 含阻擋入射光之光學黑色像素陣列（未繪示）。 偏移消除單元720可包含分別耦接至所述行線之多個 偏移消除電路。偏移消除單元720可接收作為來自像素陣 列710之多個晶胞電壓VC一1、vc_2以及VC_N的多個重 設電壓以及多個資料電壓，且可將多個輸出電壓 VOUT_l、VOUT_2以及VOUT一N提供至類比/數位轉換單 元730。偏移消除單元720可儲存所述多個重設電壓相對 於參考電壓之多個電壓差，且可基於所述多個資料電壓以 及所述多個電壓差而產生所述多個輸出電壓νουτ」、 VOUT 2 以及 VOUT N。 一 類比/數位轉換單元730可包含分別耦接至所述行線 之所述多個類比/數位轉換器ADCj'ADC—2以及 。類比/數位轉換單元730 ▼執行參考轉換操作及/ 或信號轉換操作。類比/數位轉換單元730可由時序控制電 ^控制以執行參考轉換操作及/或信號轉換操作。可 :歹描職來執行參考轉換操作或錢轉換操作在 二歹’掃描週期中’列掃描電路，選擇像素陣列頂之 信號來自時序控制Ϊ路之控制 路750 、 之列位址以及列掃描。列掃描電 1㈣啟動—敎舰之㈣施加至像素 謝75㈣娜像素陣 之信號r以及提供驗啟動該選定列線 動器。仃掃描電路74〇可接收來自時序控制 39 201223138 電路760之控制k號以控制像素陣列710之行位址以及行 掃描二行掃描電路740可將類比/數位轉換單元73〇之數位 ，出，，輸出至數位信號處理電路或外部主機。舉例而 °行掃描電路740可將水平掃描控制信號輸出至類比/ 數位轉換單元730以順序地選擇類比/數位轉換器 ADC一1、ADC一2以及ADC一N中之至少一者。在一些實施 例中，行掃描電路740可包含選擇類比/數位轉換器 ADC一 1、ADC一2以及ADC_N中之至少一者的行解碼器， 以及將選定的類比/數位轉換器之輸出施加至水平傳輸線 的行驅動器。水平傳輸線可具有用讀出數位輸出信號之 各種位元寬度。 時序控制電路760可控制偏移消除電路72〇、類比/ 數位轉換單元730、行知描電路740以及列掃描電路乃〇。 時序控制電路760可將控制信號（諸如，時脈信號、時序 控制信號等）提供至偏移消除電路720、類比/數位轉換單 元730、行掃描電路74〇以及列掃描電路75〇。在一些實施 例中，時序控制電路760可包含邏輯控制電路、鎖^迴路 電路、時序電路、通信介面電路等。儘管在圖23中未說明， 但影像感測器700可進一步包含產生參考電壓及/或斜坡 電壓之參考電壓產生器。 圖2 4為說明根據實例實施例之影像感測器的方塊圖。 參看圖24，影像感測器700a包含像素陣列71〇、偏 移肩除單元720、行掃描電路740、列掃描電路750、時序 控制電路760、類比多工器770以及類比/數位轉換單元 201223138 40329pif 780。除了類比多工器770以及類比/數位轉換單元7 組態之外’圖24之影像感測器·可具有實質^ 圖23之影像感測器700之組態的组離。 彳乂於 類比夕工器770可順序地輸出對應於經由多個行 接收之有效信號分量_比電壓。類比/數位轉元 可包含單-類比/數位轉換器，所述單一類比/數位轉換： 將自類比多工^ 7 7 0順序地輸出之類比電壓轉換成數位^ 出信號。亦即，影像感測器700a可使用一類比/數位轉^ 器的單一 ADC技術。因為影像感測器7〇〇a包含用於轉換 所述多個行線之輸出信號的一類比/數位轉換器，所以可減 小影像感測器700a之大小。 圖25A至圖25D為說明根據實例實施例之包含於影 像感測器中之單位像素的電路圖。 心 參看圖25A，根據一些實例實施例之單位像素 可包含光敏性(sensitive)裝置PD、轉移電晶體τχ、浮動擴 散節點FD、重設電晶體RX、驅動電晶體Dx以及選擇電 晶體SX。 光敏性裝置PD可基於入射光而產生光電荷。在一此 實施例中’光敏性裝置PD可接收控制信號以接通或& 開。在此狀況下’當光敏性裝置PD接通時，光敏性裝置 PD可產生光電荷，且當光敏性裝置pd斷開時，光敏性裝 置PD不可產生光電荷。在一些實施例中，光敏性裝置pD 可包含光電二極體、光電晶體、光閘（photogate)、釘紫光 電二極體或其組合。 201223138

敏性ί ί 移電Μ TX之㈣(_ng)㈣而將由光 而一 ^ 產生之光電荷轉移至浮動擴散節點FD。舉例 而a，虽该轉移控制信號*有第一位準（例如，高 ^ Γ移電4 接通，且因此可將由光敏性 " 產生之光電荷轉移至浮動擴散節點FD。 ,該驅動電晶體DX可用作源極隨耗器緩衝放大器 可緩衝對應於收集於浮動紐節點FD中之電荷的信號。 該選擇電晶體sx可回應於選擇控繼號SEL而執 用於選擇單位像素7Ua之切換操作以及位址操作。

FD 浮f擴散節點FD可藉由該重設電晶體敗來重設。 舉例而S，该重設電晶體RX可回應於重設控制信號 而針對一種CDS操作以固定週期重設該浮動擴散節點 Ϊ7Τ^ 〇 儘官圖25A說明包含一光敏性裝置pD以及四個撾〇§ 電晶體TX、RX、DX以及SX之單位像素7Ua，但根據 實例實施例之單位像素不限於此情形，且本發明概念（例 如）可適用於包含光敏性裝置以及至少三個電晶體^任何 電路。在圖25B至圖25D中說明單位像素之其他實例實施 例。 圖25B之單位像素711b可為包含光敏性裝置pD、重 設電晶體RX、驅動電晶體DX (或源極隨搞器電晶體）以 及選擇電晶體SX的二-電晶體像素。 圖25C之單位像素711c可為包含光敏性裝置pD、轉 移電晶體TX、重設電晶體RX、驅動電晶體Dx (或源極 42 20122313¾ 以及另一電晶體GX的五 隨柄器電晶體）、選擇電晶體 -電晶體像素。 圖25D之單位像素711d可為包 重設電晶體—電晶體二 擇電晶體SX以及兩個其他電晶體GX 與PX的六-電晶體像素。 ^於圖25A至圖25D中所說明的各種類型之單位像 素 7iia、7llb、7m 以及 711d，每—單位像素 7Ua7iib、 71=以及7lld可具有獨立結構，或兩個或兩個以上單位 像。可共用至少- it件。舉例而言’關於圖2认之單位像 素二匕’兩個或四個單位像素7Ua可共用浮動擴散節點 尸〇、重叹電晶體虹、驅動電晶體1^以及選擇電晶體瓜 且所述兩個或_單絲素711a可藉由時序㈣而獨立 地操作。 圖26為朗雜實崎闕之包含於影像感測器中 之單位像素以及偏移消除電賴電路圖，且圖27為用於描 述圖26巾所朗的單位像素以及偏移消除電路之操作的 時序圖。 儘管圖26說明單位像素711a具有四_電晶體結構之實 例，但根據實例實施例之影像感測器可包含各種類型之單 位像素’諸如圖25B中所說明的三_電晶體結構之單位像素 711b、圖25C中所說明的五·電晶體結構之單位像素7Uc、 圖25D中所說明的六_電晶體結構之單位像素7Ud等。 參看圖26以及圖27，當重設控制信號RS具有邏輯 43 201223138 高位準時，重設電晶體RX可接通，且單位像素7Ua可輸 出重設電壓。當輸出該重設電壓作為晶胞電壓vc時，切 換信號SWS可在一預定時間週期期間具有邏輯高位準。 右切換仏號SWS具有邏輯而位準’則解輕電容器no可儲 存對應於重設電壓與參考電壓VREF之間的電壓差的第一 電壓VI，且偏移消除電路i〇〇a可輪出具有實質上與參考 電壓VREF之電壓位準相同的電壓位準的輸出電壓 VOUT。在一些實施例中，圖23之類比/數位轉換單元73〇 或圖24之類比/數位轉換單元78〇可接收作為來自偏移消 除電路100a之輸出電壓VOUT的參考電壓VREF，且可執 行將參考電壓VREF轉換成第一數位輸出信號之參考轉換 操作 REFERENCE A/D。 若轉移控制信號TG具有邏輯高位準，則轉移電晶體 TX可接通，且可將由光敏性裝置PD產生之光電荷轉移至 浮動擴散節點FD。單位像素711a可基於浮動擴散節點FD 之電壓而經由驅動電晶體DX、選擇電晶體SX以及行線 COL輸出資料電壓。若輸出資料電壓作為晶胞電壓ye， 則偏移消除電路100a可輸出對應於資料電壓與第一電壓 V1之間的電壓差的第二電壓作為輸出電壓VOUT。圖23 之類比/數位轉換單元730或圖24之類比/數位轉換單元 780可接收作為來自偏移消除電路100a之輸出電壓νουτ 的第=電壓，且可執行將第二電壓轉換成第二數位輸出信 號之信號轉換操作SIGNAL A/D。 如上文所描述，包含單位像素711a以及偏移消除電 44 201223138 40329pif 路100a之影像感測器可藉由執行參考轉換操作 REFERENCE A/D及/或信號轉換操作SIGNAL A/D而執行 類比CDS或雙重CDS。 圖28為說明根據實例實施例之包含於影像感測器中 之共用的單位像素以及偏移消除電路的電路圖，且圖29 為用於描述圖28中所說明的共用的單位像素以及偏移消 除電路之操作的時序圖。 參看圖28，影像感測器包含共用的單位像素712，其 中重設電晶體RX、驅動電晶體DX以及選擇電晶體S X為 兩個單位像素所共用。由於兩個單位像素共用電晶體狀、 DX以及SX，故被光敏性裝置PD佔據之大小之比率可增 加’且影像感測器之填充因子(flllfact〇r)可增加。 。參看圖28以及圖29，若一重設控制信號RS具有邏 輯高位準，則重設電晶體RX可接通，且共用的單位像素 712可經由行線COL而輸出第一重設電壓。此後，若切換 、號sws具有邏輯高位準，則偏移消除電路1〇〇a可輸出 具有實質上與參考電壓VREF之電壓位準相同的電壓位準 的輸出電壓VOUT。圖23之類比/數位轉換單元73〇或圖 24之類比/數位轉換單元78〇可執行將參考電壓vref轉 換成第一數位輸出信號之第一參考轉換操作 A/D ° 若第一轉移控制信號TG1具有邏輯高位準，則第一轉 移電晶體τχι可接通，且可將由第一光敏性裝置pm產 生之光電荷轉移至浮動擴散節點FD。共用的單位像素712 45 201223138

可基於洋動擴散節點FD之電壓而經由驅動電晶體Dx、選 擇電晶體S X以及行線C 〇L輸出第—#料電壓。偏移消= 電路1〇〇a可輸出將第一感測電壓VSIG1加至參考電壓 VREF所得的電壓作為輸出電壓VOUT。圖23之類比/數 位轉換單元730或圖24之類比/數位轉換單元78〇可執行 將第一感測電壓V S〗G丨加至參考電壓VREF所得的電壓轉 換成第二數位輸出信號之第一信號轉換操作SIGNAL 若該重ax控制彳s號RS再次具有邏輯高位準，則該| 設電晶體RX可接通’且共用的單位像素712可經由行讀 C〇L而輸f第二重設電壓。此後，若切換信號SWS再:i 具有邏輯咼位準，則偏移消除電路1〇〇a可輸出具有實質上 與參考電壓VREF之電壓位準拥的電壓位準的輸出電遽 V〇UT。圖。23之類比/數位轉換單元73〇或圖24之類比 f 780可執行將參考電壓VREF轉換成第三數 立3仏號之第二參考轉換操作REFERENCE A/D。 of第二轉移控繼號TG2具有賴高位準，則第二轉 =體JX2可接通’且可將*第二*敏性裝置 PD2產 ””荷轉移至浮動擴散節點FD。共用的單位像素712 :::浮動擴散節點FD之電壓而經由驅動電晶體DX、選 番改二Γ SX以及行線C〇L輪出第二資料電壓。偏移消除 〇a可輸出將第二感剩電壓VSIG2加至參考電壓 所㈣電壓以作為輸丨電壓vgut。圖23之類比/ 立換單tl 730或圖24之類比/數位轉換單元78〇可執 46 201223138 4U^zypif 行將第二感測電壓VSIG2加至參考電壓VREF所得的電壓 轉換成第四數位輸幻线之第二信號轉換操作sig A/D 〇 如上文所描述，儘管兩個或兩個以上的單位像素共用 電晶體RX、DX以及SX，但所述兩個或兩個以上^位 像素可藉由時序控制而獨立地操作。 圖30為說明根據實例實施例之包含於影像感測器中 之共用的單位像素以及偏移消除電路的電路圖。 參看圖30，影像感測器可包含共用的單位像素714， 其中四個單位像素共用重設電晶體RX、驅動電晶體Dx 以及選擇電晶體SX。因為四個單位像素共用電晶體 DX以及SX，故被光敏性裝置PD佔據之大小之比率可增 加且衫像感測器之填充因子可增加。儘管四個單位像素 共用電晶體RX、DX以及SX，但所述四個單位像素可藉 由時序控制而獨立地操作。 曰 〇儘管圖28以及圖30分別說明兩個單位像素以及四個 單位像素共用電晶體RX、DX以及sx的實例，但在一些 實施例中，三個單位像素或五個或五個以上的單位像素可 共用至少一電晶體。 圖31為說明根據實例實施例之影像感測器的方塊圖。 圖31說明影像感測器7〇〇b之一部分。參看圖31，像 素陣列71〇a可包含多個以包含多個列以及多個行之矩陣 形式配置的單位像素。像素陣列71〇a可進一步包含至少兩 個偏移消除電路陣列72〇j以及72〇_2，每一偏移消除電 201223138 ^列包含分別耦接至所述多個行之多 舉例而言’在像素陣列7_Μ Μ以及L中之每—者為大於丨之整數 像素（其中 列710a可包含l個第—行線c〇L—⑴咖^:，像素陣 以及L個第二行線c〇L』、c〇L—22以及二^ 5 偏移消除電路陣列720」可包含分顺接 COL』、C0L12以及c〇L_1L之L個偏移接饤線 第二偏移消除電路陣列720 2可包含分別為*電路’且 cm—21、C_ 以及 C0L_2LW=^H⑽ —疋L個偏移消除電路。 像素陣列7H)a之單位像素可_ COL—U、C〇L12以及C()L_1L以及第二行線咖=線

com以及C〇L—2L ’且可實質上同時讀取所述單位像素 中之兩列。舉例而言，可經由第—行線咖^ U 以及C〇L_1L來讀取所述單位像素中之第1之2 壓，且可經由第二行、線C0L_21、C〇L22以及c〇lB02 讀取所述單位像素中之第二列之晶胞電壓。第—偏移 電路陣列720_1可消除所述單位像素中之第—列之晶胞& 壓的偏移，且第二偏移消除電路陣列72〇—2可消除所=單 位像素中之第二列之晶胞電壓的偏移。可藉由第'一類 數位轉換器陣列或第一類比/數位轉換器將所述單位像素 中之第一列之B曰胞電壓轉換成第一數位輸出信號，且可^ 由第二類比/數位轉換器陣列或第二類比/數位轉換器將戶^ 述單位像素中之第二列之晶胞電壓轉換成第二數位^出信 號。 ° 48 201223138 4imyPif 儘管圖31說明單位像素中之奇數編號之列耦接至第 一行線COL-11、C〇L12以及COL—1L且單位像素中之偶 數編號之列耦接至第二行線C〇L一21、COL22以及COL 2L 的實例，但所述單位像素與所述行線可以各種方式來輛1妾。 圖32為說明根據實例實施例的包含於圖μ之影像感 測器中之單位像素以及偏移消除電路的電路圖。 參看圖32，第一單位像素711 一 1可經由第一行線 COL一 1而耦接至第一偏移消除電路丨⑼一丨，且第二單位像 素711—2 了經由第一行線COL_2而輕接至第二偏移消除電 路100—2。第一單位像素711」以及第二單位像素71匕2 了貫質上同時接收控制信號（諸如，重設控制信號RS、轉 移控制彳§號TG以及選擇控制信號SEL )，且可實質上同時 執行讀出操作。 圖33為說明根據實例實施例的包含於圖η之影像感 測器中之共用的單位像素以及偏移消除電路的電路圖。 參看圖33,第一共用的單位像素712_1可經由第一行 線COL—1而耦接至第一偏移消除電路1〇〇—丨，且第二共用 的單位像素712—2可經由第二行線C0L_2而耦接至第二偏 移消除電路1〇〇_2。包含第一光敏性裝置PD1以及第一轉 移電晶體τχι之第一單位像素與包含第三光敏性裝置pD3 以及第三轉移電晶體TX3之第三單位像素可藉由共用第 一重設電晶體RX1、第一驅動電晶體DX1以及第一選擇 電晶體SX1而形成第一共用的單位像素712—i。包含第二 光敏性裝置PD2以及第二轉移電晶體TX2之第二單位像 49 201223138 之/第四iΓ光敏性裝置PD4以及第四轉移電晶體TX4 動雷s# ri素可藉由共用第二重設電晶體11X2、第二驅 的輩：德本以及第二選擇電晶體SX2而形成第二共用 素712>第—共㈣單位像素Μ ι以及第二 用：早位像素712一2可實質上同時接收控制信號（諸 轉移控制信號TG卜第二轉移控制信號 TG2、重 :工Ί虎RS以及選擇控制信號狐），且可實質上同時 執行讀出操作。 圖34為說明根據實例實施例之包含影像感測器之數 位相機的方塊圖。 參看圖34，數位相機800包含透鏡810、影像感測器 820、馬達單元830以及引擎單元84〇。影像感測器82〇可 為圖23之影像感測器7〇〇、圖24之影像感測器7〇〇a或圖 31之影像感測器7〇〇b。 透鏡810可將入射光聚焦於影像感測器82〇之光接收 區域上。影像感測器820可基於入射光而產生貝爾圖案之 RGB資料。RGB資料可為藉由偏移消除電路或取樣電路 而消除了偏移的資料。影像感測器82〇可回應於時脈信號 CLK而將RGB資料提供至引擎單元840。在一些實施例 中，影像感測器820可使用行動工業處理器介面（m〇bile industry processor interface，MIPI)及/或相機串列介面 (camera serial interface’CSI)來與引擎單元 840 形成介面。 馬達單元830可回應於自引擎單元840接收之控制信號 CTRL而控制透鏡810之聚焦或可執行按下快門 50 201223138 40329pif

(shuttering)。引擎單元840可控制影像感測器820以及馬 達單元830。引擎單元840可基於RGB資料而產生YUV 資料（包含照度分量、照度分量與藍色分量之間的差，以 及照度分量與紅色分量之間的差），或可產生經壓縮資料， 諸如聯合攝影專家群（joint photography experts group， JPEG)資料。引擎單元840可耦接至主機/應用程式 (application)850，且可基於主控時脈信號MCLK而將YUV 資料或經壓縮資料提供至主機/應用程式850。在一些實施 例中，引擎單元840可使用串列周邊介面（seriai peripherai interface ’ SPI)及/或積體電路間（inter integrated circuit， I2C)介面而與主機/應用程式85〇形成介面。 圖35為說明根據實例實施例之包含影像感測器之計 算系統的方塊圖。 參看圖35，計算系統1〇〇〇包含處理器1〇1〇、記憶體 裝置1020、儲存裝置1()3〇、輸入/輸出裝置1〇4〇、電源供 應器1050以及影像感測器1〇6〇。影像感測器1〇6〇可為圖 23之影像感測n 、圖24之影像感測器7或圖 之影像感測If 7G%。儘；I；在圖35中未說明，但計算系統 1000可進-步包含用於與電子裝置（諸如，視訊卡、聲卡、 記憶卡、USB裝置等）職之埠(port)。 處理器1010可執行特定計算或任務。舉例而言，處 理器麵^為微處理器、中央處理單元（_御職= 數位信號處理器，或其類似者。處理器_ Ί錄隨排、控她流排及/或資料随排而與記憶 201223138 Hvj^ypu 體裝置1020、儲存裝置1030以及輸入/輸出裝置1040通 信。處理器1010可耦接至擴充匯流排，諸如周邊組件互連 (peripheral component interconnect，PCI)匯流排。記憶體 裝置1020可儲存用於操作計算系統之資料。舉例而言，記 憶體裝置1020可藉由以下各者來實施：動態隨機存取記憶 體（dynamic random access memory，DRAM )、行動 DRAM、靜態隨機存取記憶體（static random access memory，SRAM)、相變隨機存取記憶體（phase change random access memory，PRAM)、電阻隨機存取記憶體 (resistance random access memory，RRAM)、奈米浮動閘 極記憶體（nano floating gate memory，NFGM)、聚合物隨 機存取 s己憶體（polymer random access memory，PoRAM)、 磁性隨機存取s己憶體（magnetic random access memory， MRAM )、鐵電隨機存取記憶體（ferroeiectric rand〇mi access memory，FRAM)等。儲存裝置1030可包含固態磁碟機、 硬碟機、CD-ROM等。輸入/輸出裝置1〇4〇可包含輸入裝 置（諸如，鍵盤、滑鼠、小鍵盤等），以及輸出裝置（諸如， 印表機、顯示裝置等）。電源供應器1〇5〇可向計算裝置1000 供應電力。 影像感測器1060可經由匯流排或其他通信鏈路(links) 而耦接至處理器1010。如上文所描述，影像感測器1060 可使用偏移消除電路或取樣電路來產生準確的影像資料。 影像感測器1060以及處理器1〇1〇可整合於一晶片上，或 可實施為單獨晶片。計算系統1〇〇〇可為包含影像感測器 52 201223138 40329pif 1060之任何計算系統。舉例而言，計算系統1000可包含 數位相機、行動電話、智慧型電話、個人數位助理（pers〇nal digital assistant，PDA)、攜帶型多媒體播放器（p〇rtable multimedia player，PMP )等。 圖36為說明用於圖35之計算系統中的介面之實例的 方塊圖。 參看圖36’計算系統11〇〇可使用或支援Μπ>1介面， 且可包含應用程式處理器1110、影像感測器114〇以及顯 示裝置1150。應用程式處理器111〇之CSI主機1112可使 用相機串列介面（camera serial interface，CSI)來執行與 影像感測器1140之CSI裝_置1141的串列通信。在一些實 施例中’ CSI主機1112可包含解串器(deserializer)DES，且 CSI裝置1141可包含串列器(seriaHzer)SER。應用程式處理 器1110之DSI主機1111可使用顯示器串列介面（display serial interface，DSI)來執行與顯示裝置115〇之DSI裝置 1151的串列通信。在一些實施例中，DSI主機mi可包含 串列器SER，且DSI裝置1151可包含解串器DES。 計算系統11〇〇可進一步包含射頻（radio frequency， RF)晶片1160。應用程式處理器mo之ρΗγ m3可藉由 RF晶片1160之PHY 1161使用MIPI DigRF來執行資料轉 移。應用程式處理益1110之PHY 1113可包含用於护r制__ 由RF晶片1160之PHY1161的資料轉移的DigRF主控器 1114。計算系統11〇〇可進一步包含全球定位系統（glH positioning system，GPS) 1120、儲存裝置 117〇、麥克風 53 201223138 1180、DRAM 1185以及揚聲器1190。計算系統1100可使 用超寬頻（ultra wideband，UWB)通信1210、無線區域 網路（wireless local area network，WLAN)通信 1220、微 波存取全球互通（worldwide interoperability for microwave access ’ WIMAX)通信1230等來與外部裝置通信。本發 明概念可不限於圖35以及圖36中所說明的計算系統looo 以及1100之組態或介面。 上述為實例實施例之說明且不應將其解釋為實例實 施例之限制。儘管已描述少數實例實施例，但熟習此項技 術者將容易瞭解，在並不顯著偏離本發明概念之新穎教示 以及優點的情況下，在實㈣施例巾，許祕改是可能的。 所有此等修改意欲包含於如在巾請專利範圍中所定 .發明概念之範疇内。因此，應理解，上述為各種f 例之說明且不應將其解釋為限於所揭露 終改音欲ίί所揭露之實例實施例以及其他實例實施例之 【圖;、簡;：加的申請專利範圍之範鳴内。 ^ 2 根據實例實施例之偏移消除電路的方塊圖。 例的圖。 圖3 的圖。 圖2為說明圖！之偏移消除電_接至晶胞陣列的實 為說明圖2之晶胞陣列之輸出範圍以及取樣範圍 _ 4之偏移瑀除電路之操作的時序圖。 54 201223138 w^zypif 圖6為說明根據實例實施例之偏移消除電路的電路圖。 圖7為說明根據實例實施例之偏移消除電路的電路圖。 圖8為用於描述圖7之偏移消除電路之操作的時序圖。 圖9A至圖9C為用於描述圖7之偏移消除電路之操作 的電路圖。 ” 圖1 〇為說明根據實例實施例之消除偏移之方法的流 程圖。 圖11為說明根據實例實施例之取樣電路的方塊圖。 圖12為說明根據實例實施例之取樣電路的電路圖。 圖丨3為用於描述圖12之取樣電路之操作的時序圖。 圖14為用於描述圖12之取樣電路之操作的時序圖。 圖15為說明根據實例實施例之取樣電路的電路圖。 圖16為說明根據實例實施例之取樣電路的電路圖。 圖17為說明根據實例實施例之取樣電路的電路圖。 圖18為用於描述圖17之取樣電路之操作的時序圖。 圖19為說明根據實例實施例之取樣電路的電路圖。 圖20為說明根據實例實施例之取樣電路的電路圖。 圖21為說明根據實例實施例之對信號取樣之方法的 /机輕圖。 圖22為說明根據實例實施例之對信號取樣之方法的 机程圖。 圖23為說明根據實例實施例之影像感測器的方塊圖。 圖2 4為說明根據實例實施例之影像感測器的方塊圖。 圖25A至圖25D為說明根據實例實施例之包含於影 55 201223138 像感測if巾之單位像麵電路圖。 之為說明娜制實糊之包含於料威測器_ 之早位像素以及偏移消除電路的電路圖。 為用於描述圖26中所說明的單位像素以及偏移 功除電路之操作的時序圖。 圖28為說明根據實例實施例之包含於影像感測器中 之共用的單位像素以及偏料除電路的電路圖。 圖29為用於描述圖28中所說明的共用的單位像素以 及偏移消除電路之操作的時序圖。 圖30為說明根據實例實施例之包含於影像感測器中 之共用的單位像素以及偏移消除電路的電路圖。 圖31為說明根據實例實施例之影像感測器的方塊圖。 圖32為說明根據實例實施例的包含於圖31之影像感 蜊器中之單位像素以及偏移消除電路的電路圖。 圖33為說明根據實例實施例的包含於圖31之影像感 測器中之共用的單位像素以及偏移消除電路的電路圖。 圖34為說明根據實例實施例之包含影像感測器之數 位相機的方塊圖。 圖35為說明根據實例實施例之包含影像感測器之計 算系統的方塊圖。 圖36為說明用於圖35之計算系統中的介面之實例的 方塊圖。 【主要元件符號說明】 100 :偏移消除電路 56 201223138 100a :偏移消除電路 100b :偏移消除電路 100c :偏移消除電路 100_1 :第一偏移消除電路 100_2 :第二偏移消除電路 101 :偏移消除電路 102 :偏移消除電路 103 :偏移消除電路 110 :解耦電容器 120 :緩衝器 120a :緩衝器 120b :緩衝器 121a :電晶體 121b :放大器 122a :電流源 130 :回饋電路 130a :回饋電路 130a’ ：回饋電路 130b :回饋電路 131 :第一開關 132 :放大器 133 :第二開關 134 :第三開關 135 :第四開關 57 201223138 136 :放大器偏移電容器 137:開關 200 :單位晶胞 201 :單位晶胞 202 :單位晶胞 203 :單位晶胞 300 :晶胞陣列 310 :偏移 321:自第一單位晶胞輸出之資料電壓的範圍 322:自第二單位晶胞輸出之資料電壓的範圍 330 :感測器裝置之取樣範圍 500 :類比/數位轉換器（ADC) 500a :類比/數位轉換器 500b :類比/數位轉換器 510a ： 比較器 510b ： 積分器/放大器 511b ： 積分器/第一電容器 512b ： 積分器/重設開關 520b ： 積分器/切換式電容器 521b ： 第二電容器 522b ： 第一開關 523b ： 第二開關 524b ： 第三開關 525b ： 第四開關 58 201223138 Hujzypif 530a :計數器 530b :量化器 540b :數位/類比轉換器 541 :斜坡電壓 542 :第一斜坡電壓 543 :第二斜坡電壓 550b :數位濾波器 600 :取樣電路 600a :取樣電路 600b :取樣電路 600c :取樣電路 600d ··取樣電路 600e :取樣電路 600f :取樣電路 700 :影像感測器 700a :影像感測器 700b :影像感測器 710 :像素陣列 710a :像素陣列 711a :單位像素 711b :單位像素 711c :單位像素 711d :單位像素 711_1 :第一單位像素 59 201223138 ~τν/—ά •✓上/ιχ 711_2 :第二單位像素 712 :共用的單位像素 712_1 :第一共用的單位像素 712_2 :第二共用的單位像素 714 :共用的單位像素 720 :偏移消除單元 720_1 :偏移消除電路陣列 720_2 :偏移消除電路陣列 730 :類比/數位轉換單元 740 :行掃描電路 750 :列掃描電路 760 :時序控制電路 770 :類比多工器 780 :類比/數位轉換單元 800 :數位相機 810 :透鏡 820 :影像感測器 830 :馬達單元 840 :引擎單元 850 :主機/應用程式 1000 :計算系統 1010 :處理器 1020 :記憶體裝置 1030 :儲存裝置 201223138 4UJ/ypif 1040 :輸入/輸出裝置 1050 :電源供應器 1060 :影像感測器 1100 :計算系統 1110 :應用程式處理器 1111 : DSI 主機 1112 : CSI 主機

1113 ： PHY 1114 : DigRF 主控器 1120 :全球定位系統（GPS) 1140 :影像感測器 1141 : CSI 裝置 1150 :顯示裝置 1151 : DSI 裝置 1160 ··射頻（RF)晶片

1161 ： PHY 1162 : DigRF 受控器 1170 :儲存裝置 1180 :麥克風 1185 ： DRAM 1190 :揚聲器 1210 :超寬頻（UWB)通信 1220 :無線區域網路（WLAN)通信 1230 :微波存取全球互通（WIMAX)通信 61 201223138 ADC_1 :類比/數位轉換器 ADC_2 :類比/數位轉換器 ADC_N :類比/數位轉換器 CLK :時脈信號 COL :行線 COL_l :第一行線 COL_ll :第一行線 COL_12 :第一行線 C0L_1L :第一行線 COL—2 :第二行線 COL_21 :第二行線 COL_22 :第二行線 COL_2L :第二行線 CTRL :控制信號 DES :解串器 DX .驅動電晶體 E1 :第一電極 E2 :第二電極 E3 :第三電極 E4 :第四電極 FD :浮動擴散節點 GX :電晶體 MCLK :主控時脈信號 PD :光敏性裝置 62 201223138 4Ui2yplf PD1 :第一光敏性裝置 PD2 :第二光敏性裝置 PHI1 :第一相位切換信號 PHI2 :第二相位切換信號 PX :電晶體 RS :重設控制信號 RST :重設信號 RX :重設電晶體 SDIGOUT :數位輸出信號 SEL :選擇控制信號 SER :串列器 SWS :切換信號 SWS1:第一切換信號 SWS2 :第二切換信號 SX :選擇電晶體 T1 :時間點 T2 :時間點 T3 :時間點 T4 :時間 TG :轉移控制信號 TG1 :第一轉移控制信號 TG2 :第二轉移控制信號 TX:轉移電晶體 TX1 :第一轉移電晶體 63 201223138 TX2 :第二轉移電晶體 VI :第一電壓 VC :晶胞電壓 VC_1 :晶胞電壓 VC_2 :晶胞電壓 VC_N :晶胞電壓 VC_MAX :最大晶胞電壓 VC_MIN ··最小晶胞電壓 VDATA :資料電壓 VDD :第一電源供應電壓 VOFFSET :偏移電壓 VOUT :輸出電壓 VOUT—1 :輸出電壓 VOUT_2 :輸出電壓 VOUT_N :輸出電壓 VRAMP :斜坡電壓 VREF :參考電壓 VRESET :重設電壓 VSIG :感測電壓 VSIG1 :第一感測電壓 VSIG2 :第二感測電壓 64

Claims (1)

1. 201223138 wj/ypif 七、申請專利範圍： L 一種偏移消除電路，其包括·· 一解輛電容器，其具有耦接至單位晶胞之第一電極以及 極’所述單位晶胞經組態以基於所述單位晶胞之^ 輪出重設電壓以及資料電壓中之一者； 緩衝器，其耦接至所述第二電極；以及 輸出2電路’其祕至所述第及所述緩衝器之 、鳊子，所述回饋電路經組態以接收參考電壓，且 ，參考電壓提供給所述第二電極以將對應於第—電 所述解㈣容11中，所述第—電壓對應於所述重 又電壓與所述參考電壓之間的電壓差。 合z 5申請專利範圍第1項所述之偏移消除電路，其中 田所述單位晶胞輸出所述資料電壓時，所述緩衝器輸出對 ^於所述資料電壓與所述第—電壓之間的電壓差的第二電 3. 如申請專利範圍第i項所述之偏移消除電路， 所述緩衝器包括： 、甲 電晶體，其具有耦接至所述第二電極之閘極、耦接至 一電源供應賴之祕，以及祕至所述緩衝器之所述 輸出端子的源極；以及 電流源，其耦接於所述緩衝器之所述輸出端子與第二 電源供應電壓之間。 、 4. 如申請專利範圍第1項所it之偏移消除電路，苴中 所述緩衝器包括： ~ 65 201223138 放大器’其具有耦接至所述第二電極之非反相輸入端 子’以及輕接至所述緩衝器之所述輸出端子的反相輸入端 子。 5.如申請專利範圍第1項所述之偏移消除電路，其中 所述回饋電路包括： 放大器’其具有經組態以接收所述參考電壓之非反相 輸入端子’以及耦接至所述緩衝器之所述輸出端子的反相 端子；以及 ’ 第一開關，其耦接於所述第二電極與所述放大器之 間。 木6.如申睛專利範圍第5項所述之偏移消除電路，其中 當所述單位晶胞輸出所述重設電壓時，所述第一開關在一 預定時間週期期間將所述第二電極麵接至所述放大器。 7_如申請專利範圍第5項所述之偏移消除 所述回饋電路進一步包括： 、中 放大器偏移電容器，其具有耦接至所述放大器之所述 反相輸入端子的第三電極，以及第四電極； 第二開關，其耦接於所述第四電極與所述緩衝器之所 述輸出端子之間； 第三開關，其耦接於所述第四電極與所 述非反相輸入端子之間；以及 ^ 第四開關，其輕接於所述放大器之所述反相輸入端子 與所述放大器之輸出端子之間。 】、子 .如申明專利範圍第7項所述之偏移消除電路，其中 66 201223138 所述放大器偏移電容器儲存 中所述第三電md:於第二輕之電荷’且其 電塵之間的電屋差所述放大器之輪出電屢與所述參考 操作，且所遑第二開關可回應於第-切換信號而 切換^騎述第叫财喃於第二 10. —種取樣電路，其包括·· 偏移齡電路’其錄態域 =所述單位晶胞之重罐以及資料電接 =::::ΠΛ包括_容器，所述解:電 述重設電壓二電壓對應於所 資料電壓以及所述第-電壓而產生 換点位轉換器’其經組態以執行將所述第二電麗轉 、成數位輸出信號之信號轉換操作。 11. 如申請專利範圍第10項所述 其將所轉考電壓轉換成參考數位輪出信號。 述解=2?範圍第10項所述之取樣電路，其中所 1 接至所述單位晶胞之第-電極，以及 67 201223138 其中所述偏移消除電路進一步包括： 緩衝器，其輕接至所述第二電極；以及 回饋電路’其輕接至所述第二電極以及所述緩衝 輸出端子’所述回饋電路經組態以接收所述參考/ 將所述參考電顯供給所述第二電極以將對應於所述第f 電壓的所述電和儲存於所述解輕電容器中。 13·如f請專纖㈣1()項·之取樣電路， 述偏移消除電路以及所述類比/數位轉鋪制放大器。 M.如申請專利範圍帛13項所述之取樣電路其 ^偏移消除電路進-步包括放大器偏移電容存 放大器之偏移。 條仔所述 15· —種影像感測器，其包括： 多個單位像素，其以具有多個列以及多個行之 ^己置f ’所述多個單位像料之每—者經喊以基於所 述各別單赠素之狀態⑽丨重設電壓以及:賴電壓中之 一者； 多個偏移消除電路，其輕接至所述多個單位像素所 述多個偏移消除電路經組態以接收參考電壓且包括多個 輕電容器，所述多個解輕電容器分別儲存對應於多個第一 電壓之電荷，每-第-電壓對應於所述多個重設電壓中之 對應的重設電壓與所述參考電壓之間的電壓差，所述多個 偏移消除電路經組態以分別基於多個資料電壓以及所述 個第一電壓而產生多個第二電壓；以及 類比/數位轉換單元，其經組態以將所述多個第二電壓 68 201223138 4U529pif 轉換成多個數位輸出信號。 所、f H如杏申請專利範圍第15項所述之影像感測器，其中 個類比/數轉換單元包括分別耗接至所述多個行之多 個類比/數位轉換器，且 从腺所、t ^述多個類比/數位轉換器經組態以實質上同時 :二個第二電輯換成所述多個數位輸出信號。 所述類比/數t=15項所述之影像感測器’其中 直φ轉換早疋包括一類比/數位轉換器，且 個第二、雷員比/數位轉換器經組態以順序地將所述多 個第;轉換成所述多個數位輸出信號。 所述多個範圍第15項所述之影像感測器’其中 ^以之至少兩者共用重設電晶體、驅動電 曰曰體以及選擇電晶體中之至少一者。 J括如申請專利範圍第15項所述之影像感測器，其進 多個額外偏移消除電路，其分別耗接至所述多個行， 像素之多個單位 電塵輸出至所述多個偏移消除多個資料 濟除電路。 緣料以及所衫個額外偏移 所述:個之影像感測器，其中 雜態以接收實質上相同的參考：。額外偏移消除電路經 69 201223138 ~r\ju \Jiy 21. —種偏移消除電路，其包括： 解耦電容器’其經組態以接收來自單位晶胞之輸出電 壓’所述輸出電壓基於職單位晶胞之狀態而為重設電壓 以及資料電壓中之一者； 緩衝器，其具有耦接至所述解耦電容器之輸入端子、 以及輸出端子；以及 回饋電路，其減於所述緩衝器之所述輸出端子與所 述緩衝器之所述輸入端子之間且經組態以接收參考電壓； 其中所述緩衝H經在所述單位晶胞輸出電壓 為所述重設電壓時輸出所述參考電壓，且所述緩衝器經組 態以輸出對應於所述資料電壓減去自所述單位晶駐所述 緩衝器的所述解耦電容器上之電壓降的電壓。 22. 如申請專利範圍第21項所述之偏移消 中所述緩衝ϋ包括：電晶體，其具有對應於所述緩衝料 所述輸入端子關極、_至第—電源供應電壓之 以及對應於所述緩衝器之所述輸出端子的源極；以及 電源於料_器讀賴㈣子與第二 中二:申：利軸21項所述之偏移消除電路，其 if ’其具有對應於所述緩衝11之所述輪人端子的 :=:以及_至所述緩衝器之所述輸出端= 24·如”專利範圍第21項所述之偏移消除電路，其 201223138 4032yplf 中所述回饋電路包括： =广接至所； 第一開關，其耦接於所述 述放大器之間。 緩衝 器之所述輸入端子與所 71