TW201214540A - Manufacturing method of semiconductor device, semiconductor substrate, and camera module - Google Patents

Manufacturing method of semiconductor device, semiconductor substrate, and camera module Download PDF

Info

Publication number
TW201214540A
TW201214540A TW100130570A TW100130570A TW201214540A TW 201214540 A TW201214540 A TW 201214540A TW 100130570 A TW100130570 A TW 100130570A TW 100130570 A TW100130570 A TW 100130570A TW 201214540 A TW201214540 A TW 201214540A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
semiconductor device
substrate
film
semiconductor
Prior art date
Application number
TW100130570A
Other languages
English (en)
Other versions
TWI456639B (zh
Inventor
Kazumasa Tanida
Masahiro Sekiguchi
Masayuki Dohi
Tsuyoshi Matsumura
Hideo Numata
Mari Otsuka
Naoko Yamaguchi
Takashi Shirono
Satoshi Hongo
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201214540A publication Critical patent/TW201214540A/zh
Application granted granted Critical
Publication of TWI456639B publication Critical patent/TWI456639B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Description

201214540 六、發明說明： 【發明所屬之技術領域】 本發明之實施形態’概言之’係關於半導體裝置之製造 方法、半導體基板及相機模組。 本申請案主張2010年8月25日申請之曰本專利申請第 2〇1〇-188449號之優先權，且援用該日本專利申請案之全 部内容。 【先前技術】 相對於表面照射型圖像感測器，已研究出將光電二極體 .之受光面設置於半導體基板之背面之背面照射型圖像感測 器。背面照射型圖像感測器’由於無需於受光面形成配線 或多餘的膜，因此可獲得比表面照射型圖像感測器更高之 感度。此時，為將入射於背面之光有效率地收集於光電二 極體中，需要將半導體基板薄型化。在受光面所產生之電 荷擴散、並被收集於光電二極體之前，為了不使解析度受 損，半導體基板之厚度例如在入射可視光之情形中，需要 薄於20 μηι。 如此之半導體裝置，例如按以下方法形成。準備表面形 成有光電二極體及積體電路之半導體基板。使半導體基板 之表面側與大致同徑之支持基板接合。將該支持基板從半 導體基板之背面侧至光電二極體附近薄片化，作為形成受 光面時之補強體而發揮功能。接著，藉由於受光面上設置 抗反射膜、彩色濾光片、及聚光用微透鏡，來接收從背面 所照射之光或電子等能量線，並收集於光電二極體令，成 157961.doc 201214540 為所謂的背面照射型圖像感測器。 再者’在背面形成與半導體基板之積體電路電性連接之 電極部後，將半導體基板與支持基板之接合體藉由切割刀 切削及为割。將分割好之晶片接著於陶究封裝體等，藉由 打線使晶片之電極部與形成於陶瓷封裝體之配線電性連接 而成為半導體裝置。 上述半導體裝置中，雖從半導體基板之背面往表面形成 有光電二極體之層，到途中以機械研削或化學機械研磨 (Chemical Mechanical P〇lishing)或濕式蝕刻來薄片化半導 體基板，但為更有效地將能量線收集於光電二極體中，最 好盡可能地使半導體基板變薄。 但’使半導體基板變薄會導致配線層（包含金屬材料）露 出於半導體基板之外周。若在該狀態下進行濕式飯刻，不 僅會造成配線層之金屬溶出純刻液中，使㈣液之藥液 壽p減短亦會因蝕刻速率下降而導致蝕刻殘渣產生、招 致良率下降之問題。又’若溶出之金屬離子附著於受光面
Si層，則會發生金屬離子易擴散於以中，攝像特性劣化及 良率下降之問題。 【發明内容】 本發明之實施形態之半導體裝置之製造方法，係於半導 體基板之第1面形成活性層’於活性層上形成配線層，以 覆盘配線層之方式形成絕緣層。㈣絕緣層接合半導體基 板之第1面與支持基板’將接合於支持基板之半導體基 板’保留從第2面側覆蓋活性層之特定厚度之前述半導體 157961.doc 201214540 基板而薄片化。為使活性層露出，去除薄片化後之半導體 基板之至少一部分區域。藉此’可防止本半導體裝置之攝 像特性劣化、製造步驟中之良率下降。 【實施方式】 以下參照附圖，詳細說明實施形態之半導體裝置之製造 方法、半導體裝置及相機模組。$ ’不得藉由該等實施形 態來限定本發明。 (第1實施形態） 圖1係顯示第1實施形態之半導體裝置丨之剖面之概要之 模式圖。如圖i所示’本實施形態之半導體裝置α備形成 有光電二極體4及電晶體（省略圖示）之活性層3。半導體裝 置1已薄片化’具有接收照射於背面之光或電子等能量線 並收集於光電二極體4之受光㈣、與抗反射膜及彩色渡 光片層等光學層（省略圖示）及微透鏡12，作為所謂的背面 照射型圖像感測器而構成。χ，於活性層3之表面上，形 成有與活性層3電性連接之配線層5。於配線層5上設置接 合層（絕緣層）6，接合層6與支持基板7接合。 圖2Α〜2Η係顯示本實施形態之半導體裝置i之製造方法 之-例之圖…圖中附上同一符號之構成要素，係表示 相同或相當之部分。使用圖2、3來說明本實施形態之 體裝置1之製造方法。 於圖顺示之第1步驟，準備於半導體基板2之第i面上 形成有活性層3之晶圓，該活性層3形成有光電二極體4及 電晶體(省略圖示)。活性層3之形成方法並無限制，以任何 157961.doc 201214540 步驟形成皆可。 於圖2B所示之第2步驟中，於活性層3上使用特定圖案之 遮罩（賓略圖示）並藉由減鍍法、CVD(Chemicai VapQf Deposition:化學汽相沉積）法、蒸鍍法或鍍敷法形成包 含金屬材料及絕緣材料之配線層5。金屬材料，係例如以 單一或重疊複數層之高電阻金屬材料（Ti、TiN、丁丨霄、 Ni、Cr、TaN、CoWP等）或低電阻金屬材料（A卜A1_Cu、 Al-Si-Cu、Cu、AU、Ag等）之狀態而構成。絕緣材料係例 如以CVD法、旋轉塗佈法或喷射塗佈法而形成。又，絕緣 材料，係例如以單一或重疊複數層之氧化矽膜（Si〇2)、氮 化矽膜（SiNx)、SiOF(FlUorine-d〇Ped Si〇2)膜、多孔Si〇c (Carbon-doped Si〇2)膜、聚醯亞胺膜、BCB(苯環丁烯） 膜、環氧樹脂膜等之狀態而構成。 配線層5之配線圖案多形成於離半導體基板2之外周2〜3 mm之内側，但亦可形成於比其外側處。又，絕緣材料形 成至半導體基板2之外周β 於圖2C所示之第3步驟中，以覆蓋配線層5之方式，利用 CVD法、旋轉塗佈法或噴射塗佈法於配線層$上形成接合 層6。接合層6，係例如以單一或重疊複數層之氧化矽臈' 氮化矽膜、SiOF膜、多孔Si〇c膜、聚醯亞胺膜、BCB膜、 環氧樹脂膜等之狀態而構成。又，於必要時，以化學機械 研磨（Chemical Mechanical Polishing)等來平坦化接合層6 之表面。 於圖2D所示之第4步驟中，在接合層6上貼合與半導體基 157961.doc
• 6 - 201214540 板2大小大致相同之支持基板7。此時，亦可直接貼合接合 層6與支持基板7之表面。又，亦可於表面形成金（Au)、銅 (Cu)、錫（Sn)或其合金等金屬膜，經由金屬膜彼此（省略圖 示）而貼合。支持基板7，係例如以矽（Si)、砷化鎵 (GaAs)、硼矽酸玻璃、石英玻璃、鈉鈣玻璃（s〇daHme glass)、環氧樹脂、聚醯亞胺樹脂等而構成。 另，將接合層6與支持基板7之表面直接接合之情形中， 藉由接合層6之表面及支持基板7之表面之洗淨步驟（未圖 不），而去除表面之碳等有機物、€11或八丨等金屬污染物。 洗淨步驟，可為例如丙酮或醇、臭氧水（〇3)等有機洗淨， 或氫氟酸（HF)、稀氫氟酸（DHF)、硫酸過氧化氫水、氨過 氧化氫水、鹽酸過氧化氫水等酸鹼洗淨等濕式方法。又， 亦可為以氫、氮、氧、一氧化二氮(N2〇)、氬、氦等單一 氣體或複數氣體所激發之電漿處理等乾式方法。洗淨步驟 亦可組合濕式方法與乾式方法，最好是處理接合層6與支 持基板7之表面之兩面，但亦可僅處理任一面。 圖2E係顯示接合後’將上下反轉後之狀態者，但如圖所 不半導體基板2及支持基板7之外周部並不平坦，又活性層 3及配線層5及接合層6之外周部亦不平坦，因此存在未與 外周部接合之區域（未接合部）及接合強度較低之區域（低強 度部）。 於圖2F所示之第5步驟甲’藉由機械研削、化學機械研 磨使半導體基板2從第2面（背面）薄片化，形成薄片化所殘 留之半導體基板2即殘膜8。殘膜8在半導體基板2為石夕基板 157961.doc 201214540 之情形中’雖因機械研削及化學機械研磨之加工均一性而 異’但最好為數μπι〜50 μιη左右之厚度。又，半導體基板2 為SOI(Silic〇n on insuiator:絕緣體上覆矽）基板之情形 中，殘膜8可為埋藏氧化膜層（數十〜數百11111厚），亦可為矽 層（數μΓη〜50 μιη左右）。又，此時外周部之未接合部及低強 度部之接合層6及配線層5，因在薄片化時藉由剝離或破碎 等去除一部分或全部，故配線層5之金屬配線圖案在半導 體基板2之外周露出。 於圖2G所示之第6步驟中，以覆蓋殘膜8之外周部表面 (經薄片化後之半導體基板2之第2面侧之表面之外周部）及 活性層3與配線層5與接合層6之外周側面，且具有開口⑺ 之方式’使用特定圖案之遮罩(省略圖示)形成以有機材料 所構成之保護膜外周部表面及保護膜9係以旋轉塗佈法 或喷射塗佈法而形成，並以感光性抗餘材料而構成。另， 保護膜9可不使用圖案遮罩而藉由分配法等直接形成於特 定位置上；亦可以聚醯亞胺膜、BCB(苯環丁烯)膜、環氧 ㈣膜等而構成。藉此，殘膜8於外周部表面被保護膜9所 覆蓋，除了外周部以外在開口 1〇之部分露出。 於圖2H所示之第7步驟中，藉由濕式餘刻法至少去除開 口 10之内側區域之殘膜8，形成受光面u。 2之另丰外周部表面之保護膜9之寬度(即半導體基板 2…與開口 1〇之半徑之差)，若可在所期望之區域形成 受先面U ’則可為任意值’但最好為充分覆蓋因未接合或 低強度而去除之區域般之寬度，例如可為〇·5 _左右1 157961.doc 201214540 又，保護膜9之厚度在有機膜之情形中最好為卜1〇 。 藉由以上步驟，將半導體基板2薄片化至可將照射於受 光面11之光及電子等能量線收集至形成於第丨面之活性層3 中之光電二極體4之厚度。其後，形成抗反射膜及彩色遽 光片層等光學層（省略圖示）及微透鏡12，並單片化來獲得 圖1所示之半導體裝置1。 另於本貫施形態，說明了製造背面照射型圖像感測器 之例，但並不限於此，若係接合2塊基板，藉由將接合後 之至少一方之基板薄片化，而使活性層露出般之半導體裝 置，則责面照射型圖像感測器以外之半導體裝置上，可適 用與本實施形態相同、在外周部表面及外周部側面形成保 護膜之方法。 如此，根據本實施形態之丰導體裝置丨之製造方法，將 接合於支持基板7之半導體基板2，從第2面側薄片化至不 露出活性層3之特定厚度後’在包含半導體基板2之外周部 之第2面上形成保護膜9。因此，在半導體基板2之外周 邛，以保護膜9覆蓋配線層5，因而即使於露出活性層3而 形成受光面11時進行濕式蝕刻，配線層5之金屬亦不會溶 出於触刻液中。因此’不會使餘刻液之藥液壽命下降，亦 不會因蝕刻效率下降產生蝕刻殘渣而造成良率下降。 又，從配線層5所溶出之金屬，亦不會附著於受光面 U ’因此攝像特性亦不會劣化’且良率提高。又，將半導 體基板2薄片化時’因為將半導體基板2之外周部之未接合 部分等去除一部分或全部，故半導體基板2之直徑小於支 157961.doc 201214540 持基板7之直徑。因此，半導體基板2之外周比支持基板7 之外周内側’因為於半導體基板2之第2面上形成保護膜9 時’保護膜9覆蓋半導體基板2之外周與從半導體基板2之 外周露出之支持基板7之表面，故使得配線層5之被覆性更 加提升。因此，可更加降低金屬污染之虞慮。再者，保護 膜9係以有機材料構成’從而以旋轉塗佈在半導體基板2之 第2面上形成保護膜時，可於外周部形成凸起，或形成較 与·的保遠膜’因此可更加降低金屬污染之虞慮。 (第2實施形態） 圖3 A〜31係顯示第2實施形態之半導體裝置之製造方法之 一例之圖。本實施形態之半導體裝置之構成與第1實施形 態之半導體裝置之構成相同。對於與第1實施形態相同或 相當部分’附上與第1實施形態相同之符號並省略重複之 說明。 圖3A〜圖3F所示之第i步驟〜第5步驟與第i實施形態之第 1步驟〜第5步驟相同。 根據本實施形態，進行第5步驟之薄片化後，於圖3(}所 示之第6步驟中，去除殘膜8、活性層3、配線層5、及接合 層6之外周部至支持基板7之外周部之特定深度，藉此形成 L字型之側壁22〇 L字型之侧壁22，係例如使用研磨布或磨 石或刀具等以機械研磨（研削）而形成。又，如圖3G所示， 殘膜8及活性層3及配線層5及接合層6之外周部最好形成錐 形另，被去除之區域，只要包含第5步驟結束後之半導 體基板2之最外周及最後剝落之接合層6與支持基板7之表 157961.doc -10- 201214540 面之區域即可，例如亦可於保留支持基板外周部之斜面部 形狀之狀態下，去除成平面視為環狀。 於圖3H所不之第7步驟中，卩覆蓋殘膜8之外周部表面盘 活性層3、配線層5、接合層6、及支持基板7上所形成之側 壁22之方式’使用特定圖案之遮罩(省略圖示)形成包含無 機材料之保護膜23。保護膜23係藉由cvd法，以單一或重 疊複數層之氮化石夕膜（SiNx)、氮氧化石夕膜（讀)之狀態而 構成又右可確保與殘膜8之濕式蝕刻選擇比，則可為 以矽、碳、氫、氧、氮、氟之任一組合而構成 *、另保濩膜23亦可與第1實施形態之保護膜9相同，係 以有機材料形成。此時，保護膜23係以旋轉塗佈法或喷射 土佈法而形成’並以感光性抗蝕材料而構成。X，保護膜 U可不㈣圖案遮罩’而藉由分配法等直接形成於特定位 置上；亦可以聚Si亞胺膜、则膜、環氧樹脂膜等而構 成保遵膜23亦可積層以2個以上之材質所構成之複數之 膜而構成。藉此’殘膜8在外周部表面係被保護膜Μ所覆 盍，除了外周部之外在開口 24之部分露出。 另’保護膜23之厚度在氮化石夕膜、說氧化石夕膜等之無機 膜或Low.k膜之情形t，最好為1()〜则㈣左右 之情形巾料好為右。 ^ 於圖31所示之第8步驟中，藉由濕式蝕刻法至少去除開 口24之内側區域之殘臈8，形成圖丨所示之受光面"。 另’形成於外周部表面之保護膜24之寬度(即半導體λ 板2之半徑與開口 24之半徑之差)，若可在所期望之區域： I57961.doc 201214540 成受光面π ’則可為任意值；但最好為充分覆蓋因未接合 或低強度而去除之區域般之寬度較佳，例如可為〇 5 右。 藉由以上步驟，將半導體基板2薄片化至可將照射於受 光面11之光及電子等能量線收集至形成於第1面之活性層3 中之光電一極體4之厚度。其後，形成抗反射膜及彩色濾 光片層等光學層（省略圖示）及微透鏡12，並單片化來獲得 圖1所示之半導體裝置1。 如上所述’根據本實施形態之半導體裝置之製造方法， 在半導體基板2及支持基板7之外周部，從半導體基板2之 第2面側加工，將殘膜8、活性層3、配線層5、接合層6、 及支持基板7之外周之一部分去除，於形成連通之側壁22 後形成保護膜23。因此，於獲得與第}實施形態相同之效 果之同時，因保護膜23所產生之配線層5之被覆性，與第丄 實施形態相比更為提高，因此可更加降低金屬污染之虞 慮。再者，若以氮化矽膜或氮氧化矽膜來構成保護膜23， 則可防止來自配線層5之金屬擴散，可更加降低金屬污染 之虞慮。又，若以氮化矽膜或氮氧化矽膜來構成保護膜 23，則膜厚與有機膜相比較薄，因此可不去除保護膜^而 進行之後之步驟。 (第3實施形態） 圖4A 41係顯示第3實施形態之半導體裝置之製造方法之 例之圖。本實施形態之半導體裝置之構成與第1實施形 態之半導體裝置之構成相同。對於與第1實施形態相同或 15796 丨.doc 201214540 相虽之部a ’附上與第！實施形態相同之符號並省略重複 之說明。 圖4A〜銜斤示之第1步驟〜第4步驟，與第i實施形態之第 1步驟〜第4步驟相同。圖佔係顯示第4步驟中接合支持基板 7與接合層6後’將其上下反轉後之狀態。 於本實施形態，圖扑所示之第5步驟中，藉由機械研 削、化學機械研磨使半導體基板2從第2面薄片化，形成殘 膜32。此時，財實施形態中，使殘㈣比第^施形態 之殘膜8厚。例如薄片化時為避免因外周部之剝離所產生 之破片’造成隔著殘膜32之活性層3内產生刮痕，最好將 厚度設為1 0 μηι~5 0 μηι左右。 於圖4G所示之第6步驟中，藉由去除殘膜32、活性層3、 配線層5、及接合層6之外周部至支持基板7之外周部之特 ^深度’㈣g字型之側壁33。側壁33 ’係例如使用研 磨布或磨石或刀具等以機械研磨（研削）而形成。又，殘膜 32、活性層3、配線層5、及接合層6之外周部最好形成錐 形。另，被去除之區域只要包含第5步驟結束後之半導體 基板2之最外周及最後剝落之接合層6與支持基板7之表面 之區域即可’例如亦可保留支持基板外周部之斜面部形狀 之狀態下’去除成平面視為環狀。 於圖4H所示之第7步驟中，將半導體基板之從第2面藉由 機械研削、化學機械研磨，使殘膜32更加地薄片化至特定 厚度。殘膜32在半導體基板2為矽之愔形士 ^ ’ 7 (匱形中，雖.因機械研 削或化學機械研磨之加工均一性而 ^ 但最好保留數μηι 157961.doc 201214540 〜10 μιη左右之厚度。又，半導體基板2為8〇1之情形中殘 膜32可為埋藏氧化膜層（數十〜數百11〇1厚），亦可為矽層（數 μιη ~10 μιη左右）。 於圖41所示之第8步驟中’藉由濕式蝕刻法去除殘膜η 而形成受光面11。 如此，將半導體基板1薄片化至可將照射於受光面丨丨之 光及電子等能量線收集至形成於第j面之活性層3中之光電 二極體4之厚度。其後，形成抗反射膜及彩色濾光片層等 光學層（省略圖示）及微透鏡12，獲得圖以斤示之半導體裝 置。 如上所述，根據本實施形態之半導體襞置之製造方法， 進行半導體基板2之薄片化時，為避免薄片化時因外周部 之剝離所產生之破片，造成隔著殘膜32之活性層3内產生 刮痕而保留殘膜32之厚度後，以包含第5步驟結束後之半 導體基板2之最外周及最後剝落之接合層6與支持基板7之 表面之區域之方式去除。因&，使第7步驟之殘膜^更加 地薄片化時，可抑制殘膜32及活性層3產生刮痕，並可提 高晶片之良率。又，進行第7步驟之殘膜32之薄膜化時， 藉由防止自外周之㈣’有防止㈣部中所包含之金屬材 料等附著於薄化後之殘膜32表面後’於殘㈣中擴散並污 染活性層3之效果，因此可抑制因金屬污染所造成之晶/片 良率下降。 Μ (第4實施形態） 圖5A〜51係顯示第4實施形態之半導體裝置之製造方法之 157961.doc •14· 201214540 一例之圖。本實施形態之半導體裝置之構成與第丨實施形 態之半導體裝置之構成相同。對於與第丨實施形態相同或 相當部分，附上與第1實施形態相同之符號並省略重複之 說明。 圖5A〜5D所示之第！#驟〜第4步驟，與第J實施形態之第 1步驟〜第4步驟相同。圖5E係顯示第4步驟中接合支持基板 7與接合層6後，將其上下反轉後之狀態。 於本實施形態，圖5F所示之第5步驟中，藉由機械研 削、化學機械研磨而將半導體基板2從第2面薄片化，形成 殘膜32。此時，於本實施形態，使殘膜32比第i實施形態 之殘膜8厚。例如為使配線層5不在外周露出，最好將厚度 設定為50 μηι~150 μηι左右。 於圖5G所示之第6步驟中，藉由將殘膜32、活性層3、配 線層5、及接合層6之外周部去除至支持基板7之外周部之 特定深度，而形成L字型側壁33。側壁33，係例如使用研 磨布或磨石或刀具等以機械研磨（研削）而形成。又，殘膜 32及活性層3及配線層5及接合層6之外周部最好形成錐 形。另，被去除之區域只要包含第5步驟結束後之半導體 基板2之最外周及最後剝落之接合層6與支持基板7之表面 之區域即可’例如亦可以保留支持基板外周部之斜面部形 狀之狀態下，去除成平面視為環狀。 於圖5Η所示之第7步驟，以覆蓋殘膜32之表面（表面全 體）與活性層3與配線層5與接合層6及支持基板了上所形成 之側壁33之方式’藉由CVD法形成包含無機材料之保護膜 157961.doc -15- 201214540 3 4。保護膜3 4，係以嚴一 -¾ ® . 或重疊稷數層之氮化矽膜、氮氧 化碎膜之狀態而構成。又，# 右可確保與殘膜32之濕式蝕刻 選擇比，則可為以矽、碳、氣、 τ 反虱、氧、氮、氟之任一組合而 構成之Low-k獏。 於圖51所示之苐8步驟中，藉由機械研削、化學機械研 磨將半導體基板2從第2面镇.* 面溥片化，去除形成於殘膜32表面 之保護膜34之同時，使殘膜32更加地薄片化至特定厚度。 如此，殘膜32除了外周部以外，露出在保護膜34之開口 35 之内側。㈣32在㈣體基板2切之情形中，雖因機械 研削或化學機械研磨之加工均一機械 1 性而異’但最好保留數 叫〜5〇_左右之厚度。又，半導體基板2為則之情形 中’殘膜32可為埋藏氧化膜層（數十〜數百nm厚），亦可為 石夕^數_〜50 _左右）。又，保護㈣若為可以機械研削 除者，則亦可為有機臈，例如亦可以抗韻材料或聚酿 亞胺膑、BCB膜、環氧樹脂膜等而構成。 圖/所示之第9步驟中’藉由濕式银刻法至少去除保護 、之開口 35之内侧區域之殘膜32,而形成受光面u。 如此，將半導體裝置蹭片化至可將照射於受光面^之 先及電子等能量線收集至形成於第1面之活性層3中之光電 :極體4之厚度。其後，形成抗反射膜及彩色渡光片層等 光學層（省略圖示）及微透鏡12，獲得圖以斤示之半導體裝 置。 猎由以上步驟，將半導體基板2薄片化至可將照射於受 先面11之光及電子等能量線收集至形成於^面之活性層3 157961.doc .16· 201214540 中之光電—極體4之厚度。其後，形成抗反射膜及彩色遽 光片層等光學層（省略圖示）及微透鏡12，並單片化來獲得 圖1所示之半導體裝置。 如上所述，根據本實施形態之半導體裝置之製造方法， 進仃半導體基板2之薄片化時，以比第}實施形態厚之狀態 保留，於外周部形成保護膜34，其後將半導體基板2從第2 面側再入薄片化，除了包含側壁3 3之外周部以外，將保護 膜34去除。因此，獲得與第1實施形態相同之效果之同 時，於形成保護膜34前之半導體基板2之薄片化時，不會 露出配線層5，與第丨實施形態相比，可更加地降低金屬污 染之虞慮。又’形成保護膜34時，由於不使用曝光方法， 因此與第1實施形態相比可削減製造成本。又，由於形成 有保護膜34，因此與實施形態3相比可更加提高防止污染 之效果。 (第5實施形態） 圖6係顯示第5實施形態之相機模組之構成例之圖。圖6 係顯示具備藉由第1實施形態〜第4實施形態之任一製造方 法而製造之半導體裝置1之相機模組之剖面之概要之圖。 本實施形態之相機模組41具有QFP(Quad Flat Package : 四面扁平封裝）型之封裝形態，並具備半導體裝置1作為其 主要部。半導體裝置1包含：受光部42(對應於圖1之活性 層3、微透鏡12)，其具有光電二極體等受光元件（例如 CCD(Charge Coupled Device:電荷麵合元件）型攝像元件 或 CMOS(Complementary Metal Oxide Semiconductor :互 157961.doc 201214540 補式金氧半導體）型攝像元件等）及彩色濾光片、微透鏡（省 略圖示）；包含周邊電路（省略圖示）及配線層（省略圖示）之 元件層43(對應於圖1之配線層5、接合層6);及支持基板 Ί。 半導體裝置1，係接著於矩形且具有環狀之外部端子接 腳44之陶兗封裝體45之島狀部46。金屬線47將半導體裝置 1之電極部（省略圖示）與形成於陶瓷封裝體45之配線48電性 連接。於半導體裝置i上配置有用以保護受光部42避免損 傷或塵埃之光透射性保護構件49。光透射性保護構件49經 由接著材（省略圖示）接著於陶瓷封裝體45之表面。為避免 受光部42上之微透鏡之集光效果受損，在光透射性保護構 件49與受光部42之間設置間隙（空穴）5〇。 相機模組41，係例如安置於配置在攝像裝置之基板（省 略圖不）上之承座（省略圖示）上，半導體裝置2經由金屬線 47及配線48、外部端子接腳44，與基板（省略圖示）電性連 接。 如此之相機模組41中，以透鏡（省略圖示）將來自攝像對 象物之光聚光，以受光部42受光該聚光後之光。將以受光 部42所受光之光進行光電轉換，將該輸出作為感測器信號 輸入至形成於主動區域之控制IC(Integ崎d心仙，積體 電路：未圖示）。控制1(：係包含數位信號處理器，藉此處 理感測器信號並作成靜畫或動晝之資料，經由金屬線似 外部端子接腳44向基板（省略圖示）輸出。基板連接於未圖 示之記憶裝置或顯示裝置’靜畫或動晝之資料記憶於記憶 157961.doc -18· 201214540 裝置内，或顯示於顯示裝置上。 根據本實施形態之相機模組41，製造半導體裝置1時， 如於第1實施形態〜第4實施形態所敘述般地防止金屬污 染。因此’可穩定供給攝像特性提升後之相機模組41。 說明了本實施#態之幾個冑施形態，但該等實施形態係 作為例子所提不者’並非意圖限定發明之範圍。該等新穎 之實施形態可以其他各種形態實施，在不脫離本發明主旨 之範圍内可進行各種省略、置換、變更。該等實施形態或 其4形包含在發明範圍或主旨内，且包含在與專利請求範 圍所記載之發明及其均等之範圍内。 【圖式簡單說明】 圖1係顯示第1實施形態之半導體裝置之剖面之概要之模 式圖。 圖2A〜圖2H係顯示第1實施形態之半導體裝置之製造方 法之一例之圖。 圖3A〜圖31係顯示第2實施形態之半導體裝置之製造方法 之一例之圖。 圖4 A〜圖41係顯示第3實施形態之半導體裝置之製造方法 之一例之圖。 圖5A〜圖5J係顯示第4實施形態之半導體裝置之製造方法 之一例之圖。 圖6係顯示第5實施形態之相機模組之構成例之圖。 【主要元件符號說明】 1 半導體裝置 157961.doc -19- 201214540 2 半導體基板 3 活性層 4 光電二極體 5 配線層 6 接合層 7 支持基板 8 殘膜 9 保護膜 10 開口 11 受光面 12 微透鏡 22 L字型側壁 23 保護膜 24 開口 32 殘膜 33 L字型側壁 34 保護膜 35 開口 41 相機模組 42 受光部 43 元件層 44 外部端子接腳 45 陶瓷封裝體 46 島狀部 157961.doc -20. 201214540 47 金屬線 48 配線 49 光透射性保護構件 50 間隙 157961.doc -21 - ς

Claims (1)

  1. 201214540 七、申請專利範圍： 1. 一種半導體裝置之製造方法，其特徵在於： 於半導體基板之第1面形成活性層； 於前述活性層上形成配線層； 以覆蓋前述配線層之方式形成絕緣層； 經由前述絕緣層將前述半導體基板之前述第丨面與支 持基板接合； 將接合於前述支持基板之前述半導體基板，保留從第 2面側覆蓋前述活性層之特定厚度之前述半導體基板而 薄片化；及 為使前述活性層露出，去除前述半導體基板之至少一 部分區域。 2.如言青求項！之半導體裝置之製造方法，其令於前述薄片 化後之前述半導體基板之第2面之外周部及側面形成保 護膜； 前述半導體基板之去除，係將未形成有前述保護膜之 區域去除。 3·如請求項2之半導體裝置之製造方法，其中藉由將前述 缚片化後之前述半導體基板之側面、與前述支持基板之 :述半導體基板側之外周部之一部分去除，而形成連通 別述半導體基板之側面與前述支持基板之外周部 壁； 以覆蓋形成前述側壁後之前述半導體基板之第2面之 外周部及側面、與經去除而露出之前述支持基板之外周 I57961.doc 201214540 部之至少一部分之方式，形成前述保護膜。 4. 如請求項1之半導體裝置之製造方法，其中藉由去除前 述薄片化後之前述半導體基板之側面與前述支持基板之 前述半導體基板側之外周部之一部分，而形成連通前述 半導體基板之側面與前述支持基板之外周部之側壁； 將形成前述側壁後之前述半導體基板從第2面側薄片 化； 為使前述活性層露出，而去除前述半導體基板之所有 區域。 5. 如請求項4之半導體裝置之製造方法，其中形成覆蓋形 成前述側壁後之前述半導體基板之第2面與前述側壁之 保護膜； 前述半導體基板之薄片化，係將除了前述半導體基板 之側面以外之前述保護膜去除； 前述半導體基板之去除’係去除未形成有前述保護膜 之區域。 6·如請求項2之半導體裝置之製造方法，其中前述保護膜 以氮化矽膜、氮氧化矽膜、Low-k膜、有機材料中之至 少任一者而構成。 7·如請求項5之半導體裝置之製造方法，其中前述保護膜 以氮化石夕膜、氣氧化石夕膜、Low-k膜、有機材料中之至 少任一者構成。 8.如請求項1之半導體裝置之製造方法，其中前述薄片化 後之前述半導體基板之直徑小於前述支持基板之直徑。 157961.doc 201214540 9. 一種半導體基板，其特徵在於包含： 支持基板； 形成於前述支持基板上之絕緣層；及 形成於前述絕緣層上之活性層。 10. 如請求項9之半導體基板，其中進而具備形成於前述活 性層之外周部之殘膜。 11. 如請求項1〇之半導體基板，其中進而包含形成於前述殘 膜上之保護膜。 12. 如請求項11之半導體基板，其中進而包含L字型槽，其 係以與前述活性層及前述絕緣層之側面連通之方式而形 成於别述支持基板之外周部； 且前述保護膜進而形成於前述槽上。 13. 如請求項9之半導體基板，其中進而具備L字型槽，其係 以與前述活性層及前述絕緣層之側面連通之方式而形成 於前述支持基板之外周部。 14·如请求項13之半導體基板，其中進而具備形成於前述槽 上之保護膜。 9 15· -種相機模組’其特徵在於··其係包含具有作為背面照 射型圖像感測器之功能之半導體步晉去. 形成。 -種相機模組，其特徵在於：其係包含具有作為背面照 射型圖像感測器之功能之半導體裝置者； 且刖述半V體裳置係將請求項10之半導體基板單片化 157961.doc 201214540 而形成。 1 7. —種相機模組，其特徵在於：其係包含具有作為背面照 射型圖像感測器之功能之半導體裝置者； 且前述半導體裝置係將請求項丨丨之半導體基板單片化 而形成。 囬脱 18· —種相機模組，其特徵在於：其係包含具有作為背 射型圖像感測器之功能之半導體裝置者； 且前述半導體裝置係將請求項12之半導體基板單片化 而形成。 A -種相機模組，其特徵在於：其係包含具有作為背面照 射型圖像感測器之功能之半導體裝置者； 且前料導體裝置係將請求項13之半導體基板單片化 而形成。 2〇二種相機模組’其特徵在於：其係包含具有作為背面照 射型：像感測器之功能之半導體裝置者； 而# a V半導體裝置係將請求項14之半導體基板單片化 而形成。 157961.doc
TW100130570A 2010-08-25 2011-08-25 半導體裝置之製造方法、半導體基板及相機模組 TWI456639B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010188449A JP5279775B2 (ja) 2010-08-25 2010-08-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201214540A true TW201214540A (en) 2012-04-01
TWI456639B TWI456639B (zh) 2014-10-11

Family

ID=45696009

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100130570A TWI456639B (zh) 2010-08-25 2011-08-25 半導體裝置之製造方法、半導體基板及相機模組

Country Status (3)

Country Link
US (1) US8778778B2 (zh)
JP (1) JP5279775B2 (zh)
TW (1) TWI456639B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013008921A (ja) 2011-06-27 2013-01-10 Toshiba Corp 半導体製造装置及び製造方法
JP5814805B2 (ja) 2012-01-18 2015-11-17 株式会社東芝 半導体装置の製造システムおよび製造方法
US8841201B2 (en) * 2013-02-20 2014-09-23 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for post-bonding wafer edge seal
US9768089B2 (en) * 2013-03-13 2017-09-19 Globalfoundries Singapore Pte. Ltd. Wafer stack protection seal
US9893116B2 (en) * 2014-09-16 2018-02-13 Toshiba Memory Corporation Manufacturing method of electronic device and manufacturing method of semiconductor device
KR20160130538A (ko) * 2015-05-04 2016-11-14 이태복 초박막 소자 제조장치 및 제조방법
USD827368S1 (en) 2015-09-17 2018-09-04 Traeger Pellet Grills, Llc Grill handle towel bar assembly
US10734285B2 (en) * 2018-06-28 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding support structure (and related process) for wafer stacking
CN108899272A (zh) * 2018-07-06 2018-11-27 德淮半导体有限公司 用于制造半导体装置的方法
JP7421292B2 (ja) * 2019-09-11 2024-01-24 キオクシア株式会社 半導体装置の製造方法
JP2021048303A (ja) 2019-09-19 2021-03-25 キオクシア株式会社 半導体装置
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
CN113097134B (zh) * 2021-04-09 2022-07-15 广州新视界光电科技有限公司 一种阵列基板的制备方法及阵列基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5538024A (en) * 1978-09-11 1980-03-17 Toshiba Corp Manufacturing of semiconductor device
US5668045A (en) * 1994-11-30 1997-09-16 Sibond, L.L.C. Process for stripping outer edge of BESOI wafers
US6113721A (en) * 1995-01-03 2000-09-05 Motorola, Inc. Method of bonding a semiconductor wafer
JP4389626B2 (ja) * 2004-03-29 2009-12-24 ソニー株式会社 固体撮像素子の製造方法
JP2005322745A (ja) * 2004-05-07 2005-11-17 Sony Corp 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法
JP2005353996A (ja) 2004-06-14 2005-12-22 Sony Corp 固体撮像素子とその製造方法、並びに半導体装置とその製造方法
JP4507769B2 (ja) 2004-08-31 2010-07-21 ソニー株式会社 固体撮像素子、カメラモジュール及び電子機器モジュール
JP4940667B2 (ja) 2005-06-02 2012-05-30 ソニー株式会社 固体撮像素子及びその製造方法
JP4997879B2 (ja) * 2005-08-26 2012-08-08 ソニー株式会社 半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
US20080044984A1 (en) 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
JP2009231706A (ja) * 2008-03-25 2009-10-08 Sumco Corp 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
JP5696349B2 (ja) 2008-09-05 2015-04-08 株式会社Sumco 裏面照射型固体撮像素子用ウェーハの製造方法
KR101545638B1 (ko) * 2008-12-17 2015-08-19 삼성전자 주식회사 이미지 센서 및 그 제조 방법, 이미지 센서를 포함하는 장치 및 그 제조 방법
US8476165B2 (en) * 2009-04-01 2013-07-02 Tokyo Electron Limited Method for thinning a bonding wafer
JP4977183B2 (ja) 2009-09-30 2012-07-18 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP5279775B2 (ja) 2013-09-04
TWI456639B (zh) 2014-10-11
US20120049312A1 (en) 2012-03-01
US8778778B2 (en) 2014-07-15
JP2012049249A (ja) 2012-03-08

Similar Documents

Publication Publication Date Title
TW201214540A (en) Manufacturing method of semiconductor device, semiconductor substrate, and camera module
US20110304003A1 (en) Semiconductor device, camera module, and manufacturing method of semiconductor device
TWI407558B (zh) 半導體裝置及其製造方法
TWI476910B (zh) 半導體裝置及其製作方法
US9941326B2 (en) Method of manufacturing an image sensor by joining a pixel circuit substrate and a logic circuit substrate and thereafter thinning the pixel circuit substrate
US8338904B2 (en) Semiconductor device and method for manufacturing the same
TW201103133A (en) Method for manufacturing solid-state image device
EP2179445A1 (en) Semiconductor package and camera module
JP4997879B2 (ja) 半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
US8980671B2 (en) Semiconductor device and manufacturing method of semiconductor device
TW201236144A (en) Manufacturing method of semiconductor device, semiconductor device and electronic apparatus
TWI453905B (zh) Manufacturing method of semiconductor device
JP5696349B2 (ja) 裏面照射型固体撮像素子用ウェーハの製造方法
TW200832693A (en) Solid-state imaging device, electronic module and electronic apparatus
JP2008258201A (ja) 裏面照射型固体撮像素子
JP2013089756A (ja) 半導体素子、撮像素子、撮像モジュール、撮像装置、並びに、製造装置および方法
US11605665B2 (en) Semiconductor apparatus and method for producing semiconductor apparatus
US10879289B1 (en) Method for forming a semiconductor device
JP2021072435A (ja) 半導体装置および半導体装置の製造方法
JP2009283533A (ja) 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
JP2009130112A (ja) 固体撮像装置およびその製造方法
JP2009231706A (ja) 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
CN115527931A (zh) 半导体设备和制造半导体设备的方法
US20100025799A1 (en) Wafer for backside illumination type solid imaging device, production method thereof and backside illumination type solid imaging device
JP2005072060A (ja) 固体撮像素子の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees