TW201133758A - Via structure integrated in electronic substrate - Google Patents

Via structure integrated in electronic substrate Download PDF

Info

Publication number
TW201133758A
TW201133758A TW099143880A TW99143880A TW201133758A TW 201133758 A TW201133758 A TW 201133758A TW 099143880 A TW099143880 A TW 099143880A TW 99143880 A TW99143880 A TW 99143880A TW 201133758 A TW201133758 A TW 201133758A
Authority
TW
Taiwan
Prior art keywords
conductive layer
substrate
layer
signal
insulating layer
Prior art date
Application number
TW099143880A
Other languages
English (en)
Inventor
Xia Li
Wei Zhao
Yu Cao
Shiqun Gu
Seung H Kang
Ming-Chu King
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201133758A publication Critical patent/TW201133758A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6638—Differential pair signal lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

201133758 六、發明說明： 【發明所屬之技術領域】 本發明大體而言係關於電子基板，且更特定而言係關於 具有介層孔結構之電子基板。 【先前技術】 針對積體電路之封裝技術的近來發展已引入了矽通孔 (TSV)，該矽通孔（TSV)為通過矽晶圓或晶粒之垂直電耦接 件。對於形成3D電封裝以使得導電層可堆疊於彼此之頂部 上且可藉由制tsv而在導電層之間傳遞信號而言，tsv 為重要的。 在習知封裝設計中，可存在TSV之陣列或叢集以用於在 不同導電層之間傳遞信號。㊉了佔用基板中之空間以外， TSV亦可能影響到相鄰或鄰近TSV之功能性。舉例而言， 鄰近TSV之間的互感可引起串話，該串話在—些情況下 負面地影響電封裝之操作。為了減小互感之作用，需增 鄰近TSV之間的間隔，且需要基於通過Tsv之信號之電$ 密度及此等信號之頻率的複雜計算以確保電封裝之恰當4 作0 與TSV相關聯之另一設計挑戰為基板中之渦電流損耗的 產生。渦電流係歸因於改變磁場而形成於基板中。舉例而 言’當電流通過TSV時，磁場及電場形成於Tsv周圍且穿 透基板。通過TSV之電流的改變可引起基板内之磁場及電 場的改變。㈣流可產生1發料，則發料對抗基 板中之磁場的改變。歸因於基板之相對較高的電阻率二 152933.doc 201133758 電流消散至基板中且可在基板内產生熱。可將絕緣材料安 置於基板與導電層之間，該絕緣材料可減小電場且削弱磁 場之作用。然而，渦電流損耗仍成問題。 因此，將需要在不增大TSV之間的間隔之情況下減小基 板内之渦電流損耗且減小鄰近TSV之間的互感之作用。 【發明内容】 在-實施例中’提供—種安置於—基板中之介層孔結構 的系統。該系統包括一第一介層孔結構，該第一介層孔結 構具有安置於該基板t之-外部導電層、—内部絕緣層及 内導電層。該外部導電層分_内部絕緣層與該基板 且該内部絕緣層分離該内部導電層與該外部導電層。一互 補對之一第一信號通過該内部導電層且該互補對之一第二 信號通過該外部導電層。該第—信號與該第二信號可包含 實質上相反之極性。再者，亦可將—外部絕緣層安置於該 基板中錢得射卜料㈣分離該外”電層與該基板。 或者’一自對準矽化物薄膜可耦接至該外部導電層。該自 對準矽化物薄膜可形成經調適以耦接至一金屬層之一環狀 結構。 〈 在其另-形式中，介層孔結構之該系統可進一步包括經 安置而相鄰於該第-介層孔結構之—第二介層孔結構。該 第二介層孔結構可包括-由一外部導電層圍繞之内部導電 層及安置於該内部導電層與該外部導電層之間的一内部絕 緣層。一第二互補對之一第一信號通過該内部I電層且該 第二互補對之-第二信號通過該外部導電層。在一不同形 I52933.doc 201133758 式中4第-互補對之該第二信號與該第二互補對之該第 二信號可包含實質上相反之極性。 在另—實施例中’提供—種在—電子基板中形成—介層 。構之方法。该方法包括在該基板中形成一開口及在該 θ中此積-外部導電層。該方法亦包括在該開口中沈積 内p、’邑緣層以使得該外部導電層分離該内部絕緣層與該 基板將-内部導電層沈積於該開口令以使得該内部絕緣 層分離該外部導電層與該内部導電層。該方法進-步包括 使及:卜邻導電層接觸一自對準矽化物材料。在其另—形式 中可將—外部絕緣層沈積於該開口中以使得該外部絕緣 層刀離㈣部導電層與該基板。#自對準♦化物材料亦可 耦接至接地及/或形成為一環狀結構。 在不同實施例中，提供一種減小一電子器件中之電場 或磁％之方法。該方法包括在-基板中形成-第-導電層 及藉由一絕緣層來圍繞該第一導電層。該絕緣層係被一第 電s圍為。該方法包括使一互補對之一第一信號通過 該第導電層且使該互補對之一第二信號通過該第二導電 層x使得該第二導電層經調適以減小由通過該第一導電層 號產生之電場或磁場。在其一形式中，該方法 匕括將δ亥第二導電層耦接至一第一電位。在其另一形式 中°亥方法包括將該第二導電層耦接至一自對準矽化物材 料。5玄方法亦可包括形成圍繞該第二導電層之另一絕緣 層。 在另例示性貫施例中，提供一種用於減小一電子器件 152933.doc 201133758 中之電場或磁場之介廣孔結構。該介層孔結構包括一用於 在-基板中傳導-互補對之-第—信號的I導電構件，、 及一用於在該基板中傳導該互補對之一第二信號的第二導 電構件。該介層孔結構亦包括—用於使該第一 ^電構件與 該第二導電構件絕緣之絕緣構件。該第一信號與該第二信 號包含實質上相反之極性。 為了更完整地理解本發明，現參考以下[實施方式]及[圖 式簡單說明]。 【實施方式】 參看圖1中所展示之實施例，提供電子結構1〇2。電子結 構102包括基板104 ’複數個TSV 1〇6安置於基板1〇4中。儘 管未圖示，但在各種實施例中，可在基板中將複數個tsv 106配置為TSV之陣列或叢集。基板1〇4可由諸如矽、碳化 矽、二氧化矽、氮化矽或熟習此項技術者已知之任何其他 基板材料的材料製成。基板104可為一多層基板，諸如， 内建或層壓之多層印刷電路板，或内建或層壓之封裝基 板。 複數個TSV 106中之每一者包括導電層1〇8、絕緣或介電 層110,及可與基板1〇4接觸之屏蔽層112。絕緣或介電層 m位於導電層⑽與屏蔽層112之間 '絕緣或介電材料ιι〇 可由諸如二氧化石夕（以〇2)之氧化物、氮氧化石夕（si〇N)、氮 化矽（SiN)或其他已知介電材料製成。 屏蔽層112可由包括鈦（Ti)、氮化鈦（TiN)、钽（Ta)、氮化 鈕（TaN)、其一組合或熟習此項技術者已知之其他類似材 152933.doc • 6 - 201133758 料的材料製成。屏蔽層112亦可由磁性材料製成。在—實 施例中’屏蔽層厚度可為約10 nm至100 nm，但在其他實 施例中該厚度可視基板1〇4之佈局及所要之屏蔽特性而為 更大或更小。 在圖1中所展示之實施例中，因為屏蔽層112自基板1〇4 之正面118延伸至背面120且可與TSV 1〇6之導電層1〇8同 轴，所以可將屏蔽層112描述為整合於基板1〇4内之「同 軸」屏蔽層112。然而，屏蔽層112與導電層1〇8之實際對 準不必同軸。在基板104之正面118附近可存在介電材料 116之則層，該介電材料116可包含二氧化矽（8丨〇2)、氮氧 化矽（SiON)、氮化矽（SiN)或其他介電材料。在基板1〇4之 背面120上可存在擴散障壁介電薄膜122，該擴散障壁介電 薄膜122可包括諸如碳化矽（Sic)、氮化矽（shnj及其類似 者之材料。 屏蔽層112可藉助於自對準矽化物薄臈114耦接至接地。 自對準矽化物薄膜114可採用任何形狀，但在一態樣中， 自對準矽化物薄膜114包含一在TSV 1〇6之正面118周圍的 環。自對準矽化物薄膜114可耦接至接地，且可用以提供 屏蔽層112與接地之間的較佳接觸。為了將自對準矽化物 薄膜114耦接至接地，自對準矽化物薄膜114可耦接至基板 104之上的金屬層（該金屬層接地）（參見圖2)。 亦如圖1之實施例中所展示，複數個15¥ ι〇6中之每一導 電層108可耦接至第一背面金屬層126(亦即，「背面金屬 1」）。第二背面金屬層128(亦即，「背面金屬2」）亦可形成 152933.doc 201133758 於基板104之背面120上且背面介層孔結構13〇可將第一背 面金屬層126耦接至第二背面金屬層128。諸如二氧化石夕 (Si〇2)、氮氧化矽（Si〇N)、氮化矽（SiN)或其類似者之介電 材料124可填充基板104之背面120上的剩餘區域。 在圖2中所展示之實施例中，提供多層電封裝2〇2，在該 多層電封裝202中僅修整了基板之前部或正面（亦即，未展 示基板104之背面120已經修整）。多層電封裝2〇2包含頂部 或上部金屬層204、耦接至接地之第二金屬層2〇8，及基板 104中之複數個屏蔽TSV h)6。介電或絕緣材料2〇6係安置 於頂部或上部金屬層204與接地層208(亦即，第二金屬層） 之間及接地層208與基板104之正面118之間。額外之導電 及不導電層亦可安置於基板104之前面上。 複數個TSV 106中之每一者包括内部導電層1〇8、介電或 絕緣層110及屏蔽層112。如參看圖丨所描述，擴散障壁介 電薄膜122及介電材料124可填充基板1〇4之背面12〇上的區 域。儘管在圖2中將擴散障壁122及介電材料124展示為覆 蓋基板104之整個背面120 ’但可併入一背面薄化製程以打 開基板104之背面120上的TSV 106。 再者，在圖2之實施例中，屏蔽層112可與基板1〇4接 觸，且自對準矽化物薄膜114可使屏蔽層U2接觸接地層 208。此情形可藉由使用將自對準矽化物薄膜114耦接至接 地層208之接點210而達成。或者，可使用用於使自對準矽 化物薄膜114接觸接地之其他習知方法。 具有本文中所描述之屏蔽層之通孔的一優點為屏蔽層實 152933.doc 201133758 質上減小了鄰近TSV之間的互感。舉例而言，在不存在屏 蔽層之3x3矽通孔（TSV)陣列令，TSV之間的互感影響可為 約0.15 nH。在此配置中，介層孔可具有約3微米之半徑、 約50微米之高度，且間隔約3微米。然而，在圖】之實施例 中，在不必增大基板104中之相鄰通孔1〇6之間的間隔之情 況下，屏蔽層112實質上減小或消除了通孔1〇6之間的互 感。因此，在可包括超過1000個TSV之基板中，屏蔽層允 許相鄰TSV間隔開約3微米且TSV之間的互感影響為可忽略 的（亦即，約0 nH)。再者，可增大屏蔽層之厚度以進一步 減小TSV之間的互感。 屏蔽層亦可防止由丁SV產生之電場影響電封裝之周圍組 件且減小磁場之作用。具有屏蔽層之TSv的另一優點為電 子基板中之渴電流損耗的實質或完全減小。因此可在電子 基板中實質上或完全地減小渦電流損耗。具有屏蔽層之通 孔亦可有利地減小基板内之電磁雜訊。藉由使用屏蔽層所 致的對非吾人所樂見之副作用的此等減小或消除可允許將 TSV更緊密地置放在一起且將其他組件置放於更接近於經 屏蔽之TSV處。 參看圖3中所展示之例示性實施例，提供電子結構3〇2。 電子結構302包括基板304 ’内部介層孔306及外部介層孔 3〇8安置於基板3〇4中。外部介層孔3〇8「同軸」地圍繞基 板304中之内部介層孔3〇6，但在其他實施例中，内部介層 孔306與外部介層孔308之實際對準不必同軸。可將外部介 層孔308圍繞内部介層孔3〇6之配置描述為基板304中之 152933.doc 201133758 「「雙介層孔」結構。該配置亦可稱作安置於多層基板中之 %型對」介層孔結構。有可能的係，可將内部介層孔 306及外部介層孔3〇8之配置作為介層孔之一陣列或叢 置於基板304中。 ' 女 基板304可由諸如矽（Si)、碳化矽（SiC)、二氧化矽 (Si〇2)、氮化矽（SLA)或熟習此項技術者已知之任何其他 基板材料的材料製成。基板304可為一多層基板，諸：， 内建或層壓之多層印刷電路板，或内建或層壓之封裝基 板。在一實施例中，基板304為互補金氧半導體 圓之一部分。 曰 。内部介層孔306及外部介層孔3〇8分別形成内部及外部信 號路松’以使得信號可通過每一介層孔之導電層。舉例而 言’在圖3之實施例中，内部介層孔3()6包含信號可通過之 内導電層310 °外部介層孔3G8包含外部導電層312，作 號可通過該外部導電層312且該外部導電層312圍繞内㈣ 電層3 10 ^内部介層孔3〇6及外部介層孔可包含一環形 或圓形橫截面，或該橫截面可形成一矩形、半圓形或其他 形狀之橫截面。内部導電層31()藉由内部絕緣或介電層314 與外部導電層312分離。另夕卜，外部絕緣或介電層316分離 外部導電層312與基板则。内部絕緣或介電層3M可為與 外部絕緣或介電層316分離之層或兩個層可包含同一声。 因此’内部絕緣或介電層314可為與外部絕緣或介電層316 相同或不同之材料。舉例而言，該等絕緣或介電層可由諸 氧化石夕（Si02)之氧化物、氣氧化石夕（si〇N)、氛化石夕 ⑸ 933.doc • 10· 201133758 (SisN4)或其他已知介電材料製成。導電層可由鋼、鋁或其 他已知導電材料製成。 在基板304之正面330附近可存在介電材料324之前層， "亥；I電材料324包含一氧化石夕（Si〇2)、氮氧化石夕（yoN)、氮 化矽（Si^4)，其一組合或其他介電材料。同樣，在基板 3 〇4之背面332上可存在擴散障壁334(亦即，介電薄膜），該 擴散障壁334可包括諸如碳化矽（Sic)、氮化矽（Si3N4)及其 類似者之材料。 在圖3中，内部導電層310可耦接至内部接點326且外部 導電層312可耦接至基板304之正面33〇附近的外部接點 328。内部接點326及外部接點328可耦接至同一金屬層之 不同表面。或者，内部接點326及外部接點328可耦接至不 同金屬層之表面。 則面區域330(亦即，基板304之正面附近）可包含絕緣或 介電材料322。絕緣或介電材料322可包含與内部絕緣層 314及/或外部絕緣層316相同之材料以使得内部導電層 及外部導電層312彼此且與基板3〇4絕緣。或者’絕緣或介 電材料3 2 2可包含與内部絕緣層及/或外部絕緣層3丨6不同 之材料。在基板304之背面332上，介電材料342填充第一 月面金屬層33 6及第二背面金屬層338周圍之區域。介電材 料342可包含二氧化矽（31〇2)、氮氧化矽（Si〇N)、氮化矽 (Si3N4)，其一組合，或其類似者。 内部介層孔306之内部導電層31〇輕接至第一背面金屬層 336之接點或表面。同樣，外部介層孔3〇8之外部導電層 152933.doc -11·
S 201133758 312輕接至第-背面金屬層336之—不同接點或表面。因 此’雖然内部導電廣31〇及外部導電層312可輕接至同一第 -背面金屬層336之接點，但兩個導電層耗接至不同表面 或接點。或者，内部導電層31〇可輕接至與外部導電層312 不同的皮面金屬層之接點或表面。在圖3之實施例中，背 面介層孔340將第一背面金屬層336輕接至第二背面金屬層 338 〇 參看圖3及圖4中所描繪之實施例，内部導電層3ι〇形成 内部信號路徑且外部導電層312形成外部信號路徑。第一 信號可在第一方向318上通過内部導電層31〇，且第二信號 可在第二方向320上通過外部導電層312。為了減小或消除 基板304中之互感，第一信號可與第二信號相同，但第一 方向3 18與第二方向320相反。因此，該兩個信號包含一差 分對。或者，互補對之第一信號通過内部導電層31〇且互 補對之第二信號通過外部導電層312。第一信號與第二信 號可包含相反極性。 藉由使同一信號通過不同導電層’實質上無淨電流通過 内部介層孔306及外部介層孔308。此情形亦可減小基板 3 04中之電磁雜訊、鄰近介層孔之間的互感，及每一介層 孔之總電感。在一替代實施例中，第一信號及第二信號可 在同一方向上通過内部導電層310及外部導電層312且因此 兩個信號包含一共同對。 與此特定配置相關聯之另一優點為非常接近地置放多個 介層孔之能力。在圖4之實施例中，展示第一雙介層孔結 152933.doc • 12- 201133758 構402 ’其中信號在第一方向”…亦即至基板_幻通 過内部導電層31G。信號在第二方向32()上（亦即，自基板 3〇4向外）通過外部導電層312。如參看圖3所描述，由於信 號之差分對在相反方向上通過兩個導電層，因此互感得以 減λ!舉例而言，在包括第一雙介層孔結構402及第二雙 ;|層孔結構404之雙介層孔結構之系統中可發現類似優 點。第二雙介層孔結構404包括差分信號在第二方向32〇上 通過之内部導電層310及該信號在第一方向318上通過之外 部導電層312。如圖3至圖4中所展*，差分信號在第二方 向320上通過第一雙介層孔結構4〇2之外部導電層η〗，而 差分信號在第一方向318上通過第二雙介層孔結構4〇4之外 部導電層312。由於差分信號包含相反極性，因此兩個雙 介層孔結構402與404之間的互感得以減小或消除。另外， 通過第一雙介層孔結構4〇2之内部及外部導電層之差分信 號的量值、頻率、方向或相位可與通過第二雙介層孔結構 404之導電層的信號不同。或者，兩個信號可包含實質上 相同之量值、頻率、方向或相位。 在一非限制性之例示性實施例令’第一雙介層孔結構 402可與第二雙介層孔結構404間隔約3微米至2〇微米。兩 個内部介層孔306中之内部導電層31〇可具有約i微米至ι〇 微米之直徑或厚度且外部導電層312可具有為丨微米至5微 米之厚度。因此，雙介層孔結構可佔用基板中之較少空 間且藉由使彳5號之差分對在相反方向上通過相鄰雙介層 孔結構之外部導電層，使得相鄰雙介層孔結構之間的互感 5 152933.doc •13· 201133758 影響變小。 在另-實施例巾’外料電層312可耗接至接地以減小 或消除電場及磁場從而防止其形成於基板3〇4中。外部導 電層312可充當安置於基板遍中之屏蔽層以使得電場被限 制於或被阻擋於外部導電層312與内部導電層31〇之間。在 此實施例中，外部絕緣層316分離外部導電層312(亦即， 屏蔽層）與基板304。因此，内部導電層31〇形成通孔3〇6。 外部導電層3丨2可以熟習此項技術者已知之任何方式耦 接至接地。舉例而言’在圖3中，外部導電層312可耦接至 一刖面金屬層，該前面金屬層亦耦接至接地。在此特定實 施例中’内導電層31G亦輕接至—前面金屬|，該前面 金屬層不耦接至接地。 本實施例中之耦接至接地之外部導電層312亦可防止產 生於介層孔内之電場影響（例如）電封裝之周圍組件，且減 J、磁場之作用。另一優點為電子基板中之渦電流損耗的實 質或完全減小《此實施例中之通孔亦可有利地減小基板内 之電磁雜訊。藉由將外部導電層312耦接至接地所致的對 非吾人所樂見之副作用的此等減小或消除可允許將通孔更 緊密地置放在一起且將其他組件置放於更接近於通孔處。 在基板中形成經屏蔽之通孔結構（諸如，圖丨中所說明之 結構）的一例示性方法可包括：a)在基板中形成一開口 ； b) 在基板中之該開口内沈積一屏蔽層以使該屏蔽層與基板接 觸，0在基板中之開口内沈積一絕緣層以使得屏蔽層分離 基板與絕緣層，及d)在基板中之開口中沈積一導電層以使 152933.doc -14- 201133758 得絕緣層分離屏蔽層與導電層。 舉例而言’製造積體電路之習知過程可包括一前段 (FEOL)製程，在該前段（FE〇L)製程中將個別器件（亦即， 電晶體、電阻器’等等）圖案化於一晶圓或晶粒中。此製 程可包括矽化金屬沈積（salicidation)製程及製備材料之多 個層（例如’導電層）以形成基板的製程。該製造過程可進 一步包括將一層間介電（ILD)層沈積於基板上。 了藉由在基板中形成一開口或貫孔（through hole)而在基 板中製備通孔。該開口或貫孔可藉由衝壓、鑽孔或雷射作 用而形成。另一習知方法包括將一遮罩施加至基板之一表 面且利用钱刻製程以在基板中形成開口或貫孔。形成開口 或貫孔之該方法可視開口或孔之大小及位置連同諸如存取 及便利之其他考慮因素而定。 在圖5至圖11中所展示之例示性實施例中，展示製備經 屏蔽之通孔結構之方法。在圖5中，提供電子結構5〇2。電 子結構502包括基板504，複數個開口 51〇形成於基板5〇4 中。在基板504之正面或頂面512附近為介電材料5〇6之層 及自對準矽化物薄膜508。在圖6中’屏蔽層6〇2係沿基板 5 04之正面或頂面5 12及複數個開口 5丨〇之内壁沈積。舉例 而言，沈積屏蔽層6〇2之製程可包括電鍍或其他合適製 程。屏蔽層602與自對準矽化物薄膜5〇8接觸。因為自對準 矽化物薄膜508將耦接至接地（未圖示），所以使屏蔽層6〇2 與自對準矽化物薄膜5〇8接觸藉此將使屏蔽層6〇2耦接至接 地。再者，在各種實施例中，基板可耦接至接地。因此，
S 152933.doc 201133758 在彼等實施例中，自對準矽化物薄膜508及屏蔽層602可提 供一至接地之低電阻路徑。 在圖7中，沈積絕緣或介電層702以使得屏蔽層602安置 於基板504與絕緣或介電層7〇2之間。可在基板504之正面 或頂面512上（例如，在圖7中之屏蔽層602之頂部上）且沿複 數個開口 510之内壁而沈積絕緣或介電層7〇2。在圖8中， 將諸如鋼之導電材料802電鍍於複數個開口 510中且電鍍於 基板504之正面或頂面512附近之介電材料702的部分之 上°舉例而言，該電鍍製程亦可為電沈積或其他已知沈積 製程。如圖9中所展示，接著可藉由化學機械拋光（Cmp)製 程或其他已知製程來蝕刻或拋光導電材料8〇2、絕緣或介 電材料702及屏蔽層602之頂部部分以移除在製造期間所沈 積之過量材料。如圖丨〇中所展示，亦可藉由蝕刻或薄化製 程來移除基板504之背面1 〇〇2上之材料以移除過量材料， 從而使得複數個通孔1004得以形成。另外，可將諸如二氧 化矽（Si〇2)、氮氧化矽（Si0N)、氮化矽（SiN)或其他已知介 電材料之擴散障壁介電薄膜1〇〇6沈積於基板504之背面 1002 上。 在圖11中，展示具有複數個經屏蔽之通孔丨〇〇4之電子結 構5〇2。基板504之背面10〇2可包括第一金屬（「背面金屬 1」）1108及第二金屬（「背面金屬2」）111〇。第一金屬ιι〇8 可填充導電層802之底部附近之開口以與複數個通孔1〇〇4 耦接。背面介層孔1112可形成於第一金屬11〇8與第二金屬 1110之間。另外，介電材料Π06可填充於第一金屬ιι〇8、 152933.doc 201133758 第二金屬mo及背面介層孔1112周圍。視需要而可發生額 外邏輯後段（BEOL)製程。 儘&在圖5至圖11中所展示之實施例中，將電子結構502 &述為具有形成於其中之複數個通孔刪，但在其他實施 • W中’有可能具有個別地或以陣列或叢集形式形成於基板 502中之一或多個通孔。 在替代貝粑例中，屏蔽層602可由磁性材料製成。當 電流通過導電層802時，屏蔽層⑹2之磁性材料可限制或二 小通孔1004外部之磁場及電場。同樣，屏蔽層6〇2之磁性 材料可保護通孔i 〇 〇 4之内部不受外部電磁場之影響。 在電子基板中形成雙介層孔結構之例示性方法可包括： :)在基板中形成-開σ ; b)在基板中之該開口中沈積一外 4絕、’彖層，在開口内沈積—外部導電層以使得該外部絕 緣層分離該外部導電層與基板；咐開口中沈積一内部絕 緣層以使得外部導電層分離外部絕緣層與該内部絕緣層； 及e)在開口中沈積一内部導電層以使得内部絕緣層分離外 部導電層與該内部導電層。 舉例而言，製造積體電路之習知過程可包括一前段 ' (FE〇L)製程，在該前段（FEOL)製程中將個別器件（亦即， 私日日體電阻器，等等）圖案化於一晶圓或晶粒中。此製 程可包括矽化金屬沈積製程及製備材料之多個層（例如， 導電層）以形成基板的製程。該製造過程可進一步包括將 一層間介電（ILD)層沈積於基板上。 可藉由在基板中形成一開口或貫孔而在基板中製備雙介 152933.doc •17· 201133758 層孔結構。該開口或貫孔可藉由衝壓、鑽孔或雷射作用而 形成。另一習知方法包括將一遮罩施加至基板之一表面且 利用蝕刻製程以在基板中形成開口或貫孔。形成開口或貫 孔之該方法可視開口或孔之大小及位置連同諸如存取及便 利之其他考慮因素而定。 在圖12至圖20中所展示之例示性實施例中，展示在電子 結構中製備雙通孔之方法。在圖12中，提供電子結構 1202 ’該電子結構1202包括基板1204 ’其中介電材料12〇6 之層开>成於基板1204之正面或頂面1210附近。複數個開口 1208可接著形成於基板1204中。在圖13中，絕緣層13〇2係 沿基板1204之正面或頂面1210及複數個開口 12〇8之内壁沈 積。被稱作外部絕緣層1302之絕緣層13〇2可由二氧化矽 (Si〇2)、氮氧化矽（Si〇N)、氮化矽（叫乂）或任何其他已知 介電材料形成。 在圖14中，外部導電層1402係沈積於外部絕緣層13〇2之 頂部上且沈積於開口謂中。可藉由電鑛或熟習此項技術 者已知之其他金屬材料沈積製程來沈積外部導電層14〇2。 外部絕緣層1302分離基板1204與外部導電潛14〇2。在圖Μ 中，另一絕緣層15〇2係沈積於外部導電層14〇2之頂部上且 沈積於開口⑽中。被稱作内部絕緣層之絕緣層15〇2係藉 由外部導電層14〇2而與外部絕緣層職分離。内部絕緣層 麗可由二氧化石夕（Si〇2)、氮氧化石夕（si〇N)、氮化石夕 (SisN4)或任何其他已知介電材料製成。 如圖16中所展示’接著以導電材料來填充開。㈣以形 152933.doc 201133758 成内部導電層1602。在圖16之實施例中，内部導電層16〇2 不僅填充開口 1208，且亦在基板1204之正面丨21〇附近之内 部絕緣層1502的頂部上形成一層。可藉由電沈積或其他已 知沈積製程來電鍍或沈積可由銅或其他合適導電材料製成 之内部導電層1602。如圖17中所展示，接著可藉由化學機 械拋光（CMP)製程或其他已知製程來蝕刻或拋光沈積於基 板1204及介電材料1206上之圖16之層的頂部部分以移除製 造期間所沈積之過量材料。 參看圖18，可使用金屬間介電（IMD)製程及邏輯金屬鑲 嵌製程或其他圖案化製程來形成電子結構12〇2之前面 1808。内部接點1802可形成於結構1202之前面18〇8附近以 使知内部導電層1602搞接至内部接點1802。外部接點1804 亦可开> 成於結構1202之前面1 808附近以使得外部導電層 1402耦接至外部接點18〇4。有可能在電子結構12〇2之前面 1808處形成一多層互連結構以使得内部接點丨8〇2及外部接 點1804耦接至電子結構12〇2之相同層或不同層的不同表 面。 再者，介電或絕緣材料18〇6可填充電子結構1202之前面 1 808以使接點1 802與1 804進一步絕緣。介電或絕緣材料 1806可包含與内部絕緣層丨5〇2及/或外部絕緣層丨3〇2相同 之材料。如圖19中所展示，可藉由蝕刻或薄化製程來移除 基板1204之背面1906上的材料以移除過量材料，以使得複 數個内部介層孔1902被複數個外部介層孔19〇4圍繞。内部 介層孔1902及外部介層孔1904可為通孔，且在基板係由矽 152933.doc -19- 201133758 形成之實施例中，每一介層孔可為矽通孔（TSV)。每一内 部介層孔1902及外部介層孔1904形成雙介層孔結構或環型 介層孔對。 在圖20中，展示具有複數個雙介層孔結構之電子結構 1202 »基板1204之背面1906可包括介電障壁薄膜2002、第 一背面金屬層（「背面金屬1」）2〇〇4及第二背面金屬層 (「背面金屬2」）2006。背面介層孔2008可形成於第一背面 金屬層2004與第二背面金屬層2006之間《再者，介電材料 201〇可填充於第一背面金屬層2〇〇4、第二背面金屬層2〇〇6 及背面介層孔2008周圍。視需要而可發生額外邏輯後段 (BEOL)製程。 儘官在圖12至圖20中所展示之實施例中，將電子基板 1202描述為具有形成於其中之複數個雙介層孔結構，但在 其他實施例中，有可能具有個別地或呈陣列或叢集之一或 多個雙介層孔結構。 另外，外部導電層M02可耦接至接地以形成圍繞内部導 電層1602之屏蔽層。在此實施例中，將在信號通過内部導 電層1602時形成的電場限制於内部導電層1602與外部導電 層1402(亦即，屏蔽層）之間。因此，可顯著減小藉由通過 雙介層孔結構之信號而形成之電磁場的強度。再者，可減 小基板中之渦電流損耗且可減小介層孔之間的互感。 在一替代實施例t ’可藉由使差分對之第_信號通過外 部介層孔1904且使互補對之第二信號通過内部介層孔㈣ 以使得第-信號與第二信號相同但包含相反極性，而減小 152933.doc -20· 201133758 :子、’。構1202中之互感。因此’通過雙介層孔結構之淨電 流大致為零，且因此可實質上減小或完全消除互感。亦形 成較少電磁雜訊。可藉由調整内部導電層16〇2、内部絕緣 層1502、外部導電層1402或及/或外部絕緣層1302之厚度 而調節雙介層孔結構之阻抗。 可將形成内部介層孔及外部介層孔之額外步驟整合至在 基板中形成石夕通孔之習知製程中。一旦在基板中製備了經 屏蔽之通孔結構或雙介層孔結構.，便可將基板併入至一總 成或封裝中以供在諸如蜂巢式電話、電腦、個人數位助理 (PDA)及其類似者之電子器件申使用。 舉例而言，圖21展示可有利地使用介層孔結構之一實施 例的例示性無線通信系統2丨〇〇。出於說明之目的，圖21展 不二個遢端單元2120、2130及2150以及兩個基地台214〇。 應認識到，典型無線通信系統可具有更多遠端單元及基地 台。遠端單元2120、2130及2150中之任一者可包括諸如本 文中所揭示之安置於基板中之介層孔結構的一系統。圖21 展示自基地台2140及遠端單元212〇、213〇及215〇之前向鏈 路k唬2180及自遠端單元2120、2130及2150至基地台214〇 之反向鏈路信號2190。 在圖21中，將遠端單元212〇展示為行動電話，將遠端單 元2130展示為攜帶型電腦，且將遠端單元2150展示為無線 區域迴路系統中之固定位置遠端單元。舉例而言，該等遠 端單兀可為蜂巢式電話、手持型個人通信系統（pcs)單 元、諸如個人資料助理之攜帶型資料單元，或諸如儀錶讀 152933.doc 201133758 取設備之固定位置資料單元。儘管圖21說明可包括如本文 中所揭7F之介層孔結構之系統的特定例示性遠端單元，但 介層孔結構之系統並不限於此等例示性之經說明單元。可 在需要介層孔結構之系統的任何電子器件中合適地使用實 施例。 雖然上文已揭示了併入有本發明之原理的例示性實施 例，但本發明並不限於該等經揭示之實施例。實情為，本 申請案意欲涵蓋使用本發明之一般原理的本發明之任何變 化、使用或調適。另外，本申請案意欲涵蓋在本發明所屬 技術中之已知或習慣實踐的範圍内且在所附申請專利範圍 之限制内的相對於本發明之該等脫離。 【圖式簡單說明】 圖1為在基板中具有複數個屏蔽介層孔之電子結構之第 一實施例的截面圖； 圖2為在多層基板中具有複數個屏蔽介層孔之多層電封 裝的截面圖； 圖3為在基板中具有複數個雙介層孔結構之電子結構之 第二實施例的截面圖； 圖4為圖3之電子結構的沿線Α_Α截取之截面俯視圖； 圖5為具有形成於基板中之複數個開口之電子結構之第 一實施例的截面圖； 圖6為沈積有屏蔽層之圖5之電子結構的截面圖； 圖7為沈積有絕緣層之圖6之電子結構的截面圖； 圖8為電鍍有導電材料之圖7之電子結構的截面圖； 152933.doc •22· 201133758 圖9為具有基板之經拋光正面之圖8之電子結構的截面 回 · m ， 圖10為在为面基板薄化之後具有複數個通孔的圖9之電 子結構的截面圖； 圖11為具有複數個通孔之圖10之電子結構的截面圖，其 中介電材料填充於基板之背面上； 圖12為具有形成於基板中之複數個開口的電子結構之第 二實施例的戴面圖； 圖13為沈積有外部絕緣層之圖12之電子結構的截面圖； 圖14為沈積有外部導電層之圖13之電子結構的截面圖； 圖1 5為沈積有内部絕緣層之圖14之電子結構的截面圖； 圖16為沈積有内部導電層之圖15之電子結構的裁面圖； 圖17為具有基板之經拋光正面之圖16之電子結構的戴面 圖； 圖18為具有形成有接點之基板之前面的圖17之電子結構 的截面圖； 圖19為具有複數個雙介層孔結構之圖18之電子結構的截 面圖； 圖20為具有複數個雙介層孔結構之圖19之電子結構的戴 面圖’其中介電材料填充於基板之背面上；及 圖21為展示例示性無線通信系統之方塊圖，在該例示性 無線通信系統中可有利地使用支援多個電力模式之記憶體 電力管理系統。 【主要元件符號說明】 152933.doc ** 201133758 102 電子結構 104 基板 106 矽通孔（TSV) 108 導電層 110 絕緣或介電層 112 屏蔽層 114 自對準矽化物薄膜 116 介電材料 118 正面 120 背面 122 擴散障壁介電薄膜 124 介電材料 126 第一背面金屬層 128 第二背面金屬層 130 背面介層孔結構 202 多層電封裝 204 頂部或上部金屬層 206 介電或絕緣材料 208 第二金屬層/接地層 210 接點 302 電子結構 304 基板 306 内部介層孔 308 外部介層孔 152933.doc .24· 201133758 310 内部導電層 312 外部導電層 314 内部絕緣或介電層 316 外部絕緣或介電層 318 第一方向 320 第二方向 322 絕緣或介電材料 324 介電材料 326 内部接點 328 外部接點 330 正面 332 背面 334 擴散障壁 336 第一背面金屬層 338 第二背面金屬詹 340 背面介層孔 342 介電材料 402 第一雙介層孔結構 404 第二雙介層孔結構 502 電子結構 504 基板 506 介電材料 508 自對準矽化物薄膜 510 開口 152933.doc •25- 201133758 512 正面或頂面 602 屏蔽層 702 絕緣或介電層 802 導電材料 1002 背面 1004 經屏蔽之通孔 1006 擴散障壁介電薄膜 1106 介電材料 1108 第一金屬（「背面金屬1」） 1110 第二金屬（背面金屬2) 1112 背面介層孔 1202 電子結構 1204 基板 1206 介電材料 1208 開口 1210 正面或頂面 1302 外部絕緣層 1402 外部導電層 1502 絕緣層 1602 内部導電層 1802 内部接點 1804 外部接點 1806 介電或絕緣材料 1808 前面 152933.doc •26· 201133758 1902 内部介層孔 1904 外部介層孔 1906 背面 2002 介電障壁薄膜 2004 第一背面金屬層（「背面金屬1」） • 2006 第二背面金屬層（「背面金屬2」） 2008 背面介層孔 2010 介電材料 2100 例示性無線通信系統 2120 遠端單元 2130 遠端單元 2140 基地台 2150 遠端單元 2180 前向鏈路信號 2190 反向鏈路信號 5 152933.doc -27-

Claims (1)

  1. 201133758 七、申請專利範圍： 1. 種在基板中之介層孔結構的系統，該系統包括一第 一介層孔結構，該第一介層孔結構包含： 一外部導電層，其安置於該基板中； 一内部絕緣層，其安置於該基板中，該外部導電層分 • 離該内部絕緣層與該基板；及 内。卩導電層，其安置於該基板中，該内部絕緣層分 離該内部導電層與該外部導電層； 八中 第互補對之一第一信號通過該内部導電層 且肩第一互補對之一第二信號通過該外部導電層。 2. 如，求項1之系統’其進-步包含安置於該基板中之- 卜P、€、’彖層，该外部絕緣層分離該外部導電層與該基 如仴求項1之系統’其進一步包含耦接至該外部導電層 之自對準石夕化物薄膜。 如°月求項3之系統，其中該自對準矽化物薄膜包含經調 適以耦接至一金屬層之一環狀結構。 5· ^求項1之系統’其中該第—信號與該第二信號包含 • 實質上相反之極性。 一二长項1之系統，其進一步包含經安置而相鄰於該第 、、σ構之第一介層孔結構，該第二介層孔結構 包含： 1卩導電層及-外部導電層，其兩者安置於該基板 w亥外部導電層圍繞該内部導電層；及 152933.doc 201133758 一内部絕緣層，其安置於該外部導電層與該内部導電 層之間； 八中，一第二互補對之一第一信號通過該内部導電層 且該第二互補對之一第二信號通過該外部導電層。 7·如凊求項ό之系統，其中該第一互補對之該第二信號與 该第二互補對之該第二信號包含實質上相反之極性。 8.如凊求項1之系統，其中該外部導電層包含鈦、氮化 欽、纽、氮化鈕或其一組合。 9·—種在一電子基板中形成一介層孔結構之方法，立包 含： …、 在該基板中形成一開口； 在該開口中沈積一外部導電層； 在該開口中沈積-内部絕緣層，該外部導電層分離該 内部絕緣層與該基板； 在該開口中沈積-内部導電層，該内部絕緣層分離該 外部導電層與該内部導電層；及 使該外部導電層接觸一自對準妙化物材料。 α吻求項9之方法’其進-步包含在該開口中沈積一外 11 層’該外部絕緣層分離該外部導電層與該基板。 .如。月求項9之方法，其進一 料輕接至接地。其進步包3將該自對準石夕化物材 12.如凊求項9之方法，甘、& 料形成為一環狀結構y包含將該自對準石夕化物材 13 ·—種減小一雷；从上 子时件中之電場或磁場之方法，其包含： 152933.doc 201133758 在一基板中形成一第一導電層； 藉由一絕緣層來圍繞該第一導電層； 藉由一第二導電層來圍繞該絕緣層；及 使一互補對之一第一信號通過該第一導電層且使該互 補對之一第二信號通過該第二導電層； 其中，該第·一導電層經調適以減小由通過該第一導電 層之該第一信號產生之電場或磁場。 14. 15. 16. 17. 如請求項16之方法，其進一步包含將該第二導電層耦接 至一第一電位。 如請求項16之方法，其進一步包含將該第二導電層耦接 至一自對準石夕化物材料。 如明求項16之方法，其進一步包含形成圍繞該第二導電 層之另一絕緣層。 種用於減小—電子器件中之電場或磁場之介層孔結 構，該介層孔結構包含： 卜導包構件，用於在一基板中傳導一互補對之一 第一信號； 斤。¥電構件，用於在該基板中傳導該互補對之一 第一 <〇號’遠第一導電構件圍繞該第二導電構件；及 ’邑緣構件，用於使該第一導電構件與該第二導電構 件絕緣； 中，ΐ 女 〜^§號與該第二信號包含實質上相反之極 性。 152933.doc
TW099143880A 2009-12-14 2010-12-14 Via structure integrated in electronic substrate TW201133758A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/637,104 US8227708B2 (en) 2009-12-14 2009-12-14 Via structure integrated in electronic substrate

Publications (1)

Publication Number Publication Date
TW201133758A true TW201133758A (en) 2011-10-01

Family

ID=43504070

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099143880A TW201133758A (en) 2009-12-14 2010-12-14 Via structure integrated in electronic substrate

Country Status (7)

Country Link
US (1) US8227708B2 (zh)
EP (1) EP2513969B1 (zh)
JP (1) JP5568644B2 (zh)
KR (1) KR101394062B1 (zh)
CN (1) CN102656687B (zh)
TW (1) TW201133758A (zh)
WO (1) WO2011075491A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791015B2 (en) * 2011-04-30 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over active surface of semiconductor die
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8809995B2 (en) 2012-02-29 2014-08-19 International Business Machines Corporation Through silicon via noise suppression using buried interface contacts
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
KR101975541B1 (ko) * 2012-09-03 2019-05-07 에스케이하이닉스 주식회사 반도체 메모리 소자의 ｔｓｖ 구조 및 그 테스트 방법
DE112013002916T5 (de) * 2013-06-27 2015-03-05 Intel IP Corporation Hochleitende, hochfrequente Durchkontaktierung für elektronische Anlagen
CN103311141B (zh) * 2013-07-05 2016-01-20 北京理工大学 一种同轴垂直互连导电体的制作方法
CN103633045B (zh) * 2013-11-04 2016-08-17 中国航天科技集团公司第九研究院第七七一研究所 基于soi的tsv高频立体集成互连结构
KR102214798B1 (ko) * 2014-02-05 2021-02-10 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US9899378B2 (en) 2015-12-14 2018-02-20 International Business Machines Corporation Simultaneously fabricating a high voltage transistor and a finFET
US10490483B2 (en) * 2016-03-07 2019-11-26 Micron Technology, Inc. Low capacitance through substrate via structures
US10170432B2 (en) 2017-04-20 2019-01-01 Nanya Technology Corporation Semiconductor structure
CN109449138B (zh) * 2018-09-28 2022-09-02 杭州电子科技大学 一种差分多比特硅通孔结构及其制备方法
CN109411433B (zh) * 2018-09-28 2022-09-13 杭州电子科技大学 一种屏蔽差分多比特硅通孔结构及其制备方法
CN109461699B (zh) * 2018-10-22 2020-08-14 中国电子科技集团公司第三十八研究所 一种同轴tsv结构转接板及其制作方法
CN112236859A (zh) * 2020-09-11 2021-01-15 长江存储科技有限责任公司 具有屏蔽结构的半导体器件
CN112490610B (zh) * 2020-11-27 2021-09-28 浙江集迈科微电子有限公司 用于硅基射频收发微系统的三维多通道功分器及制备方法
US11973057B2 (en) 2020-12-15 2024-04-30 Analog Devices, Inc. Through-silicon transmission lines and other structures enabled by same
US11515204B2 (en) 2020-12-29 2022-11-29 Micron Technology, Inc. Methods for forming conductive vias, and associated devices and systems
US11574842B2 (en) 2021-04-14 2023-02-07 Micron Technology, Inc. Methods for forming conductive vias, and associated devices and systems
CN117810205A (zh) * 2022-09-23 2024-04-02 长鑫存储技术有限公司 半导体结构及其形成方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275715A (en) * 1992-01-23 1994-01-04 Micron Technology Inc. Electroplating process for enhancing the conformality of titanium and titanium nitride films in the manufacture of integrated circuits and structures produced thereby
JPH06216477A (ja) * 1993-01-18 1994-08-05 Hitachi Ltd 配線基板及びこれを用いた電子回路装置
KR100320364B1 (ko) * 1993-03-23 2002-04-22 가와사키 마이크로 엘렉트로닉스 가부시키가이샤 금속배선및그의형성방법
US5604158A (en) * 1993-03-31 1997-02-18 Intel Corporation Integrated tungsten/tungsten silicide plug process
JPH0778522A (ja) * 1993-09-07 1995-03-20 Hitachi Ltd マルチストランド超電導導体
JPH08176823A (ja) * 1994-12-26 1996-07-09 Sony Corp 高融点金属薄膜の成膜方法
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
US5994220A (en) * 1996-02-02 1999-11-30 Micron Technology, Inc. Method for forming a semiconductor connection with a top surface having an enlarged recess
US5930671A (en) * 1997-10-20 1999-07-27 Industrial Technology Research Institute CVD titanium silicide for contract hole plugs
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers
JP3447941B2 (ja) * 1998-01-05 2003-09-16 株式会社東芝 半導体装置及びその製造方法
US6284316B1 (en) * 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
US6518176B2 (en) * 1998-06-05 2003-02-11 Ted Guo Method of selective formation of a barrier layer for a contact level via
US6122187A (en) * 1998-11-23 2000-09-19 Micron Technology, Inc. Stacked integrated circuits
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
CN100339990C (zh) * 2002-03-20 2007-09-26 皇家飞利浦电子股份有限公司 有源矩阵电致发光显示装置及其制造方法
US7169704B2 (en) * 2002-06-21 2007-01-30 Samsung Electronics Co., Ltd. Method of cleaning a surface of a water in connection with forming a barrier layer of a semiconductor device
US7081650B2 (en) * 2003-03-31 2006-07-25 Intel Corporation Interposer with signal and power supply through vias
US6897548B2 (en) * 2003-07-02 2005-05-24 Hewlett-Packard Development Company, L.P. Semiconductor differential interconnect
US7230318B2 (en) * 2003-12-24 2007-06-12 Agency For Science, Technology And Research RF and MMIC stackable micro-modules
US7330709B2 (en) * 2004-06-18 2008-02-12 Nantero, Inc. Receiver circuit using nanotube-based switches and logic
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
SG135065A1 (en) * 2006-02-20 2007-09-28 Micron Technology Inc Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods
US8288828B2 (en) * 2004-09-09 2012-10-16 International Business Machines Corporation Via contact structure having dual silicide layers
TWI248330B (en) * 2005-01-14 2006-01-21 Ind Tech Res Inst High frequency and wide band impedance matching via
JP5117791B2 (ja) * 2007-08-22 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
US7898063B2 (en) * 2008-02-16 2011-03-01 International Business Machines Corporation Through substrate annular via including plug filler
KR20090096174A (ko) * 2008-03-07 2009-09-10 주식회사 하이닉스반도체 회로 기판 및 이를 이용한 반도체 패키지
KR101052870B1 (ko) * 2008-04-21 2011-07-29 주식회사 하이닉스반도체 관통 전극, 이를 갖는 회로 기판, 이를 갖는 반도체 패키지및 반도체 패키지를 갖는 적층 반도체 패키지
US8343806B2 (en) * 2009-03-05 2013-01-01 Raytheon Company Hermetic packaging of integrated circuit components
US8362356B2 (en) * 2009-08-13 2013-01-29 Gtat Corporation Intermetal stack for use in a photovoltaic device

Also Published As

Publication number Publication date
KR101394062B1 (ko) 2014-05-13
US20110139497A1 (en) 2011-06-16
EP2513969B1 (en) 2019-01-16
JP5568644B2 (ja) 2014-08-06
WO2011075491A1 (en) 2011-06-23
EP2513969A1 (en) 2012-10-24
CN102656687A (zh) 2012-09-05
KR20120102778A (ko) 2012-09-18
JP2013513976A (ja) 2013-04-22
US8227708B2 (en) 2012-07-24
CN102656687B (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
TW201133758A (en) Via structure integrated in electronic substrate
JP5340923B2 (ja) 高ｑのウェハ裏面のキャパシタを有する半導体集積回路デバイス（集積回路デバイスおよび集積回路デバイスを形成する方法）
TWI479554B (zh) 晶圓穿孔及其製造方法
JP4772495B2 (ja) インダクター及びインダクター形成方法
US9275935B2 (en) Semiconductor device and method of manufacturing the same
EP3304592B1 (en) Microwave integrated circuit (mmic) damascene electrical interconnect for microwave energy transmission
CN109285825B (zh) 芯片堆叠结构及管芯堆叠结构的制造方法
TWI302027B (en) A wafer level packaging structure with inductors and manufacture method thereof
CN101110431A (zh) 具有高q晶片背面电感器的半导体集成电路器件及其制造方法
JP2013529859A (ja) 導電性薄層構造、電気的相互接続および電気的相互接続を形成する方法。
US20100032810A1 (en) Through wafer vias and method of making same
US9184113B1 (en) Methods of forming coaxial feedthroughs for 3D integrated circuits
TWI647813B (zh) 用於多層級互連的半導體晶圓之同軸連接器饋通
US20070155152A1 (en) Method of manufacturing a copper inductor
TW200924058A (en) Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
KR20060054690A (ko) 후면 입출력 단자를 갖는 반도체 장치 및 그 제조방법
TWI467741B (zh) 積體電感結構
KR100889555B1 (ko) 반도체 소자의 인덕터 제조방법
TWI318001B (en) Inductor structure