TW201128688A - Verfahren zur herstellung einer halbleiterscheibe aus silizium mit einer epitaktisch abgeschiedenen schicht - Google Patents

Verfahren zur herstellung einer halbleiterscheibe aus silizium mit einer epitaktisch abgeschiedenen schicht Download PDF

Info

Publication number
TW201128688A
TW201128688A TW100102099A TW100102099A TW201128688A TW 201128688 A TW201128688 A TW 201128688A TW 100102099 A TW100102099 A TW 100102099A TW 100102099 A TW100102099 A TW 100102099A TW 201128688 A TW201128688 A TW 201128688A
Authority
TW
Taiwan
Prior art keywords
cavity
wafer
epitaxial
layer
semiconductor wafer
Prior art date
Application number
TW100102099A
Other languages
German (de)
English (en)
Other versions
TWI453801B (zh
Inventor
Christian Hager
Thomas Loch
Norbert Werner
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW201128688A publication Critical patent/TW201128688A/zh
Application granted granted Critical
Publication of TWI453801B publication Critical patent/TWI453801B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/12Substrate holders or susceptors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

201128688 六、發明說明:_ 【發明所屬之技術領域】 本發明關於一種製造具有磊晶沉積層之由矽構成的半導體晶圓 的方法,該方法係包含以下步驟: 引導一蝕刻氣體通過磊晶反應器’從而通過蝕刻氣體的作用移 除該磊晶反應器内的表面上的殘留物; 引導一第一沉積氣體通過該蟲晶反應is ’從而在該蟲晶反應益 内的表面上沉積梦; 在該磊晶反應器的基座上放置一由矽構成的基材晶圓;以及 引導一第二沉積氣體’在該基材晶圓上沉積一層蟲晶層。 【先前技術】 在例如EP1533836A1中同樣描述含有該等步驟的方法。因此, 將在基材晶圓上沉積矽的過程中,在適當之情況下以不須加以控 制的方式從磊晶反應器之表面上移除沉積在該等表面上的殘餘物 係有利且必要的。一般而言,此步驟(即下文中所謂的「腔體蝕 刻」)係依污染物程度和所需之品質而酌量進行。如果磊晶沉積 在基材晶圓上的塗層為20微米或者更厚,或者有特別高品質的需 求者,較適合之情況則為在一個基材晶圓上沉積磊晶層之後,在 下一基材晶圓塗佈前進行腔體蝕刻。在其他情況下,腔體蝕刻則 可以較少之頻率進行,例如在每塗佈2個至8個基材晶圓後進行。 EP1533836A1也提出藉由引導沉積氣體通過磊晶反應器,以在磊 晶反應器内的蝕刻表面上塗佈一矽薄膜。該矽薄膜將密封表面, 並阻止污染物於隨後的基材晶圓塗佈過程中從表面擴散進入生長 4 Λ 201128688 中之磊晶層内。在下文中,在腔體钱刻後於磊晶反應器内的表面 上所進行之碎薄膜沉積稱為「腔體塗佈」。 DE102005045337A1描述了腔體蝕刻對於隨後塗佈有磊晶層之 基材晶圓的平整度具有不利效果。因此特別是此種半導體晶圓的 局部平整度將會受到損害°因此’建議以將一親水性晶圓放置在 基座上達一小段時間之方式,在腔體蝕刻後對基座進行親水化。 該步驟之不利之處在於需要一專門方法步驟來親水化基座。 腔體蝕刻亦對於隨後塗佈有磊晶層之基材晶圓之少數電荷載子 (minority charge carrier )的壽命具有不利效果。此種半導體晶圓 中少數電荷載子的哥命係取決於「微波光導衰退(mkr〇wave photoconductivity decay,^PCD )」,若在基材晶圓塗佈前省略腔 體融刻和腔體塗佈,則少數電荷載子的壽命將顯著地更短。 腔體钱刻另外對基座’特別是升降銷(嵌在基座底部,用於升 起和放低晶圓)具有腐蝕效果。由於腐蝕導致的磨損,基座和升 降銷需要相對頻繁地進行更換。 緣此’本發明之目的旨在減少與腔體蝕刻相關的缺點,並且不 用犧牲相關的優點,同時亦不引入新的缺點。 【發明内容】 本發明目的係藉由一種製造具有磊晶沉積層之由矽構成的半導 體晶圓的方法所實現,該方法包括: 在一遙晶反應器的一基座上放置一擋片(dummy wafer); 引導一#刻氣體通過該磊晶反應器,以便通過該蝕刻氣體的作 用來移除該磊晶反應器内之表面上的殘留物; 201128688 引導-第"L積氣體通過衫晶反應器,從而在該蟲晶反應器 内之表面上沉積石夕; 用一由石夕構成的基材晶圓來替代該撞片;以及 導入-第…儿積氣體,從而在該基材晶圓上沉積一蠢晶層。 【實施方式】 不同於前述之先前技術中所述及的方法,本發明係同時在腔體 钱刻過程和腔料佈雜巾於録域供-㈣。財驟帶來多 個相關的優點:在腔難刻和腔體塗佈以後,具有蟲晶沉積層的 第半導體曰曰圓之/數電荷載子的壽命係長於在腔體姓刻和腔體 塗佈過程中省略擋片者。同樣的,在此情況下基座和固定銷 (h〇ldhlg㈣)的磨損亦有所下降。在腔體姓刻和腔體塗佈過程 中擋片擋住了基座的大部分,此使得常含於腔體钱刻期間之钱 刻氣體中的氣化氫很難或無法到達基座中被遮㈣部位,尤其是 併於其中的升降銷。因此,基座中被播片遮擋的部分在腔體飯刻 過程中將不又㈣j氣體的腐㈣響。在隨後的腔體塗佈過程中, 撞片仍位於基座上,導致㈣膜亦無法沉積到基座中被撞片阻撐 的』刀上此形成了多種有益效果蓋因避免了以下方面。 如果在腔體㈣和腔體塗佈過程巾省略擋片,财腔體塗佈 後’基座覆蓋有-被氣化氫污染㈣薄膜。在為基材晶圓之正面 塗佈蟲日日層基期間’氣化氫將從薄膜擴散人經沉積的為晶層 中’導致了所觀察到的少數電荷載子壽命縮短。 如果在腔體钱刻和腔體塗佈過程中省略撞片則在為由石夕構成 的基材晶®塗佈㈣晶層時將存在著風險,其邊緣區域承載在基 6 201128688 ' 座架〇edge)上的基材晶圓將在多個點與在腔體塗佈過程中沉積 在基座上的矽薄膜一起生長。在此情況下,經塗佈之半導體晶圓 背面的邊緣區域將產生缺陷,該缺陷將產生晶格應力並引發滑移。 如果在腔體蝕刻和腔體塗佈過程中省略擋片,而所使用的基座 基底由不透氣材料(不含有孔洞或者通孔)構成時,則風險在於, 在基材晶圓塗佈過程中,最終氫將穿過基座之基底與升降銷之間 的間隙並到達基材晶圓背面,使基材晶圓背面所形成的原生氧化 物層被局部分解。此會造成原生氧化物層與無氧區域間之過渡形 態(transitions),即所謂的「銷環(pinhai〇)」,其在聚光線下 可被看見,該過渡型態將影響基材晶圓背面的奈米形貌,即在〇 5 毫米至10毫米之測定距離下,會造成高達6〇奈米之高度起伏。 如果在腔體蝕刻和腔體塗佈期間存在有擋片,則不會產生該過渡 型態。擋片將遮住下面的基座部分,從而維持基座表面的親水性 特徵。該表面特性將隨後保護基材晶圓背面的原生氧化層不在升 降銷區域中被溶解。 該擋片可以例如由矽構成、或者由碳化矽構成、或者石墨塗佈 的碳化硬構成、或者由石英構成。較佳為由碳切構成或者由石夕 構成的擋片;特佳為至少在其背面上進行氧化或者覆蓋-由經沉 積之一氧化矽構成之層的擋片。舉例而言,該氧化層保護擋片下 方之=不被蝕刻氣體分解,且使基座中被擋片覆蓋的部分親水 右由矽構成或由碳化矽構成的擋片不僅僅是背面,而是全部 被^化層覆蓋,則具有相同的優點。擋片特佳係背面或者全部(也 、疋說在兩面以及邊緣)均塗佈有低熱氧化物( 201128688 〇xide ’ LTO)層之㈣構成或者由碳切構成者。ltq層較佳達 議奈米至40,000奈米厚。較佳係重複使用擋片即撞片係使用 在至少-另外的腔體_和至少—另外的腔體塗佈上並在另一 基材晶81上塗佈i晶層之前進行該腔驗刻和該腔體塗佈。 圓的磊晶反應器來進 該方法較佳係採用一種能塗佈單一基材晶 行,例如商購自Applied Materials沾r * ,,
temls的Centura型或者商購自ASM
International N.V.的Epsilon型單一晶圓磊晶反應器。 撞片以及基材晶圓較佳係放置在一由碳化石夕構成且放置在基座 上的環上’從而減少在蟲晶層沉積過程中基材晶圓的熱負載。同 樣較佳的替代方式,可採用—個具有基絲之邊緣支撐體的一體 成形基座(〇ne-partsusceptor)。於該兩情況中,擋片和基材晶圓 僅在邊緣區域與支撐體接觸。 基座的基底較佳係具有通孔或孔隙通道之透氣結構。然而,其 也可以由不透氣材料構成。 在腔體蝕刻之前,係將擋片放置於基座上。在此情況下,擋片 的背面與基座的基底彼此相對。腔體蝕刻較佳係在1〇5〇。匸至 1200°C的溫度下進行。較佳係使用氯化氫和氫氣的混合物作為蝕 刻氣體。氣化氫較佳以5標準升/每分鐘至20標準升/每分鐘的氣 體流率導入通過磊晶反應器,氫氣的氣體流率較佳為5標準升/每 分鐘至20標準升/每分鐘。腔體蝕刻較佳係持續50秒至4〇〇秒。 腔體塗佈較佳係在ll〇〇〇C至1200°C溫度下進行,較佳係採用 一含三氣矽烷的第一沉積氣體。三氣矽烷的氣體流率較佳為1〇標 準升/每分鐘至19標準升/每分鐘。腔體塗佈較佳係持續1〇秒至 201128688 100秒。在腔體塗佈期間同樣也將在腔體蝕刻斯間所使用的擋片放 置於基座上。 在腔體塗佈後,磊晶反應器之溫度係降低至550°c至900°C,並 用一基材晶圓來代替擋片。在此情況下,基材晶圓背面和基座基 底係彼此相對。 基材晶圓較佳為具有一經拋光正面的單晶矽晶圓。基材晶圓的 直徑較佳為150毫米至450毫米,例如為150毫米、200毫米、300 毫米或450毫米。基材晶圓可參酌例如DE102005045337A1中的 方式製備。 在沉積蠢晶層之前,基材晶圓較佳係於磊晶反應器中進行以下 預處理·首先,對基材晶圓進行氫氣處理('Ή2烘烤(bake ) ”), 從而移除基材晶圓之正面或正面及背面上的原生氧化物層。然 後,引導氯化氫和氫氣通過磊晶反應器,從而在磊晶層沉積之前 平滑化基材晶圓的正面。 在預處理後’較佳係於11〇()〇c至i細。C溫度下在基材晶圓的 正面藉由引導-第二沉積氣體通過蟲晶反應器之方式塗佈一蟲晶 層。較佳地,也同時對基材晶圓的背面進行氫氣淨化。第二沉積 氣體係S有會刀解出供形成蟲晶層之物質的化合物。該物質較佳 錯W及如蝴、磷或钟之摻雜物。舉例說明,對於沉 、、有㈣妙膜層而s ,沉積氣體較佳係包含有三㈣烧、氮 院。亦可沉積㈣以外之不同材料構成的層,如由鍺構 成的層或者切和鍺構成的層。 201128688 在基材晶圓上沉積磊晶層後進行包括放置擋片於基座上並再次 進行腔體蝕刻之方法;或者,較佳係在下次於擋片存在的情況下 進行腔體蝕刻及腔體塗佈之前,塗佈2個至24個或更多的另外晶 圓。 實施例 在腔體蝕刻和腔體塗佈以後,對數個直徑為300毫米之由矽構 成之基材晶圓塗佈一由妙構成的蟲晶層。其中*係在氣化氮存在 的情況下,以1170°C之溫度進行腔體蝕刻,持續200秒。並在 1150°C溫度進行隨後的腔體塗佈,持續40秒。用於達成此目的之 第一沉積氣體係由三氯矽烷和氫氣的混合物組成,其等分別以17 標準升/每分鐘和30標準升/每分鐘的氣體流率引導通過磊晶反應 器。 用於塗佈基材晶圓正面的第二沉積氣體係由三氣矽烷和氫氣的 混合物組成。三氯矽烷係以17標準升/每分鐘的氣體流率引導通過 磊晶反應器,而氫氣則以50標準升/每分鐘的氣體流率引導通過磊 晶反應器。塗佈持續時間為100秒,塗佈溫度為1150°C。 經塗佈的半導體晶圓被區分為:在有擋片存在下進行腔體蝕刻 和腔體塗佈後再進行塗佈的半導體晶圓(按實施例所得半導體晶 圓);和在無擋片存在下進行腔體蝕刻和腔體塗佈後再進行塗佈 的半導體晶圓(按比較例所得半導體晶圓)。在擋片存在下進行 腔體蝕刻和腔體塗佈期間,係採用由碳化矽構成的擋片,且其在 背面塗佈有LTO層。 對該等經塗佈之半導體晶圓進行後續之檢測,並發現以下結果: 201128688 比較按比較例所得半導體晶圓之少數電荷載子的壽命(藉由 μ-PCD方式所測得)平均較按實施例所得半導體晶圓縮短了⑽ 與。 根據SEMTM43定義的方法測量並以臨界值丁表示背面的奈米 形貌,例如㈣奈米與T=55奈米相比,按實施例所得半導:晶 圓要顯著優於㈣㈣所得半導體晶圓。其中,該測量係使用商 購自鐵@ Wafersight型儀器所進行的。臨界值τ為計算所有 FQA (固定品質區)之PV值(ρν=峰至谷之值)分佈中之達㈣ 準差(sigma)之PV值。正方形之測量區域之邊長為ι〇毫米。 第1圖和第2圖顯示經塗佈的半導體晶圓背面在奈米形貌測量 期間所測得的高度起伏。通過該等圖片之比較可辨別出經改進的 :米形貌。13此’尤其是,在按比較例所得之半導體晶圓背面的 「銷環」在第1圖中係清晰可見,而在按實施例中所得之半導體 晶圓背面上則不存在(第2圖)。 藉由商購自Rudolph 0 NSX®型儀器檢測背面邊緣區域的缺 陷。對應之缺陷影像(第3圖和第4圖)顯示按比較例所製得之 半導體晶BU第3圖)引發「滑移」的缺陷數量和密度係顯著高 於按實施例所製得之半導體晶圓(第4圖)。 第5圖和第6圖的比較清楚揭示了本發明方法的另一優點。其 二圖各已顯示沿經塗佈之半導體晶圓之直徑方向上的磊晶沉積層 厚度的差異。減㈣所製得之半導體晶圓(第5圖)在邊緣處 厚度顯著增加。而在按實施例所製得之半導體晶圓(第6圖)之 情況下,邊緣處之厚度增加則顯著較小。 201128688 【圖式簡單說明】、 第1圖顯示按比較例所製得之經塗佈的半導體晶圓背面的高度起 伏; 第2圖顯示按實施例所製得之經塗佈的半導體晶圓背面的高度起 伏; 第3圖顯示按比較例所製得之半導體晶圓的背面邊緣區域中引發 .「滑移」的缺陷數量和密度; 第4圖顯示按實施例所製得之半導體晶圓的背面邊緣區域中引發 「滑移」的缺陷數量和密度; 第5圖顯示沿按比較例所製得之經塗佈之半導體晶圓的直徑方向 上之磊晶沉積層之厚度;以及 第6圖顯示沿按實施例所製得之經塗佈之半導體晶圓的直徑方向 上磊晶沉積層之厚度。 【主要元件符號說明】 (無)

Claims (1)

  1. 201128688 七、申請專利範圍: 、 L 一種製造具有磊晶沉積層之由矽構成的半導體晶圓的方法, 其包括: 在一磊晶反應器的一基座上放置一擋片(dummy wafer );引導一蝕刻氣體通過該磊晶反應器,從而通過該# 刻氣徵的作用來移除該磊晶反應器内之表面上的殘留物; 弓丨導一第一沉積氣體通過該磊晶反應器,從而在該磊晶 反應器内之表面上沉積矽; 用〜由矽構成的基材晶圓來替代該擂片;以及 弓丨導一第二沉積氣體通過該磊晶反應器,從而在該基材 晶圓上沉積一磊晶層。 2.如研求項1所述之方法,其包括: 在至少2至24個另外的基材晶圓上沉積一磊晶層,而在 這期間沒有擋片放置於該基座上。 3. 如請求項1或2所述之方法,其切擋片_賴成,或者 碳化石夕構成,或者由塗佈石墨的喊化碎構成,或者由石 構成;或者係㈣或碳㈣㈣ 有一氧化物層。 可玉。P覆蓋 中任一項所述之方法 4. 如請求項1至 使用。 其中該擋片係被重複 13
TW100102099A 2010-02-03 2011-01-20 製造具有磊晶沉積層之由矽構成的半導體晶圓的方法 TWI453801B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010006725.3A DE102010006725B4 (de) 2010-02-03 2010-02-03 Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht

Publications (2)

Publication Number Publication Date
TW201128688A true TW201128688A (de) 2011-08-16
TWI453801B TWI453801B (zh) 2014-09-21

Family

ID=44316097

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100102099A TWI453801B (zh) 2010-02-03 2011-01-20 製造具有磊晶沉積層之由矽構成的半導體晶圓的方法

Country Status (7)

Country Link
US (1) US9410265B2 (zh)
JP (1) JP5063786B2 (zh)
KR (1) KR101230176B1 (zh)
CN (1) CN102168304B (zh)
DE (1) DE102010006725B4 (zh)
SG (1) SG173301A1 (zh)
TW (1) TWI453801B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5521561B2 (ja) * 2010-01-12 2014-06-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5741467B2 (ja) * 2012-02-07 2015-07-01 信越半導体株式会社 気相成長装置の清浄度評価方法
JP2014045168A (ja) 2012-07-30 2014-03-13 Tokyo Electron Ltd 不純物拡散方法
JP6173743B2 (ja) * 2013-03-29 2017-08-02 芝浦メカトロニクス株式会社 プラズマ処理装置、およびプラズマ処理方法
DE102015205719B4 (de) * 2015-03-30 2022-08-18 Siltronic Ag Verfahren zum Beschichten von Halbleiterscheiben
DE102017210450A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
FR3068506B1 (fr) 2017-06-30 2020-02-21 Soitec Procede pour preparer un support pour une structure semi-conductrice

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188720A (ja) 1990-11-21 1992-07-07 Matsushita Electron Corp 気相成長用サセプタのエッチング方法
JP3061455B2 (ja) * 1991-09-04 2000-07-10 株式会社東芝 気相成長装置及び気相成長装置内のクリーニング方法
JPH05283306A (ja) 1992-03-31 1993-10-29 Toshiba Ceramics Co Ltd ダミーウェハ
JP3423186B2 (ja) * 1997-04-09 2003-07-07 東京エレクトロン株式会社 処理方法
JPH1179846A (ja) * 1997-09-01 1999-03-23 Tokai Carbon Co Ltd 炭化珪素成形体
JP3990575B2 (ja) * 2001-03-05 2007-10-17 三井造船株式会社 膜厚測定用モニタウェハ
JP3885692B2 (ja) * 2002-08-28 2007-02-21 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
SG114574A1 (en) * 2002-09-25 2005-09-28 Siltronic Singapore Pte Ltd Two layer lto backside seal for a wafer
JP2004193396A (ja) * 2002-12-12 2004-07-08 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
US7064073B1 (en) * 2003-05-09 2006-06-20 Newport Fab, Llc Technique for reducing contaminants in fabrication of semiconductor wafers
JP4256763B2 (ja) * 2003-11-19 2009-04-22 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2005283306A (ja) * 2004-03-29 2005-10-13 Lintec Corp プローブアレイ製造用部材及びプローブアレイの製造方法
DE102005045337B4 (de) 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
CN101195908B (zh) * 2006-12-04 2011-08-17 中芯国际集成电路制造(上海)有限公司 化学气相沉积设备反应室的清洗工艺
US20080308036A1 (en) * 2007-06-15 2008-12-18 Hideki Ito Vapor-phase growth apparatus and vapor-phase growth method
JP5283370B2 (ja) * 2007-11-29 2013-09-04 株式会社ニューフレアテクノロジー 気相成長装置および気相成長方法

Also Published As

Publication number Publication date
CN102168304A (zh) 2011-08-31
KR20110090832A (ko) 2011-08-10
KR101230176B1 (ko) 2013-02-05
JP5063786B2 (ja) 2012-10-31
CN102168304B (zh) 2015-05-27
SG173301A1 (en) 2011-08-29
US9410265B2 (en) 2016-08-09
DE102010006725B4 (de) 2016-03-03
JP2011159978A (ja) 2011-08-18
US20110189842A1 (en) 2011-08-04
DE102010006725A1 (de) 2011-08-04
TWI453801B (zh) 2014-09-21

Similar Documents

Publication Publication Date Title
TW201128688A (de) Verfahren zur herstellung einer halbleiterscheibe aus silizium mit einer epitaktisch abgeschiedenen schicht
KR100808930B1 (ko) 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제조 방법
KR101333337B1 (ko) 에피텍셜 탄화규소 단결정 기판 및 그 제조 방법
TWI435962B (zh) 經磊晶塗覆之半導體晶圓及製造經磊晶塗覆之半導體晶圓之裝置與方法
TWI296130B (en) Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
EP2484816B1 (en) Method for production of laminate
WO2011142074A1 (ja) 炭化珪素エピタキシャルウエハ及びその製造方法、エピタキシャル成長用炭化珪素バルク基板及びその製造方法並びに熱処理装置
EP2500451B1 (en) Method for producing laminate
JP2008290898A (ja) 低抵抗率炭化珪素単結晶基板
KR20180126566A (ko) 다결정 SiC 기판 및 그 제조방법
EP3260581B1 (en) Method for producing silicon carbide single crystal epitaxial wafer and silicon carbide single crystal epitaxial wafer
TW200946723A (en) Method for producing an epitaxially coated semiconductor wafer
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
US20070224784A1 (en) Semiconductor material having an epitaxial layer formed thereon and methods of making same
JP5786759B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
CN100580881C (zh) 氮化物半导体装置及其制造方法
CN111477534A (zh) 氮化铝模板及其制备方法
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP2006186312A (ja) 内部ゲッタリングされたヘテロエピタキシャル半導体ウエハ及びその製造方法
JP2003197547A (ja) シリコンエピタキシャルウェーハの製造方法
JP2023113512A (ja) エピタキシャルウェーハの製造方法
CN115668449A (zh) 贴合晶圆用支撑基板
Protzmann et al. Production scale MOVPE reactors for electronic and optoelectronic applications