KR20110090832A - 실리콘으로 구성되고 에피텍셜 증착된 층을 갖는 반도체 웨이퍼의 제조 방법 - Google Patents
실리콘으로 구성되고 에피텍셜 증착된 층을 갖는 반도체 웨이퍼의 제조 방법 Download PDFInfo
- Publication number
- KR20110090832A KR20110090832A KR1020110010261A KR20110010261A KR20110090832A KR 20110090832 A KR20110090832 A KR 20110090832A KR 1020110010261 A KR1020110010261 A KR 1020110010261A KR 20110010261 A KR20110010261 A KR 20110010261A KR 20110090832 A KR20110090832 A KR 20110090832A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- silicon
- chamber
- susceptor
- dummy
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 33
- 239000010703 silicon Substances 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000005530 etching Methods 0.000 claims abstract description 39
- 230000008021 deposition Effects 0.000 claims abstract description 23
- 235000012431 wafers Nutrition 0.000 claims description 112
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 23
- 238000000407 epitaxy Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 10
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 10
- 230000001939 inductive effect Effects 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910002804 graphite Inorganic materials 0.000 claims description 2
- 239000010439 graphite Substances 0.000 claims description 2
- 239000010453 quartz Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 description 34
- 238000000576 coating method Methods 0.000 description 34
- 239000007789 gas Substances 0.000 description 27
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 10
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 10
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 7
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 7
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 6
- 239000005052 trichlorosilane Substances 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000002086 nanomaterial Substances 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000001475 halogen functional group Chemical group 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/12—Substrate holders or susceptors
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Abstract
실리콘으로 구성되고 에피텍셜 증착된 층을 갖는 반도체 웨이퍼를 제조하는 방법으로서, 에피텍시 리액터의 서셉터 상에 더미 웨이퍼를 배치하는 것과, 에칭 가스의 작용을 통해 에피텍시 리액터의 표면 상의 잔류물을 제거하기 위하여 에피텍시 리액터를 통해 에칭 가스를 유도하는 것과, 에피텍시 리액터의 표면 상에 실리콘을 증착하기 위하여 에피텍시 리액터를 통해 제1 증착 가스를 유도하는 것과, 더미 웨이퍼를 실리콘으로 구성된 기판 웨이퍼로 대체하는 것과, 기판 웨이퍼 상에 에피텍셜층을 증착하기 위하여 에피텍시 리액터를 통해 제2 증착 가스를 유도하는 것을 포함하는 반도체 웨이퍼의 제조 방법이 개시된다.
Description
본 발명은 실리콘으로 구성되고 에피텍셜 증착된 층을 갖는 반도체 웨이퍼를 제조하는 방법에 관한 것으로서, 이 방법은,
에칭 가스의 작용을 통해 에피텍시 리액터의 표면 상의 잔류물을 제거하기 위하여 에피텍시 리액터를 통해 에칭 가스를 유도하는 것과,
에피텍시 리액터의 표면 상에 실리콘을 증착하기 위하여 에피텍시 리액터를 통해 제1 증착 가스를 유도하는 것과,
에피텍시 리액터의 서셉터 상에 실리콘으로 구성된 기판 웨이퍼를 배치하는 것과,
기판 웨이퍼 상에 에피텍셜층을 증착하기 위하여 제2 증착 가스를 유도하는 것을 포함한다.
마찬가지로 이들 단계를 포함하는 방법이 예컨대 유럽 특허 제1 533 836 A1호에 기술되어 있다. 따라서, 기판 웨이퍼 상에 실리콘의 증착 중에 비제어 방식으로 표면에 증착된 잔류물을 에피텍시 리액터의 표면으로부터 제거하는 것이 유리하고, 또한 적절하다면 필요하다. 이하 챔버 에칭이라고 부르는 그러한 단계는 오염 정도 및 품질 요건에 따라 다소 흔하게 수행된다. 기판 웨이퍼 상에 에피텍셜 증착된 층이 20 ㎛이거나 그보다 두껍다면, 또는 특히 높은 품질 요건이 있다면, 하나의 기판 웨이퍼 상에 에피텍시층의 증착 후에 추가의 기판 웨이퍼가 코팅되기 전에 챔버 에칭을 수행하는 것이 적절하다. 다른 경우에, 챔버 에칭은 또한 예컨대 기판 웨이퍼의 매 2번째 내지 8번째 코팅 후에 덜 흔히 발생할 수 있다. 유럽 특허 제1 533 836호는 또한 에피텍시 리액터를 통해 증착 가스를 안내함으로써 에피텍시 리액터에서 증착된 표면을 실리콘의 박막으로 코팅하는 공정을 제안하고 있다. 실리콘의 박막은 표면을 밀봉하고 표면에서 확산하는 오염 물질이 기판 웨이퍼의 다음 코팅 중에 성장하는 에피텍셜층으로 나아가는 것을 방지한다. 챔버 에칭 후에 에피텍시 리액터의 표면 상에 실리콘의 박막의 증착을 이하 챔버 코팅이라 한다.
독일 특허 제10 2005 045 337 A1호는 챔버 에칭이 이후에 에피텍셜층이 코팅되는 기판 웨이퍼의 평탄도에 불리한 영향을 미친다는 것을 기술하고 있다. 따라서, 특히 그러한 반도체 웨이퍼의 국부적 평탄도가 손상된다. 이에 따라, 짧은 시간 동안에 서셉터 상에 배치되는 친수성 웨이퍼에 의해 챔버 에칭 후에 서셉터를 친수화하는 것이 권장된다. 이 절차는 서셉터를 친수화하는 전용 방법 단계가 필요하다는 단점을 갖는다.
챔버 에칭은 또한 다음에 에피텍셜층이 코팅되는 기판 웨이퍼의 소수 전하 캐리어의 수명에 불리한 영향을 미친다. "마이크로파 광전도성 디케이(μ-PCD)"에 의해 결정되는 그러한 반도체 웨이퍼의 소수 전하 캐리어의 수명은 챔버 에칭과 챔버 코팅이 기판 웨이퍼의 코팅 전에 생략되는 경우보다 상당히 짧다.
챔버 에칭은 또한 서셉터, 특히 웨이퍼를 상승 및 하강시키는 역할을 하고 서셉터의 바닥에 매입되는 리프트 핀에 부식 영향을 미친다. 따라서, 서셉터와 리프트 핀은 부식의 결과로 인한 마모 때문에 상당히 자주 교체되어야 한다.
따라서, 본 발명의 목적은 관련된 이점을 불필요하게 만들지 않고 새로운 단점을 용인하지 않으면서 챔버 에칭과 관련된 단점을 경감시키는 것이다.
상기 목적은 실리콘으로 구성되고 에피텍셜 증착된 층을 갖는 반도체 웨이퍼를 제조하는 방법으로서,
에피텍시 리액터의 서셉터 상에 더미 웨이퍼를 배치하는 것과,
에칭 가스의 작용을 통해 에피텍시 리액터의 표면 상의 잔류물을 제거하기 위하여 에피텍시 리액터를 통해 에칭 가스를 유도하는 것과,
에피텍시 리액터의 표면 상에 실리콘을 증착하기 위하여 에피텍시 리액터를 통해 제1 증착 가스를 유도하는 것과,
더미 웨이퍼를 실리콘으로 구성된 기판 웨이퍼로 대체하는 것과,
기판 웨이퍼 상에 에피텍셜층을 증착하기 위하여 제2 증착 가스를 유도하는 것을 포함하는 반도체 웨이퍼의 제조 방법에 의해 달성된다.
본 발명에 따르면, 관련된 이점을 불필요하게 만들지 않고 새로운 단점을 용인하지 않으면서 챔버 에칭과 관련된 단점을 경감시킬 수 있다.
도 1 및 도 2는 코팅된 반도체 웨이퍼의 이면의 높이 변동을 보여주는 도면.
도 3 및 도 4는 결함 영상을 보여주는 도면.
도 5 및 도 6은 코팅된 반도체 웨이퍼의 직경을 따른 에피텍셜 증착된 층의 두께차를 보여주는 도표.
도 3 및 도 4는 결함 영상을 보여주는 도면.
도 5 및 도 6은 코팅된 반도체 웨이퍼의 직경을 따른 에피텍셜 증착된 층의 두께차를 보여주는 도표.
전술한 종래 기술에 설명된 방법과 달리, 본 발명은 챔버 에칭 중 및 챔버 코팅 중에 서셉터 상에 놓이는 더미 웨이퍼를 제공한다. 이 절차에 관련하여 다양한 이점이 있다. 챔버 에칭과 챔버 코팅 후에 생성되는 에피텍셜 증착된 층을 갖는 제1 반도체 웨이퍼의 소수 전하 캐리어의 수명이, 더미 웨이퍼의 존재가 챔버 에칭 및 챔버 코팅 중에 생략되는 경우보다 더 길다. 마찬가지로, 서셉터와 유지 핀의 경우에 마모가 더 낮다. 더미 웨이퍼는 챔버 에칭과 챔버 코팅 중에 서셉터의 대부분을 차폐한다. 챔버 에칭 중에 에칭 가스 내에 보통 함유되는 염화수소는 서셉터의 차폐된 부분에 거의 도달하지 못하거나 전혀 도달하지 못할 수 있다. 따라서, 더미 웨이퍼에 의해 차폐되는 서셉터 부분은 챔버 에칭 중에 에칭 가스의 부식 영향으로부터 벗어난다. 서셉터 챔버 코팅 중에, 더미 웨이퍼는 여전히 서셉터 상에 놓이고, 그 결과 실리콘 박막도 또한 더미 웨이퍼에 의해 차폐되는 서셉터 부분 상에 증착되지 않는다. 이는 이하의 사항이 회피되기 때문에 다양한 관점에서 유리한 효과를 갖는다.
챔버 에칭 및 챔버 코팅 중에 더미 웨이퍼가 생략되면, 챔버 코팅 후에 서셉터에는 염화수소에 의해 오염된 실리콘 박막이 피복된다. 기판 웨이퍼의 전면을 에피텍셜층으로 코팅하는 중에, 염화수소는 박막으로부터 증착된 에피텍셜층으로 확산하여 소수 전하 캐리어의 인정된 단축된 수명을 야기한다.
더미 웨이퍼가 챔버 에칭 및 챔버 코팅 중에 생략되면, 실리콘으로 구성되고 에피텍셜층을 갖는 기판 웨이퍼의 코팅 중에, 에지 영역에서 서셉터 선반 상에 지지되는 기판 웨이퍼가 챔버 코팅 중에 서셉터 상에 증착된 실리콘 박막과 함께 그 지점에서 함께 성장하게 될 우려가 존재한다. 이 경우에, 코팅된 반도체 웨이퍼의 이면의 에지 영역에서 결함이 발생하고, 이 결함은 격자 응력을 초래하며 슬립의 계기가 된다.
더미 웨이퍼가 챔버 에칭 및 챔버 코팅 중에 생략되고 구멍이나 개방된 기공이 없는 가스 불투과성 재료로 구성된 베이스를 갖는 서셉터가 사용되면, 최종적으로 기판 웨이퍼의 코팅 중에 수소가 서셉터의 베이스와 리프트 핀 사이에 존재하는 간극을 통해 기판 웨이퍼의 이면으로 나아가서 기판 웨이퍼의 이면 상에 본래의 산화물층이 국부적으로 용해될 우려가 있다. 이는 본래의 산화물층과 집중된 광에서 소위 "핀 후광(pin halo)"으로서 보이는 산화물없는 영역 사이에 천이부를 초래한다. 상기 천이부는 기판 웨이퍼의 이면의 나노구조형상을 손상시키는데, 다시 말하면 천이부는 0.5 내지 10 mm의 거리에 걸쳐 측정된 최대 60 nm의 높이 변동을 초래한다. 천이부는 챔버 에칭과 챔버 코팅 중에 더미 웨이퍼가 존재하면 생기지 않는다. 더미 웨이퍼는 아래에 있는 서셉터 부분을 차폐하여, 서셉터 표면의 친수성 특성을 유지한다. 이어서, 이 표면 특성은 기판 웨이퍼의 이면 상의 본래의 산화물층이 리프트 핀의 영역에서 용해되는 것을 보호한다.
더미 웨이퍼는, 예컨대 실리콘, 실리콘 카바이드, 흑연 코팅된 실리콘 카바이드, 또는 석영으로 이루어질 수 있다. 실리콘 카바이드로 구성된 더미 웨이퍼 또는 실리콘으로 구성된 더미 웨이퍼가 바람직하고, 적어도 이면에서 산화되거나 증착된 이산화실리콘으로 구성된 층이 피복된 그러한 더미 웨이퍼가 특히 바람직하다. 산화물층은, 예컨대 아래에 있는 더미 웨이퍼의 실리콘을 에칭 가스에 의한 열화에 대해 보호하고 더미 웨이퍼에 의해 피복된 서셉터 부분을 친수화시킨다. 산화물층이 실리콘 또는 실리콘 카바이드로 구성된 더미 웨이퍼를 이면에 또는 완벽하게 피복하면 똑같이 유리하다. 실리콘 또는 실리콘 카바이드로 구성되고 LTO("low thermal oxide")층이 이면에 또는 완벽하게, 다시 말하면 양면 및 에지에 코팅되는 더미 웨이퍼가 특히 바람직하다. LTO층은 100 내지 40,000 nm의 두께가 바람직하다. 또한, 더미 웨이퍼를 재사용하는 것이 바람직한데, 다시 말하면 다른 기판 웨이퍼 상에 에피텍셜층을 증착하기 전에 수행되는 적어도 하나의 추가 챔버 에칭 중 및 적어도 하나의 추가 챔버 코팅 중에 더미 웨이퍼를 사용하는 것이 바람직하다.
상기 방법을 수행하기 위해 개별적인 기판 웨이퍼를 코팅하는 용량을 갖는 에피텍시 리액터, 예컨대 Applied Materials사의 Centure 타입 또는 ASM International N.V.사의 Epsilon 타입의 개별적인 웨이퍼 에피텍시 리액터를 사용하는 것이 바람직하다.
더미 웨이퍼와 기판 웨이퍼는 실리콘 카바이드로 구성되고 서셉터 상에 지지되는 링 상에 지지됨으로써, 에피텍셜층의 증착 중에 기판 웨이퍼의 열 부하를 감소시키는 것이 바람직하다. 동일하게 유리한 변경예로서, 또한 에지 지지부로서 서셉터 선반을 갖는 1 부품 서셉터를 사용할 수 있다. 양자의 경우에, 더미 웨이퍼와 기판 웨이퍼는 에지 영역에서만 지지부와 접촉한다.
서셉터의 베이스는 개방된 기공 또는 통과 구멍을 특징으로 하는 가스 투과성 구조를 갖는 것이 바람직하다. 그러나, 베이스는 또한 가스 불투과성 재료로 이루어질 수 있다.
챔버 에칭 전에, 더미 웨이퍼는 서셉터 상에 배치된다. 이 상태에서, 더미 웨이퍼의 이면과 서셉터의 베이스는 서로 반대로 놓인다. 챔버 에칭은 1050 내지 1200 ℃의 온도로 수행되는 것이 바람직하다. 염화수소와 수소의 혼합물이 에칭 가스로서 사용되는 것이 바람직하다. 염화수소는 에피텍시 리액터를 통해 바람직하게는 5 내지 20 slm(standard liters per minute)의 가스 유량으로 유도되고, 수소는 바람직하게는 5 내지 50 slm의 가스 유량으로 유도된다. 챔버 에칭은 바람직하게는 50 내지 400 초를 계속한다.
챔버 코팅은 바람직하게는 트리클로로실란(trichlorosilane)을 함유하는 제1 증착 가스를 이용하여 1100 내지 1200 ℃의 온도로 수행되는 것이 바람직하다. 트리클로로실란의 가스 유량은 10 내지 19 slm인 것이 바람직하다. 챔버 코팅은 바람직하게는 10 내지 100 초를 계속한다. 챔버 에칭 중에 사용된 더미 웨이퍼는 물론 챔버 코팅 중에도 서셉터 상에 놓인다.
챔버 코팅 후에, 에피텍시 리액터의 온도는 550 내지 900 ℃의 온도로 저하되고 더미 웨이퍼가 기판 웨이퍼로 대체된다. 이 상태에서, 기판 웨이퍼의 이면과 서셉터의 베이스는 서로 반대로 놓인다.
기판 웨이퍼는 전면이 폴리싱된 단결정 실리콘 웨이퍼인 것이 바람직하다. 기판 웨이퍼의 직경은 바람직하게는 150 내지 450 mm, 예컨대 150 mm, 200 mm, 300 mm 또는 450 mm이다. 기판 웨이퍼는 예컨대 독일 특허 제10 2005 045 337 A1호에 설명된 절차에 따라 제조될 수 있다.
에피텍셜층의 증착 전에, 기판 웨이퍼는 에픽텍시 리액터 내에서 이하의 전처리를 받는 것이 바람직하다. 먼저, 기판 웨이퍼는 이 기판 웨이퍼의 전면으로부터 또는 이면과 전면으로부터 본래의 산화물층을 제거하도록 수소로 처리된다("H2 베이킹"). 그 후에, 염화수소와 수소가 에피텍시 리액터를 통해 유도되어 에피텍셜층의 증착 전에 기판 웨이퍼의 전면의 표면을 평탄하게 한다.
전처리 후에, 기판 웨이퍼의 전면에는 에피텍시 리액터를 통해 유도된 제2 증착 가스에 의해 바람직하게는 1100 내지 1200 ℃의 온도로 에피텍셜층이 코팅된다. 기판 웨이퍼의 이면은 그 동안에 수소로 정화되는 것이 바람직하다. 제2 증착 가스는 분해가 에피텍셜층을 형성하는 물질을 제공하는 화합물을 포함한다. 상기 물질은 실리콘, 게르마늄, 및 붕소, 인 또는 비소 등의 도판트를 포함하는 것이 바람직하다. 일례로서, 붕소가 도핑된 실리콘층의 증착에는 트리클로로실란, 수소 및 디보란을 포함하는 증착 가스가 바람직하다. 또한, 실리콘과 상이한 재료로 이루어지는 층, 예컨대 게르마늄 또는 실리콘과 게르마늄으로 구성되는 층을 증착하는 것이 가능하다.
기판 웨이퍼 상에 에피텍셜층의 증착 후에, 방법은 더미 웨이퍼를 서셉터 상에 배치하는 것을 포함하고, 챔버 에칭이 다시 수행되거나 다음의 챔버 에칭 전에 바람직하게는 2 내지 24개 또는 그 이상의 추가의 기판 웨이퍼가 코팅되며 챔버 코팅은 더미 웨이퍼의 존재하에 수행된다.
실시예
챔버 에칭 및 챔버 코팅 후에, 300 mm의 직경을 갖는 실리콘으로 구성된 기판 웨이퍼에는 실리콘으로 구성된 에피텍셜층이 코팅된다. 염화수소의 존재하에 챔버 에칭이 1170 ℃의 온도로 수행되고 200 초 동안 계속된다. 다음의 챔버 코팅은 1150 ℃의 온도에서 수행되고 40 초 동안 계속된다. 이 목적을 위해 사용되는 제1 증착 가스는 트리클로로실란과 수소의 혼합물로 이루어지고, 17 slm 및 30 slm의 가스 유량으로 엑피텍셜 리액터를 통해 각각 유도된다.
기판 웨이퍼의 전면을 코팅하는 데에 사용되는 제2 증착 가스는 트리클로로실란과 수소의 혼합믈로 이루어진다. 트리클로로실란은 에피텍시 리액터를 통해 17 slm의 가스 유량으로 그리고 수소는 50 slm의 가스 유량으로 유도된다. 코팅 지속 기간은 100 초이고 코팅 온도는 1150 ℃이다.
코팅된 반도체 웨이퍼는 더미 웨이퍼(실시예에 따른 반도체 웨이퍼)의 존재하에 챔버 에칭 및 챔버 코팅 후에 코팅된 것 및 더미 웨이퍼(비교예에 따른 반도체 웨이퍼)의 존재하에 챔버 에칭 및 챔버 코팅 후에 코팅된 것과 구별된다. 더미 웨이퍼의 존재하에 챔버 에칭 및 챔버 코팅 중에, 실리콘 카바이드로 구성되고 이면 상에 LTO층이 코팅된 더미 웨이퍼가 사용된다.
코팅된 반도체 웨이퍼의 이어지는 검사에서 다음의 결과를 알았다.
μ-PCD에 의해 측정된 소수 전하 캐리어의 수명은 실시예에 따른 반도체 웨이퍼의 경우보다 비교예에 따른 반도체 웨이퍼의 경우에 평균적으로 23% 짧다.
SEMI M43에서 정의되는 방법에 따라 측정되고 임계값(T)의 형태로 나타낸 이염의 나노구조형상은 비교예에 따른 반도체 웨이퍼의 경우보다 실시예에 따른 반도체 웨이퍼의 경우에 상당히 우수하였다(예컨대, T = 55 nm와 비교해 볼 때, 예컨대 T = 18 nm). ADE의 Wafersight 타입의 기구를 이용하여 측정을 수행하였다. 임계값(T)은 FQA("fixed quality area")에 걸쳐서 측정된 모든 PV 값의 분포로부터 3 시그마 PV 값("PV = Peak-to-valley")으로서 연산하였다. 사각형 측정 영역의 에지 길이는 10 mm이었다.
도 1 및 도 2는 나노구조형상 측정 중에 결정된 코팅된 반도체 웨이퍼의 이면의 높이 변동을 도시하고 있다. 이들 도면의 비교로부터 개선된 나노구조형상을 알 수 있다. 따라서, 구체적으로, 도 1에 명백하게 보이는 바와 같이, 비교예에 따른 반도체 웨이퍼의 이면 상의 "핀 후광"은 본 발명에 따른 반도체 웨이퍼의 이면에는 존재하지 않는다(도 2).
이면의 에지 영역에서의 결함은 Rudolph의 NSX® 타입의 기구를 이용하여 검출하였다. 대응하는 결함 영상(도 3 및 도 4)는 "슬립"을 유발하는 결함의 개수와 밀도가 실시예에 따른 반도체 웨이퍼의 경우(도 4)보다 비교예에 따른 반도체 웨이퍼의 경우(도 3)에 상당히 높다는 것을 보여준다.
도 5 및 도 6의 비교는 본 발명에 따른 방법의 추가 이점을 명백하게 한다. 코팅된 반도체 웨이퍼의 직경을 따른 에피텍셜 증착된 층의 두께차가 각각의 경우에 도시되어 있다. 비교예에 따른 반도체 웨이퍼(도 5)는 에지에서의 두께가 현저하게 증가하였다. 실시예에 따른 반도체 웨이퍼의 경우(도 6)에, 에지에서의 두께 증가가 상당히 작다.
Claims (4)
- 실리콘으로 구성되고 에피텍셜 증착된 층을 갖는 반도체 웨이퍼를 제조하는 방법으로서,
에피텍시 리액터의 서셉터 상에 더미 웨이퍼를 배치하는 것과,
에칭 가스의 작용을 통해 에피텍시 리액터의 표면 상의 잔류물을 제거하기 위하여 에피텍시 리액터를 통해 에칭 가스를 유도하는 것과,
에피텍시 리액터의 표면 상에 실리콘을 증착하기 위하여 에피텍시 리액터를 통해 제1 증착 가스를 유도하는 것과,
더미 웨이퍼를 실리콘으로 구성된 기판 웨이퍼로 대체하는 것과,
기판 웨이퍼 상에 에피텍셜층을 증착하기 위하여 에피텍시 리액터를 통해 제2 증착 가스를 유도하는 것
을 포함하는 반도체 웨이퍼의 제조 방법. - 제1항에 있어서, 더미 웨이퍼를 서셉터 상에 임시로 배치하는 일 없이 적어도 2 내지 24개의 추가 기판 웨이퍼 상에 에피텍셜층을 증착하는 것을 더 포함하는 반도체 웨이퍼의 제조 방법.
- 제1항 또는 제2항에 있어서, 상기 더미 웨이퍼는 실리콘 또는 실리콘 카바이드 또는 흑연 코팅된 실리콘 카바이드 또는 석영으로 이루어지거나, 실리콘이나 실리콘 카바이드로 구성되고 이면에 또는 완벽하게 산화물층이 피복되는 것인 반도체 웨이퍼의 제조 방법.
- 제1항 또는 제2항에 있어서, 상기 더미 웨이퍼는 재사용되는 것인 반도체 웨이퍼의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102010006725.3 | 2010-02-03 | ||
| DE102010006725.3A DE102010006725B4 (de) | 2010-02-03 | 2010-02-03 | Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110090832A true KR20110090832A (ko) | 2011-08-10 |
| KR101230176B1 KR101230176B1 (ko) | 2013-02-05 |
Family
ID=44316097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110010261A KR101230176B1 (ko) | 2010-02-03 | 2011-02-01 | 실리콘으로 구성되고 에피텍셜 증착된 층을 갖는 반도체 웨이퍼의 제조 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9410265B2 (ko) |
| JP (1) | JP5063786B2 (ko) |
| KR (1) | KR101230176B1 (ko) |
| CN (1) | CN102168304B (ko) |
| DE (1) | DE102010006725B4 (ko) |
| SG (1) | SG173301A1 (ko) |
| TW (1) | TWI453801B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9478423B2 (en) | 2012-07-30 | 2016-10-25 | Tokyo Electron Limited | Method of vapor-diffusing impurities |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5521561B2 (ja) * | 2010-01-12 | 2014-06-18 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP5741467B2 (ja) * | 2012-02-07 | 2015-07-01 | 信越半導体株式会社 | 気相成長装置の清浄度評価方法 |
| JP6173743B2 (ja) * | 2013-03-29 | 2017-08-02 | 芝浦メカトロニクス株式会社 | プラズマ処理装置、およびプラズマ処理方法 |
| DE102015205719B4 (de) * | 2015-03-30 | 2022-08-18 | Siltronic Ag | Verfahren zum Beschichten von Halbleiterscheiben |
| DE102017210450A1 (de) * | 2017-06-21 | 2018-12-27 | Siltronic Ag | Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe |
| FR3068506B1 (fr) | 2017-06-30 | 2020-02-21 | Soitec | Procede pour preparer un support pour une structure semi-conductrice |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04188720A (ja) | 1990-11-21 | 1992-07-07 | Matsushita Electron Corp | 気相成長用サセプタのエッチング方法 |
| JP3061455B2 (ja) * | 1991-09-04 | 2000-07-10 | 株式会社東芝 | 気相成長装置及び気相成長装置内のクリーニング方法 |
| JPH05283306A (ja) | 1992-03-31 | 1993-10-29 | Toshiba Ceramics Co Ltd | ダミーウェハ |
| JP3423186B2 (ja) * | 1997-04-09 | 2003-07-07 | 東京エレクトロン株式会社 | 処理方法 |
| JPH1179846A (ja) * | 1997-09-01 | 1999-03-23 | Tokai Carbon Co Ltd | 炭化珪素成形体 |
| JP3990575B2 (ja) * | 2001-03-05 | 2007-10-17 | 三井造船株式会社 | 膜厚測定用モニタウェハ |
| JP3885692B2 (ja) * | 2002-08-28 | 2007-02-21 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| SG114574A1 (en) * | 2002-09-25 | 2005-09-28 | Siltronic Singapore Pte Ltd | Two layer lto backside seal for a wafer |
| JP2004193396A (ja) * | 2002-12-12 | 2004-07-08 | Hitachi Kokusai Electric Inc | 半導体デバイスの製造方法 |
| US7064073B1 (en) * | 2003-05-09 | 2006-06-20 | Newport Fab, Llc | Technique for reducing contaminants in fabrication of semiconductor wafers |
| JP4256763B2 (ja) | 2003-11-19 | 2009-04-22 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| JP2005283306A (ja) | 2004-03-29 | 2005-10-13 | Lintec Corp | プローブアレイ製造用部材及びプローブアレイの製造方法 |
| DE102005045337B4 (de) | 2005-09-22 | 2008-08-21 | Siltronic Ag | Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben |
| CN101195908B (zh) * | 2006-12-04 | 2011-08-17 | 中芯国际集成电路制造(上海)有限公司 | 化学气相沉积设备反应室的清洗工艺 |
| US20080308036A1 (en) * | 2007-06-15 | 2008-12-18 | Hideki Ito | Vapor-phase growth apparatus and vapor-phase growth method |
| JP5283370B2 (ja) * | 2007-11-29 | 2013-09-04 | 株式会社ニューフレアテクノロジー | 気相成長装置および気相成長方法 |
-
2010
- 2010-02-03 DE DE102010006725.3A patent/DE102010006725B4/de active Active
-
2011
- 2011-01-20 TW TW100102099A patent/TWI453801B/zh active
- 2011-01-25 CN CN201110031205.2A patent/CN102168304B/zh active Active
- 2011-01-27 US US13/014,796 patent/US9410265B2/en active Active
- 2011-02-01 SG SG2011007531A patent/SG173301A1/en unknown
- 2011-02-01 KR KR1020110010261A patent/KR101230176B1/ko active IP Right Grant
- 2011-02-02 JP JP2011021069A patent/JP5063786B2/ja active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9478423B2 (en) | 2012-07-30 | 2016-10-25 | Tokyo Electron Limited | Method of vapor-diffusing impurities |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102010006725B4 (de) | 2016-03-03 |
| JP2011159978A (ja) | 2011-08-18 |
| KR101230176B1 (ko) | 2013-02-05 |
| SG173301A1 (en) | 2011-08-29 |
| US20110189842A1 (en) | 2011-08-04 |
| TW201128688A (de) | 2011-08-16 |
| CN102168304B (zh) | 2015-05-27 |
| TWI453801B (zh) | 2014-09-21 |
| CN102168304A (zh) | 2011-08-31 |
| US9410265B2 (en) | 2016-08-09 |
| JP5063786B2 (ja) | 2012-10-31 |
| DE102010006725A1 (de) | 2011-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101230176B1 (ko) | 실리콘으로 구성되고 에피텍셜 증착된 층을 갖는 반도체 웨이퍼의 제조 방법 | |
| JP5158093B2 (ja) | 気相成長用サセプタおよび気相成長装置 | |
| JP4589283B2 (ja) | エピタキシャルシリコンウェハの製造方法 | |
| KR100808930B1 (ko) | 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제조 방법 | |
| JP4839836B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| KR101808054B1 (ko) | 서셉터 및 에피택셜 웨이퍼의 제조 방법 | |
| US8216920B2 (en) | Silicon epitaxial wafer and manufacturing method thereof | |
| JP5891851B2 (ja) | シリコンウェーハの表面に形成された酸化膜の除去方法 | |
| KR20210020355A (ko) | 웨이퍼용 서셉터의 제작 방법 | |
| JP2013191889A (ja) | シリコンエピタキシャルウェーハ | |
| US11769697B2 (en) | Wafer evaluation method | |
| WO2008050476A1 (fr) | Procédé de fabrication d'une plaquette de silicium épitaxiale et plaquette de silicium épitaxiale | |
| JP2003197547A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JP2023113512A (ja) | エピタキシャルウェーハの製造方法 | |
| CN110942986A (zh) | 形成于硅晶圆的表面的氧化膜的去除方法 | |
| KR20120106189A (ko) | 기판 처리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160121 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170120 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180118 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 8 |