JP5063786B2 - エピタキシャル堆積層を有するシリコンから構成される半導体ウェハの製造方法 - Google Patents

エピタキシャル堆積層を有するシリコンから構成される半導体ウェハの製造方法 Download PDF

Info

Publication number
JP5063786B2
JP5063786B2 JP2011021069A JP2011021069A JP5063786B2 JP 5063786 B2 JP5063786 B2 JP 5063786B2 JP 2011021069 A JP2011021069 A JP 2011021069A JP 2011021069 A JP2011021069 A JP 2011021069A JP 5063786 B2 JP5063786 B2 JP 5063786B2
Authority
JP
Japan
Prior art keywords
wafer
silicon
chamber
susceptor
epitaxy reactor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011021069A
Other languages
English (en)
Other versions
JP2011159978A (ja
Inventor
ハーガー クリスティアン
ロッホ トーマス
ヴェルナー ノルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2011159978A publication Critical patent/JP2011159978A/ja
Application granted granted Critical
Publication of JP5063786B2 publication Critical patent/JP5063786B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/12Substrate holders or susceptors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、エピタキシー反応器内でエピタキシャル堆積された層を有するシリコンから構成される半導体ウェハの製造方法であって、以下の工程:
該エピタキシー反応器を通してエッチングガスを導き、エッチングガスの作用によって該エピタキシー反応器内表面の残留物を除去する工程;
該エピタキシー反応器を通して第一の堆積ガスを導き、該エピタキシー反応器内表面上にシリコンを堆積させる工程;
シリコンから構成される基板ウェハを該エピタキシー反応器のサセプタ上に設置する工程; および
第二の堆積ガスを導き、該基板ウェハ上にエピタキシャル層を堆積させる工程
を含む方法に関する。
これらの工程を同様に含む方法が、例えばEP1533836号A1内に記載されている。従って、エピタキシー反応器内表面から、その表面上に基板ウェハ上でのシリコンの堆積の間に無制御に堆積された残留物を除去することが、有利であり、且つ、適宜必要である。かかる工程(以下でチャンバーエッチとして示す)は、汚染の程度および品質の要求に依存して、多かれ少なかれ、頻繁に実施される。基板ウェハ上にエピタキシャル堆積される層が20μm以上であるか、または特に高品質が要求される場合、1枚の基板ウェハ上へのエピタキシャル層の堆積後、さらなる基板ウェハが被覆される前にチャンバーエッチを実施することが適切である。他の場合は、該チャンバーエッチをより少ない頻度、例えば2回〜8回目の基板ウェハの被覆後毎に行ってもよい。EP1533836号A1も、エピタキシー反応器を通して堆積ガスを導くことによって、シリコンの薄膜で該エピタキシー反応器内のエッチングされた表面を被覆することを提案している。シリコンの薄膜は表面を密閉し、且つ、該表面から拡散する汚染物質が、次の基板ウェハの被覆の間に成長しているエピタキシャル層内に入ることを防ぐ。チャンバーエッチ後のエピタキシー反応器の表面上のシリコンの薄膜の堆積を、以下でチャンバー被覆として示す。
DE102005045337号A1は、チャンバーエッチが、エピタキシャル層で次に被覆される基板ウェハの平坦性に不利な作用を有することを記載している。例えば、特にかかる半導体ウェハの局所的な平坦性が損なわれる。従って、親水性ウェハを短時間、サセプタ上に設置することによって、チャンバーエッチ後にサセプタを親水化することが推奨されている。この手順は、サセプタの親水化のために専用の方法工程が必要とされるという欠点を有している。
チャンバーエッチはまた、エピタキシャル層で次に被覆される基板ウェハの少数電荷キャリアの寿命に不利な作用を有する。"マイクロ波光伝導減衰(μ−PCD)"によって測定される、かかる半導体ウェハの少数電荷キャリアの寿命は、基板ウェハの被覆に先立ってチャンバーエッチおよびチャンバー被覆がない場合よりも著しく短い。
チャンバーエッチはさらに、サセプタ上、および特に、ウェハを持ち上げ且つ降ろして設置するためにはたらき且つサセプタの底部に埋め込まれているリフトピン上の腐食作用を有する。従って、腐食の結果としての損耗のせいで、サセプタおよびリフトピンを比較的頻繁に交換しなければならない。
EP1533836号A1 DE102005045337号A1
従って、本課題は、チャンバーエッチに付随する欠点を、付随する利点をなくさないで、且つ、新しい欠点を受け容れないで、緩和することであった。
該課題は、エピタキシャル堆積層を有するシリコンから構成される半導体ウェハの製造方法であって、
エピタキシー反応器のサセプタ上にダミーウェハを設置すること;
該エピタキシー反応器を通してエッチングガスを導き、エッチングガスの作用によって該エピタキシー反応器内表面上の残留物を除去すること;
該エピタキシー反応器を通して第一の堆積ガスを導き、該エピタキシー反応器内表面上にシリコンを堆積させること;
ダミーウェハを、シリコンから構成される基板ウェハと交換すること; および
第二の堆積ガスを導き、該基板ウェハ上にエピタキシャル層を堆積させること
を含む方法によって解決される。
上述の先行技術内に記載された方法とは異なり、本発明はダミーウェハを提供し、チャンバーエッチの間とチャンバー被覆の間との両方の間、サセプタ上に置く。様々な利点がこの手順に付随する。チャンバーエッチおよびチャンバー被覆後に製造される、エピタキシャル堆積層を有する第一の半導体ウェハの少数電荷キャリアの寿命は、チャンバーエッチおよびチャンバー被覆の間にダミーウェハの存在がない場合よりも長い。同様に、サセプタおよび保持ピンの場合における損耗も少ない。ダミーウェハは、チャンバーエッチおよびチャンバー被覆の間、サセプタの大部分を遮蔽する。通常、チャンバーエッチの間にエッチングガス内に含有される塩化水素は、サセプタの遮蔽された部分、特にそこに組み込まれるリフトピンに、ほとんど、または全く到達することができない。従って、ダミーウェハによって遮蔽されたサセプタの部分は、チャンバーエッチの間のエッチングガスの腐食の影響を免れる。次のチャンバー被覆の間、ダミーウェハはまだサセプタ上にあり、その結果、シリコンの薄膜もまた、ダミーウェハによって遮蔽されたサセプタの部分の上には堆積されない。これは、以下のものが避けられるので、様々な点で有利な作用を有する。
チャンバーエッチおよびチャンバー被覆の間、ダミーウェハがない場合、チャンバー被覆後のサセプタは、塩化水素で汚染されたシリコンの薄膜で覆われている。エピタキシャル層での基板ウェハ前面の被覆の間、塩化水素が膜から堆積されたエピタキシャル層内に拡散し、且つ、少数電荷キャリアの寿命が短くなることが引き起こされることが観察される。
チャンバーエッチおよびチャンバー被覆の間にダミーウェハがない場合、シリコンから構成される基板ウェハの、エピタキシャル層での被覆の間、そのエッジ領域でサセプタのレッジ部の上に載置されている基板ウェハが、その点で、チャンバーコーティングの間にサセプタ上に堆積されたシリコンの薄膜と共に成長するというリスクがある。この場合、被覆される半導体ウェハの裏面のエッジ領域で欠陥が生じ、その欠陥は格子応力をもたらし、且つすべりの誘因となる。
チャンバーエッチおよびチャンバー被覆の間、ダミーウェハがなく、且つ、孔も開口部も有さないガス不透過性材料から構成される台座を有するサセプタが使用される場合、基板ウェハの被覆の間に、最終的に水素がサセプタの台座とリフトピンとの間に存在する間隙を通して基板ウェハの裏面へと透過し、そして基板ウェハ裏面上の自然酸化層が局所的に消散されるというリスクがある。これは、自然酸化層と酸素のない領域との間で、集中光内でいわゆる"ピンハロー"として可視である変化を生じさせる。前記の変化は、基板ウェハの裏面のナノトポグラフィーを損なう。即ちそれらは0.5〜10mmの距離にわたって測定される60nmまでの高い変動を引き起こす。該変化は、チャンバーエッチおよびチャンバー被覆の間にダミーウェハが存在する場合は生じない。該ダミーウェハは、下にある部分のサセプタを遮蔽し、従ってサセプタ表面の親水性の特性を維持する。この表面特性は、リフトピンの領域において、引き続き、基板ウェハの裏面上の自然酸化層が消散されることから保護する。
ダミーウェハは例えばシリコンから、シリコンカーバイドから、グラファイト被覆されたシリコンカーバイドから、または石英からなってよい。シリコンカーバイドから構成されるダミーウェハまたはシリコンから構成されるダミーウェハが好ましく、且つ、少なくとも裏面上が酸化されているか、または堆積された二酸化ケイ素から構成される層でそこが被覆されているダミーウェハが特に好ましい。該酸化物層は、例えばダミーウェハの下にあるシリコンをエッチングガスによる分解から保護し、且つ、ダミーウェハによって被覆されたサセプタの部分を親水化する。それは、酸化物層が、シリコンまたはシリコンカーバイドから構成されるダミーウェハを、裏面上だけでなく完全に被覆する場合、同様に有利である。裏面上、または完全に、即ち両面およびエッジ上をLTO("低温酸化膜(low thermal oxide)")層で被覆されたシリコンまたはシリコンカーバイドから構成されるダミーウェハが特に好ましい。該LTO層は好ましくは100〜40000nm厚である。ダミーウェハを再利用すること、即ち、他の基板ウェハ上のエピタキシャル層の堆積前に実施される、少なくとも1回のさらなるチャンバーエッチの間、および少なくとも1回のさらなるチャンバー被覆の間、それを使用することも好ましい。
個別の基板ウェハを被覆するための能力を有するエピタキシー反応器、例えばApplied Materials, Inc.製のCentura型の、またはASM International N.V.製のEpsilon型の個別ウェハエピタキシー反応器が、本方法を実施するために好ましく使用される。
ダミーウェハおよび基板ウェハは好ましくは、サセプタ上に載置されているシリコンカーバイドから構成されるリング上に載置されており、それによってエピタキシャル層の堆積の間、基板ウェハの熱負荷を減少する。同様に好ましい選択肢として、エッジ支持体として、サセプタレッジを有する一体型サセプタを使用することも可能である。両方の場合、ダミーウェハおよび基板ウェハは、エッジ領域のみで該支持体と接触している。
サセプタの台座は好ましくは、開口部または通過孔によって特徴付けられるガス透過性構造を有する。しかしながら、それはガス不透過性材料からなってもよい。
チャンバーエッチに先だって、ダミーウェハをサセプタ上に設置する。この状態において、ダミーウェハの裏面とサセプタの台座とは互いに対向している。チャンバーエッチを好ましくは、1050℃〜1200℃の温度で実施する。塩化水素と水素との混合物がエッチングガスとして好ましく使用される。塩化水素はエピタキシー反応器を通して、好ましくは5〜20slm(1分あたりの標準リットル)のガス流量で導かれ、且つ、水素は好ましくは5〜50slmのガス流量で導かれる。チャンバーエッチを好ましくは、50〜400秒、継続する。
チャンバー被覆を、好ましくは1100〜1200℃の温度で、好ましくはトリクロロシランを含有する第一の堆積ガスを使用して実施する。トリクロロシランのガス流量は好ましくは10〜19slmである。チャンバー被覆を好ましくは、10〜100秒、継続する。チャンバーエッチの間に使用されるダミーウェハは、チャンバー被覆の間も同様にサセプタ上にある。
チャンバー被覆後、エピタキシー反応器内の温度を550〜900℃の温度に下げ、且つ、ダミーウェハを基板ウェハと交換する。この状態において、基板ウェハの裏面とサセプタの台座とは互いに対向している。
基板ウェハは好ましくは、前面が研磨された単結晶シリコンウェハである。基板ウェハの直径は好ましくは150〜450mm、例えば150mm、200mm、300mmまたは450mmである。基板ウェハは例えば、DE102005045337号A1内に記載される手順に従って製造される。
エピタキシャル層の堆積に先だって、エピタキシー反応器内で基板ウェハに好ましくは以下の前処理をする: 第一に、基板ウェハを水素処理("H2ベーク")して、自然酸化層を基板ウェハの前面から、または裏面と前面から除去する。その後、塩化水素および水素を、エピタキシー反応器を通して導き、基板ウェハ前面の表面を平滑化した後、エピタキシャル層を堆積させる。
前処理後、基板ウェハの前面を、好ましくは1100〜1200℃の温度で、第二の堆積ガスを、エピタキシー反応器を通して導くことによって、エピタキシャル層で被覆する。そうする間に、基板ウェハの裏面を好ましくは水素でパージする。第二の堆積ガスは、分解してエピタキシャル層を形成する物質を提供する化合物を含有する。前記の物質は好ましくはシリコン、ゲルマニウムおよびドーパント、例えばホウ素、リン、またはヒ素を含む。一例として、トリクロロシラン、水素およびジボランを含有する堆積ガスが、ホウ素でドープされたシリコン層の堆積のために好ましい。シリコンとは異なる材料からなる、例えばゲルマニウムから、またはシリコンおよびゲルマニウムから構成される層を堆積することも可能である。
基板ウェハ上のエピタキシャル層の堆積後、ダミーウェハをサセプタ上に設置すること、およびチャンバーエッチを含む方法を再度実施するか、または好ましくは2〜24枚、またはそれよりさらに多くの基板ウェハを、ダミーウェハの存在下での次のチャンバーエッチおよびチャンバー被覆が実施される前に被覆する。
ナノトポグラフィー測定の間に測られた、被覆された半導体ウェハ裏面の高さの変動を示す図である(比較例)。 ナノトポグラフィー測定の間に測られた、被覆された半導体ウェハ裏面の高さの変動を示す図である(本実施例)。 "滑り"を引き起こす欠陥の数および密度を示す図である(比較例)。 "滑り"を引き起こす欠陥の数および密度を示す図である(本実施例)。 被覆された半導体ウェハの直径に沿った、エピタキシャル堆積層の厚さにおける違いを示す図である(比較例)。 被覆された半導体ウェハの直径に沿った、エピタキシャル堆積層の厚さにおける違いを示す図である(本実施例)。
チャンバーエッチおよびチャンバー被覆の後、直径300mmを有するシリコンから構成される基板ウェハを、シリコンから構成されるエピタキシャル層で被覆した。塩化水素の存在下でのチャンバーエッチを、1170℃の温度で実施し、且つ、200秒継続した。次のチャンバー被覆を、1150℃の温度で実施し、且つ、40秒継続した。この目的のために使用された第一の堆積ガスは、トリクロロシランと水素との混合物からなり、それがエピタキシー反応器を通して、それぞれガス流量17slmおよび30slmで導かれた。
基板ウェハ前面を被覆するために使用された第二の堆積ガスは、トリクロロシランと水素との混合物からなるものであった。トリクロロシランをエピタキシー反応器を通して、ガス流量17slmで、且つ、水素をガス流量50slmで導いた。該被覆の持続時間は100秒であり、且つ、被覆温度は1150℃であった。
被覆された半導体ウェハは、ダミーウェハの存在下でのチャンバーエッチおよびチャンバー被覆後に被覆されたもの(実施例による半導体ウェハ)と、ダミーウェハ不在でのチャンバーエッチおよびチャンバー被覆後に被覆されたもの(比較例による半導体ウェハ)とで区別された。ダミーウェハの存在下でのチャンバーエッチおよびチャンバー被覆の間、LTO層で裏面を被覆されたシリコンカーバイドから構成されるダミーウェハが使用された。
被覆された半導体ウェハの次の実験で以下の結果が見出された:
μ−PCDによって測定された少数電荷キャリアの寿命は、比較例による半導体ウェハの場合、本実施例による半導体ウェハの場合よりも平均で23%だけ短かった。
SEMI M43において定義される方法に従って測定された裏面のナノトポグラフィーは、閾値Tの形で表され、例えば、T=18nmで、例えばT=55nmとの比較で、本実施例による半導体ウェハの場合、比較例による半導体ウェハの場合よりも著しく良好であった。ADE製のWafersight型の測定器を使用して、測定を実施した。FQA("平坦度適用領域")にわたって測定された全てのPV値の分布から、3シグマPV値("PV=ピーク対バレー")閾値Tを算出した。正方形の測定ゾーンは10mmのエッジ長を有していた。
図1および図2は、ナノトポグラフィー測定の間に測定された、被覆された半導体ウェハの裏面の高さの変動を示す。改善されたナノトポグラフィーが、それらの図の比較から識別される。従って、特に、図1に明らかに見られる、比較例による半導体ウェハの裏面上の"ピンハロー"が、本実施例による半導体ウェハの裏面上(図2)には存在しない。
Rudolph製のNSX(登録商標)型の測定器を使用して、裏面のエッジ領域における欠陥が検知された。相応する欠陥の画像(図3および図4)は、"滑り"を引き起こす欠陥の数および密度が、比較例による半導体ウェハ(図3)の場合において、本実施例による半導体ウェハ(図4)の場合よりも著しく高かったことを示す。
図5と図6との比較で、本発明による方法のさらなる利点が明らかになる。被覆された半導体ウェハの直径に沿った、エピタキシャル堆積層の厚さにおける違いが、それぞれの場合で図示されている。比較例による半導体ウェハ(図5)は、エッジでの厚さにおいて顕著な増加を有する。本実施例による半導体ウェハ(図6)の場合、エッジでの厚さの増加は著しくより少ない。

Claims (3)

  1. エピタキシャル堆積層を有するシリコンから構成される半導体ウェハの製造方法であって、
    エピタキシー反応器のサセプタ上にダミーウェハを設置することを含み、前記ダミーウェハはシリコンから、またはシリコンまたはシリコンカーバイドから構成され且つ酸化物層で、裏面上が、または完全に被覆されており、
    前記エピタキシー反応器を通してエッチングガスを導き、エッチングガスの作用によって該エピタキシー反応器内表面の残留物を除去すること
    該エピタキシー反応器を通して第一の堆積ガスを導き、該エピタキシー反応器内表面上にシリコンを堆積させること
    前記ダミーウェハをシリコンから構成される基板ウェハと交換することおよび
    該エピタキシー反応器を通して第二の堆積ガスを導き、該基板ウェハ上にエピタキシャル層を堆積させること含む方法。
  2. 少なくとも2〜24枚の板ウェハ上へのエピタキシャル層の堆積を、その間に前記サセプタ上に前記ダミーウェハを設置しないで個別に行うことを含む、請求項1に記載の方法。
  3. ダミーウェハが再利用される、請求項1または2に記載の方法。
JP2011021069A 2010-02-03 2011-02-02 エピタキシャル堆積層を有するシリコンから構成される半導体ウェハの製造方法 Active JP5063786B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010006725.3 2010-02-03
DE102010006725.3A DE102010006725B4 (de) 2010-02-03 2010-02-03 Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium mit einer epitaktisch abgeschiedenen Schicht

Publications (2)

Publication Number Publication Date
JP2011159978A JP2011159978A (ja) 2011-08-18
JP5063786B2 true JP5063786B2 (ja) 2012-10-31

Family

ID=44316097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011021069A Active JP5063786B2 (ja) 2010-02-03 2011-02-02 エピタキシャル堆積層を有するシリコンから構成される半導体ウェハの製造方法

Country Status (7)

Country Link
US (1) US9410265B2 (ja)
JP (1) JP5063786B2 (ja)
KR (1) KR101230176B1 (ja)
CN (1) CN102168304B (ja)
DE (1) DE102010006725B4 (ja)
SG (1) SG173301A1 (ja)
TW (1) TWI453801B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5521561B2 (ja) * 2010-01-12 2014-06-18 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5741467B2 (ja) * 2012-02-07 2015-07-01 信越半導体株式会社 気相成長装置の清浄度評価方法
JP2014045168A (ja) 2012-07-30 2014-03-13 Tokyo Electron Ltd 不純物拡散方法
JP6173743B2 (ja) * 2013-03-29 2017-08-02 芝浦メカトロニクス株式会社 プラズマ処理装置、およびプラズマ処理方法
DE102015205719B4 (de) 2015-03-30 2022-08-18 Siltronic Ag Verfahren zum Beschichten von Halbleiterscheiben
DE102017210450A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
FR3068506B1 (fr) 2017-06-30 2020-02-21 Soitec Procede pour preparer un support pour une structure semi-conductrice

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188720A (ja) 1990-11-21 1992-07-07 Matsushita Electron Corp 気相成長用サセプタのエッチング方法
JP3061455B2 (ja) * 1991-09-04 2000-07-10 株式会社東芝 気相成長装置及び気相成長装置内のクリーニング方法
JPH05283306A (ja) 1992-03-31 1993-10-29 Toshiba Ceramics Co Ltd ダミーウェハ
JP3423186B2 (ja) * 1997-04-09 2003-07-07 東京エレクトロン株式会社 処理方法
JPH1179846A (ja) * 1997-09-01 1999-03-23 Tokai Carbon Co Ltd 炭化珪素成形体
JP3990575B2 (ja) 2001-03-05 2007-10-17 三井造船株式会社 膜厚測定用モニタウェハ
JP3885692B2 (ja) * 2002-08-28 2007-02-21 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
SG114574A1 (en) * 2002-09-25 2005-09-28 Siltronic Singapore Pte Ltd Two layer lto backside seal for a wafer
JP2004193396A (ja) * 2002-12-12 2004-07-08 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
US7064073B1 (en) * 2003-05-09 2006-06-20 Newport Fab, Llc Technique for reducing contaminants in fabrication of semiconductor wafers
JP4256763B2 (ja) * 2003-11-19 2009-04-22 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2005283306A (ja) 2004-03-29 2005-10-13 Lintec Corp プローブアレイ製造用部材及びプローブアレイの製造方法
DE102005045337B4 (de) 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
CN101195908B (zh) * 2006-12-04 2011-08-17 中芯国际集成电路制造(上海)有限公司 化学气相沉积设备反应室的清洗工艺
US20080308036A1 (en) * 2007-06-15 2008-12-18 Hideki Ito Vapor-phase growth apparatus and vapor-phase growth method
JP5283370B2 (ja) * 2007-11-29 2013-09-04 株式会社ニューフレアテクノロジー 気相成長装置および気相成長方法

Also Published As

Publication number Publication date
TW201128688A (de) 2011-08-16
KR101230176B1 (ko) 2013-02-05
TWI453801B (zh) 2014-09-21
SG173301A1 (en) 2011-08-29
US9410265B2 (en) 2016-08-09
US20110189842A1 (en) 2011-08-04
DE102010006725B4 (de) 2016-03-03
DE102010006725A1 (de) 2011-08-04
CN102168304B (zh) 2015-05-27
KR20110090832A (ko) 2011-08-10
CN102168304A (zh) 2011-08-31
JP2011159978A (ja) 2011-08-18

Similar Documents

Publication Publication Date Title
JP5063786B2 (ja) エピタキシャル堆積層を有するシリコンから構成される半導体ウェハの製造方法
US9287121B2 (en) SIC epitaxial wafer and method for manufacturing same
JP4589283B2 (ja) エピタキシャルシリコンウェハの製造方法
KR100808930B1 (ko) 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제조 방법
JP5598542B2 (ja) 炭化珪素エピタキシャルウエハ及びその製造方法並びにエピタキシャル成長用炭化珪素バルク基板及びその製造方法
TWI496962B (zh) 經磊晶塗覆之半導體晶圓及製造經磊晶塗覆之半導體晶圓之裝置與方法
CN101575701B (zh) 用于制造外延半导体晶片的方法
JP2015002207A (ja) SiCエピタキシャルウェハ及びその製造方法
JP5347288B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2013182910A (ja) シリコンウェーハの表面に形成された酸化膜の除去方法
JP7294021B2 (ja) 黒鉛製支持基板の表面処理方法、炭化珪素多結晶膜の成膜方法および炭化珪素多結晶基板の製造方法
JP2013191889A (ja) シリコンエピタキシャルウェーハ
JP2023113512A (ja) エピタキシャルウェーハの製造方法
JPH0497533A (ja) 半導体基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110309

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120416

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120419

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120516

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120807

R150 Certificate of patent or registration of utility model

Ref document number: 5063786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250