TW201123416A - Method for fabricating crown-shaped capacitor - Google Patents

Description

201123416 六、發明說明： 【發明所屬之技術領城】 本發明係關於半導艘記憶裝置的製作’且特別是關於 適用於半導體記憶裝置之一種冠狀電容器（crown-shaped capacitor)之製造方法。 【先前技術】 動態隨機存取記憶體（dynamic random access memory, DRAM)為一種揮發性記憶體’其儲存數位訊號方式係藉由 充/放電（charge/discharge)其内之電容器所達成。當供應至 上述動態隨機存取記憶體之電源關閉時，該記憶體内所儲 存之數據將完全地消除。一般而言’動態隨機存取記憶體 包括至少一場效電晶體（field effect transistor，FET)以及一 電容器（capacitor)，其中電容器係用以儲存動態隨機存取記 憶體内記憶胞之訊號。目前較常應用之電容器類型主要分 為包括溝槽型電容器（trench type capacitor)與冠狀電容哭 (crown-shaped capacitor)。 隨著動態隨機存取記憶體之記憶胞尺寸縮減潮流，雖 然圮憶胞尺寸逐漸地縮減，記憶胞内之電容器的尺寸也心 要進一步的縮減。然而，隨著記憶胞内之電容器尺寸的縮 減，經尺寸縮減之電容器仍須具備一定之電荷儲 以w

訊號的可靠儲存。 U 因此，便需要適用於製備具有縮減尺寸之電容器且。 維持或更增加其儲存電容之電容器的製造方法。 可

9095-A34567TWF 201123416 【發明内容】 、有鑑於此’本發明提供了-龍狀電容器之製造方 以形成顧於如動態隨機存取記憶體之 =之冠狀電容器，其具有經改善之電容值與電容器結Γ強 依據-實施例’本發明提供了 製造方法，包括·· 令盗装置之 第-:電供:上第形一成介電二其㈣^ 電接觸物:包括中該保護柱實體接觸該導 層、-伴護η:導電接觸物上之-第-導電 ;側邊’其中該第二導電層實體接觸該第―二:保濩柱 護層與該罩幕層；順應地形成】該保 層於第一介電層之上，以霜㈣谱t谷層與—第三導電

;層3 一:電層與該罩幕層，·形成-犧牲層於H 電層、“:;?:高於該保護層之該犧牲層、該第 成弟電谷層、該第二導電声盥姑sΚ 等 鄰近該保護層之該第二導電層盘該^二罩幕層；去除該 ，一電容層之-凹口；去除該_=^7成鄰近 中该開口露出該第 曰、。成開口，其 -電容h η 該第二導電層未接觸該第 电今層之—側面；順應地形成 使㈣弟 電層於該開口内，1中笛— —電谷層與一第四導 電容層之哕凹口二第 谷層亦填入於鄰近該第-亥凹口並實體接觸該第—電罘 :形：出該第三導電層未接觸該第-電容;之Ίί:犧牲 —， 等電層該弟二電容層 201123416 與該三導電層。 為了讓本發明之上述和其他目的 明顯易懂，下文特舉—較佳 #優點月匕更 詳細說明如下. m並配合所附圖示，作 【實施方式】 本發明之冠狀電容器之遨生古 — 乏14方法的夕個貫施例將配 5下文及弟1〜11圖等圖式而加以解說。 第1-4圖顯示了依據本發明—實施例之冠狀電容器之 1造方法。在此，本㈣财之製造方法為本案發明人所 知悉之冠狀電容器的製作，其係作為—比較實施例之用而 非用以限定本發明’藉以解說發明人於製作方面所遭遇之 請參照第1圖’首先提供一半導體結構，其係為於位 於一半導體記憶裝置記憶胞區（未顯示）内，例如是位於一 動態隨機存取記憶體(DRAM)裝置記憶胞區内之一結構。此 半導體結構包括埋設於介電層1G内之數個導電接觸物 而设置於導電接觸物12上之介電層10則部份經過蝕刻去 除以部份露出各導電接觸物12之頂面。在此，半導體結構 可更包括一半導體基底（未顯示）以及形成於半導體基底上 之複數個電晶體（未顯示），而此些導電接觸物12則分別電 性接觸了設置於半導體基底上之電晶體之一。為了簡化圖 式起見，在此半導體結構僅繪示介電層10以及埋設於其内 之導電接觸物12，並未繪示出其下之半導體基底與電晶體 等結構，此些結構為熟悉此技藝者所知悉。在此，介電層 9095-A34567TWF 6 201123416 10包括如石夕玻璃（und〇ped silicon glass, USG)、磷石夕玻璃

(phosphorus silicon glass，PSG)、硼磷矽玻璃（boron phosphorus silicon glass, BPSG)、無機石夕氧化物（TEOS oxide)、氮化矽或二氧化矽等絕緣材料，而導電接觸物12 則包括如經摻雜之多晶石夕（doped poly silicon)或如鎢之金屬 等導電材料。接著於介電層1〇上坦覆地形成一犧牲層14 與一支撐層16 ’以覆蓋介電層1〇以及導電接觸物12。犧 牲層14則包括如多晶矽、矽玻璃、磷矽玻璃、硼磷矽玻璃、 無機發氧化物、氮化；ε夕或二氧化；s夕等絕緣材料，且較佳地 為多晶矽材料，犧牲層14與介電層1〇所包括之材料之間 具有一定之蝕刻選擇比’以利後續製程之實施，而支撐層 16則包括如氮化石夕之材料。 清繼續參照第1圖，接著藉由一微影與餘刻程序（未顯 示）之進行’以於第1圖所示之支撑層16與犧牲層14内形 成了多個溝槽18。如圖所示，所形成之各溝槽18大體對 應於導電接觸物12而設置並向下穿透了支撐層16與犧牲 層14,進而露出位於下方之導電接觸物12。在此，從上視 (未顯示）觀之，溝槽18可為具有圓形或橢圓形頂面之柱狀 溝槽。於溝槽18形成之後，接著順應地形成第一導電層 20於支撐層16與犧牲層14之上’第一導電層20亦形成 於各溝槽18内並覆蓋為各溝槽18所露出之支撐層16、犧 牲層14與導電接觸物π的表面。第一導電層ι〇8之材質 例如為釕（Ru)、氮化鈕(TaN)、氮化鈦(TiN)、鉑（Pt)、經摻 雜之多晶矽（doped poly silicon)或金屬矽化物（siiicides)等， 且可藉由如化學氣相沈積之沈積程序所形成，因而可順應 9095-A34567TWF 7 201123416 地形成於為各溝槽18所露出之連結層16、犧牲層14與導 電接觸物12之表面上。 請參照第2圖，接著藉由一蝕刻程序（未顯示）之實施， 例如一乾蝕刻程序的實施，以移除高於支撐層16表面之部 份第一導電層20並露出支撐層16。接著再藉由一微影與 蝕刻程序（未顯示）之進行，藉由具有特定圖案之光罩（未顯 示）的使用以部份移除支撐層16,在此係以移除鄰近第1 圖内位於最左側與最右側之溝槽18之支撐層16為例，以 露出位於支撐層16下方之犧牲層14。接著再施行一蝕刻 程序（未顯示），例如是一濕蝕刻程序，以完全移除犧牲層 14(見於第1圖），進而於介電層10與導電接觸物12之上 留下設置於原先溝槽18内且經過圖案化之第一導電層20a 以及相連於此些第一導電層20a之支撐層16。 如第2圖所示，此時於第一導電層20a之間，以及第 一導電層20a與其鄰近之導電接觸物12、介電層10以及 支撐層16之間形成了空室（space)22,且此些空室則分別露 出了第一導電層20a之兩相對表面A與B，其中第一導電 層20a之表面A為位於原先溝槽18(見於第1圖）内之表 面，而第一導電層20a之表面B則為接觸原先犧牲層14(見 於第1圖）之一表面。 請參照第3圖，接著依序且順應地形成一電容層24 與一第二導電層26於為各空室22内所露出之第一導電層 20a與支撐層16的露出表面上。在此，電容層24以及第 二導電層26係分別順應地形成於第一導電層20a之表面A 與表面B(見於第2圖）之上，但並未為填滿空室22。電容 9095-A34567TWF 8 201123416 :24之材質例如為氮化石夕、氮氧化石夕等含氮介電材料，或 者如氧化紹(A1203)、氧化錯(Zr〇2)、鈦酸銷顏(朦）、鈦酸 錄(sτο)、氧化組(Ta2〇5)或二氧化铪(Hf〇2)之高介電常數介 電材料（具有〶於氮切之介電常數之介電材料），而第二 導電層26之材質例如為娜u)、氮化纽⑽）、氣化欽 (ΤιΝ) I自(Pt)、經摻雜之多晶⑦(dQped⑽^⑴丨咖)或金屬 石夕化物⑽iddes)#。電容層24與第二導電層^可採用如 化學氣相沈積法之沈積程序所形成，藉以順應地形成此些 膜層於第一導電層20a與連結層16之上。 清參照第4圖，接著於如第3圖所示結構上坦覆地形 成一‘電材料，藉以填滿各空室22(見於第3圖）並覆蓋第 二導電層26。接著施行一平坦化程序（未顯示）以平坦化上 述導電材料，進而於如第3圖所示之結構上形成一第三層 28，第三導電層28係填入於各空室22中，故所形成之^ 層結構係為實心結構。在此，第三導電層28所使用之導電 材料例如為釕(Ru)、氮化鉅(TaN)、氮化鈦(TiN)、鉑（pt)、 經掺雜之多晶石夕（doped polysilicon)或金屬珍化物（siiicides) 等。 製程至此，冠狀電容器的製作便大體完成。如第4圖 所示之冠狀電容器由於包括分別設置於第—導電層2〇a的 兩個相對表面（見於第2圖之表面a與B)上之—電容層24 與第二導電層26，因此所製備得到之冠狀電容器可具有更 為增加之電谷值，從而適用於具有尺寸縮小但仍保持一定 或更為增加之電容值之冠狀電容器的使用。 然而，參照於先前第丨_4圖所示製程中，例如為第2

9095-A34567TWF 201123416 圖所示之製作情形中’由圖案化之第一導電層加與支撐 層16組成之立體結構係為包括數個空室形成於其間之 -鏤空結構，其僅靠著介電層1G、厚度極薄之第一導電層 鳥與厚度稍厚之支撐層16之連結情形而支樓此鎮空結 構’其恐具有極為薄弱之機械強度，故於如移除犧牲層14 時所採用之濕_程序及/或形成電容層24、第二導電層 %等後續膜層之沈積程序等製造程序施行過程中，此鏤二 結構恐遭受所使用之f程讀的衝㈣產生倒塌現象以^ 又到後續製程中所產生的微粒(_de)的影響，進而將影 響了如第4圖所示之冠狀電容器之製程可靠度與產品良 如此’中請人基於上述第M圖所示之冠狀電容器之 製造方法所可能遭遇之製程可#性問題，從^思及一種冠 狀電容器之製造方法，其可製備出同時具有經增加之電容 值與較佳結構強度之冠狀電容器。 請參照第5-11圖系列剖面圖，顯示了依據本發明之另 一實施例之冠狀電容器之製造方法。 請參照第5圖’首先提供一半導體結構，其係為於位 於一半導體記憶裝置記憶胞區（未顯示）内，例如是位於一 動態隨機存取記憶體(DRAM)裝置記憶胞區内之一結構。此 半導體結構包括設置於介電層1G2内之數個導電接觸物 10心在此，半導體結構可更包括—半導體基底（未顯示）以 及形成於半導體基底上之複數個電晶體（未顯示），而㈣ 導電接觸物H)4則分別電性接觸了設置於半導體基底上二 電晶體之-。為了簡化圖式起見，在此半導體結構僅緣示

9095-A34567TWF 201123416 介電層102以及設置於其内之導電接觸物104，並未繪示 出其下之半導體基底與電晶體等結構，此些結構為熟悉此 技藝者所知悉。在此，介電層102包括如矽玻璃(undoped silicon glass, USG)、填梦玻璃（phosphorus silicon glass, PSG)、蝴填石夕玻璃（boron phosphorus silicon glass，BPSG)、 無機石夕氧化物（TEOS oxide)、氮化石夕或二氧化石夕等絕緣材 料，而導電接觸物104則包括如經摻雜之多晶矽（d〇ped polysilicon)或如鎢之金屬等導電材料。接著依序於介電層 102上坦覆地形成一導電層1〇6、一保護層1〇8以及一罩幕 層110。導電層106具有介於1〇〇〜400埃之厚度，其材質 例如為釕(Ru)、氮化钽(TaN)、氮化鈦(TiN)、鉑（pt)、經掺 雜之多晶矽（doped polysilicon)或金屬矽化物（silicides)等導 電材料。保護層108具有介於10000〜25000埃之厚度，其 材質例如為多晶矽、矽玻璃、磷矽玻璃、硼磷矽玻璃、無 機矽氧化物、氮化矽或二氧化矽等絕緣材料，且較佳地為 多晶矽材料，保護層1〇8與下方介電層1〇2所使用之材料 之間較佳地具有高姓刻選擇比，以利後續钱刻製程之進 行。罩幕層110具有介於8000〜15000埃之厚度，其材質例 如為氮化石夕。 請參照第6圖，接著藉由一微影與蝕刻程序（未顯示) 之進行，以圖案化第5圖内之導電層1〇6、保護層1〇8與 罩幕層11〇並形成數個保護柱114。在此，保護柱114分 別大體對準位於下方之一導電接觸物〗〇4而設置。從上視 (未顯示）觀之，此些保護柱104可具有如圓形或橢圓形之 頂面。如第6圖所示，每一保護柱114係由依序堆疊於導

9095-A34567TWF 11 201123416 電接觸物104上之經圖案化之導電層106a、經圖案化之保 護層108a與經圖案化之罩幕層UOa所構成，而此些保護 柱114之間則為空室112而相分隔。 請參照第7圖，接著於第6圖所示結構上順應地形成 一層導電材料，並藉由一蝕刻程序（未顯示）之實施，以於 各保護柱114之側壁上形成了一導電層116。導電層 係位於導電接觸物104之上且實體接觸了保護桂114内之 導電層106a、保護層108&與罩幕層11〇a。於形成導電層 116之後，接著於介電層1〇2之上順應地形成一電容層118 以及一導電層120。在此，電容層118以及導電層12〇係 順應地形成導電層116、罩幕層ll〇a、導電接觸物1〇4以 及介電層102之表面上但並未為填滿空室112(見於第6 圖）。電容層Π 8之材質例如為氮化；s夕、氮氧化石夕等含氮介 電材料’或者如氧化鋁（ΑΙΑ3)、氧化錘(Zr〇2)、鈦酸锶鋇 (BST)、鈦酸l^(STO)、氧化鈕(Ta2〇5)或二氧化铪(财〇2)之 南介電常數介電材料（具有高於氮化石夕之介電常數之介電 材料），而導電層120材質例如為釕(Ru)、氮化鈕(TaN)、i 化鈦(TiN)、始（Pt)、經摻雜之多晶石夕（d〇ped p〇iysnicon)或 金屬石夕化物（silicides)等。電容層118與導電層120之厚度 分別為50〜130埃以及30〜100埃’並可採用如化學氣相沈 積法(CVD)、原子層沈積法(ALD)等沈積程序所形成。 請參照第8圖’接著於第7圖所示結構上坦覆地形成 一絕緣材料’藉以覆蓋導電層120以及填滿導電層12〇間 之空間。接著施行一平坦化程序（未顯示），藉以平坦化上 述絕緣材料並去除高於保護柱114内罩幕層11〇&表面之導 9095-A34567TWF 19 201123416 電層120與電容層118之材料。 示）’以去除各保護柱114内之罩幕| ^一，_呈序(未顯 柱114内之保護層购。於上述蝕：進:露出保護 方法，故於_去:罩中幕;= 成了 _lV除IΠ _ Μ電層1G 2上形 層—及犧刻去除之電容 犧牲層122之表面略低於上述膜層之表面刻製程實施後， ，罐行—㈣料(未叫例如 二序，以部份移除電容層! ):如 層二：广保護層 層之間形成了凹口 U6。接著施行另 厂犧牲 示），例如為-乾侧程序 .也序(未顯 =形成广124，一二 下導電層酿與侧邊之導電層l16a。 、°fs 1〇8a 請參照第Η)圖’接著於第 形=層電容材料以及—層導電材料後，接^冓^上順應地 程序(未顯示）’例如是-乾蝕刻程序， I仃—蝕刻 電容層收之上分別形成—電容層J2S金一導電層伽與 其:電容層m回填了位於保護層ma:電電:广’ 牲層122之間凹口 126(見於 冤奋層118a與犧 因而實體接觸了位於導電層】16盥’形成於開口】24，， 118,^^ 124

9095-A34567TWF …材質例如錢—氧_等含氣=材:容 201123416 或者如氧化鋁（Al2〇3)、氧化錯(Zr02)、鈦酸銘鋇(BST)、鈦 酸錯(sto)、氧化组(Ta2〇5)或二氧化铪(Hf〇2)之高介電常數 介電材料（具有高於氮化矽之介電常數之介電材料），而導 電層130材質例如為釕(Ru)、氮化鈕（TaN)、氮化鈦(ΉΝ)、 鉑（Pt)、經摻雜之多晶矽（d〇ped p〇iysilic〇n)或金屬矽化物 (s山cides：^。電容層128與導電層之厚度分別5〇〜13〇 埃以及30〜1〇〇埃，並可採用如化學氣相沈積法(cvd)或原 子層沈積法(ALD)等沈積程序所形成。 請參照第11圖，接著施行-姓刻程序（未顯示），例如· 為一濕_程序，料除犧牲層122並露出導電層12〇a。 於去除犧牲層122之後，接著坦覆地形成一導電材料於導 電層120a、導電層⑽及電容層128之上，並接著施行 -平坦化知序（未顯示）以平坦化上述導電材料，進而形成 了平坦之一導電層132。導電層132可採用如釘_、氮化 组(麗）、氮化銀㈣、翻⑽、經軸之多⑽(d_ poly silicon)或金屬矽化物(siliddes)等導電材料。 製程至此，冠狀電容器的製作便大體完成。如第11 # 圖所示之冠狀電容器由於主要設置於導電接觸物1〇4之上 且由導電層106a與兩導電層116續組合形成之底電極， 由導電層12〇a與130所形成之兩獨立之頂電極，以及由分 別設置於此些底電極兩側表面上與導電層12如與咖之 間的電容層116a與128所構成之電容層，因此所製備得到 之冠狀電容器可具有加倍之電容值，從而適用於呈有尺 縮小但仍保持—定或更為增加之電容值之冠狀電容器之

9095-A34567TWF 14 201123416 此外，參照於先前第5-11圖所示製程中，藉由保護柱 114以及犧牲層122的設置，可使得用於底電極之導電層 116a與106a、用於頂電極之導電層130與122a以及用於 電容層之電容層116a與128於製作過程中受到保護柱114 以及犧牲層122之結構上支撐，因此上述構成冠狀電容器 之主要元件膜層並不會於如前述第1-4圖所示製程般處於 一鏤空狀態之下，故可較如前述第1-4圖所示製程而不易 受到後續製程中之所施行之蝕刻製程與膜層沈積等程序中 使用之流體的衝擊而產生結構倒塌現象以及受到後續製程 中所產生的微粒(particle)的影響，因而可確保了如第11圖 所示之冠狀電容器之製程可靠度與產品良率。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作各種之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 第1〜4圖為一系列剖面圖，顯示了依據本發明之一實 施例之冠狀電容器之製造方法；以及 第5〜11系列剖面圖，顯示了依據本發明之另一實施 例之冠狀電容器之製造方法。 【主要元件符號說明】 10〜介電層； 12〜導電接觸物； 9095-A34567丁 WF 15 201123416 14〜犧牲層； 16〜支撐層； 18〜溝槽； 20、20a〜第一導電層； 22〜空室； 24〜電容層； 26〜第二導電層； 28〜第三導電層； A、B〜第一導電層之表面； 102〜介電層； 104〜導電接觸物； 106、106a〜導電層； 108、108a〜保護層； 110、110a〜罩幕層； 112〜空室； 114〜保護柱； 116〜導電層； 118、118a〜電容層； 120、120a〜導電層； 122〜犧牲層； 124〜開口； 126〜凹口； 128〜電容層； 130〜導電層； 132〜導電層。 9095-A34567TWF 16

Claims (1)

1. 201123416 七、申請專利範圍： 1·一種冠狀電容器之製造方法，包括： 提供一第一介電層，其内設置有一導電接觸物； 於該第一介電層上形成一保護柱，其中該保護柱實體 接觸該導電賴物ϋ包括依序設置於該導電接觸物上 第一導電層、一保護層與一罩幕層； 一 形成-第二導電層於該保護柱之侧邊，其中該 電層實體接觸該第—導電層、該保護層與該罩幕導 順應地形成第1容層與-第三導電層於第—八 電詹之上’以覆蓋該導電接觸物、該第―介 ” 導電層與該罩幕層； 該第二 形成一犧牲層於該第三導電層之上； 部分移除高㈣轉層之賴 該第一電容層、該第二導電層與該罩幕層.導電層、 去除該鄰近該保護層 層並形成鄰近該第-電容層之電層與該第三導電 去除該保護層並形成L開 導電層=及該第二導電層未接觸該第第- 内’其中該第二電容層亦 苐四導電層於該開口 口並實體接觸該第-電容Μ人於#近_ —電容層之該凹 移除該犧牲層，露出 層之-侧面；以及 4三導電層未接觸該第-電容 形成一第五導電層， 層與該三導電層。 1|以四導電層、該第二電容 9095-A34567TWF 17 201123416 2.如申請專利範圍第1項所述之冠狀電容器之製造方 法，其中該第一導電層與該第二導電層構成了一底電極。 3 _如申凊專利範圍第1項所述之冠狀電容器之製造方 法’其中該第一電容層與該第二電容層構成了一電容。 4.如申請專利範圍第1項所述之冠狀電容器之製造方 法’其中該第三導電層與該第四導電層分別構成一頂電極。 、5·如申請專利範圍第1項所述之冠狀電容器之製造方 法，其中該保護柱僅部分覆蓋該導電接觸物，進而部分露 出該導電接觸物之—頂面’而該第二導電層實體接觸了該 導電接觸物之該頂面與該第一導電層。 、6.如申請專利範圍第1項所述之冠狀電容器之製造方 法，其中部分移除高於該保護層之該犧牲層、該第三導電 層、該第一電容層、該第二導電層與該罩幕層包括： —施行—平坦化程序，移除高於該罩幕層之該犧牲層、 該第三導電層、該第—電容層、該第二導電層；以及θ 施行一蝕刻程序，移除該罩幕層以及高於該保護層之 該犧牲層、該第三導電層、該第—電容層與該第二導電^。 、7.如φ料利範圍第〗項所述之冠狀電容器之製造方 法，其中去除該保護層包括施行一濕蝕刻程序。 8. 如申明專利範圍第1項所述之冠狀電容器之製造方 法’其中去除該犧牲層包括騎—祕刻程序。 9. 如申#專利範圍第丨項所述之冠狀電容器之製造方 法’其中去除該鄰近該保護層之該第二導電層與該第 電層並形成鄰近該第—電容層之該凹口包括施行-乾颠刻 9095-A34567TWF 201123416 、l〇.如申請專利範圍第1項所述之冠狀電容器之製造 方法其中5亥第二導電層與該第三導電層係設置於該第〆 電容層之相對表面之上。 、n.如申請專利範圍第1項所述之冠狀電容器之製造 方法其中邊第二導電層與該第四導電層係設置於該第二 電容層之相對表面之上。 12.如申請專利範圍第1項所述之冠狀電容器之製造 Φ 方法一其中該第一電容層與該第二電容層包括含氮介電材 料或高介電常數介電材料。 如申請專利範圍第1項所述之冠狀電容器之製造 方法，其中該第一導電層、該第二導電層、該第三導電層、 ,第四導電層與該第五導電層包括鎢、鈦、氮化鈦、二 氮化鈕、鉑、釕或經摻雜之多晶矽等導電材料。 、14.如申請專利範圍第丨項所述之冠狀電容器之製造 方法，其中該保護層、該犧牲層與該第一介電層所包括之 φ 材料之間具有高钕刻選擇比。 15. 如申請專利範圍第丨項所述之冠狀電容器之製造 方法’其中s亥保護柱具有圓形或橢圓形之上視表面。 16. 如申請專利範圍第1項所述之冠狀電容器之製造 方法，其中該罩幕層之材質為氮化矽。 Π.如申請專利範圍第丨項所述之冠狀電容器之製造 方法’其中該第二介電層包括多晶矽、矽玻璃、磷矽玻璃、 棚填石夕玻璃、無機石夕氧化物、氮化石夕或二氧化石夕。 、μ.如申請專利範圍帛丨項所述之冠狀電容器之製造 方法，其中該導電接觸物包括經摻雜之多晶矽或鎢。 9095-A34567TWF