TWI467713B - 半導體封裝結構、整合式被動元件及其製造方法 - Google Patents

Description

半導體封裝結構、整合式被動元件及其製造方法

本發明是有關於一種被動元件及其製造方法，且特別是有關於一種整合式被動元件及其製造方法。

傳統的被動元件(例如電容元件、電感元件及電阻元件)通常是個別製作後依照電路設計電連接至電路板。然而，傳統被動元件佔有一定的空間(高度)，而這不利於電子產品的薄化。再者，傳統被動元件的電性數值(例如電容值、電感值及電阻值)符合特定規格，而這不符合電路設計的要求。

本發明提供一種整合式被動元件，其具有薄型外觀。

本發明提供一種整合式被動元件的製造方法，用以製作出整合式被動元件。

本發明提供一種整合式被動元件，其包括一基板、一第一圖案化導電層、圖案化電容層、第二圖案化導電層、第一圖案化介電層、第三圖案化導電層及第二圖案化介電層。第一圖案化導電層配置在基板上，且具有多個電極。圖案化電容層配置在部分第一圖案化導電層上。第二圖案化導電層配置在圖案化電容層上。第一圖案化介電層配置在第一圖案化導電層、圖案化電容層及第二圖案化導電層上，暴露出電極，且具有多個開口以暴露出部分之第一圖案化導電層及部分之第二圖案化導電層。第三圖案化導電層配置在第一圖案化介電層上，且填充部分之開口以連接第二圖案化導電層。第二圖案化介電層配置在第一圖案化介電層及第三圖案化導電層上，且暴露出電極。

本發明提出一種半導體封裝結構，其包括一載板、一主動元件及一整合式被動元件。主動元件安裝在載板上，整合式被動元件安裝在載板上且包括一基板、一第一圖案化導電層、圖案化電容層、第二圖案化導電層、第一圖案化介電層、第三圖案化導電層及第二圖案化介電層。第一圖案化導電層配置在基板上，且具有多個電極。圖案化電容層配置在部分第一圖案化導電層上。第二圖案化導電層配置在圖案化電容層上。第一圖案化介電層配置在第一圖案化導電層、圖案化電容層及第二圖案化導電層上，暴露出電極，且具有多個開口以暴露出部分之第一圖案化導電層及部分之第二圖案化導電層。第三圖案化導電層配置在第一圖案化介電層上，且填充部分之開口以連接第二圖案化導電層。第二圖案化介電層配置在第一圖案化介電層及第三圖案化導電層上，且暴露出電極，且電極電連接至載板。

本發明提出一種整合式被動元件的製造方法，其包括提供一基板，形成一第一導電層在基板上，再形成一電容層在該第一導電層上，再形成一第二導電層在電容層上，接著形成一第一圖案化光阻層在第二導電層上，並以第一圖案化光阻層為罩幕，圖案化第二導電層，以形成一第二圖案化導電層。接著，以第二圖案化導電層為罩幕，圖案化電容層，以形成一圖案化電容層，再移除第一圖案化光阻層，並形成一第二圖案化光阻層在第一導電層上且覆蓋圖案化電容層及第二圖案化導電層。接著，以第二圖案化光阻層為罩幕，圖案化第一導電層，以形成一第一圖案化導電層，其中第一圖案化導電層具有多個電極。移除第二圖案化光阻層，再形成一第一圖案化介電層在第一圖案化導電層、圖案化電容層及第二圖案化導電層上，且第一圖案化介電層具有多個開口以暴露出電極及部分之第二圖案化導電層。之後，形成一種子層在第一圖案化介電層上，且覆蓋暴露之部分第一圖案化導電層及第二圖案化導電層，並形成一第三圖案化光阻層，覆蓋部分之種子層且填充暴露出電極之開口。接著，形成一第三圖案化導電層，覆蓋未被第三圖案化光阻層覆蓋之部分種子層，且填充未被第三圖案化光阻層填充之部分開口以連接第二圖案化導電層，再移除該第三圖案化光阻層。最後，形成一第二圖案化介電層在第一圖案化介電層及第三圖案化導電層上，且暴露出電極。

基於上述，本發明可製作出薄型的整合式被動元件及半導體封裝結構，以符合電子產品的薄化需求。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1G為本發明之一實施例之一種整合式被動元件的製作方法之剖面示意圖。請參考圖1A，首先，提供一基板110。在本實施例中，基板110為透明材質，例如玻璃，但本發明並不侷限於此。接著，將一電阻層114形成於基板110上。在本實施例中，電阻層114之材料可為氮化鉭(TaN)。接著，將第一導電層120形成於電阻層114上。在本實施例中，可以濺鍍法將第一導電層120形成在電阻層114上，且第一導電層120的材質例如是鋁銅合金。接著，將一電容層130形成在第一導電層120上。在本實施例中，可以電鍍法將電容曾形成在第一導電層120上，且電容層130的材料可為高介電係數的介電材料，例如鉭氧化物(Ta₂ O₅ )。

如圖1B，將一第二導電層140形成在電容層130上。在本實施例中，可以濺鍍(sputtering)將第二導電層140形成在電容層130上，且第二導電層140的材質例如是鋁銅合金。

如圖1C，接著，圖案化第二導電層140，以形成第二圖案化導電層142。在本實施例中，圖案化的步驟包括形成一第一圖案化光阻層150在第二導電層140上，再以第一圖案化光阻層150為罩幕，蝕刻第二導電層140。蝕刻的方式可為乾式蝕刻(dry etching)。

如圖1D，圖案化電容層130，以形成圖案化電容層132。在本實施例中，圖案化的步驟包括以第二圖案化導電層142為罩幕，蝕刻電容層130。

如圖1E及1F，移除第一圖案化光阻層150。之後，在第一導電層120上形成一第二圖案化光阻層160。第二圖案化光阻層160覆蓋圖案化電容層132、第二圖案化導電層142及部分第一導電層120。

如圖1G及1H，圖案化第一導電層120，以形成第一圖案化導電層122。在本實施例中，圖案化的步驟包括以第二圖案化光阻層160為罩幕，蝕刻第一導電層120。接著，圖案化電阻層114，以形成圖案化電阻層116。在本實施例中，圖案化的步驟包括以第一圖案化導電層122為罩幕，蝕刻電阻層114。接著，移除第二圖案化光阻層160，以暴露出由部分第一圖案化導電層122所定義出多個對外連接之電極124。

如圖1I及1J，形成一第四圖案化光阻層152，其覆蓋圖案化電容層132、第二圖案化導電層142、圖案化電阻層116及部分第一圖案化導電層122。接著，以第四圖案化光阻層152為罩幕，以蝕刻方式移除未被第四圖案化光阻層152所覆蓋之部分第一圖案化導電層122，以暴露出部分圖案化電阻層116。接著，移除第四圖案化光阻層152。如此，形成本實施例之整合式被動元件100之電阻結構。

如圖1L及1M，形成一第一圖案化介電層170於第一圖案化導電層122、圖案化電阻層116、圖案化電容層132及第二圖案化導電層142上。第一圖案化介電層170具有多個開口172以暴露出電極124及部分之第二圖案化導電層142。之後，在第一圖案化介電層170上形成一種子層180，其中種子層180亦覆蓋開口172及被第一圖案化介電層170暴露出之第一圖案化導電層122及第二圖案化導電層142之表面。在本實施例中，種子層180可藉由濺鍍所形成。

如圖1N及1O，形成一第三圖案化光阻層190，其覆蓋部分之種子層180且填充暴露電極124之開口172。接著，形成一第三圖案化導電層145，覆蓋未被第三圖案化光阻層190覆蓋之種子層180，且填充未被第三圖案化光阻層190填充之部分開口172以連接第二圖案化導電層142。在本實施例中，第三圖案化導電層145的材料可為銅，且第三圖案化導電層145更可包括一電感圖案145a，以形成本實施例之整合式被動元件100之電感結構。在本實施例中，電感圖案145a可為螺旋形。

最後，參考圖1P，移除第三圖案化光阻層190，以暴露出電極124，並形成第二圖案化介電層175在第一圖案化介電層170上並覆蓋第三圖案化導電層145，且暴露電極124。如此，即完成本實施例之整合式被動元件100的製作。

值得注意的是，本實施例之整合式被動元件100可包括電容結構、電阻結構及電感結構。在本發明之其他未繪示之實施例中，整合式被動元件亦可為只具有電容結構，或是具有電阻結構或電感結構其中任一及電容結構之整合式被動元件。若整合式被動元件不包含電感結構，圖1P之第三圖案化導電層145便不包含電感圖案145a。若整合式被動元件不包含電阻，則於上述製程中，無需形成圖1所示之電阻層114，而是直接形成第一導電層120於基板110上即可。因此，亦可省略將電阻層114圖案化以形成圖案化電阻層116之步驟。並且，更可省略圖1I及圖1J所示之用以暴露圖案化電阻層116之步驟。

圖2A為第二圖案化介電層覆蓋第一圖案化介電層之一實施例之局部剖面示意圖。請參考圖2A，在本實施例中，第二圖案化介電層175覆蓋第三圖案化導電層145及部分第一圖案化介電層170，而被第二圖案化介電層175部分覆蓋之第一圖案化介電層170覆蓋於各電極124之至少一邊。

圖2B為第二圖案化介電層覆蓋第一圖案化介電層之另一實施例之局部剖面示意圖。在本實施例中，第二圖案化介電層175覆蓋第三圖案化導電層145、第一圖案化介電層170及部分電極124。意即，第二圖案化介電層175不僅覆蓋第三圖案化導電層145，更完全覆蓋第一圖案化介電層170，而第一圖案化介電層170及第二圖案化介電層175共同覆蓋各電極124之至少一邊，以將電極124更穩固地固定於基板110上。

當使用透明玻璃做為基板110的材料時，容易造成製程人員分辨透明基板110之工作面的困難。圖3為本發明一實施例之基板俯視圖。請參考圖3，為了解決上述無法分辨基板110之工作面的問題，在本發明另一實施例中，圖案化電容層132可包括一電容部132a及一標誌部132b，其中標誌部132b圍繞電容部132a，用以標記基板110之工作區域。

圖4A至圖4C為圖3之圖案化標誌層的製作流程沿A-A線之剖面示意圖。請同時參考圖4A至4C，在本實施例中，圖案化後之圖案化電容層132具有一電容部132a及一標誌部132b，其中標誌部132b圍繞電容部132a。在前述將第一導電層120圖案化的步驟中，可將覆蓋在標誌部132b上的第二圖案化導電層142一併移除，以暴露出標誌部132b，因此暴露出的標誌部132b於電容部132a的四周形成一圖案標記層。由於標誌部132b是由電容層132圖案化而來，故其材質亦為氧化鉭。由於氧化鉭為有色材料，所以圍繞於電容部132a四周之標誌部132b具有在基板110上標示工作面的功效。圖5為本發明另一實施例之基板俯視圖。請參考圖5，在本發明之另一實施例中，其標誌部132b亦可圍繞於基板110的四周，以標記基板之工作面。標誌部132b的製程與上述之製程相同。

圖6為本發明之一實施例之一種整合式被動元件之剖面示意圖。請參考圖6，在本實施例中，整合式被動元件100a更可包括多個導電柱126及多個背面電極128。導電柱126穿設於基板110，且連接第一圖案化導電層122。背面電極128配置於基板110的一背面112，且分別連接導電柱126。如此，整合式被動元件100a之第一圖案化導電層122與背面電極128便可經由導電柱126而導通。

圖7為本發明之一實施例之一種半導體封裝結構之剖面示意圖。請參考圖7，本發明之另提供一種半導體封裝結構200，其包括一載板210、一主動元件220、多條銲線230、一封膠240及一整合式被動元件100。主動元件220及整合式被動元件100皆安裝在載板210上，且整合式被動元件100之電極電性連接至載板210。在本實施例中，整合式被動元件100是經由銲線230將其電極124連接至載板210及主動元件220，並以封膠240包覆主動元件220、整合式被動元件100及銲線230。

綜上所述，本發明可製作出薄型的整合式被動元件及半導體封裝結構，以符合電子產品的薄化需求。此外，本發明藉由有色的電容層以形成標誌部，並藉由標誌部標示基板的工作面，以解決透明基板之工作面難以辨識的問題。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、100a．．．整合式被動元件

110．．．基板

112．．．背面

114．．．電阻層

116．．．圖案化電阻層

120．．．第一導電層

122．．．第一圖案化導電層

124．．．電極

126．．．導電柱

128．．．背面電極

130．．．電容層

132．．．圖案化電容層

132a．．．電容部

132b．．．標誌部

140．．．第二導電層

142．．．第二圖案化導電層

145．．．第三圖案化導電層

145a．．．電感圖案

150．．．第一圖案化光阻層

152．．．第四圖案化光阻層

160．．．第二圖案化光阻層

170．．．第一圖案化介電層

172．．．開口

175．．．第二圖案化介電層

180．．．種子層

190．．．第三圖案化光阻層

200．．．半導體封裝結構

210．．．載板

220．．．主動元件

230．．．銲線

240．．．封膠

圖1A至圖1P為本發明之一實施例之一種整合式被動元件的製作流程之剖面示意圖。

圖2A為第二圖案化介電層覆蓋第一圖案化介電層之一實施例之局部剖面示意圖。

圖2B為第二圖案化介電層覆蓋第一圖案化介電層之另一實施例之局部剖面示意圖。

圖3為本發明一實施例之基板俯視圖。

圖4A至圖4C為圖3之圖案化標誌層的製作流程沿A-A線之剖面示意圖。

圖5為本發明另一實施例之基板俯視圖。

圖6為本發明之一實施例之一種整合式被動元件之剖面示意圖。

圖7為本發明之一實施例之一種半導體封裝結構之剖面示意圖。

100．．．整合式被動元件

110．．．基板

116．．．圖案化電阻層

122．．．第一圖案化導電層

124．．．電極

132．．．圖案化電容層

142．．．第二圖案化導電層

145．．．第三圖案化導電層

145a．．．電感圖案

170．．．第一圖案化介電層

175．．．第二圖案化介電層

Claims (12)

1. 一種整合式被動元件，包括：一基板；一第一圖案化導電層，配置在該基板上，且具有多個電極；一圖案化電容層，配置在部分該第一圖案化導電層上；一第二圖案化導電層，配置在該圖案化電容層上；一第一圖案化介電層，配置在該第一圖案化導電層、該圖案化電容層及該第二圖案化導電層上，暴露出該些電極，且具有多個開口以暴露出部分之該第一圖案化導電層及部分之該第二圖案化導電層；一第三圖案化導電層，配置在該第一圖案化介電層上，且填充部分之該些開口以連接該第二圖案化導電層，其中該第三圖案化導電層具有一電感圖案；以及一第二圖案化介電層，配置在該第一圖案化介電層及該第三圖案化導電層上，且暴露出該些電極。
2. 如申請專利範圍第1項所述之整合式被動元件，更包括：一圖案化電阻層，配置在該基板與該第一圖案化導電層之間，該第一圖案化導電層暴露部分該圖案化電阻層，且該第一圖案化介電層覆蓋暴露之部分該圖案化電阻層。
3. 如申請專利範圍第1項所述之整合式被動元件，更包括： 一圖案化標記層，配置在基板上且環繞該圖案化電容層。
4. 如申請專利範圍第3項所述之整合式被動元件，其中該圖案化標記層配置在部分該第一圖案化導電層上，且該圖案化標記層的材料與該電容層的材料相同。
5. 如申請專利範圍第1項所述之整合式被動元件，其中該第二圖案化介電層覆蓋該第三圖案化導電層及部分該第一圖案化介電層。
6. 如申請專利範圍第1項所述之整合式被動元件，其中該第二圖案化介電層覆蓋該第三圖案化導電層、該第一圖案化介電層及部分各該電極。
7. 一種整合式被動元件的製造方法，包括：提供一基板；形成一第一導電層在該基板上；形成一電容層在該第一導電層上；形成一第二導電層在該電容層上；圖案化該第二導電層，以形成一第二圖案化導電層；圖案化該電容層，以形成一圖案化電容層；圖案化該第一導電層，以形成一第一圖案化導電層，其中該第一圖案化導電層具有多個電極；形成一第一圖案化介電層在該第一圖案化導電層、該圖案化電容層及該第二圖案化導電層上，且該第一圖案化介電層具有多個開口以暴露出該些電極及部分之第二圖案化導電層； 形成一種子層在該第一圖案化介電層上，且覆蓋暴露之部分該第一圖案化導電層及該第二圖案化導電層；形成一第三圖案化導電層，覆蓋部分該種子層，且填充部分該些開口以連接該第二圖案化導電層；形成一第二圖案化介電層在該第一圖案化介電層及該第三圖案化導電層上，且暴露出該些電極。
8. 如申請專利範圍第7項所述之整合式被動元件的製造方法，其中該第三圖案化導電層更可包括一電感圖案。
9. 如申請專利範圍第7項所述之整合式被動元件的製造方法，更包括：形成一電阻層在該基板與該第一導電層之間；在以該第二圖案化光阻層為罩幕圖案化該第一導電層後，再圖案化該電阻層，以形成一圖案化電阻層；在移除該第二圖案化光阻層以後，形成一第四圖案化光阻層，覆蓋該圖案化電容層、該第二圖案化導電層、該圖案化電阻層及部分該第一圖案化導電層；以該第四圖案化光阻層為罩幕，移除暴露之部分該第一圖案化導電層以暴露出該圖案化電阻層；以及移除該第四圖案化光阻層。
10. 如申請專利範圍第7項所述之整合式被動元件的製造方法，其中在圖案化該電容層的步驟中，該圖案化電容層具有一電容部及一標誌部，該標誌部圍繞該電容部，且在圖案化該第一導電層的步驟中，移除在該標誌部上的部分該第二圖案化導電層。
11. 如申請專利範圍第7項所述之整合式被動元件的製造方法，其中該第二圖案化介電層覆蓋該第三圖案化導電層及部分該第一圖案化介電層上。
12. 如申請專利範圍第7項所述之整合式被動元件的製造方法，其中該第二圖案化介電層覆蓋該第三圖案化導電層，該第一圖案化介電層及部分各該電極。