TW201107544A - Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device - Google Patents

Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device Download PDF

Info

Publication number
TW201107544A
TW201107544A TW099108391A TW99108391A TW201107544A TW 201107544 A TW201107544 A TW 201107544A TW 099108391 A TW099108391 A TW 099108391A TW 99108391 A TW99108391 A TW 99108391A TW 201107544 A TW201107544 A TW 201107544A
Authority
TW
Taiwan
Prior art keywords
wafer
region
single crystal
heat treatment
annealed
Prior art date
Application number
TW099108391A
Other languages
English (en)
Other versions
TWI553173B (zh
Inventor
Koji Ebara
Yoshinori Hayamizu
Hiroyasu Kikuchi
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Publication of TW201107544A publication Critical patent/TW201107544A/zh
Application granted granted Critical
Publication of TWI553173B publication Critical patent/TWI553173B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

201107544 六、發明說明: • 【發明所屬之技術領域】 ‘ 本發明係有關於一種退火晶圓,其自晶圓表面至固定 之深度為止形成有:無原生氧析出物或原生缺陷以及r圯 缺陷(可由RIE法檢測的缺陷)之無缺陷區域(Denuted Zone ’以下稱為Dz層)’本發明尤其係有關於如下之退火 晶圓、該退火晶圓的製造方法以及使用其之元件的製造方 法,該退火晶圓的氧化膜耐壓優異,於元件步驟中可防 止形成使用乾式蝕刻裝置進行槽加工時產生之小丘並且 於晶圓表層,由表面的向外擴散所引起之氧濃度的下降受 到抑制,於深度方向上具有均勻的分布,且伴隨表層附近 的氧濃度下降之晶圓強度的下降受到抑制。 【先前技術】 近年來,伴隨與半導體電路之高積體化相伴之器件的 微細化,對於作為其基板且以柴可斯基法(以下,稱為 法)製作出·來的矽單晶的品質要求亦逐步提高。 然而,對於以cz法培育而成的矽單晶而言,通常w 〜2〇PPma(使用JEIDA:日本電子工業振興協會之換算係 ^數)左右的氧會自石英坩堝中溶出,並於矽熔液界面導入 至矽結晶中。 其後,於結晶的冷卻過程中成為過飽和狀 曰曰 溫度達到以下時凝聚而形成氧析出物(以下,稱為 201107544 原生氧析出物)。然而,該氧析出物的尺寸極小,其於晶圓 的出貨階段’不會使作為氧化膜耐壓特性之一的TZDB (Time Zero Dielectric Breakdown,零時介電崩潰)特性或 元件特性降低。 已知使氧化膜耐壓特性或元件特性惡化之由單晶成長 所引起的缺陷,係複合缺陷,且係FPD(流體圖案缺陷(fl〇w pattern defect))、LSTD(雷射散射χ光斷層攝影缺陷㈦似 scattering tom〇graphy defect))、COP(結晶起源缺陷(。…… originated particle))、0SF 核等之原生(Gr〇wn ^ )缺陷, 上述複合缺陷係自結晶的熔液導入至矽單晶内之被稱為空 位(Vacancy,以下有時略記為Va)的空孔型點缺陷或 被稱為間隙石夕(Interstitial-Si,以下有時略記為〗)的晶格 間型石夕點缺陷,其在結晶冷卻過程中達到過餘和,並與氧 一併凝聚而成者》當對該等缺陷進行說明時,首先,關於 用以決定會被導入至矽單晶中之\^與1各自的導入濃度之 因素’說明一般已眾所周知的内容β 第7圖與第8圖,分別係表示本發明者等之前提出的 專利文獻1所揭示的以CZ法培育而成的矽單晶棒的缺陷 區域與提拉速度之間的關係之說明圖、以及表示自矽單晶 棒切割出來的石夕單晶晶圓的面内缺陷分布之說明圖。 第7圖’係藉由改變培育單晶時的提拉速度(以下, 有時s己載為成長速度)V( mm/min )而改變V/g之情形, 該V/G係V與自矽熔點至130(rc為止的溫度範圍中之提拉 轴方向的結晶内溫度梯度的平均值G ( 〇c /mm )之比。 201107544 一般而言’已知單晶内的溫度分布係依賴於cz爐内 構造(以下稱為熱區域(HZ )),即便改變提拉速度,其分 布亦幾乎不會發生變化。因此,於相同構造之CZ爐之情 形時’ ν/G僅對應於提拉速度的變化。亦即,提拉速度V 與V/G近似地具有正比例之關係。因此,使用提拉速度v 作為第7圖的縱轴。 於提拉速度V較高的區域中,被認為是由作為上述被 稱為工位的點缺陷亦即空孔所凝聚而成的空隙之FPD、 LSTD、COP等原生缺陷,高密度地存在於結晶直徑方向之 大致整個區域中,該等缺陷存在之區域被稱為VRich區域。 進而’若成長速度逐步變慢,則於結晶周邊部產生之 OSF環朝結晶内部收縮,繼而消失。 若自此進一步使成長速度變慢,則會出現Va或間隙矽 適量之中性(Neutral :以下稱為1^)區域。可知該N區域 會偏重於Va或I’但由於該%或1為飽和濃度以下,故而 凝聚之後不會成為缺陷。 該n區域,被區分為Va佔優勢2Nv區域與r佔優勢 之Ni區域。已知於Nv區域中,當進行熱氧化處理時,大 多會產生氧析出物(Bulk Micro Defect,以下稱為bmD ), 於Ni區域中’幾乎不會產生氧析出物。 若進而使成長速度變慢,則丨達到過飽和,其結果, 被認為是由ί集合而成的差排環之L/D( Large Dislocation :晶格間差排環的縮寫,LSEpD、LEpD等)之 缺陷低密度地存在’其被稱為I_Rich區域。 201107544
因此,將在起自結晶之中心而橫跨整個直徑方向呈N -區域之範圍内一面控制成長速度一面提拉而成之單晶予以 .切斷、研磨,藉此,可獲得晶圓整個面成為N區域且缺陷 極少之晶圓。 作為例子,自第7圖的A-A之位置切割出來的晶圓, 係如第8(a)圖所示,成為整個面gNv區域之晶圓。第8 (b)圖表示自第7圖的B_B之位置切割出來的晶圓於晶 圓中心部有Nv區域,於其外周部存在犯區域。第8 (c) 圖係自第7圖的C-C切割出來的晶圓,可獲得晶圓整個面 由Ni區域所構成之晶圓。 如上所述,可知即便對Ni區域進行熱處理,亦幾乎不 會產生BMD。若該BMD產生於元件活性區域亦即晶圓表 面,則會對接面漏電流(juncti〇n leakage)等之元件特性造成 不良景_/響,另一方面,若其存在於元件活性區域以外的基 體(bulk)中,則作為捕獲在元件製程中混入之金屬雜質之吸 雜部位(gettering site)而發揮功能’故而有效。 近年來,作為於不產生BMD之Ni區域的内部形成 BMD 之方法,提出有進行 RTp(Rapid Thermai pr〇cess) 處理之方法(以下,亦稱為急速加熱/急速冷卻處理、或急 速熱處理)。 此所謂RTP處理,係指如下之熱處理方法,其特徵在 於·對於Si晶圓,於&或NH3等氮化物形成氣氛中,或 者於該等氣體與Ar、Hz等非氮化物形成氣氛之混合氣體氣 氛中,例如以50°C /秒之升溫速度自室溫起急速升溫,在 201107544 1200°C左右之溫度加熱並保持數十秒左右之後,例如以5〇 * °c /秒之降溫速度急速地冷卻。
、 在RTP處理之後藉由進行氧析出熱處理而形成BMD 之機制’被詳細地記述於專利文獻2及專利文獻3中。 此處,簡單地說明BMD的形成機制。 首先,於RTP處理中,例如於n2氣氛中進行1200〇c 之高溫保持的過程中’自晶圓表面發生Va的注入,在12〇〇 C至700 C之溫度範圍中,例如以5。匚/秒之降溫速度進行 冷卻期間’發生由Va擴散引起之再分布、和va與I之消 失。 其結果,於基體中,Va成為不均勻地分布之狀態。若 例如以800。(:對此種狀態之晶圓進行熱處理,則〜濃度高 之區域中,氧會急速地團簇化,但Va濃度低之區域中不 會發生氧之團簇化。 於該狀態下,若繼而例如以1 〇〇〇〇c進行固定時間之熱 處理’則團簇化後之氧會成長而形成BMD。如此,若對RTP 處理後之Si晶圓實施氧析出熱處理,則會根據處理中 所形成之Va的濃度輪廓(concentrati〇n pr〇fUe),而形成分 布於晶圓深度方向之BMD。因此,藉由控制RTp處理之氣 汛及最高溫度、保持時間等條件而進行處理,於Si晶圓上 $成所期望之Va濃度輪廓,其後對所獲得之&晶圓進行 氧析出熱處理,藉此,可製造具有所期望之Dz寬度及深 度方向之BMD輪廓的矽晶圓。 又,於專利文獻4中揭示有如下内容:若於氧氣氣氛 7 201107544 中進行RTP處理,則會於表面形成氧化膜由於1自氧化 .膜界面注入,故而BMD之形成受到抑制❶如此,RTp處理 u根據環境氣體、最向保持溫度以及其他條件,既可促進 BMD之形成,相反地,亦可抑制BMD之形成。 又,於RTP處理之情形時,由於在極短之時間内進行 退火,故而氧幾乎不會向外擴散,因此,幾乎可忽視表層 之氧濃度的下降。 另一方面,亦有報告指出,藉由RTp處理,如C〇p或 OSF核之類的原生缺陷會消失。例如於專利文獻5中揭示 有如下内容:於氫氣氣氛中,以12〇〇〇c以上之溫度對c〇p 所存在之V-Rich區域之晶圓進行RTp處理,藉此,c〇p 消失,並於表層形成DZ層,氧化膜可靠性之一亦即TZDB 特性、與長期可靠性亦即經時介電崩潰特性之tddb( Dependent Dielectric Breakdown,時間相依介電崩溃)特 性得到改善。 然而’若於RTP處理之後,以1〇5〇〇c進行3〇分鐘之 氧化處理,則TZDB、TDDB特性均會下降15〜2〇%乂太。 此意味著於RTP處理之後,表面之c〇p消失,但若藉由除 去以105CTC進行30分鐘之氧化所形成之氧化膜而除去表 層的極淺部分,貝COP不會完全消失,且意味著無法使整 個元件活性區域之COP消失。
又,於專利文獻6中揭示有如下内容:於氫氣中以 U35°C以上之溫度對混雜有〇SF區域與域之晶圓進行 RTP處理,藉此,TZDB特性得到改善。然而,並未實施^ I 201107544 TDDB特性相關之調查。 * TZDB特性,係對電場強度進行評價之方法,且係所 ^謂初始崩潰之評價,上述電場強度係於對氧化膜施加電場 之瞬間’導致產生氧化膜之介電崩潰的電場強度。 對於最近之元件而言’以快閃記憶體為代表,氧化膜 之長期可靠性亦即TDDB特性尤為重要。 此外,對於近年來之大多數的元件(device)而言,為使 器件分離’採用有被稱為淺溝槽隔離(Shall〇w Trench Isolation,以下稱為STI)之形成淺槽而使器件之間分離之 方法。該sti,係藉由與RIE (反應性離子蝕刻:Reactive Ion Etching )法基本相同之裝置及原理而形成。 此處,關於使用RIE法之結晶缺陷的評價方法,預先 加以解說。 所咕RIE法,係指一面賦予深度方向之分解能力一 面對半導體單晶基板中的含有氧化梦(以下稱為si〇x)的 微小的結晶缺陷進行評價之方法,作為該方法,已知有專 利文獻7所揭示的方法1方法u固定厚度對基板之 主表面實施反應性離子㈣等高選擇性的異向㈣刻並 檢測剩餘之㈣_,藉此評價結晶㈣之方法。 含有SiOx之結晶缺陷之形成區域與不含有si〇x之 非形成區域中,钱刻速度不同(前者之㈣速度較小),因 此,若實施上述蝕刻,則會於基板之主表面殘留有以含有 Si〇X之結晶缺陷為頂點之圓錐狀的小丘。結晶缺陷是以異 向性钮刻所形成之突起部之形式而被強調,即便缺陷微 9 201107544 小’亦可容易地檢測出缺陷。 以下,參照第9圖,說明專利文獻7中所揭示之使用 RIE法之結晶缺陷的評價方法。 首先’如第9( a)圖所示’藉由熱處理而形成氧析出 物(BMD102)’該氧析出物(BMD1〇2)係原先過飽和地 溶解於矽晶圓101中之氧,析出為si0x而成者。 繼而,使用市售之RIE裳置,於自系混合氣體(例如 HBr/CVHe + 〇2 )氣氛中,對於矽晶圓1〇1内所含之 BMD102,藉由高選擇比之異向性蝕刻而自矽晶圓ι〇ι之主 表面進行蝕刻之後,該矽晶圓101如第9 (b)圖所示。亦 即,由BMD102引起之圓錐狀突起物形成為餘刻殘造(小 丘103)。因此’可基於該小丘103而評價結晶缺陷。 例如’計算所獲得之小丘103的數量,則可求出蝕刻 範圍之矽晶圓101中之BMD的密度。 可由RIE法檢測之缺陷’係與氧析出物相關之缺陷, 且係原生缺陷及氧單體所凝聚而成的原生氧析出物,該原 生缺陷係空孔與氧一併凝聚而成之複合缺陷亦即如C op或 OSF核之類。 第10圖係模式性地表不STI之剖面者。於碎晶圓1〇1 的表面’以RIE裝置對氧化膜與硬進行钱刻而形成淺槽 104-1 之後’藉由 CVD (Chemical Vapour Deposition)而 埋入Si〇2 104-2’藉此形成STI104。於STI104之間形成器 件0
於通常的元件中,形成有N-通道MOS電晶體1 〇5與[s J 10 201107544 P-通道MOS電晶體106 ’且兩者藉由stii〇4而被分離β 於該STI104内部’由於埋入體積大於以之 Si〇2l〇4-2,因此,一般而言在STI1〇4與矽界面上會產生 拉伸應力’從而存在由於該應力而產生矽晶圓之變形或滑 動移位之問題。該應力,係最顯著地產生於STI丨〇4的底部。 因此’形成有STI之表層的晶圓強度尤為重要。 然而,若於該STI形成區域中存在有氧析出物,則當 利用RIE裝置形成STI之槽時,將導致於槽内部形成小: 之不良情形(參照非專利文獻!)。 因此,於形成有STI之區域中,至少必須使氧析出物 或如COP、OSF核之類的與氧相關之缺陷消失。又,於元 件步驟中製作MOS電晶體,若為了使其動作而對閘極電極 施加逆偏壓,則空乏層會擴大,但已知若於該空乏層區域 中存在BMD ’則會引起接面漏電流。 根據上述内容進行綜合判斷,要求如c〇p或〇SF核之 類的原生缺陷、及作為原生氧析出物亦即RIE缺陷,不會 存在於與元件的動作區域亦即與表面相距固定深度的區域 (於最先進之元件中是至1μηι之深度為止)中。更佳為要 求上过:缺陷不會存在於與上述表面相距3 之深度的區 域中。 一般而s ,為消除如COP或〇SF核、氧析出物等之與 氧相關之缺陷’必須使氧濃度為固溶限度(solids—bility llmit)以下。例如能夠以如下方法實現:以1100°c以上進 行熱處理’利用氧之向外擴散而使表層的氧濃度下降藉[ 11 201107544 題點··由於氣 ,因此導致表 此使氧濃度為固溶限度以下,但亦有如下問 向外擴散’故而表層的氧濃度會顯著地下降 層的機械性強度亦下降β [先行技術文獻] (專利文獻) 專利文獻1 :日本特開2007_191320號公報 專利文獻2 :曰本特開2〇〇1_2〇321〇號公報 專利文獻3 .日本特表2001—503009號公報 專利文獻4:曰本特開2〇〇3_297839號公報 專利文獻5 :曰本特開平1〇_32679〇號公報 專利文獻6:曰本特開2〇〇3_22413〇號公報 專利文獻7 :曰本特開2〇〇〇_585〇9號公報 [非專利文獻] 非專利文獻 1 : T. Hayakawa etc,JPN j Appl phys v〇m (1998 ) ρρ5-9 【發明内容】 本發月係蓉於上述問題點而成者’其目的在於提供如 下之晶圓’該晶圓盡可能不會導致由向外擴散所引起的表 層之氧濃度的下降’可充分地確保表層的強度,同時亦不 存在氧析出物或如COP、〇SF核之類的RIE缺陷,且TDDB 特性優異。 為達成上述目的,本發明提供一種退火晶圓,其係對 12 201107544 自矽單晶棒切割出來的矽單晶晶圓實施急速熱處理而成的 退火晶圓’上述矽單晶棒是藉由柴可斯基法培育而成且
由整個面為〇SF區域、或整個面為OSF區域之外側的N 區域 '或者該等區域混合而成之區域所構成,上述退火晶 圓的特徵在於:距晶圓表面至少丨μηι的深度範圍内不存在 RIE缺陷,TDDB特性的良品率為8〇%以上且藉由表面的 向外擴散而導致氧濃度下降之區域的深度’為距晶圓表面 3 μιη以内。 如此,首先,退火晶圓係對自矽單晶棒切割出來的矽 單晶晶圓實施急速熱處理而成者,該矽單晶棒是由整個面 為OSF區域、或整個面為〇SF區域之外側的Ν區域、或者 該等區域混合而成之區域所構成,且由cz法形成,因為 其於距晶圓表面至少1 μηι的深度範圍中不存在RIE缺陷, 因此,例如當製作最先進之元件時,於元件步驟中,即便 在使用RIE裝置來形成STI之槽時亦不會形成小丘從而 可形成平坦且乾淨之槽。再者,由於不存在RIE缺陷故 而可知亦不存在OSF核》 又,可獲得優異之晶圓,其TDDB特性的下降亦受到 抑制,且TDDB特性的良品率為8〇%以上。再者,此處所 謂的TDDB特性的良品率,係指本質故障模式亦即γ模式 的良品率》 進而,因為藉由表面的向外擴散而導致氧濃度下降之 區域的深度是距晶圓表面3 μηι以内,因此,例如藉由對表 面稍微進行研磨等,可不耗成本且容易地獲得表層之氧濃 13 201107544 度未下降且強度未下降之晶圓。由於強度未下降,故而當 製作元件時,可耐受STI的底部產生的應力,從而可抑制 滑動移位的產生。 此時,上述退火晶圓的氧濃度可在距晶圓表面超過3 μιη之較深區域中呈均勻。
藉由向外擴散而導致氧濃度下降之區域的深度為距晶 圓表面3 μπι以内,且由於進行急速熱處理故而表層的氧 濃度的下降亦較少’在較表層更深之區域中,因為藉由CZ 法進行提拉時所導入的氧會均勻地擴散,因此,可獲得強 度下降程度極小之晶圓。 又’要貫施上述急速熱處理的矽單晶晶圓,可設為自 下述碎單晶棒切割出來’該矽單晶棒是由:整個面為Νν 之區域、整個面為Ni之區域、該等區域混合而成之區域、 OSF區域與Nv區域混合而成之區域中的任一個區域所構 成0 若是整個面為Nv之區域、整個面為Ni之區域、或該 等區域混合而成之區域,則其係不包含〇SF區域亦即幾乎 不包含原生缺陷也就是OSF核的區域,本發明的退火晶圓 可作成更確實地不存在RIE缺陷,又,由於可獲得更優異 之TDDB特性,故而本發明尤其有效。 又’可作成一種晶圓,其即便是如OSF區域與Nv區 域混合而成之區域般地包含OSF區域,亦可使〇SF核消失 而在表層無氧析出物或與氧相關之缺陷。 又,可於距上述晶圓表面至少5 μπι的深度範圍内不存[ 201107544 在RIE缺陷〇 如此,不存在RIE缺陷之區域形成得更深,亦不會在 兀件區域中形成小丘,可更確實地形成平坦且乾淨之槽。 進而’藉由上述表面的向外擴散而導致氧濃度下降之 區域之深度’可作成距晶圓表面2 μιη以内。 如此’可不耗費成本且更容易地獲得表層的氧濃度未 下降且強度未下降之晶圓。 此時’上述退火晶圓的氧濃度可在距晶圓表面超過2 之較深區域中呈均勻。 如此,可獲得一種晶圓,其氧濃度自較淺的區域起即 呈均勻,且強度下降更少。 又,本發明提供一種退火晶圓的製造方法,先藉由柴 可斯基法來培育矽單晶棒,然後對自該矽單晶棒切割出來 的矽單晶晶圓實施急速熱處理,上述退火晶圓的製造方法 的特徵在於:於培育上述矽單晶棒時,控制提拉速度以培 月出整個面為OSF區域、或整個面為〇SF區域之外側的Ν 區域、或者該等區域混合而成之區域,並對於自該培育而 成的矽單晶棒切割出來的矽單晶晶圓,使用急速加熱/急速 冷卻裝置,以高於1300。(:且為1400它以下之溫度,實施ι 〜60秒之急速熱處理,藉此來製造使RIE缺陷消失於距晶 圓表面至少1 μιη的深度範圍内的退火晶圓。 曰 如此,培育矽單晶棒且其整個面為〇SF區域、或整個 面為OSF區域之外側的N區域、或者該等區域混合而成之 區域,並對於自其切割出來的矽單晶晶圓,以高於i3〇〇它 15 201107544 且為1400C以下的溫度貫施1〜60秒之RTP處理,藉此, . 可製造出一種使RIE缺陷消失在距晶圓表面至少1 μιη的深 . 度範圍内的退火晶圓’亦即,可使OSF區域中產生的原生 缺陷的OSF核、及特別會產生在Νν區域中的原生氧析出 核消失’從而可獲得在表層無氧析出物或與氧相關之缺陷 的晶圓。 因此’例如當製作最先進之元件時,在形成STI的槽 時不會形成小丘,從而可形成平坦且乾淨之槽。 進而,可獲得TDDB特性良好之晶圓。 而且,由於為RTP處理,故而可使因表面的向外擴散 而導致氧濃度下降的區域,位於與表面相距3μπ^χ内之極 淺的範圍内,例如藉由對表面稍微進行研磨等,可不耗費 成本且容易&獲得表層之氧濃度未下降且強度未下降的晶 圓。因此,當製作元件時,可耐受STI的底部產生的應力, 從而可抑制滑動移位的產生。 又,RTP處理時間進行1〜60秒則已足夠,尤其是藉 由將上限設為60秒’可防止因生產性下降引起之成本上 升或可防止在熱處理中易於產生滑動移位的情形。又, 可防止在熱處理中’氧大量地向外擴散而導致表層之氧濃 度發生較大幅度地下降的情形,從而可防止機械性強度之 下降》 此時可自發單晶棒切割出要實施上述急速熱處理之 石夕單晶晶圓,該石夕單 ’早日日棒疋由:整個面為Νν之區域、或整 個面為Ni之區域如 Λ 或者該等區域混合而成之區域所構成。[ 16 201107544 如此’由於在急速熱處理的晶圓令不存在OSF核,故 而於急速熱處理中,僅將存在於N區域且特別是存在於Nv 區域中之原生氧析出物予 初亍以溶解即可,因此,可更確實地 使RIE缺陷消失,又,可稽 J後什具有更優異之TDDB特性的 退火晶圓。 同時因能夠以更短時間的急速熱處理來製造無WE 缺陷之晶圓’故本發明特別有效。 或者,可自石夕單晶棒切割出要實施上述急速熱處理的 梦早晶晶圓’㈣實施1G〜6G秒之上述急速熱處理,該砂 單晶棒是由:整個面為0SF區域、⑽區域與Nv區域混 合而成之區域、OSF區域與Ν區域混合而成之區域中的任 一個區域所構成,。 如此,即便包含0SF區域,亦可使在〇SF區域中產生 的原生缺陷的0SF核消失,從而可獲得在表層中無氧析出 物或與氧相關的缺陷之晶圓。因此,當形成STI的槽時, 可形成乾淨的槽’從而可使TDDB特性更為良好。 又’藉由實施上述急速熱處理,可使ρ、ίΕ缺陷消失於 距晶圓表面至少5 μιη的深度範圍内β 如此’可進一步加深不存在RIE缺陷之區域,亦不會 在元件區域中形成小丘,可更確實地形成平坦且乾淨之槽。 又’可將上述製造的退火晶圓,作成其因表面的向外 擴散而導致氧濃度下降之區域的深度,為距晶圓表面3 μιη 以内。 如此,如上所述,例如藉由對表面稍微進行研磨等, 17 201107544 °耗費成本且谷易地獲得表層之氧濃度未下降且強度未 下降之晶圓。因此’當製作元件時,可耐$ sti的底部產 生的應力,從而可抑制滑動移位的產生。 進而,可將上述製造之退火晶圓,作成其因表面的向 卜擴散而導致氧濃度下降之區域的深度,為距晶圓表面2 μπι以内。 如此,由於為RTP處理,故而具體而言,可將因表面 之向外擴散而導致氧濃度下降之區域的深度,抑制於距晶 圓表面2 μιη以内之較狹窄的範圍,從而可形成表層的強度 下降極小的區域。 又’較佳為將要實施上述急速熱處理的矽單晶晶圓, 作成 3 有 4x10 以上且為 9><iq17 at〇ms/cm3 ( jeida )以下 濃度的氧。 若將氧濃度设為4xl〇17 atoms/cm3 ( JEIDA )以上,則 可更有效地防止晶圓強度下降。 另一方面’藉由設為9xi〇17 atoms/cni3 ( JEIDA )以下, 可防止原生缺陷或原生氧析出物的尺寸變得過大,於急速 熱處理的條件下’不再必須過度地高溫化/長時間化,從而 對於工業生產有利。又,若氧濃度高,則過飽和度高,因 此’於元件步驟熱處理中,氧會再次析出並形成BMD,因 而形成RIE缺陷’但此時可易於使未產生BMD亦即RIE 缺陷之DZ層的寬度較元件動作區域更深。 又’可將要實施上述急速熱處理的矽單晶晶圓,作成 含有1x10丨丨〜1x10丨5 atoms/cm3濃度的氮及/或1><1〇丨6〜 18 201107544 lx1017atoms/cm3 濃度的碳。 若含有此種濃度範圍的氮,則可進一步提高晶圓強 度。又,可促進基體部中的BMD的形成,從而在需要高 度的BMD時有利。 ' 又,若含有上述濃度範圍的碳,則若於元件步驟時的 熱處理為低溫長時間(例如400〜60(rc ),則熱處理中產 生的氧施體的形成會受到抑制(參照REALIZE社的「矽科 學」大觀,新田監修P542 ) » 再者’對氧施體進行簡單說明,於熱處理令,形成由 3〜6個左右的氧聚集而成的複合體亦即氧施體,其將2個 自由電子供給至矽中。藉此,矽的電阻率發生變化從而 使MOS電晶體的臨限值vth發生變化。 又’已知若存在碳’則會藉由500〜800t的熱處理而 增強BMD,當基體部中需要高密度的BMD時有利。 繼而,本發明提供一種元件的製造方法,其特徵在於: 當使用藉由上述退火晶圓的製造方法製造出來的退火晶圓 來製ie元件時’進行乾式钱刻,此時較佳為將上述元件設 為攝影用元件。 如STI所代表,將藉由本發明的退火晶圓的製造方法 製造出來的退火晶圓,用作需要以乾式蝕刻來進行蝕刻步 驟之7G件的材料,藉此,可防止在蝕刻中,由於與氧相關 之缺陷或氧析出物而形成小丘,從而可達成均勻的蝕刻。 一般而言’已知BMD之晶圓面内分布’係沿結晶培育 時產生的氧之條紋而呈多重環狀地具有1〇〇 μιη左右之寬【 19 201107544 度,且伴隨濃淡而產生(參照REALIZE社之「矽科學」大 觀’新田監修Pl28)。已知CCD或CMOS影像感測器之特 性會受該BMD之漠淡的影響,較為理想的是,該bmd之 濃淡盡可能少。 對於本發明之退火晶圓而言,藉由以RTp處理使原生 氧析出物-度完全溶解、消失,則會完全重設在結晶培育 中承受之熱歷程。或者’由於使用幾乎未產生原生氧析出 物之區域&而於元件步驟之熱處理中產生之B湘的濃 淡,與當初之條紋圖案相比,濃淡之對比度變弱。 進而不僅s 70全重設結晶培育中之熱歷程,而且因 為在RTP處理中均勻地導入至基體面内的空孔因而遍及 整個晶圓而產生均勻的BMD。 藉由該等效果,可減小CCD或CM〇S影㈣測器的特 性的面内不均。 如上所述,根據本發明,c〇p或〇sf核等與氧相關之 原生缺陷或原生氧析出#,並不存在於元件動作區域亦即 表層t因此’可提供TDDB特性良好的退火晶圓。且, 當將藉由本發明所獲得的退火晶圓作為材料於元件步驟 中以乾式㈣進行钱科,不會產生有害的小立,因此, 可進行均勻且高品質的蝕刻。 而且於該表層中,氧濃度之下降小且為極狭窄之區 域故而可不耗費成本且容易地供給強度未下降之晶圓。 【實施方式】 20 201107544 ,以下,-面參照圖式’―面詳細地說明本發明的實施 形態’但本發明並不限定於此。 對於近年之元件而言,如 曰 __ 下之日日圓是有效的,該晶圓 係於元件動作區域中不存在斑 興氧相關之原生缺陷或原生氧 析出物’ T D D B特性之下膝典$ t j 行性之下降焚到抑制,且氧濃度不下降者。 因此,本發明者等對先前 τ兄珂技術進行了考察,同時為獲 得如上所述之晶圓,對RTp虛 處理及TDDB特性、rie缺陷、 進而晶圓表層的氧濃度之關係專心進行了研究。 首先,於前述專利文獻2中揭示有如下^法:自不存 在Va〇之凝聚體的單晶之Ν區域切割出si晶圓,並對 晶圓整個面由N區域構成之晶圓進行RTp處理。 於該方法之情形時,由於在作為材料之石夕晶圓中不存 在原生缺陷’故而認為即便進行RTp處理亦不會有問題, 但準備整個面為N區域之矽晶圓’並進行RTp處理之後, 對氧化膜的長期可靠性亦即經時破壞特性、也就是 特性進行測定時,於晶圓的Nv區域中,TZDB特性幾乎不 會下降,但TDDB特性有時會下降(參照專利文獻1 )。 第11圖係表示專利文獻i巾所揭*切單晶的提拉速 度V、對自提拉後之矽單晶獲得之矽單晶晶圓進行RTp處 理時之溫度、以及對RTP處理後之晶圓的丁〇1)3特性進行 評價所得之結果(〇:良好、△:稍微下降、 Λ .卜降)的 關係之說明圖。 以下,進行簡單說明,於提拉速度VA η ^ υ·56 mm/min 以下之情形時’亦即於晶圓整個面為Ni區域之情形時,對 21 201107544 該晶圓進行RTP處理,其後評價TDDB特性,則TDDB特 性良好—其與RTP處理溫度無關。 然而’於自以0.57 mm/min之速度提拉而成之石夕單晶 棒切割出的晶圓之情形時’可知若RTP處理溫度為i i 9〇β(: 以上,則作為氧化膜之本質故障模式亦即7模式的良品率 下降,即便RTP處理溫度為127(rc,上述良品率仍下降。 該晶圓相當於第8 ( b )圖所示之晶圓,該晶圓係晶圓 中心為Nv區域且於其外周部存在Ni區域之晶圓。 此處,於本發明者等所進行之實驗的結果中, 特性由於RTP處理而下降,相對於此,於專利文獻5所揭 示之結果中,若以12〇〇t以上之溫度進行RTp處理,則 TZDB特性及TDDB特性均得到改善,可認為該兩個結果 相矛盾》 專利文獻1與專利文獻5之不同點在於:專利文獻i 係使用混雜有Nv區域與Ni區域之晶圓,於Μ%與射氣 體之混合氣體氣氛中進行RTP處理,相對於此,於專利文 獻5所揭示之實驗中,在氫氣中對產生有c〇p之 區域之晶圓進行RTP處理之後,評價TDDB特性,該⑽ 係點缺陷亦即空孔所凝聚而成之原生缺陷。 於專利文獻2中揭示有如下内容:與Ar氣體或 體及N2氣體之混合氣氛中之RTp處理相比,氫氣氣氛中之 RTP處理的C0P分解性更高。 於專利文獻5中亦報告有如下内容:若於RTp處
理之後,以10501進行30分鐘夕备儿A
刀鐘之氧化處理,則TZDB、TDDB 22 201107544 特性會下降15〜20%左右β 根據上述内容進行判斷’在專利文獻5中,藉由出氣 體氣氛中之RTP處理’僅表面或自表面至極淺的區域之 COP消失,因此,TDDB特性恢復,但若於RTp處理之後, 以1050°C進行30分鐘之氧化處理,形成極薄的氧化膜之 後除去氧化膜,並除去表層的極淺的區域,則TDDB特性 會下降。亦即,此意味著無法完全地分解位於除去相當於 氧化膜之厚度後之深度位置的C〇p。 如本發明者等於曰本特開2〇〇9_2492〇5號公報中作出 之報告所述,於Nv區域中有原生氧析出物存在之區域,亦 即RIE缺陷存在之區域。於專利文獻i的實驗中,係以127〇 °C以下之溫度且於缺陷分解性劣於H2氣體之NH3與八『混 合氣氛中進行RTP處理,於該溫度範圍中,由於存在於Nv 區域中之原生氧析出物未完全地溶解,故而認為TDDB會 下降。 根據以上之說明,可知專利文獻丨與專利文獻5並不 矛盾。 又,於專利文獻6之實施例中揭示有如下内容:於氫 氣中’以1135°C左右之溫度對混雜有0SF區域與N區域之 晶圓進行RTP處理’藉此,TZDB特性得到改善。 進而 即便於RTP處理之後進行2〇〇nm之氧化處理, TZDB特性亦不會下降,因此,可以說至少自表面至2〇〇nm 為止’不存在使TZDB特性下降之缺陷。
然而’並未對於會因較對TZDB特性造成影響之缺陷L 23 201107544 或氧析出物更小者而下降的7腦特性進行評價因此不 清楚該區域中是否確實不存在缺陷。 對照該結果與專利文獻i的本發明 可推測於專利文獻6的實施例中,自元件動作區域亦:表 面至Ιμπι為止,進而自表面至3㈣為止之整個區域的缺 陷或氧析出物並未消失。 本發明者等蓥於如上所述之考察,進一步進行調查, 使用RIE法對RTP處理之後TDDB特性下降之原因專心進 行了檢討。 其結果,例如,如日本特開20〇9_2492〇5號公報所述, 本發明者等發現··纟Nv區域中有$ RIE缺陷存在之區域 與不存在RIE缺陷的區域,於不存在RIE缺陷的區域中, TDDB特性並未下降;且發現:TDDB特性下降之區域係 特別在於Nv區域,且為rie法所檢測之缺陷存在之區域。 進而發現:有時即便TDDB特性不下降,亦會由RIE 法檢測出RIE缺陷。亦發現:即便有RIE缺陷,當其尺寸 較小時,TDDB特性亦不會下降。亦即發現:與根據TDDB 特性進行之缺陷評價方法相比,藉由RIE法進行之缺陷評 價方法的缺陷檢測精確度更高。 由於元件的微細化、高性能化今後亦會發展,因此, 右為根據目前之TDDB特性雖未檢測出缺陷但卻存在RIE 缺陷之晶圓,在將來有可能成為問題。因此,被認為將來 會需要無RIE缺陷之晶圓。本發明者等基於如上所述之見 識,對RIE缺陷之評價專心進行了檢討。其結果發現·•當【s 24 201107544 進行1270C以下之RTP處理時,存在於Nv區域中之rie 缺陷幾乎不會消失’其為TDDB特性下降之原因。本發明 者等發現:相反地,若RTP溫度達到129〇。(:以上,則rie 缺陷會急遽減少’藉由以高於1300。〇之溫度進行RTP處 理,可使RIE缺陷大致完全消失,進而可再次改善tddB 特性。此外發現:若進行如上所述之高溫度的RTp處理, 則亦可使OSF核消失,因此,可防止由〇SF核引起的tddb 特性之惡化,從而OSF區域亦可被利用。 而且,由於為RTP處理,故起自表面之因向外擴散而 引起之晶圓表層的氧濃度的下降,亦可僅止於極淺之區域 中。 本發明者等發現上述内容而完成了本發明。 以下’說明本發明的退火晶圓。 第1圖係本發明的退火晶圓之一例。本發明的退火晶 圓卜係自藉由CZ法培育而成的矽單晶棒製造而成者,更 具體而s ’其係藉由對自矽單晶棒切割出來的矽單晶晶圓 實施RTP處理而獲得者,該碎單晶棒是由整個面為⑽區 域、整個面為OSF區域之外侧的N區域、或者該等區域混 合而成之區域所構成。 該退火晶圓1係經RTP處理者,因此,因表面之向外 擴散而導致氧濃度下降之區域,僅止於距晶圓表面3 pm以 内’進而為2 μπι或i μιη以内。又,於較該3 (進而2 _ 更深之區域中’藉自cz法而於培育過程中導入之氧的濃 度變得均勻。因此,當無RIE缺陷之區域位於距表面i陣⑸ 25 201107544 以上、進而距表面5 μπ^上之深度時,若根據需要而藉研 磨等來除去晶圓表層的1〜3 pm的極淺的深度,則可容易 地獲得氧濃度分布於深度方向為均勻且於晶圓表層亦不會 下降、無強度下降的晶圓。而且,由於該晶圓之強度不會 下降,故於製作元件時,可耐受STI的底部產生的應力, 從而可抑制滑動移位之產生。 相對於此,若為實施長時間之熱處理而非RTp處理之 退火晶圓,則由於在晶圓表層因向外擴散而引起之氧濃度 之下降區域會擴及至較深處,因此,為了獲得強度不下降 之晶圓,而相應地必須大幅度地研磨至更深之區域為止。 因此’會耗費成本及工夫。
又’對於本發明的退火晶圓1而言,距晶圓表面至少 1 μηι之深度範圍内不存在RIE缺陷,而且,於測定tdDB 特性之情形時,氧化膜的本質故障模式亦即τ模式的良品 率為80%以上。 不存在RIE缺陷,亦即不存耷與氧相關之缺陷的區 域,是在深度為1 μπι以上之範圍内,因此,在最先進元件 的動作區域亦即1 μιη以上的深度範圍内,不會存在RIE 缺陷。進而’當將不存在與氧相關之RIE缺陷的區域加深 至5 μιη以上時’即便如上所述般將氧濃度已下降之晶圓中 距表面3 μηι的深度以内的區域加以除去,由於在1 μιηα 上之深度範圍内不存在RIE缺陷,因此,當於元件步驟中 使用RIE裝置形成STI之槽時,可防止由於該與氧相關之 缺陷而形成小丘。 26 201107544 再者,要實施急速熱處理的矽單晶晶圓,可設為自如 下矽單晶棒切割出者,該矽單晶棒是由整個面為Nv之區 域、或整個面為Ni之區域、或者該等區域混合而成之區域 所構成《此種區域幾乎不包含〇SF核,因此,與包含〇sf 區域之情形相比,可更確實地使RIE缺陷消失。 又,即便於包含OSF區域之情形時(例如〇SF區域與 Nv區域混合)’ #可藉由急速熱處理而使⑽核消失,而 成為於表層中不存在尺1£缺陷者。 其次’說明可製造如上所述之本發明的退火晶圓之本 發明的退火晶圓的製造方法。 *如^ 2圖所示,於本發明中,首先,控制提拉速度而 。月矽單明# ’該矽單晶棒是由整個面為〇sf區域、整個 面為OSF區域之外侧的N區域、或者該等區域混合而成之 區域所構成。其次’自該晶棒切割出石夕單晶晶圓。所獲得 曰圓成為由整個面為〇SF區域、或整個面為區域 曰卜側的N區域、或者該等區域混合而成之區域所構成的 晶圓^繼而,以高於13〇〇t且為14崎以下之溫度,對該 發單BB Ba圓實施丨〜6G秒的急速熱處理而製造退火晶圓。 藉由如上所述的步驟,使RIE缺陷消失於距晶圓表面 至少1 μιη之深度範圍内。 再者培育的石夕單晶棒的直徑等並無特別限定例如 可5又為150 〜飞斗社 爪或其以上的直程,且可配合用途 而培育成所期望的大小。
又,關於培育㈣單晶棒的缺陷區域,如上所述,培IS 27 201107544 育為如下之矽單晶棒即可,該矽單晶棒是由整個面為〇SF 區域、整個面為OSF區域之外側的IS[區域、或者該等區域 混合而成之區域所構成。即便於包含OSF區域之情形時, 亦可藉由後續進行之高溫的RTP處理而使〇SF核消失,從 而可製造在距晶圓表面為充分深度之區域内不存在RIE缺 陷之退火晶圓。進而’若培育包含Nv區域者,則在防止 TDDB特性之良品率下降方面尤其有效。 首先,說明可實施本發明的製造方法之單晶提拉裝 置。於第3圖中表示單晶提拉裝置3〇。該單晶提拉裝置3〇 是具備下述而構成:提拉室31、設置於提拉室31中之掛 網32、配置於堆禍32周圍之加熱器34、使坩堝32旋轉之 坩堝保持軸33及其旋轉機構(未圖示)、保持矽之種結晶 之晶種夾頭41、提拉晶種夾頭41之鋼絲39、以及旋轉或 捲繞鋼絲39之捲繞機構(未圖示)。於掛禍32中,在收容 其内側之梦溶液(彿液)38之侧設置有石英坩堝,在其外 側設置有石墨坩堝。又,於加熱器34之外側周圍配置^隔 熱材35。 又’亦可配合製造條件,如第3圖般設置環狀之石墨 筒(整流筒)36’或於結晶之固液界自37㈣周設置環狀 之外側隔熱材(未圖示)。進而’亦可噴射冷卻氣體,或設 置阻斷輻射熱以冷卻單晶之筒狀的冷卻裝置。 又’可使用所謂的MCZ法,亦,认坦“ ^ 亦即’於提拉室31之水 平 方 方向的外側,設置未圖示之磁鐵,抖功—%, 项對矽熔液38施加水平 向或垂直方向之磁場’藉此抑制炫潘 Ί丨別琢及之對流,從而實現 28 201107544 單晶之穩定成長。 該等裝置之各部分,·例如可設為與先前相同者。 以下,說明藉由上述單晶提拉裝置30來培育單晶的方 法的一例。 首先’於坩堝32内,將矽之高純度多結晶原料加熱至 溶點(約142〇°C)以上而使之溶解。其次,藉由捲開鋼絲 39而使種結晶的前端接觸或浸潰於矽熔液38的表面約中 心部。其後,使㈣保持軸33朝適當之方向旋轉,並且一 面使鋼絲39旋轉-面進行捲繞’將種結晶^以提拉,藉此 開始培育矽單晶棒4〇。 9 其後,藉由適當地調整提拉速度與溫度,獲得約呈圓 柱狀之矽單晶40。 在有效地控制該所期望之提拉速度(成長速度)方面, 例如是一面改變提拉速度、一面培育晶棒,並進行調查提 拉速度與缺陷區域之關係的預備試驗其後基於該關係, 而可再次在主試驗中控制提拉速度以製造可獲得所期望之 缺陷區域的矽單晶棒。 以下’說明上述預備試驗以及主試驗。 於預備試驗中,當提拉矽單晶棒時,將成長速度控制 於0.7 mm/min至〇.4 mm/min之範圍内,以使得該成長速 度自、结晶頭部朝尾部逐漸變小。製作使結晶的氧濃度為 6X10 7〜7χ1〇Π atoms/cm3 ( JEIDA)的單晶。 將提拉後之單晶棒,沿結晶軸方向縱向切斷,而製作 複數個板狀塊體。 29 201107544 將一個該板狀塊體,沿結晶軸方向以1〇 cmi長度為 單位而切斷,於晶圓熱處理爐中,以65〇。(:在氮氣氛^進 行2小時之熱處理,其後升溫至8〇〇〇c為止,並保持*小 時之後,切換至氧氣氛中並升溫至1〇〇(rc為止,保持Μ 小時之後,冷卻並取出。 其後,拍攝X射線構形學影像,其後,藉由SEMilab 公司製之WT-8 5而製成晶圓壽命之圖解。 第二個板狀塊體,則於濕潤氧氣氛中以〗i 00β(:進行】 小時之OSF熱處理之後,進行射哥蝕刻(secc〇 etehing) 並確認OSF的分布狀況。 基於上述見解,而劃定了 V-Rich區域、〇SF區域、Nv 區域、Ni區域、以及I-Rich區域。將該預備試驗所獲得之 矽單晶棒的成長速度與各缺陷分布表示於第4圖。 以下’表示提拉後之單晶的各邊界的成長速度之一例。 V-Rich/OSF 區域邊界:0.591 mm/min OSF 消失邊界:0.581 mm/min
Nv/Ni 區域邊界:0.520 mm/min Ni/1-Rich 區域邊界:0.503 mm/min 此處’作為主試驗’繁於上述成長速度與缺陷分布之 關係,使用與確定缺陷區域之構造相同的HZ構造,以具 有所期望之缺陷區域的方式,重新控制提拉速度並培育妙 早晶棒40。 例如’於第4圖之情形時,若一面將提拉速度v控制 為0.5 86 mm/min , —面培育矽單晶,並沿直徑方向進行切 30 201107544 且其外周部為Nv 以下稱為OSF + 割,則可獲得於晶圓中心部存在〇SF區域 區域之OSF區域與Nv區域的混合晶圓( Νν晶圓)。 又,若一面將提拉速度v控制A 〇515mm/min,一面 培育碎單晶’ i沿直徑方向進行切割,則可獲得於晶圓中 心部存在Nv區域且^其外周部存在Ni區域之Nv區域與
Ni區域的混合晶圓(以下稱為Ni晶圓)。 虽然,並不限定於該等缺陷區域,可調整提拉速度, 進而調整HZ構造等,而培育出在直徑方向上具有所期望 之缺陷區域的矽單晶棒。 又,培育的矽單晶棒的氧濃度亦並無特別限定,例如, *T培月出 3 有 4x10 以上且為 9xi〇17at〇ms/cm3 (jeida) 以下濃度的氧。 藉由設為4x10丨7 atoms/cm3 ( JEIDA)以上,可更有效 地防止晶圓強度之下降。 又’藉由设為9x10丨7 atoms/cm3 ( JEIDA)以下,可防 止原生缺陷或原生氧析出物之尺寸變得過大,於急速熱處 理之條件下’不再必須過度地高溫化/長時間化,從而對於 工業生產有利。又’若氧濃度高,則過飽和度高,因此, 於元件步驟熱處理中,會藉由氧再次析出而成之BMD而形 成RIE缺陷’但此時可易於使未產生RIE缺陷之〇Ζ層的 寬度較元件動作區域更深。 又’可根據目的而摻雜氮。於摻雜氮之情形時,例如, 可換雜ΐχίο丨丨〜ΐχίο15 atoms/cm3濃度的氮。如此,可提高 31 201107544 晶圓強度,且可促進基體部之BMD的形成。 進而,例如可摻雜1X1〜X1〜濃度的 碳於凡件步驟時之熱處理為低溫長時間(例如400〜600 又 Ο之情形時,可抑制熱處理中產生之氧施體的形成。 可促進基體部之BMd的形成。 藉此,培育出具有所期望的缺陷區域之石夕單晶棒使 用急速加熱/急速冷卻裝置,對自上切單晶棒切割出的石夕 單晶晶圓實施急速熱處理。於第5圖中表示急速加熱/急速 冷卻裝置的一例。 該急速加熱/急速冷卻裝置12具有由石英構成之腔室 13’從而可於該腔室13内對料晶晶圓21進行急速熱處 藉由以自上下左右圍繞腔冑13之方式而配置之加熱燈 14 (例如i素燈)進行加熱1加熱燈14,可控制分別獨 立地供給之電力。 於氣體之排氣侧,裝備有自動擋門15,其封鎖外氣。 自動擋Π 15,設置有構成為可藉由間目而開閉之未圖示之 晶圓插入口》又,於自動擋門15中設置有氣體排氣口 2〇, 從而可調整爐内氣氛。 而且,矽單晶晶圓21,係配置於石英托盤16上所形 成之三點支持部17上》於托盤16的氣體導入口側,設置 有石英製之緩衝器18,從而可防止氧化性氣體或氮化性氣 體、Ar氣體等之導入氣體直接撞擊矽單晶晶圓21。 又,於腔室13中設置有未圖示之溫度測定用特殊窗, 可藉由設置於腔室13的外部的高溫計19,經由該特殊窗 32 201107544 而測定矽單晶晶圓2 1的溫度。 者 又,·急速加熱/急速冷卻裝置 12亦可使用與先前相同 使用如上所述之急逮加熱/急速冷卻裝置,對石夕單晶晶 圓實施急速熱處理,但此時,由於在&氣體或氫氣等之非 氧化性/非氮化性氣體氣氛、或者N2氣體、NH3氣體等之氮 化性氣體氣氛、或該等之混合氣體氣氛中進行急速孰處 理’故而於RTP處理中,Va注入至基體,並被;東結。因此, 於晶圓出貨階段未形成有BMD,但於元件熱處理中,表層 確保無RIE缺陷之DZ層’於基體中更多地獲得bmd,從 而可提供去疵能力高之晶圓。 又,若於包含N2或NH3氣體等之氮化性氣體氣氛之氣 體中進行RTP處理,則於RTP處理中’ N原子被導入至晶 圓中,因此,亦有提高晶圓強度之優點。 相反地’若於氧氣氣氛中進行RTP處理,則I被注入 並珠結’因此’可抑制在元件步驟的熱處理中產生之bMD 的形成》 該等配合用途而設為適當之氣體氣氛即可。 作為此時之熱處理條件’只要進行急速加熱,以高於 1300 C且為l4〇〇°c以下之溫度進行1〜60秒之熱處理,並 急速冷卻即可,例如,玎以5〇°C /秒之升溫速度進行升溫, 於進行上述熱處理之後,以5 (TC /秒之降溫速度進行降溫。 該升溫速度、降溫速度$適當地設定。 熱處理時間為1〜6〇秒即可,但例如於包含OSF區域. L ^ 1 33 201107544 之晶圓(整個〇SF、〇SF區域與Nv區域之混合、〇sf區 .域與N區域之混合)之情形時,若進行10〜60秒之熱處理 則尤佳,可根據矽單晶晶圓21中之〇SF核之尺寸的大小 等,於上述範圍内適當地進行調整。例如,若〇SF核之尺 寸原本即較大,則將保持時間設定得較長即可。可根據滑 動移位之產生、成本方面、以及防止由向外擴散?丨起之氧 濃度之下降方面’而設定適當之熱處理時間。 相反地,當對不包含OSF區域且晶圓整個面由N區域 構成之晶圓進行急速熱處理時,由於無需使〇SF核消失, 故而熱處理時間亦以進行較短時間(i〜6〇秒)的熱處理 即可,可根據存在於N區域,尤其係存在於Nvg域中之 原生氧析出物的尺寸而設定保持時間。即便於該情形時, 亦了根據滑動移位之產生、成本方面、防止由向外擴散引 起之氧濃度之下降方面,而設定適當之熱處理時間。 藉由實施如上所述之急速熱處理,可製造在距晶圓表 面至少1 μπι之深度範圍内使RIE缺陷消失之退火晶圓1, 且於形成STI之槽時,亦不會形成小丘。進而,藉由對急 速熱處理之熱處理時間進行調整等,可形成在5 μηι以上之 深度範圍内均無RIE缺陷之區域。 . 又’ TDDB特性之良品率優異,且可使由自表面向外 擴散而引起之氧濃度下降之區域僅止於距晶圓表面3 μιη 以内’或者2 μιη以内或1 μιη以内,因此,只要根據需要, 藉由研磨等而除去該極薄之表層,便可簡單地獲得晶圓表 層之強度未下降的晶圓。可考慮無RIE缺陷之區域而進行
L 34 201107544 上述表層的研磨等。因此,當製作元件時,可耐受sti的 底部產生之應力’從而可抑制滑動移位之產生。 繼而,可纟用藉由如上所述之本發明的退火晶圓的製 造方法而製造的退火晶圓,製造例如CCD或CM〇s影像感 測器等之攝影用元件。如STI所代表,使用本發明的晶圓 作為需要以乾式蝕刻進行蝕刻之步驟的元件之材料藉 此’可防止在蝕刻中,由於與氧相關之缺陷或氧析出物而 形成小丘’從而可達成均勻的蝕刻。 以下,表不實施例及比較例而更具體地說明本發明, 但本發明並不限定於該等實施例及比較例。 (實施例1〜6、比較例1〜8 ) 使用第3圖的單晶提拉裝置,施加橫向磁場,藉由Mcz 法而培育出各種缺陷區域之矽單晶棒(直徑為12吋(3〇〇 mm) ’方位<100>,導電型為p型)’對於自該矽單晶棒切 割出的矽單晶晶圓’使用第5圖的急速加熱/急速冷卻裝置 (此處為AMAT公司製之VANTAGE ),於Ar氣體氣氛中, 以50 C /秒之升溫速度自室溫起急速升溫,於12〇〇〜135〇 C的最向溫度保持1〜10秒之後,以50°C /秒之降溫速度進 行急速冷卻。 再者’在與矽單晶棒的成長速度以及缺陷區域之關係 相關的預備試驗中’可獲得與第4圖相同之關係,基於該 關係,培官ψ B ‘ i 月出具有主試驗中所期望的缺陷區域之晶棒。 各例之條件如下所述。於實施例1〜6中,實施本發明 之退火晶圓的製造方法。 35 201107544 (實旌•例 1) ( 〇SF+Nv)
、RTP處理溫度:1320°C 知:拉逮度:0.5 85 mm/min RTP保持時間:10秒 (實施例 2) ( 〇SF+Nv)
、RTP處理溫度:1350°C 提拉速度:0.585 mm/min RTP保持時間:10秒 (實施例 3) (Nv+Ni)
、RTP處理溫度:1320°C 提拍速度:〇.51〇 mm/min RTP保持時間:10秒 (實施例 4) ( Nv+ Ni) k拉速度:0.5 1 〇 mm/min、RTP 處理溫度:1350°C RTP保持時間:1〇秒 (實施例 5 ) ( Nv+ Ni ) k 拉速度:0510 mm/min、RTP 處理溫度:1320〇C RTP保持時間:1秒 (實施例 6) ( Nv+ Ni) ^ 拉速度:0.510 mm/min、RTP 處理溫度:1320°C RTP保持時間:5秒 (比較例 1 ) ( 〇SF+ Nv ) 長:拉速度·· 0.585 mm/min、無RTP處理 (比較例 2) ( 〇SF+Nv) 提拉速度:0.585 mm/min、RTP處理溫度:i250°C RTP保持時間:10秒 (比較例 3) ( 〇SF+Nv) 36 201107544 提拉速度:0.585 mm/min、RTP處理溫度:1270°C RTP保持時間:10秒 (比較例 4 ) ( 〇SF+ Nv) 提拉速度:0.585 mm/min、RTP處理溫度:1290°C RTP保持時間:1〇秒 (比較例 5 ) ( Nv + Ni ) k拉速度:0.510 mm/min、無RTP處理 (比較例 6 ) ( Nv + Ni ) 提拉速度:0.5 l〇mm/min、RTP處理溫度:1250°C RTP保持時間:1 〇秒 (比較例 7) ( Nv+ Ni) 提拉速度:0.510 mm/min、RTP處理溫度:1270°C RTP保持時間:10秒 (比較例 8) ( Nv+ Ni)
提拉速度:0·5 10 mm/min、RTP處理溫度:1290°C RTP保持時間:丨〇秒. RTP處理結束之後,當於400〇c左右取出晶圓時會 形成極薄的氧化膜,因此,其後,分別將晶圓浸潰於5%之 HF,並以RTP處理除去形成於表面之氧化膜之後,製成將 表面拋光1 μιη左右而成的樣本各3塊。 對於第一塊樣本,於濕潤氧氣氛中,以11 進行 小時之OSF熱處理之|,進行射哥_,藉&顯微鏡^ OSF評價。 订 對於第二塊樣本 使用磁控管RIE裝置 APPlied [ 37 201107544
Materials公司製之Centura )進行#刻。其後,利用雷射散 射方式之異物檢查裝置(KLA-Tencor公司製之SP1 )計測 蝕刻後之小丘。又,使用電子顯微鏡計測小丘的個數,並 算出缺陷密度。 關於第三塊樣本,對作為氧化膜耐壓特性之TDDB特 性進行評價。用於評價之MOS構造係閘極氧化膜厚度:25 nm,電極面積:4 mm2,a、yS、γ模式之判定基準分別 為初始崩潰,小於5C/cm2,為5C/cm2以上。 表1中表示各樣本的OSF密度、由RIE法檢測出的缺 陷密度與TDDB的7模式之良品率測定結果。於實施例1 〜6中,可獲得本發明的退火晶圓。 【表1】 缺陷區域 RTP處理 溫度(°C) RTP保持 時間(秒) OSF (個/cm2) RIE缺陷 密度 (個/cm2) TDDB γ模式良 品率(%) 比較例1 OSF+Nv 無 - 63 139 48 比較例2 1250 10 25 141 41 比較例3 1270 10 15 83 45 比較例4 1290 10 0 49 52 實施例1 1320 10 0 0 80 實施例2 1350 10 0 0 93 比較例5 Nv+Ni 無 - 0 210 92 比較例6 1250 10 0 191 53 比較例7 1270 10 0 177 60 比較例8 1290 10 0 62 73 實施例3 1320 10 0 0 93 實施例4 1350 10 0 0 97 實施例5 1320 1 0 0 86 實施例6 1320 5 0 0 90 由表1可明確得知,對於OSF + Nv晶圓而言,RTP處 38 201107544 理後之OSF密度,會隨著RTP溫度變高而急遽減少,於 1290°C時,OSF完全消失。已知RTP溫度越高,則RIE缺 陷亦越少,但與OSF相比,RIE缺陷的減少較為緩慢,尤 其於1270°C以下之溫度區域中,RIE缺陷幾乎不會消失。 若RTP溫度達到1290度以上,則RIE缺陷急遽減少,當 以高於1300°C之溫度進行RTP處理時,該RIE缺陷完全消 失。直至RTP溫度達到1290°C為止,TDDB之良品率幾乎 未見有改善,但當RTP溫度為使RIE缺陷完全消失之1320 °C以上時,上述TDDB之良品率急遽恢復。 另一方面,於Nv + Ni晶圓之情形時,於任一 RTP溫 度均未產生0SF。於該情形時,RIE缺陷亦隨著RTP溫度 變高而緩慢地減少,在1320°C之RTP處理中,於1秒〜10 秒的急速熱處理的任一情形時,上述RIE缺陷均完全消 失,同時,TDDB之良品率亦恢復至80%以上。 此處,於未實施RTP處理(比較例5 )之情形時,儘 管RIE缺陷高達210個/cm2,但TDDB之良品率升高至92°/〇。 關於其原因,一般認為是因為雖然RIE缺陷之密度 大,但缺陷尺寸小,或者尚未成為使TDDB特性惡化之形 態的氧析出物。 根據典型的核形成理論,已知熱處理溫度之臨界尺寸 以上的析出物會成長而不會消失,臨界尺寸以下之析出物 會消失。 存在於Nv區域中之原生氧析出物即RIE缺陷的尺 寸,大於1290°C之臨界尺寸,因此,當以1300°C以下的溫ί Sj 39 201107544 2仃RTP時’析出物會成長。或者,在Ar氣氛之RTP 中a ,主入至基體中並被凌結溫度越高則其濃度 因此#由以RTP處理來使缺陷消失或縮小的效果 、Va注。入’培育出使TDDB特性下降之缺㉜一般認為, ;〇C以下時’後者的影響大於前者的影響,因此TDDB 特性下降’·當溫度高於13〇(rc時,前者的影響大於後者的 影響,因此TDDB特性得到改善。 又’已知對於TDDB特性而言,纟RTp處理溫度均為 测。c以下U匕較例ν8)之情形中,若以12贼之RTp 處理使TDDB特性之7模式的良品率暫時下降,則其後, 尤其於0SF+Nv晶圓的情形時’於任一情形中該良品率 仍舊下降而幾乎不恢復。 與包含原生缺陷亦即⑽核的〇SF+Nv晶圓相比,
Nv+Ni 晶圓於 1290°Γ 矣 + **& > * ^ 四仏表現出較向之良品率,一般認為其原 因在於,在Nv+Ni晶圓中不存在原生缺陷,僅存在原生氧 析出物,因此,TDDB特性於更低的溫度時恢復。 然而,已知以129〇t進行RTP處理時之TDDB特性之 r模式良品率4 73%,為使該良品率完全恢復則必須以 高於1300°c之溫度進行RTP處理。 另一方面,已知當以高於130(rc之溫度進行RTP處理 時(實施例1〜6)’TDDB特性之7模式良品率達到8〇%以 上’其已充分地恢復^ RIE缺陷亦消失。 關於RTP保持時間,於〇SF + Nv晶圓之情形時,若以 1320°c保持10秒,則r模式良品率達到80%。如此為更 201107544 確實地獲得充分的氧化媒耐μ,較佳為以高力130(rc之溫 度保持10秒以上。另一方面,於Nv + Ni晶圓之情形時, 即便以1320 c保持1秒,r模式良品率亦為86%,已獲得 足夠向之良〇〇率其原因在於:如上所述,由於並未包含 OSF區域’故而〇SF核原本並不存在於晶圓基體内因此, 僅將存在於N區域’尤其是存在於nv區域中之原生氧析 出物予以溶解即可。 (實施例7〜9、參考例1 ) 基於第4圖所示之矽單晶棒的成長速度以及缺陷區域 之關係’準備〇SF + Nv晶圓與Nv + Ni晶圓各6塊,使用 第5圖之急速加熱/急速冷卻裝置(此處為amat公司製之 VANTAGE) ’於Ar氣體氣氛中,以50°C /秒之升溫速度自 室溫起急速升溫’於132〇。〇:之最高溫度保持1〇秒之後, 以50。(: /秒之降溫速度急速冷卻。 當RTP處理結束之後,於4〇〇〇c左右取出晶圓時,會 形成極薄的氧化膜,因此,其後,將該晶圓浸潰於5°/〇之 ’並以RTP處理除去形成於表面之氧化膜。 其後’將3塊OSF+Nv晶圓之表面拋光5 μιη,並設 為樣本-1 (實施例7)。 將剩餘之3塊OSF+Nv晶圓之表面拋光20 μηι,並設 為樣本-2 (參考例1 )。 將3塊Nv + Ni晶圓之表面拋光5 μιη,並設為樣本-3 (實施例8 )。 201107544 將剩餘之3塊Nv+Ni晶圓夕志、 搂士 /1,^ 圓之表面拋光20 μπι,並設為 樣本-4 (實施例9)。 關於樣本-1至樣本_4之各 個樣本,對於第—塊樣本, :濕潤氧氣氛中,以丨丨〇〇。 ^ 進仃1小時之OSF熱處理之 行射哥钱刻,藉由顯微鏡進行OSF評價。 對於第_塊樣本,使用磁控管㈣裝置(編以d
Materials公司製之㈤叫進行㈣。其後,利用雷射散 弋之異物檢查裝置(KLA-Tencor公司製之SP1 )計測 蝕刻後之小丘。又’使用電子顯微鏡計測小丘的個數,並 算出缺陷密度。 對於第三塊樣本,對於氧化膜耐壓特性亦即tddb特 眭進行评價。用於評價之M〇s構造為閘極氧化膜厚度:25 nm’電極面積:4醜2’《、点、r模式之判定基準分別 為初始崩溃’小於5 C/cm2,為5 c/cm2以上。 表2中表示各樣本的〇SF密度、由RIE法檢測出的缺 陷密度與TDDB的7模式之良品率測定結果。於實施例7 〜9中,可獲得本發明的退火晶圓。 【表2】 缺陷區域 RTP處 理溫度 (°C) RTP 後 之拋光 4( ytzm) OSF (個 /cm2) RIE缺陷 密度(個 /cm2) TDDBy 模式良 品率(%) 實施例7 OSF+Νν 1320 5 0 0 81 參考例1 1320 20 0 70 58 實施例8 實施例9 Nv+Ni 1320 5 0 0 96 1320 20 0 0 99 — i結果可明確得知,於使用〇SF + Nv晶圓之情形時, 42 201107544 在RTP之後將表面拋光5 μιη之實施例7中,RIE缺陷完全 消失’ TDDB之良品率亦良好。另一方面,於將表面拋光 2〇 μιη之參考例1中,在表面上出現rIE缺陷,tddB之 良品率亦下降至58%。 因此,已知當以高於1300°C之溫度對OSF + Νν晶圓進 行RTP ( 10秒)時’可使距表面至少5 μιη之區域的RIE 缺陷消失。 再者,於參考例1之情形時,認為其雖然如實施例7 般’ RIE缺陷並不存在於距表面至少5 pm之深度中,但是 於距表面20 μπι之深度中,急速熱處理的熱處理時間不 足’無法充分地使RIE缺陷消失。只要考慮無缺陷區域所 需之區域深度、與急速熱處理的熱處理時間等,而設定適 當之條件即可。 另一方面,已知於對Nv + Ni晶圓進行RTP處理之情 形時,即便將表面拋光達20 μπι時,RIE缺陷亦不會出現 在表面上’因此,於晶圓整個面由Ν區域構成之晶圓之情 形時,藉由以高於1300°C之溫度進行rtp處理,即便熱處 理時間為10秒,亦可於整個晶圓深度方向(至少自表面至 2〇 μπι之深度)内使rIE缺陷消失。 (實施例10、比較例9 ) 基於第4圖所示之矽單晶棒的成長速度以及缺陷區域 之關係’準備4塊Nv + Ni晶圓,將2塊晶圓投入至Ar氣 氛之700°C之通常的縱型爐中,其後以5°c /min之升溫逮度 升溫至1200°C為止,以丨2〇〇。(:保持1小時之後,以3°C/mini s】 43 201107544 之降溫速度降溫至700。(:為止,繼而自爐中取出晶圓,此 時,會形成極薄的氧化膜,因此,其後將晶圓浸潰於5%之 HF中,以熱處理除去形成於表面之氧化膜之後,設為樣本 (比較例9 )。 對於另外2塊晶圓,使用市售之急速加熱/急速冷卻裝 置(AMAT公司製之VANTAGE ),於Ar氣體氣氛中以 50 C /秒之升溫速度自室溫起急速升溫,以丨32〇艺保持i 〇 秒之後’以50°C /秒之降溫速度急速冷卻。
於RTP處理結束之後,當於4〇〇〇c左右取出晶圓時, 會形成極薄的氧化膜,因此,其後將晶圓浸潰於5%之HF 中,以RTP處理除去形成於表面之氧化膜之後,設為樣本 (實施例10 )。 對於各樣本的第一塊進行TDDB特性,對於第二塊, 使用SIMS測定氧之深度方向分布。 表3係TDDB評價結果,第6圖係氧濃度輪廓。 【表3, 缺陷區域 熱處理裝置 熱處理 TDDBy^X 良品率(%) 比較例9 Nv+Ni 縱型爐 1200°C、lh 100 實施例10 急速加熱/急 速冷卻裝置 1320 °C ' 10 秒 Ίόό~ TDDB之r模式良品率於任一個情形時均為1 〇〇%,其 良好。 另一方面’對氧濃度之深度方向分布進行比較,如第 6圖所示’於實施例中,表層之氧濃度下降之區域僅為 201107544 1 μιη或僅2 μπι之深度程度,而且,其下降量亦極少。此 種晶圓之強度下降,係可忽視之程度。進而,已知在距表 層超過1 μηι或2 μηι之較深的位置,氧濃度完全均勻。進 而:於進行高溫之RTP處理之情形時,氧濃度之下降區域 會稍微擴大’但由於處理時間極短,故而最大亦僅為3叫 左右因此,於RTP處理之後,若稍微對表面進行拋光, 則可完全除去表層之氧濃度下降部分從而可在深度方向 上獲得完全均勻的氧濃度輪廓。如此,可不過分耗費成本 且4易地獲得TDDB特性優異’且氧漠度不會下降之高品 質的退火晶圓。 相對於此,在比較例9的經以縱型爐進行熱處理之退 火曰B圓,其氧濃度在距表面2〇 μιη之範圍内大幅度地下 降’導致該區域中強度下降。 可於熱處理之後藉由拋光而除去氧濃度下降區域,但 必須拋光20 μιη以上,故而會影響生產性,進而導致製造 成本的大幅度上升。 如上所詳述,本發明之退火晶圓具有品質極優異之無 缺陷區域,於該無缺陷區域中,距表層至少1μηι以上尤 其5 μιη以上(即便除去丨〜3 μηι之氧濃度下降區域,仍有 2〜4 μιη之深度)不存在原生缺陷亦即〇SF核或者原生 氧析出物或RIE缺陷。因此,不僅氧化膜之長期可靠性亦 即TDDB特性良好(而且良品率為8〇%以上),而且在元件 步驟中,當使用乾式蝕刻裝置,並利用氧化矽與矽之蝕刻 速率之差(矽之蝕刻速率快於氧化矽之蝕刻速率)進行槽 45 201107544 加工時,由於不存在與氧相關之缺陷或析出物,故而不會 形成以該等為頂點之小丘,可均勻地進行蝕刻。 因此’可進行均勻且優質之槽加工。 進而,由於表層之氧濃度下降為小至可忽視之程度(深 度為1 3 μηι以内)、或可完全忽視,故而形成元件之晶圓 表層的強度基本上不會下降。或者,只要稍微進行研磨, 便可除去強度下降區域。因此,有如下效果:彳防止因藉 由形成元件構造而產生之應力導致產生滑動移位。 進而,若使用以高於1300。〇之溫度進行RTp處理的方 法,則不僅可使原生缺陷、原生氧析出物或rie缺消失, 而且藉由適當地選擇RTP處理時之氣氛,可促進或抑制在 元件步驟的熱處理中產生之BMD密度。 再者,本發明並不限定於上述實施形態。上述實施形 態為例不,具有實質上與本發明之申請專利範圍所揭示之 技術思想相同的構成,且發揮同樣的作用效果者,均包含 於本本發明的技術範圍。 【圖式簡單說明】 第1圖係表示本發明的退火晶圓的一例之概略圖。 第2圖係表示本發明的退火晶圓的製造方法的步驟的 一例之說明圖》 第3圖係表示單晶提拉裝置的一例之概略圖。 第4圖係表示由預備試驗所產生的石夕單晶棒的成長速 46 201107544 度與各缺陷分布的關係之說明圖。 第5圖係表示急速加熱/急速冷卻装置的一例之概略 圖》 第6圖係表示實施例10、比較例”的氧濃度輪廓之 圖表。 第7圖係表示以CZ法培育而成的矽單晶棒的缺陷區 域與提拉速度之間的關係之說明圖。 第8圖係表示自碎早晶棒切割出來的石夕單晶晶圓的面 内缺陷分布之說明圖;第8( a)圖係整個面為Νν區域之 情形、第8 ( b )圖係晶圓中心部為Νν區域且外周部為犯 區域之情形、第8(c)圖係整個面為Ni區域之情形。 第9圖係表示使用RIE法之結晶缺陷的評價方法的概 略之說明圖;第9 (a)圖係蝕刻前形成有氧析出物之矽晶 圓、第9 (b)圖係蝕刻後由於氧析出物而形成有小丘之= 晶圓。 第10圖係表示STI的一例之概略圖。 第11圖係表示矽單晶的提拉速度V、對自提拉而杏的 矽單晶所獲得的矽單晶晶圓進行RTP處理時之溫度、以及 對RTP處理後之晶圓的TDDB特性進行評價所得的結果的 關係之說明圖。 47 201107544 【主要元件符號說明】 1 退火晶圓 12急速加熱/急速冷卻裝置 13腔室 14加熱燈 15自動擋門 16石英托盤 17三點支持部 18緩衝器 19高溫計 20氣體排氣口 21矽單晶晶圓 30單晶提拉裝置 31提拉室 32坩堝 33坩堝保持軸 34加熱器 35隔熱材 36石墨筒(整流筒) 37固液界面 3 8矽熔液 39鋼絲 40矽單晶棒 41晶種夹頭 101 矽晶圓
102 BMD 103 小丘 104 STI 104-1淺槽 104-2 Si02 105 N-通道MOS電晶體 106 P-通道MOS電晶體 48

Claims (1)

  1. 201107544 七、申請專利範圍: 1. 一種退火晶圓,其係對自矽單晶棒切割出來的矽單晶 晶圓實施急速熱處理而成的退火晶圓,上述矽單晶棒是藉 由柴可斯基法培育而成,且由整個面為OSF區域或整個 面為OSF區域之外側的N區域、或者該等區域混合而成之 區域所構成,上述退火晶圓的特徵在於: 距晶圓表面至少1 μπι的深度範圍内不存在尺汨缺陷, TDDB特性的良品率為8〇%以上’且藉由表面的向外擴散 而導致氧濃度下降之區域的深度,為距晶圓表面3 pm以 内0 2.如申請專利範圍第1項所述的退火晶圓,其中上述退 火晶圓的氧濃度,在距晶圓表面超過3 μιΠ2較深區域中呈 均勻。 3. 如申請專利範圍第1項所述的退火晶圓,其中要實施 上述急速熱處理的矽單晶晶圓,.係自下述矽單晶棒切割出 來’該石夕單晶棒是由:整個面為Νν之區域、整個面為Μ 之區域、該等區域混合而成之區域、OSF區域與Nv區域混 合而成之區域中的任一個區域所構成。 4. 如申請專利範圍第2項所述的退火晶圓,其中要實施 上述急逮熱處理的石夕單晶晶圓,係、自下述梦單晶棒切割出 49 201107544 來,該矽單晶棒是由:整個面為1^之區域、整個面為Ni .之區域、該等區域混合而成之區域、〇SF區域與Nv區域混 合而成之區域中的任一個區域所構成。 5. 如申蜎專利範圍第1至4項中任一項所述的退火晶 圓,其中 距上述晶圓表面至少5 μιη的深度範圍内不存在rie 缺陷。 6. 如申凊專利範圍第1至4項中任一項所述的退火晶 圓,其中 藉由上述表面的向外擴散而導致氧濃度下降之區域的 深度’為距晶圓表面2 μπι以内。 7. 如申請專利範圍第5項所述的退火晶圓,其中 藉由上述表面的向外擴散而導致氧濃度下降之區域的 深度’為距晶圓表面2 §um以内。 8*如申請專利範圍第6項所述的退火晶圓,其中 上述退火晶圓的氧濃度在距晶圓表面超過2 μπι之較 深區域中呈均勻。 9.如申請專利範園第7項所述的退火晶圓,其中 上述退火晶圓的氧濃度在距晶圓表面超過2 μιη之較 50 201107544 深區域中呈均勻β 10· -種退火晶圓的製造方法,先藉由柴可斯基法來培育 夕單曰曰棒,然後對自該矽單晶棒切割出來的矽單晶晶圓實 施急速熱處理,上述退火晶圓的製造方法的特徵在於: 於培育上述矽單晶棒時,控制提拉速度以培育出整個 面為OSF區域、或整個面為〇SF區域之外側的N區域或 者該等區域混合而成之區域,並對於自該培育而成的硬單 晶棒切割出來的矽單晶晶圓,使用急速加熱/急速冷卻裝 置,以尚於1300°C且為14〇〇t以下之溫度,實施秒 之急速熱處理,藉此來製造使RIE缺陷消失於距晶圓表面 至少1 μιη的深度範圍内的退火晶圓。 11. 如申請專利範圍第1〇項所述的退火晶圓的製造方法, 其中 自石夕單晶棒切割出要實施上述急速熱處理的矽單晶晶 圓’該矽單晶棒是由:整個面為Νν之區域 '或整個面為 Ni之區域、或者該等區域混合而成之區域所構成。 12. 如申請專利範圍第項所述的退火晶圓的製造方法, 其中 自石夕單晶棒切割出要實施上述急速熱處理的矽單晶晶 圓’然後實施1 〇〜60秒之上述急速熱處理,該矽單晶棒是 由:整個面為OSF區域、OSF區域與Nv區域混合而成之 201107544 區域、OSF區域與N區域混合而成之區域中的任一個區域 所構成。 13. 如申請專利範圍第1〇項所述的退火晶圓的製造方法, 其中 藉由實施上述急速熱處理’使RIE缺陷消失於距晶圓 表面至少5μηι的深度範圍内。 14. 如申請專利範圍第u項所述的退火晶圓的製造方法, 其中 藉由實施上述急速熱處理,使RIE缺陷消失於距晶圓 表面至少5μιη的深度範圍内。 15·如申請專利範圍第12項所述的退火晶圓的製造方法, 其中 藉由實施上述急速熱處理,使RIE缺陷消失於距晶圓 表面至少5 μιη的深度範圍内。 16. 如申請專利範圍第1〇至15項中任一項所述的退火晶 圓的製造方法,其中 將上述製造的退火晶圓,作成其因表面的向外擴散而 導致氧濃度下降之區域的深度為距晶圓表面3 μιη以内。 17. 如申請專利範圍第16項所述的退火晶圓的製造方法,tSi 52 201107544 其中 將上述製造的退火晶圓,作成其因表面的向外擴散而 導致氧濃度下降之區域的深度為距晶圓表面2 μηι以内。 1 8.如申請專利範圍第1 〇項所述的退火晶圓的製造方法, 其中 將實施上述急速熱處理的矽單晶晶圓,作成含有 4><10丨7以上且為9x10丨7 atoms/cm3( JEIDA)以下濃度的氧。 19. 如申請專利範圍第17項所述的退火晶圓的製造方法, 其中 將實施上述急速熱處理的矽單晶晶圓,作成含有 4x10丨7以上且為9x10丨7 atoms/cm3( JEIDA)以下濃度的氧。 20. 如申請專利範圍第1〇項所述的退火晶圓的製造方法, 其中 ^ 將實施上述急速熱處理的矽單晶晶圓,作成含有 ixio丨1〜1x10。atoms/cm3濃度的氣及/或卜1〇丨6〜卜^7 atoms/cm3濃度的破。 21. 如申凊專利範圍帛19項所述的退火晶圓的製造方法, 其中 將實施上述急逮熱處理的石夕單晶晶圓,作成 wo11〜⑻心at_/cm。農度的氮及/或ΐχΐ〇16〜 53 201107544 atoms/cm3濃度的破 22. —種元件的製造方法,其特徵在於: 當使用藉由如申請專利範圍第1〇項 哨所述的退火晶圓 的製造方法製造出來的退火晶圓來製造元件時進行乾式 蝕刻。 23. —種元件的製造方法,其特徵在於: 當使用藉由如申請專利範圍第21項所述的退火晶圓 的製造方法製造出來的退火晶圓來製造元件時,進行乾式 蚀刻β 24. 如申請專利範圍第22項所述的元件的製造方法,其中 將上述元件設為攝影用元件。 25. 如申請專利範圍第23項所述的元件的製造方法,其中 將上述元件設為攝影用元件。 54
TW099108391A 2009-04-13 2010-03-22 An annealing wafer, an annealing wafer, and a method of manufacturing the device TWI553173B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009096671 2009-04-13

Publications (2)

Publication Number Publication Date
TW201107544A true TW201107544A (en) 2011-03-01
TWI553173B TWI553173B (zh) 2016-10-11

Family

ID=42982289

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099108391A TWI553173B (zh) 2009-04-13 2010-03-22 An annealing wafer, an annealing wafer, and a method of manufacturing the device

Country Status (7)

Country Link
US (1) US20120001301A1 (zh)
EP (1) EP2421029A4 (zh)
JP (1) JP5578172B2 (zh)
KR (1) KR101657970B1 (zh)
CN (1) CN102396055B (zh)
TW (1) TWI553173B (zh)
WO (1) WO2010119614A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5572569B2 (ja) * 2011-02-24 2014-08-13 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
KR101829676B1 (ko) * 2011-12-29 2018-02-20 삼성전자주식회사 웨이퍼 열 처리 방법
JP5621791B2 (ja) 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
WO2014078847A1 (en) * 2012-11-19 2014-05-22 Sunedison, Inc. Production of high precipitate density wafers by activation of inactive oxygen precipitate nuclei by heat treatment
JP5976030B2 (ja) * 2014-04-11 2016-08-23 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
CN105742152B (zh) * 2014-12-08 2018-09-07 中芯国际集成电路制造(上海)有限公司 抑制集成无源器件品质因子漂移的方法
JP6044660B2 (ja) * 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
CN107154354B (zh) * 2016-03-03 2020-12-11 上海新昇半导体科技有限公司 晶圆热处理的方法
KR101851604B1 (ko) * 2016-06-30 2018-04-24 에스케이실트론 주식회사 웨이퍼 및 그 제조방법
JP6512184B2 (ja) 2016-07-08 2019-05-15 株式会社Sumco シリコンウェーハの製造方法
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
US10032663B1 (en) * 2017-05-24 2018-07-24 Texas Instruments Incorporated Anneal after trench sidewall implant to reduce defects
JP7057122B2 (ja) * 2017-12-22 2022-04-19 グローバルウェーハズ・ジャパン株式会社 金属汚染評価方法
DE102018203945B4 (de) 2018-03-15 2023-08-10 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
JP7207204B2 (ja) * 2019-07-02 2023-01-18 信越半導体株式会社 炭素ドープシリコン単結晶ウェーハの製造方法
EP4151782B1 (de) 2021-09-16 2024-02-21 Siltronic AG Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium
CN113862791A (zh) * 2021-09-28 2021-12-31 西安奕斯伟材料科技有限公司 一种用于拉制单晶硅棒的拉晶炉

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3518324B2 (ja) 1997-03-27 2004-04-12 信越半導体株式会社 シリコンウエーハの熱処理方法およびシリコンウエーハ
MY135749A (en) 1997-04-09 2008-06-30 Memc Electronic Materials Process for producing low defect density, ideal oxygen precipitating silicon
JP3451955B2 (ja) 1998-08-13 2003-09-29 株式会社豊田中央研究所 結晶欠陥の評価方法及び結晶欠陥評価装置
KR100378184B1 (ko) 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
JP2003224130A (ja) 2002-01-29 2003-08-08 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
JP5052728B2 (ja) * 2002-03-05 2012-10-17 株式会社Sumco シリコン単結晶層の製造方法
JP2003297839A (ja) 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
JP4853027B2 (ja) * 2006-01-17 2012-01-11 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP5151628B2 (ja) 2008-04-02 2013-02-27 信越半導体株式会社 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス

Also Published As

Publication number Publication date
JP5578172B2 (ja) 2014-08-27
WO2010119614A1 (ja) 2010-10-21
CN102396055A (zh) 2012-03-28
KR20120022749A (ko) 2012-03-12
KR101657970B1 (ko) 2016-09-20
CN102396055B (zh) 2014-09-03
JPWO2010119614A1 (ja) 2012-10-22
EP2421029A1 (en) 2012-02-22
EP2421029A4 (en) 2015-01-07
US20120001301A1 (en) 2012-01-05
TWI553173B (zh) 2016-10-11

Similar Documents

Publication Publication Date Title
TW201107544A (en) Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device
TWI399464B (zh) 半導體矽晶圓及其製造方法
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
KR101340003B1 (ko) 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
KR101973017B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 전자 디바이스
TWI548785B (zh) 矽晶圓及其製造方法
KR20060128662A (ko) Igbt 용 실리콘 웨이퍼 및 그 제조 방법
JP6044660B2 (ja) シリコンウェーハの製造方法
KR101020436B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조 방법
TW200845223A (en) Manufacturing method of silicon single crystal wafer
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
KR20100070989A (ko) 어닐링 웨이퍼 및 어닐링 웨이퍼의 제조 방법
US6626994B1 (en) Silicon wafer for epitaxial wafer, epitaxial wafer, and method of manufacture thereof
TW201245516A (en) Method of manufacturing silicon substrate and silicon substrate
TW201426877A (zh) 藉由活化非活性氧沉澱核製造高沉澱密度晶圓
CN103237930A (zh) 制造退火晶片的方法
WO2014057741A1 (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
WO2021002363A1 (ja) 炭素ドープシリコン単結晶ウェーハ及びその製造方法
JP7207204B2 (ja) 炭素ドープシリコン単結晶ウェーハの製造方法
JP2023070019A (ja) シリコンウェーハおよびエピタキシャルシリコンウェーハ
JP5434239B2 (ja) シリコンウェーハの製造方法
KR100385961B1 (ko) 제어된 결함 분포를 갖는 실리콘 웨이퍼 및 그의 제조공정