TW201103252A - Cascode amplifier with protection circuitry - Google Patents

Description

201103252 六、發明說明： 【發明所屬之技術領域】 本發明大體而言係關於電子設備，且更特定言之，係關 於放大器。 【先前技術】 放大器通常用於各種電子器件中以提供信號放大。不同 類型的放大器可用於不同用途。舉例而言，諸如蜂巢式電 活之無線通仏器件可包括用於雙向通信之傳輸器及接收 器。傳輸器可利用驅動器放大器（DA)及功率放大器（PA)， 接收器可利用低雜訊放大器（LNA)，且傳輸器及接收器可 利用可變增益放大器（VGA)。 亞微米互補金屬氧化物半導體（CM〇s)製造製程通常用 於無線器件及其他電子器件中之射頻（RF)電路以便減小成 本且改良整合性D隨著CM〇S器件大小繼續收縮，亞微米 電晶體愈來愈容易受到在大信號擺動條件下的應力影響。 應力可不利地影響藉由此等亞微米電晶體實施之放大器的 可靠性。非常需要具有良好效能及良好可靠性的放大器。 【發明内容】 本文中描述-種具有保護電路之可在亞微米⑽⑽中製 造且具有良好可靠性的疊接放大器。在-例示性設計中， 該放大器包括並行搞接之多個分支，纟中該多個分支包括 至J 一可切換分支。每一 of +71 4Α yV 4- Γ 母了切換分支可在「接通」狀態下 操作以增加放大器之_辦兴七 ,, 輯錢在「_」狀態下操作以減 小總增益。每一可切拖公* h 、 匕括一耦接至一疊接電晶體 147184.doc 201103252 之增益電晶體。該增益電晶體可在接通狀態下放大輸入信 號且提供經放大之信號，且可在關斷狀態下不放大輸入信 號°疊接電晶體可在接通狀態下緩衝經放大之信號且提供 輸出信號。 電感器可輕接於電源電壓與每一分支中之疊接電晶體之 ;及極之間》輸出信號繼而可具有低於及超出供應電壓之電 壓擺動。偏壓電路可接收輸出信號且提供用於每一分支中 之疊接電晶體之偏壓電壓。 對於每一可切換分支而言，可藉由保護電路在接通狀態 以及關斷狀態下將輸出信號之電壓擺動在增益電晶體與疊 接電晶體之間分裂。每一電晶體繼而可在接通狀態與關斷 狀態兩者下觀測到輸出電壓擺動之一分率，此可減小應力 且改良可罪性。在一例示性設計中，可藉由斷開/浮動增 益電B曰體且Ί吏疊接晶體之閉極與源極短接來達成在關斷 狀態下之電壓分裂。可藉由⑴將增益電晶體之源極自接地 電路解搞或（Π)使增益電晶體之閘極短接至接地電路且使 閘極自輸入信號解除連接來斷開增益電晶體。 在下文進一步詳細描述本發明之各種態樣及特徵。 【實施方式】 5可S吾「例示性 尤太 」在本文中用以意謂「充當一實例、例子 或說明」。本文Φ >、+、达r 描述為例示性J之任何設計未必應解 釋為比其他設計較佳或有利。 本文中所&述之具有保護電路之疊接放大器可用於諸如 無線通信器件、蛏嵐4> 坪果式電S舌、個人數位助理（pda)、掌上 147184.doc 201103252 型器件、無線數據機、膝上型電腦、無線電話、廣播接收 t、藍芽器件、消費型電子器件等等之各種電子器件。為 清晰起見，在下文描述疊接放大器用於可為蜂巢式電話或 某其他器件之無線器件中。 圖1展示無線通信器件100之一例示性設計的方塊圖。在 此例示性設計中，無線器件100包括一資料處理器110及一 收發器120 ^收發器120包括支援雙向無線通信之傳輸器 13〇及接收器150。大體而言，無線器件1〇〇可包括用於任 何數目個通信系統及任何數目個頻帶的任何數目個傳輸器 及任何數目個接收器。 在傳輸路徑中，資料處理器110處理待傳輸之資料且將 類比輸出信號提供至傳輸器130。在傳輸器13〇内，類比輸 出信號由放大器（AmP)132放大、由低通濾波器134濾波以 移除由先前數位至類比轉換引起的不合需要的影像、由可 變增益放大器（VGA)136放大，且由增頻轉換器138將其自 基頻增頻轉換至RF。將經增頻轉換之信號用濾波器14〇濾 波以移除由增頻轉換引起的不合需要的影像、用驅動器放 大器（DA)142及功率放大器（PA)144進一步放大、經由雙工 器/開關146導引，且經由天線148進行傳輸。 在接收路徑中，天線148自基地台接收信號且提供所接 收之RF信號，該RF信號經由雙工器/開關146導引且經提供 至接收器150。在接收器150内，所接收之RF信號由低雜訊 放大器（LNA)152放大、由帶通濾波器154濾波，且由降頻 轉換器156將其自RF降頻轉換至基頻。該經降頻轉換之信 I47184.doc 201103252 號由VGA 158放大、由低通濾波器16〇濾波，且由放大器 162放大以獲得類比輸入信號，該類比輸入信號經提供至 資料處理器110。 • 圖1展不實施直接轉換架構之傳輸器130及接收器15〇 , 直接轉換架構將信號在一個級中在RF與基頻之間進行頻率 轉換。傳輸器130及/或接收器15〇亦可實施超外差式 (super-heterodyne)架構，其將信號在多個級中在RF與基頻 之間進行頻率轉換。局部振盪器（L〇)產生器17〇產生傳輸 L0信號及接收LO信號且分別將其提供至增頻轉換器138及 降頻轉換器156。鎖相迴路（pll)172可自資料處理器11〇接 收控制資訊且將控制信號提供至L〇產生器i 7〇以產生處於 適當頻率之傳輸及接收LO信號。 圖1展示一例示性收發器設計。大體而言，可由放大 器、濾波器、混頻器等等中之一或多個級來執行對傳輸器 130及接收器15〇中之信號的調節。此等電路區塊可經配置 成不同於圖1所示之組態。此外，未在圖丨中展示之其他電 路區塊亦可用以調節傳輸器及接收器中之信號。圖1中之 一些電路區塊亦可省略。收發器12〇的全部或一部分可實 施於類比積體電路（1C)、RF IC(RFIC)、混合信號ic等等 . 上。舉例而言’放大器132至驅動器放大器142可實施於 RFIC上，而功率放大器i44可實施於rFIC外部。 資料處理器110可執行無線器件100之各種功能，例如， 對經傳輸及接收之資料的數位處理。記憶體丨〗2可儲存用 於資料處理器110之程式碼及資料。資料處理器u〇可實施 147184.doc 201103252 於一或多個特殊應用積體電路（ASIC)及/或其他1C上。 如圖1所示，傳輸器及接收器可包括各種放大器。每一 放大器可藉由各種設計來實施。 圖2展示疊接放大器200之示意圖。放大器200可用於DA 142、PA 144、LNA 152、VGA 136 及 158，及 /或圖 1 中之其 他放大器。放大器200包括並行耦接之K個分支210a至 2 1 Ok ’其中K可為任何整數值。該等分支亦可稱作放大器 級’等等。在每一分支210内’ N通道金屬氧化物半導體 (NMOS)電晶體212使其源極耦接至接地電路且使其閘極接 收輸入信號Vin。術語「電晶體」與「器件」常常可互換 使用。NMOS電晶體214使其源極耦接至NMOS電晶體212 之没極’使其閘極耦接至反相器22〇之輸出端，且使其汲 極耗接至提供輸出信號Vout之節點X。NMOS電晶體212為 在其閘極處接收Vin信號、放大該Vin信號且在其汲極處提 供經放大之信號的增益電晶體。NMOS電晶體2 12亦稱作共 同源極電晶體、“電晶體，等等。NMOS電晶體214為使其 閘極耗接至AC接地、在其源極處接收經放大之信號且在 其沒極處提供Vout信號的疊接電晶體。 可藉由P通道MOS(PMOS)電晶體及NMOS電晶體（其使其 閘極耦接在一起且形成反相器輸入端且使其汲極耦接在一 起且形成反相器輸出端）來實施反相器22〇。PM〇s電晶體 之源極可耦接至節點γ，且NM〇s電晶體之源極可耦接至 接地電路。 電感器230耦接於節點χ與電源vdd之間。電感器23〇向 147184.doc 201103252 所有經啟用分支中的]^4〇8電晶體212及214提供偏壓電 流。電感器230亦可用於輸出阻抗匹配。偏壓電路24〇接收 V〇ut〗g號且產生偏壓電壓vbias。在圖2所示之設計中，藉 由形成低通濾波器之電阻器242及電容器244實施偏壓電路 240。電阻器242麵接於節點X與節點γ之間，且電容器244 耦接於節點γ與接地電路之間。節點γ提供Vbias電壓。亦 可藉由其他設計（例如，藉由電容性回饋）實施偏壓電路 240。 K個分支210a至2 l〇k中之每一者可經由各別8让控制信號 (其中ke{l，..·，K})而個別地啟用或停用。對於第让個分支而 言，在Bk控制信號處於邏輯低位準時，反相器22〇之輸出 處於邏輯高位準，NMOS電晶體214接通，且該分支經啟 用相反，在Bk控制信號處於邏輯高位準時，反相器22〇 之輸出處於邏輯低位準，NM〇s電晶體214經切斷，且該分 支經停用。每一分支在啟用時提供信號增益。該κ個分支 210a至210k可提供相等量之增益（例如，所有κ個分支具有 相同電晶體大小)或可提供不同量之增益(例如，κ個分支 /'有不同電日日體大小）。舉例而t ’分支i中之NM〇s電晶 體212及214的大小（及增益）可為分支2中之麵電晶體 212及214之大小（及增益）的兩倍，分支2中之麵電晶體 及4之大小可為下一分支中2NM〇s電晶體212及214 】的兩倍等等。可藉由啟用適當分支來獲得放大器 所要〜增血。輸出信號擺動可視放大器2⑽之總增益 而定(例如’可與放大器2〇〇之總增益成比例）。 147184.doc 201103252 疊接放大器200如下操作。對於經啟用之每一分支而 言，NMOS電晶體212放大Vin信號且提供經放大之信號。 NMOS電晶體212亦執行電壓至電流轉換。NM〇s電晶體 214緩衝經放大之仏號且提供v〇ut信號之信號驅動。 藉由開放沒極架構實施疊接放大器2〇〇，且v〇ut信號可 低於及超出Vdd而擺動。輸出電壓擺動高於Vdd歸因於電 感器230而係可能的。在v〇ut信號高於vdd時，所有κ個分 支210中之璺接電晶體2 14可觀測到大電壓，其可向此等電 晶體加應力。可使用回饋來減小跨疊接電晶體214之電壓 擺動。在圖2中，藉由電阻器242及電容器244實施回饋， 電阻器242及電谷器244形成具有比v〇ut信號之頻率低得多 之頻寬之低通濾波器。該低通濾波器將v〇ut信號之衰減版 本提供為Vbias電壓《對於經啟用之每一分支21〇而言，將 Vbias電壓經由反相器220提供至疊接電晶體214之閘極。 以此方式，可跨每一經啟用分支21〇中之疊接電晶體214及 增益電晶體212分裂輸出節點X處之電壓擺動。 對於每一分支210而言，回饋限制在疊接電晶體214接通 時跨疊接電晶體214之電壓擺動。然而，大部分應力發生 於疊接電晶體214切斷時。在關斷狀態下，疊接電晶體214 之閘極經由反相器220而被拉至接地，且疊接電晶體214之 源極經由增益電晶體212(其作為開關而操作）亦被拉至接 地。在關斷狀態下，疊接電晶體214之汲極至源極電壓Vds 以及閘極至汲極電壓Vgd可能大於vdd(例如，達兩倍Vdd) 且可能超過額定器件電壓。大Vds及Vgd電壓可向疊接電 147184.doc 201103252 晶體214加應力且可不利地影響電晶體之可靠性及壽命。 在放大器200正在高增益/高輸出功率下操作時，應力可尤 其嚴重，且停用一分支以減小增益。此經停用分支中之疊 接電晶體可觀測到可能遠高於Vdd的大Vds及Vgd電壓。 可藉由將具有較長閘極長度2NM〇s電晶體用於疊接電 晶體214或將厚氡化*NM〇s，晶體用於疊接電晶體以斗來 改良放大器200中之疊接電晶體214之可靠性。然而，該兩 種解決方案皆可能歸因於此等！^河〇5電晶體之較高電容而 不利地影響放大器之RF效能。較高電容尤其對於高頻率操 作而言可為一問題。 圖3展示具有保護電路之疊接放大器3〇〇之一例示性設計 的示意圖。放大器300可用於DA 142、PA 144、LNA 152、 VGA 136及158,及/或圖i中之其他放大器。放大器3〇〇包 括並行麵接之K個分支3l〇a至31 Ok。在每一分支31〇内， NMOS電晶體312使其源極耦接至開關316之一末端且使其 閘極接收Vin抬號《開關3 1 6之另一末端耦接至接地電路。 NMOS電Ba體3 14使其源極搞接至nm〇S電晶體3 12之没 極、使其閘極耦接至節點γ，且使其汲極耦接至節點χ。 開關320耦接mNM〇s電晶體314之閘極與源極之間且由Bk 控制仏號（其中ke{l，...，K})控制。開關316由與Bk控制信號互 補的Bk控制信號控制。開關316及32〇可各自藉由nm〇s電 晶體、PMOS電晶體、傳輸閘等等實施。 電感器330耦接於Vdd電源與提供Vout信號之節點χ之 間。藉由耗接於節點χ與節點γ之間的電阻器342及耦接於 147184.doc 201103252 節點Y與接地電路之間的電容器344實施偏壓電路34〇。節 點Υ提供Vbias電壓。 K個分支31〇a至31 〇k中之每一者可經由用於彼分支之Bk 及豇控制信號而個別地啟用或停用。可藉由⑴在Bk控制信 號上提供邏輯低位準，此斷開開關32〇 ;及（u)在豇控制信 號上提供邏輯高位準（此閉合開關316)來啟用第]^個分支。 相反，可藉由在Bk控制信號上提供邏輯高位準且在豇控制 k號上提供邏輯低位準來停用第k個分支。 疊接放大器300如下操作。對於經啟用之每一分支而 s，NMOS電晶體3 12使其源極耦接至接地電路且作為放大 Vin彳5號之增益電晶體而操作。NM〇s電晶體3 14使其源極 自其閘極解除連接且作為緩衝來自NM〇s電晶體3 12之經放 大之信號且提供對於Vout信號之信號驅動的疊接電晶體而 操作。對於經停用之每一分支而言，NM〇s電晶體3丨2使其 源極自接地電路解耦且浮動^ NM〇s電晶體314使其源極連 接至其閘極，且兩者皆接收vbias電壓。因此在分支於接 通狀態下經啟用時以及在分支於關斷狀態下經停用時跨疊 接電晶體314及增益電晶體312分裂輸出電壓擺動。 圖4展示具有保護電路之疊接放大器4〇〇之一例示性設計 的示意圖。放大器400亦可用於DA 142、PA 144、LNA 152、VGA 136及158，及/或圖1中之其他放大器。放大器 400包括並行耦接之反個分支41〇a至41〇ke在每一分支41〇 内，NMOS電晶體412使其源極耦接至接地電路且使其閘極 耦接至開關41 6之一末端。開關416之另一末端接收v丨n信 147I84.doc •12- 201103252 號。開關41 8耦接於NMOS電晶體412之閘極與接地電路之 間。NMOS電晶體414使其源極耦接至NMOS電晶體412之 沒極、使其閘極耦接至節點γ ’且使其汲極耦接至節點 X。開關420耦接於NMOS電晶體414之閘極與源極之間。 開關418及420係由81<;控制信號（其中1^{1，“.，〖})控制。開關 416由與Bk控制信號互補的丽控制信號控制。開關416、 418及42〇可各自藉由NMOS電晶體、PMOS電晶體、傳輸 閘等實施。電感器430、偏壓電路440、電阻器442及電容 器444分別以與圖3中之電感器330、偏壓電路340、電阻器 342及電容器344類似的方式耦接。 K個分支410a至41 Ok中之每一者可經由用於彼分支之丑让 及Bk控制號而啟用或停用。可藉由⑴在阶控制信號上提 供邏輯低位準，此斷開開關41 8及420 ;及（Π)在面控制信 號上提供邏輯高位準（此閉合開關416)來啟用第让個分支。 相反地，可藉由在Bk控制信號上提供邏輯高位準且在_控 制信號上提供邏輯低位準來停用第k個分支。 疊接放大器400如下操作。對於經啟用之每一分支而 5，NMOS電晶體412使其閘極接收vin信號且作為增益電 晶體而操作。NMOS電晶體414使其源極自其閘極解除連接 且作為疊接電晶體而操作。對於經停用之每一分支而言， NMOS電晶體412使其閘極自vin信號解除連接且耦接至接 地電路。NMOS電晶體414使其源極連接至其閘極，且兩者 白接收Vbias電壓。因此在分支經啟用時以及在分支經停 用時跨疊接電晶體4!4及增益電晶體412分裂輸出電壓擺 147184.doc 13 201103252 動。 圖3及圖4展示在每一分支中具有一個疊接電晶體之疊接 放大器的兩個例示性設計。多個疊接電晶體亦可用於每一 分支中以便進一步跨每一電晶體分裂輸出電壓轉換。 圖5展示具有堆疊式疊接電晶體及保護電路之疊接放大 器500之一例示性設計的示意圖。放大器5〇〇亦可用於DA 142、PA 144、LNA 152、VGA 136 及 158，及 /或圖 1 中之其 他放大器。放大器500包括並行耦接之κ個分支51〇a至 510k。在每一分支510内，NMOS電晶體512使其源極耦接 至開關518之一末端且使其閘極接收Vin信號。開關518之 另一末端耦接至接地電路。兩個NMOS電晶體5 14及5 1 6堆 疊在一起。NMOS電晶體5 1 6使其汲極耦接至節點X，使其 閘極接收Vbiasl電壓’且使其源極耦接至NMOS電晶體514 之没極。NMOS電晶體514使其閘極接收Vbias2電壓且使其 源極耦接至NMOS電晶體5 1 2之汲極。開關520耦接於 NMOS電晶體5 1 6之閘極與源極之間。開關522耦接於 NMOS電晶體514之閘極與源極之間。開關52〇及522由Bk 控制信號（其中ke{l，.··，K})控制。開關5丨8由與Bk控制信號互 補的Bk控制信號控制。開關5丨8、52〇及522可各自藉由 NMOS電晶體、PMOS電晶體、傳輸閘等實施。電感器53〇 麵接於Vdd供應電壓與提供v〇ut信號之節點X之間。 偏磨電路540接收Vout信號且在每一分支510 t產生分別 用於疊接電晶體516及514之Vbiasl電壓及Vbias2電壓。可 產生Vbiasl電壓及Vbias2電壓以跨疊接電晶體514及510分 147184.doc 14 201103252 裂輸出電壓擺動。在一例示性設計中’ Vbiasla(^且 Vbias2*2^/3，其中^為v〇ut信號之經濾波版本。在此例 示性設計中，可跨每一分支中之三個電晶體而大致均勻地 分配輸出電壓擺動。 K個分支510a至51 Ok中之每一者可經由用於彼分支之Bk 及Bk控制信號而個別地啟用或停用。可藉由⑴在Bk控制信 號上提供邏輯低位準’此斷開開關52〇及522 ;及在而 控制信號上提供邏輯高位準（此閉合開關518)來啟用第让個 分支。相反地，可藉由在Bk控制信號上提供邏輯高位準且 在Bk控制信號上提供邏輯低位準來停用第k個分支。 疊接放大器500如下操作。對於經啟用之每一分支而 s，NMOS電晶體5 12使其源極耦接至接地電路且作為增益 電晶體而操作^ NMOS電晶體514及5 16使其源極自其閘極 解除連接且作為疊接電晶體而操作。對於經停用之每一分 支而s，NMOS電晶體5 12使其源極自接地電路解麵且浮 動。NMOS電晶體5 16使其源極連接至接收vbias 1電壓之其 閘極。NMOS電晶體5 1 4使其源極連接至接收Vbias2電壓之 其閘極。因此在分支經啟用時以及在分支經停用時跨疊接 電bb體514及516及增益電晶體512分裂輸出電壓擺動。 圖5展示具有兩個堆疊式疊接電晶體之疊接放大器之一 例示性設計。亦可堆疊兩個以上的疊接電晶體。可將合適 偏壓電壓提供至每一疊接電晶體之閘極以獲得在接通狀態 與關斷狀態兩者下跨彼疊接電晶體之所要Vds及Vgd電壓 擺動。 147I84.doc 15 201103252 圖3、圖4及圖5展示用於疊接放大器之保護電路的三個 例示性設計。亦可藉由其他設計實施保護電路。大體而 言，保護電路可使回饋保持起作用（甚至在分支經停用時 亦如此）。可藉由經由⑴在增益電晶體之源極處耦接之争 聯開關（例如，如圖3及圖5所示）；或（ii)用以將閘極拉至接 地且將閘極自Vin信號解除連接之多個開關（例如，如圖4 所示）而斷開/浮動增益電晶體來達成此目的。此外，可經 由開關（例如，如圖3至圖5所示）使疊接電晶體之閘極與源 極短接。可藉由開關（例如，如圖3、圖4及圖5所示）實施保 護電路。 大體而言，裝置（例如，積體電路、無線器件，等等）可 包括包含並行耦接之多個分支且操作以放大輸入信號且提 供輸出信號之放大器。該放大器可為驅動器放大器、功率 放大器、LNA、VGA，等等。該多個分支可包括至少一可 切換分支。每一可切換分支可在接通狀態下操作以增加放 大器之總增益或在關斷狀態下操作以減小總增益。 在一例示性設計中，每一可切換分支可包括一耦接至一 疊接電晶體之增益電晶體。該增益電晶體可在接通狀態下 放大輸入彳。號且提供經放大之信號，且可在關斷狀態下不 放大輸入信號。疊接電晶體可在接通狀態下緩衝經放大之 號且提供輸出信號。可在接通狀態以及關斷狀態下在增 益電SB體與疊接電晶體之間分裂輸出信號之電壓擺動。增 益電晶體及疊接電晶體可在接通及關斷狀態下各自觀測到 輸出電壓擺動之一分率。可藉由NM〇s電晶體或一些其他 147184.doc 201103252 類型的電晶體實施增益電晶體及疊接電晶體。 在一例示性設計中，對於每一可切換分支而言，開關 (例如’圖3中之開關320或圖4中之開關420)可在關斷狀態 下使疊接電晶體的閘極與源極短接。在一例示性設計中， 開關（例如’圖3中之開關3 16)可耦接於增益電晶體之源極 與接地電路之間，且可在接通狀態下閉合且在關斷狀態下 斷開。在另一例示性設計中，一個開關（例如，圖4中之開 關418)可耦接於增益電晶體之閘極與接地電路之間，且可 在接通狀態下斷開且在關斷狀態下閉合。另一開關（例 如，圖4中之開關416)可耦接於增益電晶體之閘極與輸入 信號之間，且可在接通狀態下閉合且在關斷狀態下斷開。 在-例示性設計中，每—可切換分支可包括耗接於疊接 電晶體與增益電晶體之間的第二疊接f晶體（例如，如圖5 所示）β亥第一疊接電晶體可在接通狀態下緩衝經放大之 L號可在接通狀態與關斷狀態兩者下在增益電晶體與兩 個疊接電晶體之間分裂輸出信號之電壓擺動。 電感器可純於供應電壓與每-可切換分支中之疊接電 晶體的沒極之間。齡ψ /士 π 輸出彳5戒可具有低於及高於供應電壓之 電壓擺動。偏壓電路可拉 接收輸出信號且向每一可切換分支 中之疊接電晶體提供偏懕雷阿， 偏壓電昼。在接通狀態下可僅將偏壓 電壓施加至疊接雷 ρ Β 之閘極’且在關斷狀態下將偏壓電 壓施加至疊接電晶體 一 3極與源極兩者（例如，如圖3及圖 4所示）。 例示性設計。可 圖6展示用於操作放大器之過程_之- 147184.doc 201103252 接乙狀’j下藉由增益電晶體放大輸入信號以獲得經放大 號（區塊612)。可在接通狀態下藉由疊接電晶體緩衝經 放大之信號以獲得輸出信號（區塊614)。放大器可包含多個 刀支且可啟用至少一個分支。每一經啟用之分支可包含 在接通狀態下操作之增益電晶體及叠接電晶體。可基於輸 出信號產生偏壓電壓，且可將該偏壓電麼施加至疊接電晶 體之間極。 可在接通狀態及關斷狀態下在增益電晶體與疊接電晶體 之間分裂輸出信號之電壓擺動，其中增益電晶體與疊接電 晶體在接通及關斷狀態下各自觀測到電壓擺動之一分率 (區塊616)。在區塊616之一例示性設計中，在關斷狀態 下且接電日日體之閘極與源極可短接，且增益電晶體之源 極可自接地電路解麵（例如，如圖3所示）。在1塊616之另 例不性叹叶中’在關斷狀態下，疊接電晶體之閘極與源 極可短接，且增益電晶體之間極可自輸入信號解麵且進一 步短接至接地電路（例如，如圖4所示）。 可在1C、類比1C、RFIC、混合信號][C、ASIC、印刷電 路板（PCB)、電子器件等等上來實施本文中所描述之具有 保護電路的疊接放大器。亦可藉由諸如CM〇s、NM〇s、 PMOS、雙極接面電晶體（BjT)、雙極CM〇s(BiCM〇s)、矽 鍺（SiGe) '砷化鎵（GaAs)等等之各種IC製程技術來製造曼 接放大器。 實施本文所描述之疊接放大器的裝置可為獨立器件或可 為較大器件之部分。器件可為：⑴獨立IC; (ii)可包括用 147184.doc •18- 201103252 於儲存資料及/或指令之記憶體1(：的一或多個Ic之集合·， (出）諸如RF接收器（RFR)或RF傳輸器/接收器（RTR)之 RHC ; (iv)諸如行動台數據機（MSM)之ASIC ; (v)可嵌入於 其他器件内之模組；（vi)接收器、蜂巢式電話、無線器 件、手機或行動單元；（vii)等等。 在一或多個例示性設計中’可以硬體、軟體、物體，或 其任何組合來實施所描述之功能。若以軟體實施，則功能 可作為一或多個指令或程式碼而儲存於電腦可讀媒體上或 經由電腦可讀媒體而傳輸。電腦可讀媒體包括電腦儲存媒 體及通彳§媒體兩者，通信媒體包括促進將電腦程式自一處 傳送至另處之任何媒體。儲存媒體可為可由電腦存取之 任何可用媒體。舉例而言且非限制，該等電腦可讀媒體可 包含RAM、ROM、EEPROM、CD_R〇M或其他光碟儲存 器、磁碟儲存器或其他磁性儲存器件，或可用以載運或儲 存呈指令或資料結構之形式的所要程式碼且可由電腦存取 的任何其他媒體。X，可將任何連接適當地稱為電腦可讀 媒體。舉例而t ’若使用同軸電境、光纖電境、雙絞線、 數位用戶線（DSL)或諸如紅外線、無線電及微波之無線技 術而自網站、伺服器或其他遠端源傳輸軟體，則同軸電 魔、光纖電€、雙絞、線、DSL或諸如紅外線、無線電及微 波之無線技術包括於媒體之^義卜如本文中所使用之磁 碟及光碟包括緊密光碟(CD)、雷射光碟、光學光碟、數位 多功能光碟（DVD)、軟性磁碟及藍光光碟’其中磁碟通常 以磁性方式再現資料，而光碟藉由雷射以光學方式再現資 147184.doc 19 201103252 料。上述諸者之組合亦應包括於電腦可讀媒體之範嘴内。 提供本發明之先前描述以使任何熟習此項技術者能夠進 行或使用本發明。對於熟習此項技術者而言，對本發明之 各種修改將為容易顯而易見的，且可在不脫離本發明之範 疇的情況下將本文中所定義之一般原理應用於其他變化。 因此’本發明不意欲限於本文中所描述之實例及設計，而 應符合與本文中所揭示之原理及新賴特徵一致的最廣範 疇。 【圖式簡單說明】 圖1展示無線通信器件之方塊圖。 圖2展示疊接放大器之示意圖。 器的兩個例示性 圖3及圖4展示具有保護電路之疊接放大 設計。 圖5展示具有堆疊式曼接電 器之一例示性設計。 曰曰體與保1蒦電路t疊接放大 圖6展示用於操作放大器之過程。 【主要元件符號說明】 100 無線通信器件 110 資料處理器 112 記憶體 120 收發器 130 傳輸器 132 放大器 134 低通濾波器 147l84.doc -20- 201103252 136 138 140 142 144 146 148 150 152 154 156 158 160 162 170 172 200 210a 210b 210k 212 214 220 可變增益放大器（VGA) 增頻轉換器 渡波器 驅動器放大器（DA) 功率放大器（PA) 雙工器/開關 天線 接收器 低雜訊放大器（LNA)

帶通濾波器 降頻轉換器 VGA 低通濾波器 放大器 局部振盪器（LO)產生器 鎖相迴路（PLL) 疊接放大器 分支 分支 分支 N通道金屬氧化物半導體（NMOS)電晶體/增 益電晶體 NMOS電晶體/疊接電晶體 反相器 147184.doc -21 - 201103252 230 電感器 240 偏壓電路 242 電阻器 244 電容器 300 疊接放大器 310a 分支 310b 分支 310k 分支 312 NMOS電晶體/增益電晶體 314 NMOS電晶體/疊接電晶體 316 開關 320 開關 330 電感器 340 偏壓電路 342 電阻器 344 電容器 400 疊接放大器 410a 分支 410b 分支 410k 分支 412 NMOS電晶體/增益電晶體 414 NMOS電晶體/疊接電晶體 416 開關 418 開關 147184.doc •22- 201103252 420 開關 430 電感器 440 偏壓電路 442 電阻器 444 電容器 500 疊接放大器 510a 分支 510b 分支 510k 分支 512 NMOS電晶體/增益電晶體 514 NMOS電晶體/疊接電晶體 516 NMOS電晶體/疊接電晶體 518 開關 520 開關 522 開關 530 電感 540 偏壓電路 147184.doc -23-

Claims (1)

1. 201103252 七、申請專利範圍： 1 · 一種裝置，其包含： 一增益電晶體，其操作以在一接通狀態下放大一輸入 k號且提供一經放大之信號’且在一關斷狀態下不放大 該輸入信號；及 一疊接電晶體，其耦接至該增益電晶體且操作以在該 接通狀態下緩衝該經放大之信號且提供一輸出信號，其 中在該接通狀態及該關斷狀態下在該增益電晶體與該疊 接電曰B體之間分裂該輸出信號之電壓擺動，其中該增益 曰體及”亥疊接電晶體在該接通狀態及該關斷狀態下各 自觀測到該電壓擺動之一分率。 2. 3. 4. 如請求項1之裝置’其進一步包含： 一第一開關，其操作以在該關斷狀態下使該疊接電晶 體之—閘極與一源極短接。 如請求項2之裝置，其進一步包含： 體之一源極與接地 下為閉合的且在該 第開關’其輕接於該增益電晶 電路之間’該第H關在該接通狀態 關斷狀態下為斷開的。 如請求項2之裝置，其進一步包含： 一第二開關，其耦接於該增益電晶體 電路之間，哕笛_ 閘極與接地 μ第一開關在該接通狀態下為 關斷狀態下為閉合的；& ，的且在該 第一開關，其耦接於該增益電晶體 入信號之間，兮笛- 巧閱極與該輸 口亥第二開關在該接通狀態下 w闭合的且在 147184.doc 201103252 該關斷狀態下為斷開的。 5.如請求項〗之裝置，其進一步包含： 曰第〜疊接電晶體，其耦接於該增益電晶體與該疊接 電曰曰體之間且操作以在該接通狀態下緩衝該經放大之信 ' 、1中°亥輸出信號之該電壓擺動在該接通狀態及該關 斷狀〜下在该增益電晶體、該疊接電晶體與該第二疊接 電晶體之間分裂。 6.如請求項1之裝置，其進一步包含： 偏麗電路’其操作以接收該輸出信？虎且向該疊接電 晶體提供一偏壓電壓。 s长項6之裝置，其中該偏壓電壓在該接通狀態下僅 施加至該疊接電晶體之一閘極，且在該關斷狀態下施加 至忒疊接電晶體之該閘極與源極兩者。 8. 如味求項6之裝置，其中該偏壓電路包含 一電阻器，其耦接於該疊接電晶體之一汲極與一閘極 之間；及 一電容器，其耦接於該疊接電晶體之該閘極與接地電 路之間。 9. 如請求項1之裝置，其進一步包含： 一電感器，其耦接於該疊接電晶體之一汲極與一供應 電壓之間’其中該輸出信號具有低於及高於該供應電壓 的電壓擺動。 10. —種無線器件，其包含： 一放大器，其包含並行耦接之多個分支且操作以放大 147184.doc 201103252 -輸入信號且提供一輸出信號，該多個分支包含至少— 個可切換分支’每-可切換分支可在-接通狀態或-關 斷狀態下操作且包含： . 一增益電晶體’其操作以在該接通狀態下放大該輸 入仏唬且提供一經放大之信號，且在該關斷狀態下不 放大該輸入信號；及 一疊接電晶體，其耦接至該增益電晶體且操作以在 該接通I態下緩衝該經放大之信冑且提供該輸出信 號，其中該輸出信號之電壓擺動在該接通狀態及該關 斷狀態下在該增益電晶體與該疊接電晶體之間分裂。 Π·如請求項10之無線器件，其中該至少一可切換分支中之 每一者在該接通狀態下經操作以增加該放大器之一總增 益，且在該關斷狀態下經操作以減小該總增益。 12. 如凊求項1〇之無線器件，其進一步包含： 一電感器，其耦接於一供應電壓與每一可切換分支中 之該疊接電晶體之-汲極之間，其中該輸出信號具有低 於及高於該供應電壓的電壓擺動。 13. 如請求項1〇之無線器件，其進一步包含： " 一偏壓電路，其操作以接收該輸出信號且向每一可切 - 換为支中之5亥疊接電晶體提供一偏壓電壓。 14·如請求項10之無線器件，其中該放大器為一驅動器放大 器（DA)、一功率放大器（PA)、一低雜訊放大器（lna)或 一可變增益放大器（VGA)。 15. —種方法，其包含： · 147184.doc 201103252 晶體放大一輸入信號以 晶體緩衝該經放大之信 在一接通狀態下藉由—增益電 獲得一經放大之信號； 在該接通狀態下藉由一疊接電 號且提供一輸出信號；及 在該接通狀態及一關斷狀態下在該增益電晶體與該疊 接電晶體之間分裂該輸出信號之電壓擺動，其中該增益 電B曰體及該疊接電晶體在該接通狀態及該關斷狀態下各 自觀測到該電壓擺動之—分率。 16.如請求項丨5之方法，其進—步包含： 在該關斷狀態下使該曼接電晶體之一問極與一源極短 接。 17.如請求項15之方法，其進—步包含： 在該接通狀態下將該增益電晶體之一源極耦接至接地 電路；及 在該關斷狀態下使該增益電晶體之該源極自接地電路 解麵。 1 8.如請求項1 5之方法，其進一步包含： 在邊接通狀態下將該輸入信號輕合至該增益電晶體之 一閘極；及 在該關斷狀態下使該輸入信號自該增益電晶體之該問 極解耦且使該閘極短接至接地電路。 19.如請求項15之方法，其進一步包含： 基於該輸出信號產生一偏壓電壓；及 將該偏壓電壓施加至該疊接電晶體之一閘極。 I47I84.doc -4 - 201103252 20·如請求項15之方法，其進一步包含： 啟用包含多個分支之一放大器之至少一個分支，每一 經啟用之分支包含在該接通狀態下操作之該增益電晶體 及該疊接電晶體。 21. —種裝置，其包含： 用於在一接通狀態下放大一輸入信號以獲得一經放大 之信號之構件； 用於在該接通狀態下緩衝該經放大之信號且提供一輸 出信號之構件；及 用於在該接通狀態及一關斷狀態下在該用於放大之構 件與該用於緩衝之構件之間分裂該輸出信號之電壓擺動 之構件’其中該用於放大之構件及該用於緩衝之構件在 該接通狀態及該關斷狀態下各自觀測到該電壓擺動之一 分率。 22. 如請求項21之裝置，其進_步包含： 用於在該接通狀態下啟用該用於放大之構件及在該關 斷狀態下停用該用於放大之構件的構件。 23. 如請求項21之裝置，其進—步包含： 用於在該關斷狀態下藉由 用於緩衝之構件的構件。 至少一偏壓電壓加偏壓於該 24.如請求項21之裝置 其進一步包含： 用於啟用一包含多 構件，每-經啟用之分支包含在該接 用於放大之構件及該用於緩衝之構件 之至少一個分支之 通狀態下操作之該 147184.doc