JP2007074121A

JP2007074121A - 増幅器及び相互コンダクタンス制御方法

Info

Publication number: JP2007074121A
Application number: JP2005256586A
Authority: JP
Inventors: Shinji Saito; 伸二齋藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2005-09-05
Filing date: 2005-09-05
Publication date: 2007-03-22
Also published as: US7339435B2; US20070052474A1

Abstract

【課題】本発明は、バイアス回路を備えた増幅器等の装置及び相互コンダクタンス制御方法に関し、高性能化と性能のバラツキの抑制とを両立可能とすることを目的とする。
【解決手段】複数のトランジスタを含む所定の回路と、複数のトランジスタの相互コンダクタンスが一定となるように動作点を制御するバイアス電圧を所定の回路に出力するバイアス回路と、バイアス電圧に基づいて複数のトランジスタのうち使用するトランジスタ数を制御する信号を所定の回路に出力する選択回路とを備えるように構成する。
【選択図】図３

Description

本発明は、バイアス回路を備えた増幅器及び相互コンダクタンス制御方法に係り、特に相互コンダクタンス補償バイアス回路を備えた増幅器及びこのような増幅器内のトランジスタの相互コンダクタンスを制御する相互コンダクタンス制御方法に関する。本発明は、バイアス回路を備えたリミッタ、ミキサ等の装置及びこのような装置内のトランジスタの相互コンダクタンスを制御する相互コンダクタンス制御方法にも関する。

例えば、無線通信機において、送信パワー増幅器は、大電力を得るために消費電力が多く、又、送信電波を出力する最終段に設けられているため、低消費電力で特性にバラツキが少ないことが要求される。

図１は、従来の増幅器の一例を示す回路図である。増幅器１は、図１に示す如く接続された相互コンダクタンス（Ｇｍ）補償バイアス回路２と、増幅回路３とからなる。増幅回路３は、抵抗Ｒ１，Ｒ２、コンデンサＣ１及びトランジスタＴｒ１からなる。Ｇｍ補償バイアス回路２は、トランジスタＴｒ１の相互コンダクタンス（Ｇｍ）を一定にするために設けられており、バイアス電圧Ｖｇを出力することでトランジスタＴｒ１のゲート電圧を補正する。Ｖｃｃは電源電圧、ｉｎは入力信号、ｏｕｔは出力信号を示す。

図２は、図１に示す増幅器１のトランジスタＴｒ１のＧｍ（任意単位）及びＧｍ補償バイアス回路２が出力するバイアス電圧Ｖｇ（任意単位）との関係を示す図である。トランジスタＴｒ１等を製造する際の製造プロセスのバラツキ、電源の変動、温度変化等により、個々のトランジスタＴｒ１のＧｍは、図２にＡ，Ｂ，Ｃで示す特性のようにバラツキを有する。このため、特性Ａ，Ｂ，Ｃの中でＧｍが最も低い特性Ｃに合わせて、特性ＣのＧｍが大きい領域をトランジスタＴｒ１の使用領域ＵＲ１に設定する必要があり、使用領域ＵＲ１でのＧｍが低く制限されていた。

例えば、低利得動作時にＩＩＰ３を増加させる利得制御方法が特許文献１に記載されており、温度依存性の低い増幅回路用のバイアス回路が特許文献２に記載されている。
特開２０００−９１８６１号公報特開２００３−１８８６５３号公報

従来の増幅器１では、トランジスタＴｒ１の特性のバラツキを抑制しようとすると、トランジスタＴｒ１の使用領域ＵＲ１でのＧｍが低く制限されてしまい、高性能を実現することが難しいという問題があった。他方、高性能の増幅器１を実現するために、トランジスタＴｒ１のＧｍが高くなるように使用領域ＵＲ１を設定すると、個々のトランジスタＴｒ１で特性のバラツキにより増幅器１の性能のバラツキが大きくなるという問題があった。つまり、高性能の増幅器１を実現することと、性能のバラツキを抑制した増幅器１を実現することとでは、トレードオフの関係にあった。

又、大電力を出力するような増幅器の場合、性能のバラツキを十分抑制することが難しい場合や、出力の線形性を犠牲にした設計を採用せざるを得ない場合もあった。

更に、上記と同様の問題が、増幅器以外のリミッタやミキサにおいても発生していた。

そこで、本発明は、高性能化と性能のバラツキの抑制とを両立するバイアス回路を備えた増幅器等の装置及び相互コンダクタンス制御方法を提供することを目的とする。

上記の課題は、ゲートが共通に接続された複数の第１のトランジスタを含む増幅回路と、複数の第２のトランジスタが接続され、該複数の第１のトランジスタのゲートにバイアス電圧を出力するバイアス回路と、該バイアス電圧に基づいて該増幅回路に接続する第１のトランジスタの数及び該バイアス回路に接続する第２のトランジスタの個数を同時に制御する選択回路とを備えたことを特徴とする増幅器によって達成される。

上記の課題は、複数のトランジスタを含む増幅回路にバイアス電圧を出力することで該複数のトランジスタの相互コンダクタンスが一定となるように動作点を制御する制御ステップと、該バイアス電圧に基づいて該複数のトランジスタのうち使用するトランジスタ数を制御する信号を該増幅回路に出力する選択ステップとを含むことを特徴とする相互コンダクタンス制御方法によっても達成される。

本発明によれば、高性能化と性能のバラツキの抑制とを両立するバイアス回路を備えた増幅器等の装置及び相互コンダクタンス制御方法を実現することができる。

以下に、本発明によるバイアス回路を備えた増幅器等の装置及び相互コンダクタンス制御方法の各実施例を、図３以降と共に説明する。

図３は、本発明の第１実施例を示す回路図である。本実施例では、本発明が増幅器に適用されており、相互コンダクタンス制御方法の第１実施例を採用する。例えば、この増幅器は、大電力を得るためのものであり、無線通信機に適した構造である。

増幅器１１は、図３に示す如く接続されたＧｍ補償バイアス回路１２、増幅回路１３及び選択回路１４からなる。Ｇｍ補償バイアス回路１２は、複数のトランジスタＴｒ１１〜Ｔｒ１Ｎと複数のスイッチＳＷ１１〜ＳＷ１Ｎを含む（Ｎは２以上の整数）。増幅回路１３は、抵抗Ｒ１１，Ｒ１２、コンデンサＣ１１、複数のトランジスタＴｒ２１〜Ｔｒ２Ｎ及び複数のスイッチＳＷ２１〜ＳＷ２Ｎからなる（Ｎは２以上の整数）。Ｇｍ補償バイアス回路１２は、トランジスタＴｒ２１〜Ｔｒ２Ｎの相互コンダクタンス（Ｇｍ）を一定にするために設けられており、バイアス電圧Ｖｇを出力することでトランジスタＴｒ２１〜Ｔｒ２Ｎのゲート電圧を補正し、これらの動作点を制御する。Ｖｃｃは電源電圧、ｉｎは入力信号、ｏｕｔは出力信号を示す。

Ｇｍ補償バイアス回路１２は、増幅回路１３で使用可能なトランジスタＴｒ２１〜Ｔｒ２Ｎと少なくとも同じ数（Ｎ）のトランジスタＴｒ１１〜Ｔｒ１Ｎを含む。

トランジスタＴｒ１１〜Ｔｒ１Ｎ，Ｔｒ２１〜Ｔｒ２Ｎは、ＭＯＳ型やバイポーラ型のトランジスタで構成可能であり、トランジスタの種類は特に限定されないが、トランジスタＴｒ１１〜Ｔｒ１ＮとトランジスタＴｒ２１〜Ｔｒ２Ｎとは、同じ種類のトランジスタであることが望ましい。

選択回路１４は、Ｇｍ補償バイアス回路１２が出力するバイアス電圧Ｖｇに応じてＧｍ補償バイアス回路１２及び増幅回路１３を制御する。具体的には、選択回路１４は、バイアス電圧Ｖｇに応じてＧｍ補償バイアス回路１２のスイッチＳＷ１１〜ＳＷ１Ｎを制御することでＧｍ補償バイアス回路１２のトランジスタＴｒ１１〜Ｔｒ１Ｎのうち使用する１又は複数のトランジスタを決定すると共に、バイアス電圧Ｖｇに応じて増幅回路１３のスイッチＳＷ２１〜ＳＷ２Ｎを制御することで増幅回路１３のトランジスタＴｒ２１〜Ｔｒ２Ｎのうち使用する１又は複数のトランジスタを決定する。

図４は、図３に示す増幅器１１のトランジスタＴｒ２１〜Ｔｒ２ＮのＧｍ（任意単位）及びＧｍ補償バイアス回路１２が出力するバイアス電圧Ｖｇ（任意単位）との関係を示す図である。トランジスタＴｒ２１〜Ｔｒ２Ｎ等を製造する際の製造プロセスのバラツキ、電源の変動、温度変化等により、個々のトランジスタＴｒ２１〜Ｔｒ２ＮのＧｍは、バラツキを有する。図４に示す特性Ｉ_１〜Ｉ_Ｎは、増幅回路１３のトランジスタＴｒ２１〜Ｔｒ２Ｎのうち使用するトランジスタの数が１個〜Ｎ個の場合を示す。本実施例では、Ｇｍが低く、且つ、バイアス電圧Ｖｇが所定値以上になると、選択回路１４による制御により、増幅回路１３のトランジスタＴｒ２１〜Ｔｒ２Ｎのうち使用するトランジスタの数を増加させてＧｍを高くし、使用するトランジスタの使用領域ＵＲ２でのＧｍを高く設定可能としている。これは、図４に示す使用領域ＵＲ２と図２に示す使用領域ＵＲ１との比較からも明らかである。従って、増幅器１１の高性能化と性能のバラツキの抑制とを両立可能とすると共に、増幅回路１３のトランジスタＴｒ２１〜Ｔｒ２Ｎのうち使用するトランジスタの使用領域ＵＲ２を、トランジスタの性能を犠牲にすることなく改善することで低消費電力化を実現することもできる。

尚、Ｇｍ補償バイアス回路１２のスイッチＳＷ１１〜ＳＷ１Ｎ及びトランジスタＴｒ１１〜Ｔｒ１Ｎは、選択回路１４により、増幅回路１３のスイッチＳＷ２１〜ＳＷ２Ｎ及びトランジスタＴｒ２１〜Ｔｒ２Ｎと同様に制御される。

Ｇｍ値を複数選択可能とすれば、増幅器１１の利得を任意に選択することもできる。

図５は、本発明の第２実施例を示す回路図である。本実施例では、本発明が増幅器に適用されており、相互コンダクタンス制御方法の第２実施例を採用する。例えば、この増幅器は、大電力を得るためのものであり、無線通信機に適した構造である。図５中、図３と実質的に同じ部分には同一符号を付し、その説明は省略する。尚、説明の便宜上、本実施例ではＧｍ補償バイアス回路２２のトランジスタ部の数と、増幅回路２３のトランジスタの数は、いずれも３個であるが、３個に限定されるものではなく、２個以上であれば良い。

増幅器２１は、図５に示す如く接続されたＧｍ補償バイアス回路２２、増幅回路２３及び選択回路２４からなる。Ｇｍ補償バイアス回路２２は、複数のトランジスタ部Ｔｒ１１−１〜Ｔｒ１３−１、複数のスイッチＳＷ１２，ＳＷ１３、カレントミラー回路２２１及びトランジスタＴｒｃからなる。各トランジスタ部Ｔｒ１１−１〜Ｔｒ１３−１は、トランジスタＴｒａ，Ｔｒｂと抵抗Ｒからなる。増幅回路２３は、抵抗Ｒ１１，Ｒ１２、コンデンサＣ１１、複数のトランジスタＴｒ２１〜Ｔｒ２３及び複数のスイッチＳＷ２２，ＳＷ２３からなる。Ｇｍ補償バイアス回路２２は、トランジスタＴｒ２１〜Ｔｒ２３の相互コンダクタンス（Ｇｍ）を一定にするために設けられており、バイアス電圧Ｖｇを出力することでトランジスタＴｒ２１〜Ｔｒ２３のゲート電圧を補正し、これらの動作点を制御する。

トランジスタＴｒａ〜Ｔｒｃ，Ｔｒ２１〜Ｔｒ２３は、ＭＯＳ型やバイポーラ型のトランジスタで構成可能であり、トランジスタの種類は特に限定されないが、トランジスタ部Ｔｒ１１−１〜Ｔｒ１３−１とトランジスタＴｒ２１〜Ｔｒ２３とは、同じ種類のトランジスタで構成されていることが望ましい。

選択回路２４は、コンパレータ２４１，２４２からなり、Ｇｍ補償バイアス回路２２が出力するバイアス電圧Ｖｇに応じてＧｍ補償バイアス回路２２及び増幅回路２３を制御する。コンパレータ２４１にはバイアス電圧Ｖｇと第１の閾値電圧Ｖａが入力され、コンパレータ２４２にはバイアス電圧Ｖｇと第２の閾値電圧Ｖｂが入力される（Ｖａ＜Ｖｂ）。従って、選択回路２４は、バイアス電圧Ｖｇが第１の閾値Ｖａ以下になるとコンパレータ２４１の出力が反転するのでトランジスタＴｒ２１及びトランジスタ部Ｔｒ１１−１のみをオンにしてこれらのＧｍを減少させ、バイアス電圧Ｖｇが第２の閾値Ｖｂ以上になるとコンパレータ２４２の出力が反転するのでトランジスタＴｒ２１〜Ｔｒ２３及びトランジスタ部Ｔｒ１１−１〜Ｔｒ１３−１を全てオンにしてこれらのＧｍを増加させる。又、選択回路２４は、バイアス電圧Ｖｇが第１の閾値電圧Ｖａより大きく、且つ、第２の閾値電圧Ｖｂより小さい場合には、トランジスタＴｒ２１，Ｔｒ２２及びトランジスタ部Ｔｒ１１−１，Ｔｒ１２−１のみをオンにする。

図６は、図５に示す増幅器２１のトランジスタＴｒ２１〜Ｔｒ２３のＧｍ（任意単位）及びＧｍ補償バイアス回路２２が出力するバイアス電圧Ｖｇ（任意単位）との関係を示す図である。トランジスタＴｒ２１〜Ｔｒ２３等を製造する際の製造プロセスのバラツキ、電源の変動、温度変化等により、個々のトランジスタＴｒ２１〜Ｔｒ２３のＧｍは、バラツキを有する。本実施例では、Ｇｍが低く、且つ、バイアス電圧Ｖｇが第２の閾値電圧Ｖｂ以上になると、選択回路２４による制御により、増幅回路２３のトランジスタＴｒ２１〜Ｔｒ２３のうち使用するトランジスタの数を増加させてＧｍを高くし、使用するトランジスタの使用領域ＵＲ３でのＧｍを適切な高い値に設定可能としている。他方、Ｇｍが高く、且つ、バイアス電圧Ｖｇが第１の閾値電圧Ｖａ以下になると、選択回路２４による制御により、増幅回路２３のトランジスタＴｒ２１〜Ｔｒ２３のうち使用するトランジスタの数を減少させてＧｍを低くし、使用するトランジスタの使用領域ＵＲ３でのＧｍを適切な高い値に設定可能としている。これは、図６に示す使用領域ＵＲ３と図２に示す使用領域ＵＲ１との比較からも明らかである。従って、増幅器２１の高性能化と性能のバラツキの抑制とを両立可能となると共に、増幅回路２３のトランジスタＴｒ２１〜Ｔｒ２３のうち使用するトランジスタの使用領域ＵＲ３を、トランジスタの性能を犠牲にすることなく改善することで低消費電力化を実現することもできる。

尚、Ｇｍ補償バイアス回路２２のスイッチＳＷ１２，ＳＷ１３及びトランジスタ部Ｔｒ１１〜Ｔｒ１３は、選択回路２４により、増幅回路２３のスイッチＳＷ２２，ＳＷ２３及びトランジスタＴｒ２１〜Ｔｒ２３と同様に制御される。

本実施例では、２つのコンパレータ２４１，２４２を用いて２種類の閾値電圧Ｖａ，Ｖｂに対して増幅回路２３（及びＧｍ補償バイアス回路２２）で使用するトランジスタの数を制御しているが、３種類以上の閾値電圧に対して使用するトランジスタの数をより細かく制御するようにしても良いことは言うまでもない。

Ｇｍ値を複数選択可能とすれば、増幅器２１の利得を任意に選択することもできる。

図７は、本発明の第３実施例を示す図である。本実施例では、本発明がリミッタに適用されており、相互コンダクタンス制御方法の第３実施例を採用する。

リミッタ３１は、図７に示す如く接続されたＧｍ補償バイアス回路３２、リミッタ回路３３及び選択回路３４からなる。Ｇｍバイアス回路３２及び選択回路３４には、上記各実施例と同様の構成のものを用いることができる。リミッタ回路３３は、増幅回路が複数段直列接続された構成とみなすことができるので、上記各実施例と同様の構成のものを複数接続することで構成可能である。

本実施例においても、上記各実施例の場合と同様に、リミッタ３１の高性能化と性能のバラツキの抑制とを両立可能となると共に、リミッタ回路３３のトランジスタのうち使用するトランジスタの使用領域を、トランジスタの性能を犠牲にすることなく改善することで低消費電力化を実現することもできる。

図８は、本発明の第４実施例を示す図である。本実施例では、本発明がミキサに適用されており、相互コンダクタンス制御方法の第４実施例を採用する。

ミキサ４１は、図８に示す如く接続されたＧｍ補償バイアス回路４２、ミキサ回路４３及び選択回路４４からなる。Ｇｍバイアス回路４２及び選択回路４４には、上記各実施例と同様の構成のものを用いることができる。ミキサ回路４３は、図９に示す構成としても良い。

図９は、第４実施例の要部を示す回路図であり、Ｇｍバイアス回路４２及び選択回路４４が図３に示す第１実施例のＧｍバイアス回路１２及び選択回路１４と同様の構成を有する場合のミキサ回路４３を示す。

ミキサ回路４３は、トランジスタＴｒｄ、抵抗Ｒ４１，Ｒ４２、コンデンサＣ４１、複数のトランジスタＴｒ４１〜Ｔｒ４Ｎ及び複数のスイッチＳＷ４１〜ＳＷ４Ｎからなる。Ｇｍ補償バイアス回路４２は、トランジスタＴｒ４１〜Ｔｒ４Ｎの相互コンダクタンス（Ｇｍ）を一定にするために設けられており、バイアス電圧Ｖｇを出力することでトランジスタＴｒ４１〜Ｔｒ４Ｎのゲート電圧を補正する。Ｖｃｃは電源電圧、ｉｎは入力信号、ｏｕｔは出力信号、Ｌｏはローカル信号を示す。

トランジスタＴｒ４１〜Ｔｒ４Ｎは、ＭＯＳ型やバイポーラ型のトランジスタで構成可能であり、トランジスタの種類は特に限定されないが、トランジスタＴｒ４１〜Ｔｒ４ＮとＧｍ補償バイアス回路４２のトランジスタとは、同じ種類のトランジスタであることが望ましい。

本実施例においても、上記各実施例の場合と同様に、ミキサ４１の高性能化と性能のバラツキの抑制とを両立可能となると共に、ミキサ回路４３のトランジスタのうち使用するトランジスタの使用領域を、トランジスタの性能を犠牲にすることなく改善することで低消費電力化を実現することもできる。

図１０は、本発明の第５実施例を示す図である。図１０中、図５、図７及び図８と同一部分には同一符号を付し、その説明は省略する。

本実施例では、本発明が無線通信装置等の回路モジュールに適用されている。回路モジュールは、例えば単一の半導体チップ又は単一の回路基板（ボード）により構成可能である。

回路モジュール５１は、Ｇｍ補償バイアス回路５２、選択回路５４、増幅回路２３、リミッタ回路３３及びミキサ回路４３からなる。増幅回路２３、リミッタ回路３３及びミキサ回路４３で用いるトランジスタが同じ種類のトランジスタであれば、このように共通のＧｍ補償バイアス回路５２及び選択回路５４を使用することができるので、回路構成が簡単になると共に、回路モジュール５１の集積度も向上する。

本実施例においても、上記各実施例の場合と同様に、増幅回路２３が構成する増幅回路、リミッタ回路３３が構成するリミッタ及びミキサ回路４３が構成するミキサの高性能化と性能のバラツキの抑制とを両立可能となると共に、増幅器、リミッタ及びミキサで使用するトランジスタの使用領域を、トランジスタの性能を犠牲にすることなく改善することで低消費電力化を実現することもできる。

尚、共通のＧｍ補償バイアス回路５２及び選択回路５４は、増幅回路２３、リミッタ回路３３及びミキサ回路４３のうち少なくとも２つに対して設けるようにすれば良いことは、言うまでもない。

上記各実施例において、バイアス電圧を入力されるアナログ・デジタル変換器を用いて使用するトランジスタ数を制御するようにしても良い。又、使用するトランジスタの数を制御する際にオン／オフされるスイッチの代わりに、アナログ的に出力が変化するアッテネータ回路を用いるようにしても良い。

更に、Ｇｍ補償バイアス回路と、増幅回路又はリミッタ回路又はミキサ回路とがサイズの異なる複数のトランジスタで構成されている場合、バイアス電圧とＧｍ値の変化量を合わせるような制御を行うことが望ましい。

上述の如く、本発明は、相互コンダクタンス補償バイアス回路を備えた装置において、トランジスタのＧｍが一定になるようにトランジスタの動作点と使用するトランジスタ数とを自動的に制御することで、高性能化と性能のバラツキの抑制とを両立可能とすると共に、使用するトランジスタの使用領域を、トランジスタの性能を犠牲にすることなく改善することで低消費電力化を実現することもできる。

尚、本発明は、以下に付記する発明をも包含するものである。
（付記１）ゲートが共通に接続された複数の第１のトランジスタを含む増幅回路と、
複数の第２のトランジスタが接続され、該複数の第１のトランジスタのゲートにバイアス電圧を出力するバイアス回路と、
該バイアス電圧に基づいて該増幅回路に接続する第１のトランジスタの数及び該バイアス回路に接続する第２のトランジスタの個数を同時に制御する選択回路とを備えたことを特徴とする増幅器。
（付記２）該バイアス回路は、該増幅回路の第１のトランジスタと同じ数の第２のトランジスタを含むことを特徴とする付記１記載の増幅器。
（付記３）該選択回路は、該第１のトランジスタの相互コンダクタンスが所定値より低く、且つ、該バイアス電圧が所定電圧より大きいと、接続する第１及び第２のトランジスタの数を増加させるように制御することを特徴とする付記１記載の増幅器。
（付記４）該選択回路は、該第１のトランジスタの相互コンダクタンスが第１の値より高く、且つ、該バイアス電圧が第１の閾値電圧以下になると、該相互コンダクタンスを減少させるために該接続する第１及び第２のトランジスタの数を減少させるように制御すると共に、該相互コンダクタンスが所定値より低く、且つ、該バイアス電圧が第２の閾値電圧以上になると、該相互コンダクタンスを増加させるために該接続する第１及び第２のトランジスタの数を増加させるように制御することを特徴とする付記１記載の増幅器。
（付記５）該選択回路は、該使用する第１のトランジスタの使用領域での相互コンダクタンスが所定値より高くなるように制御することを特徴とする付記１記載の増幅器。
（付記６）該増幅回路及びバイアス回路は、該選択回路からの信号に基づいて該第１及び該第２のトランジスタの接続を複数のスイッチにより制御することを特徴とする付記１〜５のいずれか１項に記載の増幅器。
（付記７）ゲートが共通に接続された複数の第１のトランジスタを含む所定の回路と、
複数の第２のトランジスタが接続され、該複数の第１のトランジスタのゲートにバイアス電圧を出力するバイアス回路と、
該バイアス電圧に基づいて該所定の回路に接続する第１のトランジスタの数及び該バイアス回路に接続する第２のトランジスタの個数を同時に制御する選択回路とを備え、
該所定の回路は、増幅回路、リミッタ回路及びミキサ回路のうち少なくとも１つの回路を含むことを特徴とする装置。
（付記８）複数のトランジスタを含む増幅回路にバイアス電圧を出力することで該複数のトランジスタの相互コンダクタンスが一定となるように動作点を制御する制御ステップと、
該バイアス電圧に基づいて該複数のトランジスタのうち使用するトランジスタ数を制御する信号を増幅回路に出力する選択ステップとを含むことを特徴とする相互コンダクタンス制御方法。
（付記９）該選択ステップは、該相互コンダクタンスが第１の値より高く、且つ、該バイアス電圧が第１の閾値電圧以下になると、該相互コンダクタンスを減少させるために該使用するトランジスタの数を減少させるように該所定の回路を制御すると共に、該相互コンダクタンスが所定値より低く、且つ、該バイアス電圧が第２の閾値電圧以上になると、該相互コンダクタンスを増加させるために該使用するトランジスタの数を増加させるように該増幅回路を制御することを特徴とする付記８記載の相互コンダクタンス制御方法。
（付記１０）該選択ステップは、該使用するトランジスタの使用領域での相互コンダクタンスが所定値より高くなるように該増幅回路を制御することを特徴とする付記８記載の相互コンダクタンス制御方法。
（付記１１）複数のトランジスタを含む所定の回路にバイアス電圧を出力することで該複数のトランジスタの相互コンダクタンスが一定となるように動作点を制御する制御ステップと、
該バイアス電圧に基づいて該複数のトランジスタのうち使用するトランジスタ数を制御する信号を所定の回路に出力する選択ステップとを含み、
該所定の回路は、増幅回路、リミッタ回路及びミキサ回路のうち少なくとも１つの回路を含むことを特徴とする相互コンダクタンス制御方法。

以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。

従来の増幅器の一例を示す回路図である。図１に示す増幅器のトランジスタのＧｍ及びバイアス回路が出力するバイアス電圧Ｖｇとの関係を示す図である。本発明の第１実施例を示す回路図である。図３に示す増幅器のトランジスタのＧｍ及びバイアス回路が出力するバイアス電圧Ｖｇとの関係を示す図である。本発明の第２実施例を示す回路図である。図５に示す増幅器のトランジスタのＧｍ及びバイアス回路が出力するバイアス電圧Ｖｇとの関係を示す図である。本発明の第３実施例を示す図である。本発明の第４実施例を示す図である。第４実施例の要部を示す回路図である。本発明の第５実施例を示す図である。

符号の説明

１１，２１増幅器
１２，２２，３２，４２，５２Ｇｍ補償バイアス回路
１３，２３増幅回路
１４，２４，３４，４４，５４選択回路
３１リミッタ
３３リミッタ回路
４１ミキサ
４３ミキサ回路

Claims

ゲートが共通に接続された複数の第１のトランジスタを含む増幅回路と、
複数の第２のトランジスタが接続され、該複数の第１のトランジスタのゲートにバイアス電圧を出力するバイアス回路と、
該バイアス電圧に基づいて該増幅回路に接続する第１のトランジスタの数及び該バイアス回路に接続する第２のトランジスタの個数を同時に制御する選択回路とを備えたことを特徴とする増幅器。
該バイアス回路は、該増幅回路の第１のトランジスタと同じ数の第２のトランジスタを含むことを特徴とする請求項１記載の増幅器。
該選択回路は、該第１のトランジスタの相互コンダクタンスが所定値より低く、且つ、該バイアス電圧が所定電圧より大きいと、接続する第１及び第２のトランジスタの数を増加させるように制御することを特徴とする請求項１記載の増幅器。
該選択回路は、該第１のトランジスタの相互コンダクタンスが第１の値より高く、且つ、該バイアス電圧が第１の閾値電圧以下になると、該相互コンダクタンスを減少させるために該接続する第１及び第２のトランジスタの数を減少させるように制御すると共に、該相互コンダクタンスが所定値より低く、且つ、該バイアス電圧が第２の閾値電圧以上になると、該相互コンダクタンスを増加させるために該接続する第１及び第２のトランジスタの数を増加させるように制御することを特徴とする請求項１記載の増幅器。
該選択回路は、該使用する第１のトランジスタの使用領域での相互コンダクタンスが所定値より高くなるように制御することを特徴とする請求項１記載の増幅器。
該増幅回路及びバイアス回路は、該選択回路からの信号に基づいて該第１及び該第２のトランジスタの接続を複数のスイッチにより制御することを特徴とする請求項１〜５のいずれか１項に記載の増幅器。
複数のトランジスタを含む増幅回路にバイアス電圧を出力することで該複数のトランジスタの相互コンダクタンスが一定となるように動作点を制御する制御ステップと、
該バイアス電圧に基づいて該複数のトランジスタのうち使用するトランジスタ数を制御する信号を該増幅回路に出力する選択ステップとを含むことを特徴とする相互コンダクタンス制御方法。
該選択ステップは、該相互コンダクタンスが第１の値より高く、且つ、該バイアス電圧が第１の閾値電圧以下になると、該相互コンダクタンスを減少させるために該使用するトランジスタの数を減少させるように該所定の回路を制御すると共に、該相互コンダクタンスが所定値より低く、且つ、該バイアス電圧が第２の閾値電圧以上になると、該相互コンダクタンスを増加させるために該使用するトランジスタの数を増加させるように該増幅回路を制御することを特徴とする請求項７記載の相互コンダクタンス制御方法。
該選択ステップは、該使用するトランジスタの使用領域での相互コンダクタンスが所定値より高くなるように該増幅回路を制御することを特徴とする請求項７記載の相互コンダクタンス制御方法。