JP6071849B2

JP6071849B2 - 保護回路を有するカスコード増幅器

Info

Publication number: JP6071849B2
Application number: JP2013233559A
Authority: JP
Inventors: マルコ・カッシア; ガーカンワル・シン・サホタ
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2009-03-19
Filing date: 2013-11-11
Publication date: 2017-02-01
Anticipated expiration: 2030-03-18
Also published as: US8022772B2; KR20110128355A; CN102356542B; WO2010108039A1; JP2014068358A; EP2409399A1; KR101320468B1; JP2012521670A; TW201103252A; US20100237945A1; CN102356542A; WO2010108039A8

Description

本開示は、一般的に電子回路に関し、より具体的には増幅器に関する。

増幅器は、信号増幅を提供するため様々な電子機器に広く使用される。様々なタイプの増幅器は、様々な用途で利用される。例えば、携帯電話のような無線通信装置は、双方向通信のために送信器と受信器とを含み得る。送信器は、駆動増幅器（ＤＡ）及び電力増幅器（ＰＡ）を利用し、受信器は、低雑音増幅器（ＬＮＡ）を利用し、そして送信器及び受信器は可変利得増幅器（ＶＧＡ）を利用し得る。

サブミクロンの相補型金属酸化物半導体（ＣＭＯＳ）の加工プロセスは、無線装置内の無線周波数（ＲＦ）回路、及びコスト削減や集積向上のための他の電子装置のために広く用いられる。ＣＭＯＳ装置が小さくなり続けるにつれ、サブミクロンのトランジスタは、大きな信号振幅条件下でますますストレスを受けやすくなっている。ストレスがこれらサブミクロンのトランジスタを実装する増幅器の信頼性に不利な影響を与え得る。優れた性能や優れた信頼性を備えた増幅器が非常に望まれる。

サブミクロンのＣＭＯＳで加工され、優れた信頼性を有する保護回路を備えたカスコード増幅器が以下記述される。典型的な１つの設計において、増幅器は並列に結合された複数ブランチを含み、複数ブランチは、少なくとも１つの切替可能なブランチを含む。切替可能なブランチの各々は、増幅器の全体利得を増加させるためオン状態、又は全体利得を減少させるためオフ状態、のいずれかで動作し得る。切替可能なブランチの各々は、カスコードトランジスタと結合された利得トランジスタを含み得る。利得トランジスタは、オン状態で入力信号を増幅し、且つ増幅した信号を供給し、オフ状態で入力信号を増幅し得ない。カスコードトランジスタはオン状態で増幅信号をバッファし、出力信号を供給し得る。

インダクタは、各々のブランチにおいて電源供給電圧とカスコードトランジスタとの間で結合され得る。出力信号は、電源電圧の上及び下の出力信号を有し得る。バイアス回路は、各々のブランチにおけるカスコードトランジスタのため出力信号を受信し、バイアス電圧を供給し得る。

各々の切替可能なブランチについて、出力信号の電圧振幅はオフ状態と同様にオン状態において、保護回路を備えた利得トランジスタとカスコードトランジスタとで分けられ（split）得る。各々のトランジスタは、オン状態及びオフ状態の両方において、ストレスを低減し、信頼性を向上させる出力電圧振幅の一部（fraction）を観測（発生）し得る。典型的な１つの設計において、オフ状態において電圧を分けること（splitting）は、利得トランジスタを開放状態／フローティング、及びカスコードトランジスタのゲート及びソースを短絡することによって達成し得る。利得トランジスタは、（ｉ）利得トランジスタのソースを回路接地から非結合とし、又は（ｉｉ）利得トランジスタのゲートを回路接地に短絡し、且つゲートを入力信号から非接続とすることによって開放状態とされ得る。

本開示の様々な態様及び特徴を更に以下詳細で説明する。

図１は、無線通信装置のブロック図を示す。図２は、カスコード増幅器の概念図を示す。図３は、保護回路を有するカスコード増幅器の典型的な設計を示す。図４は、保護回路を有するカスコード増幅器の典型的な設計を示す。図５は、積層（stacked）カスコードトランジスタ及び保護回路を備えたカスコード増幅器の典型的な設計を示す。図６は、増幅器を動作させるための工程を示す。

本明細書にて使用される“典型的には”という用語は、“一例として、事例、または例示”を意味する。“典型的には”として本明細書にて記述されるあらゆる設計は、他の実施形態よりも好ましく、また優れている、のように必ずしも解釈すべきではない。

本明細書にて記述する保護回路を有するカスコード増幅器は、無線通信装置、携帯電話、携帯情報端末（ＰＤＡ）、手持ち式機器、無線モデム、ノートパソコン、コードレス電話、放送受信器、Bluetooth（登録商標）機器、家庭用電化製品などのような様々な電子装置に使用され得る。明確にするため、携帯電話又はあるその他の装置とされ得る無線装置におけるカスコード増幅器の用途が以下記述される。

図１は、無線通信装置１００の典型的な設計のブロック図を示す。典型的な設計において、無線通信装置１００は、データプロセッサ１１０及びトランシーバ１２０を含む。トランシーバ１２０は、双方向無線通信をサポートする送信器１３０及び受信器１５０を含む。一般的に、無線装置１００は複数の通信システム及び複数の周波数帯に対して複数の送信器及び複数の受信器を含み得る。

送信経路では、データプロセッサ１１０が送信されるべきデータを処理し、アナログ出力信号を送信器１３０に供給する。送信器１３０内で、アナログ出力信号は増幅器（Amp）１３２によって増幅され、前のデジタル−アナログ変換によって生じる不要なイメージ（image）を除去するためローパスフィルタ１３４によってフィルタ処理され、可変利得増幅器（ＶＧＡ）１３６によって増幅され、そして、アップコンバータ１３８によってベースバンドからＲＦへとアップコンバートされる。アップコンバートされた信号は、周波数変換によって生じた不要なイメージを除去するためフィルタ１４０によってフィルタ処理がなされ、更に、駆動増幅器（ＤＡ）１４２及び電力増幅器（ＰＡ）１４４によって増幅され、送受信切替器／スイッチ１４６を介して伝送され、次いで、アンテナ１４８を介して送信される。

受信経路では、アンテナ１４８が基地局からの信号を受信し、送受切替器／スイッチ１４６を通って伝送され、受信器１５０に供給される受信（received）ＲＦ信号を供給する。受信器１５０内で、受信ＲＦ信号は、低雑音増幅器（ＬＮＡ）１５２によって増幅され、帯域通過フィルタ１５４によってフィルタ処理がなされ、次いで、ＲＦからベースバンドへとダウンコンバータ１５６によってダウンコンバートされる。ダウンコンバート信号は、ＶＧＡ１５８によって増幅され、ローパスフィルタ１６０によってフィルタ処理がなされ、次いで、データプロセッサ１１０に供給されるアナログ入力信号を得るために増幅器１６２によって増幅がなされる。

図１は、１ステージにおいてＲＦとベースバンドとの間の信号を周波数変換する直接変換アーキテクチュアを実装する送信器１３０及び受信器１５０を示す。送信器１３０及び／又は受信器１５０は、複数ステージにおいてＲＦとベースバンドとの間の信号を周波数変換するスーパヘテロダインアーキテクチュアをも実装してもよい。局部発振（ＬＯ）生成器１７０は、アップコンバータ１３８及びダウンコンバータ１５６のそれぞれに送信及び受信ＬＯ信号を生成し供給する。フェーズロックドループ（ＰＬＬ）１７２は、特定の周波数で送信及び受信ＬＯ信号を生成するためデータプロセッサ１１０から制御情報を受信し、ＬＯ生成器１７０に制御信号を供給する。

図１は、典型的なトランシーバの設計を示す。一般的に、送信器１３０及び受信器１５０での信号の調整は、増幅器、フィルタ、ミキサなどの１以上のステージによって実行される。これら回路ブロックは、図１に示される構成とは異なった配置であってもよい。更に図１における図示せぬ別の回路ブロックは、送信器及び受信器での信号を調整するためにも使用され得る。図１における、ある回路ブロックも省略され得る。トランシーバ１２０の全部又はその一部はアナログ集積回路（ＩＣ）、ＲＦＩＣ（ＲＦＩＣ）、混合（mixed）信号ＩＣなどに実装され得る。例えば、電力増幅器１４４がＲＦＩＣに対して外部に実装され得るのに対し、駆動増幅器１３２から増幅器１４２までは、ＲＦＩＣに実装され得る。

データプロセッサ１１０は、例えば送信及び受信データのためにデジタル処理する無線装置１００のため様々な機能を実行し得る。メモリ１１２は、データプロセッサ１１０のためプログラムコード及びデータを保持する。データプロセッサ１１０は１つ以上の特定用途向け集積回路（ＡＳＩＣ）及び／又は他のＩＣに実装され得る。

図１に示すように、送信器及び受信器は様々な増幅器を含み得る。各々の増幅器は、様々な設計に実装され得る。

図２は、カスコード増幅器２００の概念図を示す。増幅器２００は、図１におけるＤＡ１４２、ＰＡ１４４、ＬＮＡ１５２、ＶＧＡ１３６、及び１５８及び／又は他の増幅器のために使用され得る。増幅器２００は、並列に結合されるＫ個のブランチ（branch：分岐回路部）２１０ａから２１０ｋを含む。ここでＫは任意の整数値である。ブランチは、増幅器ステージなどとしても呼ばれ得る。各々のブランチ２１０内で、Ｎ−チャネル金属酸化物半導体（ＮＭＯＳ）トランジスタ２１２は、回路接地に結合されるソースと、入力信号Ｖｉｎを受信するゲートを有する。“トランジスタ”及び“装置”という用語は、大抵同義的に用いられる。ＮＭＯＳトランジスタ２１４はＮＭＯＳトランジスタ２１２のドレインに結合されるソースと、インバータ２２０の出力に結合されるゲートと、出力信号Ｖｏｕｔを供給するノードＸに結合するドレインを有する。ＮＭＯＳトランジスタ２１２は、ゲートでＶｉｎ信号を受信し、Ｖｉｎ信号を増幅し、次いで、ドレインでの増幅された信号を供給する利得トランジスタである。ＮＭＯＳトランジスタ２１２はｇｍトランジスタなど周知のソーストランジスタとしても呼ばれる。ＮＭＯＳトランジスタ２１４はＡＣ接地に結合されるゲートを有し、ソースでの増幅（amplified）信号を受信し、次いで、ドレインでのＶｏｕｔ信号を供給するカスコードトランジスタである。

インバータ２２０は、互いが結合されたゲートを有し、インバータ入力を形成し、及び互いが結合されたドレインを有し、インバータ出力を形成するＰ−チャネルＭＯＳ（ＰＭＯＳ）トランジスタ及びＮＭＯＳトランジスタが実装され得る。ＰＭＯＳトランジスタのソースはノードＹに結合され、ＮＭＯＳトランジスタのソースは回路接地に結合され得る。

インダクタ２３０はノードＸと電源電圧ＶＤＤとの間に結合される。インダクタ２３０は、有効とされる全てのブランチのＮＭＯＳトランジスタ２１２及び２１４にバイアス電流を供給する。インダクタ２３０は出力インピーダンス整合のためにも使用され得る。バイアス回路２４０はＶｏｕｔ信号を受信し、バイアス電圧Ｖｂｉａｓを生成する。図２に示す設計において、バイアス回路２４０はローパスフィルタを形成する抵抗２４２及びキャパシタ２４４で実装される。抵抗２４２はノードＸとＹとの間で結合され、キャパシタ２４４はノードＹと回路接地との間で結合される。ノードＹは、Ｖｂｉａｓ電圧を供給する。バイアス回路２４０は例えば、容量性のフィードバックを備えた別の設計をも実装し得る。

Ｋ個のブランチ２１０ａから２１０ｋの各々は、各々のＢｋ制御信号を介して個別にイネーブル又はディセーブルとされ得る。ここで、ｋ∈｛１、…Ｋ｝である。ｋ番目のブランチについて、Ｂｋ制御信号が論理ｌｏｗであるとき、インバータ２２０の出力は、論理ｈｉｇｈとされ、ＮＭＯＳトランジスタ２１４はターンオンし、次いでブランチはイネーブルとされる。逆に、Ｂｋ制御信号が論理ｈｉｇｈである時、インバータ２２０の出力は論理ｌｏｗとされ、ＮＭＯＳトランジスタ２１４はターンオフとされ、次いでブランチはディセーブルとされる。各々のブランチはイネーブルとされた時に信号利得を供給する。Ｋ個のブランチ２１０ａから２１０ｋは、（例えば、全てＫ個のブランチについて同じトランジスタサイズで）同等の利得量を供給し、又は（例えば、Ｋ個のブランチについて異なるサイズで）異なる利得量を供給し得る。例えば、ブランチ１でのＮＭＯＳトランジスタ２１２及び２１４は、次のブランチなどでのＮＭＯＳトランジスタ２１２及び２１４の２倍のサイズとされ得る、ブランチ２でのＮＭＯＳトランジスタ２１２及び２１４の２倍のサイズ（及び利得）とされ得る。増幅器２００のための好ましい全体利得は、適切なブランチ（branch(es)）をイネーブルとすることで得られ得る。出力信号振幅は、増幅器２００の全体利得に依存（例えば、比例し得る）し得る。

カスコード増幅器２００は以下の様に動作する。イネーブルとされた各々のブランチでは（for）、ＮＭＯＳトランジスタ２１２はＶｉｎ信号を増幅させ、増幅信号を供給する。ＮＭＯＳトランジスタ２１２は電圧−電流変換も実行する。ＮＭＯＳトランジスタ２１４は、増幅信号をバッファし、Ｖｏｕｔ信号のため信号駆動を供給する。

カスコード増幅器２００は、オープンドレインアーキテクチュアに実装され、Ｖｏｕｔ信号はＶｄｄの上下で（Ｖｄｄを中心にして上下に）振幅し得る。インダクタ２３０のせいで、Ｖｄｄより大きな出力電圧振幅が生じうる。Ｖｏｕｔ信号がＶｄｄを超えると、全てのＫ個のブランチにおけるカスコードトランジスタ２１４は、これらトランジスタにストレスを与え得る大きな電圧を観測（発生：observe）し得る。フィードバックは、カスコードトランジスタ２１４間の電圧振幅を低減するために用いられ得る。図２において、フィードバックは、Ｖｏｕｔ信号の周波数よりももっと低いバンド幅を持つローパスフィルタを形成する抵抗２４２とキャパシタ２４４とを実装する。ローパスフィルタはＶｂｉａｓ電圧のようにＶｏｕｔ信号の減衰された変形を供給する。イネーブルとされた各々のブランチでは（for）、Ｖｂｉａｓ電圧がインバータ２２０を介して、カスコードトランジスタ２１４のゲートに供給される。この様にして、出力ノードＸでの電圧振幅は、各々のイネーブルとされたブランチ２１０における、カスコードトランジスタ２１４とトランジスタ２１２との間で分けられ（split）得る。

各々のブランチ２１０について（for）、ターンオンとされると、フィードバックは、カスコードトランジスタ２１４間の電圧振幅を制限する。しかしながら、カスコードトランジスタ２１４がターンオフとされると、ストレスの殆どが生じる。オフ状態で、カスコードトランジスタ２１４のゲートはインバータ２２０を介して接地に引っ張られ、カスコードトランジスタ２１４のソースもスイッチとして動作する利得トランジスタ２１２を介して接地に引っ張られる。オフ状態において、カスコードトランジスタ２１４のゲート−ドレイン電圧Ｖｇｄだけでなくドレイン−ソース電圧ＶｄｓもＶｄｄよりも大きくされ（例えば、Ｖｄｄの２倍にまで）、定格装置電圧を超え得る。大きなＶｄｓ及びＶｇｄ電圧は、カスコードトランジスタ２１４にストレスを与え、トランジスタの信頼性及び寿命に不利な影響を与え得る。ストレスは、増幅器２００が高利得／高出力電力で動作する際、とりわけ厳しくなり、ブランチは利得を低減しようとディセーブルとされる。このディセーブルのブランチでのカスコードトランジスタはＶｄｄを非常に超え得る大きなＶｄｓやＶｇｄ電圧を観測し得る。

増幅器２００でのカスコードトランジスタ２１４の信頼性は、カスコードトランジスタ２１４のため、長いゲート長を持つＮＭＯＳトランジスタ又は薄い酸化物ＮＭＯＳトランジスタを使用することで改善し得る。しかし、両者の解決策は、これらＮＭＯＳトランジスタのより高い静電容量に起因して増幅器のＲＦ性能に不利な影響を与え得る。より高い静電容量は高周波数動作にとって特に問題となり得る。

図３は、保護回路を備えたカスコード増幅器３００の典型的な設計の概念図を示す。増幅器３００は、図１におけるＤＡ１４２、ＰＡ１４４、ＬＮＡ１５２、ＶＧＡ１３６及び１５８、及び／又は他の増幅器に用いられ得る。増幅器３００は、並列に結合されたＫ個のブランチ３１０ａから３１０ｋを含む。各々のブランチ３１０内で、ＮＭＯＳトランジスタ３１２は、スイッチ３１６の一端に結合されたソースと、Ｖｉｎ信号を受信するゲートとを有する。スイッチ３１６の他端は、回路接地に結合される。ＮＭＯＳトランジスタ３１４は、ＮＭＯＳトランジスタ３１２のドレインに結合されるソースと、ノードＹに結合されるゲートと、ノードＸに結合されるドレインとを有する。スイッチ３２０は、ＮＭＯＳ３１４のゲート及びソース間で結合され、Ｂｋ制御信号によって制御される。ここで、ｋ∈｛１、…Ｋ｝である。スイッチ３１６は、Ｂｋ制御信号の相補型である／Ｂｋ制御信号によって制御される（“Ｂｋ”の直前の“／”は相補であることを意味する）。スイッチ３１６及び３２０の各々はＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ、トランスミッションゲートなどを実装し得る。ノードＹは、Ｖｂｉａｓ電圧を供給する。

インダクタ３３０はＶｄｄ電源電圧と、Ｖｏｕｔ信号を供給するノードＸとの間で結合される。バイアス回路３４０はノードＸとＹとの間で結合される抵抗３４２及びノードＹと回路接地との間で結合されるキャパシタ３４４を実装する。

Ｋ個のブランチ３１０ａから３１０ｋの各々は、そのブランチについての（for that branch）Ｂｋ及び／Ｂｋ制御信号を介して個別にイネーブル又はディセーブルとされ得る。ｋ番目のブランチは、（ｉ）スイッチ３２０を開放状態とするＢｋ制御信号で論理ｌｏｗを供給し、（ｉｉ）スイッチ３１６を閉じる／Ｂｋ制御信号で論理ｈｉｇｈを供給することでイネーブルとされ得る。逆に、ｋ番目のブランチは、Ｂｋ制御信号で論理ｈｉｇｈ、／Ｂｋ制御信号で論理ｌｏｗを供給することによってディセーブルとされ得る。

カスコード増幅器３３０は以下の通り動作する。イネーブルとされた各々のブランチでは（for）、ＮＭＯＳトランジスタ３１２は回路接地に結合されるソースを有し、Ｖｉｎ信号を増幅する利得トランジスタとして動作する。ＮＭＯＳトランジスタ３１４は、ゲートから切り離されたソースを有し、ＮＭＯＳトランジスタ３１２からの増幅信号をバッファし、Ｖｏｕｔ信号のための信号駆動を供給するカスコードトランジスタとして動作する。ディセーブルとされた各々のブランチでは（for）、ＮＭＯＳトランジスタ３１２は回路接地から非結合（分離）とされたソースを有し、フローティングとされる。ＮＭＯＳトランジスタ３１４は、ゲートに接続されたソースを有し、両者（ソース、ゲート）がＶｂｉａｓ電圧を受信する。そのため出力電圧の振幅は、ブランチがオフ状態でディセーブルとされる時と同様、オン状態でブランチがイネーブルとされる際、カスコードトランジスタ３１４と利得トランジスタ３１２との間で分けられる。

図４は、保護回路を有したカスコード増幅器の典型的な設計の概念図を示す。増幅器４００は、図１におけるＤＡ１４２、ＰＡ１４４、ＬＮＡ１５２、ＶＧＡ１３６及び１５８、及び／又は他の増幅器のためにも使用され得る。増幅器４００は並列に結合されたＫ個のブランチ４１０ａから４１０ｋを含む。各々のブランチ４１０内で、ＮＭＯＳトランジスタ４１２は回路接地に結合されるソースと、スイッチ４１６の一端に結合されるゲートを有する。スイッチ４１６の他端はＶｉｎ信号を受信する。スイッチ４１８はＮＭＯＳトランジスタ４１２のゲートと、回路接地との間で結合される。ＮＭＯＳトランジスタ４１４は、ＮＭＯＳトランジスタ４１２のドレインに結合されるソースと、ノードＹに結合されるゲートと、ノードＸに結合されるドレインとを有する。スイッチ４２０は、ＮＭＯＳトランジスタ４１４のゲート及びソースの間で結合される。スイッチ４１８及び４２０は、Ｂｋ制御信号によって制御がなされる。ここで、ｋ∈｛１、…Ｋ｝である。スイッチ４１６はＢｋ制御信号の相補型である／Ｂｋ制御信号によって制御される。スイッチ４１６、４１８及び４２０は、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ、トランスミッションゲートなどで各々実装される。インダクタ４３０、バイアス回路４４０、抵抗４４２、及びキャパシタ４４４は、図３におけるインダクタ３３０、バイアス回路３４０、抵抗３４２、及びキャパシタ３４４のそれぞれと同様の方法で結合される。

Ｋ個のブランチ４１０ａから４１０ｋの各々は、そのブランチについてのＢｋ及び／Ｂｋ制御信号を介してイネーブル又はディセーブルとされ得る。ｋ番目のブランチは、（ｉ）スイッチ４１８及び４２０を開放状態とするＢｋ制御信号で論理ｌｏｗを供給し、（ｉｉ）スイッチ４１６を閉じる／Ｂｋ制御信号で論理ｈｉｇｈを供給することによってイネーブルとされ得る。逆に、ｋ番目のブランチは、Ｂｋ制御信号で論理ｈｉｇｈ、／Ｂｋ制御信号で論理ｌｏｗを供給することによってディセーブルとされ得る。

カスコード増幅器４００は以下のように動作する。イネーブルとされた各々のブランチでは（for）、ＮＭＯＳトランジスタ４１２はＶｉｎ信号を受信するゲートを有し、利得トランジスタとして動作する。ＮＭＯＳトランジスタ４１４はゲートから分離されたソースを有し、カスコードトランジスタとして動作する。ディセーブルとされた各々のブランチでは（for）、ＮＭＯＳトランジスタ４１２はＶｉｎ信号から分離され、回路接地に結合されたゲートを有する。ＮＭＯＳトランジスタ４１４は、ゲートに接続されたソースを有し、両者（ゲート、ソース）は、Ｖｂｉａｓ電圧を受信する。そのため出力電圧の振幅は、ブランチがディセーブルとされる時と同様にブランチがイネーブルとされると、カスコードトランジスタ４１４と利得トランジスタ４１２との間で分けられる。

図３及び４は、各々のブランチにおいてあるカスコードトランジスタを有するカスコード増幅器５００の典型的な設計を２つ示す。複数のカスコードトランジスタは、更に各々のトランジスタ間の出力電圧スイッチを分けるため、各々のブランチにおいても用いられる。

図５は、積層カスコードトランジスタ及び保護回路を有したカスコード増幅器の典型的な設計の概念図を示す。増幅器５００は、図１におけるＤＡ１４２、ＰＡ１４４、ＬＮＡ１５２、ＶＧＡ１３６及び１５８、及び／又は他の増幅器にも用いられ得る。増幅器５００は、並列に結合されたＫ個のブランチ５１０ａから５１０ｋを含む。各々のブランチ５１０内で、ＮＭＯＳトランジスタ５１２はスイッチ５１８の一端に結合されるソースとＶｉｎ信号を受信するゲートとを有する。スイッチ５１８の他端は回路接地に結合される。２つのＮＭＯＳトランジスタ５１４及び５１６は互いに積層される。ＮＭＯＳトランジスタ５１６はノードＸに結合されるドレインと、Ｖｂｉａｓ１電圧を受信するゲートと、ＮＭＯＳトランジスタ５１４のドレインに結合されるソースとを有する。ＮＭＯＳトランジスタ５１４はＶｂｉａｓ２電圧を受信するゲートと、ＮＭＯＳトランジスタ５１２のドレインに結合されるソースとを有する。スイッチ５２０はＮＭＯＳトランジスタ５１６のゲートとソース間で結合される。スイッチ５２２はＮＭＯＳトランジスタ５１４のゲートとソースとの間で結合される。スイッチ５２０及び５２２はＢｋ制御信号によって制御される。ここで、ｋ∈｛１、…Ｋ｝である。スイッチ５１８は、Ｂｋ制御信号の相補型である／Ｂｋ制御信号によって制御される。スイッチ５１８、５２０、及び５２２の各々は、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ、トランスミッションゲートなどに実装され得る。インダクタ５３０はＶｄｄ電源電圧と、Ｖｏｕｔ信号を供給するノードＸとの間で結合される。

バイアス回路５４０はＶｏｕｔ信号を受信し、各々のブランチ５１０でのカスコードトランジスタ５１６、及び５１４のそれぞれのためにＶｂｉａｓ１及びＶｂｉａｓ２電圧を生成する。Ｖｂｉａｓ１及びＶｂｉａｓ２電圧はカスコードトランジスタ５１４及び５１６間の出力電圧の振幅を分けるよう生成され得る。１つの典型的な設計において、Ｖｂｉａｓ１≒／Ｖｏｕｔ、Ｖｂｉａｓ２≒２・（／Ｖｏｕｔ）／３であり、／Ｖｏｕｔは、Ｖｏｕｔ信号のフィルタ処理がなされた変形である（“Ｖｏｕｔ”の直前の“／”はこの変形であることを意味する。つまり、Ｖｂｉａｓ２は、２倍の／Ｖｏｕｔを“３”で割ったものに近似される）。この典型的な設計では、出力電圧の振幅は、各々のブランチにおける３つのトランジスタ間でほぼ均等に分配され得る。

Ｋ個のブランチ５１０ａから５１０ｋの各々は、そのブランチについてのＢｋ及び／Ｂｋ制御信号を介してイネーブルとされ得る。ｋ番目のブランチは、（ｉ）スイッチ５２０及び５２２を開放状態とするＢｋ制御信号で論理ｌｏｗを供給し、（ｉｉ）スイッチ５１８を閉じる／Ｂｋ制御信号で論理ｈｉｇｈを供給することでイネーブルとされ得る。逆に、ｋ番目のブランチは、Ｂｋ制御信号で論理ｈｉｇｈを、／Ｂｋ制御信号で論理ｌｏｗを供給することでディセーブルとされ得る。

カスコード増幅器５００は、以下の様に動作する。イネーブルとされた各々のブランチでは（for）、ＮＭＯＳトランジスタ５１２は回路接地に結合されるソースを有し、利得トランジスタとして動作する。ＮＭＯＳトランジスタ５１４及び５１６は、ゲートから分離されたソースを有し、カスコードトランジスタとして動作する。ディセーブルとされた各々のブランチでは（for）、ＮＭＯＳトランジスタ５１２は回路接地から非結合されたソースを有し、フローティングとされる。ＮＭＯＳトランジスタ５１６はＶｂｉａｓ１電圧を受信するゲートに接続されるソースを有する。ＮＭＯＳトランジスタ５１４は、Ｖｂｉａｓ２電圧を受信するゲートに接続されるソースを有する。それ故出力電圧の振幅は、ブランチがディセーブルとされる時と同様にブランチがイネーブルの際、トランジスタ５１４及び５１６、並びに利得トランジスタ５１２の間で分けられる。

図５は、２つの積層カスコードトランジスタを備えたカスコード増幅器の典型的な設計を示す。２つ以上のカスコードトランジスタが積層されてもよい。オン及びオフ状態の両者で、カスコードトランジスタ間で所望のＶｄｓ及びＶｇｄ電圧振幅を得るように各々のカスコードトランジスタのゲートに適切なバイアス電圧が供給され得る。

図３、４及び５は、カスコード増幅器のための保護回路の典型的な３つの設計を示す。保護回路は、他の設計にも実装され得る。一般的に、保護回路は、ブランチがディセーブルであってもフィードバックをアクティブに保ち得る。これは、（ｉ）例えば図３又は５に示すように利得トランジスタのソースで直列結合されたスイッチ、又は（ｉｉ）例えば、図４に示すようにゲートを接地に引き込み、Ｖｉｎ信号からゲートを分離させるための複数のスイッチを介して利得トランジスタを開放／フローティングすることで達成し得る。更に、カスコードトランジスタのゲート及びソースは、例えば図３〜５に示すようにスイッチを介して短絡され得る。保護回路は、例えば図３、４及び５に示すようなスイッチを実装し得る。

概して、装置（例えば、集積回路、無線装置など）は、並列に結合され、入力信号を増幅し、出力信号を供給するよう動作する複数のブランチを具備する増幅器を含み得る。増幅器は、駆動増幅器、電力増幅器、ＬＮＡ、ＶＧＡなどとされ得る。複数のブランチは、少なくとも１つの切替可能なブランチを含み得る。各々の切替可能なブランチは、増幅器の全体利得を増加させるためオン状態、又は全体利得を減少させるためオフ状態、のいずれかで動作し得る。

典型的な１つの設計において、各々の切替可能なブランチは、カスコードトランジスタに結合される利得トランジスタを含み得る。利得トランジスタは、入力信号を増幅し、オン状態で増幅した信号を供給するかもしれないし、オフ状態で入力信号を増幅しないかもしれない。カスコードトランジスタは増幅した信号をバッファし、オン状態で出力電圧を供給し得る。出力信号の電圧振幅はオフ状態と同様にオン状態でも利得トランジスタとカスコードトランジスタとの間で分けられ得る。利得トランジスタ及びカスコードトランジスタの各々は、オン状態及びオフ状態での出力電圧の振幅の一部（fraction）を観測し得る。利得トランジスタ及びカスコードトランジスタは、ＮＭＯＳトランジスタ又はある他の型のトランジスタに実装され得る。

典型的な１つの設計において、各々の切替可能なブランチについて、スイッチ（例えば、図３でのスイッチ３２０又は図４でのスイッチ４２０）はオフ状態でカスコードトランジスタのゲートとソースとを短絡し得る。典型的な１つの設計において、スイッチ（例えば、図３におけるスイッチ３１６）は利得トランジスタのソースと回路接地との間で結合され、オン状態で閉じ、オフ状態で開放され得る。他の典型的な設計において、あるスイッチ（例えば、図４におけるスイッチ４１８）は利得トランジスタのゲートと回路接地との間で結合され、オン状態で開放、オフ状態で閉じるとされ得る。他のスイッチ（例えば、図４におけるスイッチ４１６）は利得トランジスタのゲートと入力信号との間で結合され、オン状態で閉じ、オフ状態で開放とされ得る。

典型的な１つの設計において、各々の切替可能なブランチは、例えば図５に示すようにカスコードトランジスタと利得トランジスタとの間で結合される第２カスコードトランジスタを含み得る。第２カスコードトランジスタは、オン状態で増幅した信号をバッファし得る。出力信号の電圧振幅は、それ及びオフ状態の両者において、利得トランジスタと２つのカスコードトランジスタとの間で分けられ得る。

インダクタは、各々の切替可能なブランチにおいて、電源電圧とカスコードトランジスタのドレインとの間で結合され得る。出力信号は、電源電圧の上及び下の（に対して上下に揺れる）電圧振幅を有し得る。バイアス回路は、出力信号を受信し、各々の切替可能なブランチにおいてカスコードトランジスタのためのバイアス電圧を供給し得る。バイアス電圧は、図３及び４に示すように、オン状態において、カスコードトランジスタのゲートにのみ加えられ、オフ状態においてカスコードトランジスタのゲート及びソースの両者に加えられ得る。

図６は、増幅器を動作させるための工程６００の典型的な設計を示す。オン状態で増幅した信号を得るため利得トランジスタを用いて入力信号が増幅され得る（ブロック６１２）。増幅された信号は、オン状態で出力信号を得るためにカスコードトランジスタを用いてバッファされ得る（ブロック６１４）。増幅器は複数のブランチを具備し、少なくとも１つのブランチはイネーブルとされ得る。各々のイネーブルとされたブランチは、オン状態で動作する利得トランジスタ及びカスコードトランジスタを具備し得る。バイアス電圧は、出力信号に基づいて生成され、カスコードトランジスタのゲートに加えられうる。

出力信号の電圧振幅は、利得トランジスタ及びカスコードトランジスタの各々がオン及びオフ状態での電圧振幅の一部を観測しつつ、オン状態及びオフ状態で利得トランジスタとカスコードトランジスタとの間で分けられ得る（ブロック６１６）。ブロック６１６の典型的な１つの設計において、例えば図３に示すようにオフ状態において、カスコードトランジスタのゲート及びソースが短絡され、利得トランジスタのソース及びゲートが回路接地から非結合とされ得る。ブロック６１６の別の典型的な設計においては、例えば図４に示すようにオフ状態で、カスコードトランジスタのゲート及びソースが短絡され、利得トランジスタのゲートが入力信号から非結合とされ、更に回路接地に短絡される。

本明細書で記述した保護回路を備えたカスコード増幅器は、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合（mixed）ＩＣ、ＡＳＩＣ、プリント回路基板（ＰＣＢ）、電子装置、などに実装され得る。カスコード増幅器は、ＣＭＯＳ、ＮＭＯＳ、ＰＭＯＳ、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウム砒素（ＧａＡｓ）などのような様々なＩＣ工程技術でも製造され得る。

本明細書で記述したカスコード増幅器を実装する装置は、スタンドアロン装置又は大型装置の一部であっても良い。装置は、（ｉ）スタンドアロンＩＣ、（ｉｉ）データ及び／又は指示を保持するためのメモリＩＣを含み得る１つ以上のＩＣの組、（ｉｉｉ）ＲＦ受信（ＲＦＲ）又はＲＦ送受信器（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）モバイルステーションモデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他の装置に組み込まれ得るモジュール、（ｖｉ）受信器、携帯電話、無線装置、ハンドセット、又はモバイルユニット、（ｖｉｉ）などとなり得る。

１以上の典型的な設計において、記述された機能は、ハードウェア、ソフトウェア、ファームウェア、又はこれら組み合わせによって実装され得る。ソフトウェアで実装される場合、それらの機能は１つまたはそれ以上の命令またはコードとして、コンピュータ読み取り可能媒体に記憶され、或いは伝送され得る。コンピュータ読み取り可能媒体は、ある場所から別の場所へのコンピュータプログラムの持ち運びを助ける任意の媒体を含むコンピュータ記憶メディア及び通信メディアの双方を含み得る。記録媒体は、コンピュータによってアクセスできる任意の利用可能な媒体であって良い。例として、これに限定するもので無いものとして、このようなコンピュータ読み取り可能媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは光ディスク媒体、磁気ディスク媒体または他の磁気記録デバイス、または命令またはデータ構造の形で所望のプログラムコードを扱いまたは保持するために使用され、そしてコンピュータによってアクセスできる他の任意の媒体を含むことが出来る。また、あらゆる接続が、適切にコンピュータ読み取り可能な媒体と呼ばれる。例えば、そのソフトウェアが同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、或いは赤外線、無線、及びマイクロ波といった無線技術を使用してウェブサイト、サーバ、または遠隔源から送信されるならば、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、或いは赤外線、無線、及びマイクロ波といった無線技術は、媒体の定義に含まれる。本明細書で使用されるディスク（disk and disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光学ディスク、デジタルバーサタイルディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、及びブルーレイディスクを含み、ディスク（disk）は、一般的に、磁気によってデータを再生し、ディスク（disc）はレーザによって光学的にデータを再生する。上記の組合せもまたコンピュータ読み取り可能な媒体の範囲内に含まれるべきである。

開示された実施形態の上記説明は、当業者に本発明の製造及び使用を容易にするために与えられる。これら実施形態の種々の変形が、当業者には容易に明白であろう。そして本明細書で定義された包括的な原理は、この発明の範囲及び精神から逸脱することなく、その他の実施形態に適用され得る。よって、本発明は、本明細書に示された実施形態に限定することを意図したものではないが、本明細書で開示された新規な特徴と原理に一致する最も広い範囲に許容される。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
オン状態で入力信号を増幅し、増幅信号を供給し、オフ状態で前記入力信号を増幅しないよう動作する利得トランジスタと、
前記利得トランジスタに結合し、前記オン状態で前記増幅信号をバッファし、且つ出力信号を供給するよう動作するカスコードトランジスタと
を具備し、前記オン及びオフ状態で利得トランジスタ及びカスコードトランジスタの各々が前記電圧振幅の一部を観測しつつ、前記出力信号の電圧振幅は、前記オン状態及びオフ状態において前記利得トランジスタと前記カスコードトランジスタとの間で分離（split：分圧）される装置。
［Ｃ２］
前記オフ状態において、前記カスコードトランジスタのゲート及びソースを短絡させるよう動作する第１スイッチを更に具備するＣ１の装置。
［Ｃ３］
前記利得トランジスタのソースと回路接地との間で結合される第２スイッチを更に具備し、前記第２スイッチは、前記オン状態で閉じて、前記オフ状態で開放状態とされるＣ２の装置。
［Ｃ４］
前記利得トランジスタのゲートと回路接地との間で結合される第２スイッチであって、前記オン状態で開放され、前記オフ状態で閉じる前記第２スイッチと、
前記利得トランジスタのゲートと前記入力信号との間で結合される第３スイッチであって、前記オン状態で閉じて、前記オフ状態で開放される前記第３スイッチと
を更に具備するＣ２の装置。
［Ｃ５］
前記利得トランジスタと前記カスコードトランジスタとの間で結合され、前記オン状態で、前記増幅信号をバッファするよう動作する第２カスコードトランジスタを更に具備し、
前記出力信号の前記電圧振幅は、前記オン又はオフ状態で前記利得トランジスタ、前記カスコードトランジスタ、及び前記第２カスコードトランジスタ間で分離されるＣ１の装置。
［Ｃ６］
前記カスコードトランジスタのため、前記出力信号を受信し、バイアス電圧を供給するよう動作するバイアス回路を更に具備するＣ１の装置。
［Ｃ７］
前記バイアス電圧は、前記オン状態で前記カスコードトランジスタのゲートにのみ加えられ、前記オフ状態で前記カスコードトランジスタの前記ゲート及びソースの両者に加えられるＣ６の装置。
［Ｃ８］
前記バイアス回路は、
前記カスコードトランジスタのドレインとゲートとの間で結合されるレジスタと、
前記カスコードトランジスタの前記ゲートと回路接地との間で結合されるキャパシタと
を具備するＣ６の装置。
［Ｃ９］
前記カスコードトランジスタのドレインと電源電圧との間で結合されるインダクタを更に具備し、
前記出力信号は、前記電源電圧の上及び下の（below and above）電圧振幅を有する
Ｃ１の装置。
［Ｃ１０］
並列に結合される複数のブランチを具備し、入力信号を増幅し、且つ出力信号を供給するよう動作する増幅器であって、前記複数のブランチは少なくとも１つの切替可能なブランチを具備し、各々の切替可能なブランチがオン状態又はオフ状態で動作可能とされる、前記増幅器と、
前記オン状態で、前記入力信号を増幅し且つ増幅信号を供給し、前記オフ状態で前記入力信号を増幅しないよう動作する利得トランジスタと、
前記利得トランジスタに結合され、前記オン状態で前記増幅信号をバッファし、且つ前記出力信号を供給するよう動作するカスコードトランジスタであって、前記出力信号の電圧振幅は、前記オン状態及び前記オフ状態において前記利得トランジスタと前記カスコードトランジスタとの間で分離される、前記カスコードトランジスタと
を具備する無線装置。
［Ｃ１１］
少なくとも１つの切替可能なブランチの各々は、前記オン状態で前記増幅器の全体利得を増加させるため動作され、前記オフ状態で前記全体利得を減少させるよう動作されるＣ１０の無線装置。
［Ｃ１２］
各々の切替可能なブランチにおいて、電源電圧と前記カスコードトランジスタのドレインとの間で結合されるインダクタを更に具備し、
前記出力信号は前記電源電圧の上及び下の電圧振幅を有するＣ１０の無線装置。
［Ｃ１３］
各々の切替可能なブランチにおける前記カスコードトランジスタのため、前記出力信号を受信し、バイアス電圧を供給するよう動作するバイアス回路を更に具備するＣ１０の無線装置。
［Ｃ１４］
前記増幅器は、駆動増幅器（ＤＡ）、電力増幅器（ＰＡ）、低雑音増幅器（ＬＮＡ）、又は可変利得増幅器（ＶＧＡ）であるＣ１０の無線装置。
［Ｃ１５］
オン状態で増幅（amplified）信号を得るため利得トランジスタで入力信号を増幅することと、
カスコードトランジスタを用いて前記増幅信号をバッファし、前記オン状態で出力信号を供給することと、
前記オン及びオフ状態において、前記電圧振幅の一部を前記利得トランジスタ及び前記カスコードトランジスタとの各々が観測（observe）しつつ、前記オン状態又はオフ状態で前記利得トランジスタと前記カスコードトランジスタとの間の前記出力信号の電圧振幅を分離することと
を具備する方法。
［Ｃ１６］
前記オフ状態において、前記カスコードトランジスタのゲート及びソースを短絡することと
を更に具備するＣ１５の方法。
［Ｃ１７］
前記オン状態で前記利得トランジスタのソースを回路接地に結合させることと、
前記オフ状態において前記利得トランジスタの前記ソースを回路接地から非結合とさせることと
を更に具備するＣ１５の方法。
［Ｃ１８］
前記オン状態において、前記入力信号を前記利得トランジスタのゲートに結合させることと、
前記オフ状態において、前記入力信号を前記利得トランジスタの前記ゲートから非結合とさせ、前記ゲートを回路接地に短絡させることと
を更に具備するＣ１５の方法。
［Ｃ１９］
前記出力信号に基づいてバイアス電圧を生成することと、
前記バイアス電圧を前記カスコードトランジスタのゲートに印加することと
を更に具備するＣ１５の方法。
［Ｃ２０］
複数のブランチを具備する、少なくとも１つの増幅器のブランチをイネーブルにすることと
を更に具備し、
各々のイネーブルとされたブランチが、前記オン状態において動作する前記利得トランジスタ及び前記カスコードトランジスタを具備するＣ１５の方法。
［Ｃ２１］
オン状態において増幅（amplified）信号を得るため入力信号を増幅させる手段と、
前記オン状態において、前記増幅信号をバッファさせ、且つ出力信号を供給する手段と、
前記オン及びオフ状態で増幅する前記手段及びバッファする前記手段の各々は、前記電圧振幅の一部を観測しつつ、前記オン状態及びオフ状態において、増幅させる前記手段とバッファさせる前記手段との間で前記出力信号の電圧振幅を分離する手段と
を具備する装置。
［Ｃ２２］
前記オン状態において増幅させる前記手段をイネーブルに、前記オフ状態において増幅させる手段をディセーブルにする手段を更に具備するＣ２１の装置。
［Ｃ２３］
前記オフ状態において少なくとも１つのバイアス電圧でバッファさせる前記手段をバイアスさせる手段を更に具備するＣ２１の装置。
［Ｃ２４］
複数のブランチを具備する少なくとも１つの増幅器のブランチをイネーブルさせる手段を更に具備し、
イネーブルとされたブランチの各々は、前記オン状態において、動作する増幅させる前記手段とバッファさせる前記手段とを具備する
Ｃ２１の装置。

Claims

オン状態で入力信号を増幅し、増幅信号を供給し、オフ状態で前記入力信号を増幅しないよう動作する利得トランジスタと、
前記利得トランジスタに結合し、前記オン状態で前記増幅信号をバッファし、且つ出力信号を供給するよう動作するカスコードトランジスタであって、前記オン状態及び前記オフ状態で前記利得トランジスタ及び前記カスコードトランジスタが各々、電圧振幅の一部を観測しつつ、前記出力信号の前記電圧振幅は、前記オン状態及び前記オフ状態で前記利得トランジスタと前記カスコードトランジスタとの間で分けられる、前記カスコードトランジスタと、
前記オフ状態で前記カスコードトランジスタのゲート及びソースを短絡させるよう動作する第１スイッチと、
前記利得トランジスタのソースと回路接地との間で結合される第２スイッチであって、前記第２スイッチは、前記オン状態で閉じられ、前記オフ状態で開放される、前記第２スイッチと、
前記利得トランジスタと前記カスコードトランジスタとの間で結合され、前記オン状態で、前記増幅信号をバッファするよう動作する第２カスコードトランジスタと、
前記出力信号を受信し、前記カスコードトランジスタのための第１のバイアス電圧及び前記第２カスコードトランジスタのための第２のバイアス電圧を前記オン状態及び前記オフ状態で供給するよう動作するバイアス回路と、
ここで、前記カスコードトランジスタ及び前記第２カスコードトランジスタに前記オン状態及び前記オフ状態で前記バイアス回路から供給される前記第１及び第２のバイアス電圧は、前記出力信号の前記電圧振幅が、前記利得トランジスタ、前記カスコードトランジスタ、及び前記第２カスコードトランジスタ間で前記バイアス電圧によって前記オン状態及び前記オフ状態で分けられるように生成される、
を具備する、装置。
前記バイアス電圧は、前記オン状態で前記各カスコードトランジスタのゲートにのみ加えられ、前記オフ状態で前記各カスコードトランジスタの前記ゲート及びソースの両者に加えられる請求項１の装置。
前記バイアス回路は、
前記カスコードトランジスタのドレインとゲートとの間で結合されるレジスタと、
前記カスコードトランジスタの前記ゲートと回路接地との間で結合されるキャパシタと
を具備する請求項１の装置。
前記カスコードトランジスタのドレインと電源電圧との間で結合されるインダクタを更に具備し、
前記出力信号は、前記電源電圧の上及び下の電圧振幅を有する
請求項１の装置。
オン状態で入力信号を増幅し、増幅信号を供給し、オフ状態で前記入力信号を増幅しないよう動作する利得トランジスタと、
前記利得トランジスタに結合し、前記オン状態で前記増幅信号をバッファし、且つ出力信号を供給するよう動作するカスコードトランジスタであって、前記オン状態及び前記オフ状態で前記利得トランジスタ及び前記カスコードトランジスタが各々、電圧振幅の一部を観測しつつ、前記出力信号の前記電圧振幅は、前記オン状態及び前記オフ状態で前記利得トランジスタと前記カスコードトランジスタとの間で分けられる、前記カスコードトランジスタと、
前記オフ状態で前記カスコードトランジスタのゲート及びソースを短絡させるよう動作する第１スイッチと、
前記利得トランジスタのゲートと回路接地との間で結合される第２スイッチであって、前記第２スイッチは、前記オン状態で開放され、前記オフ状態で閉じる、前記第２スイッチと、
前記利得トランジスタの前記ゲートと前記入力信号との間で結合される第３スイッチであって、前記第３スイッチは、前記オン状態で閉じられ、前記オフ状態で開放される、前記第３スイッチと、
前記利得トランジスタと前記カスコードトランジスタとの間で結合され、前記オン状態で、前記増幅信号をバッファするよう動作する第２カスコードトランジスタと、
前記出力信号を受信し、前記カスコードトランジスタのための第１のバイアス電圧及び前記第２カスコードトランジスタのための第２のバイアス電圧を前記オン状態及び前記オフ状態でを供給するよう動作するバイアス回路と、
ここで、前記カスコードトランジスタ及び前記第２カスコードトランジスタに前記オン状態及び前記オフ状態で前記バイアス回路から供給される前記第１及び第２のバイアス電圧は、前記出力信号の前記電圧振幅が、前記利得トランジスタ、前記カスコードトランジスタ、及び前記第２カスコードトランジスタ間で前記バイアス電圧によって前記オン状態及び前記オフ状態で分けられるように生成される、
を具備する、装置。
前記バイアス電圧は、前記オン状態で前記各カスコードトランジスタのゲートにのみ加えられ、前記オフ状態で前記各カスコードトランジスタの前記ゲート及びソースの両者に加えられる請求項５の装置。
前記バイアス回路は、
前記カスコードトランジスタのドレインとゲートとの間で結合されるレジスタと、
前記カスコードトランジスタの前記ゲートと回路接地との間で結合されるキャパシタと
を具備する請求項５の装置。
前記カスコードトランジスタのドレインと電源電圧との間で結合されるインダクタを更に具備し、
前記出力信号は、前記電源電圧の上及び下の電圧振幅を有する
請求項５の装置。
並列に結合される複数のブランチを具備し、入力信号を増幅し、且つ出力信号を供給するよう動作する増幅器であって、前記複数のブランチは少なくとも１つの切替可能なブランチを具備し、各々の切替可能なブランチがオン状態又はオフ状態で動作可能とされ、且つ各々の切替可能なブランチが
前記オン状態で、前記入力信号を増幅し、増幅信号を供給し、前記オフ状態で前記入力信号を増幅しないよう動作する利得トランジスタと、
前記利得トランジスタに結合し、前記オン状態で前記増幅信号をバッファし、且つ前記出力信号を供給するよう動作するカスコードトランジスタであって、前記出力信号の電圧振幅は、前記オン状態及び前記オフ状態で前記利得トランジスタと前記カスコードトランジスタとの間で分けられる、前記カスコードトランジスタと、
前記オフ状態で前記カスコードトランジスタのゲート及びソースを短絡させるよう動作する第１スイッチと、
前記利得トランジスタのソースと回路接地との間で結合される第２スイッチであって、前記第２スイッチは、前記オン状態で閉じられ、前記オフ状態で開かれる、前記第２スイッチと
を具備する、前記増幅器
を具備し、
各々の切替可能なブランチが、
前記利得トランジスタと前記カスコードトランジスタとの間で結合され、前記オン状態で、前記増幅信号をバッファするよう動作する第２カスコードトランジスタと、
前記出力信号を受信し、各々の切替可能なブランチにおける前記カスコードトランジスタのための第１のバイアス電圧及び前記第２カスコードトランジスタのための第２のバイアス電圧を前記オン状態及び前記オフ状態で供給するよう動作するバイアス回路とを更に具備し、
ここで、前記カスコードトランジスタ及び前記第２カスコードトランジスタに供給される前記第１及び第２のバイアス電圧は、前記出力信号の前記電圧振幅が、前記利得トランジスタ、前記カスコードトランジスタ、及び前記第２カスコードトランジスタ間で前記バイアス電圧によって前記オン状態及び前記オフ状態で分けられるように生成される、
無線装置。
前記少なくとも１つの切替可能なブランチの各々は、前記オン状態で前記増幅器の全体利得を増加させるように動作され、前記オフ状態で前記全体利得を減少させるように動作される請求項９の無線装置。
各々の切替可能なブランチにおいて、電源電圧と前記カスコードトランジスタのドレインとの間で結合されるインダクタを更に具備し、
前記出力信号は前記電源電圧の上及び下の電圧振幅を有する請求項９の無線装置。
前記増幅器は、駆動増幅器（ＤＡ）、電力増幅器（ＰＡ）、低雑音増幅器（ＬＮＡ）、又は可変利得増幅器（ＶＧＡ）である請求項９の無線装置。
オン状態で増幅信号を得るため、利得トランジスタで入力信号を増幅することと、
前記オン状態で、カスコードトランジスタで前記増幅信号をバッファし、且つ出力信号を供給することと、
前記オン状態及びオフ状態で、前記利得トランジスタ及び前記カスコードトランジスタが各々、電圧振幅の一部を観測しつつ、前記オン状態及び前記オフ状態で前記利得トランジスタと前記カスコードトランジスタとの間の前記出力信号の前記電圧振幅を分けることと、
前記オフ状態で前記カスコードトランジスタのゲート及びソースを短絡させることと、
前記オン状態で前記利得トランジスタのソースを回路接地に結合させることと、
前記オフ状態で前記利得トランジスタの前記ソースを前記回路接地と非結合とさせることと
前記利得トランジスタと前記カスコードトランジスタとの間で結合された第２カスコードトランジスタで、前記オン状態で、前記増幅信号をバッファすることと、
前記出力信号に基づいて前記カスコードトランジスタのための第１のバイアス電圧及び前記第２カスコードトランジスタのための第２のバイアス電圧を前記オン状態及び前記オフ状態で生成することと、ここで、前記カスコードトランジスタ及び前記第２カスコードトランジスタのために前記オン状態及び前記オフ状態で生成される前記第１及び第２のバイアス電圧は、前記出力信号の前記電圧振幅が、前記利得トランジスタ、前記カスコードトランジスタ、及び前記第２カスコードトランジスタ間で前記第１及び第２のバイアス電圧によって前記オン状態及び前記オフ状態で分けられるように生成される、
前記第１及び第２のバイアス電圧を前記カスコードトランジスタのゲートおよび第２カスコードトランジスタのゲートに前記オン状態及び前記オフ状態で印加することと
を具備する方法。
複数のブランチを具備する、少なくとも１つの増幅器のブランチをイネーブルにすることを更に具備し、
各々のイネーブルとされたブランチが、前記オン状態で動作する前記利得トランジスタ及び前記カスコードトランジスタを具備する請求項１３の方法。
オン状態で増幅信号を得るため、利得トランジスタで入力信号を増幅することと、
前記オン状態で、カスコードトランジスタで前記増幅信号をバッファし、且つ出力信号を供給することと、
前記オン状態及びオフ状態で、前記利得トランジスタ及び前記カスコードトランジスタが各々、電圧振幅の一部を観測しつつ、前記オン状態及び前記オフ状態で前記利得トランジスタと前記カスコードトランジスタとの間の前記出力信号の前記電圧振幅を分けることと、
前記オフ状態で前記カスコードトランジスタのゲート及びソースを短絡させることと、
前記オン状態で、前記入力信号を前記利得トランジスタのゲートに結合させることと、
前記オフ状態で、前記入力信号を前記利得トランジスタの前記ゲートから非結合とさせ、前記ゲートを回路接地に短絡させることと、
前記利得トランジスタと前記カスコードトランジスタとの間で結合された第２カスコードトランジスタで、前記オン状態で、前記増幅信号をバッファすることと、
前記出力信号に基づいて前記カスコードトランジスタのための第１のバイアス電圧及び前記第２カスコードトランジスタのための第２のバイアス電圧を前記オン状態及び前記オフ状態で生成することと、ここで、前記カスコードトランジスタ及び前記第２カスコードトランジスタのために前記オン状態及び前記オフ状態で生成される前記第１及び第２のバイアス電圧は、前記出力信号の前記電圧振幅が、前記利得トランジスタ、前記カスコードトランジスタ、及び前記第２カスコードトランジスタ間で前記第１及び第２のバイアス電圧によって前記オン状態及び前記オフ状態で分けられるように生成される、
前記第１及び第２のバイアス電圧を前記カスコードトランジスタのゲートおよび前記第２カスコードトランジスタのゲートに前記オン状態及び前記オフ状態で印加することと
を具備する方法。
複数のブランチを具備する、少なくとも１つの増幅器のブランチをイネーブルにすることを更に具備し、
各々のイネーブルとされたブランチが、前記オン状態で動作する前記利得トランジスタ及び前記カスコードトランジスタ、及び前記第２カスコードトランジスタを具備する請求項１５の方法。
オン状態で増幅信号を得るため、入力信号を増幅する手段と、
前記オン状態で、前記増幅信号をバッファし、且つ出力信号を供給する手段と、
前記オン状態及びオフ状態で増幅する前記手段及びバッファする前記手段の各々は、電圧振幅の一部を観測しつつ、前記オン状態及び前記オフ状態で、増幅する前記手段とバッファする前記手段との間で前記出力信号の前記電圧振幅を分ける手段と、
前記オフ状態でバッファする前記手段のゲート及びソースを短絡させる手段と、
前記オン状態で前記増幅する前記手段のソースを回路接地に結合させる手段と、
前記オフ状態で前記増幅する前記手段の前記ソースを回路接地から非結合とさせる手段と、
前記入力信号を増幅する手段と前記バッファする手段との間で結合され、前記オン状態で、前記増幅信号をバッファするよう動作する第２のバッファする手段と、
前記出力信号を受信し、前記バッファする前記手段のための第１のバイアス電圧及び前記第２のバッファする手段のための第２のバイアス電圧を前記オン状態及び前記オフ状態で供給するよう動作するバイアスする手段と、
ここで、前記バッファする前記手段に供給される前記第１のバイアス電圧及び前記第２のバッファする手段に供給される前記第２のバイアス電圧は、前記出力信号の前記電圧振幅が、前記増幅するための手段、前記バッファするための手段、及び前記第２のバッファするための手段間で前記第１及び第２のバイアス電圧によって前記オン状態及び前記オフ状態で分けられるように生成される、
を具備する装置。
前記オン状態で増幅する前記手段をイネーブルに、前記オフ状態で増幅する前記手段をディセーブルにする手段を更に具備する請求項１７の装置。
複数のブランチを具備する少なくとも１つの増幅器のブランチをイネーブルにする手段を更に具備し、
各々のイネーブルとされたブランチは、前記オン状態で動作する増幅する前記手段及びバッファする前記手段を具備する
請求項１７の装置。
並列に結合される複数のブランチを具備し、入力信号を増幅し、且つ出力信号を供給するよう動作する増幅器であって、前記複数のブランチは少なくとも１つの切替可能なブランチを具備し、各々の切替可能なブランチがオン状態又はオフ状態で動作可能とされ、且つ各々の切替可能なブランチが
前記オン状態で、前記入力信号を増幅し、増幅信号を供給し、前記オフ状態で前記入力信号を増幅しないよう動作する利得トランジスタと、
前記利得トランジスタに結合し、前記オン状態で前記増幅信号をバッファし、且つ前記出力信号を供給するよう動作するカスコードトランジスタであって、前記出力信号の電圧振幅は、前記オン状態及び前記オフ状態で前記利得トランジスタと前記カスコードトランジスタとの間で分けられる、前記カスコードトランジスタと、
前記オフ状態で前記カスコードトランジスタのゲート及びソースを短絡させるよう動作する第１スイッチと、
前記利得トランジスタのゲートと回路接地との間で結合される第２スイッチであって、前記第２スイッチは、前記オン状態で開放され、前記オフ状態で閉じられる、前記第２スイッチと、
前記利得トランジスタの前記ゲートと前記入力信号との間で結合される第３スイッチであって、前記第３スイッチは、前記オン状態で閉じられ、前記オフ状態で開放される、前記第３スイッチと、
前記利得トランジスタと前記カスコードトランジスタとの間で結合され、前記オン状態で、前記増幅信号をバッファするよう動作する第２カスコードトランジスタと、
前記出力信号を受信し、各々の切替可能なブランチにおける前記カスコードトランジスタのための第１のバイアス電圧及び前記第２カスコードトランジスタのための第２のバイアス電圧を前記オン状態及び前記オフ状態で供給するよう動作するバイアス回路と、
ここで、前記カスコードトランジスタ及び前記第２カスコードトランジスタに前記オン状態及び前記オフ状態で前記バイアス回路から供給される前記第１及び第２のバイアス電圧は、前記出力信号の前記電圧振幅が、前記利得トランジスタ、前記カスコードトランジスタ、及び前記第２カスコードトランジスタ間で前記バイアス電圧によって前記オン状態及び前記オフ状態で分けられるように生成される、
を具備する、前記増幅器を具備する無線装置。
前記少なくとも１つの切替可能なブランチの各々は、前記オン状態で前記増幅器の全体利得を増加させるように動作され、前記オフ状態で前記全体利得を減少させるように動作される請求項２０の無線装置。
各々の切替可能なブランチにおいて、電源電圧と前記カスコードトランジスタのドレインとの間で結合されるインダクタを更に具備し、
前記出力信号は前記電源電圧の上及び下の電圧振幅を有する請求項２０の無線装置。
前記増幅器は、駆動増幅器（ＤＡ）、電力増幅器（ＰＡ）、低雑音増幅器（ＬＮＡ）、又は可変利得増幅器（ＶＧＡ）である請求項２０の無線装置。
オン状態で増幅信号を得るため、利得トランジスタで入力信号を増幅する手段と、
前記オン状態で、カスコードトランジスタで前記増幅信号をバッファし、且つ出力信号を供給する手段と、
前記オン状態及びオフ状態で、前記利得トランジスタ及び前記カスコードトランジスタが各々、電圧振幅の一部を観測しつつ、前記オン状態及び前記オフ状態で前記利得トランジスタと前記カスコードトランジスタとの間で前記出力信号の前記電圧振幅を分ける手段と、
前記オフ状態で前記カスコードトランジスタのゲート及びソースを短絡させる手段と、
前記オン状態で前記入力信号を前記利得トランジスタのゲートに結合させる手段と、
前記オフ状態で前記入力信号を前記利得トランジスタの前記ゲートと非結合とさせ、前記ゲートを回路接地に短絡させる手段と、
前記利得トランジスタと前記カスコードトランジスタとの間で結合された第２カスコードトランジスタを用いて、前記オン状態で、前記増幅信号をバッファする手段と、
前記出力信号に基づいて前記カスコードトランジスタのための第１のバイアス電圧及び前記第２カスコードトランジスタのための第２のバイアス電圧を前記オン状態及び前記オフ状態で生成し、前記カスコードトランジスタと前記第２カスコードトランジスタを前記オン状態及び前記オフ状態でバイアスさせるための手段と、
ここで、前記カスコードトランジスタのための第１のバイアス電圧及び前記第２カスコードトランジスタのための第２のバイアス電圧は、前記出力信号の前記電圧振幅が、前記利得トランジスタ、前記カスコードトランジスタ、及び前記第２カスコードトランジスタ間で前記第１及び第２のバイアス電圧によって前記オン状態及び前記オフ状態で分けられるように生成され、
前記第１及び第２のバイアス電圧は前記カスコードトランジスタのゲートおよび第２カスコードトランジスタのゲートに前記オン状態及び前記オフ状態で印加される、
を具備する装置。
前記オン状態で増幅する前記手段をイネーブルに、前記オフ状態で増幅する前記手段をディセーブルにする手段を更に具備する請求項２４の装置。
複数のブランチを具備する少なくとも１つの増幅器のブランチをイネーブルにする手段を更に具備し、
各々のイネーブルとされたブランチは、前記オン状態で、動作する増幅する前記手段とバッファする前記手段とを具備する
請求項２４の装置。