JP4239546B2 - 電子回路 - Google Patents
電子回路 Download PDFInfo
- Publication number
- JP4239546B2 JP4239546B2 JP2002294395A JP2002294395A JP4239546B2 JP 4239546 B2 JP4239546 B2 JP 4239546B2 JP 2002294395 A JP2002294395 A JP 2002294395A JP 2002294395 A JP2002294395 A JP 2002294395A JP 4239546 B2 JP4239546 B2 JP 4239546B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- electronic circuit
- output
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04126—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子回路に関し、特に、カスコード増幅器のベースないしゲート接地トランジスタのバイアス制御により回路の動作状態や信号経路の切り替えを行う電子回路に関する。
【０００２】
【従来の技術】
無線通信回路などで用いられる高周波回路では、信号の経路や利得などを切り替えるための電子回路が必要とされている。図１０は、移動体無線機器における高周波送受信部を示すブロック図である。送受アンテナ切替器１０２および送受発振器切替器１１２には高周波の経路を切り替えるための電子回路が用いられており、低雑音アンプ１０３、中間周波数アンプ１０６、ドライバアンプ１１０および送信アンプ１１１などの一部にも回路の特性や利得を可変とするための電子回路が用いられている。ここでは、従来の電子回路の例として、２つの高周波切替器と１つの利得可変増幅器をあげる。
【０００３】
まず、図１１は、従来の高周波切替器の電子回路の構成例である（特許文献１を参照）。この電子回路においては、トランジスタＱＩとトランジスタＱＯがカスコード接続されており、トランジスタＱＩのベースには高周波入力信号が入力端子ＩＮから供給されている。トランジスタＱＯのベースには、トランジスタを高周波で接地するための容量Ｃ１と、制御信号端子ＣＴＬが接続されている。このトランジスタＱＯを制御信号端子ＣＴＬからの信号によってオン・オフすることにより、出力信号端子ＯＵＴから出力する高周波信号が変化する。
【０００４】
図１３は、従来の高周波切替器の電子回路の構成例である（特許文献２を参照）。この電子回路においては、トランジスタＱＩのコレクタにはエミッタ結合されたトランジスタＱＯ１・ＱＯ２がカスコード接続されており、トランジスタＱＩのベースには高周波入力信号が入力端子ＩＮから供給されている。トランジスタＱＯ１・ＱＯ２のベースには、トランジスタを高周波で接地するための容量Ｃ１・Ｃ２と、トランジスタＱＯ１・ＱＯ２のオン・オフを切り替えるためのスイッチＳＷ１・ＳＷ２がそれぞれ接続されている。スイッチＳＷ１・ＳＷ２を切り替えることにより、信号の出力端子ＯＵＴ１・ＯＵＴ２を切り替えている。
【０００５】
図１４は、従来の利得可変増幅器の電子回路の構成例である（特許文献３を参照）。この電子回路においては、ソースを接地したトランジスタＱＩ１と、ベースを容量Ｃ１を介して接地したトランジスタＱＯ１とからなるカスコード増幅器および、ソースを接地したトランジスタＱＩ２と、ベースを容量Ｃ２を介して接地されたトランジスタＱＯ２とからなるカスコード増幅器、が並列に並んでおり、トランジスタＱＩ２のゲートにトランジスタＱＩＯのドレインが容量Ｃ３を介して接続されている。トランジスタＱＩ１のゲートに高周波入力信号が入力端子ＩＮから供給されている。トランジスタＱＯ１とトランジスタＱＯ２のバイアスを抵抗Ｒ１、抵抗Ｒ３を介して接続された制御電源Ｖｃにより制御することにより、増幅器の利得が制御される。
【０００６】
上述した各従来例は、いずれも、容量を介して接地しているカスコード増幅器のベースないしゲート接地トランジスタのベースをバイアス制御することにより回路の動作状態や線路の切替を行っていることにおいては共通技術である。
【０００７】
【特許文献１】
特開２０００−２７８１０９号公報（図１）
【特許文献２】
特開平９−１２１１１９号公報（図１）
【特許文献３】
特開２００２−１５１９８３号公報（図１）
【０００８】
【発明が解決しようとする課題】
容量を介して接地されているカスコード増幅器のベースないしゲート接地トランジスタのバイアスを制御することにより回路の動作状態や信号経路の切替を行う従来の電子回路の問題点は、接地容量の充放電に時間がかかるために、切替時間が遅くなることである。
【０００９】
例えば、図１１に示す従来の切替器にトランジスタＱＣ、抵抗Ｒ２および抵抗Ｒ３からなる制御回路をつけた図１２において、トランジスタＱＯをオンする際には、容量Ｃ１を抵抗Ｒ１を通して電源Ｖｃｃ２から充電することになる。切替器がオフ時の容量Ｃ１の充電電圧をＶ０、トランジスタＱＩがオンするコレクタ・エミッタ間電圧をＶＣＥＱＩ、トランジスタＱＯがオンするベース・エミッタ間電圧をＶＢＥＱＯとし、トランジスタＱＯがオンするまでのベース電流が充分小さいとすると、切替器がオフからオンに切り替わるのにかかる時間は、容量Ｃ１の充電電圧ＶＣ１がＶ０からＶＣＥＱＩ＋ＶＢＥＱＯまで充電されるまでにかかる時間に等しい。
【００１０】
制御回路が切り替わってからの時間ｔにおける充電電圧ＶＣ１は、下記数式１のように表される。
VC1(t) = (V0-Vcc2)exp{-t/(R1・C1)}+Vcc2 …１
つまり、オフからオンへの切替時間は抵抗Ｒ１と容量Ｃ１による時定数に大きく依存している。
【００１１】
Ｒ１を１０ｋΩ、Ｃ１を１０ｐＦ、Ｖｃｃ２を３．０Ｖ、Ｖ０を０．２Ｖ、ＶＣＥＱＩを０．６Ｖ、ＶＢＥＱＯを１．２Ｖとして計算した充電電圧ＶＣ１対時間ｔのグラフを図１６に示す。なお、VC1(t)＞VCEQI+VBEQO、となるまでの切替時間は７７ｎｓかかっている。ここで、抵抗Ｒ２の値を大きくすることによりオフ時の充電電圧Ｖ０を高くすることで、オフからオン時間を短縮できるが、オンからオフへ切替わる際の時間は同様に抵抗Ｒ２と容量Ｃ１の時定数に依存するため、逆にオンからオフへの切替時間が長くなってしまう。
【００１２】
本発明の目的は、接地容量の充電時間による切替時間の遅延を低減した、電子回路を提供することである。
【００１３】
【発明を解決するための手段】
上記目的を達成するための請求項１の電子回路は、第１の端子と第２の端子との間の電流を第３の端子で制御できるトランジスタを用いて構成された電子回路であって、入力信号を第３の端子で受ける入力トランジスタと、第１の端子が前記入力トランジスタの第２の端子に接続され、第３の端子が容量を介して基準電位に接続され、出力信号を第２の端子から出力する出力トランジスタとを有するカスコード増幅器、および、制御信号を第３の端子で受ける制御トランジスタと、当該制御トランジスタの第１および第２の端子と直列に接続されたダイオードとを有する制御回路、を備え、カスコード増幅器を構成する前記出力トランジスタの第３の端子を、前記制御回路を介して基準電位に接続することを特徴とする。
【００１４】
請求項２の発明は、請求項１に記載の電子回路において、前記カスコード増幅器を複数備え、それぞれのカスコード増幅器を構成する出力トランジスタの第３の端子を、該複数のカスコード増幅器が共有する前記制御回路を介して基準電位に接続することを特徴とする。
【００１５】
請求項３の発明は、請求項１に記載の電子回路において、前記カスコード増幅器と前記制御回路とを複数備え、それぞれのカスコード増幅器を構成する入力トランジスタの第３の端子に共通の入力信号が供給され、それぞれの制御回路を構成する制御トランジスタの第３の端子に供給される制御信号に応じて、前記入力信号の出力先を選択することを特徴とする。
【００１６】
請求項４の発明は、請求項１に記載の電子回路において、前記カスコード増幅器と前記制御回路とを複数備え、それぞれのカスコード増幅器を構成する入力トランジスタを共通にし、それぞれのカスコード増幅器を構成する出力トランジスタの第１の端子は相互に接続されることを特徴とする。
【００１７】
請求項５の発明は、請求項３または請求項４に記載の電子回路において、前記カスコード増幅器を構成する出力トランジスタの第１の端子は相互に接続され、前記制御回路を構成する制御トランジスタの第３の端子に供給される制御信号に応じて、前記出力トランジスタの第２の端子からの出力信号を変化させることを特徴とする。
【００１８】
請求項２〜５の発明は、請求項１の電子回路を信号経路切替器に用いる場合に好ましく適用される。
【００１９】
請求項６の発明は、請求項１から５のいずれか１項に記載の電子回路において、前記トランジスタはバイポーラトランジスタであることを特徴とする。請求項７の発明は、請求項１から５のいずれか１項に記載の電子回路において、前記トランジスタは電界効果トランジスタであることを特徴とする。請求項８の発明は、請求項１から５のいずれか１項に記載の電子回路において、前記入力トランジスタはバイポーラトランジスタであり、前記出力トランジスタは電界効果トランジスタであることを特徴とする。請求項９の発明は、請求項１から５のいずれか１項に記載の電子回路において、前記入力トランジスタは電界効果トランジスタであり、前記出力トランジスタはバイポーラトランジスタであることを特徴とする。
【００２０】
請求項１０の発明は、請求項６または請求項９に記載の電子回路において、前記ダイオードは、出力トランジスタのベース・エミッタと同じ層構造のｐｎ接合を用いることを特徴とする。請求項１１の発明は、請求項６または請求項９に記載の電子回路において、前記ダイオードは、トランジスタのベース・エミッタ間ｐｎ接合を利用することを特徴とする。
【００２１】
請求項１２の発明は、請求項１から１１のいずれか１項に記載の電子回路において、前記制御回路の電圧降下は、前記カスコード増幅器を構成する入力トランジスタの第１および第２端子間の電圧降下と、前記カスコード増幅器を構成する出力トランジスタの第１および第３端子間の電圧降下との和以下であり、前記入力トランジスタの第１および第２端子間の電圧降下以上であることを特徴とする。
【００２２】
請求項１３の発明は、請求項１から１２のいずれか１項に記載の電子回路において、前記制御トランジスタの第１および第２の端子間の電流密度は、前記入力トランジスタの第１および第２端子間の電流密度より低いことを特徴とする。
【００２３】
上記目的を達成するための請求項１４の電子回路は、第１の端子と第２の端子との間の電流を第３の端子で制御できるトランジスタを用いて構成された電子回路であって、第３の端子が容量を介して基準電位に接続され、入力信号を第１の端子で受け、出力信号を第２の端子から出力する出力トランジスタと、当該出力トランジスタがオン状態のとき、当該出力トランジスタの第１および第２端子間の電流量を決める電流源トランジスタとを有し、前記出力トランジスタの第１の端子が前記電流源トランジスタの第２の端子に接続されたカスコード増幅器、および、制御信号を第３の端子で受ける制御トランジスタと、当該制御トランジスタの第１および第２の端子と直列に接続されたダイオードとを有する制御回路、を備え、カスコード増幅器を構成する前記出力トランジスタの第３の端子を、前記制御回路を介して基準電位に接続することを特徴とする。
【００２４】
請求項１５の電子回路は、第１の端子と第２の端子との間の電流を第３の端子で制御できるトランジスタを用いて構成された電子回路であって、入力信号を第３の端子で受ける入力トランジスタと、第１の端子が前記入力トランジスタの第２の端子に接続され、第３の端子が容量を介して基準電位に接続され、出力信号を第２の端子から出力する出力トランジスタとを有する第１のカスコード増幅器、第３の端子が容量を介して基準電位に接続され、入力信号を第１の端子で受け、出力信号を第２の端子から出力する出力トランジスタと、当該出力トランジスタがオン状態のとき、当該出力トランジスタの第１および第２端子間の電流量を決める電流源トランジスタとを有し、当該出力トランジスタの第１の端子が当該電流源トランジスタの第２の端子に接続された第２のカスコード増幅器、および、制御信号を第３の端子で受ける制御トランジスタと、当該制御トランジスタの第１および第２の端子と直列に接続されたダイオードとを有する制御回路、を備え、前記第１のカスコード増幅器と前記第２のカスコード増幅器とが並んでおり、それぞれのカスコード増幅器には共通の入力信号が与えられ、それぞれのカスコード増幅器を構成する出力トランジスタの第３の端子を前記制御回路を介して基準電位に接続することを特徴とする電子回路。
【００２５】
請求項１６の発明は、請求項１４または請求項１５の電子回路において、トランジスタはバイポーラトランジスタであることを特徴とする。
【００２６】
以上の本発明の電子回路においては、トランジスタの第１および第２の端子とダイオードを直列に接続した制御回路を用いることにより、カスコード増幅器をオフする際にカスコード増幅器の接地容量の放電を少なく抑えることができる。その結果、再充電時間を短縮でき、オンからオフへの切替時間を長くすることなしにオフからオンへの切替時間を短縮できる。
【００２７】
特に、カスコード増幅器のオン・オフを切り替える際に、カスコード増幅器がオフ状態になる入力トランジスタの第１および第２端子間の電圧降下と出力トランジスタの第１および第３端子間の電圧降下との和が、制御回路による電圧降下に等しい場合、本発明の電子回路による切替回路は最短の切替時間を提供することができる。
【００２８】
【発明の実施の形態】
本発明の電子回路の実施の形態について、図面を参照して以下説明する。
【００２９】
図１は、本発明の第１の実施の形態を示す図である。この電子回路は、第１の端子と第２の端子との間の電流を第３の端子で制御できるトランジスタを用いた、カスコード増幅器と制御回路から構成されている。カスコード増幅器は、高周波入力端子ＩＮからの入力信号を第３の端子で受ける入力トランジスタＱＩと、第１の端子が前記入力トランジスタＱＩの第２の端子に接続され、第３の端子が容量Ｃ１を介して基準電位に接続され、出力信号を第２の端子から出力する出力トランジスタＱＯとを有している。制御回路は、制御信号端子ＣＴＬからの制御信号を第３の端子で受ける制御トランジスタＱＣと、その制御トランジスタＱＣの第１および第２の端子と直列に接続されたダイオードＤとを有している。そして、この電子回路において、出力トランジスタＱＯの第３の端子は、制御回路を介して基準電位に接続されており、出力トランジスタＱＯの第３の端子のバイアスを制御して、入力信号の出力端子ＯＵＴへの出力量を制御できるようにしている。
【００３０】
電源Ｖｃｃ２と抵抗Ｒ１は、出力トランジスタＱＯの第３の端子をバイアスするバイアス回路になっている。ただし、本発明の効果は、出力トランジスタＱＯの第３の端子をバイアスするバイアス回路が内部インピーダンス０（ゼロ）の理想電圧源でない限り有効である。なぜならば、カレントミラーや電流源などの他のバイアス回路を用いたとしても、必ず容量の充電時間による遅延の問題が発生するからである。
【００３１】
ここで、トランジスタがバイポーラトランジスタである場合、第１の端子はエミッタ、第２の端子はコレクタ、第３の端子はベースである。また、トランジスタが電界効果トランジスタである場合、第１の端子はソース、第２の端子はドレイン、第３の端子はゲートである。
【００３２】
まず、図１の実施の形態において、全てのトランジスタがバイポーラトランジスタである場合について説明する。カスコード増幅器をオン状態にする際には、容量Ｃ１を抵抗Ｒ１を通して電源Ｖｃｃ２から充電することになる。切替器がオフ時の容量Ｃ１の充電電圧をＶ０、入力トランジスタＱＩがオンするコレクタ・エミッタ間電圧をＶＣＥＱＩ、入力トランジスタＱＩがオフするコレクタ・エミッタ間電圧をＶＣＥＱＩＯＦＦ、出力トランジスタＱＯがオンするベース・エミッタ間電圧をＶＢＥＱＯとし、出力トランジスタＱＯがオンするまでのベース電流が充分小さいとすると、切替器がオフからオンに切り替わるのにかかる時間は、容量Ｃ１の充電電圧ＶＣ１がＶ０からＶＣＥＱＩ＋ＶＢＥＱＯまで充電されるまでにかかる時間に等しい。ここまでは、図１２に示す従来の切替器と同様である。
【００３３】
ここで、図１の制御回路に抵抗Ｒ２を設けて構成した図２の電子回路において、抵抗Ｒ２を０Ω、制御トランジスタＱＣがオンするコレクタ・エミッタ間電圧をＶＣＥＱＣ、ダイオードＤの電圧降下をＶＤとすると、オフ時の容量Ｃ１の充電電圧ＶＣ１はＶＣＥＱＣ＋ＶＤとなる。図１２に示す従来の切替器の充電電圧ＶＣ１はＶＣＥＱＣであるので、上述した数式１より、オフからオンに切り替わる時間が短縮される。オンからオフへの切替時間に関しても、抵抗Ｒ２を小さくできるため、抵抗Ｒ２と容量Ｃ１の時定数を小さくでき、切替時間を短縮できる。
【００３４】
さらに、ＶＣＥＱＣ＋ＶＤ＝ＶＣＥＱＩＯＦＦ＋ＶＢＥＱＯである場合、切替器オフ時の充電電圧ＶＣ１は切替器をオフできる最大の電圧となるので、オフからオンへの切替時間を最短にできる。また、ＶＣＥＱＣ＋ＶＤ≒ＶＣＥＱＩＯＦＦ＋ＶＢＥＱＯは、集積回路では容易に実現できる。まず、ＶＤ＝ＶＢＥＱＯとするためには、ダイオードＤを出力トランジスタＱＯのベースエミッタ間と同じ層構造を持つｐｎ接合で形成すれば良い。また、ＶＣＥＱＣ＝ＶＣＥＱＩＯＦＦにするためには、制御トランジスタＱＣをオンにした時の電流密度を、入力トランジスタＱＩがオフする程度まで下げれば良い。図１７にコレクタ電流とオン電圧の例を示す。図１７において、入力トランジスタＱＩのコレクタ電流を４．５ｍＡでバイアスする場合、オン電圧ＶＣＥＱＩは０．６Ｖ、オフ電圧ＶＣＥＱＩＯＦＦは０．３Ｖとなる。ここで、コレクタ電流密度を低くすることにより、制御トランジスタＱＣのオン電圧ＶＣＥＱＣをＶＣＥＱＩＯＦＦに近づけることができる。よって、ＶＣＥＱＣ＝ＶＣＥＱＩＯＦＦにするためには、制御トランジスタＱＣをオンにした時の電流密度を、入力トランジスタＱＩがオフする程度まで下げれば良く、これもトランジスタの面積比の調整で容易に実現できる。
【００３５】
次に、出力トランジスタＱＯが電界効果トランジスタである場合について図２の実施の形態を参照して説明する。電界効果トランジスタでは、状態を切り替えるための電圧値は出力トランジスタＱＯだけで決まるので、入力トランジスタＱＩと制御トランジスタＱＣについては、バイポーラトランジスタと電界効果トランジスタのどちらでも本発明の効果は同じである。オフ状態になる最小の出力トランジスタＱＯのゲート電圧値をＶＧＯＦＦ、オン状態になる最大の出力トランジスタＱＯのゲート電圧値をＶＧＯＮとすると、オフ状態からオン状態への切替時間を最小にするためには、オフ状態の制御回路による電圧降下をＶＧＯＦＦに近づければ良い。ここまでは、図１５に示す従来の切替器でも同様である。しかし、オン状態からオフ状態に切り替わる時間は、ダイオードＤによる電圧降下分だけ抵抗Ｒ２を小さくできるため、抵抗Ｒ２と容量Ｃ１の時定数を小さくでき、切替時間を短縮できる。
【００３６】
図３は、本発明の第２の実施の形態を示す図である。この電子回路は、第１の実施の形態で定義したカスコード増幅器が複数並列に備えており、そのカスコード増幅器を構成する出力トランジスタＱＯの第３の端子を、第１の実施の形態で定義した制御回路を介して基準電位に接続することにより、カスコード増幅器の回路の特性や利得を制御している。カスコード増幅器が複数並ぶことにより、接地容量が大きくなっても、充電時間を短くできる。この実施の形態において、カスコード増幅器を２つ並列に並べ、高周波出力端子ＯＵＴ１を容量を介して高周波出力端子ＩＮ２に接続したものが、図１５に示す従来の電子回路に対応した機能を持つ。また、図４に示すように、第１の実施の形態で定義したカスコード増幅器が複数並列に並んだうちの少なくとも１つを、第１の実施の形態で定義した制御回路にて制御し、回路の利得を切り替える場合などにも利用可能である。
【００３７】
図５は、本発明の第３の実施の形態を示す図である。この電子回路は、第１の実施の形態で定義したカスコード増幅器が複数並列に並んでおり、それぞれのカスコード増幅器を構成する入力トランジスタＱＩの第３の端子には共通の入力信号が供給されており、制御回路を構成する制御トランジスタＱＣの第３の端子に供給される制御信号に応じて、入力信号の出力先（出力端子）を切り替えている。制御回路１〜ｎのうち、少なくとも１つを同じく第１の実施の形態で定義した制御回路にて制御することにより、その経路の切替時間を短くすることができる。
【００３８】
図６は、本発明の第４の実施の形態を示す図である。本実施の形態は第３の実施の形態において、それぞれのカスコード増幅器の入力トランジスタＱＩを共通（同一）にしたものであり、第３の実施の形態と同じく制御回路１〜ｎのうち、少なくとも１つを第１の実施の形態で定義した制御回路にて制御することにより、その経路の切替時間を短くすることができる。この実施の形態において、カスコード増幅器を構成する出力トランジスタＱＯの第１の端子は相互に接続されるように構成することができる。
【００３９】
入力トランジスタＱＩが共通であるので、どれか１の経路が必ずオン状態であれば、入力トランジスタＱＩもオン状態である。よって、任意の経路ｍをオフにする制御回路ｍの最大電圧は、入力トランジスタＱＩがオンするコレクタ・エミッタ間電圧をＶＣＥＱＩ、トランジスタＱＯｍがオンするベース・エミッタ間電圧をＶＢＥＱＯｍとし、トランジスタがバイポーラトランジスタである場合、ＶＣＥＱＩ＋ＶＢＥＱＯｍとなる。
【００４０】
また、上述した第３および第４の実施の形態において、カスコード増幅器を構成する出力トランジスタＱＯの第１の端子は相互に接続され、制御回路を構成する制御トランジスタＱＣの第３の端子に供給される制御信号に応じて、出力トランジスタＱＯの第２の端子からの出力信号を変化させることができる。
【００４１】
図７は、本発明の第５の実施の形態を示す図である。この電子回路は、第１と第２の端子間の電流を第３の端子で制御できるトランジスタを用いたカスコード増幅器と、第１の実施の形態で定義した制御回路とから構成されている。カスコード増幅器は、第３の端子が容量を介して基準電位に接続され、入力信号を第１の端子で受け、出力信号を第２の端子から出力する出力トランジスタＱＯと、その出力トランジスタＱＯがオン状態のとき、その出力トランジスタＱＯの第１と第２の端子間の電流量を決める電流源トランジスタＱＢとを有し、前記出力トランジスタＱＯの第１の端子が前記電流源トランジスタＱＢの第２の端子に接続されている。出力トランジスタＱＯの第３の端子は、制御回路を介して基準電位に接続されており、出力トランジスタＱＯの第３の端子のバイアスを制御して、入力信号の出力端子ＯＵＴへの出力量を制御できるようにしている。本実施の形態の効果は、第１の実施の形態と同様である。
【００４２】
図８は、本発明の第６の実施の形態を示す図である。第１の実施の形態で定義したカスコード増幅器と、第５の実施の形態で定義したカスコード増幅器が並列に並んでおり、それぞれのカスコード増幅器には共通の入力信号が与えられており、制御回路により信号の出力端子を切り替えている。制御回路１・制御回路２のうち、少なくとも１つを同じく第１の実施の形態で定義した制御回路にて制御することにより、その経路の切替時間を短くすることができる。
【００４３】
以上の電子回路において、トランジスタをバイポーラトランジスタおよび電界効果トランジスタから選択して適用することができ、また、入力トランジスタＱＩをバイポーラトランジスタとし、出力トランジスタＱＯを電界効果トランジスタとすることができ、またその逆にすることもできる。また、制御回路を構成するダイオードＤとしては、出力トランジスタＱＯのベース・エミッタと同じ層構造のｐｎ接合を用いたり、トランジスタのベース・エミッタ間ｐｎ接合を利用することができる。
【００４４】
なお、以上の実施の形態において、本発明の効果の説明に関係のない部分の整合回路・バイアス回路や直流阻止容量などは省略しているが、当然入力トランジスタの第３の端子はバイアスされているものとする。
【００４５】
【実施例】
次に、本発明の実施例について説明する。以下説明する実施例においては、トランジスタにはすべて高周波特性に優れたＧａＡｓ−ＨＢＴ（ヘテロ・バイポーラ・トランジスタ）を用い、ベース・エミッタ間オン電圧は１．２Ｖとする。しかし、ＳｉバイポーラトランジスタやＳｉＧｅ−ＨＢＴなど、いかなるトランジスタを用いても同様の効果が得られることは言うまでもない。また、簡単のため、基準電位はすべて接地であり、電源端子Ｖｃｃ１〜Ｖｃｃ６にはすべて３．０Ｖの直流電圧源を用いた。ダイオードにはすべてベースとコレクタを接続したＨＢＴを用いた。カスコード接続されるトランジスタのエミッタ接地トランジスタのバイアス回路や入出力の直流阻止容量などは省略するが、基準電位や電源を異なる電圧とする場合や、ダイオードにベース・エミッタ間接合やショットキー接合など他のダイオードを使用する場合においても同様な効果が得られるものである。
【００４６】
（実施例１）
図９は、本発明の第１の実施例の構成を示す図である。ベースを高周波信号入力端子ＩＮに入力されたエミッタ接地トランジスタＱＩのコレクタに、ベースを容量Ｃ１を介して接地されたベース接地トランジスタＱＯがカスコード接続されている。出力トランジスタＱＯのコレクタは、出力端子ＯＵＴと負荷Ｌｏａｄを介して電源Ｖｃｃ１に接続されている。出力トランジスタＱＯのベースは、抵抗Ｒ１を介して電源Ｖｃｃ２よってバイアスされるとともに、抵抗Ｒ２と、ダイオードＤと、ベースを抵抗Ｒ３を介して制御端子ＣＴＬに接続された制御トランジスタＱＣのコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。
【００４７】
Ｒ１とＲ３を１０ｋΩ、Ｒ２を０Ω、Ｃ１を１０ｐＦとして計算した周波数２ＧＨｚの出力信号と入力信号のデシベル比Ｇａｉｎの時間変化を、切替信号ＶＣＴＬ、Ｃ１の充電電圧ＶＣ１と併せて図１９に示す。切替時間を利得が±１ｄＢ以内になる時間と定義すると、切替時間は約３０ｎｓである。同様に、図１２の従来の切替回路で計算したＧａｉｎの時間変化を切替信号ＶＣＴＬ、Ｃ１の充電電圧ＶＣ１と併せて図１８に示す。切替時間は約９０ｎｓである。以上から、本発明によりオフ→オンの切替時間は約３分の１になっている。
【００４８】
逆に、従来の切替回路のオンからオフへのＧａｉｎの時間変化を図２０に示す。本発明の電子回路のオンからオフへのＧａｉｎの時間変化を図２１に示す。この場合、Ｒ２が０Ωであるので、従来の切替回路の方が若干早く切替わっているが、両者にほとんど差はない。
【００４９】
オンからオフへの切り替わり時間が、オフからオンへの切り替わり時間より早くなっている。オンからオフへの切り替わり時間を遅くして、時間を合わせるためには抵抗Ｒ２を大きくすれば良い。
【００５０】
（実施例２）
図２２は、本発明を差動増幅回路に適用した第２の実施例の構成を示す図である。ベースを高周波信号入力端子ＩＮに入力されたエミッタ接地トランジスタＱＩのコレクタに、ベースを容量Ｃ１・Ｃ２を介して接地され、ベース接地トランジスタＱＯ１・ＱＯ２がカスコード接続されている。出力トランジスタＱＯ１のコレクタは、出力端子ＯＵＴ１と負荷Ｌｏａｄ１を介して電源Ｖｃｃ１に接続されている。出力トランジスタＱＯ２のコレクタは、出力端子ＯＵＴ２と負荷Ｌｏａｄ２を介して電源Ｖｃｃ４に接続されている。出力トランジスタＱＯ１のベースは、抵抗Ｒ１を介して電源Ｖｃｃ２よってバイアスされるとともに、抵抗Ｒ２と、ダイオードＱＤ１と、ベースを抵抗Ｒ３を介して制御端子ＣＴＬ１に接続された制御トランジスタＱＣ１のコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。出力トランジスタＱＯ２のベースは、抵抗Ｒ２を介して電源Ｖｃｃ３よってバイアスされるとともに、抵抗Ｒ５と、ダイオードＱＤ２と、ベースを抵抗Ｒ４を介して制御端子ＣＴＬ２に接続された制御トランジスタＱＣ２のコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。
【００５１】
本実施例の回路では、制御端子ＣＴＬ１・ＣＴＬ２からの制御信号によって、入力信号ＩＮからの出力を出力端子ＯＵＴ１・ＯＵＴ２に切り替えることができる。
【００５２】
同様に、図２７に示すように出力を３端子以上に分ける場合にも本発明を適用できる。
【００５３】
（実施例３）
図２３は、本発明の第３の実施例の構成を示す図である。ベースを高周波信号入力端子ＩＮに入力されたエミッタ接地トランジスタＱＩ１のコレクタに、ベースを容量Ｃ１を介して接地され、ベース接地トランジスタＱＯ１がカスコード接続されている。同じく、ベースを高周波信号入力端子ＩＮに入力されたエミッタ接地トランジスタＱＩ２のコレクタに、ベースを容量Ｃ２を介して接地され、ベース接地トランジスタＱＯ２がカスコード接続されている。出力トランジスタＱＯ１のコレクタは、出力端子ＯＵＴ１と負荷Ｌｏａｄ１を介して電源Ｖｃｃ１に接続されている。出力トランジスタＱＯ２のコレクタは出力端子ＯＵＴ２と負荷Ｌｏａｄ２を介して電源Ｖｃｃ４に接続されている。出力トランジスタＱＯ１のベースは、抵抗Ｒ１を介して電源Ｖｃｃ２よってバイアスされるとともに、抵抗Ｒ２と、ダイオードＤ１と、ベースを抵抗Ｒ３を介して制御端子ＣＴＬ１に接続されたトランジスタＱＣ１のコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。出力トランジスタＱＯ２のベースは、抵抗Ｒ２を介して電源Ｖｃｃ３よってバイアスされるとともに、抵抗Ｒ５と、ダイオードＤ２と、ベースを抵抗Ｒ４を介して制御端子ＣＴＬ２に接続された制御トランジスタＱＣ２のコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。
【００５４】
本実施例の回路では、制御端子ＣＴＬ１・ＣＴＬ２からの制御信号によって、入力信号ＩＮからの出力を出力端子ＯＵＴ１・ＯＵＴ２に切り替えることができる。また、図２４に示すように、入力トランジスタＱＩ１とＱＩ２の高周波を受けるベースを直流阻止容量などを介して接続し、負荷Ｌｏａｄ１を共有し、入力トランジスタＱＩ１とＱＩ２のバイアス量を変化させて、トランジスタＱＩ１・ＱＯ１のカスコードアンプとトランジスタＱＩ２・ＱＯ２のカスコードアンプの電流量を変えることも可能である。
【００５５】
（実施例４）
図２５は、本発明の第４の実施例の構成を示す図である。ベースを高周波信号入力端子ＩＮに入力されたエミッタ接地トランジスタＱＩのコレクタに、ベースを容量Ｃ１・Ｃ２を介して接地され、ベース接地トランジスタＱＯ１・ＱＯ２がカスコード接続されている。出力トランジスタＱＯ２のコレクタは、出力端子ＯＵＴと負荷Ｌｏａｄ１を介して電源Ｖｃｃ１に接続されている。出力トランジスタＱＯ２のベースは、抵抗Ｒ２を介して電源Ｖｃｃ３よってバイアスされる。出力トランジスタＱＯ１のコレクタは、電源Ｖｃｃ４に接続されている。出力トランジスタＱＯ１のベースは、抵抗Ｒ１を介して電源Ｖｃｃ２よってバイアスされるとともに、抵抗Ｒ２と、ダイオードＤと、ベースを抵抗Ｒ３を介して制御端子ＣＴＬに接続された制御トランジスタＱＣのコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。
【００５６】
本実施例の回路では、制御端子ＣＴＬ１からの制御信号によって、出力端子ＯＵＴへの出力を調整できる。同様に、図２６のように片側の経路に抵抗などでできた減衰器を挿入した構成をとることにより、制御端子ＣＴＬ１からの制御信号によって出力端子ＯＵＴへの出力を調整できる。
【００５７】
（実施例５）
図２８は、本発明の第５の実施例の構成を示す図である。構成は第２の実施例と同じであるが、ダイオードＤを各切替回路で共用している。この場合も同様の効果を得ることができる。
【００５８】
なお、以上の実施例で示した数値は、回路の使用目的やトランジスタの特性などによって最適化されるものとする。
【００５９】
【発明の効果】
本発明の電子回路によれば、カスコード増幅器のベースないしゲート接地トランジスタのバイアス制御により回路の動作状態や信号経路の切り替えを行う電子回路において切替時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す図である。
【図２】本発明の一実施の形態を示す図である。
【図３】本発明の一実施の形態を示す図である。
【図４】本発明の一実施の形態を示す図である。
【図５】本発明の一実施の形態を示す図である。
【図６】本発明の一実施の形態を示す図である。
【図７】本発明の一実施の形態を示す図である。
【図８】本発明の一実施の形態を示す図である。
【図９】本発明の一実施の形態を示す図である。
【図１０】移動体無線機器の高周波送受信部を示す図である。
【図１１】従来の電子回路を示す図である。
【図１２】従来の電子回路を示す図である。
【図１３】従来の電子回路を示す図である。
【図１４】従来の電子回路を示す図である。
【図１５】従来の電子回路を示す図である。
【図１６】従来の電子回路の切替時間の例を示す図である。
【図１７】コレクタ電流とオン電圧の例を示す図である。
【図１８】従来の電子回路の切替時間の例を示す図である。
【図１９】本発明の電子回路の切替時間の例を示す図である。
【図２０】従来の電子回路の切替時間の例を示す図である。
【図２１】本発明の電子回路の切替時間の例を示す図である。
【図２２】本発明の一実施の形態を示す図である。
【図２３】本発明の一実施の形態を示す図である。
【図２４】本発明の一実施の形態を示す図である。
【図２５】本発明の一実施の形態を示す図である。
【図２６】本発明の一実施の形態を示す図である。
【図２７】本発明の一実施の形態を示す図である。
【図２８】本発明の一実施の形態を示す図である。
【符号の説明】
ＱＩ，ＱＩ１，ＱＩ２，ＱＩｎ，ＱＯ，ＱＯ１，ＱＯ２，ＱＯ３，ＱＩｎ， ＱＣ，ＱＣ１，ＱＣ２，ＱＣ３，ＱＣｎ，：トランジスタ
Ｄ，Ｄ１，Ｄ２，Ｄ３，Ｄｎ，ＱＤ１，ＱＤ２：ダイオード
Ｒ１〜Ｒ９：抵抗
Ｃ１〜Ｃ５，Ｃｎ：容量
Ｌｏａｄ，Ｌｏａｄ１，Ｌｏａｄ２，Ｌｏａｄ３，Ｌｏａｄｎ：負荷
Ｖｃｃ１〜Ｖｃｃ６：電源
Ｂｉａｓ，Ｂｉａｓ１，Ｂｉａｓ２，Ｂｉａｓ３，Ｂｉａｓｎ：バイアス回路
ＤＣＢ：直流阻止容量
Ａ１：減衰器
ＩＮ：高周波入力端子
ＯＵＴ，ＯＵＴ１〜ＯＵＴ３：高周波出力端子
ＣＴＬ，ＣＴＬ１〜ＣＴＬ３：制御信号端子
１０１：アンテナ端子
１０２，１１２：高周波切替器
１０３，１０６，１１０，１１１：アンプ
１０４，１０７，１０９：帯域通過フィルタ
１１３：ローカル信号発生器
ＴＸ：送信信号入力端子
ＲＸ：受信信号出力端子
【発明の属する技術分野】
本発明は、電子回路に関し、特に、カスコード増幅器のベースないしゲート接地トランジスタのバイアス制御により回路の動作状態や信号経路の切り替えを行う電子回路に関する。
【０００２】
【従来の技術】
無線通信回路などで用いられる高周波回路では、信号の経路や利得などを切り替えるための電子回路が必要とされている。図１０は、移動体無線機器における高周波送受信部を示すブロック図である。送受アンテナ切替器１０２および送受発振器切替器１１２には高周波の経路を切り替えるための電子回路が用いられており、低雑音アンプ１０３、中間周波数アンプ１０６、ドライバアンプ１１０および送信アンプ１１１などの一部にも回路の特性や利得を可変とするための電子回路が用いられている。ここでは、従来の電子回路の例として、２つの高周波切替器と１つの利得可変増幅器をあげる。
【０００３】
まず、図１１は、従来の高周波切替器の電子回路の構成例である（特許文献１を参照）。この電子回路においては、トランジスタＱＩとトランジスタＱＯがカスコード接続されており、トランジスタＱＩのベースには高周波入力信号が入力端子ＩＮから供給されている。トランジスタＱＯのベースには、トランジスタを高周波で接地するための容量Ｃ１と、制御信号端子ＣＴＬが接続されている。このトランジスタＱＯを制御信号端子ＣＴＬからの信号によってオン・オフすることにより、出力信号端子ＯＵＴから出力する高周波信号が変化する。
【０００４】
図１３は、従来の高周波切替器の電子回路の構成例である（特許文献２を参照）。この電子回路においては、トランジスタＱＩのコレクタにはエミッタ結合されたトランジスタＱＯ１・ＱＯ２がカスコード接続されており、トランジスタＱＩのベースには高周波入力信号が入力端子ＩＮから供給されている。トランジスタＱＯ１・ＱＯ２のベースには、トランジスタを高周波で接地するための容量Ｃ１・Ｃ２と、トランジスタＱＯ１・ＱＯ２のオン・オフを切り替えるためのスイッチＳＷ１・ＳＷ２がそれぞれ接続されている。スイッチＳＷ１・ＳＷ２を切り替えることにより、信号の出力端子ＯＵＴ１・ＯＵＴ２を切り替えている。
【０００５】
図１４は、従来の利得可変増幅器の電子回路の構成例である（特許文献３を参照）。この電子回路においては、ソースを接地したトランジスタＱＩ１と、ベースを容量Ｃ１を介して接地したトランジスタＱＯ１とからなるカスコード増幅器および、ソースを接地したトランジスタＱＩ２と、ベースを容量Ｃ２を介して接地されたトランジスタＱＯ２とからなるカスコード増幅器、が並列に並んでおり、トランジスタＱＩ２のゲートにトランジスタＱＩＯのドレインが容量Ｃ３を介して接続されている。トランジスタＱＩ１のゲートに高周波入力信号が入力端子ＩＮから供給されている。トランジスタＱＯ１とトランジスタＱＯ２のバイアスを抵抗Ｒ１、抵抗Ｒ３を介して接続された制御電源Ｖｃにより制御することにより、増幅器の利得が制御される。
【０００６】
上述した各従来例は、いずれも、容量を介して接地しているカスコード増幅器のベースないしゲート接地トランジスタのベースをバイアス制御することにより回路の動作状態や線路の切替を行っていることにおいては共通技術である。
【０００７】
【特許文献１】
特開２０００−２７８１０９号公報（図１）
【特許文献２】
特開平９−１２１１１９号公報（図１）
【特許文献３】
特開２００２−１５１９８３号公報（図１）
【０００８】
【発明が解決しようとする課題】
容量を介して接地されているカスコード増幅器のベースないしゲート接地トランジスタのバイアスを制御することにより回路の動作状態や信号経路の切替を行う従来の電子回路の問題点は、接地容量の充放電に時間がかかるために、切替時間が遅くなることである。
【０００９】
例えば、図１１に示す従来の切替器にトランジスタＱＣ、抵抗Ｒ２および抵抗Ｒ３からなる制御回路をつけた図１２において、トランジスタＱＯをオンする際には、容量Ｃ１を抵抗Ｒ１を通して電源Ｖｃｃ２から充電することになる。切替器がオフ時の容量Ｃ１の充電電圧をＶ０、トランジスタＱＩがオンするコレクタ・エミッタ間電圧をＶＣＥＱＩ、トランジスタＱＯがオンするベース・エミッタ間電圧をＶＢＥＱＯとし、トランジスタＱＯがオンするまでのベース電流が充分小さいとすると、切替器がオフからオンに切り替わるのにかかる時間は、容量Ｃ１の充電電圧ＶＣ１がＶ０からＶＣＥＱＩ＋ＶＢＥＱＯまで充電されるまでにかかる時間に等しい。
【００１０】
制御回路が切り替わってからの時間ｔにおける充電電圧ＶＣ１は、下記数式１のように表される。
VC1(t) = (V0-Vcc2)exp{-t/(R1・C1)}+Vcc2 …１
つまり、オフからオンへの切替時間は抵抗Ｒ１と容量Ｃ１による時定数に大きく依存している。
【００１１】
Ｒ１を１０ｋΩ、Ｃ１を１０ｐＦ、Ｖｃｃ２を３．０Ｖ、Ｖ０を０．２Ｖ、ＶＣＥＱＩを０．６Ｖ、ＶＢＥＱＯを１．２Ｖとして計算した充電電圧ＶＣ１対時間ｔのグラフを図１６に示す。なお、VC1(t)＞VCEQI+VBEQO、となるまでの切替時間は７７ｎｓかかっている。ここで、抵抗Ｒ２の値を大きくすることによりオフ時の充電電圧Ｖ０を高くすることで、オフからオン時間を短縮できるが、オンからオフへ切替わる際の時間は同様に抵抗Ｒ２と容量Ｃ１の時定数に依存するため、逆にオンからオフへの切替時間が長くなってしまう。
【００１２】
本発明の目的は、接地容量の充電時間による切替時間の遅延を低減した、電子回路を提供することである。
【００１３】
【発明を解決するための手段】
上記目的を達成するための請求項１の電子回路は、第１の端子と第２の端子との間の電流を第３の端子で制御できるトランジスタを用いて構成された電子回路であって、入力信号を第３の端子で受ける入力トランジスタと、第１の端子が前記入力トランジスタの第２の端子に接続され、第３の端子が容量を介して基準電位に接続され、出力信号を第２の端子から出力する出力トランジスタとを有するカスコード増幅器、および、制御信号を第３の端子で受ける制御トランジスタと、当該制御トランジスタの第１および第２の端子と直列に接続されたダイオードとを有する制御回路、を備え、カスコード増幅器を構成する前記出力トランジスタの第３の端子を、前記制御回路を介して基準電位に接続することを特徴とする。
【００１４】
請求項２の発明は、請求項１に記載の電子回路において、前記カスコード増幅器を複数備え、それぞれのカスコード増幅器を構成する出力トランジスタの第３の端子を、該複数のカスコード増幅器が共有する前記制御回路を介して基準電位に接続することを特徴とする。
【００１５】
請求項３の発明は、請求項１に記載の電子回路において、前記カスコード増幅器と前記制御回路とを複数備え、それぞれのカスコード増幅器を構成する入力トランジスタの第３の端子に共通の入力信号が供給され、それぞれの制御回路を構成する制御トランジスタの第３の端子に供給される制御信号に応じて、前記入力信号の出力先を選択することを特徴とする。
【００１６】
請求項４の発明は、請求項１に記載の電子回路において、前記カスコード増幅器と前記制御回路とを複数備え、それぞれのカスコード増幅器を構成する入力トランジスタを共通にし、それぞれのカスコード増幅器を構成する出力トランジスタの第１の端子は相互に接続されることを特徴とする。
【００１７】
請求項５の発明は、請求項３または請求項４に記載の電子回路において、前記カスコード増幅器を構成する出力トランジスタの第１の端子は相互に接続され、前記制御回路を構成する制御トランジスタの第３の端子に供給される制御信号に応じて、前記出力トランジスタの第２の端子からの出力信号を変化させることを特徴とする。
【００１８】
請求項２〜５の発明は、請求項１の電子回路を信号経路切替器に用いる場合に好ましく適用される。
【００１９】
請求項６の発明は、請求項１から５のいずれか１項に記載の電子回路において、前記トランジスタはバイポーラトランジスタであることを特徴とする。請求項７の発明は、請求項１から５のいずれか１項に記載の電子回路において、前記トランジスタは電界効果トランジスタであることを特徴とする。請求項８の発明は、請求項１から５のいずれか１項に記載の電子回路において、前記入力トランジスタはバイポーラトランジスタであり、前記出力トランジスタは電界効果トランジスタであることを特徴とする。請求項９の発明は、請求項１から５のいずれか１項に記載の電子回路において、前記入力トランジスタは電界効果トランジスタであり、前記出力トランジスタはバイポーラトランジスタであることを特徴とする。
【００２０】
請求項１０の発明は、請求項６または請求項９に記載の電子回路において、前記ダイオードは、出力トランジスタのベース・エミッタと同じ層構造のｐｎ接合を用いることを特徴とする。請求項１１の発明は、請求項６または請求項９に記載の電子回路において、前記ダイオードは、トランジスタのベース・エミッタ間ｐｎ接合を利用することを特徴とする。
【００２１】
請求項１２の発明は、請求項１から１１のいずれか１項に記載の電子回路において、前記制御回路の電圧降下は、前記カスコード増幅器を構成する入力トランジスタの第１および第２端子間の電圧降下と、前記カスコード増幅器を構成する出力トランジスタの第１および第３端子間の電圧降下との和以下であり、前記入力トランジスタの第１および第２端子間の電圧降下以上であることを特徴とする。
【００２２】
請求項１３の発明は、請求項１から１２のいずれか１項に記載の電子回路において、前記制御トランジスタの第１および第２の端子間の電流密度は、前記入力トランジスタの第１および第２端子間の電流密度より低いことを特徴とする。
【００２３】
上記目的を達成するための請求項１４の電子回路は、第１の端子と第２の端子との間の電流を第３の端子で制御できるトランジスタを用いて構成された電子回路であって、第３の端子が容量を介して基準電位に接続され、入力信号を第１の端子で受け、出力信号を第２の端子から出力する出力トランジスタと、当該出力トランジスタがオン状態のとき、当該出力トランジスタの第１および第２端子間の電流量を決める電流源トランジスタとを有し、前記出力トランジスタの第１の端子が前記電流源トランジスタの第２の端子に接続されたカスコード増幅器、および、制御信号を第３の端子で受ける制御トランジスタと、当該制御トランジスタの第１および第２の端子と直列に接続されたダイオードとを有する制御回路、を備え、カスコード増幅器を構成する前記出力トランジスタの第３の端子を、前記制御回路を介して基準電位に接続することを特徴とする。
【００２４】
請求項１５の電子回路は、第１の端子と第２の端子との間の電流を第３の端子で制御できるトランジスタを用いて構成された電子回路であって、入力信号を第３の端子で受ける入力トランジスタと、第１の端子が前記入力トランジスタの第２の端子に接続され、第３の端子が容量を介して基準電位に接続され、出力信号を第２の端子から出力する出力トランジスタとを有する第１のカスコード増幅器、第３の端子が容量を介して基準電位に接続され、入力信号を第１の端子で受け、出力信号を第２の端子から出力する出力トランジスタと、当該出力トランジスタがオン状態のとき、当該出力トランジスタの第１および第２端子間の電流量を決める電流源トランジスタとを有し、当該出力トランジスタの第１の端子が当該電流源トランジスタの第２の端子に接続された第２のカスコード増幅器、および、制御信号を第３の端子で受ける制御トランジスタと、当該制御トランジスタの第１および第２の端子と直列に接続されたダイオードとを有する制御回路、を備え、前記第１のカスコード増幅器と前記第２のカスコード増幅器とが並んでおり、それぞれのカスコード増幅器には共通の入力信号が与えられ、それぞれのカスコード増幅器を構成する出力トランジスタの第３の端子を前記制御回路を介して基準電位に接続することを特徴とする電子回路。
【００２５】
請求項１６の発明は、請求項１４または請求項１５の電子回路において、トランジスタはバイポーラトランジスタであることを特徴とする。
【００２６】
以上の本発明の電子回路においては、トランジスタの第１および第２の端子とダイオードを直列に接続した制御回路を用いることにより、カスコード増幅器をオフする際にカスコード増幅器の接地容量の放電を少なく抑えることができる。その結果、再充電時間を短縮でき、オンからオフへの切替時間を長くすることなしにオフからオンへの切替時間を短縮できる。
【００２７】
特に、カスコード増幅器のオン・オフを切り替える際に、カスコード増幅器がオフ状態になる入力トランジスタの第１および第２端子間の電圧降下と出力トランジスタの第１および第３端子間の電圧降下との和が、制御回路による電圧降下に等しい場合、本発明の電子回路による切替回路は最短の切替時間を提供することができる。
【００２８】
【発明の実施の形態】
本発明の電子回路の実施の形態について、図面を参照して以下説明する。
【００２９】
図１は、本発明の第１の実施の形態を示す図である。この電子回路は、第１の端子と第２の端子との間の電流を第３の端子で制御できるトランジスタを用いた、カスコード増幅器と制御回路から構成されている。カスコード増幅器は、高周波入力端子ＩＮからの入力信号を第３の端子で受ける入力トランジスタＱＩと、第１の端子が前記入力トランジスタＱＩの第２の端子に接続され、第３の端子が容量Ｃ１を介して基準電位に接続され、出力信号を第２の端子から出力する出力トランジスタＱＯとを有している。制御回路は、制御信号端子ＣＴＬからの制御信号を第３の端子で受ける制御トランジスタＱＣと、その制御トランジスタＱＣの第１および第２の端子と直列に接続されたダイオードＤとを有している。そして、この電子回路において、出力トランジスタＱＯの第３の端子は、制御回路を介して基準電位に接続されており、出力トランジスタＱＯの第３の端子のバイアスを制御して、入力信号の出力端子ＯＵＴへの出力量を制御できるようにしている。
【００３０】
電源Ｖｃｃ２と抵抗Ｒ１は、出力トランジスタＱＯの第３の端子をバイアスするバイアス回路になっている。ただし、本発明の効果は、出力トランジスタＱＯの第３の端子をバイアスするバイアス回路が内部インピーダンス０（ゼロ）の理想電圧源でない限り有効である。なぜならば、カレントミラーや電流源などの他のバイアス回路を用いたとしても、必ず容量の充電時間による遅延の問題が発生するからである。
【００３１】
ここで、トランジスタがバイポーラトランジスタである場合、第１の端子はエミッタ、第２の端子はコレクタ、第３の端子はベースである。また、トランジスタが電界効果トランジスタである場合、第１の端子はソース、第２の端子はドレイン、第３の端子はゲートである。
【００３２】
まず、図１の実施の形態において、全てのトランジスタがバイポーラトランジスタである場合について説明する。カスコード増幅器をオン状態にする際には、容量Ｃ１を抵抗Ｒ１を通して電源Ｖｃｃ２から充電することになる。切替器がオフ時の容量Ｃ１の充電電圧をＶ０、入力トランジスタＱＩがオンするコレクタ・エミッタ間電圧をＶＣＥＱＩ、入力トランジスタＱＩがオフするコレクタ・エミッタ間電圧をＶＣＥＱＩＯＦＦ、出力トランジスタＱＯがオンするベース・エミッタ間電圧をＶＢＥＱＯとし、出力トランジスタＱＯがオンするまでのベース電流が充分小さいとすると、切替器がオフからオンに切り替わるのにかかる時間は、容量Ｃ１の充電電圧ＶＣ１がＶ０からＶＣＥＱＩ＋ＶＢＥＱＯまで充電されるまでにかかる時間に等しい。ここまでは、図１２に示す従来の切替器と同様である。
【００３３】
ここで、図１の制御回路に抵抗Ｒ２を設けて構成した図２の電子回路において、抵抗Ｒ２を０Ω、制御トランジスタＱＣがオンするコレクタ・エミッタ間電圧をＶＣＥＱＣ、ダイオードＤの電圧降下をＶＤとすると、オフ時の容量Ｃ１の充電電圧ＶＣ１はＶＣＥＱＣ＋ＶＤとなる。図１２に示す従来の切替器の充電電圧ＶＣ１はＶＣＥＱＣであるので、上述した数式１より、オフからオンに切り替わる時間が短縮される。オンからオフへの切替時間に関しても、抵抗Ｒ２を小さくできるため、抵抗Ｒ２と容量Ｃ１の時定数を小さくでき、切替時間を短縮できる。
【００３４】
さらに、ＶＣＥＱＣ＋ＶＤ＝ＶＣＥＱＩＯＦＦ＋ＶＢＥＱＯである場合、切替器オフ時の充電電圧ＶＣ１は切替器をオフできる最大の電圧となるので、オフからオンへの切替時間を最短にできる。また、ＶＣＥＱＣ＋ＶＤ≒ＶＣＥＱＩＯＦＦ＋ＶＢＥＱＯは、集積回路では容易に実現できる。まず、ＶＤ＝ＶＢＥＱＯとするためには、ダイオードＤを出力トランジスタＱＯのベースエミッタ間と同じ層構造を持つｐｎ接合で形成すれば良い。また、ＶＣＥＱＣ＝ＶＣＥＱＩＯＦＦにするためには、制御トランジスタＱＣをオンにした時の電流密度を、入力トランジスタＱＩがオフする程度まで下げれば良い。図１７にコレクタ電流とオン電圧の例を示す。図１７において、入力トランジスタＱＩのコレクタ電流を４．５ｍＡでバイアスする場合、オン電圧ＶＣＥＱＩは０．６Ｖ、オフ電圧ＶＣＥＱＩＯＦＦは０．３Ｖとなる。ここで、コレクタ電流密度を低くすることにより、制御トランジスタＱＣのオン電圧ＶＣＥＱＣをＶＣＥＱＩＯＦＦに近づけることができる。よって、ＶＣＥＱＣ＝ＶＣＥＱＩＯＦＦにするためには、制御トランジスタＱＣをオンにした時の電流密度を、入力トランジスタＱＩがオフする程度まで下げれば良く、これもトランジスタの面積比の調整で容易に実現できる。
【００３５】
次に、出力トランジスタＱＯが電界効果トランジスタである場合について図２の実施の形態を参照して説明する。電界効果トランジスタでは、状態を切り替えるための電圧値は出力トランジスタＱＯだけで決まるので、入力トランジスタＱＩと制御トランジスタＱＣについては、バイポーラトランジスタと電界効果トランジスタのどちらでも本発明の効果は同じである。オフ状態になる最小の出力トランジスタＱＯのゲート電圧値をＶＧＯＦＦ、オン状態になる最大の出力トランジスタＱＯのゲート電圧値をＶＧＯＮとすると、オフ状態からオン状態への切替時間を最小にするためには、オフ状態の制御回路による電圧降下をＶＧＯＦＦに近づければ良い。ここまでは、図１５に示す従来の切替器でも同様である。しかし、オン状態からオフ状態に切り替わる時間は、ダイオードＤによる電圧降下分だけ抵抗Ｒ２を小さくできるため、抵抗Ｒ２と容量Ｃ１の時定数を小さくでき、切替時間を短縮できる。
【００３６】
図３は、本発明の第２の実施の形態を示す図である。この電子回路は、第１の実施の形態で定義したカスコード増幅器が複数並列に備えており、そのカスコード増幅器を構成する出力トランジスタＱＯの第３の端子を、第１の実施の形態で定義した制御回路を介して基準電位に接続することにより、カスコード増幅器の回路の特性や利得を制御している。カスコード増幅器が複数並ぶことにより、接地容量が大きくなっても、充電時間を短くできる。この実施の形態において、カスコード増幅器を２つ並列に並べ、高周波出力端子ＯＵＴ１を容量を介して高周波出力端子ＩＮ２に接続したものが、図１５に示す従来の電子回路に対応した機能を持つ。また、図４に示すように、第１の実施の形態で定義したカスコード増幅器が複数並列に並んだうちの少なくとも１つを、第１の実施の形態で定義した制御回路にて制御し、回路の利得を切り替える場合などにも利用可能である。
【００３７】
図５は、本発明の第３の実施の形態を示す図である。この電子回路は、第１の実施の形態で定義したカスコード増幅器が複数並列に並んでおり、それぞれのカスコード増幅器を構成する入力トランジスタＱＩの第３の端子には共通の入力信号が供給されており、制御回路を構成する制御トランジスタＱＣの第３の端子に供給される制御信号に応じて、入力信号の出力先（出力端子）を切り替えている。制御回路１〜ｎのうち、少なくとも１つを同じく第１の実施の形態で定義した制御回路にて制御することにより、その経路の切替時間を短くすることができる。
【００３８】
図６は、本発明の第４の実施の形態を示す図である。本実施の形態は第３の実施の形態において、それぞれのカスコード増幅器の入力トランジスタＱＩを共通（同一）にしたものであり、第３の実施の形態と同じく制御回路１〜ｎのうち、少なくとも１つを第１の実施の形態で定義した制御回路にて制御することにより、その経路の切替時間を短くすることができる。この実施の形態において、カスコード増幅器を構成する出力トランジスタＱＯの第１の端子は相互に接続されるように構成することができる。
【００３９】
入力トランジスタＱＩが共通であるので、どれか１の経路が必ずオン状態であれば、入力トランジスタＱＩもオン状態である。よって、任意の経路ｍをオフにする制御回路ｍの最大電圧は、入力トランジスタＱＩがオンするコレクタ・エミッタ間電圧をＶＣＥＱＩ、トランジスタＱＯｍがオンするベース・エミッタ間電圧をＶＢＥＱＯｍとし、トランジスタがバイポーラトランジスタである場合、ＶＣＥＱＩ＋ＶＢＥＱＯｍとなる。
【００４０】
また、上述した第３および第４の実施の形態において、カスコード増幅器を構成する出力トランジスタＱＯの第１の端子は相互に接続され、制御回路を構成する制御トランジスタＱＣの第３の端子に供給される制御信号に応じて、出力トランジスタＱＯの第２の端子からの出力信号を変化させることができる。
【００４１】
図７は、本発明の第５の実施の形態を示す図である。この電子回路は、第１と第２の端子間の電流を第３の端子で制御できるトランジスタを用いたカスコード増幅器と、第１の実施の形態で定義した制御回路とから構成されている。カスコード増幅器は、第３の端子が容量を介して基準電位に接続され、入力信号を第１の端子で受け、出力信号を第２の端子から出力する出力トランジスタＱＯと、その出力トランジスタＱＯがオン状態のとき、その出力トランジスタＱＯの第１と第２の端子間の電流量を決める電流源トランジスタＱＢとを有し、前記出力トランジスタＱＯの第１の端子が前記電流源トランジスタＱＢの第２の端子に接続されている。出力トランジスタＱＯの第３の端子は、制御回路を介して基準電位に接続されており、出力トランジスタＱＯの第３の端子のバイアスを制御して、入力信号の出力端子ＯＵＴへの出力量を制御できるようにしている。本実施の形態の効果は、第１の実施の形態と同様である。
【００４２】
図８は、本発明の第６の実施の形態を示す図である。第１の実施の形態で定義したカスコード増幅器と、第５の実施の形態で定義したカスコード増幅器が並列に並んでおり、それぞれのカスコード増幅器には共通の入力信号が与えられており、制御回路により信号の出力端子を切り替えている。制御回路１・制御回路２のうち、少なくとも１つを同じく第１の実施の形態で定義した制御回路にて制御することにより、その経路の切替時間を短くすることができる。
【００４３】
以上の電子回路において、トランジスタをバイポーラトランジスタおよび電界効果トランジスタから選択して適用することができ、また、入力トランジスタＱＩをバイポーラトランジスタとし、出力トランジスタＱＯを電界効果トランジスタとすることができ、またその逆にすることもできる。また、制御回路を構成するダイオードＤとしては、出力トランジスタＱＯのベース・エミッタと同じ層構造のｐｎ接合を用いたり、トランジスタのベース・エミッタ間ｐｎ接合を利用することができる。
【００４４】
なお、以上の実施の形態において、本発明の効果の説明に関係のない部分の整合回路・バイアス回路や直流阻止容量などは省略しているが、当然入力トランジスタの第３の端子はバイアスされているものとする。
【００４５】
【実施例】
次に、本発明の実施例について説明する。以下説明する実施例においては、トランジスタにはすべて高周波特性に優れたＧａＡｓ−ＨＢＴ（ヘテロ・バイポーラ・トランジスタ）を用い、ベース・エミッタ間オン電圧は１．２Ｖとする。しかし、ＳｉバイポーラトランジスタやＳｉＧｅ−ＨＢＴなど、いかなるトランジスタを用いても同様の効果が得られることは言うまでもない。また、簡単のため、基準電位はすべて接地であり、電源端子Ｖｃｃ１〜Ｖｃｃ６にはすべて３．０Ｖの直流電圧源を用いた。ダイオードにはすべてベースとコレクタを接続したＨＢＴを用いた。カスコード接続されるトランジスタのエミッタ接地トランジスタのバイアス回路や入出力の直流阻止容量などは省略するが、基準電位や電源を異なる電圧とする場合や、ダイオードにベース・エミッタ間接合やショットキー接合など他のダイオードを使用する場合においても同様な効果が得られるものである。
【００４６】
（実施例１）
図９は、本発明の第１の実施例の構成を示す図である。ベースを高周波信号入力端子ＩＮに入力されたエミッタ接地トランジスタＱＩのコレクタに、ベースを容量Ｃ１を介して接地されたベース接地トランジスタＱＯがカスコード接続されている。出力トランジスタＱＯのコレクタは、出力端子ＯＵＴと負荷Ｌｏａｄを介して電源Ｖｃｃ１に接続されている。出力トランジスタＱＯのベースは、抵抗Ｒ１を介して電源Ｖｃｃ２よってバイアスされるとともに、抵抗Ｒ２と、ダイオードＤと、ベースを抵抗Ｒ３を介して制御端子ＣＴＬに接続された制御トランジスタＱＣのコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。
【００４７】
Ｒ１とＲ３を１０ｋΩ、Ｒ２を０Ω、Ｃ１を１０ｐＦとして計算した周波数２ＧＨｚの出力信号と入力信号のデシベル比Ｇａｉｎの時間変化を、切替信号ＶＣＴＬ、Ｃ１の充電電圧ＶＣ１と併せて図１９に示す。切替時間を利得が±１ｄＢ以内になる時間と定義すると、切替時間は約３０ｎｓである。同様に、図１２の従来の切替回路で計算したＧａｉｎの時間変化を切替信号ＶＣＴＬ、Ｃ１の充電電圧ＶＣ１と併せて図１８に示す。切替時間は約９０ｎｓである。以上から、本発明によりオフ→オンの切替時間は約３分の１になっている。
【００４８】
逆に、従来の切替回路のオンからオフへのＧａｉｎの時間変化を図２０に示す。本発明の電子回路のオンからオフへのＧａｉｎの時間変化を図２１に示す。この場合、Ｒ２が０Ωであるので、従来の切替回路の方が若干早く切替わっているが、両者にほとんど差はない。
【００４９】
オンからオフへの切り替わり時間が、オフからオンへの切り替わり時間より早くなっている。オンからオフへの切り替わり時間を遅くして、時間を合わせるためには抵抗Ｒ２を大きくすれば良い。
【００５０】
（実施例２）
図２２は、本発明を差動増幅回路に適用した第２の実施例の構成を示す図である。ベースを高周波信号入力端子ＩＮに入力されたエミッタ接地トランジスタＱＩのコレクタに、ベースを容量Ｃ１・Ｃ２を介して接地され、ベース接地トランジスタＱＯ１・ＱＯ２がカスコード接続されている。出力トランジスタＱＯ１のコレクタは、出力端子ＯＵＴ１と負荷Ｌｏａｄ１を介して電源Ｖｃｃ１に接続されている。出力トランジスタＱＯ２のコレクタは、出力端子ＯＵＴ２と負荷Ｌｏａｄ２を介して電源Ｖｃｃ４に接続されている。出力トランジスタＱＯ１のベースは、抵抗Ｒ１を介して電源Ｖｃｃ２よってバイアスされるとともに、抵抗Ｒ２と、ダイオードＱＤ１と、ベースを抵抗Ｒ３を介して制御端子ＣＴＬ１に接続された制御トランジスタＱＣ１のコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。出力トランジスタＱＯ２のベースは、抵抗Ｒ２を介して電源Ｖｃｃ３よってバイアスされるとともに、抵抗Ｒ５と、ダイオードＱＤ２と、ベースを抵抗Ｒ４を介して制御端子ＣＴＬ２に接続された制御トランジスタＱＣ２のコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。
【００５１】
本実施例の回路では、制御端子ＣＴＬ１・ＣＴＬ２からの制御信号によって、入力信号ＩＮからの出力を出力端子ＯＵＴ１・ＯＵＴ２に切り替えることができる。
【００５２】
同様に、図２７に示すように出力を３端子以上に分ける場合にも本発明を適用できる。
【００５３】
（実施例３）
図２３は、本発明の第３の実施例の構成を示す図である。ベースを高周波信号入力端子ＩＮに入力されたエミッタ接地トランジスタＱＩ１のコレクタに、ベースを容量Ｃ１を介して接地され、ベース接地トランジスタＱＯ１がカスコード接続されている。同じく、ベースを高周波信号入力端子ＩＮに入力されたエミッタ接地トランジスタＱＩ２のコレクタに、ベースを容量Ｃ２を介して接地され、ベース接地トランジスタＱＯ２がカスコード接続されている。出力トランジスタＱＯ１のコレクタは、出力端子ＯＵＴ１と負荷Ｌｏａｄ１を介して電源Ｖｃｃ１に接続されている。出力トランジスタＱＯ２のコレクタは出力端子ＯＵＴ２と負荷Ｌｏａｄ２を介して電源Ｖｃｃ４に接続されている。出力トランジスタＱＯ１のベースは、抵抗Ｒ１を介して電源Ｖｃｃ２よってバイアスされるとともに、抵抗Ｒ２と、ダイオードＤ１と、ベースを抵抗Ｒ３を介して制御端子ＣＴＬ１に接続されたトランジスタＱＣ１のコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。出力トランジスタＱＯ２のベースは、抵抗Ｒ２を介して電源Ｖｃｃ３よってバイアスされるとともに、抵抗Ｒ５と、ダイオードＤ２と、ベースを抵抗Ｒ４を介して制御端子ＣＴＬ２に接続された制御トランジスタＱＣ２のコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。
【００５４】
本実施例の回路では、制御端子ＣＴＬ１・ＣＴＬ２からの制御信号によって、入力信号ＩＮからの出力を出力端子ＯＵＴ１・ＯＵＴ２に切り替えることができる。また、図２４に示すように、入力トランジスタＱＩ１とＱＩ２の高周波を受けるベースを直流阻止容量などを介して接続し、負荷Ｌｏａｄ１を共有し、入力トランジスタＱＩ１とＱＩ２のバイアス量を変化させて、トランジスタＱＩ１・ＱＯ１のカスコードアンプとトランジスタＱＩ２・ＱＯ２のカスコードアンプの電流量を変えることも可能である。
【００５５】
（実施例４）
図２５は、本発明の第４の実施例の構成を示す図である。ベースを高周波信号入力端子ＩＮに入力されたエミッタ接地トランジスタＱＩのコレクタに、ベースを容量Ｃ１・Ｃ２を介して接地され、ベース接地トランジスタＱＯ１・ＱＯ２がカスコード接続されている。出力トランジスタＱＯ２のコレクタは、出力端子ＯＵＴと負荷Ｌｏａｄ１を介して電源Ｖｃｃ１に接続されている。出力トランジスタＱＯ２のベースは、抵抗Ｒ２を介して電源Ｖｃｃ３よってバイアスされる。出力トランジスタＱＯ１のコレクタは、電源Ｖｃｃ４に接続されている。出力トランジスタＱＯ１のベースは、抵抗Ｒ１を介して電源Ｖｃｃ２よってバイアスされるとともに、抵抗Ｒ２と、ダイオードＤと、ベースを抵抗Ｒ３を介して制御端子ＣＴＬに接続された制御トランジスタＱＣのコレクタ・エミッタとを直列に接続した制御回路を介して接地されている。
【００５６】
本実施例の回路では、制御端子ＣＴＬ１からの制御信号によって、出力端子ＯＵＴへの出力を調整できる。同様に、図２６のように片側の経路に抵抗などでできた減衰器を挿入した構成をとることにより、制御端子ＣＴＬ１からの制御信号によって出力端子ＯＵＴへの出力を調整できる。
【００５７】
（実施例５）
図２８は、本発明の第５の実施例の構成を示す図である。構成は第２の実施例と同じであるが、ダイオードＤを各切替回路で共用している。この場合も同様の効果を得ることができる。
【００５８】
なお、以上の実施例で示した数値は、回路の使用目的やトランジスタの特性などによって最適化されるものとする。
【００５９】
【発明の効果】
本発明の電子回路によれば、カスコード増幅器のベースないしゲート接地トランジスタのバイアス制御により回路の動作状態や信号経路の切り替えを行う電子回路において切替時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す図である。
【図２】本発明の一実施の形態を示す図である。
【図３】本発明の一実施の形態を示す図である。
【図４】本発明の一実施の形態を示す図である。
【図５】本発明の一実施の形態を示す図である。
【図６】本発明の一実施の形態を示す図である。
【図７】本発明の一実施の形態を示す図である。
【図８】本発明の一実施の形態を示す図である。
【図９】本発明の一実施の形態を示す図である。
【図１０】移動体無線機器の高周波送受信部を示す図である。
【図１１】従来の電子回路を示す図である。
【図１２】従来の電子回路を示す図である。
【図１３】従来の電子回路を示す図である。
【図１４】従来の電子回路を示す図である。
【図１５】従来の電子回路を示す図である。
【図１６】従来の電子回路の切替時間の例を示す図である。
【図１７】コレクタ電流とオン電圧の例を示す図である。
【図１８】従来の電子回路の切替時間の例を示す図である。
【図１９】本発明の電子回路の切替時間の例を示す図である。
【図２０】従来の電子回路の切替時間の例を示す図である。
【図２１】本発明の電子回路の切替時間の例を示す図である。
【図２２】本発明の一実施の形態を示す図である。
【図２３】本発明の一実施の形態を示す図である。
【図２４】本発明の一実施の形態を示す図である。
【図２５】本発明の一実施の形態を示す図である。
【図２６】本発明の一実施の形態を示す図である。
【図２７】本発明の一実施の形態を示す図である。
【図２８】本発明の一実施の形態を示す図である。
【符号の説明】
ＱＩ，ＱＩ１，ＱＩ２，ＱＩｎ，ＱＯ，ＱＯ１，ＱＯ２，ＱＯ３，ＱＩｎ， ＱＣ，ＱＣ１，ＱＣ２，ＱＣ３，ＱＣｎ，：トランジスタ
Ｄ，Ｄ１，Ｄ２，Ｄ３，Ｄｎ，ＱＤ１，ＱＤ２：ダイオード
Ｒ１〜Ｒ９：抵抗
Ｃ１〜Ｃ５，Ｃｎ：容量
Ｌｏａｄ，Ｌｏａｄ１，Ｌｏａｄ２，Ｌｏａｄ３，Ｌｏａｄｎ：負荷
Ｖｃｃ１〜Ｖｃｃ６：電源
Ｂｉａｓ，Ｂｉａｓ１，Ｂｉａｓ２，Ｂｉａｓ３，Ｂｉａｓｎ：バイアス回路
ＤＣＢ：直流阻止容量
Ａ１：減衰器
ＩＮ：高周波入力端子
ＯＵＴ，ＯＵＴ１〜ＯＵＴ３：高周波出力端子
ＣＴＬ，ＣＴＬ１〜ＣＴＬ３：制御信号端子
１０１：アンテナ端子
１０２，１１２：高周波切替器
１０３，１０６，１１０，１１１：アンプ
１０４，１０７，１０９：帯域通過フィルタ
１１３：ローカル信号発生器
ＴＸ：送信信号入力端子
ＲＸ：受信信号出力端子
Claims (16)
- 第１の端子と第２の端子との間の電流を第３の端子で制御できるトランジスタを用いて構成された電子回路であって、
入力信号を第３の端子で受ける入力トランジスタと、第１の端子が前記入力トランジスタの第２の端子に接続され、第３の端子が容量を介して基準電位に接続され、出力信号を第２の端子から出力する出力トランジスタとを有するカスコード増幅器、および、
制御信号を第３の端子で受ける制御トランジスタと、当該制御トランジスタの第１および第２の端子と直列に接続されたダイオードとを有する制御回路、を備え、
カスコード増幅器を構成する前記出力トランジスタの第３の端子を、前記制御回路を介して基準電位に接続することを特徴とする電子回路。 - 請求項１に記載の電子回路において、前記カスコード増幅器を複数備え、それぞれのカスコード増幅器を構成する出力トランジスタの第３の端子を、該複数のカスコード増幅器が共有する前記制御回路を介して基準電位に接続することを特徴とする電子回路。
- 請求項１に記載の電子回路において、前記カスコード増幅器と前記制御回路とを複数備え、それぞれのカスコード増幅器を構成する入力トランジスタの第３の端子に共通の入力信号が供給され、それぞれの制御回路を構成する制御トランジスタの第３の端子に供給される制御信号に応じて、前記入力信号の出力先を選択することを特徴とする電子回路。
- 請求項１に記載の電子回路において、前記カスコード増幅器と前記制御回路とを複数備え、それぞれのカスコード増幅器を構成する入力トランジスタを共通にし、それぞれのカスコード増幅器を構成する出力トランジスタの第１の端子は相互に接続されることを特徴とする電子回路。
- 請求項３または請求項４に記載の電子回路において、前記カスコード増幅器を構成する出力トランジスタの第１の端子は相互に接続され、前記制御回路を構成する制御トランジスタの第３の端子に供給される制御信号に応じて、前記出力トランジスタの第２の端子からの出力信号を変化させることを特徴とする電子回路。
- 請求項１から５のいずれか１項に記載の電子回路において、前記トランジスタはバイポーラトランジスタであることを特徴とする電子回路。
- 請求項１から５のいずれか１項に記載の電子回路において、前記トランジスタは電界効果トランジスタであることを特徴とする電子回路。
- 請求項１から５のいずれか１項に記載の電子回路において、前記入力トランジスタはバイポーラトランジスタであり、前記出力トランジスタは電界効果トランジスタであることを特徴とする電子回路。
- 請求項１から５のいずれか１項に記載の電子回路において、前記入力トランジスタは電界効果トランジスタであり、前記出力トランジスタはバイポーラトランジスタであることを特徴とする電子回路。
- 請求項６または請求項９に記載の電子回路において、前記ダイオードは、出力トランジスタのベースおよびエミッタと同じ層構造のｐｎ接合を用いることを特徴とする電子回路。
- 請求項６または請求項９に記載の電子回路において、前記ダイオードは、トランジスタのベースおよびエミッタ間ｐｎ接合を利用することを特徴とする電子回路。
- 請求項１から１１のいずれか１項に記載の電子回路において、前記制御回路の電圧降下は、前記カスコード増幅器を構成する入力トランジスタの第１および第２端子間の電圧降下と、前記カスコード増幅器を構成する出力トランジスタの第１および第３端子間の電圧降下との和以下であり、前記入力トランジスタの第１および第２端子間の電圧降下以上であることを特徴とする電子回路。
- 請求項１から１２のいずれか１項に記載の電子回路において、前記制御トランジスタの第１および第２の端子間の電流密度は、前記入力トランジスタの第１および第２端子間の電流密度より低いことを特徴とする電子回路。
- 第１の端子と第２の端子との間の電流を第３の端子で制御できるトランジスタを用いて構成された電子回路であって、
第３の端子が容量を介して基準電位に接続され、入力信号を第１の端子で受け、出力信号を第２の端子から出力する出力トランジスタと、当該出力トランジスタがオン状態のとき、当該出力トランジスタの第１および第２端子間の電流量を決める電流源トランジスタとを有し、前記出力トランジスタの第１の端子が前記電流源トランジスタの第２の端子に接続されたカスコード増幅器、および、
制御信号を第３の端子で受ける制御トランジスタと、当該制御トランジスタの第１および第２の端子と直列に接続されたダイオードとを有する制御回路、を備え、
カスコード増幅器を構成する前記出力トランジスタの第３の端子を、前記制御回路を介して基準電位に接続することを特徴とする電子回路。 - 第１の端子と第２の端子との間の電流を第３の端子で制御できるトランジスタを用いて構成された電子回路であって、
入力信号を第３の端子で受ける入力トランジスタと、第１の端子が前記入力トランジスタの第２の端子に接続され、第３の端子が容量を介して基準電位に接続され、出力信号を第２の端子から出力する出力トランジスタとを有する第１のカスコード増幅器、
第３の端子が容量を介して基準電位に接続され、入力信号を第１の端子で受け、出力信号を第２の端子から出力する出力トランジスタと、当該出力トランジスタがオン状態のとき、当該出力トランジスタの第１および第２端子間の電流量を決める電流源トランジスタとを有し、当該出力トランジスタの第１の端子が当該電流源トランジスタの第２の端子に接続された第２のカスコード増幅器、および、
制御信号を第３の端子で受ける制御トランジスタと、当該制御トランジスタの第１および第２の端子と直列に接続されたダイオードとを有する制御回路、を備え、
前記第１のカスコード増幅器と前記第２のカスコード増幅器とが並んでおり、
それぞれのカスコード増幅器には共通の入力信号が与えられ、それぞれのカスコード増幅器を構成する出力トランジスタの第３の端子を前記制御回路を介して基準電位に接続することを特徴とする電子回路。 - 請求項１４または請求項１５に記載の電子回路において、トランジスタはバイポーラトランジスタであることを特徴とする電子回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002294395A JP4239546B2 (ja) | 2002-10-08 | 2002-10-08 | 電子回路 |
| US10/512,843 US7126427B2 (en) | 2002-10-08 | 2003-06-10 | Electronic circuit |
| CNB2003801004508A CN100338877C (zh) | 2002-10-08 | 2003-10-06 | 电子电路 |
| PCT/JP2003/012788 WO2004034582A1 (ja) | 2002-10-08 | 2003-10-06 | 電子回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002294395A JP4239546B2 (ja) | 2002-10-08 | 2002-10-08 | 電子回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004134826A JP2004134826A (ja) | 2004-04-30 |
| JP4239546B2 true JP4239546B2 (ja) | 2009-03-18 |
Family
ID=32089173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002294395A Expired - Fee Related JP4239546B2 (ja) | 2002-10-08 | 2002-10-08 | 電子回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7126427B2 (ja) |
| JP (1) | JP4239546B2 (ja) |
| CN (1) | CN100338877C (ja) |
| WO (1) | WO2004034582A1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7321266B2 (en) * | 2005-05-17 | 2008-01-22 | Integrated System Solution Corp. | Current-matching variable gain amplifier |
| JP5211421B2 (ja) * | 2005-08-22 | 2013-06-12 | 三菱電機株式会社 | カスコード接続回路 |
| WO2008035480A1 (fr) * | 2006-09-20 | 2008-03-27 | Panasonic Corporation | Amplificateur à faible bruit et système de communication sans fil |
| US7949322B2 (en) * | 2007-03-09 | 2011-05-24 | Qualcomm, Incorporated | Frequency selective amplifier with wide-band impedance and noise matching |
| US8022772B2 (en) * | 2009-03-19 | 2011-09-20 | Qualcomm Incorporated | Cascode amplifier with protection circuitry |
| CN101860330B (zh) * | 2010-04-14 | 2012-09-05 | 华为技术有限公司 | 放大单元、功率放大器和发信机 |
| JP5857898B2 (ja) | 2012-07-11 | 2016-02-10 | 三菱電機株式会社 | 電力増幅器 |
| US20140022000A1 (en) * | 2012-07-23 | 2014-01-23 | International Rectifier Corporation | Switching Circuit with a Base Discharge Switch |
| CN102931921A (zh) * | 2012-10-17 | 2013-02-13 | 浙江铖昌科技有限公司 | 一种高性能的宽带自举激励管芯结构 |
| EP2750287B1 (en) * | 2012-12-27 | 2017-10-04 | OCT Circuit Technologies International Limited | Cascode bias of power MOS transistors |
| US9444416B1 (en) * | 2013-06-18 | 2016-09-13 | Macom Technology Solutions Holdings, Inc. | Broadband amplifier topology with current shutdown |
| JP2015165639A (ja) * | 2014-03-03 | 2015-09-17 | パナソニック株式会社 | 可変利得多段増幅器及び受信機 |
| CN106777523B (zh) * | 2016-11-23 | 2020-08-25 | 上海华力微电子有限公司 | 一种电阻子电路噪声模型结构及其建模方法 |
| US9948252B1 (en) | 2017-04-06 | 2018-04-17 | Psemi Corporation | Device stack with novel gate capacitor topology |
| US10938349B1 (en) * | 2019-11-22 | 2021-03-02 | Psemi Corporation | Turn on time acceleration of a cascode amplifier |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3449686A (en) * | 1967-05-29 | 1969-06-10 | Us Navy | Variable gain amplifier |
| JPH06101653B2 (ja) | 1987-01-28 | 1994-12-12 | 株式会社東芝 | モノリシツクマイクロ波増幅器 |
| US5043639A (en) * | 1990-04-30 | 1991-08-27 | Thomson Consumer Electronics, Inc. | Video display apparatus with kinescope spot burn protection circuit |
| JPH06224647A (ja) | 1992-12-03 | 1994-08-12 | Sharp Corp | 増幅回路 |
| US6127886A (en) * | 1997-10-30 | 2000-10-03 | The Whitaker Corporation | Switched amplifying device |
-
2002
- 2002-10-08 JP JP2002294395A patent/JP4239546B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-10 US US10/512,843 patent/US7126427B2/en not_active Expired - Fee Related
- 2003-10-06 CN CNB2003801004508A patent/CN100338877C/zh not_active Expired - Fee Related
- 2003-10-06 WO PCT/JP2003/012788 patent/WO2004034582A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| CN1692553A (zh) | 2005-11-02 |
| CN100338877C (zh) | 2007-09-19 |
| US20050212603A1 (en) | 2005-09-29 |
| JP2004134826A (ja) | 2004-04-30 |
| WO2004034582A1 (ja) | 2004-04-22 |
| US7126427B2 (en) | 2006-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7245189B2 (en) | High linearity digital variable gain amplifier | |
| JP4239546B2 (ja) | 電子回路 | |
| CN109716648B (zh) | 共源共栅放大器偏置电路 | |
| US7205817B1 (en) | Analog control integrated FET based variable attenuators | |
| US7420412B2 (en) | Multiple power mode amplifier with bias modulation option and without bypass switches | |
| US8044716B1 (en) | Adjustable segmented power amplifier | |
| CN110120788B (zh) | 一种用于功率放大器的偏置电路及功率放大器 | |
| US20050012547A1 (en) | High linearity doherty communication amplifier with phase control | |
| US20220416730A1 (en) | Compensation circuit of amplitude modulation-phase modulation, radio frequency power amplifier and device | |
| US6771124B1 (en) | System and method for low-noise amplifier with a high frequency response | |
| KR20040013229A (ko) | 가변 이득 저잡음 증폭기 | |
| KR100851702B1 (ko) | 고주파 가변이득 증폭장치 | |
| US5844443A (en) | Linear high-frequency amplifier with high input impedance and high power efficiency | |
| US6873207B2 (en) | Power amplification circuit and communication device using the same | |
| CN104660183B (zh) | 放大器电路 | |
| JP3770306B2 (ja) | ベースバイアス回路及びこのベースバイアス回路を用いた電力増幅器 | |
| US20220157217A1 (en) | Driving circuit and semiconductor integrated circuit | |
| JP7171950B2 (ja) | 電力増幅装置 | |
| JP2004187080A (ja) | 増幅回路 | |
| WO2024125229A1 (zh) | 射频开关电路及射频芯片 | |
| US6420923B1 (en) | Low supply, current-controlled FET Pi attenuator | |
| US20080068088A1 (en) | Amplifier circuit | |
| CN118074639A (zh) | 回馈电路及射频电路 | |
| CN111371416A (zh) | 一种可切换输出阻抗的偏置网络、控制方法及功率放大器系统 | |
| JPH11274871A (ja) | 可変利得増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080902 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |