CN106777523B - 一种电阻子电路噪声模型结构及其建模方法 - Google Patents

一种电阻子电路噪声模型结构及其建模方法 Download PDF

Info

Publication number
CN106777523B
CN106777523B CN201611048937.1A CN201611048937A CN106777523B CN 106777523 B CN106777523 B CN 106777523B CN 201611048937 A CN201611048937 A CN 201611048937A CN 106777523 B CN106777523 B CN 106777523B
Authority
CN
China
Prior art keywords
circuit
sub
resistor
noise
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611048937.1A
Other languages
English (en)
Other versions
CN106777523A (zh
Inventor
彭兴伟
王伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201611048937.1A priority Critical patent/CN106777523B/zh
Publication of CN106777523A publication Critical patent/CN106777523A/zh
Application granted granted Critical
Publication of CN106777523B publication Critical patent/CN106777523B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种电阻子电路噪声模型结构及其建模方法，其包括电阻子电路和并联到所述电阻子电路的两端的噪声源，用于将电阻子电路的噪声特性加入到电阻子电路模型中；其中，电阻子电路是根据电阻器件模型建模时所需要满足的电阻精度要求形成；噪声源噪声值的大小和电阻子电路的长宽和流经电阻子电路的电流与所述电阻子电路两端所加的电压频率相关。因此，本发明是将在电阻子电路中加入精确的电阻噪声模型，使电阻电子模型更加完善，使噪声拟合的很好，且使电阻电子模型的仿真结果更接近实际测量数据，从而提高了电阻子电路模型的仿真结果的可信度。

Description

一种电阻子电路噪声模型结构及其建模方法
技术领域
本发明涉及集成电路设计领域，尤其涉及一种优化的电阻子电路噪声模型结构及其建模方法。
背景技术
以硅基器件为代表的半导体器件在电子信息技术及产业中的应用使社会进入到了信息化和网络化的时代。半导体器件的持续改进、完善以及不断涌现的新器件促使电子工业加速发展，但激烈的竞争也让半导体行业倍感压力。由于技术更新快，设备和原材料的投入相当巨大，时间是成本的一大组成，如何更早地将产品推向市场，是决定生存和发展的关键。
为了缩短开发周期，半导体器件的设计需要一种快速而有效的设计工具，采用半导体器件计算机仿真方法，在参数提取、互连建模、模拟、数字和射频电路设计等半导体仿真设计领域获得了广泛应用。
MOSFET是超大规模集成电路芯片(CPU和RAM等)中的主要器件，电阻子电路是CPU和RAM等中的重要部件。
然而，在目前的半导体器件计算机仿真过程中，即在电阻器件模型建模时，为了满足精度的需要，电阻器件模型会完全写成电子子电路的形式，该子电路的形式不会再调用原来的电阻固定(compact)模型，原来的电阻固定模型具有的噪声特性也随之去掉，导致电阻子电路模型没有噪声特性，电路设计者无法对电阻的噪声特性进行仿真。
以40纳米P型SAB多晶硅电阻模型为例，请参阅图1，图1为现有技术中采用的电阻子电路模型(没有调用原来的电阻固定模型)后，即没有噪声特性的仿真结果示意图；其中，折线为不同电流下噪声对频率的测量数据，直线为相应仿真值。如图所示，该模型常用的电阻子电路模型，在加电压进行仿真模拟后，虽然直流特性准确，但是没有电阻噪声特性，造成频率特性与设计数据不符，不能模拟噪声数据；这使电阻子电路模型的仿真结果的可信性大打折扣。
发明内容
为了克服以上问题，本发明旨在提供一种改进的电阻子电路噪声模型结构及其建模方法，其目的是把电阻的噪声特性加入到电阻子电路模型中，使其具备噪声特性，满足电路设计者对电阻进行噪声仿真的需要。
为实现上述目的，本发明的技术方案如下：
一种电阻子电路噪声模型结构，其包括电阻子电路和并联到所述电阻子电路的两端的噪声源，用于将电阻子电路的噪声特性加入到电阻子电路模型中；其中，所述电阻子电路是根据电阻器件模型建模时所需要满足的电阻精度要求形成；所述噪声源噪声值的大小和所述电阻子电路的长宽和流经所述电阻子电路的电流与所述电阻子电路两端所加的电压频率相关。
所述噪声源噪声的大小的公式如下：
Figure BDA0001160253120000021
其中，kf，af，lf，wf，ef是可以根据所述噪声源噪声值的大小进行调整的参数，weff是所述电阻子电路的有效宽度，leff是电阻的有效长度，i(r1)是流经所述电阻子电路的电流，hertz为所述电阻子电路上的两端所加的电压频率值。
为实现上述目的，本发明还提供另一种技术方案如下：
一种电阻子电路噪声模型结构的建模方法，其包括：
步骤S1：根据电阻器件模型建模时所需要满足的电阻精度要求，将所述电阻器件模型转换成电阻子电路的形式；
步骤S2：将电阻子电路的噪声特性加入到电阻子电路模型中；即将所述电阻子电路的两端并一个噪声源；其中，所述噪声源噪声值的大小和所述电阻子电路的长宽和流经所述电阻子电路的电流与所述电阻子电路两端所加的电压频率相关；
步骤S3：将具有预定电压频率值的电压加载到所述电阻子电路上的两端进行仿真运算。
从上述技术方案可以看出，本发明是将在电阻子电路中加入精确的电阻噪声模型，使电阻电子模型更加完善，使噪声拟合的很好，且使电阻电子模型的仿真结果更接近实际测量数据，从而提高了电阻子电路模型的仿真结果的可信度。
附图说明
图1为现有技术中采用的电阻子电路模型(没有调用原来的电阻固定模型)后，即没有噪声特性的仿真结果示意图；其中，折线为不同电流下噪声对频率的测量数据，直线为相应仿真值
图2为本发明实施例中电阻子电路噪声模型结构具有噪声特性的电阻子电路的示意图，其中，噪声源并联到电阻两端
图3为本发明实施例中电阻子电路噪声模型结构的建模方法流程示意图
图4为本发明实施例中采用带有噪声源的电阻子电路模型后的仿真结果示意图，该电阻子电路模型噪声特性和仿真测量数据拟合很好；其中，折线为不同电流下噪声对频率的测量数据，直线为相应仿真值
具体实施方式
体现本发明特征与优点的实施例将在后段的说明中详细叙述。应理解的是本发明能够在不同的示例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及图示在本质上当作说明之用，而非用以限制本发明。
以下结合附图，通过具体实施例对本发明的电阻子电路噪声模型结构及其建模方法作进一步详细说明。
由于现有技术中设计人员仅根据电阻器件模型建模时所需要满足的电阻精度要求，将电阻器件模型转换成电阻子电路的模型，没有考虑电阻噪声，虽然直流特性准确，造成频率特性与实际测试数据不符的缺陷。在本发明的实施例中，本发明设计一种改进的电阻子电路噪声模型结构，在电阻子电路中加入精确的电阻噪声模型，使电阻模型更加完善，设计者电路仿真更接近实际测量数据。
请参阅图2，图2为本发明实施例中电阻子电路噪声模型结构具有噪声特性的电阻子电路的示意图。如图所示，该电阻子电路噪声模型结构包括电阻子电路和并联到电阻子电路的两端的噪声源，用于将电阻子电路的噪声特性加入到电阻子电路模型中；其中，电阻子电路是根据电阻器件模型建模时所需要满足的电阻精度要求形成；噪声源噪声值的大小和电阻子电路的长宽和流经电阻子电路的电流与电阻子电路两端所加的电压频率相关。
请参阅图3，图3为本发明实施例中电阻子电路噪声模型结构的建模方法流程示意图。如图所示，该电阻子电路噪声模型结构的建模方法，其包括：
步骤S1：根据电阻器件模型建模时所需要满足的电阻精度要求，将电阻器件模型转换成电阻子电路的形式。
步骤S2：将电阻子电路的噪声特性加入到电阻子电路模型中；即将电阻子电路的两端并一个噪声源；其中，噪声源噪声值的大小和电阻子电路的长宽和流经电阻子电路的电流与电阻子电路两端所加的电压频率相关。
在本发明的实施例中，噪声源噪声的大小公式如下：
Figure BDA0001160253120000041
其中，kf，af，lf，wf，ef是可以根据噪声源噪声值的大小进行调整的参数，weff是电阻子电路的有效宽度，leff是电阻的有效长度，i(r1)是流经电阻子电路的电流，hertz为电阻子电路上的两端所加的电压频率值。
具体地，将上述噪声源并联到电阻的两端，其大小用上述公式表示。
以40纳米P型SAB多晶硅电阻模型为例，把上述噪声源噪声大小公式转换成模型识别的格式：
noise＝'kf*pwr(abs(i(r1)),af)/(pwr(leff,lf)*pwr(weff,wf)*pwr(hertz,ef))'
那么整个改进后的电阻子电路模型的代码表示可以如下：
Figure BDA0001160253120000042
Figure BDA0001160253120000051
有了上述电阻子电路模型后，就可以执行仿真操作了，即执行步骤S3：将具有预定电压频率值的电压加载到电阻子电路上的两端进行仿真运算。
请参阅图4，图4为本发明实施例中采用带有噪声源的电阻子电路模型后的仿真结果示意图，该电阻子电路模型噪声特性和仿真测量数据拟合很好；其中，折线为不同电流下噪声对频率的测量数据，直线为相应仿真值。
以上的仅为本发明的实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (2)

1.一种电阻子电路噪声模型结构，其特征在于，包括电阻子电路和并联到所述电阻子电路的两端的噪声源，用于将电阻子电路的噪声特性加入到电阻子电路模型中；其中，所述电阻子电路是根据电阻器件模型建模时所需要满足的电阻精度要求形成；所述噪声源噪声值的大小和所述电阻子电路的长宽和流经所述电阻子电路的电流与所述电阻子电路两端所加的电压频率相关，其中，所述噪声源噪声的大小的公式如下：
Figure FDA0002361111520000011
其中，kf，af，lf，wf，ef是可以根据所述噪声源噪声值的大小进行调整的参数，weff是所述电阻子电路的有效宽度，leff是电阻的有效长度，i(r1)是流经所述电阻子电路的电流，hertz为所述电阻子电路上的两端所加的电压频率值，abs表示绝对值。
2.一种权利要求1中所述电阻子电路噪声模型结构的建模方法，其特征在于，包括：
步骤S1：根据电阻器件模型建模时所需要满足的电阻精度要求，将所述电阻器件模型转换成电阻子电路的形式；
步骤S2：将电阻子电路的噪声特性加入到电阻子电路模型中；即将所述电阻子电路的两端并一个噪声源；其中，所述噪声源噪声值的大小和所述电阻子电路的长宽和流经所述电阻子电路的电流与所述电阻子电路两端所加的电压频率相关；所述噪声源噪声的大小的公式如下：
Figure FDA0002361111520000012
其中，kf，af，lf，wf，ef是可以根据所述噪声源噪声值的大小进行调整的参数，weff是所述电阻子电路的有效宽度，leff是电阻的有效长度，i(r1)是流经所述电阻子电路的电流，hertz为所述电阻子电路上的两端所加的电压频率值，abs表示绝对值；
步骤S3：将具有预定电压频率值的电压加载到所述电阻子电路上的两端进行仿真运算。
CN201611048937.1A 2016-11-23 2016-11-23 一种电阻子电路噪声模型结构及其建模方法 Active CN106777523B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611048937.1A CN106777523B (zh) 2016-11-23 2016-11-23 一种电阻子电路噪声模型结构及其建模方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611048937.1A CN106777523B (zh) 2016-11-23 2016-11-23 一种电阻子电路噪声模型结构及其建模方法

Publications (2)

Publication Number Publication Date
CN106777523A CN106777523A (zh) 2017-05-31
CN106777523B true CN106777523B (zh) 2020-08-25

Family

ID=58910523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611048937.1A Active CN106777523B (zh) 2016-11-23 2016-11-23 一种电阻子电路噪声模型结构及其建模方法

Country Status (1)

Country Link
CN (1) CN106777523B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108304630A (zh) * 2018-01-22 2018-07-20 上海华力微电子有限公司 半导体器件闪烁噪声表征数据筛选方法
CN109033608B (zh) * 2018-07-20 2023-05-12 上海华虹宏力半导体制造有限公司 一种描述高压场效应管低频噪声的交流子电路模型
US11966680B2 (en) * 2021-07-19 2024-04-23 Nanya Technology Corporation Noise simulation system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692553A (zh) * 2002-10-08 2005-11-02 日本电气株式会社 电子电路
US7804281B2 (en) * 2006-09-13 2010-09-28 Virginia Tech Intellectual Properties, Inc. Reducing common mode noise of power factor correction converters using general balance concept
CN102129492A (zh) * 2011-03-02 2011-07-20 北京华大九天软件有限公司 集成电路中器件相关噪声的仿真方法
CN102521426A (zh) * 2011-11-09 2012-06-27 上海华虹Nec电子有限公司 Rfcmos射频相关性噪声的模型

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1692553A (zh) * 2002-10-08 2005-11-02 日本电气株式会社 电子电路
US7804281B2 (en) * 2006-09-13 2010-09-28 Virginia Tech Intellectual Properties, Inc. Reducing common mode noise of power factor correction converters using general balance concept
CN102129492A (zh) * 2011-03-02 2011-07-20 北京华大九天软件有限公司 集成电路中器件相关噪声的仿真方法
CN102521426A (zh) * 2011-11-09 2012-06-27 上海华虹Nec电子有限公司 Rfcmos射频相关性噪声的模型

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
2-1电子系统内部固有噪声源;kuntingwei123;《https://wenku.baidu.com/view/6331cc3f67ec102de2bd897d.html》;20130402;第1-17页 *
电子元器件低频电噪声测试技术及应用研究;王署光;《电子测试》;20160905;第134-135页 *

Also Published As

Publication number Publication date
CN106777523A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
US8176463B2 (en) Modeling and simulating device mismatch for designing integrated circuits
US7761275B2 (en) Synthesizing current source driver model for analysis of cell characteristics
US11003824B2 (en) Computer implemented system and method of identification of useful untested states of an electronic design
Maricau et al. Efficient variability-aware NBTI and hot carrier circuit reliability analysis
US5825673A (en) Device, method, and software products for extracting circuit-simulation parameters
CN106777523B (zh) 一种电阻子电路噪声模型结构及其建模方法
US9147026B2 (en) Method and system of change evaluation of an electronic design for verification confirmation
CN113221489A (zh) 用于提取集成电路器件的器件模型参数的方法和装置
JP2005537566A (ja) 集積回路においてフィルターされたインターコネクションに関する配線寄生を抽出する方法
US9507906B2 (en) Metal interconnect modeling
US8850374B2 (en) Method of reducing parasitic mismatch
CN106777546B (zh) 一种考虑版图环境的电阻模型提取方法及系统
CN117709017A (zh) 一种集成电路器件的紧凑模型提取方法
US8798981B2 (en) Circuit simulation using step response analysis in the frequency domain
CN108090288B (zh) 一种通过机器学习获取时序参数的方法
US7036096B1 (en) Estimating capacitances using information including feature sizes extracted from a netlist
Sanaullah et al. A new real pole delay model for RLC interconnect using second order approximation
CN108763830B (zh) 半导体器件的闪烁噪声模型及其提取方法
US20060047492A1 (en) Circuit simulation methods and systems
Tong et al. A scalable RFCMOS noise model
JP2001222573A (ja) Ｅｍｉシミュレーション用半導体集積回路の電源モデル及びその設計方法
JP2009276822A (ja) 半導体デバイス設計支援装置及び半導体デバイス設計支援方法
US20240028803A1 (en) Parameterized high level hierarchical modeling, and associated methods
JP2006202966A (ja) 半導体集積回路の回路シミュレーション方法及び装置
JP2013190937A (ja) 半導体集積回路の電源ノイズ解析装置及び電源ノイズ解析方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant