KR101615516B1 - 개선된 효율 및 출력 전력을 갖는 rf 전력 증폭기들 - Google Patents
개선된 효율 및 출력 전력을 갖는 rf 전력 증폭기들 Download PDFInfo
- Publication number
- KR101615516B1 KR101615516B1 KR1020137030675A KR20137030675A KR101615516B1 KR 101615516 B1 KR101615516 B1 KR 101615516B1 KR 1020137030675 A KR1020137030675 A KR 1020137030675A KR 20137030675 A KR20137030675 A KR 20137030675A KR 101615516 B1 KR101615516 B1 KR 101615516B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- transistor
- transistors
- stack
- drain
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 99
- 230000003071 parasitic effect Effects 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 26
- 230000003321 amplification Effects 0.000 claims description 22
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 22
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000004064 recycling Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000013461 design Methods 0.000 abstract description 34
- 238000010586 diagram Methods 0.000 description 13
- 230000006854 communication Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 230000007704 transition Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 102100033126 Phosphatidate cytidylyltransferase 2 Human genes 0.000 description 2
- 101710178746 Phosphatidate cytidylyltransferase 2 Proteins 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 101000980996 Arabidopsis thaliana Phosphatidate cytidylyltransferase 3 Proteins 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 101000623713 Homo sapiens Motile sperm domain-containing protein 3 Proteins 0.000 description 1
- 102100023091 Motile sperm domain-containing protein 3 Human genes 0.000 description 1
- 102100033118 Phosphatidate cytidylyltransferase 1 Human genes 0.000 description 1
- 101710178747 Phosphatidate cytidylyltransferase 1 Proteins 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011545 laboratory measurement Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45296—Indexing scheme relating to differential amplifiers the AAC comprising one or more discrete capacitive elements, e.g. a transistor coupled as capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45301—Indexing scheme relating to differential amplifiers there are multiple cascaded folded or not folded common gate stages of a cascode dif amp
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45311—Indexing scheme relating to differential amplifiers the common gate stage of a cascode dif amp being implemented by multiple transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45731—Indexing scheme relating to differential amplifiers the LC comprising a transformer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
개선된 효율 및 출력 전력을 갖는 증폭기들이 기술된다. 예시적인 설계에서, 장치는 적어도 3개의 트랜지스터들 및 적어도 2개의 커패시터들을 갖는 증폭기를 포함한다. 적어도 3개의 트랜지스터들은 스택으로 결합되고 입력 신호를 수신 및 증폭하고 출력 신호를 제공한다. 적어도 2개의 커패시터들은 스택 내의 적어도 2개의 트랜지스터들 각각에 대한 연관된 트랜지스터의 드레인과 소스 사이에 결합된 적어도 하나의 커패시터, 예를 들어, 스택 내의 최하단 트랜지스터를 제외하고 스택 내의 각각의 트랜지스터에 대해 적어도 하나의 커패시터를 포함한다. 적어도 2개의 커패시터들은 적어도 2개의 트랜지스터들의 게이트-소스 기생 커패시터들로부터의 에너지를 출력 신호로 리사이클하고, 이는 증폭기의 효율 및 출력 전력을 개선한다.
Description
[0001] 본 개시는 일반적으로 전자기기들에 관한 것으로, 보다 구체적으로는 증폭기들에 관한 것이다.
[0002] 증폭기들은 흔히 신호 증폭을 제공하기 위해 다양한 전자 디바이스들에서 이용된다. 상이한 타입들의 증폭기들이 상이한 이용들에 대해 이용 가능하다. 예를 들어, 셀룰러 전화와 같은 무선 통신 디바이스는 양방향성 통신을 위해 전송기 및 수신기를 포함할 수 있다. 전송기는 구동기 증폭기(DA) 및 전력 증폭기(PA)를 포함할 수 있고, 수신기는 저 노이즈 증폭기(LNA)를 포함할 수 있고, 전송기 및 수신기는 가변 이득 증폭기들(VGA들)을 포함할 수 있다.
[0003] 높은 출력 전력 및 양호한 효율은 전력 증폭기를 위한 중요한 설계 목표들이다. 전력 증폭기는 높은 최대 출력 전력 레벨, 예를 들어, GSM에 대해 +33 dBm 및 CDMA에 대해 +27 dBm으로 전송하도록 요구될 수 있다. 전력 증폭기는 무선 디바이스에서 이용될 수 있으며 무선 디바이스의 총 전력의 비교적 큰 부분을 소모할 수 있다. 그러므로 양호한 효율 및 높은 출력 전력을 갖는 전력 증폭기가 매우 바람직할 수 있다.
도 1은 무선 통신 디바이스의 블록도.
도 2는 전력 증폭기의 개략도.
도 3은 도 2의 전력 증폭기의 모델을 도시하는 도면.
도 4는 도 2의 전력 증폭기 내의 다양한 노드들에서의 신호들을 도시하는 도면.
도 5는 개선된 효율을 갖는 전력 증폭기의 개략도.
도 6은 도 5의 전력 증폭기의 모델을 도시하는 도면.
도 7은 도 5의 전력 증폭기 내의 다양한 노드들에서의 신호들을 도시하는 도면.
도 8은 도 5의 전력 증폭기의 예시적인 레이아웃을 도시하는 도면.
도 9는 차동 전력 증폭기의 개략도.
도 10은 신호 증폭을 수행하기 위한 프로세스를 도시하는 도면.
도 2는 전력 증폭기의 개략도.
도 3은 도 2의 전력 증폭기의 모델을 도시하는 도면.
도 4는 도 2의 전력 증폭기 내의 다양한 노드들에서의 신호들을 도시하는 도면.
도 5는 개선된 효율을 갖는 전력 증폭기의 개략도.
도 6은 도 5의 전력 증폭기의 모델을 도시하는 도면.
도 7은 도 5의 전력 증폭기 내의 다양한 노드들에서의 신호들을 도시하는 도면.
도 8은 도 5의 전력 증폭기의 예시적인 레이아웃을 도시하는 도면.
도 9는 차동 전력 증폭기의 개략도.
도 10은 신호 증폭을 수행하기 위한 프로세스를 도시하는 도면.
[0014] 아래에 기술되는 상세한 설명은 본 개시의 예시적인 설계의 설명으로서 의도되고, 본 개시가 실시될 수 있는 유일한 설계들을 표현하는 것으로 의도되지 않는다. 용어 "예시적인"은 "예, 보기, 또는 예시로서 역할하는 것"을 의미하도록 여기서 이용된다. "예시적인" 것으로서 여기서 기술되는 임의의 설계는 반드시 다른 설계들보다 선호되거나 유리한 것으로서 해석되는 것은 아니다. 상세한 설명은 본 개시의 예시적인 설계들의 완전한 이해를 제공할 목적으로 특정한 상세들을 포함한다. 여기서 기술되는 예시적인 설계들은 이들 특정한 상세들 없이 실시될 수 있다는 것이 당업자들에게 자명하게 될 것이다. 몇몇 인스턴스들에서, 잘-알려진 구조들 및 디바이스들은 여기서 제시되는 예시적인 설계들의 신규성을 모호하게 하지 않게 하기 위해 블록도 형태로 도시된다.
[0015] 개선된 효율 및 출력 전력을 갖는 증폭기들이 여기서 기술된다. 이들 증폭기들은 전력 증폭기들, 구동기 증폭기들, LNA들, VGA들 등으로서 이용될 수 있다. 이들 증폭기들은 또한 무선 통신 디바이스, 셀룰러 전화들, 개인 휴대 정보 단말(PDA들), 핸드헬드 디바이스들, 무선 모뎀들, 랩톱 컴퓨터들, 테블릿들, 코드리스 전화들, 블루투스 디바이스들, 소비자 전자 디바이스들 등과 같은 다양한 전자 디바이스들에 대해 이용될 수 있다. 명확성을 위해, 무선 통신 디바이스들에서 전력 증폭기들로서 증폭기들의 이용은 아래에 기술된다.
[0016] 도 1은 무선 통신 디바이스(100)의 예시적인 설계의 블록도를 도시한다. 이러한 예시적인 설계에서, 무선 디바이스(100)는 데이터 프로세서(110) 및 트랜시버(120)를 포함한다. 트랜시버(120)는 양방향성 무선 통신을 지원하는 전송기(130) 및 수신기(150)를 포함한다. 일반적으로, 무선 디바이스(100)는 임의의 수의 통신 시스템들 및 임의의 수의 주파수 대역들을 위해 임의의 수의 전송기들 및 임의의 수의 수신기들을 포함할 수 있다.
[0017] 전송 경로에서, 데이터 프로세서(110)는 전송될 데이터를 프로세싱하고 아날로그 출력 신호를 전송기(130)에 제공한다. 전송기(130) 내에서, 아날로그 출력 신호는 증폭기(Amp)(132)에 의해 증폭되고, 저역 통과 필터(134)에 의해 필터링되어 디지털-아날로그 변환에 의해 야기된 영상들을 제거하고, VGA(136)에 의해 증폭되고, 상향변환기(138)에 의해 기저대역으로부터 라디오 주파수(RF)로 상향변환된다. 상향변환된 신호는 필터(140)에 의해 필터링되고, 구동기 증폭기(142) 및 전력 증폭기(144)에 의해 추가로 증폭되고, 스위치들/듀플렉서들(146)을 통해 라우팅되고, 안테나(148)를 통해 전송된다.
[0018] 수신 경로에서, 안테나(148)는 기지국들 및/또는 다른 전송기 스테이션들로부터 신호들을 수신하고, 스위치들/듀플렉서들(146)을 통해 라우팅되어 수신기(150)에 제공되는 수신된 신호를 제공한다. 수신기(150) 내에서, 수신된 신호는 LNA(152)에 의해 증폭되고, 대역통과 필터(154)에 의해 필터링되고, 하향변환기(156)에 의해 RF로부터 기저대역으로 하향변환된다. 하향변환된 신호는 VGA(158)에 의해 증폭되고, 저역통과 필터(160)에 의해 필터링되고, 증폭기(162)에 의해 증폭되어, 데이터 프로세서(110)에 제공되는 아날로그 입력 신호를 획득한다.
[0019] 도 1은 일 스테이지에서 RF와 기저대역 사이에서 신호를 주파수 변환하는 직접-변환 아키텍처를 구현하는 전송기(130) 및 수신기(150)를 도시한다. 전송기(130) 및/또는 수신기(150)는 또한 다수의 스테이지들에서 RF와 기저대역 사이에서 신호를 주파수 변환하는 수퍼-헤테로다인 아키텍처(super-heterodyne architecture)를 구현할 수 있다. 로컬 발진기(LO) 생성기(170)는 전송 및 수신 LO 신호들을 생성하여 이를 상향변환기(138) 및 하향변환기(156)에 각각 제공한다. 위상 동기 루프(PLL)(172)는 데이터 프로세서(110)로부터 제어 정보를 수신하고, 적절한 주파수로 전송 및 수신 LO 신호들을 생성하기 위해 LO 생성기(170)에 제어 신호들을 제공한다.
[0020] 도 1은 예시적인 트랜시버 설계를 도시한다. 일반적으로 전송기(130) 및 수신기(150)에서 신호들의 컨디셔닝은 증폭기, 필터, 믹서 등의 하나 이상의 스테이지들에 의해 수행될 수 있다. 이들 회로들은 도 1에서 도시된 구성과 상이하게 배열될 수 있다. 또한, 도 1에서 도시되지 않은 다른 회로들이 전송기 및 수신기에서 또한 이용될 수 있다. 예를 들어, 매칭 회로들은 도 1의 다양한 액티브 회로들을 매칭시키기 위해 이용될 수 있다. 도 1의 몇몇 회로들은 또한 생략될 수 있다. 트랜시버(120)의 부분 또는 모두 다는 하나 이상의 아날로그 집적 회로들(IC들), RF IC들(RFIC들), 혼합된-신호 IC들 등 상에서 구현될 수 있다. 예를 들어, 전송기(130)에서 증폭기(132) 내지 전력 증폭기(144)는 RFIC 상에 구현될 수 있다. 구동기 증폭기(142) 및 전력 증폭기(144)는 또한 RFIC 외부의 다른 IC 상에 구현될 수 있다.
[0021] 데이터 프로세서(110)는 무선 디바이스(100)에 대한 다양한 기능들, 예를 들어, 전송되고 수신되는 데이터에 대한 프로세싱을 수행할 수 있다. 메모리(112)는 데이터 프로세서(110)에 대한 프로그램 코드들 및 데이터를 저장할 수 있다. 데이터 프로세서(110)는 하나 이상의 주문형 집적 회로들(ASIC들) 및/또는 다른 IC들 상에 구현될 수 있다.
[0022] 도 2는 스택된(stacked) 트랜지스터들로 구현된 전력 증폭기(200)의 예시적인 설계의 개략도를 도시한다. 전력 증폭기(200)는 도 1의 전력 증폭기(144) 또는 구동기 증폭기(142)를 위해 이용될 수 있다. 도 2에 도시된 예시적인 설계에서, 전력 증폭기(200)는 스택(stack)으로(또는 직렬로) 결합된 K개(여기서 K는 3 또는 그 초과임)의 NMOS(N-channel metal oxide semiconductor) 트랜지스터들(210a 내지 210k)로 구현된다. 스택으로 결합할 NMOS 트랜지스터들의 수(K)는 전력 증폭기(200)를 위해 이용되는 전력 공급 전압(Vdd), 전력 증폭기(200)로부터 출력 RF 신호(RFout)의 예상되는 최대 전압 스윙, 각각의 NMOS 트랜지스터(210)의 파괴 전압(breakdown voltage) 등과 같은 다양한 팩터들에 의존할 수 있다.
[0023] 입력 매칭 회로(216)는 하나의 단부에서 입력 RF 신호(RFin)를 수신하고 최하단 NMOS 트랜지스터(210a)의 게이트에 결합된 그의 다른 단부를 갖는다. NMOS 트랜지스터(210a)는 회로 접지에 결합된 그의 소스를 갖는다. 스택 내의 각각의 잔여 NMOS 트랜지스터(210)는 바이어스 전압(Vbias)을 수신하는 그의 게이트 및 스택 내의 바로 아래의 NMOS 트랜지스터의 드레인에 결합된 그의 소스를 갖는다. 인덕터(218)는 전력 공급(Vdd) 및 최상단 NMOS 트랜지스터(210k)의 드레인 사이에 결합된다. 출력 매칭 회로(220)는 최상위 NMOS 트랜지스터(210k)의 드레인에 결합된 하나의 단부 및 RFout 신호를 제공하는 다른 단부를 갖는다. RFout 신호는 안테나 또는 몇몇 다른 회로일 수 있는 로드(도 2에서 도시되지 않음)에 제공될 수 있다.
[0024] 바이패스 커패시터들(212b 내지 212k)은 각각 NMOS 트랜지스터들(210b 내지 210k)의 게이트들에 결합된 하나의 단부 및 회로 접지에 결합된 다른 단부를 갖는다. 바이어스 전압들(Vbias2 내지 VbiasK)은 NMOS 트랜지스터들(210b 내지 210k)의 게이트들에 각각 제공된다. Vbias1 전압은 RFin 신호(도 2에서 도시되지 않음)를 통해 또는 입력 매칭 회로(216)(도 2에서 도시된 바와 같음)를 통해 최하단 NMOS 트랜지스터(210a)의 게이트에 제공된다.
[0025] 개선된 신뢰도는 스택으로 결합된 다수의(K) NMOS 트랜지스터들에 의해 달성될 수 있다. RFout 신호는 하나의 NMOS 트랜지스터의 파괴 전압을 초과할 수 있는 큰 전압 스윙을 가질 수 있다. RFout 신호의 큰 전압 스윙은 K개의 NMOS 트랜지스터들(210a 내지 210k)에 걸쳐서 대략적으로 균등하게 분포되거나 분할될 수 있다. 각각의 NMOS 트랜지스터(210)는 이어서 전력 증폭기(200)에 대한 양호한 신뢰도를 달성하기 위해 NMOS 트랜지스터의 파괴 전압 미만이어야 하는 큰 전압 스윙의 단편(fraction)만을 관찰할 수 있다. 스택된 트랜지스터들의 이용은 특히, 낮은 파괴 전압들을 갖고 ? 서브-미크론(deep sub-micron) IC 프로세스들로 제조되는 트랜지스터들로 구현되는 고주파수 증폭기들에 대해 바람직할 수 있다. 스택된 트랜지스터들은 본질적으로 신뢰도를 개선하기 위해 K의 인자로 파괴 전압을 곱할 수 있다.
[0026] 전력 증폭기(200)는 다음과 같이 동작한다. 최하단 NMOS 트랜지스터(210a)는 RFin 신호에 대한 신호 증폭을 제공하는 이득 트랜지스터이다. 잔여 NMOS 트랜지스터들(210b 내지 210k)은 신호 증폭은 물론 RFout 신호에 대한 신호 구동을 제공한다. 바이패스 커패시터들(212b 내지 212k)은 각각 Vbias2 내지 VbiasK 전압들에 대한 필터링을 제공한다. Vbias1내지 VbiasK 전압들은 각각 NMOS 트랜지스터들(210a 내지 210k)에 대한 원하는 바이어싱을 제공하고, K개의 NMOS 트랜지스터들에 걸쳐서 출력 RF 신호의 큰 전압 스윙의 원하는 분포를 획득하도록 선택될 수 있다. 입력 매칭 회로(216)는 전력 증폭기(200)에 대한 입력 임피던스 매칭을 제공한다. 출력 매칭 회로(220)는 전력 증폭기(200)에 대한 출력 임피던스 매칭을 제공한다.
[0027] 바이패스 커패시터들(212b 내지 212k)의 크기들 및 임피던스들은 각각, NMOS 트랜지스터들(210b 내지 210k)의 단자들에 걸친 전압 스윙이 트랜지스터 스택에 걸쳐서 밸런싱(balance)되도록 NMOS 트랜지스터들(210b 내지 210k)의 게이트들에서 일부 전압 스윙을 허용하도록 컴퓨터 시뮬레이션 또는 계산들을 통해 선택될 수 있다. 커패시터들(212b 내지 212k)은 트랜지스터 스택의 더 위로 갈수록 점점 더 작아질 수 있는데, 커패시터(212b)는 최대이고 커패시터(212k)는 최소이다. 이는 NMOS 트랜지스터들(210b 내지 210k)의 드레인들에서 전압 스윙이 트랜지스터 스택의 더 위로 갈수록 점점 커지기 때문이다. 더 작은 커패시터들(212k)은 K가 증가함에 따라 NMOS 트랜지스터(210k)의 게이트에서 더 큰 전압 스윙을 허용하여서, 퀀티티( 
)는 제어 하에서 유지되고, 여기서 VGK는 NMOS 트랜지스터(210k)의 게이트 전압이고 VDK는 드레인 전압이다.
[0028] 도 2는 전력 증폭기(200)의 예시적인 설계를 도시한다. 일반적으로 전력 증폭기는 스택으로 결합된 임의의 수의 NMOS 트랜지스터들로 구현될 수 있다. 전력 증폭기는 또한 도 2에서 도시되지 않은 상이한 및/또는 부가적인 회로 컴포넌트들을 포함할 수 있다. 예를 들어, K-1개의 레지스터들은 NMOS 트랜지스터들(210b 내지 210k)에 대한 격리를 제공하는데 이용될 수 있고, Vbias2 내지 VbiasK 전압들을 수신하는 하나의 단부 및 NMOS 트랜지스터들(210b 내지 210k)의 게이트들에 결합되는 다른 단부를 가질 수 있다. 다른 예로서, 다이오드-접속된 NMOS 트랜지스터들은 NMOS 트랜지스터들(210b 내지 210k)에 대한 격리를 제공하기 위해 레지스터들 대신 이용될 수 있다. 다이오드-접속된 NMOS 트랜지스터들은 전력 증폭기의 이득 및/또는 선형성을 개선할 수 있다.
[0029] 도 3은 도 2의 전력 증폭기(200)의 모델을 도시한다. 각각의 NMOS 트랜지스터(210)는 다양한 기생 커패시터들을 포함할 수 있다. 단순함을 위해, 각각의 NMOS 트랜지스터에 대한 게이트-소스 기생 커패시터(CGS)만이 도 3에서 도시되며, NMOS 트랜지스터의 게이트와 소스 사이에 결합된다. CGS 기생 커패시터들(222a 내지 222k)은 도 3에서 각각 NMOS 트랜지스터들(210a 내지 210k)에 대해 도시된다.
[0030] 전력 증폭기(200)의 동작 동안, 스택 내의 각각의 NMOS 트랜지스터의 CGS 기생 커패시터(222)는 반복적으로 충전 및 방전된다. K개의 NMOS 트랜지스터들의 CGS1 내지 CGSK 기생 커패시터의 연속적인 충전 및 방전은 에너지 손실을 발생시키고 그에 따라 전력 증폭기(200)의 효율을 감소시킨다. 최하단 NMOS 트랜지스터(210a)의 CGS1 기생 커패시터는 입력 매칭 회로(216)에 의해 턴 아웃(turn out)될 수 있다. 이 경우에 CGS1 기생 커패시터를 통해 경미한 에너지 손실이 있을 수 있다. 그러나 잔여 NMOS 트랜지스터들의 CGS2 내지 CGSK 기생 커패시터들에 저장된 에너지 대부분은 각각의 RF 사이클에서 손실될 수 있다.
[0031] 도 4는 도 2 및 도 3의 전력 증폭기(200) 내의 다양한 노드들에서의 신호들의 다이어그램이다. 단순함을 위해, 도 4는 K=3이고 3개의 NMOS 트랜지스터들(210a, 210b 및 210k)이 스택으로 결합된 경우를 도시한다. 플롯(410)은 최하단 NMOS 트랜지스터(210a)의 게이트에서의 게이트 전압 신호(VG1)를 도시한다. 플롯(412)은 NMOS 트랜지스터(210a)의 드레인에서 드레인 전압 신호(VD1)를 도시한다. VD1 신호는 VG1 신호의 극성의 반대인 극성을 갖는다. VD1 신호는 VG1 신호가 임계 전압을 교차할 때 극성을 스위치한다. VG1 신호가 시간(T1)에서 임계 전압 미만으로 떨어지면, VD1 신호는 시간(T1)으로부터 시간(T2)까지 로우(low)에서 하이(hihg)로 천이한다. 역으로 VG1 신호가 시간(T3)에서 임계 전압을 초과할 때, VD1 신호는 시간(T3)로부터 시간(T4)까지 하이에서 로우로 천이한다. VD1 신호의 천이들의 레이트(rate)는 NMOS 트랜지스터(210a)의 속도에 의해 결정된다. 플롯(414)은 NMOS 트랜지스터(210a)의 드레인에서 드레인 전류 신호(ID1)를 도시한다. ID1 신호는 (i) VG1 신호가 임계 전압 미만일 때 대략 0이고 (ii) VG1 신호가 임계 전압을 초과할 때 일반적으로 VG1 신호를 따른다. ID1 신호는 또한 VG1 신호가 시간(T3)에서 임계 전압 위로 천이할 때 시간(T3)으로부터 시간(T4)까지 스파이크(416)를 갖는다.
[0032] 플롯(420)은 중간 NMOS 트랜지스터(210b)의 게이트에서의 게이트 전압 신호(VG2)를 도시한다. VG2 신호는 VD1 신호의 감쇄된 버전을 닮는다. 플롯(424)은 NMOS 트랜지스터(210b)의 드레인에서의 드레인 전류 신호(ID2)를 도시한다. ID2 신호는 (i) VD1 신호가 하이일 때 대략 0이고 (ii) 그렇지 않으면 일반적으로 ID1 신호를 따른다. 그러나 ID2 신호가 ID1 신호보다 추후에 로우로 천이하고 추가로 하이로 천이할 때 스파이크를 포함하지 않는다. 플롯(432)은 최상단 NMOS 트랜지스터(210k)의 드레인에서의 드레인 전압 신호(VD3)를 도시한다.
[0033] 단순함을 위해 도 4에서 도시되지 않았지만, NMOS 트랜지스터(210b)의 드레인 전압 신호(VD2)는 VD1 신호의 지연된 버전을 닮는다. 최상단 NMOS 트랜지스터(210k)의 게이트에서의 게이트 전압 신호(VG3)는 VD2 신호의 감쇄된 버전을 닮는다. NMOS 트랜지스터(210k)의 드레인에서의 드레인 전류 신호(ID3)는 (i) VD2 신호가 하이일 때 대략 0이고, (ii) 그렇지 않으면 일반적으로 ID1 신호를 따른다.
[0034] 스파이크(416)는 VG1 신호가 임계 전압을 교차하고 하이가 될 때 CGS2 기생 커패시터를 충전하는 최하단 NMOS 트랜지스터(210a)로부터 발생한다. 스파이크(416) 아래의 영역(440)은 이것이 NMOS 트랜지스터(210a)를 통해 손실한 에너지를 표현한다. NMOS 트랜지스터(210b)로부터의 전류는 시간(T1)으로부터 시간(T2)까지 CGS2 기생 커패시터를 충전한다. 영역(442)은 CGS2 기생 커패시터 및 바이패스 커패시터(212b)에 저장된 Vdd 공급으로부터의 에너지를 표현한다.
[0035] 도 4에서 도시된 바와 같이, 에너지는 스택된 NMOS 트랜지스터들을 갖는 전력 증폭기(200)에서 중간 노드들을 충전 및 방전하기 위해 손실된다. 이 에너지 손실은 전력 증폭기의 효율을 감소시킨다.
[0036] 일 양상에서, 드레인-소스 커패시터(CDS)는 전력 증폭기의 효율을 개선하기 위해, 가능하게는, 최하단 NMOS 트랜지스터를 제외하고, 스택 내의 각각의 NMOS 트랜지스터의 드레인과 소스 사이에 부가될 수 있다. CDS 커패시터들은 그렇지 않았으면 스택된 NMOS 트랜지스터들에서 중간 노드들의 연속적인 충전 및 방전으로 인해 손실되었을 에너지의 리사이클(recycle)을 가능하게 할 수 있다.
[0037] 도 5는 개선된 효율을 갖고 스택된 트랜지스터들로 구현되는 전력 증폭기(202)의 예시적인 설계의 개략도를 도시한다. 전력 증폭기(202)는 도 2에서 전력 증폭기(200)의 모든 회로 컴포넌트들을 포함한다. 전력 증폭기(202)는 추가로 K-1개의 NMOS 트랜지스터들(210b 내지 210k)에 대해 각각 K-1개의 커패시터들(214b 내지 214k)을 포함한다. 각각의 커패시터(214)는 연관된 NMOS 트랜지스터(210)의 드레인에 결합되는 하나의 단부 및 연관된 NMOS 트랜지스터의 소스에 결합되는 다른 단부를 갖는다. 커패시터들(214b 내지 214k)은 아래에서 기술되는 바와 같이, 그렇지 않았으면 손실되었을 에너지의 리사이클을 가능하게 할 수 있다.
[0038] 커패시터들(214b 내지 214k)은 컴퓨터 시뮬레이션, 실험 측정들 등에 기초하여 결정될 수 있는 적합한 커패시턴스들을 갖도록 설계될 수 있다. 커패시터들(214b 내지 214k)은 또한 그들의 유효성을 개선하기 위해 각각 NMOS 트랜지스터들(210b 내지 210k)에 근접하게 위치될 수 있다. 일 예시적인 설계에서, 커패시터들(214b 내지 214k)은 예를 들어, RFIC 상에 커패시터들을 형성하는데 보통 이용되는 제조 프로세스를 이용하여 명시적으로 구현될 수 있다. 다른 예시적인 설계에서, 커패시터들(214b 내지 214k)은 예를 들어, 기생 금속 커패시턴스들로 암시적으로 구현될 수 있다.
[0039] 도 5에서 도시되지 않았지만, 분로 커패시터(shunt capacitor)가 회로 접지와 NMOS 트랜지스터(210a)의 드레인 사이에 부가될 수 있다. 분로 커패시터는 또한 회로 접지와 스택 내의 임의의 잔여 NMOS 트랜지스터의 드레인 사이에 부가될 수 있다. 분로 커패시터들은 전력 증폭기(202)의 동작 주파수가 트랜지스터 성능에 비해 낮을 때 전압 오버슛(overshoot)을 감소하는데 이용될 수 있다. 이들 분로 커패시터들은 또한 증폭기 출력에서 고조파 성분(harmonic content)을 감소하는데 이용될 수 있다.
[0040] 도 6은 도 5에서의 전력 증폭기(202)의 모델을 도시한다. 이 모델은 도 5의 모든 회로 컴포넌트들을 포함한다. 이 모델은 추가로 NMOS 트랜지스터들(210a 내지 210k)에 대해 각각 CGS1 내지 CGSK 기생 커패시터들(222a 내지 222k)을 포함한다.
[0041] 도 7은 도 5 및 도 6에서 전력 증폭기(202) 내의 다양한 노드들에서의 신호들의 다이어그램을 도시한다. 단순함을 위해, 도 7은 K=3이고 3개의 NMOS 트랜지스터들(210a, 210b, 210k)이 스택으로 결합되는 경우를 도시한다. 도 7은 최하단 NMOS 트랜지스터(210a)의 게이트에서의 VG1 신호에 대한 플롯(710), NMOS 트랜지스터(210a)의 드레인에서의 VD1 신호에 대한 플롯(712), 및 NMOS 트랜지스터(210a)의 드레인에서 ID1 신호에 대한 플롯(714)을 도시한다. 도 7은 또한 중간 NMOS 트랜지스터(210b)의 게이트에서 VG2 신호에 대한 플롯(720) 및 NMOS 트랜지스터(210b)의 드레인에서 ID2 신호에 대한 플롯(724)을 도시한다. 도 7은 또한 최상단 NMOS 트랜지스터(210k)의 드레인에서 VD3 신호에 대한 플롯(732)을 도시한다. 도 7은 추가로 CDS2 커패시터들(214b)을 통해 흐르는 ICDS2 전류의 플롯(728)을 도시한다.
[0042] 단순함을 위해 도 7에서 도시되진 않았지만, NMOS 트랜지스터(210b)의 VD2 전압은 (i) VD1 신호의 상승 에지에 대해 지연되는 상승 에지들 및 (ii) VD1 및 VD3 신호들의 하강 에지와 대략적으로 정렬되는 하강 에지들을 갖는다. VG3 전압은 VD2 신호의 감쇄된 버전을 닮는다. ID3 신호는 VD2 신호가 하이일 때 대략 0이고 그렇지 않으면 일반적으로 ID1 신호를 따른다. ICDS3 신호는 ICDS2 신호를 닮는다. 모든 ICDS1 내지 ICDSK 신호들의 스파이크들은 VD3 신호의 하강 에지와 일반적으로 정렬된다.
[0043] 도 7에서 도시된 바와 같이, CDS2 커패시터(214b) 및 CDSK 커패시터(214k)는 RFout 신호의 부분을 NMOS 트랜지스터(210a)의 드레인에 결합한다. VD1 신호가 하이로부터 로우로 천이할 때, CGS2 기생 커패시터(222b)는 시간(T3)과 시간(T4) 사이에서 CDS2 커패시터(214b)를 통해 방전된다. 영역(744)에 의해 도시되는 CDS2 커패시터(214b)를 통해 흐르는 에너지는 전력 증폭기(202)의 출력으로 리사이클된다. 유사하게, CGSK 기생 커패시터는 시간(T3)과 시간(T4) 사이에서 CDSK 커패시터(214k)를 통해 방전되고 CDSK 커패시터(214k)를 통해 흐르는 에너지는 전력 증폭기(202)의 출력으로 리사이클된다. NMOS 트랜지스터(210b)로부터의 전류는 시간(T1)으로부터 시간(T2)까지 CGS2 기생 커패시터(222b)를 충전한다. 영역(742)은 CGS2 기생 커패시터(222b) 및 바이패스 커패시터(212b)에 저장된 Vdd 공급으로부터의 에너지를 표현한다.
[0044] 전력 증폭기(202)의 출력에서의 VD3 전압은, 출력 임피던스 매칭이 적절히 튜닝되기 때문에 자연히 강하한다. 부가된 CDS 커패시터들을 통해, 전력 증폭기(202)의 출력에서 전압 강하는 중간 노드들에 공급된다. 도 7에서 VD1 전압은 증폭기 출력을 중간 노드들에, 특히 VD1 전압에 결합하는 CDS2 내지 CDSK 커패시터들의 존재를 통해 강하된다.
[0045] 도 7에서 도시된 바와 같이, 전력 증폭기(202)에서 중간 노드들의 충전 및 방전으로 인한 에너지는 CDS 커패시터들(214b 내지 214k)을 통해 리사이클될 수 있다. 리사이클된 에너지는 전력 증폭기의 효율을 개선한다.
[0046] 도 8은 K=3인 경우에 대해 도 5의 전력 증폭기(202)의 예시적인 레이아웃을 도시한다. 3개의 NMOS 트랜지스터들(210a, 210b 및 210k)은 스택으로 결합되고 각각 Q1, Q2 및 Q3로서 또한 지칭된다. 3개의 NMOS 트랜지스터들(Q1, Q2, 및 Q3)은 도 8에서 도시된 바와 같이 나란히 형성될 수 있다. 2개의 드레인-소스 커패시터들(CDS2 및 CDS3)은 각각 2개의 NMOS 트랜지스터들(Q2 및 Q3)의 한 측면 옆에 형성될 수 있다. 2개의 바이패스 커패시터들(CGG2 및 CGG3)은 각각 NMOS 트랜지스터들(Q2 및 Q3)의 다른 측면 옆에 형성될 수 있다. 전력 증폭기(202)의 다른 회로 컴포넌트들이 양호한 성능을 제공하기 위해 NMOS 트랜지스터들(Q1, Q2 및 Q3) 근처에 형성될 수 있다.
[0047] 도 9는 개선된 효율을 갖고 스택된 트랜지스터들로 구현되는 전력 증폭기(204)의 예시적인 차동 설계의 개략도를 도시한다. 차동 전력 증폭기(204)는 출력 매칭 회로(220)를 제외하고, 차동 전력 증폭기의 하나의 절반을 형성하는 도 5의 단일-단부 전력 증폭기(202)의 모든 회로 컴포넌트들을 포함한다. 차동 전력 증폭기(204)는 추가로 K개의 NMOS 트랜지스터들(250a 내지 250k), K-1개의 바이패스 커패시터들(252b 내지 252k), K-1개의 드레인-소스 커패시터들(254b 내지 254k), 입력 매칭 회로(256) 및 인덕터(258)를 포함하며, 이들은 차동 전력 증폭기의 다른 절반을 형성한다. NMOS 트랜지스터들(250a 내지 250k)은 스택으로 결합된다. 바이패스 커패시터들(252b 내지 252k)은 각각 NMOS 트랜지스터들(250b 내지 250k)의 게이트들에 결합된다. 커패시터들(254b 내지 254k)은 각각 NMOS 트랜지스터들(252b 내지 252k)의 드레인과 소스 사이에 결합된다. 입력 매칭 회로(256)는 최하단 NMOS 트랜지스터(250a)의 게이트에 결합된다.
[0048]도 9에 도시된 예시적인 설계에서, 차동 전력 증폭기(204)는 추가로 주 코일(272) 및 보조 코일(274)을 갖는 변압기(270)를 포함한다. 주 코일(272)은 최상단 NMOS 트랜지스터들(210k 및 250k)의 드레인들에 결합된 그의 2개의 단부들을 갖는다. 보조 코일(274)은 회로 접지에 결합된 하나의 단부 및 단일-단부 RFout 신호를 제공하는 다른 단부를 갖는다. 차동 RFin 신호는 RFinp 신호 및 RFinn 신호를 포함한다. RFinp 신호는 입력 매칭 회로(216)에 제공되고 RFinn 신호는 입력 매칭 회로(256)에 제공된다.
[0049] 도 9는 개선된 효율을 위해 여기서 기술되는 기법들을 구현하는 차동 전력 증폭기의 예시적인 설계를 도시한다. 차동 전력 증폭기는 또한 다양한 다른 설계들로 구현될 수 있다. 예를 들어, 변압기(270)는 주 코일(272) 또는 보조 코일(274)에서 출력 매칭 회로와 조합될 수 있다. 출력 매칭 회로는 또한 생략될 수 있다. 차동 - 단일 단부 변환은 도 9에서 도시된 바와 같이 변압기(270)를 통해 달성될 수 있다. 차동 - 단일 단부 변환은 또한 LC-CL 매칭, 또는 180°커플러, 또는 몇몇 다른 매커니즘을 이용하여 달성될 수 있다. 밸런싱된 증폭기가 또한 구현될 수 있고, 90° 만큼 시프트된 입력 신호들을 수신하고 90°하이브리드들을 이용하여 조합되는 출력 신호들을 제공할 수 있다. 2개의 입력 매칭 회로들은 도 9에서 도시된 바와 같이 RFinp 및 RFinn 신호들에 대해 이용될 수 있다. 대안적으로 2개의 입력 매칭 회로들은 하나의 완전 차동 입력 매칭 회로로 조합될 수 있으며, 이는 또한 단일 단부 - 차동 변환을 수행할 수 있다.
[0050] 명확성을 위해, NMOS 트랜지스터들로 구현되는 전력 증폭기들은 위에서 기술되었다. 전력 증폭기들은 또한 PMOS(P-channel metal oxide semiconductor) 트랜지스터들, NMOS 및 PMOS 트랜지스터들의 조합, 다른 타입들의 트랜지스터들 또는 이들의 조합으로 구현될 수 있다. 커패시터들은 효율 및 출력 전력을 개선하기 위해 스택 내의 트랜지스터들의 서브셋들 또는 모두 다의 드레인과 소스 사이에 결합될 수 있다.
[0051] 예시적인 설계에서, 장치(예를 들어, 무선 디바이스, IC 등)는 적어도 3개의 트랜지스터들(예를 들어, 도 5의 NMOS 트랜지스터들(210a 내지 210k)) 및 적어도 2개의 커패시터들(예를 들어, 커패시터들(214b 내지 214k))을 포함하는 증폭기를 포함할 수 있다. 적어도 3개의 트랜지스터들은 스택으로 결합될 수 있고 입력 신호를 수신 및 증폭하고 출력 신호를 제공할 수 있다. 적어도 2개의 커패시터들은 예를 들어, 도 5에서 도시된 바와 같이, 스택 내의 적어도 2개의 트랜지스터들 각각에 대한 연관된 트랜지스터의 드레인과 소스 사이에 결합된 적어도 하나의 커패시터를 포함할 수 있다. 적어도 하나의 커패시터는 예를 들어, 도 8에서 도시된 바와 같이 연관된 트랜지스터 옆에 위치될 수 있다. 예시적인 설계에서, 적어도 2개의 커패시터들은 (예를 들어, 도 5에서 도시된 바와 같이) 스택 내의 최하단 트랜지스터를 제외하고 스택 내의 각각의 트랜지스터에 대해 적어도 하나(예를 들어, 1)의 커패시터를 포함할 수 있다. 적어도 2개의 커패시터들은 적어도 2개의 트랜지스터들의 게이트-소스 기생 커패시터들로부터의 에너지를 출력 신호로 리사이클할 수 있다.
[0052] 예시적인 설계에서, 적어도 3개의 트랜지스터들은 제 1 트랜지스터, 제 2 트랜지스터 및 제 3 트랜지스터를 포함할 수 있다. 제 1 트랜지스터는 회로 접지에 결합된 그의 소스 및 제 2 트랜지스터의 소스에 결합된 그의 드레인을 가질 수 있다. 제 2 트랜지스터는 제 3 트랜지스터의 소스에 결합된 그의 드레인을 가질 수 있다. 예시적인 설계에서, 제 1 트랜지스터는 입력 신호를 수신할 수 있고 제 3 트랜지스터는 출력 신호를 제공할 수 있다. 스택은 또한 3개 초과의 트랜지스터들을 포함할 수 있다. 적어도 3개의 트랜지스터들은 MOS 트랜지스터들(예를 들어, NMOS 트랜지스터들) 또는 다른 타입들의 트랜지스터들을 포함할 수 있다.
[0053] 예시적인 설계에서, 증폭기는 추가로 스택 내의 적어도 2개의 트랜지스터들에 대해 적어도 2개의 바이패스 커패시터들(적어도 2개의 트랜지스터들 각각에 대한 적어도 하나의 바이패스 커패시터)(예를 들어, 도 5의 커패시터들(212b 내지 212k)을 포함할 수 있다. 각각의 바이패스 커패시터는 연관된 트랜지스터의 게이트에 결합될 수 있다.
[0054] 예시적인 설계에서, 증폭기는 추가로 적어도 3개의 제 2 트랜지스터들(예를 들어, 도 9의 NMOS 트랜지스터들(250a 내지 250k) 및 적어도 2개의 제 2 커패시터들(예를 들어, 커패시터들(254b 내지 254k))을 포함할 수 있다. 적어도 3개의 제 2 트랜지스터들은 제 2 스택으로 결합될 수 있고, 제 2 입력 신호를 수신 및 증폭하고 제 2 출력 신호를 제공할 수 있다. 적어도 2개의 제 2 커패시터들은 제 2 스택 내의 적어도 2개의 제 2 트랜지스터들 각각에 대한 연관된 제 2 트랜지스터의 드레인과 소스 사이에 결합된 적어도 하나의 제 2 커패시터를 포함할 수 있다.
[0055] 증폭기는 추가로 (예를 들어, 도 9에서 도시된 바와 같이) 스택 내의 최상단 트랜지스터에, 그리고 또한 제 2 스택 내의 최상단 제 2 트랜지스터에 결합된 변압기를 포함할 수 있다. 증폭기는 차동 증폭기일 수 있다. 입력 신호 및 제 2 입력 신호는 차동 입력 신호를 형성할 수 있다. 출력 신호 및 제 2 출력 신호는 차동 출력 신호를 형성할 수 있다. 변압기는 차동 출력 신호를 수신하고 단일-단부 출력 신호를 제공할 수 있다.
[0056] 예시적인 설계에서, 증폭기는 입력 RF 신호를 수신하고 출력 RF 신호를 제공하는 전력 증폭기일 수 있다. 예시적인 설계에서, 장치는 무선 디바이스일 수 있고, 추가로 출력 RF 신호를 전송하는데 이용되고 전력 증폭기에 직접적으로 또는 간접적으로 결합되는 안테나를 포함할 수 있다.
[0057] 도 10은 신호 증폭을 수행하기 위한 프로세스(1000)의 예시적인 설계를 도시한다. 입력 신호는 출력 신호를 획득하기 위해 스택으로 결합되는 적어도 3개의 트랜지스터들을 통해 증폭될 수 있다(블록(1012)). 스택 내의 적어도 2개의 트랜지스터들은 적어도 2개의 트랜지스터 각각에 대한 연관된 트랜지스터의 드레인과 소스 사이에 결합된 적어도 하나의 커패시터를 통해 바이패스(bypass)될 수 있다(블록(1014)). 예시적인 설계에서, 스택 내의 최하단 트랜지스터를 제외한 스택 내의 각각의 트랜지스터는 적어도 하나의 커패시터를 통해 바이패스될 수 있다.
[0058] 여기서 기술된 기법들은 트랜지스터 스태킹(transistor stacking)에 기초하여 전력 증폭기의 효율 및 출력 전력을 개선할 수 있다. 소수의 작은 드레인-소스 커패시터들을 스택 내의 트랜지스터들에 부가함으로써 전력 증폭기에서 중간 노드들의 연속적인 충전 및 방전으로 인한 에너지 손실이 감소될 수 있고 효율 및 전력 출력이 상당히 개선될 수 있다. 기법들은 큰 전압 스윙을 제공하기 위해 스택으로 결합되는 다수의 MOS 트랜지스터들을 활용하고 큰 전압 스윙을 제공하도록 요구되는 MOS 전력 증폭기에 대해 특히 유리할 수 있다. 기법들은 또한 요구되는 큰 전압 스윙을 제공하기 위해 3개 이상의 트랜지스터들을 요구하고 낮은 파괴 전압을 갖는 서브-미크론 트랜지스터들로 구현되는 전력 증폭기에 대해 특히 적합하게 될 수 있다. 기법들은 또한 다양한 IC 프로세스 기술들에 대해 이용될 수 있고 절연체 상의 실리콘(SOI) MOS 프로세스들에서 특히 효과적일 수 있다.
[0059] 여기서 기술된 증폭기는 IC, 아날로그 IC, RFIC, 혼합-신호 IC, ASIC, 인쇄 회로 보드(PCB), 전자 디바이스 등 상에 구현될 수 있다. 증폭기는 또한 NMOS, PMOS, CMOS(complementary MOS), BJT(bipolar junction transistor), BiCMOS(bipolar-CMOS), SiGe(silicon germanium), GaAs(gallium arsenide), HBT들(heterojunction bipolar transistors), HEMT들(high electron mobility transistors), SOI 등과 같이 다양한 IC 프로세스 기술들을 통해 제조될 수 있다.
[0060] 여기서 기술되는 증폭기를 구현하는 장치는 자립형 디바이스일 수 있거나 더 큰 디바이스의 부분일 수 있다. 디바이스는 (i) 자립형 IC, (ii) 데이터 및/또는 명령들을 저장하기 위한 메모리 IC들을 포함할 수 있는 하나 이상의 IC들의 세트, (iii) RF 수신기(RFR) 또는 RF 전송기/수신기(RTR)과 같은 RFIC, (iv) 모바일 스테이션 모뎀(MSM)과 같은 ASIC, (v) 다른 디바이스들 내에 임베딩될 수 있는 모듈, (vi) 수신기, 셀룰러 전화, 무선 디바이스, 핸드셋, 또는 모바일 유닛, (vii) 기타 등등일 수 있다.
[0061] 하나 이상의 예시적인 설계들에서, 기술된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 기능들은 컴퓨터-판독 가능한 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나, 또는 이를 통해 전송될 수 있다. 컴퓨터-판독 가능한 매체들은 한 장소에서 다른 장소로 컴퓨터 프로그램의 이전을 용이하게 하는 임의의 매체를 포함하는 통신 매체들 및 컴퓨터 저장 매체들 둘 다를 포함한다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용 가능한 매체들일 수 있다. 제한이 아닌 예로서, 이러한 컴퓨터-판독 가능한 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장소, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 컴퓨터에 의해 액세스될 수 있고 데이터 구조 또는 명령들의 형태로 원하는 프로그램 코드를 저장하거나 전달하는데 이용될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속수단이 컴퓨터-판독 가능한 매체로서 적절히 칭해진다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선, 디지털 가입자 라인(DSL), 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버 또는 다른 원격 소스로부터 전송되는 경우, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술들이 매체의 정의에 포함된다. 본 명세서에서 사용되는 바와 같은 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(disc)(CD), 레이저 디스크(disc), 광 디스크(disc), 디지털 다기능 디스크(disc)(DVD), 플로피 디스크(disk), 및 블루-레이 디스크(disc)를 포함하며, 여기서 디스크(disk)들은 데이터를 보통 자기적으로 재생하지만, 디스크(disc)들은 레이저를 이용하여 광학적으로 데이터를 재생한다. 상기한 것들의 조합들 역시 컴퓨터 판독가능 매체들의 범위 내에 포함되어야 한다.
[0062] 본 개시의 이전의 설명은 임의의 당업자가 본 개시를 제조 또는 이용하는 것을 가능하게 하기 위해 제공된다. 본 개시에 대한 다양한 수정들이 당업자들에게 쉽게 자명하게 될 것이고 여기서 포괄적인 원리들이 본 개시의 범위로부터 벗어남 없이 다른 변동들에 적용될 수 있다. 따라서 본 개시는 여기서 기술된 예들 및 설계들로 제한되도록 의도되는 것이 아니라 여기서 기재된 원리들 및 신규한 특징들에 부합하는 최광의의 범위로 허여된다.
Claims (21)
- 신호 증폭을 위한 장치로서,
증폭기를 포함하고,
상기 증폭기는,
스택(stack)으로 결합되고, 입력 신호를 수신 및 증폭하고 출력 신호를 제공하도록 구성된 적어도 3개의 트랜지스터들; 및
상기 스택의 제 1 트랜지스터의 소스와 드레인 사이에 결합되는 제 1 커패시터 및 상기 스택의 제 2 트랜지스터의 소스와 드레인 사이에 결합되는 제 2 커패시터를 포함하고,
상기 스택의 제 3 트랜지스터는 상기 입력 신호에 의해 제어되고, 상기 제 3 트랜지스터의 소스와 드레인 사이에서의 커패시터를 배제하는(exclude),
신호 증폭을 위한 장치. - 삭제
- 삭제
- 제 1 항에 있어서,
상기 제 1 및 제 2 커패시터들 중 적어도 하나는 상기 제 1 및 제 2 트랜지스터들의 게이트-소스 기생 커패시터들로부터의 에너지를 상기 출력 신호로 리사이클(recycle)하는,
신호 증폭을 위한 장치. - 제 1 항에 있어서,
상기 스택의 상기 제 1 및 제 2 트랜지스터들에 대한 상기 제 1 및 제 2 커패시터들은, 기생 금속 커패시턴스들을 포함하는,
신호 증폭을 위한 장치. - 제 1 항에 있어서,
상기 적어도 3개의 트랜지스터들은,
상기 제 1 트랜지스터, 상기 제 2 트랜지스터 및 상기 제 3 트랜지스터를 포함하고,
상기 제 3 트랜지스터는 회로 접지에 결합된 소스, 상기 제 2 트랜지스터의 소스에 결합된 드레인을 갖고, 상기 제 2 트랜지스터는 상기 제 1 트랜지스터의 소스에 결합된 드레인을 갖는,
신호 증폭을 위한 장치. - 제 6 항에 있어서,
상기 제 3 트랜지스터는, 상기 입력 신호를 수신하고, 상기 제 1 트랜지스터는 상기 출력 신호를 제공하는,
신호 증폭을 위한 장치. - 제 1 항에 있어서,
상기 적어도 3개의 트랜지스터들은, MOS(metal oxide semiconductor) 트랜지스터들을 포함하는,
신호 증폭을 위한 장치. - 제 1 항에 있어서,
상기 증폭기는, 상기 스택의 적어도 2개의 트랜지스터들 각각에 대한 연관된 트랜지스터의 게이트에 결합되는 적어도 하나의 커패시터(bypass capacitor)를 더 포함하는,
신호 증폭을 위한 장치. - 제 1 항에 있어서,
상기 증폭기는, 입력 라디오 주파수(RF) 신호를 수신하고 출력 RF 신호를 제공하기 위한 전력 증폭기를 포함하는,
신호 증폭을 위한 장치. - 제 10 항에 있어서,
상기 전력 증폭기에 결합되고 상기 출력 RF 신호를 전송하기 위한 안테나를 더 포함하는,
신호 증폭을 위한 장치. - 제 1 항에 있어서,
상기 증폭기는,
제 2 스택으로 결합되고, 제 2 입력 신호를 수신 및 증폭하고 제 2 출력 신호를 제공하도록 구성되는 적어도 3개의 제 2 트랜지스터들; 및
상기 제 2 스택의 적어도 2개의 제 2 트랜지스터들 각각에 대한 연관된 제 2 트랜지스터의 드레인과 소스 사이에 결합되는 적어도 하나의 제 2 커패시터를 더 포함하는,
신호 증폭을 위한 장치. - 제 12 항에 있어서,
상기 증폭기는,
차동 증폭기(differential amplifier)를 포함하고,
상기 입력 신호 및 상기 제 2 입력 신호는 차동 입력 신호를 형성하고 상기 출력 신호 및 상기 제 2 출력 신호는 차동 출력 신호를 형성하는,
신호 증폭을 위한 장치. - 제 12 항에 있어서,
상기 스택의 최상단 트랜지스터 및 상기 제 2 스택의 최상단의 제 2 트랜지스터에 결합되고 단일-단부 출력 신호(single-ended output signal)를 제공하기 위한 변압기를 더 포함하는,
신호 증폭을 위한 장치. - 증폭기를 포함하는 집적 회로로서,
상기 증폭기는,
스택(stack)으로 결합되고, 입력 라디오 주파수(RF) 신호를 수신하고 증폭하며 출력 RF 신호를 제공하도록 구성된 적어도 3개의 MOS(metal oxide semiconductor) 트랜지스터들; 및
상기 스택의 제 1 MOS 트랜지스터의 소스와 드레인 사이에 결합되는 제 1 커패시터 및 상기 스택의 제 2 MOS 트랜지스터의 소스와 드레인 사이에 결합되는 제 2 커패시터를 포함하고,
상기 스택의 제 3 MOS 트랜지스터는 상기 입력 RF 신호에 의해 제어되고, 상기 제 3 MOS 트랜지스터의 소스와 드레인 사이에서의 커패시터를 배제하는(exclude),
집적 회로. - 삭제
- 제 15 항에 있어서,
상기 적어도 3개의 MOS 트랜지스터들은,
N-채널 MOS(NMOS) 트랜지스터들을 포함하는,
집적 회로. - 신호 증폭을 수행하는 방법으로서,
출력 신호를 획득하기 위해 스택으로 결합된 적어도 3개의 트랜지스터로 입력 신호를 증폭하는 단계; 및
적어도 2개의 트랜지스터들 중 제 1 트랜지스터의 소스와 드레인 사이에 결합되는 제 1 커패시터와 상기 적어도 2개의 트랜지스터들 중 제 2 트랜지스터의 소스와 드레인 사이에 결합되는 제 2 커패시터로 상기 스택의 상기 적어도 2개의 트랜지스터들을 바이패싱(bypassing)하는 단계를 포함하고,
상기 스택의 제 3 트랜지스터는 상기 입력 신호에 의해 제어되고, 상기 제 3 트랜지스터의 소스와 드레인 사이에서의 커패시터를 배제하는(exclude),
신호 증폭을 수행하는 방법. - 삭제
- 신호 증폭을 위한 장치로서,
출력 신호를 획득하도록 입력 신호를 증폭하기 위한 수단 ― 상기 증폭하기 위한 수단은 스택으로 결합된 적어도 3개의 트랜지스터들을 포함함 ―; 및
상기 스택의 적어도 2개의 트랜지스터들을 바이패싱(bypassing)하기 위한 수단을 포함하고,
상기 바이패싱하기 위한 수단은 적어도 2개의 트랜지스터들 중 제 1 트랜지스터의 소스와 드레인 사이에 결합되는 제 1 커패시터 및 상기 적어도 2개의 트랜지스터들 중 제 2 트랜지스터의 소스와 드레인 사이에 결합되는 제 2 커패시터를 포함하고,
상기 스택의 제 3 트랜지스터는 상기 입력 신호에 의해 제어되고, 상기 제 3 트랜지스터의 소스와 드레인 사이에서의 커패시터를 배제하는,
신호 증폭을 위한 장치.
- 삭제
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/090,054 | 2011-04-19 | ||
| US13/090,054 US8686796B2 (en) | 2011-04-19 | 2011-04-19 | RF power amplifiers with improved efficiency and output power |
| PCT/US2012/034296 WO2012145540A1 (en) | 2011-04-19 | 2012-04-19 | Rf power amplifiers with improved efficiency and output power |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140011393A KR20140011393A (ko) | 2014-01-28 |
| KR101615516B1 true KR101615516B1 (ko) | 2016-04-26 |
Family
ID=46018119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020137030675A KR101615516B1 (ko) | 2011-04-19 | 2012-04-19 | 개선된 효율 및 출력 전력을 갖는 rf 전력 증폭기들 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8686796B2 (ko) |
| EP (1) | EP2700160B1 (ko) |
| JP (1) | JP5752849B2 (ko) |
| KR (1) | KR101615516B1 (ko) |
| CN (1) | CN103620955B (ko) |
| WO (1) | WO2012145540A1 (ko) |
Families Citing this family (71)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9484973B1 (en) * | 2010-08-09 | 2016-11-01 | Qorvo Us, Inc. | Voltage equalization for stacked FETs in RF switches |
| US9431975B2 (en) | 2011-04-04 | 2016-08-30 | The Trustees Of Columbia University In The City Of New York | Circuits for providing class-E power amplifiers |
| US8975968B2 (en) * | 2013-01-25 | 2015-03-10 | Qualcomm Incorporated | Amplifiers with improved isolation |
| US8872590B2 (en) * | 2013-03-06 | 2014-10-28 | Rafael Microelectronics, Inc. | Low-noise signal amplifying circuit and method thereof |
| US9196459B2 (en) | 2014-01-10 | 2015-11-24 | Reno Technologies, Inc. | RF impedance matching network |
| US10431428B2 (en) | 2014-01-10 | 2019-10-01 | Reno Technologies, Inc. | System for providing variable capacitance |
| US9865432B1 (en) | 2014-01-10 | 2018-01-09 | Reno Technologies, Inc. | RF impedance matching network |
| US9844127B2 (en) | 2014-01-10 | 2017-12-12 | Reno Technologies, Inc. | High voltage switching circuit |
| US9496122B1 (en) | 2014-01-10 | 2016-11-15 | Reno Technologies, Inc. | Electronically variable capacitor and RF matching network incorporating same |
| US10455729B2 (en) | 2014-01-10 | 2019-10-22 | Reno Technologies, Inc. | Enclosure cooling system |
| US9697991B2 (en) | 2014-01-10 | 2017-07-04 | Reno Technologies, Inc. | RF impedance matching network |
| US9755641B1 (en) | 2014-01-10 | 2017-09-05 | Reno Technologies, Inc. | High speed high voltage switching circuit |
| WO2015117217A1 (en) * | 2014-02-06 | 2015-08-13 | Ghannouchi Fadhel M | High efficiency ultra-wideband amplifier |
| US10063197B2 (en) | 2014-03-05 | 2018-08-28 | The Trustees Of Columbia University In The City Of New York | Circuits for power-combined power amplifier arrays |
| US9509256B2 (en) * | 2014-07-29 | 2016-11-29 | Qualcomm Incorporated | Linearized gate capacitance in power amplifiers |
| US9673853B2 (en) * | 2014-08-21 | 2017-06-06 | Skyworks Solutions, Inc. | Cascode power amplifier with voltage limiter |
| US10032731B2 (en) | 2014-09-08 | 2018-07-24 | Skyworks Solutions, Inc. | Voltage compensated switch stack |
| US9438170B2 (en) * | 2014-09-15 | 2016-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power amplifier |
| US9614541B2 (en) * | 2014-10-01 | 2017-04-04 | The Trustees Of Columbia University In The City Of New York | Wireless-transmitter circuits including power digital-to-amplitude converters |
| US9621110B1 (en) | 2014-11-03 | 2017-04-11 | Acco | Capacitive cross-coupling and harmonic rejection |
| EP3163747A1 (en) * | 2015-10-30 | 2017-05-03 | Acco | Capacitive cross-coupling and harmonic rejection |
| US9525412B2 (en) | 2015-02-18 | 2016-12-20 | Reno Technologies, Inc. | Switching circuit |
| US9306533B1 (en) | 2015-02-20 | 2016-04-05 | Reno Technologies, Inc. | RF impedance matching network |
| US9729122B2 (en) | 2015-02-18 | 2017-08-08 | Reno Technologies, Inc. | Switching circuit |
| US10340879B2 (en) | 2015-02-18 | 2019-07-02 | Reno Technologies, Inc. | Switching circuit |
| US11017983B2 (en) | 2015-02-18 | 2021-05-25 | Reno Technologies, Inc. | RF power amplifier |
| US9543910B2 (en) * | 2015-03-06 | 2017-01-10 | Apple Inc. | Radio frequency system switching power amplifier systems and methods |
| KR102178526B1 (ko) * | 2015-03-18 | 2020-11-16 | 삼성전기주식회사 | 전력 증폭기 |
| US9899970B2 (en) * | 2015-06-18 | 2018-02-20 | Eridan Communications, Inc. | Current enhanced driver for high-power solid-state radio frequency power amplifiers |
| US11150283B2 (en) | 2015-06-29 | 2021-10-19 | Reno Technologies, Inc. | Amplitude and phase detection circuit |
| US11335540B2 (en) | 2015-06-29 | 2022-05-17 | Reno Technologies, Inc. | Impedance matching network and method |
| US11342161B2 (en) | 2015-06-29 | 2022-05-24 | Reno Technologies, Inc. | Switching circuit with voltage bias |
| US11342160B2 (en) | 2015-06-29 | 2022-05-24 | Reno Technologies, Inc. | Filter for impedance matching |
| US10984986B2 (en) | 2015-06-29 | 2021-04-20 | Reno Technologies, Inc. | Impedance matching network and method |
| US10692699B2 (en) | 2015-06-29 | 2020-06-23 | Reno Technologies, Inc. | Impedance matching with restricted capacitor switching |
| US11081316B2 (en) | 2015-06-29 | 2021-08-03 | Reno Technologies, Inc. | Impedance matching network and method |
| CN105553429B (zh) * | 2015-12-09 | 2018-09-11 | 北京中科汉天下电子技术有限公司 | 一种射频放大器 |
| US9825597B2 (en) | 2015-12-30 | 2017-11-21 | Skyworks Solutions, Inc. | Impedance transformation circuit for amplifier |
| JP6662072B2 (ja) * | 2016-02-04 | 2020-03-11 | 富士通株式会社 | 増幅器 |
| WO2017173119A1 (en) * | 2016-04-01 | 2017-10-05 | Skyworks Solutions, Inc. | Multi-mode stacked amplifier |
| US10062670B2 (en) | 2016-04-18 | 2018-08-28 | Skyworks Solutions, Inc. | Radio frequency system-in-package with stacked clocking crystal |
| JP2017220893A (ja) * | 2016-06-10 | 2017-12-14 | 株式会社村田製作所 | 増幅器 |
| CN106160673B (zh) * | 2016-06-30 | 2021-03-30 | 唯捷创芯(天津)电子技术股份有限公司 | 谐波抑制方法及相应的低噪声放大器、通信终端 |
| US10491172B2 (en) | 2016-08-09 | 2019-11-26 | Qualcomm Incorporated | Systems and methods providing a matching circuit that bypasses a parasitic impedance |
| US11552599B2 (en) | 2016-08-22 | 2023-01-10 | China Communication Microelectronics Technology Co., Ltd. | Harmonic power amplifying circuit with high efficiency and high bandwidth and radio-frequency power amplifier |
| US10284160B2 (en) * | 2016-08-31 | 2019-05-07 | Skyworks Solutions, Inc. | Amplifier with improved return loss and mismatch over gain modes |
| US9882531B1 (en) * | 2016-09-16 | 2018-01-30 | Peregrine Semiconductor Corporation | Body tie optimization for stacked transistor amplifier |
| TW202329611A (zh) | 2016-12-29 | 2023-07-16 | 美商天工方案公司 | 前端系統及相關裝置、積體電路、模組及方法 |
| US10515924B2 (en) | 2017-03-10 | 2019-12-24 | Skyworks Solutions, Inc. | Radio frequency modules |
| US9948252B1 (en) | 2017-04-06 | 2018-04-17 | Psemi Corporation | Device stack with novel gate capacitor topology |
| US11114280B2 (en) | 2017-07-10 | 2021-09-07 | Reno Technologies, Inc. | Impedance matching with multi-level power setpoint |
| US11101110B2 (en) | 2017-07-10 | 2021-08-24 | Reno Technologies, Inc. | Impedance matching network and method |
| US10714314B1 (en) | 2017-07-10 | 2020-07-14 | Reno Technologies, Inc. | Impedance matching network and method |
| US11393659B2 (en) | 2017-07-10 | 2022-07-19 | Reno Technologies, Inc. | Impedance matching network and method |
| US11521833B2 (en) | 2017-07-10 | 2022-12-06 | Reno Technologies, Inc. | Combined RF generator and RF solid-state matching network |
| US10483090B2 (en) | 2017-07-10 | 2019-11-19 | Reno Technologies, Inc. | Restricted capacitor switching |
| US11476091B2 (en) | 2017-07-10 | 2022-10-18 | Reno Technologies, Inc. | Impedance matching network for diagnosing plasma chamber |
| US11289307B2 (en) | 2017-07-10 | 2022-03-29 | Reno Technologies, Inc. | Impedance matching network and method |
| US11315758B2 (en) | 2017-07-10 | 2022-04-26 | Reno Technologies, Inc. | Impedance matching using electronically variable capacitance and frequency considerations |
| US11398370B2 (en) | 2017-07-10 | 2022-07-26 | Reno Technologies, Inc. | Semiconductor manufacturing using artificial intelligence |
| US10727029B2 (en) | 2017-07-10 | 2020-07-28 | Reno Technologies, Inc | Impedance matching using independent capacitance and frequency control |
| CN112042115B (zh) * | 2018-04-26 | 2024-04-30 | 株式会社村田制作所 | 放大电路 |
| CN108768308B (zh) * | 2018-05-16 | 2020-06-12 | 清华大学 | 基于晶体管堆叠结构的非对称Doherty功率放大器 |
| CN108847826B (zh) * | 2018-06-21 | 2020-10-27 | 西安交通大学 | 一种采用动态偏置网络的堆叠式e类功率放大器及其应用 |
| CN108574465A (zh) * | 2018-06-27 | 2018-09-25 | 成都嘉纳海威科技有限责任公司 | 一种基于左右手传输线的高效率f类堆叠功率放大器 |
| US10790307B2 (en) | 2018-11-27 | 2020-09-29 | Qorvo Us, Inc. | Switch branch structure |
| KR102463983B1 (ko) * | 2018-12-26 | 2022-11-07 | 삼성전자 주식회사 | 누설 전류를 차단하기 위한 증폭기 및 상기 증폭기를 포함하는 전자 장치 |
| KR102538339B1 (ko) * | 2019-01-07 | 2023-05-31 | 삼성전자 주식회사 | 후왜곡을 이용한 선형화 증폭기 |
| US11538662B2 (en) | 2019-05-21 | 2022-12-27 | Reno Technologies, Inc. | Impedance matching network and method with reduced memory requirements |
| US11601098B2 (en) | 2021-03-26 | 2023-03-07 | Psemi Corporation | Differential cascode amplifier arrangement with reduced common mode gate RF voltage |
| US20220321062A1 (en) * | 2021-03-31 | 2022-10-06 | Macom Technology Solutions Holdings, Inc. | High voltage stacked transistor amplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007135097A (ja) * | 2005-11-11 | 2007-05-31 | Renesas Technology Corp | 高出力増幅器 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6151810B1 (ko) | 1979-12-28 | 1986-11-11 | Int Rectifier Corp | |
| FR2506541B1 (fr) * | 1981-05-22 | 1985-10-04 | Thomson Csf | Amplificateur a transistor fonctionnant en hyperfrequence en regime impulsionnel |
| US5012123A (en) * | 1989-03-29 | 1991-04-30 | Hittite Microwave, Inc. | High-power rf switching system |
| JPH02284510A (ja) | 1989-04-25 | 1990-11-21 | Nec Corp | Ｃｍｏｓ遅延回路 |
| JP2003060062A (ja) * | 2001-08-21 | 2003-02-28 | Semiconductor Res Found | 信号変換集積回路 |
| TW200306062A (en) | 2002-03-11 | 2003-11-01 | California Inst Of Techn | Multi-cascode transistors |
| US6924701B1 (en) * | 2002-09-03 | 2005-08-02 | Ikanos Communications, Inc. | Method and apparatus for compensating an amplifier |
| JP2004180364A (ja) | 2002-11-25 | 2004-06-24 | Seiko Epson Corp | 電源回路 |
| JP4262545B2 (ja) * | 2003-07-09 | 2009-05-13 | 三菱電機株式会社 | カスコード接続回路及びその集積回路 |
| JP2005159860A (ja) * | 2003-11-27 | 2005-06-16 | Mitsubishi Electric Corp | 広帯域増幅器 |
| US7248120B2 (en) * | 2004-06-23 | 2007-07-24 | Peregrine Semiconductor Corporation | Stacked transistor method and apparatus |
| DE102004056435A1 (de) | 2004-11-23 | 2006-06-01 | Universität Stuttgart | Leistungsverstärker zum Verstärken von Hochfrequenz(HF)-Signalen |
| US7276976B2 (en) | 2004-12-02 | 2007-10-02 | Electronics And Telecommunications Research Institute | Triple cascode power amplifier of inner parallel configuration with dynamic gate bias technique |
| JP2007018600A (ja) | 2005-07-07 | 2007-01-25 | Toshiba Corp | 半導体記憶装置 |
| JP2008178085A (ja) * | 2006-12-21 | 2008-07-31 | Sanyo Electric Co Ltd | 増幅器 |
| JP2008235815A (ja) | 2007-03-23 | 2008-10-02 | Toshiba Corp | 不揮発性記憶装置 |
| US7960772B2 (en) * | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| JP5019989B2 (ja) * | 2007-08-01 | 2012-09-05 | 三菱電機株式会社 | 高周波増幅器 |
| KR100903154B1 (ko) * | 2007-09-21 | 2009-06-17 | 한국전자통신연구원 | 캐스코드 증폭기 및 그를 이용한 차동 캐스코드 전압제어발진기 |
| US9479202B2 (en) | 2008-02-19 | 2016-10-25 | Infineon Technologies Ag | System and method for burst mode amplifier |
| US7786807B1 (en) * | 2009-04-23 | 2010-08-31 | Broadcom Corporation | Cascode CMOS RF power amplifier with programmable feedback cascode bias under multiple supply voltages |
| TWI404329B (zh) * | 2009-06-11 | 2013-08-01 | Nat Univ Tsing Hua | 寬頻高電流輸出級電路 |
| US8847351B2 (en) * | 2009-06-29 | 2014-09-30 | Qualcomm Incorporated | Integrated power amplifier with load inductor located under IC die |
| US8395435B2 (en) * | 2009-07-30 | 2013-03-12 | Qualcomm, Incorporated | Switches with bias resistors for even voltage distribution |
| KR101102128B1 (ko) * | 2009-12-15 | 2012-01-02 | 서울대학교산학협력단 | Ｅ 급 전력 증폭기 |
-
2011
- 2011-04-19 US US13/090,054 patent/US8686796B2/en active Active
-
2012
- 2012-04-19 KR KR1020137030675A patent/KR101615516B1/ko active IP Right Grant
- 2012-04-19 WO PCT/US2012/034296 patent/WO2012145540A1/en active Application Filing
- 2012-04-19 EP EP12717555.2A patent/EP2700160B1/en active Active
- 2012-04-19 CN CN201280028557.5A patent/CN103620955B/zh active Active
- 2012-04-19 JP JP2014506554A patent/JP5752849B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007135097A (ja) * | 2005-11-11 | 2007-05-31 | Renesas Technology Corp | 高出力増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5752849B2 (ja) | 2015-07-22 |
| EP2700160B1 (en) | 2020-10-14 |
| WO2012145540A1 (en) | 2012-10-26 |
| KR20140011393A (ko) | 2014-01-28 |
| CN103620955A (zh) | 2014-03-05 |
| CN103620955B (zh) | 2017-09-29 |
| EP2700160A1 (en) | 2014-02-26 |
| US20120268205A1 (en) | 2012-10-25 |
| US8686796B2 (en) | 2014-04-01 |
| JP2014512775A (ja) | 2014-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101615516B1 (ko) | 개선된 효율 및 출력 전력을 갖는 rf 전력 증폭기들 | |
| US8461921B2 (en) | Amplifier module with multiple operating modes | |
| KR101320468B1 (ko) | 보호 회로를 갖는 캐스코드 증폭기를 위한 장치, 무선 디바이스, 및 방법 | |
| KR101365353B1 (ko) | 신호 증폭 장치, 신호 증폭 집적 회로 및 신호 증폭 방법 | |
| US8149050B2 (en) | Cascaded amplifiers with transformer-based bypass mode | |
| EP2359473B1 (en) | Amplifier with programmable off voltage | |
| EP2467935B1 (en) | Stacked amplifier with diode-based biasing | |
| KR101365406B1 (ko) | 디지털 튜닝가능 스테이지간 정합 회로 | |
| US8666338B2 (en) | Multi-mode bypass driver amplifier with tunable load matching |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190327 Year of fee payment: 4 |