TW201009963A - Flip-chip package and method thereof - Google Patents
Flip-chip package and method thereof Download PDFInfo
- Publication number
- TW201009963A TW201009963A TW97131404A TW97131404A TW201009963A TW 201009963 A TW201009963 A TW 201009963A TW 97131404 A TW97131404 A TW 97131404A TW 97131404 A TW97131404 A TW 97131404A TW 201009963 A TW201009963 A TW 201009963A
- Authority
- TW
- Taiwan
- Prior art keywords
- flip chip
- pattern
- substrate
- solder resist
- bump
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Description
201009963 九、發明說明: 【發明所屬之技術領域】 本發明係有關於覆晶封裝技術領域,特別是有關於一種具有 創新的覆晶防焊圖形設計的覆晶封裝結構。 【先前技術】 ❹ # 隨著電子產品娜則、的需求,封紐術的發展亦朝向模組 化、大規模積集化以節省封裝構件的體積。在封裝技術的發展上, 晶片接合技術由過去的打線接合(wireb〇nding)技術、捲帶式自動 接合(tape automated bonding,TAB),發展至目前的覆晶雨咄⑻ 接合技術。 封裝技術通常需朗晶>{紐,主要絲連結晶丨與主機板 θ ’並且有保護晶片與散熱的功能。—般衫,晶片載 板由多層圖案化導線層以及多層絕緣層疊合而成,不同層的導線 層則是藉由形成在絕緣層中的電鑛導通孔(plated thr〇ugh h〇ie)構 成電氣連結。 如熟f削㈣麵知,覆晶缝通龍闕触塊(s〇Wer —>)作為⑼與晶片她連接騎裝技術。覆晶封裝除了能夠大 .幅度提高晶片接腳的密度之和更可以降低雜訊的干擾、強化電 5 201009963 性的效能、提高散熱能力及縮減封裝體積。 然而,目岫覆晶載板的製造技術仍有瓶頸需要進一步克服與 改善。舉例來說’習知技術是在形成防焊(s〇ldermask)層後,需另 外再以曝光(exposure)及顯影(devei〇pment)技術於防焊層中形成防 焊開口 (solder resist opening,SRO),暴露出下方的焊墊,目前區分 為防焊層定義(solder mask defined, SMD)以及非防焊層定義 0 (non_s〇lder mask defined,NSMD)兩種作法。 若採用SMD設計,則需另外印刷焊錫材料,以幫助晶片與晶 . 片載板之結合。但由於凸塊節距(bumppitch)越來越小,焊墊也必 須隨之縮小,連帶使防焊開口也縮小,如此造成印刷焊錫材料時 的困難,鱗致良率下降。另—方面,若採用NSM〇設計,雖然 可藉由加大防焊開口,使晶片的錫球得以直接與載板上的焊塾做 結合’省略印刷焊錫材料的步驟,然而,這樣的作法卻會造成晶 片與防焊層之間隙過小’增加後續底膠(underfill)塗佈的困難度。 【發明内容】 本發明之主要目的即在提供—種綱的覆晶雖方法 決上述先前技術之不足與缺點。 本發明之另-目的在提供一種覆晶封裝結構,其具備創新的 201009963 覆晶防焊圖形設計,兼具SMD及NSMD設計上的優點,同時又 能解決後續底膠塗佈的問題。 為達上述目的,本發明提供一種覆晶封裝方法,包含有:提 供一基板,其上設有一焊墊圖案;於該基板上形成一環狀的防焊 圖形,圍繞著該焊墊圖案;將一覆晶晶片的凸塊對準該焊墊圖案 並使该凸塊與該焊墊圖案結合;以及在該覆晶晶片與該基板之間 0 填入一填充材。 根據本發明一實施例,本發明提供一種覆晶封裝結構,包括 ’ 有基板,具有一主表面,其上設有至少一焊墊圖案;一環狀的 防焊圖形,設於該基板的該主表面上,並且圍繞著該焊墊圖案·, 一覆晶晶片,其藉由凸塊與該基板接合;以及一填充材,填入該 覆晶晶片與該基板之間。 泛為讓本發明之上述目的、特徵、和優點能更明顯易懂下文 特舉較佳實施方式,並配合所附圖式,作詳細說明如下。然而如 下之較佳實施方式與圖式僅供參考與說明用,並非用來對本發明 加以限制者。 【實施方式】 請參閱第1圖及第2圖,其中第1圖為依據本發明—實施例 201009963 f會示的覆晶防焊圖形的上視示意圖,第為沿著第1B1令切 線I-Ι W會示的剖面示意圖。如第】圖及第2圖所示,首先提供一 基板卜接著在基板1的-歡區域勒形成金屬圖案、21、 22及’其中金屬圖案2〇、2卜22為金屬焊聲用來與晶片上 的錫球或凸職合,騎屬_ 23為連接至金屬_ 21的 細線。 ❹ 根據本發明之實關,基板1我是卿基域喊基板等 等’其内可形成有複數層内連線結構(圖省略)。金屬圖案m、 22及23可以是由銅、其它金屬或者金屬合金材料所構成者。形成 ^屬圖案20、2卜22及23的方法可以傳_賴、微影及侧 製程’而由於電鍍、微影及蝕刻製程為習知技藝,因此不再贅述。 根據本發明之實施例,預定區域1〇乃是基板1在與-覆晶晶片結 合後,位於該晶片正下方的區域。 B 接著,在基板1的預定區域10内形成一覆晶防焊圖形3,包 括防焊圖形30、p方焊圖形31以及防焊圖形32。形成覆晶防焊圖 形3的方法包括在基板丨上形成一防焊層(圖未示),然後利用傳統 的微影製程在基板1上定義出防焊圖形3〇、防焊圖形31以及防焊 圖形32。如第!圖所示,防焊圖形3〇、防焊圖形31以及防焊圖 形32分別圍繞著金屬圖案2〇、金屬圖案21以及金屬圖案22。其 中,防烊圖形31還跨過金屬圖案23。當然,前述之覆晶防焊圖形 數量僅為例示,在其它實施例中也可以是單個、兩個或者其他數 8 201009963
根據本伽之實補,防焊_ 3G、防焊_ 3ι以及防焊圖 形32 _狀的圖形’例如,圓形。當然,防烊圖形3〇、防焊圖形 31以及防焊圖形32亦可以是其它形狀,例如,橢圓、方形或多邊 ❹ 請參閱第2圖至第4圖’雜示的是本發明覆晶封裝方法的 剖面示意圖。如第2圖所示,首先提供一基板卜接著在基板i 的預定區域ίο内形成金屬圖案20、2卜22及23,其中金屬圖案 20、2卜22為金屬焊整’用來與覆晶晶片上的錫球或凸塊結合, 而金屬圖案23為連接至金屬圖案21的金屬細線。接著,在基板j 的預定區域10内形成覆晶防谭圖形3 ,包括環狀的防焊圖开^、 環狀的防焊圖形3丨以及環狀的防焊_ 32。形成覆晶防焊圖形3 泛的方法包括在基板丨上形成—防焊層⑽未示),然後_傳統的微 影製程在基板1上定義出環狀的防焊圖形3〇、環狀的防悍圖形31 以及環狀的防焊圖形32,使其分別圍繞著金屬圖案2〇、金屬圖案 21以及金屬圖案22。 ’、 如第3圖所示’接著將—覆晶晶片2上的凸塊4()、42分別對 準金屬圖案20、22並經由迴焊(reflow)製程使其結合。前述的凸塊 4〇、42可以是銅柱凸塊、金凸塊或者其它凸塊材料。當然,亦可 以是錫球。前述的預定區域10就是指基板!在覆晶晶片2正下方 201009963 的區域。由於本發明覆晶防焊圖形3在覆晶晶片2正下方的區域 10設計成環狀的防焊圖形30、環狀的防焊圖形31以及環狀的防 焊圖形32,因此可以實質上增加覆晶晶片2與基板1表面之間的 間隙h ’解決了後續底膠塗佈的問題。根據本發明之實施例,間隙 h其可介於40微米至200微米之間。 如第4圖所示,接著在覆晶晶片2與基板1表面之間填入底 q 膠50。如前所述,由於本發明覆晶防焊圖形3在覆晶晶片2正下 方的預定區域10設計成環狀的防焊圖形3〇、環狀的防焊圖形31 以及環狀的防焊圖形32,換言之,在覆晶晶片2正下方的預定區 域10内的大部分的防焊層是被移除的,因此可以實質上增加覆晶 晶片2與基板1表面之間的間隙h,解決了後續底膠塗佈的問題。 根據本發明之另一實施例,在覆晶晶片2與基板〗表面之間亦可 填入模塑(molding)材料,作為填充材,以降低成本。 0 除前述之利用錫球方式來連結覆晶晶片與基板以外,覆晶封 裝技術尚包括有另2種覆晶晶片與基板的型態,請分別參見第5 圖與第6圖’其中第5圖緣示的是利用銅柱凸塊結構㈣perpiUar bump)52以及锡膏⑽derj〇int)54連結覆晶晶片2與基板丨上的焊 塾5〇之方式第6圖緣示的是利用金凸塊結構(g〇ld stucj bump)62 以及錫膏64連結覆晶晶片2與基板1上的焊墊60之方式。其中, 第6阖中係將锡膏6情示為錫膏受熱虹金凸塊 65的燈蕊現象 (wicking),特此說明。 201009963 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範 園所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為依據本發明一實施例所繪示的覆晶防焊圖形的上視示意 ©圖。 〜 第2圖至第4圖繪示的是本發明覆晶封裝方法的示意圖。 第5圖及第6圖分別繪示不同的覆晶晶片與基板的連結型態。 【主要元件符號說明】 基板 2 覆晶晶片 覆晶防焊圖形 10 預定區域 主表面 20 金屬圖案 金屬圖案 22 金屬圖案 金屬圖案 30 防焊圖形 防焊圖形 32 防焊圖形 凸塊 42 凸塊 底膠 50 焊墊 銅柱凸塊結構 54 锡膏 焊墊 62 金凸塊結構 1 3 © \\ 21 23 31 40 50 52 60 11 201009963 錫膏 64
12
Claims (1)
- 201009963 十、申請專利範圍: 1· 一種覆晶封裝方法,包含有: 提供一基板,其上設有一焊墊圖案; 於咳基板上形成一環狀的防焊圖形,圍繞著該焊墊圖案; 將一覆晶晶片的凸塊對準該焊墊圖案並使該凸塊與該焊墊圖 案結合,以及 在S亥覆晶晶片與該基板之間填入一填充材。 2日如申請專利範圍第1項所述之覆晶封裝方法,其中係利用一迴 焊製程’使該凸塊與該焊墊圖案結合。 3\如申請專利範圍第1項所述之覆晶封裝方法,其中該覆晶晶片 與該基板之間的間隙介於40微米至200微米之間。《如申請專利範圍第i項所述之覆晶封褒方法,其中該填充材包 含有底膠或模塑材料。 5.如申請專利難第丨項所述之覆㈣裝方法,其中該凸塊包含 銅柱凸塊、金凸塊或者錫球。 6· 一種覆晶封裝結構,包括有: 一基板,具有一主表面,其上設有至少一焊墊圖案; 衣狀的防;fcf·圖形’③於该基板的該主表面上,並且圍繞著該 13 201009963 焊墊圖案; 一覆晶晶片,其藉由凸塊與該基板接合;以及 一填充材,填入該覆晶晶片與該基板之間。 1如申請專利範圍第6項所述之覆晶封裝結構,其中該環狀的防 焊圖形包括-第-環狀防焊圖形以及—第二環狀防焊圖形,該浮 塾圖案包括-第-焊塾圖案以及—第二焊塾圖案,其中該第一環 Ο 狀防焊圖形以及該第二環狀防焊圖形分別圍繞住該第塾圖案 以及該第二焊墊圖案。 … 8. 如申請專利範圍第7項所述之覆晶封裝結構,其中該環狀的防 焊圖形另包含有-金屬細線,與該第二焊墊圖案連結。 9. 如申請專利範圍第8項所述之覆晶封裝結構,其 防焊圖形跨過該金屬細線。 、 ❹ 10. 如申請專利範圍第6項所述之覆晶封裝結構,其中該環狀的防 烊圖形僅形成絲板位於-覆晶晶狂下方的1定區域内。 11. 如申請專利範圍第6項所述之覆晶封裝結構,其中該覆晶晶片 與該基板之間的間隙介於40微米至200微米之間。 12. 如申請專利範圍第6項所述之覆晶封裝結構,其中該填充材包 含有底膠或模塑材料。 201009963 13.如申請專利範圍第6項所述之覆晶封裝結構,其中該凸塊包含 銅柱凸塊、金凸塊或者錫球。 十一、圖式: ❹ ❿ 15
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97131404A TW201009963A (en) | 2008-08-18 | 2008-08-18 | Flip-chip package and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97131404A TW201009963A (en) | 2008-08-18 | 2008-08-18 | Flip-chip package and method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201009963A true TW201009963A (en) | 2010-03-01 |
Family
ID=44828023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97131404A TW201009963A (en) | 2008-08-18 | 2008-08-18 | Flip-chip package and method thereof |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW201009963A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8829673B2 (en) | 2012-08-17 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
US9087882B2 (en) | 2011-06-03 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connection for chip scale packaging |
TWI496259B (zh) * | 2010-08-06 | 2015-08-11 | Taiwan Semiconductor Mfg Co Ltd | 封裝裝置及其製造方法 |
US9196573B2 (en) | 2012-07-31 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump on pad (BOP) bonding structure |
US9224680B2 (en) | 2011-10-07 | 2015-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connections for chip scale packaging |
US9548281B2 (en) | 2011-10-07 | 2017-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connection for chip scale packaging |
US9673161B2 (en) | 2012-08-17 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
-
2008
- 2008-08-18 TW TW97131404A patent/TW201009963A/zh unknown
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI496259B (zh) * | 2010-08-06 | 2015-08-11 | Taiwan Semiconductor Mfg Co Ltd | 封裝裝置及其製造方法 |
US9515038B2 (en) | 2011-06-03 | 2016-12-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connection for chip scale packaging |
US9087882B2 (en) | 2011-06-03 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connection for chip scale packaging |
US9741659B2 (en) | 2011-10-07 | 2017-08-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connections for chip scale packaging |
US9548281B2 (en) | 2011-10-07 | 2017-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connection for chip scale packaging |
US9224680B2 (en) | 2011-10-07 | 2015-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical connections for chip scale packaging |
US9196573B2 (en) | 2012-07-31 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump on pad (BOP) bonding structure |
US9748188B2 (en) | 2012-07-31 | 2017-08-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a bump on pad (BOP) bonding structure in a semiconductor packaged device |
US10163839B2 (en) | 2012-07-31 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump on pad (BOP) bonding structure in semiconductor packaged device |
US10515917B2 (en) | 2012-07-31 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump on pad (BOP) bonding structure in semiconductor packaged device |
US9397059B2 (en) | 2012-08-17 | 2016-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
US8829673B2 (en) | 2012-08-17 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
US9673161B2 (en) | 2012-08-17 | 2017-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
US9123788B2 (en) | 2012-08-17 | 2015-09-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
US10468366B2 (en) | 2012-08-17 | 2019-11-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
US11088102B2 (en) | 2012-08-17 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonded structures for package and substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI496259B (zh) | 封裝裝置及其製造方法 | |
US9111818B2 (en) | Packaging substrate | |
JP6076653B2 (ja) | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 | |
JP5664392B2 (ja) | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 | |
JP6615701B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
TW201009963A (en) | Flip-chip package and method thereof | |
JP2005109496A (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
TW201911508A (zh) | 電子封裝件 | |
TW201501265A (zh) | 層疊式封裝件及其製法 | |
JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
TWI446508B (zh) | 無核心式封裝基板及其製法 | |
JP2005129955A (ja) | 超薄型フリップチップパッケージの製造方法 | |
TW201417196A (zh) | 晶片封裝基板和結構及其製作方法 | |
KR20240017393A (ko) | 반도체 장치 및 이의 제조 방법 | |
JP4494249B2 (ja) | 半導体装置 | |
TWI746415B (zh) | 覆晶封裝基板之核心結構及其製法 | |
JP2010528472A (ja) | 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ | |
JP5128180B2 (ja) | チップ内蔵基板 | |
JP5338572B2 (ja) | 半導体装置の製造方法 | |
CN101661890A (zh) | 倒装片封装方法和倒装片封装结构 | |
WO2015198838A1 (ja) | 半導体装置およびその製造方法 | |
JP2012174791A (ja) | 配線基板およびその製造方法ならびに半導体装置 | |
JP2017028155A (ja) | 半導体装置及びその製造方法 | |
TW201241981A (en) | Package substrate and fabrication method thereof | |
TWM375291U (en) | Flip-chip package structure |