TW200919735A - Apparatus and method for a thin film transistor (TFT) array panel - Google Patents

Description

200919735 九、發明說明： 【發明所屬之技術領域】 本發明係有關於—種

之光漏電流的裝置及其方法:夜日日頌不盗中薄膜電晶體 【先前技術J 電子矩陣陣列通常是 裝置。此種裝置是以行列在例如液晶顯示器（LCD)的 列。這些線沿水平和垂直方^止線（address lines)的方式排 形成複數個交叉點。每—個^隔開、以一角度互相橫跨而 顯示單元。此顯示單元可^又點對應於一個可被定址的 的晝素。-開關或絕緣元件^陣列的畫素或液晶顯示器 每一個顯示單元以允許列如薄膜電晶體（TFT)連接至 位址。 °曰曰顯示器中個別的晝素被選擇 在結構上，這些薄胺 和-閘極，具有半導㈣日日體/^包括-源極、-汲極 於源極和汲極之間。閘極I缚獏（例如非晶矽a-Si)沉積 作電性絕緣。通過薄膜電T二：於半導體但以閘極絕緣層 藉由施加至閘極的電壓&制的;^極和汲極之_電流是 特）至薄膜電晶體的閘極形成ζ加正電壓（例如+10伏 源極和没極之間流通。 溥、電日日體的汲極通常與晝 士卜，壤瞄费Β祕，， I书極作電性連接。因 input 通常與晝面訊號輸入（1職％ _ai 連接。例如Ϊ液㈣Μ制巾，當提^間 伏特），㈣透過4面tfl號輸人提供薄膜電 如+5伏特）時’―導電通道形成在半 0632-A51204TW/AU0608012 200919735 導體層中’且電流自汲極通過至源極。電流充電相應的液 晶顯示器晝素電極使晝素處於”開啟狀態，，(on-state)。在液 晶顯示器應用中，汲極所達到的電壓，通常接近在開啟狀 癌透過晝面訊號輸入提供至源極的電壓。透過晝面訊號輸 入提供至源極的電壓大小，將決定一特定晝素中有多少電 壓提供至液晶材料，且故可控制顯示器的灰階數。當不再 知:供電麗至閘極時’晝素停止充電但在下一晝面（行ame) 依然保持在開啟狀態。 傳統薄膜電晶體為島狀突出（island out)結構200如第 5A、5B和5C圖所示。這樣的結構會直接受背光源影響， 導致薄膜電晶體產生光漏電流而降低薄膜電晶體液晶顯 示器（TFT LCD)的性能。第5A圖顯示薄膜電晶體的島狀 突出結構200的上視圖而第5B圖顯示其剖面圖。第5b 圖顯示閘極金屬部分210係形成於基板2〇5上。閘極絕緣 層212係形成在閘極金屬部分21〇上。而且，本質半導體 層214和摻雜半導體層216係形成在閘極絕緣層212上。 並且’作為源極202和没極204的導電層218係覆蓋本質 半導體層214和摻雜半導體層216。第5C圖係沿著第5A 圖之B-B’平面以詳細顯示薄膜電晶體的島狀突出結構 200的剖面圖。保護層22〇和透明導電層222(如 oxide，ITO)係形成在如第5B圖薄膜電晶體結構的頂部。 如此技藝人士所熟知，使用島狀突出的薄膜 構的半導體非晶石夕特性之—是在正常光線或強 矽產生光電流（亦即當晝素處於開啟狀態，一漏 ^ 極牙過半導體層到没極）。目在匕，薄膜電晶體的漏 曰、 決定液晶顯示器的整體品f之關鍵要素。薄膜電晶體/的L = 0632-A51204TW/AU0608012 200919735 漏電降低液晶顯示器顯示器的性能。不利的影響包括 不一致/不均句（inconsistent/n〇n_unif〇rm)的灰階、串音 (crosstalk)、遮光（shading)、閃爍（flicker)及/或晝面停滯 (image sticking)。漏電流是傳統薄膜電晶體所產生的缺 點其中傳、·先薄膜電晶體係以例如非晶梦（a_si)半導體材 料製作且使用島狀突出的薄膜電晶體結構。 目前已有多種方式觸降低薄膜電晶體㈣電流。例 如，在結晶石夕（Crystalline-siliC0n)和多晶矽（p〇lycrys議此 silicon )的薄膜電晶體中，形成淡摻雜汲極或汲極補償結 構。然而，此方式需要額外的製作步驟（亦即，黃光、離 子植入）。另一方式係使用薄膜電晶體的島狀内縮（islad 叫結構300如第6A、6B圖所示。第6八圖顯示薄膜電晶 體的島狀内縮結構300的上視圖而第6B圖顯示其剖面 圖。閘極金屬部分310係形成於基板3〇5上。閘極絕緣声 m係形成在閘極金屬部分训上。本質半導體層314^ 摻雜半導體層316係形成在閘極絕緣層312上。 ^ 5B圖島狀突出的薄膜電晶體結構，第犯圖之本質半^ 層314和接雜半導體層316相對較窄。作為源極3 = 極304的導電層318係覆蓋本質半導體層μ和推雜= 體層316。因為本質半導體層（非晶石夕）的尺寸減少，$ 在光線下的非晶㈣顯地減少，光漏⑽目此@ “备 雖然島狀内縮的薄膜電晶體結構可。 需要額外的光罩、黃光和_製程，因此不利於但 了統-量產中的製造步驟，本質非晶㊉、源極和及t為 -般係同時沉積在閘極絕緣層上。這個製程使泰屬 體必須使用島狀突出結構。 4七電晶 0632-A51204TW/AU0608012 200919735 由此可知’業界虽需一種新式薄膜電晶體結制生 方法以降㈣膜電晶體的漏電流而無須額外的製程步= 【發明内容】 為達成上述目的，本發明係有關於一種薄膜電曰辦 =陣列面板和其製造方法。—實施例之製造方法1 i:=r(i)形成一圖案化第-導電層於-基板上 其：=化第一導電層包括一間極線和一遮蔽圖 = 層於該圖案化第一導電層和該基板上， 第二導 q未彳匕弟一V-电層，該圖案化第 和一汲極於該圖案化半導體/上，括—源極 芬a & 卞守骚層上以及一貧料線電性連接 二"、和，（V)形成—圖案化保護層於該圖案化第二導雷 層上及該基板之上，（vi) 導電 牵μ l ^ 圖茶化透明導電層於該圖 夕、^上。在一實施例中，形成該圖案化第一導電声 隙，1中兮門隙的办/ ^該遮蚊圖案之間形成一間 二間隙的見度小於6//m。另一實施例 該圖案化第一導電層之+驟承勺 I成 料線下方。步驟更包括形成一遮蔽線於該資 括：^該圖案化第—導電層之步驟，包 光阻圖安料/ ¥電層於該基板上；（ii)形成一第一 f罩钱刻該第-導電層以在該基板上形成該閘相 案。n亥遮敝圖案；以及㈣移除該第一光阻圖 在-實施例中’形成該圖案化半導體層之步驟，包 0632-A51204TW/AU0608012 200919735 括.（Ο形成一本質半導體層於該閘極絕緣層上；（ii)形 成=摻雜半導體層於該本質半導體層上；（iii)形成一 ^ —光阻圖案於該摻雜半導體層上；（iv)以該第二光阻圖案 為一遮罩蝕刻該本質半導體層和該摻雜半導體層以形: 該圖案化半導體層；以及（v)移除該 第二光阻圖案。 在一實施例中，形成該圖案化第二導電層之步驟， 下列步驟：⑴形成一第二導電層於該摻雜半導體層 上二⑴）形成一第三光阻圖案於該第二導電層上；（出）二 為一遮罩蝕刻該第二導電層以在該摻雜 ^體層场成該源極和魏極以及在該閘極絕緣 形成該貧料線；以及（iv)移除該第三光阻圖案。均 列步施^中’形成該圖案化保護層之步驟，包括下 ⑼形成一第四光阻圖案於該保護層= 孔，美^圖案為—遮罩㈣該保護層以形成-接觸 圖案:〉、—部分之該汲極；以及㈣雜該第四光阻 在一實施例中，形成該圖案化透 括下列步驟：W形成一透明導電層二-二之^ 上，⑻形成一第五光阻圖案於該透導呆5層 電性連接至，汲極月導電層透過該接觸孔 =接主该及極’以及㈣移除該第 安 在一實施例中，形成該圖案化半導 θ木。 電層之步驟是藉由半調式遮成該圖案 或灰調式遮罩（gray_tone mask)完成。 alf-t〇ne mask) 0632-A51204TW/AU0608012 200919735 在一貫施例中，形成該圖案化半導 化第二導電層之步驟，包括下列二體二 導體層於該閘極絕緣層上；（ii)形 、“ it (m)形成一第二導電層於該摻雜半導 =案於該第二導電層上;(ν)以該第六光阻U二 ^罩導電層、該摻雜半導體層和該本導 成該圖案化半導體層以及於該圖案化半導= :之該，，第二導電層;以及(vi)移除該第六== 在貝施例中，本發明之製造方、、表宙— 和該圖宰化透明莫命思/ °'更已括於該閘極線 /圖^透明導電層之間形成_儲存電容的 -該遮蔽圖案的寬度至少等於該源極的‘另 在另一方面，本發明提出一種液又 晶體(T叩陣列面板。在一實施例中夜===缚膜電 陣列面板，包括：W H _電曰曰體(TFT) θ . w I扳，（11) 一圖案化第—莫雷思 …-間極線、—閘極和相鄰該閘曰 形成於該基板上，·㈣一間極絕 =蚊圖案安皆 第-導電層场)—圖案化半導體層，：=圖= :該遮蔽圖案上方之該義緣層上;= 曰，/、具有一源極和一汲極設置於 ， 以及⑹—資料線電：化+導體層上， 護層，形成於物e (V11)—圖案化保 沒極之至少；:極；^極)和，線上’並暴露出該 去主及（V1U) 一透明導電層，A且古 晝素電極形成於該圖案化保 具有一 連接至該沒極。 隻曰上I透過—接觸孔電性 在-實施例中’該遮蔽圖案為一矩形。在另—實施例 0632-A51204TW/AU0608012 10 200919735 二：：：晶體(TFT)陣列面板更包括-遮蔽線，設置 於及基板上且位於該資料線下方。詨 罝 和該遮蔽線係形成在相同層 "二。遮敝圖案 半導體層上。貝科線係設置於該圖案化 在一實施例中，該圖案化半導 和該資料線係#由—心㈣、二廣絲極、該汲極 -a ^ » ' 半凋式遮罩（ha〗f-tone mask)戋 一;^ 5周式遮罩（抑y-tonemask)形成以灰 電極至少重叠該閉極線之4份在例畫素 ，和該遮蔽"隙分：：中成::二容。 在一每於度至少等於該源極的寬度。 層，之後再於i卜报$ 牛導肢層具有一本質半導體 右第一^ Γ 成參雜半導體層。該汲極係為一且 σ十向第二端之延長的導電棒，以及节调炻盔” υ形的導電層形成於該圖案化半導體声奉極為- 實質上圍繞在該汲極之第—端以二係 本發明將配合較佳#_和目以w 其並非用以限定本發明，任何孰二述，然 本發明之精神和範圍内，當可做:許 在不脫離 發明之保護範圍當視後°”潤飾’因此本 《甲叫專利乾圍所界定者為準。 【實施方式】 係表示類似之=:以中類似的元件編號 的意思，除非本文章中明確5 田該”包括複數 中的”之中，，包括，，之中，，及，，而且，本發明 確指出他意思。 ’除非本文章中明 0632-A5 3 204TW/AU0608012 11 200919735 太恭ί發明各實施例將配合第1至7圖的圖式加以說明 π之目的係有關於一種降低液晶顯示器中薄膜電晶 肢之光漏電流的方法。 曰£ 一=1圖係緣示本發明之降低光漏電流之薄膜電晶體的 二Α之上:見圖。第2圖係繪示沿著第1圖薄膜電晶體 1 UII之A A 剖面所得之剖面圖。 液晶顯示器裝置係可利用複數個薄膜電晶體副以形 電晶體陣列面板。液晶顯示器裝置之薄膜電晶體陣 反具有以矩陣方式排列的複數個薄膜電晶體晝素沾 構’以對應形成液晶顯示器的複數個晝素顯示區 一更大的顯示區。 再取 薄膜電aa體陣列面板的每一個薄膜電晶體，包括一美 板5和一圖案化第一導電層ί〇，圖案化第一導電層1〇工 有-間極線u、一閑極1〇6、和一相鄰於閑極線^之: =圖案3G’皆形成在基板5上。每—個薄膜電晶體更 匕3 —閘極絕緣層12形成在圖案化第一導電層1〇上，一 圖案化半導體層14形成在閘極和遮蔽圖案上 閘極，緣層12上，具有-源極1Q2和—及極、m之一圖 案化第二導電層18位於圖案化半導體層14上，以及一次 料線13(如第4B圖所示）電性連接至源極1 〇2。一圖安化 保護層20形成在源極1〇2、汲極1〇4和資料線13上=暴 露出汲極1G4之至少-部份。具有晝素電極32之一圖^ 化透明導電層22形成在圖案化保護層2Q上，且透過圖案 化保護層20定義之一接觸孔110與汲極1〇4電性連接。 如第1圖之上視圖所示，形成在薄膜電晶體基板上之 遮蔽圖案30實質上為一矩形。閘極線丨丨和遮蔽圖案3〇 0632-A51204TW/AU0608012 12 200919735 為圖案化第一導電層i 〇的一部份。 训t一安實施例中，包含閑極、線11、閘極⑽和遮蔽圖案 30之圖木化第-導電層1〇形成在基板 丰 在Η搞1DrV : 圖案化半導體層14形成 f閘極106和遮蔽圖t3〇上方之閑極絕緣層12上。 線13是設置於閘極絕緣層12上，如第％圖所示。、 如Λ一實施例中，具有鬧極線n、閘極1 〇 6、遮蔽圖案

如楚35之圖案化第一導電層10形成在基板5上， =2圖與第4A圖所示。如第4β圖所示，圖案化半導體 導體層15和摻雜半導體層16。摻雜半 ^層16可經由本質㈣體層15進行料佈植之後形 是設置於圖案化半導體層Η上。遮蔽線 35疋位於負料線13下。圖案化半導 …調式遮罩α一一或灰調貝=

Cgray-tone mask)形成。 請翏照第3E圖，晝素電極32為圖案化透明導電層22 少重疊問極線11的一部份，在晝素曰電極 32和閘極線U重疊的部份具有—閘極絕緣層u介於二 者^間’藉以形成-儲存電容。閘極⑽和遮蔽圖案抑 度小於6#m之間隙(gap)14〇分開。遮蔽圖案3〇的 丸又至少荨於第1圖之源極102的寬度评。 凊，照第1圖，汲極1〇4為一延長的導電棒加）， 其具有第-端l〇4a和對向的第二端1〇4b，且源極1〇2為 一 ϋ形的導電層形成在_化半導體層14上 ⑽ 圍繞在汲極m之第i1()4a以形成4形通:: 睛參照第2圖，沒極1〇4的至少一部份與圖案化透明 0632-A51204TW/AU0608012 13 200919735 導電層22之至少一部份重疊。在重疊區中，形成有接觸 孔110，使得圖案化第二導電層18電性連接至圖案化透 明導電層22，其中汲極104是圖案化第二導電層18的一 部份。圖案化透明導電層22形成一晝素顯示區胃。晝素顯 示區與圖案化第一導電層10之至少一部份重疊^ ^明導 電層22可為氧化銦錫層（indium tin oxide，ΙΤ0)、氧化 銦鋅層（indium zinc oxide，IZ0)或上述材料之組合。 本發明另一實施例是有關於一種製造降低光漏電流 ， 之薄膜電晶體陣列面板的方法。在一實施例中，該方 步驟，包括： ^ — (Ο形成圖案化第一導電層1〇於基板5上，其中圖案 化第一導電層1〇包括閘極線11、閘極106、和遮蔽圖g 30， (i i)形成閘極絕緣層12於圖案化第一導電層1 〇和其 板5上； 土 (iii)形成圖案化半導體層14於閘極絕緣層12上； # (iv)形成包括源極102和汲極1〇4之圖案化第二導恭 V層18於圖案化半導體層14上，且形成資料線13電性連 接至源極102 ; 連 (V)形成圖案化保護層20於圖案化第二導電層18 和基板5之上；以及 θ 上（Vl)形成圖案化透明導電層22於圖案化保護層2〇 —這些步驟可按照本發明實施例之上述步驟依序執 行，，可按照此技藝人士所熟悉的其他順序。 第3A至3E圖係繪示本發明一實施例之降低光漏電流 06 j2-A5 1204TW/AU0608012 14 200919735 之薄膜電晶體之製造步驟 體之製造流程，—個$ # 在此僅描述一個薄膜電晶 製造。 個或更多個薄膜電晶體可由相似的流程 請參照第3A圖，以當—丄 電層10,其中圖宰 弟；'先阻圖案形成圖案化第-導 ⑽和遮蔽圖案導電層10包括閘極、線Η、閉極 極106和遮蔽圖案30之步驟先=案形成閉極線11、閉 (i)使用物理氣相 deposition， PVD)沉 、:積法（Physical vapor ⑴)沉d第：導電層於基板5上； (出）以第—^圖^於4 —導電層上； 基板5上各別形成_ π ^層在 以及 1閘極1〇6及遮蔽圖案30 ; (iv)移除閘極線u、 一光阻圖案。 冏椏和遮敝圖案30上之第 他：:多:r代:= 合。第-導電層 二在間極106和遮蔽圖案30之間且有一門隙二之二且 一貫施例中，遮蔽圖案3〇的寬 曰永140。在 第1圖所示）的寬度。 、又少寻於ϋ形源極102(如 請參照第3Β圖，以笸-止μ门+ 導體層14之步驟包括：—圖木形成圖案化第一半 ()以第電漿辅助化學氣相 enhanced CVD ΡΡΠ/nw^ ^ ^ ^ ^urst plasma d⑽’ PE_形成間極絕緣層i2於閉極、㈣、 0632-A51204TW/AU06刪 12 15 200919735 閘極106和遮蔽圖案3〇上. (11)以第二電漿辅助 a 半導體層15於閘極絕緣層^上乳相沉積法製程沉積本質 半導電漿辅助化學氣相沉積法 牛V脰層16於本質半導體声^ . 次衣釭/儿積摻雜 ㈤沉積第二光阻“半導 (v)以弟二光阻圖案為— m 6上， 和本質半導體層15，以、形；2乾蝕刻摻雜半導體層16 f (V1)移除摻雜半導體層16上j =層14,以及 同樣地，這❹上、^二光阻圖案。 它一個或更多個替代的步帮執行^〜依序執行，或以其 請參照第3C圖，以坌二止 繼，其中圖案化第二 102和汲極104。以第三 18包括資料線13、源極 和汲極104之步驟包圖木形成資料線13、源極102 (i)以物理氣相沉穑沐制 、 導體層16和間極絕緣層i2"^.沉積第二導電層於摻雜半 ⑴);冗積第三光阻圖案於 /11〗）以第三光阻圖案為一遮罩钱列笛一道 成貧料線13、源極102和沒極以及—導電層以形 (iv)移除資料線13、 阻圖案。 性iUZ和汲極104上之第三光 同樣地’這些步驟可赴lμ 他-個或更多個替代的步驟執行^驟依序執行，或以其 可為乾_製程或濕 合。弟二導電層的材質 衣狂4 — #之組 可貝了為金屬、金屬氧化物或二者之組 0632-A51204TW/AU0608012 16 200919735 合。 請參照第3D圖，以第四来阻图安r丄 20之步驟包括·· 圖案形成圖案化保護層 (〇使用電漿輔助化學氣相沉積法 資料線13、源極102和汲極1〇4上；儿積保護層於 (ii) 沉積第四光阻圖案於保護層上，· (iii) 以第四光阻圖案為一’ 觸孔no，此接觸孔110作為透明罩導以形成接 之間的接點（contact)，·以及 ^層22和沒極1〇4 (iv) 移除第四光阻圖案。 同樣地’這些步驟可按昭上诚I 他一個或更多個替代的步驟執行了…序執行，或以其 合。钱刻製程可為乾㈣製程或絲刻製㈣二者之組 ^參：第犯圖，以第五光阻圖案形成呈有金辛㈣ 32之圖案化透明導電層22， ，、主素電極 間極線11之-部份重疊 ^圖木設置於至少與 電極32之圖案化透明導電層22之步形成具有晝素 2〇上⑴以物理氣相沉積法製程沉積透明導電層於保護層 (ii)沉積第五光阻圖案於透明導電層上； (111)以第五光阻圖案—曰’ 成晝素電紙以及 4罩蝕刻透明導電層以形 ，移除晝素電極32上之第五光 。 =❹程可為乾钱刻製程或濕 程 5。在-貫施例中’透明導電層為-氧化麵踢):3 0632-A51204TW/AU0608012 17 200919735 紅=中彡明導電層為—氧化銦 明導f層為氧化銦錫層和氧化銦鋅層之組^施例中，透 弟4A至4D圖係綠示本發明另一實施 流之薄膜電晶體之、 j之降低光漏電 晶體之製造流程^=在此僅描述一個薄膜電 程製造。 個或更多個缚膜電晶體可由相似的流 請參照第4A圖，以筮一、京θ也 電層10，其十包括閉圖案形成圖案化第—導 遮敝線35。製造步驟如前文所述。 4敝圖案30和 〇月參照弟4Β圖’間極絕緣；丨ρ在r二 導電…。圖案化半導二層於圖案化第- 18係經由一半贺1 fh + θ 4和圖案化第二導電 二田牛凋式（haif-t〇ne)遮罩製程 (gray-tone)遮罩製程完成。 一火调式 形成圖案化半導體層14和 驟包括： —等包層18之步 ⑴沉積本質半導體層15於閘極絕緣層12上； (u)沉積摻雜半導體層16於本时導體 i⑴沉積第二導電層於摻雜半導體層16日上；，

Civ)以半調式遮罩或灰胡十 於第二導電層上； 麵形成第六光阻圖案 第六光阻圖㈣"'料，對第二導電層、摻雜 半導體層16與本質半導體 第丄弁m層5進仃蝕刻，隨後將部份之 體㈣進行㈣，以形;二電層與摻雜半導 圖案化半導體層14上==3+，4 以及 貝卄綠13源極102和汲極1〇4; 0632-Α51204TW/AU0608012 18 200919735 (vi)移除第六光阻圖。 遮蔽線35係設置於資料線13下方。 如第4C和4D圖所示，之後，形成圖案化保護層20 和具有晝素電極32之圖案化透明導電層22，形成步驟如 前文所述。 本發明實施例所提出之薄膜電晶體結構對於傳統薄 膜電晶體結構係提供一新穎且重大的進展。第7圖係繪示 本發明一實施例製造之薄膜電晶體、傳統島狀突出結構之 薄膜電晶體和傳統島狀内縮結構之薄膜電晶體的電壓-光 電流關係曲線、電壓-暗電流關係曲線，其中薄膜電晶體 閘極和源極係施加相似的電壓以顯示本發明實施例之薄 膜電晶體可降低光漏電流。 暗電流為環境光線不足時通過汲極和源極之電流。光 電流為環境光線正常或更亮時通過汲極和源極之電流。在 本例中，汲極和源極之間的電壓設為VDS= 10V(伏特）。 曲線602顯示傳統島狀内縮結構之薄膜電晶體之暗電 流。曲線612顯示傳統島狀突出結構之薄膜電晶體之暗電 ( 流。曲線622顯示按照本發明一實施例之薄膜電晶體之暗 電流。曲線604顯示傳統島狀内縮結構之薄膜電晶體之光 電流。曲線614顯示傳統島狀突出結構之薄膜電晶體之光 電流。曲線624顯示按照本發明一實施例之薄膜電晶體之 光電流。由第7圖可知，本發明一實施例之薄膜電晶體之 暗電流（曲線622)稍微大於另外二種薄膜電晶體結構，明 顯小於任一光電流曲線604、614和624。然而，本發明 一實施例之薄膜電晶體之光電流624明顯小於傳統島狀 突出結構之薄膜電晶體之光電流614，且幾乎等於傳統島 0632-A51204T W/AU0608012 19 200919735 狀内縮結構之薄膜電晶體之光電流604。比較這三種形式 之薄膜電晶體的光電流可知，本發明可提供一種以簡化製 程即達到減少光漏電流之方法。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限定本發明，任何熟悉此項技藝者，在不脫離本發明之精 神和範圍内，當可做些許更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 0632-A51204TW/AU0608012 20 200919735 【圖式簡單說明】 第1圖係繪示本發明一實施例降低光漏電流之薄膜電 晶體之上視圖， 第2圖係沿著第1圖之A-A’剖面所得之降低光漏電流 的液晶顯示器晝素結構之剖面圖； 第3A至3E圖係繪示本發明降低光漏電流的薄膜電晶 體之一實施例之製造步驟； 第4A至4D圖係繪示本發明之降低光漏電流的薄膜電 晶體之另一實施例之製造步驟； 〆 第5A至5C係分別繪示傳統島狀突出結構之薄膜電晶 體之上視圖、剖面圖以及更詳細剖面圖； 第6A至6B係分別繪示傳統島狀内縮結構之薄膜電晶 體之上視圖及剖面圖；以及 第7圖係繪示本發明一實施例製造之薄膜電晶體、傳 統島狀突出結構之薄膜電晶體和傳統島狀内縮結構之薄膜 電晶體的電壓-光電流關係曲線、電壓-暗電流關係曲線， 其中薄膜電晶體閘極和源極係施加相似的電壓以顯示本發 ί」明實施例之薄膜電晶體可降低光漏電流。 【主要元件符號說明】 5、205、305〜基板； 10〜圖案化第一導電層； 11〜閘極線； 12〜閘極絕緣層； 13〜資料線； 14〜圖案化半導體層； 15〜本質半導體層； 16〜摻雜半導體層； 18〜圖案化第二導電層；20〜圖案化保護層； 22〜圖案化透明導電層；30〜遮蔽圖案； 0632-Α51204TW/AU0608012 21 200919735 35〜遮蔽線； 102、202、302〜源極； 106〜間極； 112〜U形通道區； 32〜晝素電極； 100〜薄膜電晶體； 104、204、304〜没極； 110〜接觸孔； 140〜間隙； 200〜傳統薄膜電晶體之島狀突出(island out)結構； 210、310〜閘極金屬部分；212、312〜閘極絕緣層； 214、314〜本質半導體層；216、316〜摻雜半導體層； 218、318〜導電層； 220〜保護層； 222〜透明導電層； 300〜傳統缚膜電晶體之島狀内縮(island in)結構。 0632-A51204TW/AU0608012 22

Claims (1)

1. 200919735 十、申請專利範園： ⑴形成-圖案化第一導電声於單：其面：的方法，包括: 化第-導電層包括一閑極線和：遮蔽^上，其中該圖案 板上⑻形成-閑極絕緣層於該圖案化第—導電層和該基 (m)，，—圖案化半導體層於該間 ㈣形成一圖案化第二導電層， =上’ 包括-源極和-汲極於該圖案化半導體声上 導電層 線電性連接至該源極；M +導體層上’以及一資料 該基㈣料該_化第二以層上和 ΓΓί成;；圖案化透料電層於_案化賴層上。 案化一第^雷/範圍第1項所述之方法，其中形成該圖 之間形成步驟更包括在該閑極線和該遮蔽圖案 寬度==利範圍第2項所述之方法’其中該間隙的 -導带耗圍第1項所述之方法，其中形成該第 等％層之步驟包括： ⑴形成一第一導電層於該基板上； (2形成一第一光阻圖案於該第一導電層上； (二）以第一光阻圖案為一遮罩飯刻該第一導電層，以 i該基板上形成該閘極線以及相鄰該閘極線之該遮蔽圖 茶，以及 (iv)移除該第一光阻圖案。 0632-A51204TW/AU0608012 23 200919735 5.如申請專利範圍第丨項所述 案化半導體層之步驟包括： 方法，其中形成該圖 ⑻瓜成-摻料導體層於該本时導體層上· 阻圖案於該摻雜半導體^上； 和該摻料導體^ 罩钱刻該本質半導體層 卞♦體層，以形成該圖案化半声 〇)移除該第二光阻圖案。 曰， 6.如申凊專利範圍第丨項 案化第二導電層之步驟包括：、斤、之方法，其中形成該圖 緣層Ϊ形成—第二導電㈣該掺雜半導體層和該閉極絕 ⑴)形成一第三光阻圖案於該第_ ㈣以該第三光阻圖案為一遮弟罩層上一’ 以在該摻雜半導靜上錢刻該弟―導電層’ 極絶緣層上形成該資料線；卩及 (lv)移除該第三光阻圖案。 7. 如申請專利範圍第j項所述 案化保護層之步驟包括： ，、中形成该圖 之上⑴形成-保護層於·案化第二導電層上和該基板 (H)形成一第四光阻圖案於該保護層上； (m)以該第四光聞案為 成-接觸孔，暴露該汲極之至少一部分丨;層，以开/ (iv)移除該第四光阻圖案。 8. 如申請專利範圍7項所述之方法，其中形成該圖案 0632-A51204TW/AU0608012 24 200919735 化透明導電層之步驟包括： ⑴形成—透明導電層於該圖案化保護層上； (11)形成一第五光阻圖案於該透明導電層上； =0以該第五光阻圖案為—遮罩姓刻該透明 以形成該圖案化透明導電層，i 印， 過该接觸孔電性連接錢;以及 t臂透 (iv)移除該第五光阻圖案。 9. 如申請專利範圍丨項所述之方法，豆 化第一導電層之步驟包括 中形成該圖案 下方。 少鄉0括开4 —遮敝線，設置於該資料線 10. 如申sf專利範圍9項 案化半導體層和形成該圖宰化第一=思其中形成該圖 -半調式涉置制w f導電層之步驟係經由 牛月式遮罩製程或—灰調式遮罩製程完成。 1,1.如申請專利範圍9項所述之方法， 案化半導體層和形成該圖案化第二導電層之+二Μ圖 ⑴形成一本質半導體層於該閘極絕i層上:· ；料㈣層於該本料導體層上； ㈣以-半調式遮罩或一灰調式遮;::土第 圖案於該第二導電層上； 成弟/、先阻 兮养L)本^gfs、光阻圖案為—遮罩則該第二導電々、 體層和該本質半導體層，“ 層；以及茶化“體層上之該圖案化第二導電 (ν〇移除該第六光阻圖案。 12·如申請專利範圍〗項所述之方法，更包括於該閉 0632-A5I204TW/AU0608012 25 200919735 極線=:圖案化透明導電層之間形成一儲存電容。 荦的寬产至^專利侧1項所述之方法，其中該遮蔽圖 案的見度至少等於該源極的寬度。 l 種域申請專利第1項所述之方法f作之 溥膜電晶體陣列面板。 、疋万沄泉 15.—種薄膜電晶體陣列面板，包括： ⑴一基板； 搞绩⑼案化第—導電層形成於該基板上，呈有一閘 極線一閘極和相鄰該閘極線之一遮蔽圖案； ㈣-閘極絕緣層，形成於該圖案化第、—導電層上； Ο)—圖案化半導體屑， 少部分設置於該閘極和該遮蔽圖案；^極絕緣層上且至 荦化m二f電層’包含一源極和一沒極設置於該圖 术化牛導體層上，以及―資料線電 ㈤-圖案化保護層，形成於州二”源極， 料線上.，並暴露該汲極之沒極和該資 圭音透明導電層形成於該圖案化保護層上，呈有-直素電極且電性連接至該汲極。 板 1 甘6.^申請專利範圍15項所述之薄膜電晶體陣列面 ，、中該遮蔽圖案為一矩形。 板 17=申請專利範圍15項所述之薄膜電晶 〃中該閘極線、該遮蔽圖案係形成在相同層。 板 St申請專利範圍15項所述之薄膜電晶曰體陳列而 ，、中该資料線是設置於該圖案化半導體層上。 板 Γ中如兮申^^11®15項所述之薄膜電^體陣列面 八中k旦素電極重疊於該閘極線之至少—部份，藉、 0632-A51204TW/AU0608012 26 200919735 形成一儲存電容。 板 板 板 方 板： 20.如申睛專利範圍μ項 — 豆中竽間盔4t — 貝所述之缚膜電晶體陣列面 二中為1極和該遮蔽圖案係以一 』面 21如申請專利範圍2〇項 一'网 其中該間隙的寬戽少於6/；J缚膜電晶體陣列面 更包15項所述之薄膜電晶體陣列面 更已括—遮敝線設置於該基板上且位於該資料S 二中该遮敝圖案的寬度至少等於該源極的寬产。j面 •如申請專利範圍丨5項所 恭曰又 板，其中該圖案化半導體層包括—本質ί導陣列面 半導體層。 、牛蛉體層和一摻雜 25.如申請專利範圍15項所述之 板，其中該沒極為具有第一端和對向第二端之=陣列面 =以及該源極為一 U形的導電層形 體層上，該源極實質上圍繞在該及極 匕+導 形通道區。 鳊以形成一U 0632-A51204TW/AU0608012 27