TW200913156A - Methods of forming phase change memory devices having bottom electrodes - Google Patents

Methods of forming phase change memory devices having bottom electrodes Download PDF

Info

Publication number
TW200913156A
TW200913156A TW097126558A TW97126558A TW200913156A TW 200913156 A TW200913156 A TW 200913156A TW 097126558 A TW097126558 A TW 097126558A TW 97126558 A TW97126558 A TW 97126558A TW 200913156 A TW200913156 A TW 200913156A
Authority
TW
Taiwan
Prior art keywords
layer
pattern
bottom electrode
forming
linear
Prior art date
Application number
TW097126558A
Other languages
English (en)
Inventor
Hyeong-Geun An
Dong-Ho Ahn
Young-Soo Lim
Yong-Ho Ha
Jun-Young Jang
Dong-Won Lim
Gyeo-Re Lee
Joon-Sang Park
Han-Bong Ko
Young-Lim Park
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070070153A external-priority patent/KR20090006628A/ko
Priority claimed from KR1020070073521A external-priority patent/KR101186653B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200913156A publication Critical patent/TW200913156A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/90—Bulk effect device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

200913156 九、發明說明： 【發明所屬之技術領域】 本發明係關於半導體記憶體裝置及製造半導體記憶體裝 置之方法，且更特定而言係關於具有—底部電極之相位改 變記憶體裝置及其製造方法。 【先前技術】 相位改變記憶體裝置之單位單元（unit cell)包括一存取 裝置及一串聯連接至該存取裝置的資料儲存元件。資料儲 存元件可包括-電連接至存取裝置之底部電極及與該底部 電極接觸之一相位改變材料層。視提供至相位改變材料層 之電流量而定，相位改變材料層可在非晶形狀態與結晶狀 態之間或在結晶狀態内之各種電阻率狀態之間進行電切 換。 當程式化電流流過底部電極時，可在相位改變材料層與 底部電極之間的界面處產生焦耳熱。此焦耳熱可將相位改 變材料層之部分（下文巾被稱為”過渡區，，）轉換為非晶形狀 態或結晶狀態。具有非晶形狀態之過渡區的電阻率高於具 有結晶狀態之過渡區的電阻率。因此，藉由在讀取模式中 偵測流過過渡區的電流，儲存於相位改變記憶體裝置之相 位改變材料層中之資料可被區別為邏輯一（1)或邏輯零 (〇)。 【發明内容】 在根據本發明之某些實施例中，相位改變記憶體裝置可 具有基板上之底部圖案。線狀或[狀底部電極可經形成而 133006.doc 200913156 與基板上之各別底部圖案接觸且具有藉由基板上之x軸方 向及y軸方向之尺寸界定的頂部表面。沿底部電極之頂部 表面之X軸的尺寸具有小於用以製造相位改變記憶體裝置 之光微影製程的解析度限度㈣—⑽心⑴之寬度^目位 改變®案可經形成而與底部電極之頂部表面接觸以具有大 於底部電極之頂部表面之_及7軸方向的尺寸中之每一者 之寬度’且頂部電極可形成於相位改變圖案上，其中線形 狀或L形狀表示底部電極在_方向之截面線形狀或截面l 形狀。 【實施方式】 本發明之前述及其他目標、特徵及優點將自本發明之實 例實施例之以下更特^描述而變得顯而易&，如隨附圖式 中所說明1式未必按照比例繪製，而是著重於說明本發 明的原理。 '下 > 考借助於實例展不本發明之實施例的隨附圖式更 C. 充分地描述本發明。然@，本發明可具體化為許多不同形 式，且不應理解為限制於本文中閣述之實例實施例。實情 為，此等實例實施例經提供，使得本揭示案將為透徹及完 整的’且將向熟習此項技術者全面傳達本發明之範此 7 ’本文中所描述且說明之每—實施例又包括其互補傳導 性類型實施例。 應理解’當元件被稱為"連接至”另—元件、"耦接至，，另 3件元件敏感”⑷或其變型）時，元件可直接 連接至另-元件、輕接至另一元件或對另一元件敏感，或 133〇〇6,d〇c 200913156 介入元件可能存在。相較而言，當元件被稱為”直接連接 至"另一元件、"直接耦接至另一元件"或”直接對另一元件 敏感及/或其變型)時，不存在介入元件。全文中類似數 字指代類似元件。如本文中所使用，術語"及/或”包括相關 所列項目中之一或多者的任何及所有組合，且可縮寫為 "/，，〇 應理解，儘管可在本文中使用術語第一、第二、第三等 來描述各種元件、組件、區、層及/或截面，但此等元 件、且件、區、層及/或截面不應受此等術語限制。此等 術語僅用以區分一元件、組件、1、層或截面與另一區、 層或截面。因’以下論述之第一元件、組件、區、層或 截面可被稱為第二元件、組件、區'層或截面而不背離本 發明之教示。 本文中所使用之術語係僅為描述特定實施例之目的且不 意欲限制本發明。如本文中所用，單數形式”一”及"該，，意 欲亦包括複數形式，除非上下文中另外明確指示。應進二 步理解，當在此說明書中使用時，術語"包含"（及/或其變 型）規定所陳述特徵、整體、步驟、操作、元件及/或組件 之存在，但不排除一或多個其他特徵、整體、步驟、操 作、元件、組件及/或其群的存在或添加。相較而言，當 在本說月書中使用時，術語"由......組成”（及/或其變型）規 疋所陳述數目之特徵、整體、步驟、操作、元件及/或組 件，且排除額外特徵、整體、步驟、操作、元件及/或組 件0 133006.doc 200913156 除非另外定義，否則本文中 ί+f -¾. \ a . 使用之所有術語（包括抖 技術^ )具有與一般熟習 （匕括科 解之術語相同的含義。應㈣者通常理 十暮 應進—步理解，諸如通用字业中胼 案之内容中之含義—致=與其在相關技術及本申請 η 3義’且不應以理想化或過度正 式思義來理解，除非本文中Μ地如此定義。 了為易於描述而在本文中使用空間相對術語(諸如， ……之下”、”下方"、”底部"、”下部"、"上方"、"頂部"、 "上部”及類似物）來描述-元件或特徵與另-⑷元件或特 徵的關係，如圖中所說明。應理解，該等空間相關術語音 欲涵蓋使用或操作中裝置之除圖中描綠之定向以外的不同 定向。舉例而言，若將圖中之裝置翻轉，則描述為在其他 元件或特徵”下方”或”之下”之元件接著將定向於其他元件 或特徵"上方’’。因此，例示性術語"下方”可涵蓋，，上方,,及 "下方"兩個定向。可另外定向裝置（旋轉9G度或處於其他定 向），且可相應地理解本文中使用的空間相關描述詞。 又，如本文中所使用，”橫向"指代實質上正交於垂直方向 之方向。 應理解，根據本發明之實施例中描述之線狀及L狀底部 電極表示底部電極在X軸方向的截面形狀，且L狀底部電極 包括在垂直方向的L形狀截面及L形狀之對稱結構的截面。 或者，線狀及L狀底部電極可表示y軸方向之底部電極的截 面形狀。 本發明之例示性實施例提供具有底部電極之相位改變記 133006.doc 200913156 憶體裝置及製造該相位改變記憶體裝置的方法，該底部電 極適於藉由減小相位改變材料層與底部電極之間的產生焦 耳熱之界面區域而減小待在重設操作期間施加的電流。 在本發明之某些實例實施财，底部電極之頂部表面之 y軸可具有等於或大於光微影製程之解析度限度的寬度。 在其他實例實施例中，底部電極之頂部表面之y軸可具 有小於光微影製程之解析度限度的寬度。
在再一些其他實例實施例中，[狀底部電極可包括垂直 方向之L形狀截面及L形狀之對稱結構的截面。鄰接於彼此 之L狀底部電極之L狀結構可經對稱地排列。 在又一些其他實例實施例中，底部圖案可為二極體。 在又一些其他實例實施例中，底部圖案可為與基板接觸 之接觸插塞及一安置於接觸插塞上的導電圖案。電連接至 各別底部圖案之電晶體可安置於基板上。 在又一些其他實例實施例中，相位改變圖案可在平行於 底部電極之頂部表面的x軸之方向延伸，或可在平行於底 部電極之頂部表面的y軸之方向延伸。 在另一態樣中，本發明係針對製造相位改變記憶體裝置 的方法。方法包括製備具有底部圖案之基板。形成線狀或 L狀底部電極，該等底部電極與各別底部圖案接觸且具有 頂部表面，該等頂部表面藉由具有底部圖案之基板上的X 軸及y軸界定。在此狀況下，底部電極之頂部表面的X軸具 有小於光微影製程之解析度限度的寬度。此外，線形狀或 L形狀表不底部電極在χ軸方向的截面形狀。形成相位改變 133006.doc 10· 200913156 接觸，且具有大於底部電 一者的寬度。頂部電極形 圖案’其與底部電極之頂部表面 極之頂部表面的X軸及y軸中之每 成於相位改變圖案上。 在本發明之某些實例實施例中，底部電極之頂部表面之 y轴可具有等於或大於光微影製程之解析度限度的寬度。 在其他實例實施例中，形成線狀底部電極可包括在具有 底部圖案之基板上形成層間絕緣層。可在層間絕緣層内形 成線狀溝渠，該等線狀溝渠在y抽方向延伸且同時在χ轴方 向暴露相鄰之兩個底部圖案的部分。底部電極間隔物可形 成於線狀溝渠之側壁上，且填充線狀溝渠之第一絕緣圖案 可形成於具有底部電極間隔物的基板中。在χ軸方向延伸 之線狀遮罩圖案可形成於具有第一絕緣圖案、底部電極間 隔物及層間絕緣層之基板上，且可藉由將線狀遮罩圖案用 作蝕刻遮罩來蝕刻第一絕緣圖案、底部電極間隔物及層間 絕緣層’直至底部圖案被暴露為止。隨後，可在經蚀刻之 區中填充第二絕緣圖案。 在又些其他實例實施例中，形成L狀底部電極可包括 在具有底部圖案之基板上形成層間絕緣層，且在層間絕緣 層内形成線狀溝渠，該等線狀溝渠在y軸方向延伸且同時 在χ轴方向暴露相鄰之兩個底部圖案的部分。隨後，底部 電極層及間隔物層可順序形成於具有線狀溝渠之基板中， 且門隔物層及纟部電極層▼經順序回名虫以形成[狀底部電 極圖案及間隔物。填充線狀溝渠之第一絕緣圖案可形成於 八有狀底D卩電極圖案及間隔物之基板中且在χ軸方向延 133006.doc 200913156 伸之線狀遮罩圖案可形成於具有第-絕緣圖案及L狀底部 電極圖案的基板上。可藉由將線狀遮罩圖案用作姓刻遮罩 來蚀刻第-絕緣圖案、L狀底部電極圖案及層間絕緣層， 直至底。P圖案被暴露為止。隨後，可在經银刻之區中填充 第二絕緣圖案。 、 在又一些其他實例實施例中，形成L狀底部電極可包括 在具有底部圖案之基板上形成層間絕緣層，且在層間絕緣 心形成線狀㈣，該等線狀溝渠在y軸方向延伸且同時 纟X軸方向暴露相鄰之兩個底部圖案的部分。隨後，底部 電極圖案可形成於線狀溝渠之侧壁及底部表面上，且填充 線狀溝木之内邛絕緣圖案可形成於具有底部電極圖案的基 板上。在具有内部絕緣圖案及底部電才& 案之基板上可 形成具有一在y軸方向暴露内部絕緣圖案之中央區之第一 開口及一在X軸方向底部圖案被暴露之間的頂部區之第二 開口的遮罩圖案。可藉由將遮罩圖案用作敍刻遮罩來姓刻 , ㈣絕緣圖案、底部電極圖案及層間絕緣層，直至底部圖 案被暴露為止。隨後，可在經触刻之區中填充絕緣圖案。 在又一些其他實例實施例中，底部電極之頂部表面之y 軸可具有小於光微影製程之解析度限度的寬度。 在又-些其他實例實施例中，形成線狀底部電極可包括 在具有底部圖案之基板上形成層間絕緣層，且在層間絶緣 層内形成線狀溝渠，該等線狀溝渠在y轴方向延伸且同時 在X軸方向暴露相鄰之兩個底部圖案的部分。底部電極門 隔物可形成於線狀溝渠之側壁上，且填充線狀溝渠之第1 133006.doc -12- 200913156 鈀緣圖案可形成於具有底部電極間隔物的基板中。在x軸 方向延伸之線狀犧牲圖案可形成於具有第一絕緣圖案、底 部電極間隔物及層間絕緣層之基板上，且遮罩間隔物可形 成於線狀犧牲圖牵的你丨辟μ _ ^ '、 '^上可藉由將遮罩間隔物用作蝕 刻遮罩來敍刻線狀犧牲圖案、層間絕緣層、底部電極間隔 物及第-絕緣圖案，直至底部圖案被暴露為止。隨後，第 二絕緣圖案可填充於㈣刻區中。在此狀況下，線狀犧牲 圖案之側壁可形成於各別底部圖案上方。 在又一些其他實例實施f列中，开）成L狀底告ρ電極可包括 在〃有底。P圖案之基板上形成層間絕緣層，且在層間絕緣 層内形成線狀溝渠’該等線狀溝渠心轴方向延伸且同時 在X軸方向暴露相鄰之兩個底部圖案的部分。底部電極層 及間隔物層τ順序形成於具有線狀溝渠之基才反中，且間隔 物層及底部電極層可經順序回蝕以形成L狀底部電極圖案
及間隔物。填充線狀溝渠之第一絕緣圖案可形成於具有L 狀底部電極圖案及間隔物之基板中，且在χ軸方向延伸之 線狀犧牲圖案可形成於具有第一絕緣圖案及£狀底部電極 圖案的基板上。遮罩間隔物可形成於線狀犧牲圖案之側壁 上，且可藉由將遮罩間隔物用作蝕刻遮罩來蝕刻線狀犧牲 圖案、第一絕緣圖案、；L狀底部電極圖案及層間絕緣層， 直至底部圖案被暴露為止。隨後，第二絕緣圖案可填充於 經蝕刻區中。線狀犧牲圖案之側壁可形成於各別底部圖案 上方。 在又一些其他實例實施例中，L狀底部電極可包括垂直 133006.doc -13- 200913156 方向之一 L形狀截面及L形狀之對稱結構的一截面。鄰接於 彼此之L狀底部電極可具有對稱[狀結構。 在又一些其他實例實施例中’底部圖案可由二極體形 成。 在又些其他實例實施例中’底部圖案可由與基板接觸 之接觸插塞及安置於接觸插塞上之導電圖案形成。電連接 至各別底部圖案之電晶體可在形成接觸插塞之前形成於基 板上。 在又些其他實例實施例中，相位改變圖案可在平行於 底部電極之頂部表面的χ軸之方向延伸，或可在平行於底 β電極之頂部表面的y軸之方向延伸。 在又一些其他實例實施例中，相位改變圖案及頂部電極 可it由圖案化而同時形成。 在另態樣中，本發明係針對製造相位改變記憶體裝置 的方法。方法包括製備具有底部圖案之基板。層間絕緣層 形成於具有底部圖案之基板上。圓柱底部電極經形成而通 過層間絕緣層與底部圖案接觸。絕緣圖案形成於層間絕緣 層中以在垂直方向切割圓柱底部電極及層間絕緣層的部 /刀。相位改變圖案經形成而與經部分切割之圓柱底部電極 之上部部分接觸。頂部電極形成於相位改變圖案上。 在本發明之某些實例實施例中’經部分切割之圓柱底部 電極可具有月牙形狀、"C形，，形狀或形狀(自頂視圖觀 看）。 在其他實例實施例中，底部圖案可包括二極體及順序堆 133006.doc -14- 200913156 疊之二極體電極。 在又-些其他實例實施例中，底部圖案可包括與基板接 觸之接觸插塞及安置於接觸插塞上之導電圖案。電連接至 各別底部圖案之電晶體可形成於基板上。 在又一些其他實例實施例中，形成絕緣圖案可包括：在 垂直方向切割圓柱底部電極及層間絕緣層之部分，以形成 使底部圖案之頂部表面之部分及經部分切割之圓柱底部電 極的經切割側壁暴露的溝渠；及在該等溝渠内形成絕緣 層0 在又-些其他實例實施例中，形成絕緣圖案可包括：在 垂直方向切割圓柱底部電極及層間絕緣層之部分，以形成 使經部分切割之圓柱底部電極之經㈣部分的頂部表面及 側壁暴露的溝渠；及在該等溝渠内形成絕緣層。 在又-些其他實例實施例中’形成圓柱底部電極可包括 通過層間絕緣層形成使底部㈣之頂部表面暴露的底部電 極接觸孔。底部電極層可經形成以覆蓋具有底部電極接觸 孔之層間絕緣層上之底部電極接觸孔的側壁及底部表面。 内部絕緣層可經形成以埴右且# p & 、χ、有底。卩電極層之基板上的底 部電極接觸孔。内部絕緣層及底部電極層可經平坦化，直 至層間絕緣層之頂部表面被暴露為止。 在又-些其他實例實施例中，在平坦化内部絕緣層及底 部電極層直至層龍緣層之頂部表面被暴露為止之後，可 執行平坦化製程至少一次。 在又一態樣中 本卷月係針對製造相位改變記憶體裝置 133006.doc 200913156 == 包括製備具有底部圖案之基板。層間絕緣層 缘声开^ & π圖案之基板上。圓柱底部電極通過層間絕 =成於各別底部圖案上。線狀絕緣圖案在X轴或y轴方 二門絕缘i =緣層中以在垂直方向㈣圓柱底部電極及 層間絕緣層的部分。相位改變圖案經形成而與經部分切割 之囫柱底部電極之上部部分接觸1部電極 位改變圖案上。 '各别相 在本發明之某些實例實施财，經部分切割之圓柱底部 :極可具有月牙形狀、”C形”形狀或”(，，形狀(自頂視圖觀 看）。 在其他實例實施例中，圓柱底部電極之相同部分可經切 割以形成均勻之ccc排列（當自頂視圖觀察經部分切割的 圓柱底部電極時）。 在又一些其他實例實施例令，相位改變圖案可經形成以 在平行於或垂直於圓柱底部電極之部分經切割所沿之表面 的方向延伸。 在又一些其他實例實施例中，形成線狀絕緣圖案可包 括·在垂直方向切割圓柱底部電極及層間絕緣層之部分， 以形成使底部圖案之頂部表面之部分及經部分切割之圓柱 底部電極的經切割側壁暴露的線狀溝渠；及在該等線狀溝 渠内形成絕緣層。 在又一些其他實例實施例中，形成線狀絕緣圖案可包 括.在垂直方向切割圓柱底部電極及層間絕緣層之部分， 以形成使經部分切割之圓柱底部電極之經切割部分之頂部 133006.doc -16 - 200913156 表面及側壁暴露的線狀溝渠；及在該等線狀溝渠中形成絕 緣層。 圖1為根據本發明之某些實施例中之相位改變記憶體裝 置的單元陣列區之一部分的等效電路圖。 爹看圖1 ’根據本發明之實例實施例之相位改變記憶體 裝置可包括：在行方向平行於彼此安置之位元線bl、在列 方向平行於彼此安置之字線WL、複數個相位改變圖案Rp 及複數個二極體D。 f 、 位元線BL可與字線WL交叉。相位改變圖案RP可安置於 位元線BL與字線WL之各別交叉點處。二極體D中之每一 者可順序連接至相位改變圖案中之相應一者。此外，相 位改變圖案Rp中之每一者可連接至位元線Bl中的相應一 者°二極體D中之每一者可連接至字線WL中之相應一者。 二極體D可充當存取裝置。在根據本發明之某些實施例 中’二極體D可被省略。在根據本發明之某些實施例中， , 存取裝置可為金氧半導體（MOS)電晶體。 k‘' 現將參考圖2及圖3 A至圖3E描述根據本發明之實例實施 、例之製造相位改變記憶體裝置的方法。在此狀況下，圖3 A 至圖3E中之參考符號A及b分別指示沿圖2之線ι_ι，及Π-Π， 獲得的橫截面圖。 參看圖2及圖3A，界定作用區102&之隔離層ι〇2可形成於 基板1 〇〇之預定區中。諸如矽晶圓或絕緣體上矽（SC)I)晶圓 之半導體基板可用於基板1〇〇。基板1〇〇可具有第一傳導類 型雜質離子。隔離層102可使用淺溝渠隔離（STI)技術來形 133006.doc 17 200913156 成。隔離層102可由氧化石夕層、氮化石夕層、氣氧化石夕層或 其組合形成。作用區102a可經形成以具有線形狀。
不同於第-傳導類型之第二傳導類型雜質離子可被植入 =作用區102a中以形成字線WL 1〇5。下文中，為了描述簡 單起見’假設第-傳導類型及第二傳導類型分別為p型及N 型。在根據本發明之某些實施例中，第—傳導類型及第二 傳導類型可分別為N型及p型。
第-層間絕緣層107可形成於具有字線肌1〇5及隔離層 1〇2的基板上。在根據本發明之某些實施例中，第一層 間絕緣層1G7可由氧化;^層、氮化♦層、氮氧化妙層或其 組合形成。第-層間絕緣層1〇7可經圖案化以形成接觸孔 108h，從而暴露字線WL 1〇5的預定區。 第-半導體圖案110及第二半導體圖案112可順序沈積於 接觸孔108h内。在根據本發明之某些實施例中，第一半導 體圖案11G及第二半導體圖案112可使用蟲晶成長技術或化 學氣相沈積（CVD)技術來形成。在根據本發明之某些實施 例中，第—半導體圖案11G及第二半導體圖案112可包括二 極體D。 第半導體圖案H0可與字線WL 105接觸。第一半導體 圖案110可經形成以具有第二傳導類型雜質離子。第二半 導體圖案112可經形成以具有第一傳導類型雜質離子。在 根據本發明之某些實施例中，第一半導體圖案丨1〇可經形 成以具有第一傳導類型雜質離子，且第二半導體圖案112 可經形成以具有第二傳導類型雜質離子。在根據本發明之 133006.doc -18· 200913156 某些實施例中，金屬矽化物層可進一步形成於第二半導體 圖案112上，然而，為了描述簡單起見省略第二半導體圖 案 112。 二極體電極115可形成於各別二極體D上。在根據本發明 之某些實施例中，二極體電極115可包括選自由以下各物 組成之群的一者：鈦（Ti)層、矽化鈦（TiSi)層、氮化鈦 (TiN)層、氮氧化鈦（Ti〇N)層、鈦鎢（Tiw)層、氮化鈦鋁 (TiAIN)層、氮氧鈦鋁（TiAlON)層、氮石夕化鈦（τβίΝ)層、 、 氮硼化鈦（TiBN)層、鎢（W)層、氮化鎢（WN)層、氮氧化鎢 (WON)層、氮矽化鎢（wSiN)層、氮硼化鎢（WBN)層、氮碳 化鎢（WCN)層、矽（Si)層、钽（Ta)層、矽化钽（TaSi)層、氮 化组（TaN)層 '氮氧化鈕（TaON)層、氮化鈕鋁（TaAIN)層、 氮矽化鈕（TaSiN)層、氮碳化钽（TaCN)層、鉬（Mo)層、氮 化鉬（MoN)層、氮矽K_(MoSiN)層、氮化翻鋁（MoAIN) 層、氮化鈮（NbN)層、氮矽化锆（ZrSiN)層、氮化锆鋁 (ZrAIN)層、旬 (Ru)層、石夕化姑（c〇Si)層、石夕化鎳（NiSi) 層、導電碳群層、銅（Cu)層及其組合。舉例而言，在根據 本發明之某些實施例中，二極體電極115可藉由順序沈積 TiN層及W層而形成。 二極體電極115可形成於接觸孔i〇8h内。在此狀況下， 二極體電極115可在各別二極體D上自對準。在根據本發明 之某些實施例中，可省略二極體電極11 5。 參看圖2及圖3B，第二層間絕緣層117可形成於具有二極 體電極11 5之基板100上。第二層間絕緣層117可經圖案化 133006.doc •19- 200913156 以在第二層間絕緣層117内形成線狀溝渠l2〇t，該等線狀 溝渠120t同時在X軸方向暴露緊鄰之二極體電極ι15的部 分，且在y軸方向延伸。底部電極層122可在具有線狀溝渠 120t之基板上沿底部台階而形成。底部電極層ι22可覆蓋 線狀溝渠120t内之經暴露之二極體電極U5及經暴露的第 一層間絕緣層107 ’且可覆蓋線狀溝渠12〇t之側壁及第二 層間絕緣層117的頂部表面。 在根據本發明之某些實施例中，底部電極層122可包括 選自由以下各物組成之群的一者：Ti層、TiSi層、TiN層、 ΤιΟΝ層、TiW層、TiAIN層、TiAlON層、TiSiN層、TiBN 層、W層、WN層、W〇N層、wsiN層、WBN層、WCN 層、Si層、Ta層、TaSi層、TaN層、TaON層、TaAIN層、 TaSiN層、TaCN層、Mo層、M〇N層、M〇siN層、M〇A1N 層、NbN 層、ZrSiN 層、ZrAIN層、Ru 層、CoSi 層、NiSi 層、導電碳群層、Cu層及其組合。 參看圖2及圖3C，具有底部電極層122之基板可經回蝕以 形成覆蓋線狀溝渠12〇t之側壁的底部電極間隔物丨22，。填 充線狀溝渠120t之第一絕緣圖案125可形成於具有底部電 極間隔物122’的基板上。為了詳述此情形，形成第一絕緣 圖案125可包括在具有底部電極間隔物122，之基板上形成第 一絕緣層，且平坦化第一絕緣層以暴露底部電極間隔物 122’的頂部表面。第一絕緣圖案125可由諸如氧化矽層、氮 化石夕層、氮氧化石夕|或其組合之絕緣層形成。在根據本發 明之某些實施例中，第一絕緣圖案125可由與第二層間絕 133006.doc •20· 200913156 緣層117相同的材料屬形成。 在其他實施例中’在第一絕緣層經平坦化直至底部電極 間隔物122’之頂部表面被暴露為止之後，可進行平坦化製 程至少一次以在第二層間絕緣層u 7内更均勻地形成底部 電極間隔物122'的高度。 參看圖2及圖3D ’在X軸方向延伸之線狀遮罩圖案127可 形成於具有第一絕緣圖案125、底部電極間隔物122，及第二 層間絕緣層117之基板上。線狀遮罩圖案127可包括線狀開 口 127t，其在丫軸方向暴露相鄰二極體電極11 5之間的頂部 區。線狀遮罩圖案127可由具有相對於第二層間絕緣層 Η 7、第一絕緣圖案！ 25及底部電極間隔物丨22，之触刻選擇 性的材料層形成。線狀遮罩圖案U7可為硬式遮罩圖案或 光阻圖案。硬式遮罩圖案可由氮化物層形成。 隨後’可藉由將線狀遮罩圖案127用作蝕刻遮罩來蝕刻 第二層間絕緣層117、第一絕緣圖案125及底部電極間隔物 122 ’直至第一層間絕緣層1〇7或二極體電極115被暴露為 止。結果’線狀底部電極1221，形成於二極體電極115上。 線狀底部電極122"具有藉由乂軸及y軸界定之頂部表面。線 狀底部電極122"之頂部表面之X軸寬度變為等於底部電極 間隔物122,的厚度。因此，線狀底部電極122，，之頂部表面 之X轴可經形成以具有小於光微影製程之解析度限度的寬 度。線狀底部電極122，，在X軸方向之截面可具有為數字"ιπ 的形狀。 參看圖2及圖3Ε，可移除線狀遮罩圖案127。隨後，可在 133006.doc • 21 - 200913156 經钱刻之區中填充第二絕緣圖案13G。為了詳述此情形， 第二絕緣層可形成於具有經㈣區之基板上，且可經平拍 化直至線狀底部電極122"之頂部表面被暴露為止。或者， 線 除 狀遮罩圖案⑽形成第二絕緣層之前可能並未被移 ，且可藉由平坦化第二絕緣層t製程而與第二絕緣層一 起被同時移除。
相位改變圖案i35及頂部電極137可順序沈積於具有第二 絕緣圖案130之基板上同時與線狀底部電極122,，接觸。為 了詳述此情形，相位改變層及頂部電極層可順序形成於具 有第二絕緣圖案130之基板上。隨後，頂部電極層及相位 改變層可經順序圖案化以形成相位改變圖案1 3 5及頂部電 極 1 3 7。 頂部電極137可充當位元線BL。如圖3E中所示，相位改 變圖案135及頂部電極137 BL可在平行於線狀溝渠12(^之 線方向的方向延伸。在根據本發明之某些實施例中，相位 改變圖案135及頂部電極137可在垂直於線狀溝渠12〇t之線 方向的方向延伸。頂部電極137 BL可在垂直於字線1〇5 WL之方向延伸。 相位改變圖案13 5可由硫族化物材料層形成。舉例而 言’在根據本發明之某些實施例中，相位改變圖案13 5可 包括一化合物’該化合物由選自由以下各物組成之群的至 少兩者形成· Te、Se、Ge、Sb、Bi、Pb、Sn、Ag、As、 S、Si、P、O及C。界面層（未圖示）可插入於相位改變圖案 135與線狀底部電極122"之間。 133006.doc -22· 200913156 在根據本發明之某些實施例中，頂部電極層137 BL可包 括選自由以下各物組成之群的一者：丁丨層、Tisi層、TiN 層、TiON層、TiW層、TiAIN層、TiAlON層、TiSiN層、 TiBN 層、W 層、WN 層、WON 層、WSiN 層、WBN 層、 WCN層、Si層、Ta層、TaSi層、TaN層、TaON層、TaAIN 層、TaSiN 層、TaCN 層、Mo 層、MoN 層、MoSiN 層、 MoAIN層、NbN層、ZrSiN層、ZrAIN層、Ru層 ' CoSi層、 NiSi層、導電碳群層、cu層及其組合。 如上所述’根據本發明之實例實施例的線狀底部電極 122"可具有藉由X軸及y軸界定的頂部表面。線狀底部電極 122"之頂部表面之乂軸可具有小於光微影製程之解析度限 度的寬度。因此’線狀底部電極122，，可能克服圖案化限制 以具有小於習知技術之面積的面積。結果，相位改變圖案 135與線狀底部電極122，ι之間的產生焦耳熱之界面面積可 被減小，使得待在重設操作期間施加之電流與習知技術相 比較可被減小。在根據本發明之某些實施例中，術語"線 狀"指代直接接觸相位改變圖案135之結構的完整外部邊界 之形狀。在根據本發明之某些實施例中，術語χ軸及y軸指 代彼此正交的方向。 圖4為說明根據本發明之其他實例實施例之製造相位改 變s己憶體裝置的方法之平面圖，且圖5A至圖5c為沿圖4之 線Ι-Γ及ΙΙ-ΙΓ獲得的橫截面圖，該等橫截面圖說明根據本 發明之其他實例實施例之製造相位改變記憶體裝置的方 法。圖5A至圖5C中之參考符號A&B分別指示沿圖4之線工_ 133006.doc -23- 200913156 I及II-II*獲得的橫截面圖。 參看圖4及圖5A ’在根據本發明之某些實施例中，可進 行與參考圖3A至圖3C描述之方法相同的製程，直至填充 線狀溝渠120t之第一絕緣圖案125的形成。隨後，在乂軸方 向延伸之線狀犧牲圖案126可形成於具有第一絕緣圖案125 的基板上。線狀犧牲圖案126之側壁可形成於各別二極體 電極115上方。線狀犧牲圖案126可由具有相對於第二層間 絕緣層117之低蝕刻選擇性的材料層形成。線狀犧牲圖案 126可由氧化物層形成。線狀犧牲圖案126可由與第二層間 絕緣層11 7相同的材料層形成。 隨後’遮罩間隔物128可形成於線狀犧牲圖案丨26的側壁 上。遮罩間隔物128可由具有相對於第二層間絕緣層丨丨7、 第一絕緣圖案125及底部電極間隔物122'之蝕刻選擇性的材 料層形成。遮罩間隔物128可由硬式遮罩圖案或光阻圖案 形成。硬式遮罩圖案可由氮化物層形成。 參看圖4及圖5B，可藉由將遮罩間隔物128用作蝕刻遮罩 來姓刻線狀犧牲圖案126、第二層間絕緣層丨丨7、底部電極 間隔物122’及第一絕緣圖案丨25，直至二極體電極ι15被暴 露為止。結果，線狀底部電極122,"可形成於二極體電極 115 上。 線狀底部電極122’’’具有藉由x軸及y軸界定之頂部表 面。線狀底部電極122"’之頂部表面之x軸寬度變為等於底 部電極間隔物122'的厚度。此外，線狀底部電極122"，之頂 部表面之y轴寬度變為等於遮罩間隔物128的厚度。因此， 133006.doc • 24 - 200913156 線狀底部電極122"，之χ軸及丫軸兩者之頂部表面可經形成以 具有小於光微影製程之解析度限度的寬度。結果線狀底 部電極122"，在X軸及y軸方向之截面可具有為數字”1”（亦 即，小寫字母"L”）的形狀。 參看圖4及圖5C，可移除遮罩間隔物128。隨後，可在經 蝕刻之區中填充第二絕緣圖案13〇，。為了詳述此情形，第 二絕緣層可形成於具有經蝕刻區之基板上，且可經平坦化 直至線狀底部電極122'"之頂部表面被暴露為止。或者，遮 罩間隔物128在形成第二絕緣層之前可能並未被移除，且 可藉由平坦化第二絕緣層之製程而與第二絕緣層一起被同 時移除。 隨後，可進行與參考圖3E所描述之方法相同的製程以形 成相位改變圖案135及頂部電極137，其順序沈積於具有第 二絕緣圖案130’的基板上同時與線狀底部電極122，"接觸。 頂部電極137可充當位元線Bl。如圖4中所示，相位改變圖 案135及頂部電極137 BL可在平行於線狀溝渠丨2〇t之線方 向的方向延伸。或者’相位改變圖案135及頂部電極137 BL可在垂直於線狀溝渠12〇t之線方向的方向延伸。頂部電 極137BL可在垂直於字線1〇5\^1之方向延伸。 如上所述’根據本發明之實例實施例的線狀底部電極 1 22’"可具有藉由x軸及y軸界定的頂部表面。線狀底部電極 122'"之頂部表面之x軸及y軸可具有小於光微影製程之解析 度限度的寬度。因此，線狀底部電極丨22，，，可克服圖案化限 制以具有小於先前技術之面積的面積。結果，相位改變圖 133006.doc -25· 200913156 案135與線狀底部電極122，"之間的產生焦耳（J〇ule)熱之界 面面積可能被減小，使得待在重設操作期間施加之電流與 習知技術相比較可能被減小。 圖6A至圖6C為說明根據本發明之某些實施例中之製造 相位改變s己憶體裝置之方法的橫截面圖，術語„線狀"指代 直接接觸相位改變圖案135之結構的完整外部邊界之形 狀。又再次參看圖2。 參看圖2及圖6A，在根據本發明之某些實施例中，可進 行與參考圖3A及圖3B描述之方法相同的製程，直至線狀 溝渠220t及底部電極層222之形成。隨後，間隔物層224可 沿線狀溝渠220t之台階形成於具有底部電極層222的基板 上。可自由改變間隔物層224之厚度。間隔物層224可由氧 化物層形成。間隔物層224可由與第二層間絕緣層117相同 的材料層形成。 參看圖2及圖6B，間隔物層224及底部電極層222可經順 序回蝕，直至第一層間絕緣層107被暴露為止。結果，L狀 底。卩電極圖案222及間隔物224'可經形成以順序覆蓋線狀 溝渠220t的側壁。如圖6Β中所示，L狀底部電極圖案222, 可具有包圍間隔物224,之侧壁及底部表面的結構。因此， 間隔物224,允許L狀底部電極圖案222,之沿χ軸的截面具有L 形狀或L形狀之對稱結構。l狀底部電極圖案222，之L形狀 之底部寬度可視間隔物224,之厚度而自由改變。 或者’在根據本發明之某些實施例中，底部電極層222 可、，二圖案化（在無間隔物224’情況下）以形成覆蓋線狀溝渠 133006.doc -26 - 200913156 220t之側壁的L狀底部電極圖案。 參看圖2及圖6C，填充線狀溝渠220t之第一絕緣圖案225 可形成於具有L狀底部電極圖案222’及間隔物224,的基板 上。第一絕緣圖案225可由與第二層間絕緣層u 7相同的材 料層形成。第一絕緣圖案225可由氧化物層形成。
隨後’可進行與參考圖3 D所描述之方法相同的製程以在 具有第一絕緣圖案225及L狀底部電極圖案222,之基板上开5 成在X軸方向延伸的線狀遮罩圖案。可藉由將線狀遮罩圖 案用作蝕刻遮罩來蝕刻第一絕緣圖案225、間隔物224,、L 狀底部電極圖案222’及第二層間絕緣層117，直至第一層間 絕緣層107或二極體電極115被暴露為止。結果，L狀底部 電極222"可形成於二極體電極U5上。 L狀底部電極222’’可能具有藉由χ軸及y軸界定之頂部表 面。L狀底部電極222"之頂部表面之χ軸寬度變為等於底部 電極層222之厚度。因此，L狀底部電極222，，之頂部表面之 χ軸可經形成以具有小於光微影製程之解析度限度的寬 度。L狀底部電極222"在χ抽方向之截面可具有L形狀或L 形狀的對稱結構。 隨後’可移料狀料㈣，且可在祕収區中填充 第二絕緣圖m為了詳述此情形，第二絕緣層可形成 於具有經餘刻區之基板上，且可經平坦化直至L狀底部電 極加"之頂部表面被暴露為止。或者，線狀遮罩圖案在形 成第二絕緣層之前可能並未被移除，且可藉由平坦化第二 絕緣層之製程而與第二絕緣層—起被同時移除。 133006.doc 27· 200913156 隨後’可進行與參考圖3E所描述之製程相同的方法以形 成相位改變圖案235及頂部電極237，其順序沈積於具有第 二絕緣圖案230的基板上同時與l狀底部電極222"接觸。頂 部電極237可充當位元線BL。如圖6C中所示，相位改變圖 案235及頂部電極237 BL可在平行於線狀溝渠22〇t之線方 向的方向延伸。或者，相位改變圖案235及頂部電極237 BL可在垂直於線狀溝渠220t之線方向的方向延伸^頂部電 極137 BL可在垂直於字線1〇5 WL之方向延伸。 如上所述’根據本發明之實例實施例的L狀底部電極 222"可具有藉由X軸及y軸界定的頂部表面。L狀底部電極 222’’之頂部表面之x軸可具有小於光微影製程之解析度限 度的寬度。因此，相位改變圖案235與L狀底部電極222，，之 間的產生焦耳熱之界面面積可被減小，使得待在重設操作 期間施加之電流與習知技術相比較可被減小。 此外’在根據本發明之某些實施例中’二極體電極11 5 與L狀底部電極222"之間的接觸面積（亦即，L狀底部電極 222"之L形狀的底部寬度）可視間隔物224，之厚度而定而進 行調整，使得二極體電極115與l狀底部電極222"之間的接 觸面積可經增加以減小界面電阻。因此，L狀底部電極 222"可克服圖案化限制以具有實施二極體電極115與l狀底 部電極222’’之間的較小頂部面積及減小之界面電阻（與習 知技術比較）之結構。 圖7為說明根據本發明之又—些其他實例實施例之製造 相位改變5己憶體裝置的方法之橫截面圖。又再次參考圖 133006.doc •28- 200913156 4 〇 參看圖4及圖7，可進行與參考圖6Α及圖6Β所描述之方 法相同的製程，以形成順序覆蓋線狀溝渠220t之側壁的L 狀底部電極圖案222,及間隔物224,。如圖6B中所示，L狀底 部電極圖案222,可具有包圍間隔物224,之側壁及底部表面 的結構。因此，間隔物224'允許L狀底部電極圖案222,之沿 X軸的截面具有L形狀或L形狀之對稱結構。L狀底部電極 圖案222’之L形狀之底部寬度可視間隔物224,之厚度而自由 改變。 填充線狀溝渠220t之第一絕緣圖案225可形成於具有l狀 底部電極圖案222,及間隔物224'的基板上。第一絕緣圖案 225可由與第二層間絕緣層1丨7相同的材料層形成。第一絕 緣圖案225可由氧化物層形成。 隨後，可進行與參考圖5A至圖5C所描述之方法相同的 製程以藉由將遮罩間隔物（圖5B之128)用作蝕刻遮罩來蝕 刻第二層間絕緣層11 7、L狀底部電極圖案222,、間隔物 224'及第一絕緣圖案225 ,直至二極體電極115被暴露為 止。結果，L狀底部電極222"，可形成於二極體電極115 上。L狀底部電極222，"可能具有藉由χ軸及y軸界定之頂部 表面。L狀底部電極222，"之頂部表面之χ軸之寬度變為等 於底部電極層222的厚度。此外，L狀底部電極222",之頂 部表面之y軸寬度變為等於遮罩間隔物（圖56之128)的厚 度。因此，L狀底部電極222，"之頂部表面之χ軸及y軸兩者 可具有小於光试影製程之解析度限度的寬度。 133006.doc •29- 200913156 隨後，在移除遮罩間隔物之後’第二絕緣圖案23 〇,可填 充於經蝕刻區中。為了詳述此情形，第二絕緣層可形成於 具有經姓刻區之基板上，且可經平坦化，直至L狀底部電 極222"’之頂部表面被暴露為止。在根據本發明之某些實施 例中，遮罩間隔物在形成第二絕緣層之前可能並未被移 除’且可藉由平坦化第二絕緣層之製程而與第二絕緣層一 起被同時移除。 隨後，可進行與參考圖3Ε所描述之方法相同的製程以形 成相位改變圖案235及頂部電極237，其順序沈積於具有第 二絕緣圖案230’的基板上同時與l狀底部電極222m接觸。 頂部電極23 7可充當位元線BL。相位改變圖案23 5及頂部電 極237 BL可在平行於線狀溝渠220t之線方向的方向延伸。 或者，相位改變圖案23 5及頂部電極23 7 BL可在垂直於線 狀溝渠220t之線方向的方向延伸。頂部電極237 BL可在垂 直於字線105 WL之方向延伸。 如上所述，根據本發明之又一些其他實例實施例的L狀 底部電極222"’可具有藉由X軸及y軸界定的頂部表面。l狀 底部電極222 之頂部表面之x軸及y軸可具有小於光微影製 私之解析度限度的寬度。因此，相位改變圖案235與L狀底 電極222之間的產生焦耳熱之界面面積可被減小，使得 待在重設操作期間施加之電流與習知技術相比較可被減 /J> 。 此外，二極體電極11 5與L狀底部電極222，"之間的接觸 面積（亦即，L狀底部電極222,M之L形狀的底部寬度）可視間 133006.doc -30- 200913156
隔物224'之厚度而定而進行調整，使得二極體電極115與L 狀底4電極222 <間的接觸面積可經增加以減小界面電 阻因此，L狀底部電極222，,，可克服圖案化限制以具有實 施一極體電極115與L狀底部電極222…之間的較小頂部面 積及減小之界面電阻(與習知技術比較)之結構。 圖8A至圖8C為說明根據本發明之又一些其他實例實施 例之製造相位改變記憶體|置的方法之橫截面圖。又再次 參考圖2。 參看圖2及圖8A，可進行與參考圖3A及圖職描述之方 法相同的衣程，直至線狀溝渠32〇t及底部電極層322的形 成。iw後，填充線狀溝渠320t之内部絕緣層325可形成於 具有底部電極層322的基板上。内部絕緣層325可由諸如氧 化石夕層、氮化石夕層、氮氧化石夕層及其組合的絕緣層形成。 内邛絕緣層325可由與第二層間絕緣層i 17相同的材料層形 成。 參看圖2及圖8B，内部絕緣層325及底部電極層322可經 平坦化，直至第二層間絕緣層【丨7之頂部表面被暴露為 止。結果，可形成覆蓋線狀溝渠320t之側壁及底部表面之 底部電極圖案3 2 2，及填充線狀溝渠3 2 〇 t的内部絕緣圖案 325'。 可在具有内部絕緣圖案325'及底部電極圖案322,之基板 上形成遮罩圖案327,該等遮罩圖案327具有一在丫軸方向 暴露内部絕緣圖案325,之中心區的第—開口 327t，及_在χ 軸方向暴露二極體電極115之間的頂部區之第二開口 133006.doc •31 200913156 327t，，。遮罩圖案327可為硬式遮罩圖案或光阻圖案 遮罩圖案可由氮化物層形成。 看圖2及圖8C，可藉由將具有第一開口 327^及第二開 口咖"的遮罩圖案327用作㈣遮罩來㈣内部絕緣圖: 325’、底部電極圖案322,及第二層間絕緣層117，直至第二 層間絕緣層H)7被暴露為止。結果，L狀底部電極M2，，可形 成於二極體電極115上。L狀底部電極322,,可能具有藉由: 軸及y軸界定之頂部表面。L狀底部電極322"之頂部表面之 X轴寬度變為等於底部電極層322的厚度。因此，l狀底部 電極322"之頂部表面之χ軸可具有小於光微影製程之解析 度限度的寬度。L狀底部電極322"在乂軸方向之截面具有l 形狀或L形狀的對稱結構。 隨後，在移除遮罩圖案327之後，絕緣圖案33〇可填充於 經蝕刻區中。為了詳述此情形，絕緣層可形成於具有經蝕 刻區之基板上，且可經平坦化，直至L狀底部電極322，,之 頂部表面被暴露為止。或者，遮罩圖案327在形成絕緣層 之刖可能並未被移除，且可藉由平坦化絕緣層之製程而與 絕緣層一起被同時移除。 隨後，可進行與參考圖3E所描述之方法相同的製程以形 成相位改變圖案335及頂部電極337，其順序沈積於具有絕 緣圖案330的基板上同時與l狀底部電極322"接觸。頂部電 極337可充當位元線BL。相位改變圖案335及頂部電極μ? BL可在平行於線狀溝渠32〇t之線方向的方向延伸。或者， 相位改變圖案335及頂部電極337 BL可在垂直於線狀溝渠 133006.doc -32- 200913156 3 20t之線方向的方向延伸。頂部電極337 bl可在垂直於字 線10 5 WL之方向延伸。 如上所述，根據本發明之實例實施例的L狀底部電極 322"可具有藉由x軸及y軸界定的頂部表面。£狀底部電極 322"之頂部表面之乂軸可具有小於光微影製程之解析度限 度的寬度。因此，相位改變圖案335與]：狀底部電極322,,之 間的產生焦耳熱之界面面積可被減小，使得待在重設操作 期間施加之電流與習知技術相比較可被減小。 此外，二極體電極115與[狀底部電極322"之間的接觸面 積可藉由第一開口 327t’之寬度來調整，使得接觸面積可儘 可能多地增加以最小化界面電阻。因此，L狀底部電極 3 22M可克服圖案化限制以具有實施二極體電極115與[狀底 部電極322"之間的較小頂部面積及減小之界面電阻（與習 知技術比較）之結構。 圖9為說明根據本發明之又一些其他實例實施例之製造 相位改變記憶體裝置的方法之平面圖，且圖1〇為沿圖9之 線III-III及IV-IV’獲得的橫截面圖。圖之參考符號匸及d 分別指示沿圖9之線111-111，及1¥_1¥，獲得的橫截面圖。 參看圖9及圖1〇,可進行與參考圖3A描述之方法相同的 製程，直至在第一層間絕緣層1 〇7内形成二極體電極丨丨5。 隨後，第二層間絕緣層117可形成於具有二極體電極丨15 之基板100上。第二層間絕緣層117可經圖案化以在第二層 間絕緣層117内形成線狀溝渠42〇t，該等線狀溝渠42〇t在X 軸方向延伸且同時在y軸方向暴露兩個相鄰之二 133006.doc -33- 200913156 U5的部分。亦即，線狀溝渠420t可在垂直於圖3B中所示 之線狀溝渠12〇t的方向形成。 隨後，底部電極間隔物可形成於線狀溝渠420t之側壁 上。填充線狀溝渠42〇t之第一絕緣圖案425可形成於具有 底部電極間隔物的基板上。第一絕緣圖案425可由諸如氧 化矽層、氮化矽層、氮氧化矽層或其組合之絕緣層形成。 此外，在根據本發明之某些實施例中，第一絕緣圖案425 可由與第二層間絕緣層117相同的材料層形成。 或者，在根據本發明之某些實施例中，在線狀溝渠42〇t 之側壁上可形成具有與圖6B中所示之[狀底部電極圖案 相同之，，、σ構的L狀底部電極圖案，而非底部電極間隔 物。 在y軸延伸之線狀遮罩圖案可形成於具有第一絕緣圖案 425、底部電極間隔物及第二層間絕緣層117的基板上。線 狀遮罩圖案可包括在X軸方向暴露相鄰二極體電極丨15之間 的頂部區之線狀開口。線狀遮罩圖案可由具有相對於第二 層間絕緣層117、第-絕緣圖案425及底部電極間隔物之姓 刻選擇性的材料層形成。 隨後，可藉由將線狀遮罩圖案用作蝕刻遮罩來蝕刻第二 層間絕緣層U7、第-絕緣圖案425及底部電極間隔物，直 至第一層間絕緣層107或二極體電極115被暴露為止。结 果，線狀底部電極422"可形成於二極體電極115上。線狀 底部電極422"可具有藉由x軸及y轴界定之頂部表面。線狀 底部電極422"之頂部表面之y軸寬度變為等於底部電極間 133006.doc •34- 200913156 隔物的厚度。因此，線狀底部電極422"之頂部表面之乂軸 可具有小於光微影製程之解析度限度的寬度。線狀底部電 極422’’在y軸方向之截面可具有為數字”1"的形狀。 或者，在根據本發明之某些實施例中，當L狀底部電極 圖案形成於線狀溝渠12〇t之側壁上時，可藉由將線狀遮罩 圖案用作蝕刻遮罩來蝕刻第一絕緣圖案425、L狀底部電極 圖案及第二層間絕緣層117，直至第一層間絕緣層1〇7或二 極體電極115被暴露為止。結果，[狀底部電極可形成於二 極體電極115上。L狀底部電極可能具有藉由χ軸及y軸界定 之頂部表面。L狀底部電極之頂部表面之可具有小於光 微影製程之解析度限度的寬度。L狀底部電極在7軸方向之 截面可具有L形狀或L形狀的對稱結構。
Ik後’在移除線狀遮罩圖案之後，第二絕緣圖案43〇可 填充於經蝕刻區中。為了詳述此情形，第二絕緣層可形成 於具有經蝕刻區之基板上，且可經平坦化，直至線狀底部 電極422"之頂部表面被暴露為止。或者，線狀遮罩圖案在 形成第二絕緣層之前可能並未被移除，且可藉由平坦化第 一絕緣層之製程而與第二絕緣層一起被同時移除。 相位改變圖案435及頂部電極437可順序沈積於具有第二 絕緣圖案430之基板上同時與線狀底部電極422，，接觸。頂 部電極437可充當位元線BL。頂部電極437 BL可在垂直於 字線105 WL之方向形成。相位改變圖案435及頂部電極437 BL可在垂直於線狀溝渠420t之線方向的方向形成。結果， 共用相位改變圖案435之線狀底部電極422，，之間的距離^ 133006.doc -35- 200913156 可大於圖2中所示之線狀底部電極122 "之間的距離u。因 此，可減小單元之間的熱擾動。 此外，展示於圖4之平面圖中之相位改變記憶體裝置將 底部電極122"，及222"，旋轉90。亦可具有如圖9及圖1〇中所 示之平面圖上之一結構。 圖11為說明根據本發明之又一些其他實例實施例之相位 改變記憶體裝置的單元陣列區之部分的等效電路圖，且圖 12為說明製造對應於圖〗i之等效電路圖之根據本發明的又 一些其他實例實施例之相位改變記憶體裝置之方法的橫截 面圖。圖12中之參考符號E&F分別指示對應於圖u之等效 電路圖的根據本發明之又一些其他實例實施例的相位改變 記憶體裝置之X軸方向及y軸方向的橫截面圖。 參看圖11，根據本發明之又一些其他實例實施例之相位 改M S己憶體裝置可包括：在行方向平行於彼此安置之位元 線BL、在列方向平行於彼此安置的字線WL、複數個相位 改變圖案Rp及複數個電晶體Ta。 位兀線BL可與字線|[交叉。相位改變圖案尺1)可安置於 位疋線BL與字線WL之間的各別交叉點處。相位改變圖案 Rp中之每一者可串聯連接至電晶體Ta之相應一者的源極區 及〉及極區。此外’相位改變圖案Rp中之每一者可連接至位 兀線BL中的相應一者。電晶體Ta中之每一者可連接至字線 WL中之相應一者。電晶體Ta可充當存取裝置。然而，可 省略電晶體Ta。或者，存取裝置可為二極體。 參看圖12’界定作用區502a之隔離層502可形成於基板 133006.doc -36- 200913156 500上。字線505 WL可形成於作用區502a上。源極區及汲 極區506可鄰近字線505 WL兩側而形成於作用區5〇2a内。 底部絕緣層507可經形成以覆蓋具有字線505 WL的基板 5 00。字線505 WL、作用區502a以及源極區及汲極區5 06可 構成電晶體（圖11之Ta)。 第一插塞5 10a及第二插塞5 1 Ob可形成於底部絕緣層5〇7 内。汲極襯墊5 1 5a及源極線5 1 5b可分別形成於第一插塞 5 10a及第一插基5 1 Ob上。没極襯塾515a及源極線515b可形 成於底部絕緣層507内。汲極襯墊515a可藉由第一插塞 510a電連接至源極區及没極區506的一所選擇區從而穿透 底部絕緣層507。源極線515b可藉由第二插塞5 1〇b電連接 至源極區及汲極區506的另一所選擇區從而穿透底部絕緣 層 507。 隨後’可進行與參考圖3B至圖3E所描述之方法相同的 製程，直至頂部電極137 BL之形成。 現將返回參考圖2、圖3E及圖6C來描述根據本發明之實 例實施例的相位改變記憶體裝置。 參看圖2、圖3E及圖6C，相位改變記憶體裝置可具有界 定基板100之預定區中之作用區1〇以的隔離層1〇2。諸如矽 晶圓或SOI晶圓之半導體基板可用於基板1〇〇。基板丨⑽可 具有第-傳導類型雜f離子。隔離層1()2可為氧化_層、 氮化矽層、氮氧化矽層或其組合。作用區1〇2&可具有線狀 結構。 作用區102a可包括不同於第一傳導類型之第二傳導類型 133006.doc 37· 200913156 的雜質離子，使得作用區可充當字線WL 105。下文中，為 了描述簡單起見，假設第一傳導類型及第二傳導類型分別 為P型及N型。然而，第一傳導類型及第二傳導類型可分別 為N型及p型。 第一層間絕緣層107可安置於具有字線WL 1〇5及隔離層 102的基板100上。第一層間絕緣層1〇7可包括氧化矽層、 氮化矽層、氮氧化矽層或其組合。接觸孔10811可通過第一 層間絕緣層107而安置以暴露字線WL 1〇5的預定區。第一 半導體圖案110及第二半導體圖案112可順序安置於接觸孔 108h内。第一半導體圖案11〇及第二半導體圖案112可構成 二極體D。 第一半導體圖案110可與字線貿[1〇5接觸。第一半導體 圖案110可包括第二傳導類型雜質離子。第二半導體圖案 112可包括第一傳導類型雜質離子。或者，第一半導體圖 案110可包括第一傳導類型雜質離子，且第二半導體圖案 112可包括第二傳導類型雜質離子。 二極體電極115可安置於各別二極體〇上。二極體電極 115可包括選自由以下各物組成之群的一者：Ti層、TiSi 層、ΤιΝ 層、ΤιΟΝ 層、TiW 層、TiAIN 層、TiAlON 層、 TiSiN 層、TiBN 層、W 層、WN 層、WON 層、WSiN 層、 WBN層 ' WCN層、Si層、Ta層、TaSi層、TaN層、TaON 層、TaAIN 層、TaSiN 層、TaCN 層、Mo 層、MoN 層、 MoSiN層、MoAIN層、NbN層、ZrSiN層、ZrAIN層、；Ru 層、CoSi層、NiSi層、導電碳群層、Cu層及其組合。舉例 133006.doc -38- 200913156 而δ，一極體電極115可包括經順序堆疊之TiN層及w層。 二極體電極115可安置於接觸孔⑺讣内。在此狀況下， 二極體電極115可在各別二極體1)上自對準。或者，可省略 二極體電極115。 頂部層間絕緣層117、125及13〇可安置於具有二極體電 極115的基板1〇〇上。如圖3E中所示，線狀底部電極122，，可 通過頂部層間絕緣層117、125及13〇而安置於二極體電極 115上。或者’如圖6(3中所示，]^狀底部電極222,,可通過頂 部層間絕緣層117、225、230而安置於二極體電極115上。 底4電極122"及222"可具有藉由x軸及y軸界定之頂部表 面。底部電極122"及222"之頂部表面之乂軸可具有小於光 U影製程之解析度限度的寬度。線狀底部電極丨22"在X轴 方向之截面可具有為數字”丨”的形狀。L狀底部電極222，，在 X轴方向之截面可具有L形狀或L形狀的對稱結構。 相位改變圖案135及235以及頂部電極137及237可順序安 置於具有底部電極122M及222π之基板上同時與底部電極 122'1及222"接觸。頂部電極137及237可充當位元線bl。相 位改變圖案135及235以及頂部電極137及237可在平行於或 垂直於線狀溝渠12〇1及22〇1之線方向的方向延伸。頂部電 極137及237 BL可在垂直於字線1〇5 WL之方向延伸。 或者，如圖9及圖1〇中所示，線狀溝渠420t可在垂直於 圖3E中所示之線狀溝渠12〇t的方向延伸。線狀底部電極 422可經女置以覆蓋線狀溝渠42〇t的側壁。或者，可安置 L狀底部電極而非線狀底部電極422"。線狀底部電極422„ 133006.doc -39- 200913156 可具有在平面圖上將展示於圖2中之底部電極122"旋轉9〇。 的結構。 相位改變圖案135及235可為硫族化物材料層。舉例而 言，相位改變圖案135及235可包括一化合物，該化合物由 選自由以下各物組成之群的至少兩者形成：Te、Se、Ge、
Sb、Bi、Pb、Sn、Ag、As、S、Si、P、Ο及 C。界面層（未 圖示）可插入於相位改變圖案135及23 5與底部電極122，'及 222M之間。 頂部電極層137及237 BL可包括選自由以下各物組成之 群的一者：Ti層、TiSi層、TiN層、TiON層、TiW層、
TiAIN層 ' TiAlON層、TiSiN層、TiBN層、W層、WN層、 WON層、WSiN層、WBN層、WCN層、Si層、Ta層、TaSi 層、TaN層、TaON層、TaAIN層、TaSiN層、TaCN層、Mo 層、MoN層、MoSiN層、MoAIN層、NbN層、ZrSiN層、 ZrAIN層、Ru層、CoSi層、NiSi層、導電碳群層、Cu層及 其組合。 現將返回參考圖4、圖5C及圖7來描述根據本發明之其他 實例實施例的相位改變記憶體裝置。 參看圖4、圖5C及圖7，相位改變記憶體裝置可包括界定 基板100之預定區中之作用區1023的隔離層1〇2。基板1〇〇 可具有第一傳導類型雜質離子。作用區丨〇2a可具有線狀結 構。作用區102a可包括不同於第一傳導類型之第二傳導類 型的雜質離子以充當字線WL 1〇5。下文中，為了描述簡單 起見，假設第一傳導類型及第二傳導類型分別為p型及n 133006.doc -40- 200913156 型。然而，第一傳導類型及第二傳導類型可分別為N型及p 型。 第一層間絕緣層107可安置於具有字線WL 1〇5及隔離層 102的基板1〇〇上。接觸孔1〇8h可通過第一層間絕緣層 而安置以暴露字線WL 105的預定區。第一半導體圖案11〇 及第二半導體圖案U2可順序安置於接觸孔108h内。第一 半導體圖案110及第二半導體圖案112可構成二極體D。第 一半導體圖案110可與字線WL 1〇5接觸。 二極體電極115可安置於各別二極體〇上。二極體電極 115可包括經順序堆疊之TiN層及％層。二極體電極ιΐ5可 安置於接觸孔108h内。在此狀況下，二極體電極115可在 各別一極體D上自對準。或者，可省略二極體電極丨15。 頂部層間絕緣層117、125及13〇，可安置於具有二極體電 極115的基板1〇〇上。如圖5C中所示，線狀底部電極122，，， 可通過頂部層間絕緣層117、125及13〇，而安置於二極體電 極115上。或者，如圖7中所示，L狀底部電極可通過 頂部層間絕緣層117、225及23〇,而安置於二極體電極ιΐ5 底部電極122…及222…可且女姑丄·^ j具有错由X軸及y軸界定之頂部 表面。底部電極 + + 之頂部表面之X轴及y軸兩者 可具有小於級影製程之解析度限度的寬度。線狀底部電
極122"，在X轴及—方向之截面可具有為數字，4”的形狀。L 狀底邛電極222纟X軸方向之截面可具有l形狀或l形狀的 對稱結構。 133006.doc -41 - 200913156 相位改變圖案135及235以及頂部電極137及237可順序安 置於具有底部電極122"，及222，"之基板上同時與底部電極 122’"及222"'接觸。頂部電極137及237可充當位元線BL。 相位改變圖案135及235以及頂部電極137及237可在平行於 或垂直於線狀溝渠12〇t及220t之線方向的方向延伸。頂部 電極137及237 BL可在垂直於字線1〇5 WL之方向延伸。 現將返回參考圖12來描述根據本發明之又一些其他實例 實施例的相位改變記憶體裝置。 參看圖12，界定作用區502a之隔離層502可安置於基板 500上。子線505 WL可安置於作用區502a上。源極區及沒 極區506可鄰近字線505 WL之兩側而安置於作用區5〇2a 内。底部絕緣層507可經安置以覆蓋具有字線5〇5 WL的基 板500。字線505 WL、作用區502a以及源極區及汲極區506 可構成電晶體（圖11之Ta)。 第一插塞510a及第二插塞510b可安置於底部絕緣層507 内。汲極襯墊515a及源極線515b可分別安置於第一插塞 510a及第二插塞510b上。没極襯塾515a及源極線515b可安 置於底部絕緣層507内。汲極襯墊515a可藉由第一插塞 5 10a電連接至源極區及汲極區506的一所選擇區從而穿透 底部絕緣層507。源極線5 15b可藉由第二插塞5 1 Ob電連接 至源極區及没極區506的另一所選擇區從而穿透底部絕緣 層 507。 頂部層間絕緣層11 7、125及13 0可安置於具有汲極襯墊 515a及源極線515b的基板500上。可安置線狀底部電極 133006.doc •42· 200913156 122"，該等線狀底部電極122"穿透頂部層間絕緣層ιΐ7、 125、130以與汲極襯墊515a接觸。或者，可安置[狀底部 電極而非線狀底部電極122"。底部電極122,,可具有藉由χ 軸及y軸界定之頂部表面。底部電極122"之頂部表面之乂軸 可具有小於光微影製程之解析度限度的寬度。線狀底部電 極122"在χ軸方向之截面可具有為數字"丨，，的形狀。l狀底 部電極之截面可具有L形狀或L形狀的對稱結構。 相位改變圖案13 5及頂部電極13 7可順序安置於具有底部 電極122"之基板上同時與底部電極122ι,接觸。頂部電極 137可充當位元線BL。相位改變圖案135及頂部電極n7BL 可在平行於或垂直於線狀溝渠12仍之線方向的方向延伸。 頂部電極137 BL可在垂直於字線1〇5 WL之方向延伸。 現將參考圖14A至圖14E描述根據本發明之其他實例實 施例之製造相位改變記憶體裝置的方法。在此狀況下，圖 14A至圖中之參考符號C&D分別指示沿圖13之線v_v， 及VI-VI，獲得的橫截面視圖。 參看圖13及圖14A，界定作用區11〇2a之隔離層11〇2可形 成於基板1100之預定區中。諸如矽晶圓或S0I晶圓之半導 體基板可被用為基板Π 〇〇。基板11〇〇可具有第一傳導類型 雜質離子。隔離層1102可使用STI技術來形成。隔離層 11 02可由氧化矽層、氮化矽層、氮氧化矽層或其組合形 成。作用區1102a可經形成以具有線形狀。 不同於第一傳導類型之第二傳導類型之雜質離子可被植 入至作用區11 〇2a中以形成字線WL 11 05。下文中，為了描 133006.doc -43- 200913156 述簡單起見，將描述第一傳導類型及第二傳導類型分別為 P型及N型的狀況。然而，第一傳導類型及第二傳導類型可 分別為N型及p型。 第一層間絕緣層1107可形成於具有字線WL 11 〇5及隔離 層Π 02的基板11 〇〇上。第一層間絕緣層11 〇7可由氧化石夕 層、氮化矽層、氮氧化矽層或其組合形成。第一層間絕緣 層1107可經圖案化以形成接觸孔11〇8h，從而暴露字線WL 1105的預定區。 第一半導體圖案1110及第二半導體圖案1112可順序沈積 於接觸孔1108h内。第一半導體圖案111〇及第二半導體圖 案1112可使用磊晶成長技術或CVD技術來形成。第一半導 體圖案1110及第二半導體圖案1112可構成二極體0。 第一半導體圖案1110可與字線WL 11 〇5接觸。第一半導 體圖案1110可經形成以具有第二傳導類型雜質離子。第二 半導體圖案1112可經形成以具有第一傳導類型雜質離子。 或者，第一半導體圖案1110可經形成以具有第一傳導類型 雜質離子’且第二半導體圖案1112可經形成以具有第二傳 導類型雜質離子。金屬矽化物層可進一步形成於第二半導 體圖案1112上’然而’為了描述簡單起見將省略其描述。
二極體電極1115可形成於各別二極體〇上。二極體電極 115可包括選自由以下各物組成之群的一者：丁丨層、TiSi 層、TiN 層、TiON 層、TiW 層、TiA1N 層、TiA1〇N 層、 TiSiN 層、TiBN 層、W 層、WN 層、WON 層、WSiN 層、 WBN層、WCN層、Si 層、Ta層、TaSi 層、TaN 層、TaON 133006.doc -44· 200913156 層、TaAIN 層、TaSiN 層、TaCN 層、Mo 層、MoN 層、 MoSiN層、MoAIN層、NbN層、ZrSiN層、ZrAIN層、Ru 層、CoSi層、NiSi層、導電碳群層、Cu層及其組合。舉例 而言’二極體電極111 5可藉由順序沈積TiN層及W層而形 成。 二極體電極111 5可形成於接觸孔11 〇8h内。在此狀況 下，二極體電極1115可在各別二極體D上自對準。或者， 可省略二極體電極111 5。 參看圖13及圖14B，第二層間絕緣層1117可形成於具有 二極體電極1115之基板1100上。第二層間絕緣層ιι17可經 圖案化以形成使二極體電極1115暴露的底部電極接觸孔 1120h。底部電極層1122可沿一表面形成於具有底部電極 接觸孔1120h的基板上。底部電極層1122可覆蓋在底部電 極接觸孔1120h内暴露之二極體電極1115，且可覆蓋底部 電極接觸孔1120h之側壁及第二層間絕緣層1117的頂部表 面。 底部電極層1122可包括選自由以下各物組成之群的一 者：Ti層、TiSi層、TiN層、TiON層、TiW層、TiAIN層、 TiAlON層、TiSiN層、TiBN層、W層、WN層、WON層、 WSiN層、WBN 層、WCN 層、Si 層、Ta層、TaSi 層、TaN 層、TaON層、TaAIN層、TaSiN層、TaCN層、Mo層、MoN 層、MoSiN層、MoAIN層、NbN層、ZrSiN層、ZrAIN層、 Ru層、CoSi層、NiSi層、導電碳群層、Cu層及其組合。 填充底部電極接觸孔1120h之内部絕緣層1125可形成於 133006.doc •45- 200913156 :、有底電極層1122之基板11〇〇上。内部絕緣層可由 諸士氧化梦層、氮化石夕層、氮氧化石夕層或其組合之絕緣層 开/成絕緣層1125可由與第二層間絕緣層⑴7相同的 材料層形成。 在其他實施例中，可省略内部絕緣層1125。在此狀況 下’底部電極層1122可經形成以完全填充底部電極接觸孔 1120h。 參看圖13及圖14C，内部絕緣層1125及底部電極層1122 可、、二。卩刀移除以在底部電極接觸孔丨丨内在二極體電極 1115上形成圓柱底部電極1122,及内部絕緣圖案丨125,。 八體而5 ’可使用回姓製程來執行圓柱底部電極1122,及 内邛絕緣圖案1125'的形成。或者，可使用化學機械研磨 (CMP)製程與回蚀製程之組合來圖案化圓柱底部電極11?〗， 及内部絕緣圖案1125,的形成。 舉例而言，内部絕緣層1125及底部電極層1122可使用採 用第二層間絕緣層1117作為終止層之CMP製程來平坦化。 結果，内部絕緣層1125及底部電極層1122可保留於底部電 極接觸孔112〇h中。 在又一些其他實施例中，在平坦化内部絕緣層112 5及底 部電極層1122直至第二層間絕緣層1117之頂部表面被暴露 為止之後，可進行平坦化製程至少一次以在第二層間絕緣 層Π17内更均勻地形成圓柱底部電極1122，及内部絕緣圖案 1125'的高度。 圓柱底部電極1122,可經形成以包圍内部絕緣圖案U25, 133006.doc -46- 200913156 的側壁及底部表面。圓叔危加兩， 圓往底部電極H221可與各別二極體電 極1115接觸。當省略 ’略—極體電極1115時，圓柱底部電極 1122可直接與一極體〇接觸。圓柱底部電極m2,中之每一 者的所暴露表面可具有環形形狀。圓柱底部電極m2,與二 極體電極1115之間的接觸_ J按觸面積可小於二極體電極1115的頂 部表面。 在又-些其他實施例中，當省略内部絕緣層i 125時，圓 柱底部電極1 1 22'中之备—+ t , 母者可具有柱形狀。在此狀況下， 圓柱底部電極1122,中之每—去 母者的所暴露表面可具有圓形形 狀0 參看圖13及圖14D，遮罩圖案1127可形成於具有圓柱底 部電極1122’及内部絕緣圖案1125，的基板11〇〇上。遮罩圖 案1127可包括在X軸或y軸方向暴露圓柱底部電極ιΐ22,之部 分的線狀開口 1127t。因此，在χ軸或y軸方向安置之複數 個圓柱底部電極1122|的部分可藉由線狀開口 m7t中的相 應一者而同時暴露。遮罩圖案1127可為硬式遮罩圖案或光 阻圖案。 此外，内部絕緣圖案1125,之部分可藉由線狀開口 U27t 來暴露。舉例而言，當線狀開口丨127t暴露圓柱底部電極 1122'之50%時，亦可暴露内部絕緣圖案U25,之頂部表面的 5 0%。 可使用遮罩圖案1127作為蝕刻遮罩來蝕刻具有所暴露部 分之圓柱底部電極Π 22'及第二層間絕緣層11丨7。結果，線 狀溝渠1130t可經形成以暴露二極體電極1115及第—層間絕 133006.doc -47- 200913156 緣層1107。在此狀況下，當内部絕緣圖案1125，之部分藉由 線狀開口 1127t暴露時，内部絕緣圖案j 125,亦可被同時蝕 刻。結果，可开> 成經部分切割之圓柱底部電極i丨22"及經 部分切割之内部絕緣圖案11251，。 自頂視圖觀看，經部分切割之圓柱底部電極i丨22,，中之 每一者的頂部表面可具有”C形"形狀、具有均勻厚度之月 牙形狀或形狀。因此，經部分切割之圓柱底部電極 1122"中之每一者的頂部表面可具有小於圓柱底部電極 1122’中之每一者的環狀頂部表面之面積。 或者，如圖15A中所示，可使用遮罩圖案1127作為蝕刻 遮罩來蝕刻具有所暴露部分之底部電極丨i 221及第二層間絕 緣層1117，藉此形成使底部電極1122,之經蝕刻側壁及頂部 表面暴露的線狀溝渠11 3 0t'。在此狀況下，當内部絕緣圖 案1125'之部分藉由線狀開口 1 i27t暴露時，内部絕緣圖案 1125'亦可被同時蝕刻。 可在X軸或y軸方向形成線狀溝渠U3〇t&113〇ti。具體而 言，如圖13中所示’線狀溝渠ii3〇t及ll30t，可在垂直於字 線110 5 WL之線方向延伸。 或者，如圖16及圖17中所示，線狀溝渠113〇t，可在平行 於字線1105 WL之線方向延伸。 參看圖13及圖14E ’絕緣層可形成於具有線狀溝渠U3〇t 之基板Π 00上以填充線狀溝渠11 30t。絕緣層可經平坦 化’直至經部分切割之圓柱底部電極1122'，的頂部表面暴 露為止。結果，線狀絕緣圖案1132可形成於各別線狀溝渠 133006.doc -48- 200913156 1130t中。 或者，如圖15B中所示，絕緣層可形成於具有線狀溝渠 1130t'之基板1100上以填充線狀溝渠丨13〇t,。絕緣層可經平 坦化’直至經部分切割之圓柱底部電極1122"的頂部表面 暴露為止。結果’線狀絕緣圖案丨132,可形成於各別線狀溝 渠 1130t'中。 相位改變圖案113 5及頂部電極113 7可順序沈積於具有線 狀絕緣圖案1132及1132’之基板11 〇〇上，同時與經部分切割 之圓柱底部電極1122"接觸。頂部電極1137可充當位元線 BL。相位改變圖案Π35及頂部電極ι137可在垂直於字線 1105 WL之方向延伸。或者，如圖13中所示，相位改變圖 案1135及頂部電極1137 BL可在平行於線狀絕緣圖案1132 之線方向的方向延伸。 或者，如圖16及圖17中所示，當線狀絕緣圖案1132，在平 行於子線11 05 WL之線方向延伸時，相位改變圖案丨丨3 5及 頂α卩電極11 3 7 BL可在垂直於線狀絕緣圖案i丨32，的線方向 之方向延伸，如圖16中所示。結果，共用相位改變圖案 1135之經部分切割之圓柱底部電極1122,，之間的距離[2可 大於展示於圖13中之經部分切割之圓柱底部電極丨丨22,，之 間的距離L1。因此，可減小單元之間的熱擾動。 相位改變圖案1135可為硫族化物材料層。舉例而言相 位改變圖案1135可包括一化合物，該化合物由選自由以下 各物組成之群的至少兩者形成：Te、Se、Ge、处、Bi、 Pb Sn八呂、八3、8、81、？、〇及（：。界面層（未圖示）可 133006.doc -49- 200913156 插入於相位改變圖案1135與經部分切割之圓柱底部電極 1122"之間。
頂部電極層1137 BL可包括選自由以下各物組成之群的 一者：Ti 層、TiSi 層、TiN 層、TiON 層、TiW 層、TiAiN 層、TiAlON層、TiSiN層、TiBN層、W層、WN層、WON 層、WSiN層、WBN層、WCN層、Si層、Ta層、TaSi層、 TaN層、TaON層、TaAIN層、TaSiN層、TaCN層、Mo層、 MoN層、MoSiN層、MoAIN層、NbN層、ZrSiN層、ZrAIN 層、Ru層、CoSi層、NiSi層、導電碳群層、（^層及其組 如上所述’根據本發明之實例實施例之經部分切割的圓 柱底部電極1122"之頂部表面可具有小於圓柱底部電極 1122'之環狀頂部表面的面積。結果，相位改變圖案丨13 5與 底部電極1122"之間的產生焦耳熱之界面面積可被減小， 使得待在重設操作期間施加之電流與習知技術相比較可被 減小。 圖18為圖14C之圓柱底部電極之環狀頂部表面的放大平 面圖，且圖19A至圖190分別為藉由由線狀絕緣圖案沿切
極1122a的平面圖 可自切割線C1至C4自由地選出切割線。 及Η 19A，圖1 9A為經部分切割之圓柱底部電 二面圖，其部分由線狀絕緣圖案1132a沿切割線 133006.doc -50- 200913156 C1進行切割。切割線C1表示圓柱底部電極1122,被切割圓 柱側壁之厚度丁所沿之線。結果，經部分切割之圓柱底部 電極1122a中之每一者的頂部表面可具有"c形”形狀（自頂 視圖觀看），且具有小於圓柱底部電極1122,中之每一者的 頂部表面的面積。 ' 參看圖18及圖19B ’圖為經部分切割之圓柱底部電 極1122b的平面圓，其部分由線狀絕緣圖案丨丨“卜沿切割線 C2進行切割。切割線C2表示圓柱底部電極1122,被切割圓 柱直t 1120D之1/2所沿的、線。結果，經部分切割之圓柱底 部電極1122b中之每一者的頂部表面可具有月牙形狀（自頂 視圖觀看），且具有圓柱底部電極1122,中之每一者的〖Ο面 積。 參看圖18及圖19C，圖19C為經部分切割之圓柱底部電 極U22C的平面圖，其部分由線狀絕緣圖案1132〇沿切割線 C3進行切割。切割線C3表示圓柱底部電極1122,被切割圓 柱直徑1120D之3/4所沿的線。結果，經部分切割之圓柱底 部電極1122c中之每-者的頂部表面可具有，，）"形狀（自頂視 圖觀看），且具有小於圓柱底部電極1122，中之每一者的頂 部表面之1/2面積的面積。 參看圖18及圖19D，圖19D為經部分切割之圓柱底部電 極1122d的平面圖，其部分由線狀絕緣圖案1132(1沿切割線 C4進行切割。切割線C4表示圓柱底部電極丨丨被切割一 藉由自圓柱直徑1120D減去圓柱厚度τ獲得之值所沿的線。 換言之，可使經部分切割之圓柱底部電極i 122d留下圓柱 133006.doc -51- 200913156 厚度τ，且剩餘區可藉由線狀絕緣圖案1132d移除。結果， 經部分切割之圓柱底部電極丨122d中之每一者的頂部表面 可具有”）”形狀（自頂視圖觀看），且具有小於展示於圖丨9C 中之經部分切割之圓柱底部電極U22c中之每一者的頂部 表面之面積。 如上所述’根據本發明之實例實施例之經部分切割的圓 柱底部電極1122a、1122b、1122c及1122d之頂部表面可具 有小於圓柱底部電極1122’之環狀頂部表面的面積。結果， " 相位改變圖案1135與底部電極1122a、1122b、1122c或 1122d之間的產生焦耳熱之界面面積可被減小，使得待在 重設操作期間施加之電流與習知技術相比較可被減小。 圖20為說明根據本發明之又一些其他實例實施例之製造 相位改變記憶體裝置的方法之橫截面圖。 參看圖20、界定作用區1202a之隔離層1202可形成於基 板1200上。字線1205 WL可形成於作用區1202a上。源極區 及汲極區1206可鄰近字線1205 WL兩側而形成於作用區 1202a内。底部絕緣層1207可經形成以覆蓋具有字線12〇5 WL的基板1200。字線1205 WL、作用區1202a以及源極區 及汲極區1206可構成電晶體（圖11之Ta)。 第一插塞1210a及第二插塞1210b可形成於底部絕緣層 1207内。汲極襯墊1215a及源極線1215b可分別形成於第一 插塞1210a及第二插塞121 Ob上。汲極襯塾1215a及源極線 1215b可形成於底部絕緣層1207内。汲極襯墊1215a可藉由 第一插塞1210a電連接至源極區及没極區的一所選擇 133006.doc -52· 200913156 區從而穿透底部絕緣層12 0 7。源極線121 5 b可藉由第一插 塞1210b電連接至源極區及汲極區12〇6的另一所選擇區從 而穿透底部絕緣層12 〇 7。 隨後’可進行與參考圖14B至圖14E所描述之方法相同 的製程直至頂部電極1137之形成。 現將返回參看圖13及圖14E來描述根據本發明之實例實 施例的相位改變記憶體裝置。 參看圖13及圖14E，相位改變記憶體裝置可具有在基板 11〇〇之預定區中界定作用區u〇2a的隔離層11〇2。諸如矽 晶圓或soi晶圓之半導體基板可被用為基板丨1〇〇 ^基板 11〇〇可具有第一傳導類型雜質離子。隔離層11〇2可為氧化 矽層、氮化矽層、氮氧化矽層或其組合。作用區11〇2&可 具有線狀結構。 作用區1102a可包括不同於第一傳導類型之第二傳導類 的雜質離子’使得作用區i i 〇2a可充當字線wl ^ ^ 。下
文中’為了描述簡單起見’將描述第一傳導類型及第二傳 導類51刀別為p型及N型之狀況。然而，第一傳導類型及第 二傳導類型可分別為N型及p型。 第層間絕緣層1107可安置於具有字線WL 11〇5及隔離 層1102的基板謂上。第-層間絕緣層U07可包括氧化石夕 «氮化石夕層、氮氧化石夕層或其組合。接觸孔^丄曝可通 過第一層間絕緣層1107而安置以暴露字線乳ug5的預定 第_導體圖案1110及第二半導體圖案1112可順序安 置於接觸孔ll〇8_。第—半導體圖案⑴。及第二半導體 133006.doc -53. 200913156 圖案1112可構成二極體D。 第一半導體圖案出〇可與字線机11〇5接觸。第一半導 體圖木1110可包括第二傳導類型雜質離子。第二半導體圖 案1112可包括第—傳導類型㈣離子。或者，第—半導體 圖案1110可包括第-傳導類型雜質離子且第二半導體圖 案1112可包括第二傳導類型雜質離子。 -極體電極1115可安置於各別二極體D上。二極體電極 1115可包括選自由以下各物組成之群的一者：Ti層、TiSi 層、TiN層、Ti⑽層、⑽層、層、μ謂層、 TiSiN層、TiBN層、W層' 簡層、w〇N層、…隱層、 WBN 層、WCN 層、Si 層、Ta層、TaSi 層、㈣層、Ta〇N 層、TaAIN 層、TaSiN 層、TaCN 層、M〇 層、m〇n 層、 MoSiN層、MoAIN層、NbN層、ZrSiN層、ZrA1N層、Ru 層、CoSi層、NiSi層、導電碳群層、Cu層及其組合。舉例 而言，二極體電極111 5可包括經順序堆疊之TiN層及w 層。 二極體電極1115可安置於接觸孔11〇肋内。在此狀況 下，二極體電極1115可在各別二極體〇上自對準。或者， 可省略二極體電極1115。 第二層間絕緣層1117可安置於具有二極體電極1115的基 板11〇〇上。圓柱底部電極可通過第二層間絕緣層1117安置 於二極體電極1115上。内部絕緣圖案可安置於圓柱底部電 極内。線狀絕緣圖案1132可在X軸或y轴方向安置於第_層 間絕緣層1117中以在垂直方向切割圓柱底部電極的部分。 133006.doc -54- 200913156 相位改變圖案113 5可安置於具有經部分切割之圓柱底部電 極1122"及經部分切割之内部絕緣圖案丨125,的基板上 同時與經部分切割之圓柱底部電極1122，，及經部分切割之 内部絕緣圖案1125’接觸。頂部電極1137可安置於各別相位 改變圖案1135上。頂部電極1137可充當位元線BL。 —自頂視圖觀看，經部分切割之圓柱底部電極1122||中之 每一者的頂部表面可具有”C形”形狀、具有均勻厚度之月 牙形狀或形狀。因此，經部分切割之圓柱底部電極 1122”中之每一者的頂部表面可具有小於習知圓柱底部電 極之頂部表面的面積。此外，自頂視圖觀看，經部分切割 之圓柱底部電極112 2 ·，之頂部表面的相同部分可經切割以 形成均勻之CCC排列。 可在線狀溝渠1130t中填充線狀絕緣圖案1132，該等線 狀溝渠1130t在垂直方向切割圓柱底部電極之部分且穿透 第二層間絕緣層1117以暴露二極體電極1115之頂部表面部 分及經部分切割之圓柱底部電極1122"的經切割側壁。 或者，如圖15B中所示，可在線狀溝渠113〇1，中填充線狀 絕緣圖案1132’ ’該等線狀溝渠11 30t'在垂直方向切割圓柱 底部電極之部分’且在第二層間絕緣層m7中暴露經部分 切割之圓柱底部電極丨122”之經切割區的頂部表面及側 壁。
經部分切割之圓柱底部電極1122”可包括選自由以下各 物組成之群的一者：Ti層、TiSi層、TiN層、TiON層、TiW 層、TiAlN層、TiAlON層、TiSiN層、TiBN層、W層、WN 133006.doc -55- 200913156 層、WON層、WSiN層、WBN層、WCN層、Si層、Ta層、 TaSi 層、TaN 層、TaON 層、TaAIN 層、TaSiN 層、TaCN 層、Mo 層、MoN 層、MoSiN 層、MoAIN 層、NbN 層、
ZrSiN層、ZrAIN層、RU層、c〇si層、Nisi層、導電碳群 層、Cu層及其組合。 經部分切割之内部絕緣圖案U25"可由諸如氧化石夕層、 氮化矽層、氮氧化矽層或其組合之絕緣層形成。此外，經 部分切割之内部絕緣圖案丨125”可由與第二層間絕緣層 1117相同的材料層形成。 在又一些其他實施例中，可省略經部分切割之内部絕緣 圖案1125’·。在此狀況下，經部分切割之圓柱底部電極 1122"可具有經部分切割的柱結構。 可在X軸或y軸方向形成線狀溝渠113〇(及113〇t^具體而 言，如圖13中所示，線狀溝渠113(^及113(^，可在垂直於字 線1105 WL之線方向延伸。或者，如圖16及圖17中所示， 線狀溝渠1130t'可在平行於字線11〇5 WL之線方向延伸。 相位改變圖案1135及頂部電極1137可在垂直於字線ιι〇5 WL之方向延伸。或者，如圖丨3中所示，相位改變圖案 1135及頂部電極1137 BL可在平行於線狀絕緣圖案ιΐ32 = 線方向的方向延伸。 或者，如圖16及圖17中所示，當線狀絕緣圖案1132，在平 行於子線11 05 WL之線方向延伸時，相位改變圖案丨1及 頂部電極1137 BL可在垂直於線狀絕緣圖案1132，的線方向 之方向延伸，如圖16中所示。結果，共用相位改變圖案 133006.doc -56· 200913156 1135之經部分切割之圓柱底部電極i122"之間的距離[之可 大於展示於圖13中之經部分切割之圓柱底部電極u 22m之 間的距離L1。因此，可減小單元之間的熱擾動。 相位改變圖案1135可為硫族化物材料層。舉例而言，相 位改變圖案1135可包括一化合物’該化合物由選自由以下 各物組成之群的至少兩者形成：Te、Se、Ge、Sb、Bi、
Pb、Sn、Ag、As、S、Si、P、〇及 C。 頂部電極層1137 BL可包括選自由以下各物組成之群的 一者：Ti 層、TiSi 層、TiN 層、TiON 層、TiW 層、TiAIN 層、TiAlON層、TiSiN層、TiBN層、W層、WN層、WON 層、WSiN層、WBN層、WCN層、Si層、Ta層、TaSi層、 TaN層、TaON層、TaAIN層、TaSiN層、TaCN層、Mo層、 MoN層、MoSiN層、MoAIN層、NbN層、ZrSiN層、ZrAIN 層、Ru層、CoSi層、NiSi層、導電碳群層、Cu層及其組 合。 如上所述’根據本發明之實例實施例之經部分切割的圓 柱底部電極1122"之頂部表面可具有小於圓柱底部電極 1122'之環狀頂部表面的面積。結果，相位改變圖案丨丨”與 底部電極1122’’之間的產生焦耳熱之界面面積可被減小， 使得待在重设操作期間施加之電流與習知技術相比較可被 減小。 現將返回參考圖20來描述根據本發明之其他實例實施例 的相位改變裝置。 參看圖20’界定作用區u〇2a之隔離層12〇2可安置於基 133006.doc •57- 200913156 板1200上。字線丨205 WL可安置於作用區1202a上。源極區 及汲極區1206可鄰近字線1205 WL之兩側而安置於作用區 1202a内。底部絕緣層丨2〇7可經安置以覆蓋具有字線12〇5 WL·的基板1200。字線1205 WL、作用區1202a以及源極區 及汲極區1206可構成電晶體（圖11之Ta)。 第一插塞1210a及第二插塞1210b可安置於底部絕緣層 1207内。汲極襯墊1215a及源極線1215b可分別安置於第一 插塞1210a及第二插塞1210b上。汲極襯墊1215a及源極線 1215b可安置於底部絕緣層丨2〇7内。汲極襯墊121 5a可藉由 第一插塞1210a電連接至源極區及汲極區1206的一所選擇 區從而穿透底部絕緣層1207。源極線1215b可藉由第二插 塞1210b電連接至源極區及汲極區12〇6的另一所選擇區從 而穿透底部絕緣層1207。 第二層間絕緣層1117可安置於具有汲極襯墊1215a及源 極線1215b的基板11〇〇上。圓柱底部電極可通過第二層間 絕緣層111 7安置於二極體電極1115上。内部絕緣圖案可安 置於圓柱底部電極内。線狀絕緣圖案1132可在X軸或y軸方 向安置於第二層間絕緣層1117中以在垂直方向切割圓柱底 部電極的部分。相位改變圖案U35可安置於具有經部分切 割之圓柱底部電極1122n及經部分切割之内部絕緣圖案 1125'的基板11 00上同時與經部分切割之圓柱底部電極 1122"及經部分切割之内部絕緣圖案U25，接觸。頂部電極 1137可安置於各別相位改變圖案1135上。頂部電極1137可 充當位元線BL。 133006.doc -58- 200913156 自頂視圖觀看’經部分切割之圓柱底部電極丨122，，中之 每者的頂部表面可具有”c形"形狀、具有均勻厚度之月 牙形狀或形狀。因此，經部分切割之圓柱底部電極 122中之每一者的頂部表面可具有小於習知圓柱底部電 極之頂部表面的面積。此外，自頂視圊觀看，經部分切割 之圓柱底部電極i 122，，之頂部表面的相同部分可經切割以 形成均勻之CCC排列。
經部分切割之圓柱底部電極1122 ”可包括選自由以下各 物組成之群的一者：Ti層、TiSi層、TiN層、TiON層、TiW 層、TiAIN層、TiAlON層、TiSiN層、TiBN層、W層、WN 層、WON層、WSiN層、WBN層、WCN層、Si層、Ta層、 TaSi 層、TaN 層、TaON 層、TaAIN 層、TaSiN 層、TaCN 層、Mo 層、MoN 層、MoSiN 層、MoAIN 層、NbN 層、 ZrSiN層、ZrAIN層、Ru層、CoSi層、NiSi層、導電碳群 層、Cu層及其組合。 經部分切割之内部絕緣圖案1125"可由諸如氧化矽層、 氮化矽層、氮氧化矽層或其組合之絕緣層形成。此外，經 部分切割之内部絕緣圖案112 5"可由與第二層間絕緣層 1117相同的材料層形成。在又一些其他實施例中，可省略 經部分切割之内部絕緣圖案1125'，。在此狀況下，經部分 切割之圓柱底部電極1122"可具有經部分切割的柱結構。 相位改變圖案1135及頂部電極1137可在垂直於字線丨105 WL之方向延伸。或者，如圖13中所示，相位改變圖案 11 3 5及頂部電極1137 BL可在平行於或垂直於線狀絕緣圖 133006.doc -59- 200913156 案1132之線方向的方向延伸。 相位改變圖案1135可為硫族化物材料層。舉例而言，相 位改變圖案1135可包括一化合物，該化合物由選自由以下 各物組成之群的至少兩者形成：Te、Se、Ge、Sb、Bi、
Pb、Sn、Ag、As、S、Si、P、〇及 C。頂部電極 1137 BL·可 包括選自由以下各物組成之群的一者：Ti層、TiSi層、TiN 層、TiON層、TiW層、TiAIN層、TiAlON層、TiSiN層、 ΤιΒΝ層、W層、WN層、WON層、WSiN層、WBN層、 WCN層、Si層、Ta層、TaSi層、TaN層、TaON層、TaAIN 層、TaSiN 層、TaCN 層、Mo 層、MoN 層、MoSiN 層、 MoAIN層、NbN層、ZrSiN層、ZrAIN層、Ru層、CoSi層、 NiSi層、導電碳群層、cu層及其組合。
根據本發明之實施例，線狀或L狀底部電極可具有藉由X 軸及y軸界定之頂部表面，且線狀或L狀底部電極之頂部表 面的X軸或y軸可具有小於光微影製程之解析度限度的寬 度。或者，在其他實施例中，線狀或L狀底部電極之頂部 表面之X軸及y軸可具有小於光微影製程之解析度限度的寬 度。因此，線狀或L狀底部電極可克服圖案化限制以具有 小於習知技術之面積的面積。 - _仏低部電極 1122"中之每一者的頂部表面可具有”。形”形狀、且有 厚度之月牙形狀或，，（”形狀。因此，經部分切割之圓柱底部 電極朦，中之每-者的頂部表面可具有小於習知圓^ 部電極之環狀頂部表面的面積。 - 133006.doc •60- 200913156 結果，相位改變圖案與底部電極之間的產生焦耳熱之界 面面積可經減小’使得待在重設操作期間施加之電流與習 去技術相比較可被減小。因此，可實施克服圖案化限制且 對於回度整合為有利之相位改變記憶體裝置。 雖然已參考本發明之實例實施例特定展示並描述了本發 又熟習此項技術者應理解，可在不脫離如由以下 申明專利範圍界定的本發明之精神及範疇情況下在本發明 中進行开> 式及細節上的各種改變。 【圖式簡單說明】 圖1為根據本發明之某些實施例中之相位改變記憶體裝 ------置的單70陣列區之一部分的等效電路圖。 圖2為根據本發明的某些實施例中之相位改變記憶體裝 <早元陣列區之平面圖，其對應於圖1之等效電路圖。 圖3A至圖3E為沿圖2之線M，及π_π，獲得的橫截面圖，其 說明根據本發明之某些實施例中之製造相位改變記憶體裝 置的方法。 圖4為說明根據本發明之某些實施例中之製造相位改變 5己憶體裝置的方法之平面圖。 圖5A至圖5C為沿圖4之線^，及Π_Π·獲得的橫截面圖， 其說明根據本發明之某些實施例中之製造相位改變記憶體 裝置的方法。 圖6Α至6C為說明根據本發明之某些實施例中之製造相 位改變記憶體裝置的方法之橫截面圖。 圖7為說明根據本發明之某些實施例中之製造相位改變
133006.d〇Q -61- 200913156 記憶體裝置的方法之橫截面圖。 圖8A至8C為說明根據本發明之某些實施例中之製造相 位改變記憶體裝置的方法之橫截面圖。 圖9為說明根據本發明之某些實施例中之製造相位改變 記憶體裝置的方法之平面圖。 圖10為沿圖9之線ιπ_ΙΙΓ&ιν_ιν，獲得的橫截面圖，其說 明根據本發明之某些實施例中之製造相位改變記憶體裝置 的方法。 圖11為根據本發明之某些實施例中之相位改變記憶體裝 置的單元陣列區之一部分的等效電路圖。 圖1 2為說明根據本發明的某些實施例中之製造相位改變 記憶體裝置之方法的橫截面圖，其對應於圖丨丨之等效電路 圖。 圖13為根據本發明的某些實施例中之相位改變記憶體袭 置之單元陣列區之平面圖，其對應於圖1之等效電路圖。 圖14A至圖14E為沿圖13之線ν-V，及VI-VI，獲得的橫截面 圖’其說明根據本發明之某些實施例中之製造相位改變記 憶體裝置的方法。 圖15A至圖15B為沿圖13之線V-V'及VI-VI，獲得的橫截面 圖’其說明根據本發明之某些實施例中之製造相位改變記 憶體裝置的方法。 圖1 6為根據本發明之某些實施例中之相位改變記憶體農 置的單元陣列區之平面圖。 圖17為沿圖16之線V-ν'及VI-VT獲得的橫截面圖，其說 133006.doc •62· 200913156 明根據本發明之某些實施例中之製造相位改變記憶體裝置 的方法。 圖18為根據本發明之某些實施例中之圖14C的圓柱底部 電極之環狀頂部表面的放大平面圖。 圖1 9 A至圖19D為在根據本發明之某些實施例中的分別 藉由由線狀絕緣圖案沿切割線C1、、C3及C4切割圖1 8 之圓柱底部電極的部分而獲得之結構的平面圖。 圖20為說明根據本發明之某些實施例中之製造相位改變 記憶體裝置的方法之橫截面圖。 【主要元件符號說明】 100 基板 102 隔離層 102a 作用區 105 字線WL 107 第一層間絕緣層 108h 接觸孔 110 第一半導體圖案 112 第二半導體圖案 115 二極體電極 117 第二層間絕緣層 120t 線狀溝渠 122 底部電極層 122' 底部電極間隔物 122" 線狀底部電極 133006.doc -63- 200913156 122'" 線狀底部電極 125 第一絕緣圖案 126 線狀犧牲圖案 127 線狀遮罩圖案 127t 線狀開口 128 遮罩間隔物 130 第二絕緣圖案 130， 第二絕緣圖案 135 相位改變圖案 137 頂部電極 220t 線狀溝渠 222 底部電極層 211' L狀底部電極圖案 222" L狀底部電極 222'" L狀底部電極 224 間隔物層 224' 間隔物 225 第一絕緣圖案 235 相位改變圖案 237 頂部電極 320t 線狀溝渠 322 底部電極層 322' 底部電極圖案 322" L狀底部電極 133006.doc • 64- 200913156 325 内部絕緣層 325' 内部絕緣圖案 327 遮罩圖案 327t， 第一開口 327tM 第二開口 330 絕緣圖案 335 相位改變圖案 337 頂部電極 420t 線狀溝渠 422" 線狀底部電極 425 第一絕緣圖案 430 第二絕緣圖案 435 相位改變圖案 437 頂部電極 500 基板 502 隔離層 502a 作用區 505 字線 506 源極區及 >及極區 507 底部絕緣層 510a 第一插塞 510b 第二插塞 515a 汲極襯墊 515b 源極線 133006.doc -65 - 200913156 1100 基板 1102 隔離層 1102a 作用區 1105 字線WL 1107 第一層間絕緣層 1108h 接觸孔 1110 第一半導體圖案 1112 第二半導體圖案 1115 二極體電極 1117 第二層間絕緣層 1122 底部電極層 1120D 圓柱直徑 1120h 底部電極接觸孔 1122' 圓柱底部電極 1122" 經部分切割之圓柱底部電極 1122a 經部分切割之圓柱底部電極 1122b 經部分切割之圓柱底部電極 1122c 經部分切割之圓柱底部電極 1122d 經部分切割之圓柱底部電極 1125 内部絕緣層 1125' 内部絕緣圖案 1125" 内部絕緣圖案 1127 遮罩圖案 1127t 線狀開口 133006.doc -66- 200913156 ί 1130t 線狀溝渠 1130t' 線狀溝渠 1132 線狀絕緣圖案 1132' 線狀絕緣圖案 1132a 線狀絕緣圖案 1132b 線狀絕緣圖案 1132c 線狀絕緣圖案 1132d 線狀絕緣圖案 1135 相位改變圖案 1137 頂部電極 1200 基板 1202 隔離層 1202a 作用區 1205 字線WL 1206 源極區及汲極區 1207 底部絕緣層 1210a 第一插塞 1210b 第二插塞 1215a 汲極襯墊 1215b 源極線 BL 位元線 Cl 切割線 C2 切割線 C3 切割線 133006.doc -67- 200913156 C4 切割線 D 二極體 Ι-Γ 線 ΙΙ-ΙΓ 線 ΙΙΙ-ΙΙΓ 線 IV-IV' 線 LI 距離 L2 距離 Rp 相位改變圖案 T 圓柱厚度 Ta 電晶體 V-V 線 VI-IV' 線 WL 字線
L 133006.doc •68-

Claims (1)

  1. 200913156 申請專利範圍： 1. 一種製造一相位改變記憶體裝置之方法，其包含： 形成線狀或L狀底部電極，該等底部電極與一基板上 之各別底部圖案接觸且具有藉由該基板上之乂轴及乂轴方 向的尺寸界定之頂部表面，其中沿該等底部電極之該頂 部表面的該X轴之該尺寸具有小於—用以製造該相位改 變記憶體裝置之光微影製程的—解析度限度之寬度； 形成相位改變圖案，該笼& & #极a + Γ 系專相位改變圖案與該等底部電 極之該頂部表面接觸且具有—大於該等底部電極之該頂 部表面的該X軸方向及該7軸方向之該等尺寸中的每一者 之寬度；及 在該等相位改變圖案上形成頂部電極， 其中該線形狀或該L形狀表示該等底部電極在該χ軸方 向之一截面線形狀或一載面L形狀。 2.如請求们之方法，其中該等底部電極之該頂部表面 軸方向之該尺寸具有-等於或大於—光微影 析度限度的寬度。 解 3·如請求項1之方法’其中形成線狀底部電極包含： 在具有該等底部圖案之該基板上形成一層間絕緣層. 在該層間絕緣層内形成線狀溝渠，該等線狀溝準 y軸方向延伸且同時在該乂轴 圖案之部分； 方白暴路相鄰的該兩個底部 在該等線狀溝渠之側壁上形成底部電極間隔物. 在具有該等底部電極間隔物之該基板中之該等線狀溝 133006.doc 200913156 渠中形成第一絕緣圖案； 在具有該等第-絕緣圖案、該等底部電極間隔物及該 曰門、、邑緣層之該基板上形成在該χ軸方向延伸的線狀遮 罩圖案； &藉由將該等線狀遮罩圖案用作—#刻遮草來㈣該等 第-絕緣圖案、該等底部電極間隔物及該層間絕緣層， 直至該等底部圖案被暴露為止；及 在該經蝕刻區中填充第二絕緣圖案。 4.如明求項3之方法，其中形成底部電極間隔物包含： 形成一覆蓋該等線狀溝渠之側壁及底部表面以及該層 間絕緣層之—頂部表面的底部電極層；及 回钮該底部電極層。 5_如请求項3之方法，其中在具有該等底部電極間隔物之 該基板中的該等線狀溝渠中形成第一絕緣圖案包含： 在具有該等底部電極間隔物之該基板上形成一第 緣層；及 ' 平化該帛—絕緣層以暴露該等底部電極間隔物的頂 6·如請求項2之方法’其中形成L狀底部電極包含： y有§χ等底邛圖案之該基板上形成一層間絕緣層； 在該層間絕緣層内形成線狀溝渠，該等線狀溝渠在該 y轴方向延伸且同時在該χ軸方向暴露相鄰的該兩個底部 圖案之部分； - 在具有該等線狀溝渠之該基板中順序形成一底部電極 133006.doc 200913156 層及一間隔物層； 順序回蚀該間隔物層及該底部電極層以形成L狀底部 電極圖案及間隔物； 形成第一絕緣圖案’該等第一絕緣圖案填充具有該等 L狀底部電極圖案及該等間隔物之該基板中的該等線狀 溝渠； 在具有該等第一絕緣圖案及該等L狀底部電極圖案之 该基板上形成在該x軸方向延伸的線狀遮罩圖案； 藉由將該等線狀遮罩圖案用作一蝕刻遮罩來蝕刻該等 第一絕緣圖案、該等L狀底部電極圖案及該層間絕緣 層’直至該等底部圖案被暴露為止；及 在該經蝕刻區中填充第二絕緣圖案。 7·如請求項6之方法，其進一步包含： 在形成在該X軸方向延伸之該等線狀遮罩圖案之前， 平坦化具有該等第一絕緣圖案、該等[狀底部電極及該 ： 等間隔物之該基板，以平坦化該等L狀底部電極圖案的 頂部表面。 8·如凊求項2之方法，其中形成^狀底部電極包含： 在具有該等底部圖案之該基板上形成一層間絕緣層； 在該層間絕緣層内形成線狀溝渠，該等線狀溝渠在該 y軸方向延伸且同時在該_方向暴露相鄰的該兩個底部 圖案之部分； 形成底部電極圖案，該等底部電極圖案覆蓋該等線狀 溝渠之側壁及底部表面； 133006.doc 200913156 形成内部絕緣圖案，該等内部絕緣圖案填充在具有， 等底部電極圖案之該基板中之該等線狀溝渠中； 在具有該等内部絕緣圖案及該等底部電極圖案之該基 $上形成遮罩圖案，該遮罩圖案具有一在該^軸方向暴 露該等内部絕緣圖案之一中心區的第— * . 久在該X 軸方向暴露該等底部圖案之間的一頂部區之第二開口· 藉由將該等遮罩圖案用作一飯刻遮罩來钮刻該等内部 絕緣圖帛、該等底部電極圖案及該層$絕緣I，直至該 等底部圖案被暴露為止；及 在該經蝕刻區中填充絕緣圖案。 9.如請求項1之方法，其中該等底部電極之該頂部表面的 該y軸方向之該尺寸具有小於一光微影製程之一解 限度的寬度。 10·如請求項9之方法，其中形成線狀底部電極包含： 在具有該等底部圖案之該基板上形成一層間絕緣層； 在該層間絕緣層内形成線狀溝渠，該等線狀溝渠在該 y軸方向延伸且同時在該x軸方向暴露相鄰的該兩個底部 圖案之部分； 在該等線狀溝渠之側壁上形成底部電極間隔物； 々形成弟—絕緣圖案，該等第—絕緣圖案填充在具有該 等底部電極間隔物之該基板中之該等線狀溝渠； 在具有該等第一絕緣圖案、該等底部電極間隔物及該 層間絕緣層之該基板上形成在該X轴方向延伸的線狀犧 牲圖案； 133006.doc 200913156 在該等線狀犧牲圖案之側壁上形成遮罩間隔物； ^由將該㈣罩間隔㈣作__料來㈣該等線 =牲圖案、該層間絕緣層、該等底部電極間隔物及該 專弟-絕緣圖案，直至該等底部圖案被暴露為止；及 在該經蝕刻區中填充第二絕緣圖案。 U.如請求項1()之方法，其中形成底部電極間隔物包含： 形成-覆蓋該等線狀溝渠之側壁及底部表面以及該層 間、·邑緣層之一頂部表面的底部電極層；及 回蝕該底部電極層。 12.如請求項10之方法，其中該等線狀犧牲圖案之該等側壁 开> 成於該等各別底部圖案上方。 13·如請求項9之方法，其中該等L狀底部電極之該形成包 含： 在具有該等底部圖案之該基板上形成一層間絕緣層； 在該層間絕緣層内形成線狀溝渠，該等線狀溝渠在該 y軸方向延伸且同時在該父軸方向暴露相鄰的該兩個底部 圖案之部分； 在具有該等線狀溝渠之該基板中順序形成一底部電極 層及一間隔物層； 順序回姓該間隔物層及該底部電極層以形獻狀底部 電極圖案及間隔物； 心成第-絕緣圖案’該等第一絕緣圖案填充具有該等 L狀底部電極圖案及兮笼p彳随_ % # 及"亥專間^物之該基板中的該等線狀 /再 9 133006.doc 200913156 在具有該等第一絕緣圖案及該等L狀底部電極圖案之 該基板上形成在該乂軸方向延伸的線狀犧牲圖案； 在該等線狀犧牲圖案之側壁上形成遮罩間隔物； 藉由將該等遮罩間隔物用作一蝕刻遮罩來蚀刻該等線 狀犧牲圖案、該第一絕緣圖案、該L狀底部電極圖案及 該層間絕緣層，直至該等底部圖案被暴露為止；及 在該經蝕刻區中填充第二絕緣圖案。 14. 如請求項13之方法，其中該等線狀犧牲圖案之該等側壁 形成於該等各別底部圖案上方。 15. 如請求項丨之方法’其中該等l狀底部電極包括一[形狀 之一截面及該L形狀之一對稱結構的一載面。 16·如請求項15之方法，其中鄰近於彼此之該等[狀底部電 極具有該等對稱L狀結構。 17. 如請求項丨之方法’其中該等底部圖案係由二極體形 成。 18. 如請求項丨之方法’其中該等底部圖案係由一與該基板 接觸之接觸插塞及一安置於該接觸插塞上之導電圖案形 成。 19. 如請求項18之方法，其進一步包含： 在形成該接觸插塞之前，在該基板上形成電連接至該 等各別底部圖案的電晶體。 20. 如請求項1之方法，其中該等相位改變圖案在一平行於 該等底部電極之該頂部表面之該X軸的方向延伸，或在 一平行於該等底部電極之該頂部表面之該y軸的方向延 133006.doc 200913156 伸0 2L如吻求項〗之方法其中該等相位改變圖案及該等頂部 電極係藉由圖案化同時形成。 — 22. —種製造一相位改變記憶體裝置之方法，其包含： 製備一具有底部圖案之基板； 在具有該等底部圖案之該基板上形成一層間絕緣層； 通過該層間絕緣層形成與該等底部圖案接觸的圓柱底 部電極； ^ 在該層間絕緣層中形成絕緣圖案以在一垂直方向切割 該等圓柱底部電極及該層間絕緣層的部分； - 形成與該等經部分切割之圓柱底部電極之上部部分接 觸的相位改變圖案；及 在該等相位改變圖案上形成頂部電極。 23·如請求項22之方法，其中該等經部分㈣之圓柱底部電 極具有自頂視圖觀看之一月牙形狀、一 "c形"形狀或一 形狀。 24. 如請求項22之方法’其中該等底部圖案包括二極體及順 序堆疊之二極體電極。 25. 如請求項22之方法，其中該等底部圖案包括與該基板接 觸之接觸插塞及安置於該等接觸插塞上之導電圖案。 26. 如請求項25之方法，其進_步包含在該基板上形成電連 接至該等各別底部圖案的電晶體。 27_如請求項22之方法，其中該等絕緣圖案之該形成包含： 在-垂直方向切割該等圓柱底部電極及該層間絕緣層 133006.doc 200913156 之該等部分以形成溝渠，從而暴露該等底部圖案之頂部 之。p刀及-亥等經部分切割圓柱底部電極的經切割側 壁；及 在該等溝渠内形成一絕緣層。 28. 如請^項22之方法，其中該等絕緣圖案之該形成包含： 纟冑直方向切割該等圓柱底部電極及該層間絕緣層 X等口p刀以形成溝渠，從而暴露該等經部分切割圓柱 ' &部電極之經切割部分的頂部表面及側壁；及 ( 在該等溝渠内形成一絕緣層。 29. 如請求項22之方法，其中該等圓柱底部電極之該形成包 含： 通過該層間絕緣層形成底部電極接觸孔從而暴露該等 底部圖案的頂部表面； 在具有該等底部電極接觸孔之該層間絕緣層上形成一 底部電極層，該底部電極層覆蓋該等底料極接觸孔的 側壁及底部表面； r ) " 在具有該底部電極層之該基板上形成一填充該等底部 電極接觸孔的内部絕緣層；及 平坦化該内部絕緣層及該底部電極層，直至該層間絕 緣層之一頂部表面被暴露為止。 3 0.如印求項29之方法，其進一步包含在平坦化該内部絕緣 層及該底部電極層直至該層間絕緣層之該頂部表面被暴 露為止之後，執行一平坦化製程至少一次。 3 1. —種製造一相位改變記憶體裝置之方法，其包含： 133006.doc 200913156 在一具有底部圖案之基板上形成一層間絕緣層； 通過該層間絕緣層在該等各別底部圖案上形成圓柱底 部電極； 在一 X軸方向或y軸方向在該層間絕緣層中形成線狀絕 緣圖案，以在一垂直方向移除該等圓柱底部電極及該層 間絕緣層的部分； 在經部分移除之圓柱底部電極上形成與該等經部分移 • 除之圓柱底部電極接觸的相位改變圖案；及 (1 在該等各別相位改變圖案上形成頂部電極。 32.如凊求項3 i之方法，其中該等經部分移除之圓柱底部電 極具有自頂視圖觀看之一月牙形狀、一 "c形"形狀或一 "(”形狀。 33·如叫求項31之方法，其中該等經部分移除之圓柱底部電 極之相同部分經切割以形成自頂視圖觀看的—均勻ccc 排列。 (:34.如:求項3 1之方法’其中該等相位改變圖案經形成以在 平仃於或垂直於一表面之方向延伸，該等圓柱底部電 - 極之該等部分沿該表面被切割。 .35.如"月求項3 1之方法，其中該等線狀絕緣圖案之該形成包 含： 在p垂直方向切割該等圓柱底部電極及該層間絕緣層 之-亥等部分以形成線狀溝渠，從而暴露該等底部圖案之 頂。Ρ表面之部分及該等經部分切割圓柱底部電極的經 割側壁；及 133006.doc 200913156 在該等線狀溝渠内形成一絕緣層。 36,如請求項31之方法，其中該等線狀絕緣圖 合： 节夂孩形成包 你一垩1方向切割該等圓柱底名 之該等部分以形成線狀溝渠，從汗 圓 柱底部電極之該等 在該等線狀溝渠内 經切割部分的 形成一絕緣層 電極及該層間絕緣層 暴露該等經部分切割 頂部表面及側壁·’及 133006.doc -10-
TW097126558A 2007-07-12 2008-07-11 Methods of forming phase change memory devices having bottom electrodes TW200913156A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070070153A KR20090006628A (ko) 2007-07-12 2007-07-12 상변화 기억 소자 및 그 제조방법들
KR1020070073521A KR101186653B1 (ko) 2007-07-23 2007-07-23 하부전극을 갖는 상변화 기억 소자들 및 그 제조방법들

Publications (1)

Publication Number Publication Date
TW200913156A true TW200913156A (en) 2009-03-16

Family

ID=40121716

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097126558A TW200913156A (en) 2007-07-12 2008-07-11 Methods of forming phase change memory devices having bottom electrodes

Country Status (4)

Country Link
US (3) US7824954B2 (zh)
JP (1) JP2009021602A (zh)
DE (1) DE102008032067A1 (zh)
TW (1) TW200913156A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017952A (zh) * 2019-05-31 2020-12-01 株式会社斯库林集团 基板处理方法以及基板处理装置

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090108479A (ko) * 2008-04-11 2009-10-15 삼성전자주식회사 상변화 메모리 유닛의 형성 방법, 이를 이용한 상변화메모리 장치의 제조 방법 및 이에 따라 형성된 상변화메모리 장치
KR101486984B1 (ko) * 2008-10-30 2015-01-30 삼성전자주식회사 가변 저항 메모리 소자 및 그 형성방법
US8304754B2 (en) * 2008-11-12 2012-11-06 Sandisk 3D Llc Metal oxide materials and electrodes for Re-RAM
US8502182B2 (en) 2009-02-06 2013-08-06 Micron Technology, Inc. Memory device having self-aligned cell structure
US20100308296A1 (en) * 2009-06-09 2010-12-09 Agostino Pirovano Phase change memory cell with self-aligned vertical heater
US9246093B2 (en) * 2009-07-01 2016-01-26 Micron Technology, Inc. Phase change memory cell with self-aligned vertical heater and low resistivity interface
US8320178B2 (en) 2009-07-02 2012-11-27 Actel Corporation Push-pull programmable logic device cell
KR101620638B1 (ko) * 2009-09-29 2016-05-13 주식회사 포스코 증착물질의 증발율 측정 장치
JP2011165854A (ja) 2010-02-09 2011-08-25 Toshiba Corp 記憶装置及びその製造方法
JP5118716B2 (ja) * 2010-03-16 2013-01-16 株式会社東芝 半導体記憶装置の製造方法
JP2011222929A (ja) * 2010-03-23 2011-11-04 Toshiba Corp 不揮発性記憶装置及びその製造方法
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8395140B2 (en) * 2010-07-09 2013-03-12 Micron Technology, Inc. Cross-point memory utilizing Ru/Si diode
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
CN102447057B (zh) * 2010-10-08 2013-07-17 中芯国际集成电路制造(上海)有限公司 相变存储器底部电极的制作方法
JP5624425B2 (ja) 2010-10-14 2014-11-12 株式会社東芝 半導体装置及びその製造方法
WO2012057772A1 (en) * 2010-10-29 2012-05-03 Hewlett-Packard Development Company, L.P. Memristive devices and memristors with ribbon-like junctions and methods for fabricating the same
KR101835709B1 (ko) * 2010-11-16 2018-03-08 삼성전자주식회사 버퍼 전극을 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 반도체 모듈 및 전자 시스템
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8486743B2 (en) 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US8497182B2 (en) * 2011-04-19 2013-07-30 Macronix International Co., Ltd. Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory
KR20130017647A (ko) * 2011-08-11 2013-02-20 삼성전자주식회사 가변 저항 메모리 장치의 제조 방법
CN103000515B (zh) * 2011-09-14 2015-07-08 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
KR20130042975A (ko) 2011-10-19 2013-04-29 삼성전자주식회사 작은 콘택을 갖는 비-휘발성 메모리소자 형성 방법 및 관련된 소자
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
KR20130043533A (ko) * 2011-10-20 2013-04-30 삼성전자주식회사 도전성 버퍼 패턴을 갖는 비-휘발성 메모리소자 및 그 형성 방법
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US8962384B2 (en) * 2012-01-20 2015-02-24 Micron Technology, Inc. Memory cells having heaters with angled sidewalls
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
KR20140013215A (ko) * 2012-07-20 2014-02-05 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US8927957B2 (en) 2012-08-09 2015-01-06 Macronix International Co., Ltd. Sidewall diode driving device and memory using same
US20140117302A1 (en) * 2012-11-01 2014-05-01 Micron Technology, Inc. Phase Change Memory Cells, Methods Of Forming Phase Change Memory Cells, And Methods Of Forming Heater Material For Phase Change Memory Cells
US9627611B2 (en) 2012-11-21 2017-04-18 Micron Technology, Inc. Methods for forming narrow vertical pillars and integrated circuit devices having the same
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US8916414B2 (en) 2013-03-13 2014-12-23 Macronix International Co., Ltd. Method for making memory cell by melting phase change material in confined space
US9112150B2 (en) 2013-07-23 2015-08-18 Micron Technology, Inc. Methods of forming memory cells and arrays
US9306165B2 (en) 2014-03-27 2016-04-05 Micron Technology, Inc. Replacement materials processes for forming cross point memory
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
TWI508341B (zh) 2014-04-02 2015-11-11 Winbond Electronics Corp 電阻式隨機存取記憶體及其製造方法
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
CN105098072B (zh) * 2015-07-30 2017-08-08 江苏时代全芯存储科技有限公司 相变化存储装置的制造方法
WO2017051527A1 (ja) * 2015-09-24 2017-03-30 日本電気株式会社 抵抗変化素子とその製造方法および半導体装置
KR102395193B1 (ko) * 2015-10-27 2022-05-06 삼성전자주식회사 메모리 소자 및 그 제조 방법
US10270451B2 (en) 2015-12-17 2019-04-23 Microsemi SoC Corporation Low leakage ReRAM FPGA configuration cell
US9768231B2 (en) 2016-02-12 2017-09-19 Globalfoundries Singapore Pte. Ltd. High density multi-time programmable resistive memory devices and method of forming thereof
KR102527669B1 (ko) * 2016-08-11 2023-05-02 삼성전자주식회사 가변 저항 메모리 장치 및 그 제조 방법
FR3056826B1 (fr) 2016-09-28 2019-05-24 Stmicroelectronics (Crolles 2) Sas Cellule memoire a changement de phase
US10147485B2 (en) 2016-09-29 2018-12-04 Microsemi Soc Corp. Circuits and methods for preventing over-programming of ReRAM-based memory cells
KR102669147B1 (ko) 2016-11-30 2024-05-27 삼성전자주식회사 메모리 소자 및 그 제조 방법
US10056431B2 (en) 2016-12-07 2018-08-21 Samsung Electronics Co., Ltd. Variable resistance memory device
DE112017006212T5 (de) 2016-12-09 2019-08-29 Microsemi Soc Corp. Resistive Speicherzelle mit wahlfreiem Zugriff
DE112018004134T5 (de) 2017-08-11 2020-04-23 Microsemi Soc Corp. Schaltlogik und verfahren zur programmierung von resistiven direktzugriffs-speichervorrichtungen
KR102541562B1 (ko) * 2018-08-10 2023-06-08 삼성전자주식회사 가변 저항 메모리 소자
KR102712682B1 (ko) * 2019-05-17 2024-10-04 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 제조 방법

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030075778A1 (en) * 1997-10-01 2003-04-24 Patrick Klersy Programmable resistance memory element and method for making same
US6750079B2 (en) * 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6649928B2 (en) * 2000-12-13 2003-11-18 Intel Corporation Method to selectively remove one side of a conductive bottom electrode of a phase-change memory cell and structure obtained thereby
US6646297B2 (en) 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
US6531373B2 (en) * 2000-12-27 2003-03-11 Ovonyx, Inc. Method of forming a phase-change memory cell using silicon on insulator low electrode in charcogenide elements
US6589714B2 (en) * 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6670628B2 (en) 2002-04-04 2003-12-30 Hewlett-Packard Company, L.P. Low heat loss and small contact area composite electrode for a phase change media memory device
KR100481865B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법
US7038230B2 (en) 2004-01-06 2006-05-02 Macronix Internation Co., Ltd. Horizontal chalcogenide element defined by a pad for use in solid-state memories
KR101052860B1 (ko) 2004-06-30 2011-07-29 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
KR100639206B1 (ko) 2004-06-30 2006-10-30 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
KR100668824B1 (ko) 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
KR100650724B1 (ko) 2004-07-01 2006-11-27 주식회사 하이닉스반도체 상변화 기억 소자의 제조방법
US7279380B2 (en) * 2004-11-10 2007-10-09 Macronix International Co., Ltd. Method of forming a chalcogenide memory cell having an ultrasmall cross-sectional area and a chalcogenide memory cell produced by the method
US7135727B2 (en) * 2004-11-10 2006-11-14 Macronix International Co., Ltd. I-shaped and L-shaped contact structures and their fabrication methods
US7220983B2 (en) 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
JP4591821B2 (ja) * 2005-02-09 2010-12-01 エルピーダメモリ株式会社 半導体装置
KR100625181B1 (ko) 2005-02-18 2006-09-20 김병구 변색 스프레이 조성물
KR100707182B1 (ko) 2005-02-18 2007-04-13 삼성전자주식회사 상전이 메모리 소자 및 제조방법
US7408240B2 (en) * 2005-05-02 2008-08-05 Infineon Technologies Ag Memory device
JP4628935B2 (ja) * 2005-11-19 2011-02-09 エルピーダメモリ株式会社 不揮発性半導体記憶装置
US7741636B2 (en) * 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7608848B2 (en) * 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
TW200802840A (en) * 2006-06-15 2008-01-01 Ind Tech Res Inst Phase-change memory cell structures and methods for fabricating the same
TWI305678B (en) * 2006-08-14 2009-01-21 Ind Tech Res Inst Phase-change memory and fabricating method thereof
KR100764056B1 (ko) * 2006-09-14 2007-10-08 삼성전자주식회사 상변화 기억 장치 및 그 제조 방법
US7838860B2 (en) * 2007-06-21 2010-11-23 Qimonda Ag Integrated circuit including vertical diode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112017952A (zh) * 2019-05-31 2020-12-01 株式会社斯库林集团 基板处理方法以及基板处理装置

Also Published As

Publication number Publication date
DE102008032067A1 (de) 2009-01-15
JP2009021602A (ja) 2009-01-29
US20130234100A1 (en) 2013-09-12
US20090017577A1 (en) 2009-01-15
US8426840B2 (en) 2013-04-23
US7824954B2 (en) 2010-11-02
US20110044098A1 (en) 2011-02-24

Similar Documents

Publication Publication Date Title
TW200913156A (en) Methods of forming phase change memory devices having bottom electrodes
CN101393965B (zh) 用于形成具有底电极的相变存储器件的方法
US8779410B2 (en) Resistance change memory and method of manufacturing the same
KR100883412B1 (ko) 자기 정렬된 전극을 갖는 상전이 메모리소자의 제조방법,관련된 소자 및 전자시스템
TWI430487B (zh) 相變化記憶體裝置以及製造該裝置之方法
CN103325806B (zh) 可变电阻存储器件及其制造方法
US10658428B2 (en) Methods of operating memory devices and apparatuses
US9520556B2 (en) Semiconductor device and method of fabricating the same
TW200830546A (en) Semiconductor device and method of fabricating the same
KR20120012094A (ko) 상변화 메모리 소자 및 그 제조 방법
KR101429724B1 (ko) 콘택 구조체 형성방법, 이를 이용하는 반도체소자의 제조방법 및 그에 의해 제조된 반도체소자
KR101186653B1 (ko) 하부전극을 갖는 상변화 기억 소자들 및 그 제조방법들
US9040376B2 (en) Semiconductor device and method for manufacturing the same
US9911787B2 (en) Semiconductor device and method of forming the same
CN105428524B (zh) 制造相变化记忆体的方法
US20140061572A1 (en) Semiconductor device and method of manufacturing the same
TWI729571B (zh) 非揮發性半導體記憶裝置及其製造方法
US11856796B2 (en) Semiconductor memory devices and methods of manufacturing thereof
CN114823777A (zh) 半导体器件和制造方法
CN116322058A (zh) 半导体器件和制造半导体器件的方法
KR101124299B1 (ko) 반도체 소자 제조 방법