200849473 九、發明說明： 【發明所屬之技術領域迴 相關案的交叉引述 本申請案係有關且基於35 U.S.C. § ι19主張於2〇07年 5 5月3日於韓國智慧財產局（KIPO)提申之韓國專利申請案案 號2007-43216的優先權，其之内文係以其等之整體予以併 入本文中以作為參考資料。 發明領域 本發明係有關於半導體裝置之中的傳導性結構和形 10成其之方法’以及更特別地，有關一種包括一傳導層圖案 與一接觸插塞的傳導性結構和形成其之方法。 【先前技術3 發明背景 半導體（積體電路）記憶體裝置通常需要更高产的^ 15體，同時保持高的效能。因此，於半導體記憶裝置内的傳 導層圖案，例如位元線、字組線，等等的寬度以及介於傳 導層圖案與之間的區間通常是減少的。 於半導體記憶裝置内的位元線可以具有低電卩且以及窄 的間距。於此，一間距可以對應至自一位元線的〜端至一 20相鄰的位元線的一端之寬度。為了降低位元線的電阻，位 元線的高度可以增加。再者，為了降低介於位元綠之間的 間距，介於位元線之間的區間可以減少。 然而，當位元線具有高的高度以及窄的區間時，介於 相鄰的位元線之間的負載電容可能大大地增加。此可能牵 5 200849473 化半導體^憶裝置的作業特性。可以由介於一個NAND快 閃記憶體裝置内的位元線之間的干擾所產生的問題現在將 進一步地予以說明。 於一個NAND快閃記憶體裝置中，字組線可以沿著X方 5 向彼此平行地予以配置。字組線的各個可以形成一單一單 位胞元。16或是32字組線可以被包括於一個單一串之内。 一胞元選擇線和一接地選擇線可以予以提供至該串的2 端。一共同源極線可以予以電氣地連接至一半導體基板内 的雜質區域、鄰近接地選擇線。再者，一位元線結構可以 10 予以電氣地耦合至半導體基板内的雜質區域、鄰近胞元選 擇線。位元線結構可以包括實質垂直於該字組線的一位元 線，以及連接介於位元線和半導體基板之間的一接觸插塞。 雖然一經選擇的位元線通常與一相鄰的位元線予以電 氣隔離’一中間電容(intercapacitance)可以寄生地產生於相 15鄰的位元線之間，特別地當一介於相鄰的位元線之間的區 間是非常窄的時候。中間電容可以增加介於相鄰的位元線 之間的電容，藉此一感應時間可能加長。感應時間可以對 應至位元線於感應位元線讀數據時的電壓變化、於一緩衝 的電路内儲存感應的電壓變化，以及於一個栓鎖電路中改 2〇變數據的一電壓變化持續期間。當感應時間太長時，快閃 圮fe體裝置可能具有不可接受的遲緩的作業速度。 要程式化於一經選擇的胞元内之數據可能需要施加— π電壓至一對應至經選擇的胞元之位元線。然而，結果， 相η卩的位元線可能具有稍微增加的電壓，以及可能不維持 200849473 在一個浮動狀態，由於施加至經選擇的位元線的電壓的影 響。結果，非所欲的數據可能被程式化於非經選擇的胞元 的一浮動閘極電極。 【發明内容3 5 發明概要 本發明的實施例係備置一積體電路裝置之内的一種傳 導性結構，該傳導性結構包括一積體電路基板以及於該基 板之上的第一傳導層圖案。第二傳導層圖案係於該基板之 上且於第一傳導層圖案的各個之間延伸。第一與第二傳導 10 層圖案的相鄰圖案係於相關於基板之不同的水平面上以降 低其間的寄生電容。 於其他的實施例中，一第一絕緣中間層係於基板之 上，其中第一傳導層圖案係於該第一絕緣中間層之上，以 及一絕緣構件覆蓋第一傳導層圖案。絕緣構件界定介於第 15 —傳導層圖案之間的凹室。第二傳導層圖案係於凹室之内 的。該等第二傳導層圖案具有比第一傳導層圖案的下部表 面更高的下部表面以提供不同的水平面。絕緣構件可以是 氮氧化矽、氮化矽及/或氧化矽。 於另外的實施例中，一間隔件接觸第一傳導層圖案的 20 側壁，間隔件具有比第一傳導層圖案的上表面更高的一上 表面。第一傳導層圖案和第二傳導層圖案可以具有一上寬 度和一下寬度，且下寬度比上寬度更窄。 於其他的實施例中，一於一記憶體裝置的一單位胞元 内的深層結構係於傳導層圖案之下的基板之上。深層結構 7 200849473 可以包括··一穿隱氧化層、一 及-控制閉極。—敍 :°7儲存圖案、一介電層以 少μ 、、、'、止層圖案可以於第一絕绫中門展 之上1緣構件可以包括於第 =^中間層 的一楚— 專^r層圖案的上表面之上 弟—、、、巴緣層圖案，以及 介於鄰近的第-傳導芦圖宰之二、案之上且延伸 二絕緣層。 θ案之間以界定其間的凹室之-第 如二、卜的貝MW，—非揮發性記憶體裝置包括-種 内明的傳導性結構。非揮發性記憶體裝置包括基板 10 15 :帛區域和-第二區域。第-絕緣中間層和絕緣構 係於基板的第-區域和第二區域之上，以及第一與第二 傳=圖案係於基板的第—區域之内。單位胞以系於基板 的第區域之上。單位胞元包括—聯合的閘極結構，其包 括-穿隧氧化層、-電荷儲存圖案、一介電層以及一控制 閘極。-第二絕緣中間層係於第一區域之内的第二傳導層 圖案以及於該第二區域内的絕緣構件之上。一第一接觸插 基係延伸穿過第二絕緣中間層、絕緣構件、第一傳導層圖 案以及第一絕緣中間層以接觸基板。第一接觸插塞係予以 電氣地連接至第一傳導層圖案。一第二接觸插塞係延伸穿 過第二絕緣中間層、絕緣構件、第二傳導層圖案以及第一 絕緣中間層以接觸基板。第二接觸插塞係予以電氣地連接 至第二傳導層圖案。第一虛擬圖案和第二虛擬圖案可以於 第二區域内的第一絕緣中間層之上。 於其他的實施例中，絕緣構件包括於第一傳導層圖案 的上表面之上的一第一絕緣層圖案，以及於第一絕緣層圖 20 200849473 案之上且延伸介於鄰近的第一傳導層圖案之間以界定其間 的凹室的一第一絕緣層。第一絕緣層圖案不是於第二區域 内以及第二絕緣層延伸進入第二區域之内。 於又另外的實施例中，形成一種傳導性結構的方法包 5括形成-第-絕緣中間層於一基板上以及形成第一傳導層 圖案於第-絕緣中間層之上。一絕緣構件係予以形成，其 係覆蓋第-傳導層圖案以及界定介於第一傳導層圖案的鄰 近的圖案之間的凹室。第二傳導層圖案係形成於絕緣構件 的凹至之内。第二傳導層圖案具有比第一傳導層圖案的一 〇下部表面更高的下部表面，藉此第-與第二傳導層圖案之 ⑼近的圖案係於相關於基板之不同的水平面上以降低其間 的寄生電容。 於其他的實施例中，形成第一傳導層圖案包括形成犧 ;於第-絕緣中間層之上。介於犧牲層圖案之間的 空間係用-第-傳導層予以填滿。第—傳導層係部分地 移除㈣成第—傳導層圖案於介於犧牲層圖案之間的 間之内。一間隔件可以於犧牲層圖案的各個的一側壁之 成。部分地移除第—料層可以接著移除犧牲層圖案 ^於另外的實施例令，形成絕緣構件包括於形成一第一 : 緣層於第_傳導層圖案和第一絕緣中間層之上 的曰/、 M部分地蝕刻直到於第一絕緣中間層之上的第一 〜第卩件予以移除以形成一第一絕緣層圖案為止。 弟-絕緣層係於第—絕緣中間層以及第—絕緣層圖案之 200849473 上开Μ。第-絕緣層圖案可赠第—料層圖_各個的 一側壁之上具有一間隔件形狀。 於其他的實施例中，形成第二傳 L _ 辱導層圖案包括於絕緣 2上形成充滿絕緣構件的凹室的1二傳導層以及部 刀地移除第二傳導層以於凹室之内 . ? v成弟二傳導層圖案。 麵刻終止層可以形成於該第1緣巾間層之上 於又另外的實施例中，製造1揮雜記憶體裝置結 構的方法包括係備置一具有一第〜 ^ L域和一第二區域之基 10 15 &以及形成單位胞元於基板的第—區域之±，單位胞元 純括穿随氧化層、1相存圖案、一介電層 -控制_。-第—絕緣中間層係形成於基板的第一 2和第二區域之上。第—傳導層圖案係形成於第一區域 層之上。一絕緣構件係予以形成以覆 區域之内的第-傳導層圖案。絕緣構件界定介於第 傳導層圖案的鄰近的圖案之間的凹 細柳_的凹室之内。第二傳導層 傳導層圖案的下部表面更高的下部表面。二 間層係形成於第-區域之内的第二傳導層圖案之::及第 :區域内的絕緣構件上。第二絕緣中間層、絕緣構件、第 1邑緣中間層、第—傳導層圖案以及第二傳導層圖案係予 :部分地蝕刻直到基板的一上表面被暴露以形成開口為 止。開口係用-傳導性材料予以填滿以形成—電氣地連接 ^弟一傳導層圖案且接觸基板的第-接觸插塞，以及一電 乳地連接至第二傳導層圖案且接觸基板的第二接觸插塞。 20 200849473 於其他的實施例中，形成第一傳導層圖案包括形成一 犧牲層於第一區域和第二區域之内的第一絕緣中間層之 上。於第一區域之内的犧牲層係予以部分地蝕刻以形成— 犧牲層圖案。一第一傳導層係於介於第一區域之内的犧牲 層圖案和第二區域之上的犧牲層之間的一空間之内形成。 第一區域之内的第一傳導層係部分地予以移除以形成介於 犧牲層圖案之間的空間之内的第一傳導層圖案。 10 15 於另外的實施例中，形成絕緣構件包括形成一第一絕 緣層於第-傳導層5!案以及第一絕緣中間層之上，其係^ 滿介於第二區域内的第一傳導層圖案之間的一空間。第— 絕緣層係予”分地則直到於第-絕緣巾間層之上的第 一，緣層的-部件被移除以形成—第—絕緣層圖案為止。 一第二絕緣層係於第-絕緣中間層和第—絕緣層圖案之上 形，。-_終止層可以於第—絕緣中_之上形成。形 成第-傳導層圖案可以優先於在第二區域之内的第—虛擬 圖案和第—傳導層圖案的2側之上形成間隔件。 /其他的實施例中，形成第-虛擬圖案和間隔件包括 於弟-區域和第二區域之内的第—絕緣中間層之上形成犧 層圖案。—第—絕緣層係形成於充滿介於該第二區域内 層圖案之_空間之犧牲層圖案之上。第-絕緣層 向性:也予以_以形成介於第二區域之内的犧牲層 :的=的弟—虛擬圖案以及於第一區域之内的犧牲層圖 =之Ϊ的間隔件。形成第-傳導層圖案可以包括形 Μ丨於弟-區域之内的間隔件之間的空間之一第一傳 20 200849473 導層，以及部分地移除第— 的空間之内的傳導層圖案。 圖式簡单說明 傳導層以形成介於間隔件之間 由下文中k供的坪細說明和附圖本發明會變得更徹 5瞭解’其等係僅僅經由實例提供，以及田而尤β + ' 、乂及口而不疋本發明的限 制，以及其中： 弟1圖係圖解一種如木择日日 ,^ ^月的一些貫施例之傳導性、会士 構的一橫截面圖； ' 第2至8圖係圖解-種形成第1圖的傳導性結構的方法 10 之橫截面圖； 第9圖係圖解-種如本發明的一些實施例之快閃記債 體裝置的橫截面圖； " 第10圖係圖解第9圖的快閃記憶體裝置的一胞元區域 之透視圖； / 15 帛11至21圖係其圖解-種製造如-些實施例的第9和 10圖之快閃記憶體裝置的方法之橫截面圖； 第22圖係圖解如本發明的另外的實施例之一快閃記憶 體裝置的一週邊電路區域之橫截面圖；以及 第23至27圖係圖解-種製造如本發明的一些實施例的 20第22圖的快閃記憶體裝置的方法之橫截面圖。 L貧施方式;j 較佳實施例之詳細說明 本發明在下文中參照附圖予以更完整地說明，其中本發 明的貫施例被顯示。然而，本發明可以以許多不同的形式 12 200849473 予以實施，以及不應被解釋成揭限於本文中提出的實施 例。而是，這些實施例被提供，藉此本揭示將更完全與完 整，以及將兀全地表達本發明的範疇給那些熟悉此藝者。 於圖示中，層與區域的大小與相對的大小可以為了能清楚 5 而被誇大。 可以了解的是，當一 7L件或層被稱為係於其它的元件或 層“上面連接至”或”偶和至”另一元件或層時，其可直接 地在其他元件或層之上、連接或偶和至其它的元件或層， 或者也可能有中間元件或層存在。在相比之下，當一元件 10 被稱為係“直接地”於另一元件或層之上、”直接地連接至，， 或”直接地偶和至”另一元件或層時，無中間元件或層存 在。相同的號碼意指所有相同的元件。如於本文中所使用 的，術語”及/或”包括一或多個關連列出的項目之任何或所 有的組合。 15 可以了解到，縱然術語第一、第二等等可以被使用於本 文中以描述各種不同的元件、組件、區域、層及/或塊，此 等元件、組件、區域、層及/或塊不應被這些術語所限制。 這些術語只被使用來區分一元件、組件、區域、層或塊與 另 域、層或塊。因此，如下討論的一第"一元件、組件、 20 區域、層或塊能被稱為一第二元件、組件、區域、層或塊 而不背離本發明的教示。 空間相關的術語，例如”在···之下(beneath)”，’’在···之下 (below)”，”下部的”，”在…之上”，”上部的”以及類似物， 可以為了易於描述而被使用於本文中以說明如圖示中所圖 13 200849473 解的一元件或特徵對於另一元件或特徵的關係。可以瞭解 到&間相關的術語係意欲包含除了圖示中描繪的定位之 外’裝置在使用或操作上不同的定位。舉例而言，設若圖 $中的裝置被翻倒，被描述為在其他元件或特徵”之下 5 (bd〇W)” ’”之下(beneath)，，的元件將於是被定位為在其他元 件或特徵’’之上’’。因此，例示的術語，，在…之下(below)，，能包 含上與下的定位二者。裝置可以用其他方式定位(旋轉90度 或是在其他的方位）以及本文中使用的空間相關的描述符 號照著被f全釋。 10 本文中使用的術語只是為了描述特定的實施例之目 的’以及不欲為本發明之限制。如本文中使用的，單數形 式’’一個（a)’’、’’一個（an)"以及”該”係也意欲包括複數形式， 除非内文中清楚地表示其他方式。將進一步瞭解到，術語，， 包含(comprises)’’及/或’’包含(c〇mprising)"，當被使用於本說 15明書中時，具體指明指定的特徵、完整事物、步驟、操作、 元件，及/或組件之存在，但是不排除一或多個其等之其他 的特徵、完整事物、步驟、操作、元件、組件，及/或其群 組之存在或加入。 本發明的實施例參照橫截面圖示而於本文中被描述，該 20等圖示為本發明理想的實施例（以及中間結構）之示意圖 示。照其本身而言，由於，舉例而言，製造技術及/或忍耐 力，該等圖示的形狀的變化是被預期的。因此，本發明的 貫施例不應被解釋成限制於本文中所圖解之區域的特定形 狀，而是要包括舉例而言，由製造所導致的形狀的偏差。 200849473 舉例而言’-被圖解為一矩形的佈植( — I—區域將，典 型地，於其邊緣具有圓形或曲線特徵及/或一梯度的佈植濃 ^，而非-種佈植對非佈植區域之二元的變化。同樣地， 一藉由佈植而被形成的城區域可以導致介於埋藏區域與 5佈植务生的表面之間的區域的一些佈植。因此，被圖解於 2不之區域本質上係示意的，以及其等之形狀不欲圖解一 裝置的-區域之真正的形狀，以及不欲_本發明的範峰。 除非另外定義，本文中所使用的所有的術語（包括技術 與科學術語）具有被在本發明所屬之技藝具有通常技術者 10所普遍瞭解相同的意義。將可進一步瞭解到，例如那些通 常使用的字典所定義的，術語應被解釋為具有與它們在相 關技藝的上下文與本說明書中一致的意義，以及將不被解 釋為-理想的或過度正式的意思，除非於本文令明白地如 此被定義。 15 20 本發明的-些實施例現在將參照第i圖予以說明。第ι 圖係圖解-種如本發明的一些實施例之半導體裝置之中的 傳導性結構的-橫截面圖。如於圖中所圖解的，傳導性 結構包括一第一絕緣中間層102、第_傳導層圖案ιι〇、一 絕緣構件115，以及第二傳導層圖案118。 該第-絕緣中間層1〇2係形成於一積體電路基板議 之上。該基板刚可以包括-種半導體材料，例如單晶石夕。 一用於形成一快閃記憶體裝置的-單位就之深層結 構可以形成於該基板⑽之上。舉例而言，深層結構可以包 括-相繼地堆疊的穿隨氧化層、電荷儲存層、介電層以及 15 200849473 控制閘極電極。深層結構可以形成快閃記憶體裝置的單位 胞元。 該第一絕緣中間層1〇2可以包括氧化矽。當深層結構係 於该基板100之上形成時，該第一絕緣中間層1〇2可以具有 5足夠的厚度以覆蓋深層結構。再者，該第一絕緣中間層102 可以具有一平坦的上表面。 蝕刻終止層圖案l〇4a係形成於該第一絕緣中間層1〇2 之上。該等蝕刻終止層圖案1〇如可以包括氮化矽。 該等第一傳導層圖案U〇係形成於介於該等蝕刻終止 10層圖案l〇4a之間的該第一絕緣中間層1〇2之上。該等第一傳 ‘層圖案110可以包括一金屬、一摻雜的半導體材料及/或 類似物。可以使用於該等第_傳導層圖案丨賴一種材料之 實例可以包括··鎢、矽化鎢、鋼、多晶矽及/或類似物。 。亥等第-傳導層圖案11()可以具有—上寬度，以及比上 15寬度更窄的下寬度。該等第-傳導層圖案⑽的各個可以具 有形狀，其具有自該等第一傳導層圖案11〇的較下端往較 上端逐漸地變寬的一寬度。 間隔件10 8的各個係形成於該等第-傳導層圖案11 〇的 各個的一側壁之上。該等間隔件108的各個可以具有比該等 20第一傳導層圖案110的各個之上表面更高的上表面。因此， 該等間隔件108可以自該等第一傳導層圖案11〇突出。 該絕緣構件115係覆蓋該等第一傳導層圖案11〇。該絕 緣構件115具有位於在該等第一傳導層圖案11〇之間的凹 室。 16 200849473 S亥絕緣構件115包括一第一絕緣層圖案112以及一第二 絕緣層114。該第-絕緣層圖案112與言亥等第一傳導層圖案 110的上表面以及該等間隔件108的2侧面接觸。該第二絕緣 層114係形成於該第一絕緣層圖案112、該等間隔件1〇8以及 5 該等蝕刻終止層圖案l〇4a之上。 該第-絕緣層圖案！ 12可以包括一種具有與該等間隔 件108的蝕刻選擇性不同的蝕刻選擇性之材料。舉例而言， 該第-絕緣層圖案112可以包括氮氧化石夕、氧化石夕及/或。類 似物。該第二絕緣層114可以包括氮氧化石夕、氧化石夕及/或 10類似物。該第一絕緣層圖案112和該第二絕緣層114可以是 相同的材料或不同的材料。 该等第二傳導層圖案118係形成於該等該絕緣構件⑴ 的凹室之内。例示的第二傳導層圖案118的各個可以具有比 該等第-傳導層圖案110的各個之下部表面為更高的下部 15 表面。 δ亥等第二傳導層圖案118可以是如同該等第一傳導層 圖案110的材料之相同的材料。該等第二傳導層圖案118的 各個可以具有-個上寬度，以及比該上寬度更窄的下寬 度。该等第二傳導層圖案118的各個可以具有_形狀，其具 〇有自该等第二傳導層圖案118的較下端往較上端逐漸地 寬的一寬度。 關於例示的傳導性結構，第一傳導層圖案和第二傳導 相案彼此可以是不共平面的。因此，第—傳導層圖案和 第二傳導層圖案可以具有彼此面對之相對而言小的面積 17 200849473 (亦即，如於第1圖的實施例中所見的，圖案118的下和上表 面係比圖案110之對應的下和上表面更高），藉此介於該第 一傳導層圖案110和該第二傳導層圖案118之間的寄生電容 可以被降低。結果，一經由第一傳導層圖案和第二傳導層 5 圖案的信號傳遞速度可以變得更快。 第2至8圖係圖解一種形成如本發明的一些實施例之第 1圖的傳導性結構的方法之橫截面圖。首先參見第2圖，包 括一種半導體材料，例如單晶矽之基板100係予以製備。一 用於形成快閃記憶體裝置的單位胞元之深層結構可以形成 10 於該基板100之上。舉例而言，深層結構可以包括一穿隧氧 化層、一電荷儲存層、一介電層以及一控制閘極電極，其 等可以相繼地予以堆疊。 該第一絕緣中間層102係形成於該基板100之上。該第 一絕緣中間層102可以藉由使用氧化矽的一化學氣相沉積 15 (CVD)製程予以形成。一蝕刻終止層104係形成於該第一絕 緣中間層102之上。該蝕刻終止層1〇4可以藉由使用氮化矽 的一CVD製程予以形成。一犧牲層106係形成於該蝕刻終止 層104之上。該犧牲層1〇6可以包括一種具有相關於該蝕刻 終止層104之蝕刻選擇性的材料。舉例而言，該犧牲層1〇6 20 可以包括氧化矽、多晶矽，等等。 參見第3圖，該犧牲層1〇6係，舉例而言，藉由一光微 影製程予以圖案化以形成犧牲層圖案1〇^。該等第一傳導 層圖案110係如第4圖中所見的於介於該等犧牲層圖案106a 之間的一區域之内予以形成。該等第二傳導層圖案118係如 18 200849473 於第8财所見於藉由該等形成的犧牲層圖案咖界定的 一區域之内予以形成。 一氮化矽層係於該犧牲層圖案1〇^和該蝕刻終止層 104之上形成。氮化石夕層可以予以非等向性地_以於該等 5犧牲層圖案10如的側壁之上形成間隔件108。介於該等犧牲 層圖案104a之間的該蝕刻終止層1〇6可以藉由非等向性蝕 刻製程予以部分地移除以形成該等蝕刻終止層圖案1〇乜。 一第一傳導層係形成於該等蝕刻終止層圖案1〇如之 上，其係充滿介於該等間隔件1〇8之間的空間。第一傳導層 10可以包括一金屬、一種摻雜雜質的半導體材料，等等。可 以使用作為第一傳導層的一種材料之實例可以包括：鎢、 矽化鎢、銅、多晶矽，等等。 如於第4圖中所見的，該第一傳導層係部分地予以移除 以形成介於該等間隔件1〇8之間的該等第一傳導層圖案 15 110。該等第一傳導層圖案110可以具有比該等間隔件1〇8的 上表面更低的上表面。 第一傳導層可以藉由於第一傳導層之上執行一種化學 機械研磨(CMP)製程予以移除直到該犧牲層圖案1〇以暴露 為止以及回餘拋光的第一傳導層。於此事例中，該等第 20 一傳導層圖案110的高度可以藉由在喊製程的期間内控 制第一傳導層的蝕刻的厚度而予以控制。結果，該等第一 傳導層圖案110的電阻可以予以控制。然而，第一傳導層可 以予以回蝕以形成該等第一傳導層圖案110而不需於第一 傳導層之上執行一 CMP製程。 19 200849473 該等間隔件108可以具有一形狀，其具有一上寬度， 以及比上寬度更大的下寬度。再者，該等間隔件糊:個 可以具有圓形的側壁。因此，介於該等間隔件刚之間的該 5 10 15 20 等第一傳導層圖案no的各個可以具有—上寬度，以及少於 上寬度的下寬度。 參見第5圖，該犧牲層圖案施係予以移除。為了降低 該等間隔件1〇8和該等第一傳導層圖案11〇在該犧牲層圖案 l#06a的移除期間内被損壞的風險該犧牲層圖案1嶋可以 藉由一溼式蝕刻製程予以移除。 件_^==糊—料軸UG、該等間隔 1核刻終止層圖㈣蚊上形成。第—絕緣層 疋篦„亥等間隔件1〇8相同的材料或是不同的材料。舉例 :τ絕緣層可以包括氮氧化石夕、氧化石夕、氮化石夕， 以-藉些貫施例中’氮氧化補經由—CVD製程而予 ， 儿積以形成第一絕緣層。 圖中所見的，第—絕緣層係非等向性地予以钱 i和jr—絕緣層圖案112於該等間隔件⑽的侧壁之 導層圖案u°之上。於該等間隔細的側 形狀。兮“―絕緣層圖案112可以具有1遍的間隔件 刻終止層圖案⑽可以在㈣向性地刻該 巴緣層的製程的期間内予以姓刻。 圖’該第二絕緣層114係於㈣-絕緣層圖案 成。該第-曰^件108以及該等钮刻終止層圖案104a之上形 -、、、巴緣層1H可以是與該第一絕緣層圖案⑴相同 20 200849473 2材料或是列的材料。藉由形成該第二絕緣層ιΐ4而界定 "於》亥等第一絕緣層圖案112之間的該等凹室116。該等凹 至116可以具有比該等第一傳導層圖案丨丨〇的各個之下部 表面更馬的一底面。 5 一第二傳導層係形成於該第二絕緣層114之上以填滿 該等凹室m。第二傳導層可以包括如該第一傳導層圖案 110相同的材料。 如於第8圖中所見的，第二傳導層係部分地予以移除以 形成該等第二傳導層圖案Π8於該等凹室Π6之内。該第二 1〇傳導層的移除可以藉由一回蝕製程，一CMp製程，等等予 以執行。 使用芩照第2-8圖說明的方法，包括第一傳導層圖案和 第一傳導層圖案之傳導性結構可以形成。第一傳導層圖案 和第二傳導層圖案可以不放置於相同的水平面上。形成導 15性結構的方法可以包括一單一光微影製程，藉此本方法可 以是非常簡單的。再者，第一傳導層圖案和第二傳導層圖 案可以藉由一鑲嵌製程予以形成。因此，第一傳導層圖案 和第二傳導層圖案可以使用各種的傳導性材料形成。 本發明的另外的實施例現在將參照第9和1〇圖予以說 20明。第9圖係圖解一種如本發明的一些實施例之快閃記憶體 裝置的橫截面圖，以及第10圖係圖解第9圖的快閃記憶體裴 置的一胞元區域之透視圖。 於第9圖中，一第一區域對應至一胞元區域。該第一區 域具有一對應至一胞元電晶體形成的一區域之第一閘極區 21 200849473 域，以及一對應至一位元線接觸形成的一區域之第一接觸 區域。一第二區域對應至一週邊電路區域。 參見第9和1〇圖，一具有該第一區域和該第二區域之基 板200係予以製備。單位胞元係於第一區域之内形成。週邊 笔路係於弟一區域之内形成。該基板2〇〇可以包括一種半導 體材料，例如單晶石夕。 溝槽係於該基板2〇〇的隔離區之内形成。第一區域之内 的溝槽可以彼此平行地配置。溝槽沿著第一方向延伸。内 壁氧化層係被予以形成於之上的該等溝槽的内面。内壁氧 10化層可以藉由使用氧化矽的熱氧化製程予以形成。 隔離層圖案202係於溝槽之内形成。該等隔離層圖案 202的各個具有一自該基板2〇〇的上表面突出的上表面。該 專隔離層圖案202區分該基板200成主動區和隔離區。主動 區和隔離區具有沿著第一方向延伸的直線的形狀。再者， 15主動區和隔離區係任擇地配置。該等隔離層圖案202可以藉 由使用氧化矽的一 CVD製程予以形成。 胞元閘極結構212係於第一區域之内形成。該等胞元閘 極結構212的各個包括相繼地堆疊的一穿隧氧化層2〇4、一 電荷儲存層圖案206、一介電層圖案2〇8以及一控制閘極電 20極21()。雜質區域係在該等胞元閘極結構212的兩邊形成。 該等胞元閘極結構212和雜質區域係提供作為一胞元電曰 %日日 體。 該電荷儲存層圖案206可以包括摻雜雜質的多晶矽。該 電荷儲存層圖案206可以使用作為一浮動閘極電極。該電荷 22 200849473 儲存層圖案206可以包括氮化矽以及該電荷儲存層圖案206 可以使用作為一電荷捕獲圖案。 胞元電晶體，舉例而言，16或32胞元電晶體，係以串 聯互相連接以形成單一串。一胞元選擇電晶體和一接地選 5 擇電晶體係被連接至單一串中的胞元電晶體的末端。胞元 選擇電晶體和接地選擇電晶體可以包括一含有相繼地堆疊 的一閘極氧化層和一閘極電極之閘極圖案，以及在閘極圖 案的兩邊之雜質區域。 一弟一絕緣中間層214係於第一區域，其中胞元電晶 10 體，胞元選擇電晶體和接地選擇電晶體係於該處形成，以 及第二區域之上形成。該第一絕緣中間層214完全地覆蓋胞 元電晶體，胞元選擇電晶體以及接地選擇電晶體。再者， 該第一絕緣中間層214可以具有一平坦的上表面。 蝕刻終止層圖案216a係於該第一絕緣中間層214之上 15形成。該等蝕刻終止層圖案216a可以包括氮化矽。 第一傳導層圖案224係於第一區域之内的該第一絕緣 中間層214之上形成。該等第一傳導層圖案224可以使用作 為一位元線。該等蝕刻終止層圖案216a可以不在該等第一 傳V層圖案224之下形成。該等第一傳導層圖案224可以包 20括一金屬、一摻雜的半導體材料，等等。可以使用作為該 等第一傳導層圖案224的一種材料的之實例可以包括鎢、矽 化鎢、銅、多晶石夕，等等。 間隔件220的各個係於該等第一傳導層圖案224的各個 之側壁之上形成。該等間隔件220可以具有比該等第一傳 23 200849473 導層圖案224的上矣而击一 、^ 面更咼的上表面。因此，該等間隔件220 可以自名等第-傳導層圖案224突出。 弟一虛擬圖幸9 91 -T* . v、 可以於弟二區域内的該第一絕緣中 間層214之上形成。兮纪斤 涿甲 弟一虛擬圖案222可以是如該箄間 隔件220的材料相同的材料。再者，該等第-虛擬圖案222 、各j、可t、有㈣窄的寬度。而且，該等第-虛擬圖案 222可以以一非常宠r~ 、 乍的區間彼此間隔開的配置。特別地， 等第一虛擬圖案29?π、 i
一 了以具有一光微影製程之一臨界寬产 和一臨界區間。 H 10 15 、、、巴、、象層圖案226係於該等第 .小々、吻t昂一 Ί寻守！ _系224的 上表面之切及該等間隔件Μ⑽2側面形成。該第一絕緣 層圖案226可以包括—種具有與該等間隔件22G不同的餘刻 =擇11之材料。舉例而言，該第-絕緣層圖案226可以包括 氣氧化石夕、氣化石夕，等等。 第二虛擬圖案228係於第二區域之内的該等第一虛擬 圖案222之間形成。該等第一虛擬圖案222可以具有實質與 該等第二虛擬圖案228的上表面共平面的上表面。再者，該 等第一虛擬圖案228可以包括如該第一絕緣層圖案226的材 料之相同的材料。 一第二絕緣層2 3 0係於第一區域之内的該第一絕緣層 圖案226 '該等間隔件220和該等蝕刻終止層圖案216a，以 及第二區域内的該等第一虛擬圖案222和該等第二虛擬圖 案228之上形成。該第二絕緣層23〇可以具有少於介於該等 第一絕緣層圖案226之間的一區間的一半之厚度。因此，凹 24 200849473 室係於該第二絕緣層230之内形成。 該第二絕緣層230可以包括氮氧化矽、氧化矽，等等。 再者，該第一絕緣層圖案226和該第二絕緣層230可以是相 同的材料或不同的材料。 5 第二傳導層圖案232係於凹室之内形成。該等第二傳導 層圖案232可以具有比該等第一傳導層圖案224的各個之下 部表面更高的下部表面。該等第二傳導層圖案232可以予以 使用作為一位元線。再者，該等第二傳導層圖案232可以是 如該等第一傳導層圖案224的材料相同的材料。 10 如以上提及的，該等第一傳導層圖案224和該等第二傳 導層圖案232,其等具有放置於不同的水平面上的下部表 面，係於第一區域之内形成。在相比之下，使用作為位元 線的該等第一傳導層圖案224和該等第二傳導層圖案232係 不於第二區域之内形成。 15 —第二絕緣中間層234係於該等第二傳導層圖案232和 該第二絕緣層230之上形成。該第二絕緣中間層234可以包 括氧化矽。再者，該第二絕緣中間層234可以具有一平坦的 上表面。 一第一接觸插塞240係穿過該第二絕緣中間層234、該 20 第二絕緣層230、該第一絕緣層圖案226、該第一絕緣中間 層214以及該等第一傳導層圖案224予以形成。該第一接觸 插塞240係電氣地連接至該等第一傳導層圖案224和該基板 200 ° 當該第一接觸插塞240具有少於該等第一傳導層圖案 25 200849473 224的各個之寬度的一寬度時，一開口係在該等第一傳導層 圖案224的一部件處形成，該第一接觸插塞240係於該處形 成。再者，開口的一内壁係與該第一接觸插塞240的一側壁 接觸。 5 當該第一接觸插塞240具有比該等第一傳導層圖案224 的各個之寬度更大的寬度時，該第一接觸插塞240形成之處 的該等第一傳導層圖案224的部件可以具有實際上切割形 狀。也就是，該等第一傳導層圖案224可以包括切割圖案的 各個。該等第一傳導層圖案224的切面與該第一接觸插塞 10 240的側壁接觸。於此事例中，實際地切割圖案係經由該第 一接觸插塞240而互相連接，藉此該等第一傳導層圖案224 可以具有直線的形狀。 一第二接觸插塞242係穿過該第二絕緣中間層234、該 第二絕緣層230、該第一絕緣層圖案226、該第一絕緣中間 15 層214以及該等第二傳導層圖案232予以形成。該第二接觸 插塞242係電氣地連接至該等第二傳導層圖案232和該基板 200 〇 關於快閃記憶體裝置的一些實例，第一傳導層圖案和 第二傳導層圖案可以不是彼此共平面的。因此，第一傳導 20 層圖案和第二傳導層圖案可以具有彼此相對的小的/減小 的面積，藉此介於第一傳導層圖案和第二傳導層圖案之間 的寄生電容可以是降低的。結果，一經由第一傳導層圖案 和等第二傳導層圖案之信號傳遞速度可以變得更快。再 者，因由寄生電容造成的快閃記憶體裝置之機能不全可以 26 200849473 減小，快閃記憶體裝置可以具有改善的作業特性。 而且，該等第一傳導層圖案224和該等第二傳導層圖案 232可以不於第二區域内的該第一絕緣中間層214之上形 成。 5 第11至21圖係其圖解一種製造如一些實施例的第9和 10圖之快閃記憶體裝置的方法之橫截面圖。參見第11圖， 具有第一區域和第二區域之該基板200係予以製備。 該基板200係予以部分地蝕刻以形成溝槽。溝槽係用一 絕緣層予以填滿以形成該等隔離層圖案202。該等隔離層圖 10 案202係區分該基板200成主動區和隔離區。 該等胞元閘極結構212係於第一區域之内的該基板2 0 0 之上形成。該等胞元閘極結構212的各個包括相繼地堆疊的 一穿隧氧化層204、一電荷儲存層圖案206、一介電層圖案 208以及一控制閘極電極210。雜質區域係在該等胞元閘極 15 結構212的兩邊形成以完成胞元電晶體。 該電荷儲存層圖案206可以包括摻雜雜質的多晶矽。於 此事例中，該電荷儲存層圖案206可以使用作為一浮動閘極 電極。該電荷儲存層圖案206可以包括氮化矽以及該電荷儲 存層圖案206可以使用作為一電荷捕獲圖案。 20 胞元選擇電晶體以及一接地選擇電晶體係予以連接至 於單一串中的包括16或32胞元電晶體之胞元電晶體的2 端。於此，選擇電晶體和接地選擇電晶體可以具有一 MOS 結構。當該電荷儲存圖案206包括多晶矽時，形成胞元選擇 電晶體和接地選擇電晶體之處的該介電層208的一部件可 27 200849473 以予以選擇性地移除以形成胞元選擇電晶體和接地選擇電 晶體的閘極圖案。 該第一絕緣中間層214係於該基板20 0之上形成以覆蓋 胞元電晶體、胞元選擇電晶體和接地選擇電晶體，以及第 5 二區域。該第一絕緣中間層214可以藉由使用氧化矽的一 CVD製程予以形成。再者，在形成該第一絕緣中間層214 之後，一平面化製程可以額外地予以執行以平面化該第一 絕緣中間層214的上表面。平面化製程可以包括一 CMP製 程。 10 一蝕刻終止層216係於該第一絕緣中間層214之上形 成。該蝕刻終止層216可以藉由使用氮化矽的CVD製程予以 形成。 一犧牲層係於該蝕刻終止層216之上形成。犧牲層可以 包括一種具有相關於該蝕刻終止層216的蝕刻選擇性之材 15 料。舉例而言，該犧牲層106可以包括氧化矽、多晶矽，等 等。 如於第12圖中所見的，犧牲層係藉由一光微影製程予 以圖案化以於第一區域和第二區域之内形成犧牲層圖案 218。第一傳導層圖案係於該第一區域之内的該等犧牲層圖 20 案218之間的一區域之内形成。再者，第二傳導層圖案係於 該等犧牲層圖案218形成的一區域之内形成。第一虛擬圖案 係於該第二區域内的該等犧牲層圖案218之間形成。 該等犧牲層圖案218的各個可以具有非常窄的寬度。而 且，該等犧牲層圖案218可以由一非常窄的區間而彼此間隔 28 200849473 開地配置。特別地，該等犧牲層圖案218可以具有一光微影 製程的一 界寬度和一臨界區間。 一氮化石夕層係於該犧牲層圖案218和該蝕刻終止層216 之上形成。介於該第二區域之内的該等犧牲層圖案218之間 5的一空間可以用氮化石夕層予以完全地填滿。 如於第13圖中所見的，氮化矽層係予以非等向性地蝕 刻以於第一區域之内的該等犧牲層圖案218的側壁之上形 成該等間隔件220。再者，該等第一虛擬圖案222係在介於 第二區域内的該等犧牲層圖案218之間形成。 10 於一些實施例中，因該蝕刻終止層216包括氮化石夕，經 由該等間隔件220暴露的該蝕刻終止層216係在非等向性蝕 刻製程的期間内予以移除以形成該等蝕刻終止層圖案 216a。 一第一傳導層係於該等犧牲層圖案218和該等第一虛 15擬圖案222之上予以形成以填滿介於該等間隔件220之間的 空間。該第一傳導層可以包括一金屬、一種摻雜雜質的半 導體材料，等等。可以使用作為第一傳導層的—種材料的 之實例可以包括：鎢、矽化鎢、銅、多晶矽，等等。 如於第14圖中所見的，第一傳導層係部分地予以移除 2 〇 ' y 以形成介於該等間隔件220之間的該等第一傳導層圖案 224。於此，該等第一傳導層圖案224的各個可以具有比該 等間隔件220的各個之上表面更低的上表面。於此例示的實 施例中，第一傳導層可以藉由一CMP製程，一回蝕製程， 等寺予以移除。再者，在第一傳導層的移除的期間内，於 29 200849473 二之内的第—傳導層的—部件可以予以完全地移 除。 >見第15圖’該犧牲層圖案218接而予以移除。於此’ 5該I降低該等間隔件22〇和該等第一傳導層圖案224可能在 、b圖案218的移除期間内被損壞的風險，該犧牲層圖 、可以藉由一溼式蝕刻製程予以移除。 1-絕緣層係於第_區域和第二區域之上形成。特 別地，少 件& 、、、、巴緣層係於該等第一傳導層圖案224、該等間隔 ▲ 22〇从及該等蝕刻終止層圖案21以之上形成。於此， 1 u 該耸楚 、 么 傳導層圖案224之間的一空間可以不完全地用第 ^二緣層予以填滿。在相比之下，介於第二區域之内的該 =第虛擬圖案222之間的一空間可以完全地用第一絕緣 曰以填滿。 15 20 一絕緣層可以是與該等間隔件22〇相同的材料 同的材粗 ^ ^ v。舉例而言，第一絕緣層可以包括氮氧化矽、氧 夕氮化石夕，等等。氮氧化矽可以經由一CVD製程而予 以沉積以形成該第一絕緣層。 如㈣16圖中所見的，第—絕緣層係予以非等向性地 蝕刻以於該等間隔件220的側壁之上以及該等第—傳導層 圖案224之上形成該第一絕緣層圖案226。於該等間隔件22〇 的側壁之上的該第一絕緣層圖案226可以具有-普遍的間 隔件形狀。再者，當第一絕緣層係非等向性地予以蝕刻時， 该等第二虛擬圖案228係於第二區域内的該等第一虛擬圖 案222之間形成。 回 30 200849473 參見第17圖，該第二絕緣層230係於該第一絕緣層圖案 226、該等間隔件220、該等蝕刻終止層圖案216a、該等第 一虛擬圖案222以及該等第二虛擬圖案228之上形成。該第 二絕緣層230可以是如該第一絕緣層圖案226之相同的材料 5 或是不同的材料。再者，該等凹室231係藉由形成該第二絕 緣層230而於該等第一絕緣層圖案226之間形成。該等凹室 231的各個可以具有比該等第一傳導層圖案224的各個之下 部表面更高的一底面。 一第二傳導層係於該第二絕緣層230之上形成以填滿 10 該等凹室231。第二傳導層可以是如該第一傳導層圖案224 之相同的材料。 第二傳導層係予以部分地移除以形成該等凹室231之 内的該等第二傳導層圖案232。第二傳導層的移除可以藉由 一回蝕製程、一CMP製程，等等予以執行。於此，於第二 15 區域之内的第二傳導層可以予以完全地移除。 參見第19圖，該第二絕緣中間層234係於該等第二傳導 層圖案232和該第二絕緣層230之上形成。該第二絕緣中間 層234可以包括氧化矽。 一光阻薄膜係於該第二絕緣中間層234之上形成。光阻 20 薄膜係藉由一光微影製程予以圖案化以形成一具有開口的 光阻圖案，該等開口暴露對應至該等第一傳導層圖案224和 該等第二傳導層圖案232的部件。於一些實施例中，一硬式 遮罩圖案可以予以形成為該第二絕緣中間層234之上的一 名虫刻遮罩。 31 200849473 參見第20圖，該第二絕緣中間層234、該第二絕緣層 230、該等第一傳導層圖案224、該等第二傳導層圖案232、 該第一絕緣層圖案226以及該第一絕緣中間層214係利用該 光阻圖案236作為一蝕刻遮罩而相繼地予以蝕刻以形成開 5 口 238。在形成該等開口 238之後，該光阻圖案236可以接而 藉由一灰化製程及/或一去光阻製程(stripping process)予以 移除。 一第三傳導層（未顯示）係被形成以填滿的該等開口 238。第三傳導層可以包括摻雜的多晶矽雜質、矽化鎢、鎢、 10 銅，等等。此等能單獨或以其等之組合予以使用。 如於第21圖中所見的，第三傳導層係藉由一 CMP製程 予以部分地移除直到該第二絕緣中間層234的上表面暴露 為止以形成該第一接觸插塞240和該第二接觸插塞242。於 此，該第一接觸插塞240與該等第一傳導層圖案224和該基 15 板200接觸。再者，該第二接觸插塞242與該等第二傳導層 圖案232和該基板200接觸。 另外的實施例現在將參照第22圖予以說明。第22圖係 圖解依據本發明的一些實施例之一快閃記憶體裝置的週邊 電路區域之一橫截面圖。 20 第22圖的快閃記憶體裝置包括如之前說明的相同的胞 元區域以及與之前說明的快閃記憶體裝置不同的一週邊電 路區域。因此，只有第22圖的快閃記憶體裝置的週邊電路 區域將詳盡地予以說明。 參見第22圖，一基板200具有形成單位胞元之一第一區 32 200849473 域，以及形成週邊電路之一第二區域。隔離層圖索 成於第二區域内的該基板2〇〇的一隔離區之上。」'j〇2係形 中間層214係於該基板200之上予以形成。蝕刻终率〜绝緣 216a係於該第一絕緣中間層214之上予以形成。止層¢1索 一弟一絕緣層230和一第二絕緣中間層234係 域内的該第一絕緣中間層214之上形成。也就是，二第；區 圖案和第二虛擬圖案係不於第二區域之内的該第 處挺 第一區域之内的該第二絕緣層23〇具有低於第〜區^ 的該第二絕緣層23。的上表面之上表面。在相比广域《内 間層214之上形成，像是第9圖的實施例中所顯干邑緣中 -— …的。因此， 10 第-區域和該第二區域之内的該第二絕緣中間層^於 一平坦的上表面而無階梯狀的部件。 曰34具有 再者，該等第-傳導層圖案224的一傳導層 15 二傳導層圖案232係不於第二區域内的該第：等第 214之上形成。 啄中間層 20 層 216。 第23至27圖係圖解一製造如本發明的一些實施 22圖的快閃記憶體裝置的方法之橫截面圖。參見第23圖 與參照第U圖說明之實質相同的製程係予以執行以形^ 胞元問極結構212、該第—絕緣中間層214以及該餘刻^ 一犧牲層湯係於該餘刻終止層別之上形成。該犧牲 層218b係藉由-光微影製程μ圖案化以形成於第—區域 和第二區域之内的犧牲層圖案218a。於此，第二區域之内 的該犧牲層2則一部件不被餘刻。因此，第二區域之内 33 200849473 的该犧牲層218b的部件仍然繼續存在。 10 15 20 虱化夕層係幵/成於第_區域之内的該犧牲層圖案 2心之上以及第二區域内的該麵刻終止層216和該展 鳩之上㈣層係_向性料峨刻以形成; 隔件220於第—區域之内的該等犧牲層圖案皿的側壁: 上。於此’於第二區域之内的該犧牲層鳩之上的氮 層係顯示為藉由非等向性_製程而完全地移除的。當兮 姓刻終止層216包括氮切時，經由該等間隔件220而^ 的該蚀刻終止層216可以在非等向性㈣製程的期間内予 以移除以形成該等蝕刻終止層圖案216&。 第-傳導層細彡成於帛_區域之内_等犧牲層圖 案218a以及該第二區域之内該犧牲層麗之上以填滿介於 該等間隔件220之_空間。第_傳導層可以包括一金屬、 -種摻雜雜質的半導體材料，等等。可以使用作為第—傳 導層的一種材料的之實例可以包括：鎢、矽化鎢、銅、多 等等 如於第24圖中所見的，第一傳導層係部分地予以移除 以形成介於該等間隔件220之間的該等第一傳導層圖案 224。該等第一傳導層圖案224的各個可以具有比該等間隔 件220的各個之上表面更低的上表面。第一傳導層可以藉由 一CMP製程，一回蝕製程，等等予以移除。再者，在第一 傳導層的移除期間内，於第二區域之内的第一傳導層的一 部件可以予以完全地移除。 參見第25圖’第一區域之内的該犧牲層圖案218a以及 34 200849473 第二區域之内的該犧牲層218b接而予以移除。為了限制在 移除該犧牲層圖案218a和該犧牲層218b的期間内對於該等 間隔件220和該等第一傳導層圖案224的損壞，該犧牲層圖 案218a和該犧牲層218b可以藉由一溼式蝕刻製程予以移 5 除。 一第一絕緣層係於第一區域和第二區域之上形成。特 別地，第一絕緣層係形成於第一區域之内的該等第一傳導 層圖案224、該等間隔件220以及該等蝕刻終止層圖案216a ，上。在相比之下，第一絕緣層係形成於第二區域内的該 1〇等蝕刻終止層圖案216a之上。 第一絕緣層可以包括如該等間隔件220之相同的材料 或是不同的材料。舉例而言，第一絕緣層可以包括：氮氧 化石夕、氧化石夕、氮化石夕，等等。氮氧化石夕可以經由一 製程而沉積以形成第一絕緣層。 如於第25圖中所見的，第一絕緣層係非等向性地予以 餘刻以形成該第—絕緣層圖案22 6於該等間隔件2 2 0的側壁 以及该等第一傳導層圖案224之上。於此，於該等間隔件220 =側壁之上的該第一絕緣層圖案226可以具有一普遍的間 >隔件形狀。再者，於第二區域之内的第一絕緣層可以藉由 -〇非等向性姓刻製程予以完全地移除。 參見第26圖，該第二絕緣層23〇係形成於該第一絕緣層 圖案226、该等間隔件220以及該等關終止層圖案之上。 该弟二絕緣層230可以是與該第一絕緣層圖案226相同的材 料或是不同的材料。再者，該等凹室係藉由形成該第二絕 35 200849473 緣層230而於該等第一絕緣層圖案226之間形成。凹室的各 個可以具有比該等第一傳導層圖案224的各個之下部表面 更高的底面。 一第二傳導層係於該第二絕緣層230之上形成以填滿 5 凹室。第二傳導層可以包括如該第一傳導層圖案224之相同 的材料。 如於第26圖中所見的，第二傳導層係部分地予以移除 以於該等凹室231之内形成該等第二傳導層圖案232。第二 傳導層的移除可以藉由一回蝕製程、一CMP製程，等等予 10 以執行。於第二區域之内的第二傳導層可以予以完全地移 除。 參見第27圖，該第二絕緣中間層234係形成於該等第二 傳導層圖案232和該第二絕緣層230之上。該第二絕緣中間 層234可以包括氧化矽。另外，在形成該第二絕緣中間層234 15 之後，一用於平面化該第二絕緣中間層234的上表面之平面 化製程可以予以執行。 一光阻薄膜係於該第二絕緣中間層234之上形成。光阻 薄膜係藉由一光微影製程予以圖案化以形成一具有開口的 光阻圖案，該等開口暴露對應至該等第一傳導層圖案224和 20 該等第二傳導層圖案232的部件。於一些實施例中，一硬式 遮罩圖案可以予以形成為該第二絕緣中間層234之上的一 蝕刻遮罩。 該第二絕緣中間層234、該第二絕緣層230、該等第一 傳導層圖案224、該等第二傳導層圖案232、該第一絕緣層 36 200849473 圖案226以及該第一絕緣中間層214係利用光阻圖案作為一 蝕刻遮罩而相繼地予以蝕刻以形成開口 238。在形成該等開 口 238之後，光阻圖案可以藉由一灰化製程及/或一去光阻 製程予以移除。 5 一第三傳導層係被形成以填滿該等開口 238。可以使用 作為第三傳導層的材料包括：摻雜的多晶矽雜質、矽化鎢、 鎢、銅，等等。此等能單獨或以其等之一組合予以使用。 如於第27圖中所見的，第三傳導層係藉由一CMP製程 予以部分地移除直到該第二絕緣中間層234的上表面暴露 10 為止以形成該第一接觸插塞240和該第二接觸插塞242。該 第一接觸插塞240與該等第一傳導層圖案224和該基板200 接觸。再者，該第二接觸插塞242與該等第二傳導層圖案232 和該基板200接觸。 依據本發明的一些實施例，鄰近的傳導層圖案可以放 15 置於不同的水平面上，藉此介於鄰近的傳導層圖案之間的 寄生電容可以降低。再者，用於形成傳導性結構之光微影 製程的數目可以不增加，藉此製造快閃記憶體裝置的成本 可以不大幅地增加。因而，包括傳導性結構之半導體裝置， 例如快閃記憶體，可以具有改善的效能。 20 前述係本發明的例證以及不要解釋成其之限制。雖然 本發明的一些實施例已經予以說明，本技藝中具有技術的 人會容易地瞭解到實施例中的許多修飾是可能的而不實質 地背離本發明的新穎的教示與優點。因此，全部此等之修 飾係希望包括在由申請專利範圍所定義的本發明的範疇之 37 200849473 内的。因而，要瞭解到前述係本發明的例證且不要解釋成 限制於揭示的特定實施例，以及揭示的實施例之修飾，以 及其他的實施例係希望包括在附隨的申請專利範圍的範疇 之内。本發明係藉由下列的申請專利範圍，加上被包括於 5 申請專利範圍内的均等物予以界定。 L圖式簡單說明3 第1圖係圖解一種如本發明的一些實施例之傳導性結 構的一橫截面圖； 10 第2至8圖係圖解一種形成第1圖的傳導性結構的方法 之棱截面圖， 第9圖係圖解一種如本發明的一些實施例之快閃記憶 體裝置的橫截面圖； 第10圖係圖解第9圖的快閃記憶體裝置的一胞元區域 15 之透視圖； 第11至21圖係其圖解一種製造如一些實施例的第9和 10圖之快閃記憶體裝置的方法之橫截面圖； 第22圖係圖解如本發明的另外的實施例之一快閃記憶 體裝置的一週邊電路區域之橫截面圖；以及 20 第23至27圖係圖解一種製造如本發明的一些實施例的 第22圖的快閃記憶體裝置的方法之橫截面圖。 【主要元件符號說明】 102,214…第一絕緣中間層 115…絕緣構件 110,224…第一傳導層圖案 118,232…第二傳導層圖案 38 200849473 100,200...基板 206...電荷儲存層圖案 104¾ 216a...蝕刻終止層圖案 208...介電層圖案 108,220…間隔件 210...控制閘極電極 112,226···第一絕緣層圖案 222...第一虛擬圖案 114,230..·第二絕緣層 234…第二絕緣中間層 104,216…钱刻終止層 240…第一接觸插塞 106,218b.··犧牲層 242…第二接觸插塞 106¾ 218,218a···犧牲層圖案 228...第二虛擬圖案 116,231…凹室 236…光阻圖案 202…隔離層圖案 238···開口 212...胞元閘極結構 204 穿隧氧化層 39