CN101401200B - 硅化的非易失存储器及其制造方法 - Google Patents
硅化的非易失存储器及其制造方法 Download PDFInfo
- Publication number
- CN101401200B CN101401200B CN2007800088858A CN200780008885A CN101401200B CN 101401200 B CN101401200 B CN 101401200B CN 2007800088858 A CN2007800088858 A CN 2007800088858A CN 200780008885 A CN200780008885 A CN 200780008885A CN 101401200 B CN101401200 B CN 101401200B
- Authority
- CN
- China
- Prior art keywords
- silicide
- grid
- gate electrode
- grid electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title description 4
- 238000000034 method Methods 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910021332 silicide Inorganic materials 0.000 claims description 45
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 45
- 150000004767 nitrides Chemical class 0.000 claims description 35
- 125000006850 spacer group Chemical group 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 230000008569 process Effects 0.000 abstract description 12
- 238000003860 storage Methods 0.000 description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 29
- 229920005591 polysilicon Polymers 0.000 description 29
- 238000005516 engineering process Methods 0.000 description 22
- 239000011248 coating agent Substances 0.000 description 19
- 238000000576 coating method Methods 0.000 description 19
- 210000004027 cell Anatomy 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 12
- 238000013461 design Methods 0.000 description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 101100373011 Drosophila melanogaster wapl gene Proteins 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000000443 aerosol Substances 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 210000004483 pasc Anatomy 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nanotechnology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Theoretical Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种形成在半导体衬底(12)上的存储器器件(10)。选择栅极(37)和控制栅极(33)彼此相邻地形成。选择栅极(37)或控制栅极(33)中的一个相对另一个被凹进。凹进允许可制造的工艺来在选择栅极和控制栅极上都形成硅化的表面。
Description
技术领域
本公开一般涉及一种存储器器件，并且尤其是涉及一种硅化器件的选择和控制栅极的非易失存储器器件及方法。
背景技术
已经显示具有电介质的非易失存储器单晶体管存储单元能采用热载流子注入(HCI注入)，具有反向阱/源偏压的HCI注入，Fowler-Nordheim(FN)遂穿，或源侧注入(SSI)来以电子充电，所述电介质具有用为不连续电荷存储元件的嵌入式纳米团。HCI和SSI设计导致有效率的存储单元和快速地设计，但是SSI设计的设计电流比HCI设计的小10-100倍。当HCI设计能被在1-晶体管存储单元中实现时，SSI设计需要具有紧密地接近的两个栅极的存储单元，所述存储单元具有一个控制栅极和一个选择栅极。这种存储单元被公知为分离栅存储单元(split gate device)。存储单元设计时间是1-10μsec，但是用于嵌入在微控制器中的非易失存储器的读访问时间更快，为10-20nsec。由于非常快的读访问时间，在控制和选择栅极上的RC延迟的控制变得更重要。这对于可能没有以长距离连接到金属线路的栅极尤其真实。减小这种RC延迟的一个方式是通过不但硅化存储器器件的选择栅极部分并且也通过规划存储器器件的控制栅极部分。
因而，需要由此硅化控制栅极和选择栅极的存储器器件的形成方法。此外，需要用于将控制栅极硅化物从选择栅极硅化物分隔的方法。
发明内容
本发明提供了一种形成半导体器件的方法，所述方法包括：
提供半导体衬底；
在所述半导体衬底上方形成第一栅电极，其中所述第一栅电极包含硅并且具有第一部分和第二部分；
在所述半导体衬底上方并且横向邻近所述第一栅电极形成第二栅电极，其中所述第二栅电极包含硅；
在形成所述第一栅电极之后以及在形成所述第二栅电极之后，使所述第一栅电极凹进在所述第二栅电极之下，其中凹进包括移除所述第一栅电极的第一部分，并且保留所述第一栅电极的第二部分，其中所述第二部分位于所述第一部分之下；
在所述第一栅电极的第二部分的靠近所述第二栅电极侧的部分的上方形成侧壁间隔；
在所述第一栅电极的第二部分的其它部分的上方并且邻近所述侧壁间隔形成第一硅化物；以及
在所述第二栅电极上方形成第二硅化物，其中形成所述第一硅化物和形成所述第二硅化物同时进行。
本发明还提供了一种形成半导体器件的方法，所述方法包括：
提供半导体衬底；
在所述半导体衬底上方形成第一绝缘层；
在所述第一绝缘层上方形成第一栅电极；
在所述第一栅电极上方形成氮化物；
在所述半导体衬底上方形成第二绝缘层，其中所述第二绝缘层包括不连续的存储元件；
在所述第二绝缘层上方形成第二栅电极；
邻近所述第二栅电极形成第一侧壁间隔；
在形成所述第一栅电极之后以及在形成所述第二栅电极之后，使所述第一栅电极凹进在所述第二栅电极之下，其中在移除所述不连续的存储元件中的至少一个时出现凹进；
邻近所述第一栅电极形成第二侧壁间隔；
移除在所述第一栅电极上方的氮化物；
在移除所述氮化物之后在所述第一栅电极的靠近所述第二栅电极侧的部分的上方形成间隔，其中形成所述第一侧壁间隔、形成所述第二侧壁间隔以及形成间隔是同时形成的；
在所述第一栅电极的其它部分的上方并且邻近所述间隔形成第一硅化物；以及
在所述第二栅电极上方形成第二硅化物，其中当形成所述第一硅化物时形成所述第二硅化物。
附图说明
本发明通过实例的方式说明并且不被附图所限定，其中相同的标记表示相似的元件，以及其中：
图1是根据本公开的一个实施例的显示被用于包括浅沟槽隔离的存储器的部分的非易失存储器器件的截面图；
图2是根据本公开的实施例的具有选择栅氧化物的非易失存储器器件的截面图，所述选择栅氧化物具有第一多晶硅层和设置于其上的氮化物层；
图3是根据本公开的实施例的在第一多晶硅层已经被图案化和蚀刻后的非易失存储器器件的截面图；
图4是在本公开的实施例中用于电荷存储的纳米团和用于控制栅极的形成的第二多晶硅层形成之后的非易失存储器器件的截面图；
图5是在本公开的实施例中控制栅极已经被图案化和蚀刻之后的非易失存储器器件的截面图；
图6是在本公开的实施例中选择栅极已经被图案化和蚀刻之后的非易失存储器器件的截面图；
图7是根据本公开的实施例的在氮化物间隔已经形成之后的非易失存储器器件的截面图；
图8是根据本公开的实施例的在控制栅极和选择栅极已经被硅化之后的非易失存储器器件的截面图；
图9是在图5中的结构已经经历了一个存储单元控制栅极的图案化和蚀刻之后的根据本公开的另一个实施例的非易失存储器器件的截面图；
图10是在图9的工艺之后，和在器件已经具有氮化物侧壁间隔和氮化物间隔形成之后的非易失存储器器件的截面图；
图11是在图10的工艺之后，和在控制栅极和选择栅极已经被硅化之后的非易失存储器器件的截面图；
图12是在图4的工艺之后的根据本公开的另一个实施例的非易失存储器器件的截面图，图4显示了用于2位存储单元的硅化控制和选择栅极；
图13是在图4的工艺之后以及在多晶硅已被打磨以形成控制栅极之后的根据本公开的另一个实施例的非易失存储器器件的截面图；
图14是在选择栅极的形成和控制栅极和选择栅极都硅化之后的图13的非易失存储器器件的截面图；
图15是通过事先淀积纳米团以形成第一多晶硅层的根据本公开的另一个实施例的非易失存储器器件的截面图；
图16是来自图15的在层已经被图案化和蚀刻之后的非易失存储器器件的截面图；
图17是来自图16的在氧化物侧壁间隔形成和第二多晶硅层的淀积之后的非易失存储器器件的截面图；
图18是来自图17的在控制栅极和选择栅极已经被图案化和蚀刻之后的非易失存储器器件的截面图；
图19是来自图18的在氮化物侧壁间隔和用于选择栅极和控制栅极的氮化物间隔形成之后的非易失存储器器件的截面图；
图20是来自图19的在选择栅极和控制栅极的硅化之后的非易失存储器器件的截面图；以及
图21是显示到多个硅化控制栅极的接触的根据本发明的另一个实施例的非易失存储器器件的截面图；
普通技术人员意识到为了简单和清楚在图中阐明元件并且没有必要按比例绘制。例如在图中的一些元件的尺寸相对其它元件可以扩大以帮助改善对本公开的实施例的理解。
具体实施方式
附图1-8示出了根据本发明的第一个实施例的在包括纳米团和硅化选择栅极和控制栅极的存储器器件的制造的不同阶段期间的半导体器件的截面图。
附图1是根据本公开的一个实施例的非易失存储器(NVM)器件10的截面图。存储器器件10包括衬底12，衬底12包括在与第一导电型相反的第二导电型的深阱之上的第一导电型的存储单元阱。在一个实施例中，第一导电型包括p-型并且第二导电型包括n-型掺杂剂。这些没有清楚的示出但是对本领域的技术人员是公知的。存储器器件也包括诸如浅沟槽隔离的隔离结构13。还考虑了诸如LOCOS的其它隔离结构。
图2示出了在栅氧化物层17已经形成之后的存储器器件10。典型地这种氧化物大约为
并且已经被热生长。层17也能通过其它方法包括化学气相淀积来形成并且也能由诸如氮氧化硅，氧化铪，氧化铝等的另一种电介质形成。然后多晶硅19的第一层形成在氧化物层17上。多晶硅层19将用作用于NVM器件的选择栅极部分的导电层。在一个实施例中，多晶硅层19大约
厚并且包括n-型掺杂剂。氮化物层21淀积在多晶硅层19上。氮化物层21可以对于在下面描述的后续处理步骤用为蚀刻停止层。在其他实施例中，层21可以包括氮化硅，氮氧化硅，富硅氮氧化物(silicon rich oxynitride)等。氮化物层21大约
或更厚并且通过包括化学气相淀积(CVD)的传统的工艺形成。
附图3是在已经采用传统的光刻和蚀刻方法图案化和蚀刻多晶硅层19之后的NVM器件的截面图。此时，在将变成控制栅极的区域下的阱的掺杂可以不同于在具有阱注入层23的选择栅极下的阱的掺杂。根据控制和选择栅极阈值电压的相对值，这种传统的阱注入可以是n-型或p-型。
附图4是在形成氧化物层25之后的存储器器件的截面图。氧化物层25形成为大约
的厚度并且是被热生长的。氧化物层25也可以是诸如氧氮化硅或高介电常数(高k)的另一种电介质材料并且可以通过包括CVD，原子层淀积(ALD)等的其它方法形成。纳米团29可以通过CVD，通过气溶胶淀积技术，通过旋转涂层技术，通过自组装技术形成，例如举例来说退火薄膜以形成纳米团等。典型的纳米团包括Si，SiGe，Al，Au，硅和锗合金，或其它型的导电材料或掺杂或不掺杂半导体材料。纳米团优选地以5x1011cm-2至1.0x1012cm-2范围内的密度和或更大的直径以及具有大约25％的覆盖度来形成。然后可以淀积电介质27的层以用为分开先前淀积的纳米团29和控制栅极的电介质。电介质层27典型地为SiO2并且可以淀积为
的厚度。电介质层27也可以是诸如氧化铝的较高介电系数的层。多晶硅31的第二层形成在电介质27上方。多晶硅31将作为用于NVM装置的控制栅极部分的导电层。在一个实施例中，多晶硅层31大约是
厚并且可以包括P-型掺杂剂。多晶硅层31的厚度将依赖于控制栅极的需要的长度，因而可以小于或大于
厚。
现在参考图5，示出了已经执行蚀刻工艺以在侧壁间隔结构中形成控制栅极33之后的存储器件的截面图。在一个实施例中，采用各向异性干蚀刻法。当保持将器件的控制栅极部分从器件的选择栅极部分分隔的纳米团和氧化物的同时，然后可以采用进一步的工艺以从氮化物层21的上表面移除纳米团和氧化物。这可以通过干蚀刻或干和湿蚀刻工艺的组合来进行并且还能移除氮化物层21。
然后使用光刻和蚀刻工艺以形成在附图6中的显示的选择栅极37。选择栅极37包括多晶硅层19和氧化物层17。现在的氮化物层21是在分开的选择栅极区域37上方的氮化物层39。在优选实施例中，氮化物层39然后被移除。这可以优选在没有采用掩膜的热磷酸中采用各向同性湿蚀刻法来执行。此时源和漏扩展区可以通过公知的注入技术形成。扩展区可以被n-型掺杂。
氮化物或相似的材料的层然后形成在整个结构上。氮化物可以通过CVD或相似的工艺形成并且，根据一个实施例，大约是厚。然后可以使用传统的各向异性氮化物蚀刻工艺以形成邻近控制栅极33的侧壁间隔41，分隔选择栅极37的侧壁间隔42，以及将进一步用来将氧化物层25从形成在选择栅极37上面的任何更多的材料分隔的侧壁间隔43。侧壁间隔41、42和43在图7中示出。
图8是在根据本发明的第一个实施例的最终结构的截面图。图7的结构已经被处理以形成选择栅极硅化物47，控制栅极硅化物45，和硅化源和漏区域24。在优选实施例中，诸如钛，钨，钴，镍，合金等材料的金属的层被覆盖沉积(blanket deposited)。退火使金属与任何暴漏的硅反应以形成硅化物。然后任何没有反应的金属被移除。然后可以执行最后的退火。结果是具有硅化控制栅极和选择栅极的存储器件，由此硅化区域通过电介质材料彼此电隔离。侧壁间隔41、42和43是硅化物电阻区域并且将因而本质上保持未改变。
可以注意普通技术人员将发现通过选择栅极区域的仔细的图案化，以不需要额外的用于控制栅极的掩膜步骤来限定控制栅极接触区域的方式接触控制栅极区域将是可能的。用于限定选择栅极37的掩膜层被成形使得后续的侧壁间隔控制栅极33是邻近的并且提供足够的区域以允许光刻限定的接触被图案化。通过发现单接触100与在前述的实施例的侧壁间隔方法中制备的控制栅极33接触，这一点在图21中更容易被发现。
图9-11示出了根据本发明的第二个实施例的在存储器器件的制造的不同阶段期间的半导体器件的截面图，所述存储器器件包括纳米团以及硅化选择栅极和控制栅极。
现在参照图9，显示了根据产生具有控制栅极33的单存储器件的优选实施例的在图5的结构已经被图案化和蚀刻之后的结构。在间隔控制栅极的形成之后，采用传统的掩膜技术以形成单存储单元。可以使用传统的干蚀刻工艺，湿蚀刻或两者的组合以获得在图9显示的结构。然后可以采用在热磷酸中的掩膜的或非掩膜的各向同性湿蚀刻，或以传统掩膜技术的各向异性干蚀刻来移除氮化物层21。
然后形成氮化物或相似的材料的层在整个结构上。氮化物层可以通过CVD或相似的工艺形成，并且根据一个实施例，可以是大约
厚。然后如在图10中的横截面中显示的可以使用传统的各向异性氮化物蚀刻工艺以形成侧壁间隔42和侧壁间隔43，侧壁间隔42和侧壁间隔43将进一步用为将氧化物层25从任何形成在选择栅极37上面的更多的材料分隔开。
附图11是根据本发明的第二实施例的最终结构的截面图。图10的结构被进一步处理以形成选择栅极硅化物47，控制栅极硅化物45，和硅化的源极和漏极区域24。
图12是示出2位存储器单元的本发明的第三实施例的截面图。已经以类似于用于图5所描述的方式蚀刻图4的结构。然而，在本实施例中，以将控制栅极33凹进在选择栅极37之下的方式执行移除纳米团29，氧化物25以及控制栅极33的处理步骤。在优选实施例中，选择栅极37已经被掩膜化以允许控制栅极33和纳米团29以及氧化物25的各向异性蚀刻。也可以执行各向异性蚀刻和各向同性蚀刻的组合。其后通过各向异性蚀刻接着形成覆盖氮化物层。这产生了侧壁间隔44和41。在这个实施例中，当侧壁间隔41处于控制栅极33上面的同时，侧壁间隔44处于纳米团29和氧化物层25上面。在优选实施例中，间隔壁41仅仅处于控制栅极33的一小部分上面。通过覆盖淀积诸如钛，钨，钴，镍，合金等材料的金属层执行进一步的工艺。退火使金属与暴露的硅反应以形成硅化物。任何未反应的金属随后被移除。然后可以执行最后的退火。结果产生具有相对硅化选择栅极被凹进的硅化控制栅极的存储器器件。
本领域的技术人员将了解单位存储单元也能够以用于2位存储单元的在图12中描述的方式形成。对于单位存储单元，处理的结果将是在选择栅极的一侧上有与图12中显示的双间隔壁不同的单间隔壁。
图13和14是根据本发明的第四实施例的存储器器件的截面图。以图4的结构开始，采用诸如化学机械打磨(CMP)的打磨工艺来平坦化多晶硅31的第二层以及移除处于氮化物21上面的纳米团29和氧化物27。可以使用多重浆(multiple slurries)来获得结构的最佳的平坦化。当氮化物层21没有晶硅层31时停止打磨。为了多晶硅31的第二层的平坦化也尝试覆盖回蚀工艺。
图14显示了根据本发明的第四实施例的存储器器件的截面图。光刻和蚀刻工艺限定控制栅极33和选择栅极37。优选各向异性多晶硅蚀刻。在这点上，可以执行图6-8中显示和对于第一实施例所描述的工艺。最终结构是具有被凹进和硅化的选择栅极37的基本上平坦的硅化控制栅极33。
图15-20是根据本发明的第五实施例的存储器器件的截面图。首先参照图15，在衬底12上面形成栅极氧化物层17。典型地氧化物层17大约
并且已经被热生长。层17也可以通过包括化学气相淀积的其它方法形成并且也可以由诸如氧氮化硅，氧化铪，氧化铝等的另一种电介质形成。纳米团29然后通过CVD期间的岛状生长，通过气溶胶淀积技术，通过旋转涂层技术，通过自组装技术形成，例如举例来说退火薄膜以形成纳米团等。典型的纳米团包括Si，SiGe，Al，Au，硅和锗合金，或其它类的导电材料或者掺杂或不掺杂半导体材料。纳米团优选地以5x1011cm-2至1.1x1012cm-2范围内的密度和
或更大的不掺杂直径以及具有大约25％或更小的覆盖度来形成。然后淀积将用为分隔随后被淀积的纳米团29和控制栅极的氧化物的电介质的层27。电介质层27典型地是SiO2并且被淀积成
厚。多晶硅19的第一层形成在纳米团29上方。多晶硅19将作为用于NVM器件的控制栅极部分的导电层。在一个实施例中，多晶硅层19大约是
厚。氧化物层形成在多晶硅层19上面。氧化物层49可以通过CVD淀积或可以是热生长的。优选的厚度大约是
氮化物层21形成在氧化物层49上面。氮化物层21对于下面讨论的后续工艺步骤可以用为蚀刻停止层。在其他实施例中，层21可以包括氮化硅，氧氮化硅，富硅氧氮化物等。氮化物层21大约
或更厚并且通过包括CVD的传统工艺形成。
现在参考图16，已经执行的光刻和蚀刻工艺产生一个被图案化的第一栅极结构。这种结构可以继续形成用于存储器器件的控制栅极。
图17是对来自图16的结构进一步处理后的截面图。氧化物层51采用CVD或类似的技术来淀积。采用随后的各向异性蚀刻来在控制栅极多晶硅结构19上形成氧化物侧壁间隔。氧化物层53通过通过CVD的热生长，或其他类似方式形成。优选厚度是
层53也可以通过其它的用于氧化物层53的形成的本领域公知的方法形成并且也可以用诸如氧氮化硅，氧化铪，氧化铝等的另一种电介质形成。然后形成多晶硅55的第二层。多晶硅55将作为用于NVM器件的选择栅极部分的导电层。在一个实施例中，多晶硅层55大约
厚并且可以包括P-型掺杂剂。然后使用诸如CMP的打磨工艺来平坦化结构。
然后图案化并蚀刻多晶硅层55以形成选择栅极55。此时抗反射涂层(ARC)可以形成在整个结构上方以利于优良的掩膜图案。在优选的实施例中氮化物层49，氧化物层21，多晶硅层19，纳米团29，以及氧化物层17被同时图案化和蚀刻以限定将变成存储器器件的控制栅极的部分。也可以考虑在选择栅极的限定后发生的用于存储器器件的控制栅极部分的图案化和蚀刻工艺。最终截面图在图18中显示。
图19是在已经发生进一步的处理后的存储器器件的截面图。氮化物层21已经被移除，优选通过采用各向异性干蚀刻或在热磷酸中的各向同性湿蚀刻。氧化物层49也被移除并且可以以如氮化物层21的类似方式移除。最终结构中存储器器件的控制栅极部分相对存储器器件的选择栅极部分被凹进。然后形成覆盖氮化物层，覆盖氮化物层然后被各向异性地蚀刻以形成用于控制栅极的侧壁59和61，以及用于选择栅极的侧壁57。此时，源和漏区域23可以通过离子注入或其它技术形成。
图20示出了已经进行处理以形成硅化选择栅极47，硅化控制栅极45，和硅化源和漏区域24之后的存储器器件的截面图。可以进行如上描述的处理以完成硅化。
在图21中的截面中显示了接触插头形成之后的存储器器件。截面图基于来自图8的提供以形成硅化侧壁间隔控制栅极33和凹进硅化选择栅极37的方法。在优选实施例中，电介质层首先形成在图20中显示的结构的上面。电介质可以是SiO2，BPSG，PSG，旋涂式电介质等。电介质的平坦化可以先于光刻和蚀刻工艺执行。传统的工艺用来限定在将接触控制栅极的下面硅化物的电介质中的接触孔。然后进行接触的金属化。这可以包括障碍物淀积和CVD钨填充，其后进行CMP工艺用来移除过多的钨。如本领域公知的其它金属化技术也可以考虑选择性钨工艺(selective tungsten process)。如上所述，控制栅极33的图案的仔细的选择将能够实现到所示的控制栅极33的接触。
在一个实施例中，2位存储器器件包括使用用于电荷存储的纳米团的分离栅极器件，在其中选择栅极和控制栅极都已经被硅化并且由此选择栅极相对控制栅极被凹进。用于控制栅极和选择栅极的硅化物通过至少一个间隔材料彼此隔离，间隔材料位于选择栅极的导电部分的上面。纳米团在存储器器件的控制栅极部分的下面。
在另一个实施例中，示出了使用用于电荷存储的纳米团的单存储单元存储器器件，在其中选择栅极和控制栅极都已经被硅化并且由此选择栅极相对控制栅极被凹进。用于控制栅极和选择栅极的硅化物通过至少一个间隔材料彼此隔离，间隔材料位于选择栅极的导电部分的上面。纳米团在存储器器件的控制栅极部分的下面。
在另一个实施例中，示出了使用用于电荷存储的纳米团的2位存储单元，其中选择栅极和控制栅极都已经被硅化。控制栅极相对选择栅极被凹进。用于控制栅极和选择栅极的硅化物通过至少一个间隔材料彼此隔离，间隔材料位于纳米团的上面。纳米团在存储器器件的控制栅极部分的下面。
在另一个实施例中，采用打磨工艺来平坦化用于控制栅极和选择栅极的导电层。进一步的处理将选择栅极相对控制栅极凹进。选择栅极和控制栅极都被硅化。至少一个间隔材料分隔选择栅极的硅化物和用于控制栅极的硅化物。纳米团在存储器器件的控制栅极部分的下面。
仍在另一个实施例中，采用打磨工艺来平坦化用于存储器器件的选择栅极部分的导电层。纳米团形成在存储器器件的控制栅极部分的下面。再次，选择栅极和控制栅极都被硅化并且通过至少一个间隔材料彼此被分隔。在本实施例中，控制栅极相对选择栅极被凹进。
虽然已经关于特定的导电型或电压的极性描述了本发明，但是普通技术人员将意识到导电型和电压极性是可以被颠倒的。
在前述说明书中，已经关于特定地实施例描述了本发明。然而，本领域的普通技术人员可以意识到在不脱离在下面的权利要求中阐明的本发明的范围的情况下可以作各种的修改和改变。因而，说明书和附图将认为是说明性的而非限制性的意义，并且所有的这种修改被认为是包括在本发明的范围内。
以上已经关于特定实施例描述了利益，其它优点，和问题的解决方案。然而，利益，优点，和问题的解决方案，以及可以导致任何利益，优点，或解决方案产生或变得更显著的元件不能解释为任何或所有的权利要求的关键的，需要的，或基本的特征或元件。如在此使用的，术语“包括”或它的任何其它的变化解释为覆盖不排他的包含，以便包含元件列表的工艺，方法，部件，或器件不仅仅包含这些元件但是也可以包括其它的没有被明确列出的或固有的该工艺，方法，部件，或器件元件。
Claims (11)
1.一种形成半导体器件的方法，所述方法包括：
提供半导体衬底；
在所述半导体衬底上方形成第一栅电极，其中所述第一栅电极包含硅并且具有第一部分和第二部分；
在所述半导体衬底上方并且横向邻近所述第一栅电极形成第二栅电极，其中所述第二栅电极包含硅；
在形成所述第一栅电极之后以及在形成所述第二栅电极之后，使所述第一栅电极凹进在所述第二栅电极之下，其中凹进包括移除所述第一栅电极的第一部分，并且保留所述第一栅电极的第二部分，其中所述第二部分位于所述第一部分之下；
在所述第一栅电极的第二部分的靠近所述第二栅电极侧的部分的上方形成侧壁间隔；
在所述第一栅电极的第二部分的其它部分的上方并且邻近所述侧壁间隔形成第一硅化物；以及
在所述第二栅电极上方形成第二硅化物，其中形成所述第一硅化物和形成所述第二硅化物同时进行。
2.如权利要求1所述的方法，进一步包括：
在所述半导体衬底内形成源区域；
在所述半导体衬底内形成漏区域；
在所述源区上方形成第三硅化物，其中当形成所述第一硅化物时形成所述第三硅化物；以及
在所述漏区上方形成第四硅化物，其中当形成所述第一硅化物时形成所述第四硅化物。
3.如权利要求1所述的方法，其中形成第一栅电极进一步包括形成选择栅电极；以及其中形成所述第二栅电极进一步包括形成控制栅电极。
4.如权利要求1所述的方法，其中形成第一栅电极进一步包括形成控制栅电极；以及其中形成所述第二栅电极进一步包括形成选择栅电极。
5.如权利要求1所述的方法，其中使所述第一栅电极凹进进一步包括：
在所述第一栅电极上形成电介质层；以及
移除在所述第一栅电极上的所述电介质层。
6.如权利要求1所述的方法，其中形成所述第二栅电极进一步包括：
在所述第一栅电极上形成栅电极材料，其中所述栅电极材料包括硅；以及
移除所述栅电极材料的至少一部分以形成所述第二栅电极。
7.如权利要求6所述的方法，其中移除所述栅电极材料的至少一部分以形成所述第二栅电极包括蚀刻所述栅电极材料。
8.如权利要求1所述的方法，进一步包括：
在所述半导体衬底上方并且邻近所述第二栅电极形成第三栅电极，其中所述第三栅电极包含硅；
在所述第三栅电极上方形成第五硅化物，其中所述第五硅化物邻近所述第二硅化物；以及
在所述第二硅化物和第五硅化物上方形成接触。
9.如权利要求1所述的方法，其中形成侧壁间隔包括：
在所述半导体衬底上方形成电介质层；以及
蚀刻所述电介质层。
10.如权利要求1所述的方法，其中形成所述第一硅化物进一步包括形成邻近所述侧壁间隔的所述第一硅化物。
11.一种形成半导体器件的方法，所述方法包括：
提供半导体衬底；
在所述半导体衬底上方形成第一绝缘层；
在所述第一绝缘层上方形成第一栅电极；
在所述第一栅电极上方形成氮化物；
在所述半导体衬底上方形成第二绝缘层，其中所述第二绝缘层包括不连续的存储元件；
在所述第二绝缘层上方形成第二栅电极；
邻近所述第二栅电极形成第一侧壁间隔；
在形成所述第一栅电极之后以及在形成所述第二栅电极之后，使所述第一栅电极凹进在所述第二栅电极之下，其中在移除所述不连续的存储元件中的至少一个时出现凹进；
邻近所述第一栅电极形成第二侧壁间隔；
移除在所述第一栅电极上方的氮化物；
在移除所述氮化物之后在所述第一栅电极的靠近所述第二栅电极侧的部分的上方形成间隔，其中形成所述第一侧壁间隔、形成所述第二侧壁间隔以及形成间隔是同时形成的；
在所述第一栅电极的其它部分的上方并且邻近所述间隔形成第一硅化物；以及
在所述第二栅电极上方形成第二硅化物，其中当形成所述第一硅化物时形成所述第二硅化物。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/376,410 | 2006-03-15 | ||
| US11/376,410 US7700439B2 (en) | 2006-03-15 | 2006-03-15 | Silicided nonvolatile memory and method of making same |
| PCT/US2007/062540 WO2007106647A2 (en) | 2006-03-15 | 2007-02-22 | Silicided nonvolatile memory and method of making same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101401200A CN101401200A (zh) | 2009-04-01 |
| CN101401200B true CN101401200B (zh) | 2011-07-06 |
Family
ID=38510135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007800088858A Expired - Fee Related CN101401200B (zh) | 2006-03-15 | 2007-02-22 | 硅化的非易失存储器及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7700439B2 (zh) |
| KR (1) | KR101320859B1 (zh) |
| CN (1) | CN101401200B (zh) |
| TW (1) | TWI429026B (zh) |
| WO (1) | WO2007106647A2 (zh) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7495280B2 (en) * | 2006-05-16 | 2009-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS devices with corner spacers |
| US7579243B2 (en) * | 2006-09-26 | 2009-08-25 | Freescale Semiconductor, Inc. | Split gate memory cell method |
| US7482270B2 (en) * | 2006-12-05 | 2009-01-27 | International Business Machines Corporation | Fully and uniformly silicided gate structure and method for forming same |
| US7943452B2 (en) | 2006-12-12 | 2011-05-17 | International Business Machines Corporation | Gate conductor structure |
| US7416945B1 (en) * | 2007-02-19 | 2008-08-26 | Freescale Semiconductor, Inc. | Method for forming a split gate memory device |
| US8110465B2 (en) * | 2007-07-30 | 2012-02-07 | International Business Machines Corporation | Field effect transistor having an asymmetric gate electrode |
| US8178406B2 (en) * | 2007-10-29 | 2012-05-15 | Freescale Semiconductor, Inc. | Split gate device and method for forming |
| US7745344B2 (en) * | 2007-10-29 | 2010-06-29 | Freescale Semiconductor, Inc. | Method for integrating NVM circuitry with logic circuitry |
| US7838363B2 (en) * | 2007-10-31 | 2010-11-23 | Freescale Semiconductor, Inc. | Method of forming a split gate non-volatile memory cell |
| US7795091B2 (en) * | 2008-04-30 | 2010-09-14 | Winstead Brian A | Method of forming a split gate memory device and apparatus |
| US7955964B2 (en) | 2008-05-14 | 2011-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dishing-free gap-filling with multiple CMPs |
| US8048752B2 (en) | 2008-07-24 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spacer shape engineering for void-free gap-filling process |
| US8173505B2 (en) * | 2008-10-20 | 2012-05-08 | Freescale Semiconductor, Inc. | Method of making a split gate memory cell |
| WO2010082328A1 (ja) * | 2009-01-15 | 2010-07-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8263463B2 (en) * | 2009-03-30 | 2012-09-11 | Freescale Semiconductor, Inc. | Nonvolatile split gate memory cell having oxide growth |
| US7960267B2 (en) * | 2009-03-31 | 2011-06-14 | Freescale Semiconductor, Inc. | Method for making a stressed non-volatile memory device |
| US8372699B2 (en) * | 2010-02-22 | 2013-02-12 | Freescale Semiconductor, Inc. | Method for forming a split-gate memory cell |
| US9165652B2 (en) * | 2012-08-20 | 2015-10-20 | Freescale Semiconductor, Inc. | Split-gate memory cells having select-gate sidewall metal silicide regions and related manufacturing methods |
| US9966477B2 (en) | 2012-12-14 | 2018-05-08 | Cypress Semiconductor Corporation | Charge trapping split gate device and method of fabricating same |
| US9209197B2 (en) * | 2012-12-14 | 2015-12-08 | Cypress Semiconductor Corporation | Memory gate landing pad made from dummy features |
| US20140167142A1 (en) | 2012-12-14 | 2014-06-19 | Spansion Llc | Use Disposable Gate Cap to Form Transistors, and Split Gate Charge Trapping Memory Cells |
| US8884358B2 (en) * | 2013-01-24 | 2014-11-11 | Freescale Semiconductor, Inc. | Method of making a non-volatile memory (NVM) cell structure |
| US9111866B2 (en) * | 2013-03-07 | 2015-08-18 | Globalfoundries Singapore Pte. Ltd. | Method of forming split-gate cell for non-volative memory devices |
| US20140357072A1 (en) * | 2013-05-31 | 2014-12-04 | Jinmiao J. Shen | Methods and structures for split gate memory |
| US9590058B2 (en) * | 2013-06-28 | 2017-03-07 | Nxp Usa, Inc. | Methods and structures for a split gate memory cell structure |
| US20150200279A1 (en) * | 2014-01-12 | 2015-07-16 | United Microelectronics Corp. | Method of manufacturing memory cell |
| JP2015185613A (ja) * | 2014-03-20 | 2015-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN104952875B (zh) * | 2014-03-27 | 2019-07-09 | 联华电子股份有限公司 | 存储单元以及其制作方法 |
| US9257445B2 (en) * | 2014-05-30 | 2016-02-09 | Freescale Semiconductor, Inc. | Method of making a split gate non-volatile memory (NVM) cell and a logic transistor |
| US9691883B2 (en) * | 2014-06-19 | 2017-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Asymmetric formation approach for a floating gate of a split gate flash memory structure |
| US9728410B2 (en) * | 2014-10-07 | 2017-08-08 | Nxp Usa, Inc. | Split-gate non-volatile memory (NVM) cell and method therefor |
| US9741868B2 (en) * | 2015-04-16 | 2017-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Self-aligned split gate flash memory |
| CN106684085B (zh) * | 2015-11-11 | 2021-02-02 | 联华电子股份有限公司 | 半导体元件以及其制作方法 |
| JP2017139336A (ja) * | 2016-02-03 | 2017-08-10 | 渡辺 浩志 | フラッシュメモリの構造とその動作法 |
| US10879181B2 (en) * | 2016-11-28 | 2020-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Embedded non-volatile memory with side word line |
| US10903326B2 (en) | 2019-01-13 | 2021-01-26 | United Microelectronics Corp. | Semiconductor device and method for fabricating the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194272B1 (en) * | 1998-05-19 | 2001-02-27 | Mosel Vitelic, Inc. | Split gate flash cell with extremely small cell size |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5408115A (en) * | 1994-04-04 | 1995-04-18 | Motorola Inc. | Self-aligned, split-gate EEPROM device |
| US5969383A (en) * | 1997-06-16 | 1999-10-19 | Motorola, Inc. | Split-gate memory device and method for accessing the same |
| US5824584A (en) * | 1997-06-16 | 1998-10-20 | Motorola, Inc. | Method of making and accessing split gate memory device |
| US6642103B2 (en) * | 2000-03-08 | 2003-11-04 | Koninklijke Philips Electronics N.V. | Semiconductor device and method of manufacturing the same |
| US6925007B2 (en) | 2001-10-31 | 2005-08-02 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
| US6816414B1 (en) * | 2003-07-31 | 2004-11-09 | Freescale Semiconductor, Inc. | Nonvolatile memory and method of making same |
| JP4521597B2 (ja) * | 2004-02-10 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置およびその製造方法 |
| US6964902B2 (en) * | 2004-02-26 | 2005-11-15 | Freescale Semiconductor, Inc. | Method for removing nanoclusters from selected regions |
| KR20060009437A (ko) | 2004-07-22 | 2006-02-01 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그 제조방법 |
| KR100646085B1 (ko) * | 2005-03-08 | 2006-11-14 | 매그나칩 반도체 유한회사 | 비휘발성 메모리 소자, 그 제조방법, 및 이를 이용한 반도체 소자의 제조방법 |
| US7456465B2 (en) | 2005-09-30 | 2008-11-25 | Freescale Semiconductor, Inc. | Split gate memory cell and method therefor |
-
2006
- 2006-03-15 US US11/376,410 patent/US7700439B2/en active Active
-
2007
- 2007-02-22 WO PCT/US2007/062540 patent/WO2007106647A2/en active Application Filing
- 2007-02-22 KR KR1020087022525A patent/KR101320859B1/ko not_active IP Right Cessation
- 2007-02-22 CN CN2007800088858A patent/CN101401200B/zh not_active Expired - Fee Related
- 2007-03-06 TW TW096107714A patent/TWI429026B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194272B1 (en) * | 1998-05-19 | 2001-02-27 | Mosel Vitelic, Inc. | Split gate flash cell with extremely small cell size |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080114735A (ko) | 2008-12-31 |
| US20070218633A1 (en) | 2007-09-20 |
| US7700439B2 (en) | 2010-04-20 |
| WO2007106647A2 (en) | 2007-09-20 |
| TW200741979A (en) | 2007-11-01 |
| KR101320859B1 (ko) | 2013-10-23 |
| TWI429026B (zh) | 2014-03-01 |
| CN101401200A (zh) | 2009-04-01 |
| WO2007106647A3 (en) | 2007-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101401200B (zh) | 硅化的非易失存储器及其制造方法 | |
| US10109642B2 (en) | Vertical-type semiconductor devices and methods of manufacturing the same | |
| JP5180827B2 (ja) | 溝に横方向第１ゲート及び縦方向第２ゲートを含むスプリットゲート記憶装置 | |
| JP4065414B2 (ja) | 埋設ソースライン及びフローティングゲートを伴うフローティングゲートメモリセルの半導体メモリアレーを形成する自己整列型方法及びそれにより作られたメモリアレー | |
| TWI683439B (zh) | 半導體基板中的半導體元件及其製備方法 | |
| CN100378985C (zh) | 半导体晶片的半导体结构及其形成方法 | |
| TWI481031B (zh) | 包括溝槽和溝槽內的傳導結構的電子裝置 | |
| TWI493629B (zh) | 形成包括溝槽和溝槽內的傳導結構的電子裝置的方法 | |
| JP6566539B2 (ja) | 集積されたスプリットゲート不揮発性メモリセルおよび論理構造 | |
| US7547603B2 (en) | Non-planar non-volatile memory cell with an erase gate, an array therefor, and a method of making same | |
| JP2006506799A (ja) | メモリセルの製造方法および構造 | |
| CN107785377A (zh) | 制造半导体装置的方法 | |
| KR20150055219A (ko) | 반도체 장치 제조방법 | |
| US7998810B2 (en) | Methods of forming integrated circuit devices having stacked gate electrodes | |
| TW201019463A (en) | Memory device and fabrication thereof | |
| TWI255017B (en) | Flash memory and fabricating method thereof | |
| TW200406904A (en) | Bit line structure and method for fabricating it | |
| JP6537536B2 (ja) | 埋め込みフラッシュメモリセルの均一なトンネル誘電体の製造方法 | |
| CN106716637A (zh) | 半导体器件及其制造方法 | |
| CN114725108A (zh) | 半导体结构及其制备方法 | |
| TW200849473A (en) | Conductive structures, non-volatile memory device including conductive structures and methods of manufacturing the same | |
| JP2004179582A (ja) | 不揮発性メモリを含む半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110706 Termination date: 20200222 |