TWI481031B - 包括溝槽和溝槽內的傳導結構的電子裝置 - Google Patents

包括溝槽和溝槽內的傳導結構的電子裝置 Download PDF

Info

Publication number
TWI481031B
TWI481031B TW098137430A TW98137430A TWI481031B TW I481031 B TWI481031 B TW I481031B TW 098137430 A TW098137430 A TW 098137430A TW 98137430 A TW98137430 A TW 98137430A TW I481031 B TWI481031 B TW I481031B
Authority
TW
Taiwan
Prior art keywords
region
conductive
electronic device
doped region
oriented
Prior art date
Application number
TW098137430A
Other languages
English (en)
Other versions
TW201034193A (en
Inventor
Gary H Loechelt
Original Assignee
Semiconductor Components Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Ind filed Critical Semiconductor Components Ind
Publication of TW201034193A publication Critical patent/TW201034193A/zh
Application granted granted Critical
Publication of TWI481031B publication Critical patent/TWI481031B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

包括溝槽和溝槽內的傳導結構的電子裝置
本公開內容涉及電子裝置和形成電子裝置的方法，且更具體地說，涉及包括溝槽和溝槽內的傳導結構的電子裝置以及形成該電子裝置的方法。
金屬氧化物半導體場效應電晶體(MOSFET)是一種常見類型的功率轉換裝置。MOSFET包括源極區、汲極區、在源極區和汲極區之間延伸的溝道區以及鄰近溝道區設置的閘極結構(gate structure)。閘極結構包括鄰近溝道區設置並通過薄電介質層與溝道區間隔開的閘極電極層。
當MOSFET處於導通狀態時，電壓施加到閘極結構以在源極區和汲極區之間形成導電溝道區，這允許電流流過此裝置。在閉合狀態，施加到閘極結構的任何電壓都足夠低以至於導電溝道無法形成，並且因此電流無法發生。在閉合狀態期間，此裝置必須支持在源極區和汲極區之間的高電壓。
在最佳化MOSFET的性能時，設計者經常面臨對裝置參數性能的權衡。明確地說，可利用的裝置結構或製作方法的選擇可提高一個裝置參數，但同時，這樣的選擇可能會降低一個或多個其他裝置參數。例如，提高MOSFET的電阻(RDSON )的可利用的結構和方法可降低崩潰電壓(BVDSS )，並增加MOSFET內的區之間的寄生電容。
本發明之一實施例係關於一種電子裝置，其包括電晶體，其中，該電晶體包括半導體層，其具有主表面；傳導結構，其包括：水平定向摻雜區，其鄰近該主表面放置；下面摻雜區，其與該主表面和該水平定向摻雜區間隔開；及垂直定向傳導區，其延伸穿過該半導體層的大部分厚度，且電連接摻雜水平區和該下面摻雜區；傳導電極，其覆蓋在該傳導結構上，且與該傳導結構電絕緣，其中，該傳導電極經配置成當該電子裝置在正常工作狀態下時大體上恆定電壓；閘極電極，其覆蓋在該半導體層的該主表面上；以及閘極信號線，其覆蓋在該半導體層的該主表面和該傳導結構上，其中，在該電晶體所佔據的區域內，該閘極信號線覆蓋在該傳導電極上。
本發明之另一實施例係關於一種電子裝置，其包括半導體層，其具有主表面；傳導結構，其包括：水平定向摻雜區，其鄰近該主表面放置，其中，井區的一部分位於源極區和該水平定向摻雜區之間；下面摻雜區，其與該主表面間隔開；以及垂直定向傳導區，其位於摻雜水平區和該下面摻雜區之間；源極區，其鄰近該主表面放置；井區，其鄰近該主表面放置，其中，該井區的一部分包括位於該源極區和該水平定向摻雜區之間的溝道區；閘極電極，其覆蓋在該溝道區上；以及傳導電極，其經配置成當該電子裝置在正常工作狀態下時大體上恆定電壓，其中：該傳導電極覆蓋在該傳導結構上，且與該傳導結構電絕緣；該傳導電極的一部分鄰近該閘極電極放置；該傳導電極具有第一表面和與第一表面相對的第二表面；該主表面離第一表面比第二表面近；且在該電晶體佔據的區域內，該傳導電極的第一表面和第二表面中的每一個位於該閘極電極的最下面點和最上面點之間的高度。
本發明又一實施例係關於一種電子裝置，其包括場效應電晶體，該場效應電晶體包括閘極電介質層，其中，該場效應電晶體設計成具有約20V的最大閘極電壓，約30V的最大汲極電壓，且效能指數不大於約30mΩ*nC。
提供了下面結合附圖的描述以有助於理解此處公開的教導內容。下面的討論將著重於教導內容的具體實施和各實施方式。提供了此著重點以有助於描述教導內容，且該著重點並不應該被解釋成限制了教導內容的範圍或適用性。然而，其他教導內容當然可以被利用在本應用中。
正如此處使用的，關於區或結構的術語「水平定向」和「垂直定向」，指的是其中電流穿過這樣的區或結構的主方向。更明確地說，電流可按垂直方向、水平方向，或垂直方向和水平方向的組合流過區或結構。如果電流按垂直方向或其中垂直分量大於水平分量的方向的組合流過區或結構，那麼這樣的區或結構將被稱為垂直定向。類似地，如果電流按水平方向或其中水平分量大於垂直分量的方向的組合流過區或結構，那麼這樣的區或結構將被稱為水平定向。
術語「正常工作」和「正常工作狀態」指電子元件或裝置設計為工作下的條件。條件可從資料單表或其他關於電壓、電流、電容、電阻或其他電條件得到。因此，正常工作不包括在超出其設計限度之外來操作電子元件或裝置。
術語「包括(comprises)」、「包括(comprising)」、「包括(includes)」，「包括(including)」、「具有(has)」、「具有(having)」，或其任何其他變化形式都預期覆蓋非唯一的包括。例如，包括一列特徵的方法、物品或裝置不一定只限制到這些特徵，而是可以包括未明確列出的其他特徵或這種方法、物品或裝置所固有的其他特徵。進一步，除非明確做出相反的表示，否則「或」指的是包括型的或(inclusive-or)，而不是排除型的或(exclusive-or)。例如，條件A或條件B滿足下述條件中的任何一個：A是真實的(或存在的)而B是虛假的(或不存在的)，A是虛假的(或不存在的)而B是真實的(或存在的)，以及A和B都是真實的(或存在的)。
而且，使用「一個(a)」或「一個(an)」被用於描述此處描述的各元件和各部件。這樣做僅僅是為了簡便且給出了本發明的一般意義上的範圍。此描述應該被解讀為包括一個或至少一個，且單數還包括複數，或者反之亦然，除非以其他方式清楚表明。例如，當在此處描述單個項時，多於一個的項可以被用於替代單個項。類似地，當此處描述多於一個的項時，單個項可以替換該多於一個的項。
相應於元素週期表內的列的族號使用「新標記法」協定，如CRC Handbook of Chemistry and Physics ,81st Edition(2000-2001))中見到的。
除非另外做出界定，否則此處使用的所有的技術術語和科學術語與本發明所屬領域的技術人員的通常理解是相同的意思。材料、方法和實施例僅僅是示例性的且不期望是限制性的。就此處未描述的程度，有關特定材料和方法過程的許多細節是常規的，且可以見於半導體領域和電子領域的教科書和其他來源。
圖1包括工件100的一部分的截面圖的圖示。工件100包括下面摻雜區102，該摻雜區102是輕摻雜的或重摻雜的，n-型或p-型。基於此說明書的目的，重摻雜的預期意指至少1019 原子/立方公分的峰值摻雜劑濃度，而輕摻雜的預期意指小於1019 原子/立方公分的峰值摻雜劑濃度。下面摻雜區102可以是重摻雜基板的一部分(例如重n-型摻雜片)，或可以是覆蓋在相反傳導類型的基板上或覆蓋位於基板和包埋摻雜區(buried doped region)之間的包埋絕緣層(無圖示)上的包埋摻雜區。在具體的實施方式中，下面摻雜區102可以包括覆蓋在重摻雜的部分上的輕摻雜的部分，例如當覆蓋的半導體層104具有相反的傳導類型時，以有助於提高接面崩潰電壓(junction breakdown voltage)。在實施方式中，下面摻雜區102是用n-型摻雜劑重摻雜的，n-型摻雜劑諸如磷、砷、銻或其任意組合。在具體的實施方式中，如果下面摻雜區102的擴散要保持為低，則下面摻雜區102包括砷或銻，且在具體的實施方式中，下面摻雜區102包括銻，以降低半導體層104的形成過程中的除氣程度(與砷相比)。
在圖1圖示的實施方式中，半導體層104覆蓋在下面摻雜區102上。半導體層104具有主表面105。半導體層104可以包括第14族元素(即碳、矽、鍺或其任意組合)和關於下面摻雜區102描述的任意摻雜劑或相反傳導類型的摻雜劑。在實施方式中，半導體層104是輕摻雜的n-型或p-型外延矽層，其具有約0.5微米到約5.0微米的厚度範圍，且摻雜濃度不大於約1016 原子/立方公分，且在另一實施方式中，摻雜濃度最少約1014 原子/立方公分。
墊層106和停止層108(例如拋光停止層或刻蝕停止層)使用熱生長技術、沉積技術或其組合形成在半導體層104上。墊層106和停止層108中的每個可包括氧化物、氮化物、氧氮化合物或其任意組合。在實施方式中，墊層106與停止層108相比有不同的組成。在具體實施方式中，墊層106包括氧化物，而停止層108包括氮化物。
參考圖2，去除了半導體層104、墊層106和停止層108的部分以形成溝槽，如溝槽202，溝槽從主表面105朝下面摻雜區102延伸。溝槽202可以是圖2所示的具有不同部分的單溝槽，或溝槽202可包括多個不同的溝槽。溝槽202的寬度不是很寬，以至於隨後形成的傳導層不能夠填充溝槽202。在具體的實施方式中，每個溝槽202的寬度至少約0.3微米或約0.5微米，且在另一具體實施方式中，每個溝槽202的寬度不大於約4微米或約2微米。在閱讀了此說明書後，技術人員將理解，可以採用所述的特定尺寸之外的較窄或較寬的寬度。溝槽202可以延伸至下面摻雜區102；然而，如果需要或期望的話，溝槽202可以淺一些。
採用各向異性蝕刻形成溝槽。在實施方式中，可以進行定時蝕刻，而在另一實施方式中，可以採用終點檢測(如，檢測下面摻雜區102中的摻雜劑種類，諸如砷或銻)和定時過蝕刻的組合。
如果需要或者期望的話，可以沿溝槽202的側壁204將摻雜劑引入半導體層104的一部分中，以形成重摻雜的側壁摻雜區(未在圖2中圖示)。可使用傾斜角度注入技術、摻雜劑氣體或固體摻雜源。
如圖3所示，傳導層302形成在停止層108上和溝槽202內。傳導層302基本上充滿了溝槽202。傳導層302可包括包含金屬或包含半導體的材料。在實施方式中，傳導層302可包括重摻雜半導體材料，例如非晶矽或多晶矽。在另一實施方式中，傳導層302包括多個膜，例如黏合膜、屏障膜和傳導填充材料。在具體的實施方式中，黏合膜可以包括耐火金屬，諸如鈦、鉭或類似物；屏障膜可以包括耐火金屬氮化物，諸如氮化鈦、氮化鉭或類似物，或耐火金屬半導體氮化物，諸如TaSiN；而傳導填充材料可以包括鎢。在更具體的實施方式中，傳導層302可以包括Ti/TiN/W。根據電性能、隨後的熱迴圈的溫度、其他標準或其任意組合來選擇膜的數目和那些膜的組成。耐火金屬和包含耐火金屬的化合物可以經受住高溫(如，這些材料的熔點可以是至少1400℃)，可以被保形沉積，且具有比重摻雜的n-型矽低的體電阻率。在閱讀了此說明書後，技術人員將能夠確定傳導層302的組成以滿足他們用於特定應用的需求或期望。
去除了傳導層302的覆蓋停止層108的那一部分，以在溝槽內形成傳導結構，例如溝槽202內的傳導結構402，如圖4的實施方式所示。可以採用化學機械拋光或者覆蓋蝕刻技術(blanket etching technique)來進行去除。停止層108可以用作拋光停止層或者蝕刻停止層。在停止層108達到以有關傳導層302的厚度、拋光或蝕刻操作或其任意組合來引起非均勻地橫跨工件之後，可以繼續進行拋光或蝕刻一段相對短的時間。
形成傳導結構之前、過程中或之後，側壁摻雜區，例如側壁摻雜區404可由半導體層104的部分形成，並從側壁204延伸。可在前面描述的摻雜操作中引入摻雜劑，並且當形成傳導層302時摻雜劑變得被啟動。可選地，當傳導層302包括摻雜半導體材料時，摻雜劑可從傳導結構402擴散或從傳導層302擴散(在完全形成傳導結構402之前)。傳導結構402和側壁摻雜區404，如果存在的話，形成垂直定向傳導區。當為製成的電子裝置的形式時，通過傳導結構402的主電荷載子(例如電子)或電流主要地在垂直方向上(基本垂直於主表面105)，與水平方向(基本平行於主表面105)相反。
在圖5中，去除了停止層108，且摻雜了半導體層104的緊鄰主表面105和側壁摻雜區，例如側壁摻雜區404的部分，以形成水平定向摻雜區，例如表面摻雜區504，其與下面摻雜區102間隔開。表面摻雜區504具有與側壁摻雜區404和下面摻雜區102相同的傳導類型。在正常工作狀態，通過表面摻雜區504的主電荷載子(例如電子)或電流將在水平方向上。因此，表面摻雜區504可為水平定向摻雜區。表面摻雜區504具有範圍約為0.1微米至約0.5微米的深度，並從範圍為約0.2微米至約2.0微米的垂直定向傳導結構的側壁摻雜區404延伸。橫向尺寸(從垂直定向傳導結構)可取決於所形成的功率電晶體的源極和汲極之間的電壓差。當電晶體的源極和汲極之間的電壓差增加時，橫向尺寸可能也增加。在實施方式中，電壓差不大於約30V，且在另一實施方式中，電壓差不大於約20V。水平定向摻雜區內的峰值摻雜濃度可在約2×1017 原子/立方公分至約2×1018 原子/立方公分的範圍，且在具體實施方式中，在約4×1017 原子/立方公分至約7×1017 原子/立方公分的範圍。墊層106在形成表面摻雜區504之後仍留在半導體層104之上，或者在形成表面摻雜區504之後去除。
在圖6中，在半導體層104和傳導結構402上形成了一組層。在實施方式中，可連續地沉積絕緣層602、傳導層604、絕緣層606、絕緣層622、傳導層624和絕緣層626。絕緣層602、606、622和626中的每個可包括氧化物、氮化物、氧氮化合物或其任意組合。
每個傳導層604和624包括傳導材料，或可例如通過摻雜製成傳導的。每個傳導層604和624可包括摻雜半導體材料(例如重摻雜的非晶矽、多晶矽等等)、包含金屬的材料(耐火金屬、耐火金屬氮化物、耐火金屬矽化物等)或其任意組合。傳導層604的厚度在約0.05至0.5微米的範圍，而傳導層624的厚度在約0.1至0.9微米的範圍。在具體實施方式中，傳導層604為傳導電極層，用於形成傳導電極，而傳導層624為閘極信號層。這種層的重要性在本說明書中稍後描述。傳導層624可被蝕刻或以其他方式在此時形成圖案以形成閘極信號線，或可被蝕刻或以其他方式在處理流的稍後時間形成圖案。類似地，傳導層604可被蝕刻或以其他方式在此時形成圖案以形成傳導電極，或可在處理流的稍後時間形成圖案。
在另一具體實施方式中，絕緣層602和606包括氮化物，每個的厚度可在約0.05微米到約0.2微米的範圍。絕緣層622和626包括氧化物，絕緣層622的厚度可在約0.2微米到約0.9微米的範圍，而絕緣層626的厚度可在約0.05微米到約0.2微米的範圍。可將減反射層結合到絕緣層或傳導層中的任一個內，或者可分開使用減反射層(未顯示)。在另一實施方式中，可使用更多或更少的層，且此處描述的厚度僅為示例性的，並且不意味著要限制本發明的範圍。
如圖7所示，開口，例如開口702形成為通過層602、604、606、622、624和626。開口形成為使得表面摻雜區504的部分位於開口702之下。這部分允許表面摻雜區504的部分位於隨後形成的閘極電極的部分之下。絕緣隔離物，例如絕緣隔離物802沿開口，例如圖8的開口702的側面形成。絕緣隔離物使傳導層604與隨後形成的閘極電極電絕緣。絕緣隔離物802可包括氧化物、氮化物、氧氮化合物或其任意組合，並且絕緣隔離物802的底部具有在約50nm至約200nm範圍內的寬度。
圖9包括工件的在形成閘極電介質層902、傳導層906和井區904之後的圖示。通過蝕刻去除墊層106，並且在半導體層104上形成閘極電介質層902。在具體實施方式中，閘極電介質層902包括氧化物、氮化物、氧氮化合物或其任意組合，並具有約5nm到約100nm的厚度範圍，且傳導層906覆蓋在閘極電介質層902上。傳導層906可為隨後形成的閘極電極的一部分。傳導層906當被沉積時可為傳導的，或者可以沉積為高電阻層(例如，未摻雜的多晶矽)並隨後製成傳導的。傳導層906可包括包含金屬的材料或包含半導體的材料。傳導層906的厚度選擇成使得從頂視圖看，傳導層906的暴露在開口702內的大致垂直邊緣靠近表面摻雜區504的邊緣。在實施方式中，傳導層906被沉積成約0.1微米至約0.15微米的厚度。
形成傳導層906之後，可摻雜半導體層104以形成井區，例如圖9的井區904。井區904的傳導類型與表面摻雜區504和下面摻雜區102的傳導類型相反。在實施方式中，通過開口702、傳導層906和閘極電介質層902，將硼摻雜劑引入到半導體層104內，以給井區904提供p型摻雜劑。在一個實施方式中，井區904的深度比隨後形成的源極區的深度深，且在另一實施方式中，井區904的深度為至少約0.5微米。在進一步的實施方式中，井區904的深度不大於約2.0微米，而在又一實施方式中，井區904的深度不大於約1.5微米。通過舉例，可使用兩種或更多種離子注入來形成井區904。在具體的例子中，使用約1.0×1013 原子/立方公分的劑量進行每一種離子注入，且兩種注入具有約25KeV和50KeV的能量。在另一實施方式中，在形成井區時執行更多或更少的離子注入。可在不同的能量下使用不同的劑量，可使用更高或更少的劑量，更高或更低的能量，或者其組合，以滿足特定應用的需要或期望。
如圖10所示，將額外的傳導材料沉積到傳導層906上以便形成傳導層1006。閘極電極將由傳導層1006形成，並且因此，在圖示實施方式中，傳導層是閘極電介質層。傳導層1006可包括先前關於傳導層906描述的任一材料。與傳導層906類似，額外的傳導材料可在沉積時是傳導的，或可被沉積為高阻抗層(如，未摻雜的多晶矽)且隨後製成傳導的。在傳導層906和額外的傳導材料之間，它們可具有相同的組成或不同的組成。傳導層1006的厚度，包括傳導層906和額外的傳導材料，具有約0.2微米到0.5微米的厚度範圍。在具體實施方式中，額外的傳導材料包括多晶矽，且可在沉積或隨後的摻雜過程中使用離子注入或其他摻雜技術用n-型摻雜劑摻雜。
各向異性地蝕刻傳導層1006以形成閘極電極，如圖11的閘極電極1106。在圖示實施方式中，閘極電極1106沒有使用掩膜來形成，且具有側壁隔離物的形狀。進行閘極電極1106的蝕刻可執行為使得可暴露絕緣層626和閘極電介質層902。蝕刻可延伸以暴露絕緣側壁隔離物802的一部分。在圖11所示的實施方式中，傳導電極604的一部分與閘極電極1106鄰近，其中絕緣側壁隔離物802位於傳導電極604和閘極電極1106之間。傳導電極604具有一對相對表面，其中的一個離主表面105較近，而另一個相對的表面離主表面105較遠。在電晶體佔據的區域內，傳導電極604的相對的表面中的每一個位於閘極電極1106的最下面和最上面點之間的高度。絕緣層(無圖示)可從閘極電極1106熱生長或可沉積在工件上方。絕緣層的厚度可在約10nm到約30nm範圍內。
圖12包括工件的在形成傳導電極1262、閘極信號線1264、截平的絕緣側壁隔離物1202、源極區1204以及閘極信號線1264和閘極電極1106之間的傳導填充材料1206之後的圖示。儘管為形成工件而執行的操作按具體順序描述，但是在閱讀此說明書後，技術人員將理解，如果需要或者期望的話，順序可更改。另外，為完成圖12所示的實施方式的工件，可使用掩膜或多個掩膜(無圖示)。
如果傳導層604和624尚未形成圖案，則他們可被形成圖案以形成傳導電極和閘極信號線，如傳導電極1262和閘極信號線1264。傳導電極1262可用來幫助減少垂直定向傳導區(傳導結構402和側壁摻雜區404的組合)和任一或多個閘極信號線1264、閘極電極1106或閘極信號線1264和閘極電極1106之間的電容耦合。閘極信號線1264可用來提供從控制電子(無圖示)到閘極電極1106的信號。在電晶體佔據的區域內，閘極信號線1264覆蓋在傳導電極1262上。在實施方式中，在電晶體內，閘極信號線1264基本覆蓋在所有傳導電極1262上，而在另一實施方式中，在電晶體內，閘極信號線1264僅覆蓋在傳導電極1262的一部分而非全部上。
源極區，如源極區1204，可使用離子注入形成。源極區1204是重摻雜的，且與井區904相比具有相反的傳導類型，而與表面摻雜區504和下面摻雜區102具有相同的傳導類型。井區904的位於源極區1204和表面摻雜區504之間且在閘極電極1106下的部分是用於正在形成的功率電晶體的溝道區1222。
絕緣側壁隔離物802可通過蝕刻側壁隔離物802的上部分以去除絕緣側壁隔離物802的在傳導層624(閘極信號層)和閘極電極1106之間的部分而被截頭來形成截頭的絕緣側壁隔離物1202。去除的絕緣隔離物802的量至少足以允許傳導填充材料1206，當形成時，電連接傳導層624和閘極電極1106，但不蝕刻如此多的絕緣側壁隔離物802以暴露傳導層604(傳導電極層)，因為閘極電極1106和傳導層624將電連接到傳導層604，這是不期望的。如圖示的實施方式中，蝕刻被進行成使得截頭的絕緣側壁隔離物1202的最上面表面位於絕緣層622和傳導層624之間的介面附近。
傳導填充材料1206形成在截頭的絕緣隔離物1202之上，以便將閘極電極1106電連接到傳導層624。傳導填充材料1206可選擇性地生長或沉積在基本所有工件之上，且隨後從閘極電極1106和閘極信號線1264之間的間隙外的區域去除。如果需要或者期望的話，去除絕緣層626和閘極電介質層902的暴露部分。
圖13包括在夾層電介質(ILD)層1302形成並形成圖案以界定接觸開口之後，且在摻雜形成井接觸區後的工件的圖示。ILD層1302可包括氧化物、氮化物、氧氮化合物或其任意組合。ILD層1302可包括具有基本不變或可變組成(如離半導體層104較遠的高磷含量)的單一膜或多個離散膜。蝕刻停止層、減反射層或組合可用在夾ILD層1302內或之上以幫助處理。可對ILD層1302平坦化以提高在後續處理操作(如平版印刷術，隨後的拋光，或諸如此類)過程中的處理邊緣。阻抗層1304形成在ILD層1302上，且形成圖案以界定阻抗層開口。執行各向異性蝕刻以界定延伸穿過ILD層1302的接觸開口，如接觸開口1322。與許多常規的接觸蝕刻操作不同，繼續蝕刻以延伸穿過源極區1204且在井區904內結束。蝕刻可作為定時蝕刻進行或作為終點檢測蝕刻與定時過蝕刻進行。在具體實施方式中，第一終點可在源極區1204暴露時檢測，而第二終點可通過在井區904記憶體在的硼檢測。井接觸區，如井接觸區1324可通過摻雜接觸開口，如接觸開口1322的底部部分來形成。井接觸區1324可注入有與其所位於的井區904相同傳導類型的摻雜劑。井接觸區1324是重摻雜的以至於可隨後形成歐姆接觸。當阻抗層1304在適當位置時，可執行各向同性蝕刻以暴露源極區，如源極區1204的最上面表面，如關於圖14描述變得更明顯的。在過程中的這一點上，將形成功率電晶體，例如圖13所示的功率電晶體。
圖14包括基本完成的電子裝置的圖示，其包括傳導插塞和端子。更具體地說，傳導層沿工件的暴露表面形成且形成在接觸開口，包括接觸開口1322內。傳導層可包括單一膜或多個膜。在實施方式中，傳導層包括多個膜，如黏合膜、屏障膜和傳導填充材料。在具體實施方式中，黏合膜可包括耐火金屬，如鈦、鉭或類似物；屏障膜可包括耐火金屬氮化物，如氮化鈦、氮化鉭或類似物，或耐火金屬半導體氮化物如TaSiN；而傳導填充材料可包括鎢。依據電性能、隨後的熱迴圈溫度、其他標準或其任意組合選擇膜的數量和這些膜的組成。耐火金屬和包含耐火金屬的化合物可經受住高溫(如這類材料的熔點可至少在1400℃)。在閱讀此說明書後，技術人員將能夠決定傳導層的組成以滿足具體應用的需要或者期望。去除傳導層的覆蓋在絕緣層1302上的部分以形成傳導插塞，如在接觸開口1322內的傳導插塞1422。
傳導層可沉積成形成源極端子1424和汲極端子1426。傳導層可每一個包括單一膜或多個分離的膜。示範性材料包括鋁、鎢、銅、金或類似材料。每個傳導層可以或可以不被圖案化以形成源極端子1424或汲極端子1426，如圖14所示。在具體實施方式中，汲極端子1426可以是對包括下面摻雜區102的基板的背面接觸的一部分。在另一實施方式中，用於形成源極端子1424的傳導層可形成圖案，以便也形成將連接到閘極信號線1264的閘極端子(未示出)。在所示實施方式中，沒有傳導插塞延伸到垂直定向傳導區，且尤其是傳導結構402。
電子裝置可包括大致等於如圖14所示的功率電晶體的許多其他功率電晶體。功率電晶體並聯連接以提供電子裝置足夠有效的溝道寬度，其可支援在電子裝置的正常工作過程中使用的相對較高的電流。在具體實施方式中，電子裝置可被設計成具有30V的最大源極-汲極電壓差，和20V的最大源極-閘極電壓差。在正常工作中，源極-汲極電壓差不大於約20V，而源極-閘極電壓差不大於約9V。傳導電極1262可在工作過程中保持大致不變的電壓，以降低源極-汲極的電容。在具體實施方式中，傳導電極1262可以為大致0V，在該情況下，傳導電極1262可作為接地平面。在另一實施方式中，傳導電極1262可連接到源極端子1424。
電子裝置可使用在功率電晶體的切換速度需要是相當高的應用中。例如，常規電子裝置僅能夠達到0.35MHz的切換速度。在此描述的實施方式可使用在類似電壓和電流中，且達到至少約2MHz的切換速度，且在具體實施方式中，可達到至少10MHz、20MHz或可能更高的切換速度。非限制性應用可包括作為電腦內，如個人電腦內的電壓調節器部分使用的電子裝置。
可通過形成具有寄生特性的低電平電子裝置來實現這些性能。當功率電晶體內的寄生電容保持相對較低時，穿過電子裝置的電阻(RDSON )可保持到足夠低的量。當功率電晶體具有20V的最大源極-閘極電壓差值和30V的最大源極-汲極電壓差值時，電子裝置可具有不大於約30mΩ*nC的效能指數，且在具體實施方式中，不大於20mΩ*nC。效能指數是電阻(RDSON )乘以從基本完全閉合或電壓斷開狀態到接通或電流導通狀態(QTOTAL )轉換裝置所需的總閘極電荷的乘積。常規電子裝置具有更高的效能指數值。例如，具有溝槽功率MOSFET的常規電子裝置可具有大於70mΩ*nC的效能指數，而與在美國專利No.7,397,084中描述的類似的另一常規裝置可具有至少50mΩ*nC的效能指數(兩個效能指數都關於20V的最大源極-閘極電壓差值和30V的最大源極-汲極電壓差值)。
儘管意思是要限制本發明，但是部分改進的性能可涉及到使用表面摻雜區504(如水平定向摻雜區)和垂直定向傳導區(具有或不具有側壁摻雜區404的傳導插塞402)。表面摻雜區504、垂直定向傳導區和下面摻雜區102的組合形成具有相對較低的寄生特性的傳導結構。圖14包括示出流過電子裝置的主電荷載子(例如電子或空穴)，且更具體地說功率電晶體的箭頭1442。來自源極端子1424的電子穿過傳導插塞1422並進入源極區1204。當功率電晶體打開時，電子流過功率電晶體的溝道區(井區904的在源極區1204和表面摻雜區504之間的部分)，並之後進入表面摻雜區504內。在表面摻雜區504內，電子更多地流入水平方向，與垂直方向相反，且因此，電子(和電流)主要地流入水平方向。電子從表面摻雜區504流入垂直定向傳導區，且特別地傳導結構402。在垂直定向傳導區內，電子更多地流入垂直方向，與水平方向相反，且因此，電子(和電流)主要地流入垂直方向。
因為大部分電子(電流)自身不垂直地流過半導體層104的大致全部厚度，所以半導體層104的摻雜濃度可被降低而沒有明顯不利地影響RDSON 。半導體層104的相對較低的濃度有助於降低寄生電容耦合。
如果需要或期望可以使用其他實施方式。在具體實施方式中，垂直定向傳導區和閘極電極之間的電容耦合可被進一步減小。在圖15中，工件1500的一部分被示出為具有如前所述的層102、104、106和108。在具體實施方式中，墊層106、停止層108或者兩者都可以比圖1的工件100內的相應的層厚。工件還包括如前所述的溝槽202和側壁204。與工件100不一樣，工件1500包括部分1502，在部分1502中，已經去除了墊層106的在停止層108下的部分以暴露半導體層104的主表面105的部分。圖15所示的結構可通過對墊層106進行各向同性蝕刻(濕或乾)來實現，其中，用於各向同性蝕刻的化學性質對在各向同性蝕刻時暴露的工件1500的其他材料是選擇性的。在具體實施方式中，下面摻雜區102和半導體層104包括單晶半導體材料，墊層包括氧化物，而停止層108包括氮化物。使用HF解決方案蝕刻墊層106以產生所示的底切。
在圖16，傳導結構1602和摻雜區1604可按類似於傳導結構402和側壁摻雜區404的方式形成。用於傳導結構402的材料可保形沉積，使得通過去除墊層106的部分形成的間隙被大致填滿。在具體實施方式中，非晶矽或多晶矽層被保形沉積。與傳導結構402不同，傳導結構1602的升高部分1606在部分1502處覆蓋在半導體層104的主表面105上。與側壁摻雜區404不一樣，摻雜區1604形成在部分1502內。傳導結構1602的覆蓋在主表面105上的升高部分1606的高度大致對應於層106和108的組合厚度。在另一實施方式中(未示出)，墊層106和停止層108可形成圖案，使得兩者都被去除。換句話說，停止層108的覆蓋在部分1502上的部分也被去除了。在該具體的實施方式中，用於傳導結構1602的材料的沉積不如用於圖16所示的實施方式的沉積那樣保形。
圖17包括對與圖12所示前述實施方式相似的處理中的位置進行額外處理之後的工件1500的圖示。圖17所示的特徵和圖12的相應的特徵在下表列出。圖17中的每種特徵可具有任意材料、厚度，並且可使用如前面關於圖12所示的其對應特徵描述的任何方法形成。例如，閘極電介質層1702可包括任意材料、厚度，並且使用如前面關於閘極電介質層902描述的任何方法形成。
圖17中某些特徵的形狀不同於圖12中對應的特徵，這是因為傳導結構1602與傳導結構402的不同形狀的緣故。因此，水平定向摻雜區1704不延伸到溝槽，且絕緣層1732、1736、1752、傳導電極1762和閘極信號線1764改變傳導結構1602之上的區和靠近閘極電極1786的另一區之間的高度。與圖12所示實施方式中閘極電極1106和傳導結構402之間的電容耦合相比，高度改變可降低閘極電極1786和傳導結構1602之間的電容耦合。而且，升高部分1606使傳導結構1602的垂直部分(主部分)能夠更遠離井區1714放置，而沒有顯著增加RDSON 。該更大的間隔對增加裝置的崩潰電壓具有有利的影響。在具體實施方式中，傳導結構1602的升高部分1606的最上面表面比閘極電極1786的最下面表面(例如，閘極電極1786的側壁隔離物結構的底部)位於更高的高度。
在另一實施方式中，可使用補償區，以幫助降低RDSON 。在如圖18所示的實施方式中，可使用與表面摻雜區504毗鄰的補償區1804。在正常工作狀態期間，表面摻雜區504可同時被傳導電極1262自上消耗和被補償區1804自下消耗。這可允許表面摻雜區504中的峰值摻雜劑濃度增加，且導致同樣的崩潰電壓(BVDSS )等級的較低RDSON 。
補償區1804具有與表面摻雜區504和下面摻雜區102相反的傳導類型。在具體實施方式中，補償區1804的摻雜劑濃度不大於約2×1017 原子/立方公分，或在另一實施方式中，摻雜劑濃度不大於約5×1016 原子/立方公分。補償區1804的深度(從半導體層104的主表面105測量，如圖1所示)大於表面摻雜區504的深度，且在另一實施方式中，半導體層104的不是不同摻雜區(如表面摻雜區504、井區904、側壁摻雜區404等等)的一部分的部分可以是補償區。在具體實施方式中，補償區1804的深度在井區904的深度的約0.5微米內。補償區1804可通過在外延沉積的基本所有或後來部分期間摻雜半導體層104形成。在另一實施方式中，補償區1804可使用比在形成表面摻雜區504中使用的注入相對更高能量的注入形成。在閱讀此說明書後，本領域普通技術人員將能夠根據補償區1804所需要的或期望的深度和濃度值選擇注入的能量或多種能量(如果使用不止一次的注入來形成補償區1804)。
在又一實施方式中(未示出)，絕緣層602可以是階梯形。更具體地說，與在傳導結構402上方的位置相比，絕緣層在更靠近閘極電極1106的位置可更薄。當VD 增加時，絕緣層602的階梯形可能是更有用的。絕緣層602的相對較薄的部分允許閘極電極1106更少地電容耦合到汲極，且絕緣層602相對較厚的部分降低傳導結構402和傳導電極1262之間的電介質擊穿的可能性。
如圖示和在此描述的電晶體可以是NMOS電晶體，其中源極區1204、表面摻雜區504、側壁摻雜區404和下面摻雜區102都是n-型摻雜的，而溝道區1222是p-型摻雜的。在該具體實施方式中，電荷載子是電子，而電流在與電子相反的方向流動。在另一實施方式中，電晶體可以通過反向先前描述的區的傳導類型而成為PMOS電晶體。在該具體實施方式中，電荷載子是空穴，而電流在與空穴相同的方向上流動。
許多不同的方面和實施方式都是可能的。這些方面和實施方式中的一些將在下面描述。閱讀此說明書以後，技術人員將理解，這些方面和實施方式僅是示例性的且不限制本發明的範圍。
在第一方面，電子裝置可包括電晶體，其中電晶體可包括具有主表面和傳導結構的半導體層。傳導結構可包括鄰近主表面放置的水平定向摻雜區、與主表面和水平定向摻雜區間隔開的下面摻雜區，以及延伸通過半導體層大部分厚度且電連接摻雜水平區和下面摻雜區的垂直定向傳導區。電子裝置可進一步包括覆蓋在傳導結構上且與傳導結構電絕緣的傳導電極，其中傳導電極經配置成當電子裝置在正常工作狀態下時大體上恆定電壓。電子裝置可進一步包括覆蓋在半導體層的主表面上的閘極電極和覆蓋在半導體層的主表面和傳導結構上的閘極信號線，其中，在電晶體佔據的區域內，閘極信號線覆蓋在傳導電極上。
在第一方面的實施方式中，垂直定向傳導區包括覆蓋在半導體層的主表面上的升高部分。在具體實施方式中，升高部分具有位於比閘極電極的最下面表面更高的高度的最上面表面。在另一實施方式中，半導體層包括補償區，補償區位於水平定向摻雜區和下面摻雜區之間，且大體上延伸到垂直定向傳導區，並且補償區具有與水平定向摻雜區和下面摻雜區相反的傳導類型。在又一實施方式中，垂直定向傳導結構包括傳導插塞。在具體實施方式中，傳導插塞包括摻雜的多晶矽或耐火金屬。
在第一方面的又一實施方式中，電子裝置進一步包括鄰近主表面放置的源極區和鄰近主表面放置的井區，其中井區的一部分是電晶體的溝道區，且位於源極區和水平定向摻雜區之間。在具體實施方式中，電子裝置進一步包括鄰近源極區放置的井接觸區和接觸源極區和井接觸區的內連線。在更具體的實施方式中，電子裝置經配置成使得當電子裝置在正常工作狀態下時，主電荷載子流經由井區、水平定向摻雜區和垂直定向傳導結構從源極區到下面摻雜區。在另一具體實施方式中，電子裝置進一步包括覆蓋在源極區和溝道區的部分上的閘極電極。在進一步的實施方式中，內連線不覆蓋和接觸水平定向摻雜區或垂直定向傳導區。
在第二方面，電子裝置可包括具有主表面和傳導結構的半導體層。傳導結構可包括鄰近主表面放置的水平定向摻雜區，其中井區的一部分位於源極區和水平定向摻雜區之間，下面摻雜區與主表面間隔開，並且垂直定向傳導區位於摻雜水平區和下面摻雜區之間。半導體裝置還可包括與主表面鄰近放置的源極區、與主表面鄰近放置的井區，其中井區的一部分包括位於源極區和水平定向摻雜區之間的溝道區。電子裝置可進一步包括放置在溝道區上的閘極電極和經配置成當電子裝置在正常工作狀態下時大體上恆定電壓的傳導電極。傳導電極可覆蓋在傳導結構上且與傳導結構電絕緣，並且傳導電極的一部分可鄰近閘極電極放置。傳導電極可具有第一表面和與第一表面相對的第二表面，其中主表面離第一表面比第二表面近。在電晶體佔據的區域內，傳導電極的第一表面和第二表面中的每一個可位於閘極電極的最下面點和最上面點之間的高度。
在第二方面的實施方式中，電子裝置可進一步包括覆蓋在半導體層的主表面和傳導結構上的閘極信號線，其中在電晶體內，閘極信號線覆蓋在傳導電極上。在進一步實施方式中，水平定向摻雜區沿主表面從垂直定向傳導區朝源極區延伸約0.2到2.0微米。在另一實施方式中，半導體層的厚度不大於約5微米，半導體層的一部分位於井區、源極區、水平定向摻雜區和垂直定向傳導區的外部，且半導體層的一部分的摻雜劑濃度不大於約1×1016 原子/立方公分。在具體實施方式中，摻雜劑濃度不大於約1×1015 原子/立方公分。在另一具體實施方式中，半導體層、源極區、水平定向摻雜區和下面摻雜區的一部分具有相同的傳導類型。
在第二方面的進一步具體實施方式中，半導體層和井區的部分具有第一傳導類型，而源極區、水平定向摻雜區和下面摻雜區具有與第一傳導類型相反的第二傳導類型。在又一進一步具體實施方式中，水平定向摻雜區的峰值摻雜劑濃度為至少約2×1017 原子/立方公分，而垂直定向傳導區和下面摻雜區中的每一個的峰值摻雜劑濃度為至少約1×1019 原子/立方公分。在更具體實施方式中，水平定向摻雜區的峰值摻雜劑濃度不大於約2×1018 原子/立方公分。
在第二方面的又一實施方式中，內連線不覆蓋和接觸水平定向摻雜區或垂直定向傳導區。
在第三方面，電子裝置可包括包含閘極電介質層的場效應電晶體。場效應電晶體可設計成具有約20V的最大閘極電壓，約30V的最大汲極電壓且效能指數不大於約30mΩ*nC。
在第三方面的實施方式中，效能指數不大於20mΩ*nC。在另一實施方式中，場效應電晶體設計成具有至少約2MHz的切換速度。在又一實施方式中，場效應電晶體進一步包括主要包括第14族元素的溝道區。
注意到，上面的概述或實施例中描述的所有活動並不都是必需的，具體活動的一部分可以不是必需的，並且，除了描述的那些活動之外，可以施行一個或多個另外的活動。更進一步，列出的活動的順序並不一定是它們被施行的順序。
此處為了清楚而描述在不同實施方式中的某些特徵還可以按組合形式提供在單個實施方式中。相反，為了簡潔而描述在單個實施方式中的不同的特徵還可以分別提供或以任何子組合提供。而且，提到以範圍表示的值包括那個範圍內的每一個值和所有值。
上面已經就具體的實施方式描述了益處、其他優勢和問題的解決方案。然而，益處、優勢、問題的解決方案以及可能造成任何益處、優勢或解決方案出現或變得更明確的任何特徵並不應被解釋為任一個技術方案或所有技術方案的關鍵的、需要的或必須的特徵。
此處描述的實施方式的說明和闡釋是期望提供對不同實施方式的結構的一般理解。此說明和闡釋並不期望作為使用了此處描述的結構或方法的裝置和系統的所有元件和特徵的窮盡性和全面的描述。不同的實施方式還可以按組合形式提供在單個實施方式中，而相反，為了簡潔而描述在單個實施方式中的不同的特徵也可以分別提供或以任何子組合提供。而且，提到以範圍表示的值包括那個範圍內的每一個值和所有值。只有在閱讀了此說明書後，許多其他實施方式對技術人員才是明顯的。其他實施方式可以被使用或從公開內容中得到，使得可以做出結構替換、邏輯替換或其他變化而並不背離本公開內容的範圍。因此，此公開內容被認為是示例性的，而不是限制性的。
100．．．工件
102．．．下面摻雜區
104．．．半導體層
105．．．主表面
106．．．墊層
108．．．停止層
202．．．溝槽
204．．．側壁
302．．．傳導層
402．．．傳導結構/傳導插塞
404．．．側壁摻雜區
504．．．表面摻雜區
602．．．絕緣層
604．．．傳導層
606．．．絕緣層
622．．．絕緣層
624．．．傳導層
626．．．絕緣層
702．．．開口
802．．．絕緣隔離物
902．．．閘極電介質層
904．．．井區
906．．．傳導層
1006．．．傳導層
1106．．．閘極電極
1202．．．絕緣側壁隔離物
1204．．．源極區
1206．．．傳導填充材料
1222．．．溝道區
1262．．．傳導電極
1264．．．閘極信號線
1302．．．夾層電介質(ILD)層
1304．．．阻抗層
1322．．．接觸開口
1324．．．井接觸區
1422．．．傳導插塞
1424．．．源極端子
1426．．．汲極端子
1442．．．功率電晶體的箭頭
1500．．．工件
1502．．．部分
1602．．．傳導結構
1604．．．摻雜區
1606．．．升高部分
1702．．．閘極電介質層
1704．．．水平定向摻雜區
1714．．．井區
1722．．．溝道區
1724．．．源極區
1732．．．絕緣層
1736．．．絕緣層
1752．．．絕緣層
1762．．．傳導電極
1764．．．閘極信號線
1786．．．閘極電極
1796．．．傳導填充材料
1804．．．補償區
通過舉例闡釋了各實施方式，且各實施方式並不受限於附圖；
圖1包括工件的一部分的截面圖的圖示，工件包括下面摻雜區(underlying doped region)、半導體層、墊層(pad layer)和停止層(stopping layer)；
圖2包括圖1的工件的一部分在形成延伸穿過半導體層至下面摻雜區的溝槽之後的截面圖的圖示；
圖3包括圖2的工件的一部分在形成基本填充溝槽的傳導層之後的截面圖的圖示；
圖4包括圖3的工件的一部分在去除位於溝槽外部的一部分傳導層之後，且在形成側壁摻雜區之後的截面圖的圖示；
圖5包括圖4的工件的一部分在去除停止層之後的截面圖的圖示；
圖6包括圖5的工件的一部分在形成位於半導體層上方的多個層之後的截面圖的圖示；
圖7包括圖6的工件的一部分在形成表面摻雜區和延伸穿過多個層的開口之後的截面圖的圖示；
圖8包括圖7的工件的一部分在形成絕緣側壁隔離物(sidewall spacer)之後的截面圖的圖示；
圖9包括圖8的工件的一部分在形成位於工件的暴露表面之上的傳導層，並形成在半導體層內的井區之後的截面圖的圖示；
圖10包括圖9的工件的一部分在形成傳導層的位於工件的暴露表面之上的剩餘部分之後的截面圖的圖示；
圖11包括圖10的工件的一部分在形成閘極電極之後的截面圖的圖示；
圖12包括圖11的工件的一部分在去除最上面絕緣層，截去絕緣側壁隔離物，且用傳導填充材料填充閘極電極和傳導層之間的間隙之後的截面圖的圖示；
圖13包括圖12的工件的一部分在形成穿過夾層電介質層(interlevel dielectric layer)和源極區的開口之後，且在形成井接觸區之後的截面圖的圖示；
圖14包括圖13的工件的一部分在形成根據本發明實施方式的基本完整的電子裝置之後的截面圖的圖示；
圖15-17包括圖1的工件的一部分的截面圖的圖示，其中傳導結構形成在溝槽內，其中傳導結構包括覆蓋在半導體基板主表面上的升高部分；及
圖18包括工件的一部分的截面圖的圖示，其中電子裝置包括具有位於水平定向摻雜區下方的補償區的功率電晶體。
技術人員應理解，附圖中的各元件被簡明且清晰地表示，且未必按比例繪製。例如，圖中的一些元件的尺寸可能相對於其他元件被誇大，以有助於改善對本發明實施方式的理解。
102．．．下面摻雜區
104．．．半導體層
402．．．傳導結構/傳導插塞
404．．．側壁摻雜區
504．．．表面摻雜區
904．．．井區
1106．．．閘極電極
1204．．．源極區
1262．．．傳導電極
1264．．．閘極信號線
1302．．．夾層電介質(ILD)層
1322．．．接觸開口
1324．．．井接觸區
1422．．．傳導插塞
1424．．．源極端子
1426．．．汲極端子
1442．．．功率電晶體的箭頭

Claims (22)

  1. 一種電子裝置，其包括一電晶體，其中，該電晶體包括：一半導體層，其具有一主表面及從該主表面延伸之一溝槽；一傳導結構，其包括：一水平定向摻雜區，其位於鄰近該主表面；一下面摻雜區，其與該主表面和該水平定向摻雜區間隔開；及一垂直定向傳導區，其延伸穿過該半導體層的大部分厚度，該垂直定向傳導區包含實質上填充該溝槽之一傳導層，且電連接該水平定向摻雜區和該下面摻雜區；一傳導電極，其覆蓋在該傳導結構上，且與該傳導結構電絕緣，其中該傳導電極經配置成當該電子裝置在正常工作狀態下時大體上恆定電壓；一閘極電極，其覆蓋在該半導體層的該主表面上；以及一閘極信號線，其覆蓋在該半導體層的該主表面和該傳導結構上，其中在該電晶體所佔據的一區域內，該閘極信號線覆蓋在該傳導電極上。
  2. 如請求項1的電子裝置，其中該垂直定向傳導區包括覆蓋在該半導體層的該主表面上的一升高部分。
  3. 如請求項2的電子裝置，其中該升高部分具有一最上面表面，該最上面表面位於比該閘極電極的一最下面表面高的高度。
  4. 如請求項1的電子裝置，其中：該半導體層包括一補償區；該補償區位於該水平定向摻雜區和該下面摻雜區之間，且大體上延伸到該垂直定向傳導區；且該補償區具有與該水平定向摻雜區和該下面摻雜區相反的傳導類型。
  5. 如請求項1的電子裝置，其中該垂直定向傳導區包括一傳導插塞。
  6. 如請求項5的電子裝置，其中該傳導插塞包括摻雜的多晶矽。
  7. 如請求項5的電子裝置，其中該傳導插塞包括一耐火金屬。
  8. 如請求項1的電子裝置，其進一步包括：一源極區，其位於鄰近該主表面；以及一井區，其位於鄰近該主表面，其中該井區的一部分是該電晶體的一溝道區，且位於該源極區和該水平定向摻雜區之間。
  9. 如請求項8的電子裝置，其進一步包括：一井接觸區，其位於鄰近該源極區；以及一內連線，其與該源極區和該井接觸區接觸。
  10. 如請求項9的電子裝置，其中該電子裝置經配置成使得當該電子裝置在正常工作狀態下時，一主電荷載子流經由該井區、該水平定向摻雜區和該垂直定向傳導區從該源極區到該下面摻雜區。
  11. 如請求項8的電子裝置，其進一步包括覆蓋在該源極區和該溝道區的一部分上的一閘極電極。
  12. 如請求項1的電子裝置，其中一內連線不覆蓋和接觸水平定向摻雜區或該垂直定向傳導區。
  13. 一種電子裝置，其包括：一半導體層，其具有一主表面及從該主表面延伸之一溝槽；一傳導結構，其包括：一水平定向摻雜區，其位於鄰近該主表面；一下面摻雜區，其與該主表面間隔開；以及一垂直定向傳導區，其位於該水平定向摻雜區和該下面摻雜區之間，其中該垂直定向傳導區包含實質上填充該溝槽之一傳導層；一源極區，其位於鄰近該主表面；一井區，其位於鄰近該主表面，其中該井區的一部分包括位於該源極區和該水平定向摻雜區之間的一溝道區；一閘極電極，其覆蓋在該溝道區上；以及一傳導電極，其配置成當該電子裝置在正常工作狀態下時大體上恆定電壓，其中：該傳導電極覆蓋在該傳導結構上，且與該傳導結構電絕緣；該傳導電極的一部分位於鄰近該閘極電極；該傳導電極具有一第一表面和與該第一表面相對的 一第二表面；該主表面離該第一表面比該第二表面近；且在一電晶體佔據的一區域內，該傳導電極的該第一表面和該第二表面中的每一個位於該閘極電極的最下面點和最上面點之間的高度。
  14. 如請求項13的電子裝置，其進一步包括覆蓋在該半導體層的該主表面和該傳導結構上的一閘極信號線，其中在該電晶體內，該閘極信號線覆蓋在該傳導電極上。
  15. 如請求項13的電子裝置，其中該水平定向摻雜區沿該主表面從該垂直定向傳導區朝該源極區延伸約0.2到2.0微米。
  16. 如請求項14的電子裝置，其中：該半導體層的厚度不大於約5微米；該半導體層的一部分位於該井區、該源極區、該水平定向摻雜區和該垂直定向傳導區的外部；且該半導體層的該一部分的摻雜劑濃度不大於約1×1016 原子/立方公分。
  17. 如請求項16的電子裝置，其中該摻雜劑濃度不大於約1×1015 原子/立方公分。
  18. 如請求項16的電子裝置，其中該半導體層的該部分、該源極區、該水平定向摻雜區和該下面摻雜區具有相同的傳導類型。
  19. 如請求項16的電子裝置，其中：該半導體層的該部分和該井區具有一第一傳導類型；而 該源極區、該水平定向摻雜區和該下面摻雜區具有與該第一傳導類型相反的一第二傳導類型。
  20. 如請求項16的電子裝置，其中：該水平定向摻雜區的峰值摻雜劑濃度為至少約2×1017 原子/立方公分；且該垂直定向傳導區和該下面摻雜區中的每一個的峰值摻雜劑濃度為至少約1×1019 原子/立方公分。
  21. 如請求項20的電子裝置，其中該水平定向摻雜區的峰值摻雜劑濃度不大於約2×1018 原子/立方公分。
  22. 如請求項13的電子裝置，其中一內連線不覆蓋和接觸該水平定向摻雜區或該垂直定向傳導區。
TW098137430A 2008-12-17 2009-11-04 包括溝槽和溝槽內的傳導結構的電子裝置 TWI481031B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/337,234 US7868379B2 (en) 2008-12-17 2008-12-17 Electronic device including a trench and a conductive structure therein

Publications (2)

Publication Number Publication Date
TW201034193A TW201034193A (en) 2010-09-16
TWI481031B true TWI481031B (zh) 2015-04-11

Family

ID=42239478

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098137430A TWI481031B (zh) 2008-12-17 2009-11-04 包括溝槽和溝槽內的傳導結構的電子裝置

Country Status (4)

Country Link
US (3) US7868379B2 (zh)
CN (1) CN101752374B (zh)
HK (1) HK1144731A1 (zh)
TW (1) TWI481031B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868379B2 (en) 2008-12-17 2011-01-11 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein
US7989857B2 (en) 2008-12-17 2011-08-02 Semiconductor Components Industries, Llc Electronic device including an insulating layer having different thicknesses and a conductive electrode and a process of forming the same
US8288820B2 (en) * 2009-06-15 2012-10-16 Texas Instruments Incorporated High voltage power integrated circuit
US8222695B2 (en) * 2009-06-30 2012-07-17 Semiconductor Components Industries, Llc Process of forming an electronic device including an integrated circuit with transistors coupled to each other
JP2012253291A (ja) * 2011-06-07 2012-12-20 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
US8530304B2 (en) 2011-06-14 2013-09-10 Semiconductor Components Industries, Llc Process of forming an electronic device including a gate electrode and a gate tap
US8592279B2 (en) 2011-12-15 2013-11-26 Semicondcutor Components Industries, LLC Electronic device including a tapered trench and a conductive structure therein and a process of forming the same
US8647970B2 (en) 2011-12-15 2014-02-11 Semiconductor Components Industries, Llc Electronic device comprising conductive structures and an insulating layer between the conductive structures and within a trench
US8541302B2 (en) 2011-12-15 2013-09-24 Semiconductor Components Industries, Llc Electronic device including a trench with a facet and a conductive structure therein and a process of forming the same
US8679919B2 (en) 2011-12-15 2014-03-25 Semiconductor Components Industries, Llc Electronic device comprising a conductive structure and an insulating layer within a trench and a process of forming the same
US8803225B2 (en) * 2012-01-12 2014-08-12 Tsinghua University Tunneling field effect transistor having a lightly doped buried layer
FR2992465B1 (fr) * 2012-06-22 2015-03-20 Soitec Silicon On Insulator Procede de fabrication collective de leds et structure pour la fabrication collective de leds
US9006820B2 (en) 2012-12-19 2015-04-14 Alpha And Omega Semiconductor Incorporated Vertical DMOS transistor
US8999782B2 (en) 2013-03-11 2015-04-07 Semiconductor Components Industries, Llc Process of forming an electronic device including a vertical conductive structure
US9412862B2 (en) 2013-03-11 2016-08-09 Semiconductor Components Industries, Llc Electronic device including a conductive electrode and a process of forming the same
US9466698B2 (en) * 2013-03-15 2016-10-11 Semiconductor Components Industries, Llc Electronic device including vertical conductive regions and a process of forming the same
US9520390B2 (en) 2013-03-15 2016-12-13 Semiconductor Components Industries, Llc Electronic device including a capacitor structure and a process of forming the same
US10153213B2 (en) 2015-08-27 2018-12-11 Semiconductor Components Industries, Llc Process of forming an electronic device including a drift region, a sinker region and a resurf region
CN113054029B (zh) * 2021-03-12 2022-11-18 深圳方正微电子有限公司 金属氧化物半导体场效应晶体管及其制备方法和应用
CN113054031A (zh) * 2021-03-12 2021-06-29 深圳方正微电子有限公司 金属氧化物半导体场效应晶体管及其制备方法和应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060180947A1 (en) * 2005-02-15 2006-08-17 Semiconductor Components Industries, Llc. Semiconductor device having deep trench charge compensation regions and method

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7429639B2 (en) 1999-09-29 2008-09-30 Ludwig Institute For Cancer Research SSX-2 peptides presented by HLA class II molecules
JP4307664B2 (ja) * 1999-12-03 2009-08-05 株式会社ルネサステクノロジ 半導体装置
US6803317B2 (en) * 2002-08-16 2004-10-12 Semiconductor Components Industries, L.L.C. Method of making a vertical gate semiconductor device
US7126193B2 (en) * 2003-09-29 2006-10-24 Ciclon Semiconductor Device Corp. Metal-oxide-semiconductor device with enhanced source electrode
WO2005069378A2 (en) * 2004-01-10 2005-07-28 Hvvi Semiconductors, Inc. Power semiconductor device and method therefor
US8530963B2 (en) * 2005-01-06 2013-09-10 Estivation Properties Llc Power semiconductor device and method therefor
US7482220B2 (en) * 2005-02-15 2009-01-27 Semiconductor Components Industries, L.L.C. Semiconductor device having deep trench charge compensation regions and method
US7253477B2 (en) * 2005-02-15 2007-08-07 Semiconductor Components Industries, L.L.C. Semiconductor device edge termination structure
US7285823B2 (en) * 2005-02-15 2007-10-23 Semiconductor Components Industries, L.L.C. Superjunction semiconductor device structure
US7397084B2 (en) * 2005-04-01 2008-07-08 Semiconductor Components Industries, L.L.C. Semiconductor device having enhanced performance and method
US7446354B2 (en) * 2005-04-25 2008-11-04 Semiconductor Components Industries, L.L.C. Power semiconductor device having improved performance and method
US7276747B2 (en) * 2005-04-25 2007-10-02 Semiconductor Components Industries, L.L.C. Semiconductor device having screening electrode and method
US7282765B2 (en) * 2005-07-13 2007-10-16 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US7235845B2 (en) * 2005-08-12 2007-06-26 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US7732862B2 (en) * 2006-03-20 2010-06-08 Semiconductor Components Industries, Llc Power semiconductor device having improved performance and method
US7411266B2 (en) * 2006-05-30 2008-08-12 Semiconductor Components Industries, L.L.C. Semiconductor device having trench charge compensation regions and method
US7679146B2 (en) * 2006-05-30 2010-03-16 Semiconductor Components Industries, Llc Semiconductor device having sub-surface trench charge compensation regions
US7868379B2 (en) 2008-12-17 2011-01-11 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein
US7902017B2 (en) 2008-12-17 2011-03-08 Semiconductor Components Industries, Llc Process of forming an electronic device including a trench and a conductive structure therein

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060180947A1 (en) * 2005-02-15 2006-08-17 Semiconductor Components Industries, Llc. Semiconductor device having deep trench charge compensation regions and method

Also Published As

Publication number Publication date
CN101752374A (zh) 2010-06-23
US8076716B2 (en) 2011-12-13
US7868379B2 (en) 2011-01-11
TW201034193A (en) 2010-09-16
US8202775B2 (en) 2012-06-19
US20110068344A1 (en) 2011-03-24
CN101752374B (zh) 2014-10-15
HK1144731A1 (zh) 2011-03-04
US20110300679A1 (en) 2011-12-08
US20100148245A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
TWI481031B (zh) 包括溝槽和溝槽內的傳導結構的電子裝置
TWI493629B (zh) 形成包括溝槽和溝槽內的傳導結構的電子裝置的方法
TWI491038B (zh) 包括具有不同厚度的絕緣層和傳導電極的電子裝置及形成該電子裝置的方法
US9620639B2 (en) Electronic device including a trench and a conductive structure therein
TWI446537B (zh) 包括一埋入式絕緣層及一貫穿其延伸之垂直導電結構之電子裝置及其形成方法
TWI500140B (zh) 包括具有互相耦合的電晶體的積體電路的電子裝置
US9064949B2 (en) Electronic device including a tapered trench and a conductive structure therein
TWI436482B (zh) 包含介於通道與汲極區之間之摻雜區之電子裝置及其形成方法
US9006821B2 (en) Electronic device comprising a conductive structure and an insulating layer within a trench
TWI437709B (zh) 包括一配置在通道區下方及具有高於通道區之摻雜物濃度之摻雜區的電子裝置及其形成方法
US9831334B2 (en) Electronic device including a conductive electrode
US9159797B2 (en) Electronic device comprising conductive structures and an insulating layer between the conductive structures and within a trench
US10593774B2 (en) Electronic device including a dielectric layer having a non-uniform thickness