TW200836195A - Resistive memory device - Google Patents

Resistive memory device Download PDF

Info

Publication number
TW200836195A
TW200836195A TW096147738A TW96147738A TW200836195A TW 200836195 A TW200836195 A TW 200836195A TW 096147738 A TW096147738 A TW 096147738A TW 96147738 A TW96147738 A TW 96147738A TW 200836195 A TW200836195 A TW 200836195A
Authority
TW
Taiwan
Prior art keywords
voltage
filament forming
resistive memory
filament
memory device
Prior art date
Application number
TW096147738A
Other languages
English (en)
Other versions
TWI463492B (zh
Inventor
Hyung-Rok Oh
Sang-Beom Kang
Woo-Yeong Cho
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200836195A publication Critical patent/TW200836195A/zh
Application granted granted Critical
Publication of TWI463492B publication Critical patent/TWI463492B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0088—Write with the simultaneous writing of a plurality of cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Description

200836195 九、發明說明： 【發明所屬之技術領域】 本發明係關於積體電路記憶體裝置且更特定而言係關於 非揮發性記憶體裝置。 【先前技術】
使用電阻材料之記憶體裝置包含電阻式RAM(RRAM)、 相變隨機存取記憶體（PRAM)、鐵電RAM(FRAM)、磁性 RAM(MRAM)等等。動態raM(DRAM)或快閃記憶體裝置 使用所儲存之電荷來儲存資料，而某些其他非揮發性記憶 體裝置藉由使用例如一可變電阻材料（RRAM)之一電阻變 化、一相變材料（例如一硫屬化合物合金（PRAM))之一狀態 變化、一鐵電材料（FRAm)之一極化現象或一磁性穿隧接 面膜（MTJ膜）之電阻根據一鐵電材料（MRAM)之磁化狀態之 一變化來儲存資料。 圖1係一圖解說明一電阻式記憶體單元之視圖。參照圖 一電阻式記憶體單元包含一上部電極1、一下部電極3 及插入兩者之間的可變電阻材料2。該可變電阻材料之 電阻位準根據一施加至上部及下部電極丨及3之電壓而改 艾在美國專利申請公開案第2005-58009號及第2004-27849號中揭示此一電阻式記憶體單元之一實例。 當製作該電阻式記憶體裝置且將—具有—相當高位準之 細絲形成電遷施加至包含可變電阻材料2之電阻式記憶體 早凡時’細絲4形成於可變電阻材料2中（參見旧之⑷）。 細絲4形成一在上部電極1與下部電極3之間流動之單元電 127336.doc 200836195 流之電流路徑。在細絲4形成後，可施加一重設電壓以使 可變電阻材料2處於一重設狀態中（參見圖或可施加 一设疋電壓以使可變電阻材料2處於一設定狀態中（參見圖 1之（C))。此處，重设狀態意味著一相對高電阻狀態，其中 可變電阻材料2中之細絲4a處於一斷路狀態且可界定為資 料「1」；且設定狀態意味著一相對低電阻狀態，其中可變 電阻材料2中之細絲4b處於一短路狀態且可界定為資料
「〇」。通常，當假定細絲形成電壓係VfQrm、設定電壓係 Vset且重設電壓係Vreset時，確立以下關係·· Vf_>Vset >Vreset ° 在根據相關技術之電阻式記憶體裝置中 有相同位準 之細絲形成電壓施加至所有電阻式記憶體單元。由於細絲 形成電壓可係一相對高位準’故可變電阻材料2可被部分 擊穿或細絲可形成得過厚以致自重設狀態轉變至設定狀態 或自設定狀態轉變至重設狀態可變得困難。 【發明内容】 本發明之實施例包含將可變電阻率材料（例如，转欽礦 =^用於資科保持之非揮發性積體電路記憶體裝置。根 該荨實施例’-非揮發性記憶體裝置包含一"且 有非揮發性資料儲存區域 /、…、 性資料儲存區域由…二 陣 等非揮發 式化可靠性，提：電阻率材料形成。為改良程 k供一細絲形成電路。該細 絲形成作鞏湘带， T仏成電路在細 ，、功間電耦接至該記憶體單元之_ 形成電路經組態以以-單調遞增之電壓(例如。 电例如，細絲形成 127336.doc 200836195 電壓）序列驅動該端子，該單調遞增之電壓序列運作以在 細絲形成運作期間在可變電阻率材料内形成細絲。該單調 遞增序列可係例如一階梯序列或一線性斜坡狀序歹,】。 根據某些該等實施例，該細絲形成電路包括一經組態以 感測該單調遞增序列之電壓相對於一參考電壓之量值之& 測放大器。特定而言，該細絲形成電路可包含一在第一與 第二電源電壓（例如’ Vdd及Vss/Gnd)之間連接成一圖騰柱 配置之電阻器串且可經組態以在細絲形成作業期間將該電 阻器串之節點依序連接至該記憶體單元之端子。 本發明之仍進一步實施例包含一其中具有一記憶體單元 陣列之非揮發性記憶體裝置。該等記憶體單元之每一者包 含一由多種細絲可變電阻率材料製成之非揮發性資料儲= 區域。該記憶體裝置亦包含電域至該陣列中對應記憶體 早7G行之複數個位元線及-細絲形成電路。該細絲形成電 路經組態以在一細絲形成作業期間產生一單調遞增之電塵 序列。亦提供-行選擇電路。該行選擇電路經組態以在細 絲形成作業期間將該單調遞增之電壓序列自該細絲形 路路由至該複數個位元線中 ^ ^ 运疋者。根據某些該 專實施例，該細絲形成雷敗七八 W成電路包含一經組態 增之電壓序列相對於一參考 早调遞 ^ 电&之1值之感測放大器。該 感測放大器亦可經組態以產生一 該 輸出仏獍，該輸出作赛且 有一反映該單調遞增之電 ° 之量值之值。兮終山 序歹】之里值相對於該參考電壓 心里值t值〇該輸出信號 路 ^ . 如供至一控制脈衝產生電 徒而產生一控制脈衝序 冤 127336.doc 200836195 、該細絲形成電路亦可包含_在第一與第二電源電麼之間 連接成-圖騰柱配置之電阻器串。根據此實施例，該細絲 Φ成電路組悲以在細絲形成作業期間將該電阻器串之節 點依序連接至其之-輸出。或者，替代使用一電阻器串， 該細絲形成電路可包含複數個不等電流源以充電一具有一 連接至該細絲形成電路之輸出之電極之電容器。 【實施方式】 Φ 藉由參照以下對較佳實施例之詳細闡述及隨附圖式可更 易於理解本發明之優點及特徵以及達成_等優點及特徵之 方法然而，本發明可體現為許多不同形式而不應視為僅 限於本文所闡明之實施例。而是，提供此等實施例以使此 揭示内容透徹、完整並向熟習此項技術者全面傳達本發明 之概念，且本發明將僅由隨附申請專利範圍加以界定。在 本說明書通篇中相同之參考編號表示相同之元件。 現將更充分參照其中顯示本發明之較佳實施例之隨附圖 式闡述本發明。在下文中，以下將使用一電阻式ram (RRAM)闡述本發明之例示性實施例。然而，熟悉此項技 術者應理解本發明可例如應用於使用電阻材料之其他非揮 發性記憶體裝置，諸如，一相變隨機存取記憶體 (PRAM)、一鐵電 RAM(FRAM)及—磁性 RAM(MRAM)。 圖2係一圖解說明一根據本發明之一實施例之電阻式記 憶體裝置之方塊圖。圖3係一圖解說明一用於根據本發明 之一實施例之電阻式記憶體裝置之細絲形成電壓之視圖。 圖4A至4D係圖解說明用於根據本發明之實施例之電阻式 127336.doc -10 - 200836195 記憶體裝置之細絲形成電壓之視圖。參照圖2，一根據本 發明之一實施例之電阻式記憶體裝置包含一 記憶體單元陣 列no、一列選擇電路120 成電路200。 行選擇電路130及一細絲形
記憶體單元陣列11〇包含複數個電阻式記憶體單元⑴。 電阻式記憶體單元m之每一者可包含一可變電阻材料以 及一麵接於一字線WL與一位元線扯之間的存取元件心。 可變電阻材料RC之電阻位準根據擬儲存之資料而變化。存 取元件Ac控制一流過可變電阻材料Rc之電流。在圖2中， 一串聯麵接至可變電阻材料Rc之電晶體用作為存取元件 Ac，但本實施例並不限於此。可變電阻材料以可含有（例 如）鈣鈦礦。鈣鈦礦可係一水錳礦（例如，prc 7Ca。3Mn〇3、 Pr0.5Ca0.5Mn〇3、PCMO及 LCM〇)、鈦酸鹽（例如，ST〇:Cr) 及/或鍅酸鹽（例如，SZ〇:Cr、Ca2Nb207:Cr及Ta2〇5:Cr)之組 合物。鈣鈦礦作為可變電阻材料Rc之實例，但本實施例並 不限於此。舉例而言，其他材料（例如，NiO)可用作可變 電阻材料Rc。 列選擇電路120接收一列位土止、實施解碼並指定一由複 數個電阻式單元組成之列。行選擇電路13〇接收一行位 址、實施解碼並指定-由複數個電阻式單元組成之行。細 絲形成電路200向由列選擇電路12〇及行選擇電路選定 之複數個電阻式記憶體單元丨12供應複數個細絲形成電壓 Vf〇rm，以便在所選定電阻式記憶體單元112之每一者之可 變電阻材料Rc中形成細絲。每一細絲變成一流過每一電阻 127336.doc 200836195 式記憶體單元112之單元電流之電流路徑。特定而言，根 據本發明之實施例之相變記憶體裝置之細絲形成電路2 〇 〇 將擬供應至複數個電阻式記憶體單元112之複數個細絲形 成電壓之電壓位準調節至若干電壓位準。舉例而言，如圖 3中所示，g自δ己彳思體單元陣列丨丨〇選擇四個電阻式記憶體 單元時，供應至該四個電阻式記憶體單元之細絲形成電壓 Vf0rml、Vf〇rm2、Vf〇m3及Vf。^之電壓位準可互不相同 (Vf〇rml：^Vf()rm2#Vf()rm3#Vf〇rm4)。或者，某些供應至該等電阻 式記憶體單元之細絲形成電壓可彼此相同（例如， Vform2=VfQrm3，及 Vf〇rm3美Vf〇rm4)。 再次參照圖2，細絲形成電壓VfQrm透過位元線供應至電 阻式記憶體單元112，但本發明並不限於此。熟悉此項技 術者應理解，可對該結構做出各種修改及改變。 在本發明之一實施例中，可能之情形係找到一形成一具 有適當厚度之細絲之電壓位準同時自一預定電壓位準逐漸 支曰加供應至每一電阻式記憶體單元112之細絲形成電壓 vform。亦即，感測在電阻式記憶體單元ιΐ2之可變電阻材 料中是否形成一具有一預定厚度之細絲同時每一細絲形成 電壓是否自該預定電壓位準逐漸增加。當形成一具有預定 厚度之細絲時，細絲形成電壓不再進一步增加。如圖4A至 4D中所不，細絲形成電壓之電壓位準可自預定電壓 位準以一早調方式逐漸增加。細絲形成電壓Vf()rm可如圖 4A及4C中所不階梯式增加，可如圖4b中所示線性地增加 或可如圖4D中所示非線性地增加。更具體而言，圖4A顯 127336.doc •12- 200836195 示-其中細絲形成電壓所增加之電遷位準為怪定之情形， 而圖4C貝示其中細絲开；成電麼逐漸增加之電壓位準隨時 間減小之情形。雖然圖从至奶中未顯示，但細絲形成電 壓所增加之電壓位準可隨時間逐漸增加。同樣，圖4b顯示 -其中電歷位準隨時間之增加為怪定之情形，而圖奶顯示 -其中電《位準隨時間之增加逐漸減小之情形。雖然圖从 至中未員示但电壓位準隨時間增加之速率可隨時間逐 漸增加。 如上所述，當將適於個別電阻式記憶體單元丨12之細絲 形成電壓（並非具有相同位準之細絲形成電壓）施加至記憶 體單元陣miG之所有電阻式記憶體單元112時，係可能穩 定地形成具有所需厚度之細絲。亦即，可防止某些電阻式 記憶體單元112之可變電阻材料以因㈣形&電壓具 有同位準而被擊穿。當細絲過厚時，自設定狀態轉變至重 設狀態或自重設狀態轉變至設定狀態變得困難，且當細絲 過薄％，單元電流量過小且因而可能難以感測單元電流之 流動。相反地，當細絲經形成而具有如本發明之實施例中 之適當厚度時，自設定狀態轉變至重設狀態或自重設狀態 轉變至設定狀態變得容易且易於感測到單元電流之流動。 圖5係一圖解說明一根據本發明之另一實施例之電阻式 記憶體裝置之方塊圖。圖5更詳細顯示圖3中所示之細絲形 成電路200。圖5亦顯示經選擇以在記憶體單元陣列中之複 j個電阻式記憶體單元112之中形成細絲之電阻式記憶體 單元U2。更具體而言，行選擇電路13〇接收一行選擇信號 127336.doc -13- 200836195 YSEL且選擇-位丨線BL，I列選擇電路i2〇接收一列選擇 仏唬XSEL且選擇一字線WL，從而選擇一預定電阻式記憶 體單元112。 根據本發明之實施例之電阻式記憶體裝置之細絲形成電 路200向所選定電阻式記憶體單元112供應細絲形成電壓 vform、感測一由一流過選定電阻式記憶體單元丨i 2之單元 電流1Cel1所引起的感測節點NS之電壓位準變化，且根據所 感測之結果調節細絲形成電壓之電壓位準。 電阻式記憶體裝置之細絲形成電路2〇〇包含感測節點 NS、一感測單兀21〇及一細絲形成電壓供應單元。感測 單元210將感測卽點ns之電壓位準與一參考電壓vref之位 準做比較並輸出比較結果。舉例而言，當感測節點Ns之電 壓位準低於參考電壓VREF之位準時，感測單元21()可供應 具有一鬲位準之輸出信號〇S。當感測節點NS之電壓位 準尚於參考電壓VREF^位準時，感測單元210可供應具有 、低位準之輸出信號OS。雖然圖5中未詳細顯示，但例如 感測單元210可由一感測放大器及一a/d轉換器組成，該感 貝J放大器用於將感測卽點Ns之電壓位準與參考電壓vref 之位準比較，該A/D轉換器用於將該感測放大器之一類比 輸出轉換成一數位信號。 細絲形成電壓供應單元220供應細絲形成電壓Vf。^且根 據感測單兀210之輸出結果調節細絲形成電壓之電壓 位準。更具體而言，細絲形成電壓供應單元22〇可包含·· 控制脈衝產生單元222，其藉由使用指示感測節點NS^ 127336.doc -14 - 200836195 電壓位準低於參考電壓VREF之位準之輸幻請叫例如， 一具有一高位準之輸出信號os)產生複數個控制脈衝ps; 及-細絲形成電壓產生單元224，其供應細絲形成電壓 vform，藉由使用該複數個控制脈衝”自—預定電壓位準增 加該細絲形成電壓VfQrm之電壓位準。 下文將參照圖6至9闡述細絲形成電壓產生單元224之詳 細電路結構及運作。圖6係—圖解說明圖5中所示之細絲形 成電壓產生單元之—實例之電路®，1圖7係-圖解說明 圖6中所示之細絲形成電壓產生單元之運作之時序圖。圖8 係圖解說明用於產生圖4 A中所示之細絲形成電壓之細絲 形成電壓產生單元之另一實例之電路圖。 參照圖6，一細絲形成電壓產生單元224a包含：一電阻 串3 10其包έ複數個連接成一圖騰柱配置之電阻器r〇 至Rn ,及複數個開關uo j至32〇一η，其耦接至電阻器串 310之複數個節點且分別回應於控制脈衝1>§1至1>%及1>§1]3 至PSnB導通以輸出該等節點之電壓。在圖6中，傳輸閘用 作開關320一 1至320—η，但本發明並不限於此。脈衝psiB至 PSnB係控制脈衝psi至ρ；§η之經反轉信號。 將參圖6及7詳細闡述細絲形成電壓產生單元224&之運 作。當感測節點NS之電壓位準低於參考電壓位準VREF且 因而產生一南位準輸出信號〇s時，控制脈衝產生單元222 使用同位準輸出號〇s以將複數個控制脈衝pS丨至依 序供應至細絲形成電壓產生單元224a。細絲形成電壓產生 單T〇224a輸出對應於控制脈衝psi至pSn之節點之電壓以產 127336.doc -15- 200836195 生細絲形成電壓Vform。當形成具有一預定厚度之細絲時， 感測節點NS之電屋位準高於參考電屋vref之位準且因而 產生-低位準輸出信號os。因而，不再產生控制脈衝州 至PSn，從而細絲形成電壓VfQm之電壓位準不再進一步增 加0 圖8係一圖解說明圖5中所示之細絲形成電壓產生單元之 另一實例之電路圖，且圖9係一圖解說明圖8中所示之細絲 φ 形成電壓產生單元之運作之時序圖。具體而言，圖8係一 圖解說明一用於產生圖4C中所示之細絲形成電壓之電路結 構之一實例之電路圖。 參照圖8，一細絲形成電壓產生單元22仆包含：複數個 電流源II至In，其用於供應不同電流（例如，11<12<··· 1<Ιη);及複數個開關33(L1至33〇-n，其分別耦接至電流 源II至In且分別回應於控制脈衝psi至pSn導通以輸出來自 電流源In至In之電流。在圖8中，pM〇s，晶體用作開關 瞻 330一 1至330一n，但本發明並不限於此。另外，細絲形成電 壓產生單元224b包含：一電晶體34〇，其回應於來自感測 單元210之輸出信號之一經反轉信號〇SB導通；及一電容 器Cap，其暫時儲存由複數個電流源n至In供應之電流。 當信號OSB由低轉變至高時，可重設電容器Cap上之電 荷。 將參照圖8及9闡述細絲形成電壓產生單元22讣之運作。 根據來自感測單元21 〇之輸出信號之經反轉信號〇SB產生 之複數個控制脈衝PS 1至PSn依序供應至細絲形成電壓產生 127336.doc -16- 200836195 單元224b。接著，在細絲形成電壓產生單元22仆中，對應 於控制脈衝PS 1至PSn之電流源11至ιη輸出電流以產生細絲 形成電壓VfQrm。當形成一具有一預定厚度之細絲時，該細 絲電壓產生單元不再進一步增加細絲形成電壓之電壓位 準。 圖10係一圖解說明用於根據本發明之實施例之電阻式記 憶體裝置的電阻式記憶體單元之各種實例之電路圖。參照 圖10，各種類型的元件可用作電阻式記憶體單元112之存 取元件。亦即，一FET可用作一電阻式記憶體單元112&之 一存取元件Acl，且一 PNP雙極電晶體可用作一電阻式記 fe體單元112b之一存取元件Ac2。另外，一 NPN雙極電晶 體可用作一電阻式記憶體單元112〇之一存取元件Ac3，且 一二極體可用作一電阻式記憶體單元U2d之一存取元件 Ac4。此外，沿相反方向配置之兩個二極體用作一電阻式 記憶體單元112e之一存取元件Ac5。然而，根據本發明之 非揮發性記憶體裝置並不限於此。 雖然已結合本發明之例示性實施例闡述本發明，但熟悉 此項技術者將明瞭可做出各種修改及改變，此並不背離本 發明之範圍及精神。因而，應理解以上實施例並非限制性 而在所有態樣中係說明性。 【圖式簡單說明】 藉由苓考隨附圖式詳細闡述本發明之較佳實施例，本發 月之以上及其他特徵及優點將變得更加明瞭，隨附圖式 中： 127336.doc -17- 200836195 圖1係一圖解說明一習用電阻式記憶體單元之視圖； 圖2係一圖解說明根據本發明之一實施例之電阻式記憶 體裝置之方塊圖； 圖3係一圖解說明用於根據本發明之實施例之電阻式記 憶體裝置之細絲形成電壓之視圖； 圖4A至4D係圖解說明用於根據本發明之實施例之電阻 式A憶體裝置之細絲形成電壓之視圖；
圖5係-圖解說明根據本發明之另—實施例之電阻式記 憶體裝置之方塊圖； 細絲形成電壓產生單元 圖6係一圖解說明圖5中所示之一 之一實例之電路圖； 圖7係一圖解說明圖6中所Λ 甲所不之細絲形成電壓產生單元之 實例之運作之時序圖； 圖8係一圖解說明圖5中所 叮不之細絲形成電壓產生單元之 另一實例之電路圖； 圖9係一圖解說明圖8中所千 所不之細絲形成電壓產生單元之 另一實例之運作之時序圖；及 圖10係一圖解說明用於根攄 ㈣本發明之實⑽之電阻式記 «裝置的電阻式記憶體單元之各種實例之電路圖。 【主要元件符號說明】 上部電極 可變電阻材料 下部電極 細絲 127336.doc -18- 200836195
4a 細絲 4b 細絲 110 記憶體單元陣列 112 電阻式記憶體單元 120 列選擇電路 112a 電阻式記憶體单元 112b 電阻式記憶體單元 112c 電阻式記憶體单元 112d 電阻式記憶體單元 112e 電阻式記憶體單元 130 行選擇電路 200 細絲形成電路 210 感測單元 220 細絲形成電壓供應單元 222 控制脈衝產生單元 224 細絲形成電壓產生單元 224a 細絲形成電壓產生單元 224b 細絲形成電壓產生單元 310 電阻器串 320-1-320-n 開關 330-1-330-n 開關 340 電晶體 127336.doc -19-

Claims (1)

  1. 200836195 十、申請專利範圍： 1 · 一種積體電路記憶體裝置，其包括： 一具有非揮發性資料儲存區域之記憶體單元，該非揮 發性資料儲存區域中包括一多細絲可變電阻率材料；及 成電路’其在__細絲形成作業期間電麵接至 該記憶體單元之-端子，該細絲形成電路經組態成以一 單調遞增序列之電壓驅動該端子，該單調遞增序列之電 壓運作以在該細絲形成作業期間改變該可變電阻率材料 内之該等細絲之電阻。 2·如請求们之記憶體裝置，其中該多細絲可變電阻率材 料係一鈣鈦礦材料。 3·如明求項1之記憶體裝置，其中該單調遞增序列係一階 梯序列。
    :請求項1之記憶體裝置，其中該細絲形成電路包括一 感測放大态，該感測放大器經組態以感測該單調遞增序 列之電壓相對於一參考電壓之一量值。 如明求項4之§己憶體袈置，其中該細絲形成電路包括一 串以圖騰柱配置連接在第一電源電壓與第二電源電壓 之間之雷Μ · η孙丄 ^ "，且八中該細絲形成電路經組態成在該細 絲：成作業期間將該串電阻器之節點依序連接至該記憶 體單元之該端子。 6. 一種非揮發性記憶體裝置，其包括： ^ 非揮發〖生資料儲存區域之記憶體單元陣列，該 等非揮發性資料儲存區域中包括多細絲可變電阻率材 127336.doc 200836195 料； 複數個位元線，其電耦接至該陣列中之對應記憶體單 元行； 一細絲形成電路，其經組態成在一細絲形成作業期間 _ 產生一單調遞增序列之電壓；及 一行選擇電路，其經組態成在該細絲形成作業期間將 該單調遞增序列之電壓自該細絲形成電路路由至該複數 _ 個位元線中之至少一選定者。 7 ·如明求項6之§己fe體裝置，其中該等多細絲可變電阻率 材料包括一鈣鈦礦材料。 8·如請求項6之記憶體裝置，其中該單調遞增序列係一階 梯序列。 9·如請求項6之記憶體裝置，其中該單調遞增序列係一線 性斜坡狀序列。 10.如請求項6之記憶體裝置，其中該細絲形成電路包括一 • 感測放大器，該感測放大器經組態成感測該單調遞增序 列之電壓相對於一參考電壓之一量值。 . U·如請求項8之記憶體裝置，其中該細絲形成電路包括一 串以一圖騰柱配置連接在第一電源電壓與第二電源電壓 之間之電阻器；且其中該細絲形成電路經組態成在該細 絲形成作業期間將該串電阻器之節點依序連接至其一輸 出。 月求項9之§己憶體裝置，其中該細絲形成電路包括複 數個不等電流源及-電容器，且經組態成以-由該複數 127336.doc 200836195 個不等電流源產生之序列的 器。 電流選擇性地驅動該電容 ’求項1G之記憶體裝置，其中該細絲形成電路包括一 串以㈣柱配置連接在第_電源電壓與第=電源電壓 么’之電阻器，且其中該細絲形成電路經組態成在該細 . 糸$成作業期間將該串電阻ϋ之節點依序連接至其-輸 出。 、 ⑩ 如明求項13之記憶體裝置，其巾該感測放大ϋ經組態成 產生一具有一反映該單調遞增序列之電壓之一量值相對 於該參考電壓之一量值之值之輸出信號；且其中該細絲 ^成電路包括一回應於该輸出信號之控制脈衝產生電 路0 15· —種電阻式記憶體裝置，其包括： 複數個字線及複數個位元線，其經配置以致彼此相 交； 參 複數個電阻式記憶體單元，每一電阻式記憶體單元皆 具有一可變電阻材料及一耦接於該對應字線與該對應位 元線之間的存取元件； " 選擇電路，其選擇該複數個電阻式記憶體單元中之一 • 者；及 一細絲形成電路，其透過該耦接至該選定電阻式記憶 體單元之位元線向該選定電阻式記憶體單元供應一細絲 形成電壓，該細絲形成電壓自一預定電壓位準增加直至 在該選定電阻式記憶體單元之該可變電阻材料中形成具 127336.doc 200836195 有一預定厚度之細絲為止。 16·如請求項15之電阻式記憶體裝置，其巾·· 該細絲形成電路包括·· 一感測節點’該感測節點上之電壓位準根據施加該 • 、田、成電壓時—流過該選定電阻式記憶體單元之單元 電流而變化； 感測單元，其將該感測節點之電壓位準與一參考 • 1壓位準做比較並輸出比較結果，·及 細絲形成電壓供應單元，其將該細絲形成電壓供 應至該k疋電阻式記憶體單元，該細絲形成電壓之電壓 位準根據自該感測單元輸出之該比較結果而增加。 17.如請求項16之電阻式記憶體裝置，其中·· 该感測單元供應一指示該感測節點之電壓位準低於該 參考電壓位準之輸出信號；及 該細絲形成電壓供應單元包括一控制脈衝產生單元及 • 一細絲形成電壓產生單元，該控制脈衝產生單元藉由使 用該輸出信號產生複數個控制脈衝，該細絲形成電壓產 生單兀供應根據該複數個控制脈衝自該預定電壓位準逐 漸增加之該細絲形成電壓。 - 18·如請求項17之電阻式記憶體裝置，其中： 該細絲形成電壓產生單元包括·· 一電阻器串，其包含複數個電阻器；及 複數個開關，其分別耦接至該電阻器串之複數個節 點且回應於該等控制脈衝而導通以輸出該等節點之電壓。 127336.doc 200836195 19·如請求項17之電阻式記憶體裝置，其中·· 該細絲形成電壓產生單元包括·· 複數個電流源；及 複數個開關’其分別耦接至該等電流源且回應於該 • 等控制脈衝而導通以輸出來自該等電流源之電流。 ，2〇·如請求項17之電阻式記憶體裝置，其中該細絲形成電壓 階梯式地增加。 φ 21 ·如明求項17之電阻式記憶體裝置，其中該細絲形成電壓 線性地或非線性地增加。 22· —種電阻式記憶體裝置，其包括： 複數個電阻式記憶體單元，每一電阻式記憶體單元皆 具有一可變電阻材料，該可變電阻材料之電阻位準根據 擬儲存之資料而變化；及 一細絲形成電路，其將一自一預定電壓位準逐漸增加 之細絲形成電壓供應至該等電阻式記憶體單元之每一 籲者，以在該等電阻式記憶體單元之每—者之該可變電阻 材料中形成細絲。 23.如請求項22之電阻式記憶體裝置’其中該細絲形成電壓 階梯式地增加。 .24.如請求項22之電阻式記憶體裝置，其中該細絲形成電壓 線性地或非線性地增加。 25· —種電阻式記憶體裝置，其包括·· —一包含複數個電阻式記憶體單元之記憶體單元陣列， 母電阻式δ己憶體單元皆具有一可變電阻材料，該可變 127336.doc 200836195 電阻材料之電 阻位準根據擬儲存之資料而變化；及 憶體單 等對應 -細絲形成電路’其將被供應至對應電阻式記 元之複數個細絲形成電壓之電壓位準調節至在該 :阻式圮憶體單元之該可變電阻材料中形成具有一預定 厚度之細絲之電壓位準，且將該等經調節之細絲形成電 壓供應至該等對應電阻式記憶體單元以在該等對應電阻 式記憶體單元之該可變電阻材料中形成該等細絲。
    26.如請求項25之電阻式記憶體裝置，其中： 5亥複數個電阻式記憶體單元包括第一電阻式記憶體單 元及第二電阻式記憶體單元；及 该細絲形成電路將該等具有不同電壓位準之細絲形成 電壓供應至該第一電阻式記憶體單元及該第二電阻式記 憶體單元。 27·如請求項25之電阻式記憶體裝置，其中該細絲形成電路 找到在該等電阻式記憶體單元之該可變電阻材料中形成 該等具有該預定厚度之細絲之電壓位準，同時逐漸增加 该等被供應至該等對應電阻式乾憶體單元之細絲形成電 壓。 28·如請求項27之電阻式記憶體裝置，其中該細絲形成電壓 階梯式地增加。 29·如請求項27之電阻式記憶體裝置’其中該細絲形成電壓 線性地或非線性地增加。 3 0. —種電阻式記憶體裝置，其包栝： 複數個電阻式記憶體單元，每一電阻式記憶體單元皆 127336.doc 200836195 具有一可變電阻材料，該可變電阻材料之電阻位準根據 擬儲存之資料而變化； 一感測節點，該感測節點上之電壓位準根據一流過該 等電阻式記憶體單元之每一者之單元電流而變化； 一感測單元，其將該感測節點之電壓位準與一參考電 壓位準做比較並輸出比較結果；及 一細絲形成電壓供應單元，其根據自該感測單元輸出 之該比較結果調節細絲形成電壓之電壓位準，並將該等 經調節之細絲形成電壓供應至該等對應電阻式記憶體單 元0 3 1 ·如請求項30之電阻式記憶體裝置，其中： w亥感測單元供應一指示該感測節點之電壓位準低於該 參考電壓位準之輸出信號，及 該細絲形成電壓供應單元包括一控制脈衝產生單元及 一細絲形成電壓產生單元，該控制脈衝產生單元藉由使
    用該輸出信號產生複數個控制脈衝，該細絲形成電壓產 生單元供應根據該複數個控制脈衝自一預定電壓位準逐 漸增加之該細絲形成電壓。 32.如請求項31之電阻式記憶體裝置，其中： 該細絲形成電壓產生單元包括： 一電阻器串，其包含複數個電阻器；及 複數個開關’其分別麵接至該電阻器串之複 點且回應於該等控制脈衝而導通以^該等節點 塵0 127336.doc 200836195 3 3 ·如明求項3 1之電阻式記憶體裝置，其中·· 該細絲形成電壓產生單元包括： 複數個電流源；及 複數個開關，其分別* 刀別耦接至該等電流源且回應於該 4控制脈衝而導通以輸出來自 34.如請求項31之電阻式記憶體裝°置#電流源之電流。 階梯式地增加。 I ’其中該細絲形成電壓 該細絲形成電壓 線性地或非線性地增加 35·如請求項31之電阻式記憶體裝 ,,^ t| , I 1 ’其中
    127336.doc
TW096147738A 2006-12-13 2007-12-13 電阻式記憶體裝置 TWI463492B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060127280A KR100868105B1 (ko) 2006-12-13 2006-12-13 저항 메모리 장치

Publications (2)

Publication Number Publication Date
TW200836195A true TW200836195A (en) 2008-09-01
TWI463492B TWI463492B (zh) 2014-12-01

Family

ID=39526964

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096147738A TWI463492B (zh) 2006-12-13 2007-12-13 電阻式記憶體裝置

Country Status (3)

Country Link
US (1) US7586776B2 (zh)
KR (1) KR100868105B1 (zh)
TW (1) TWI463492B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI449050B (zh) * 2009-12-31 2014-08-11 Ind Tech Res Inst 電阻式記憶體驗證方法及其驗證裝置
TWI511135B (zh) * 2008-09-09 2015-12-01 Ovonyx Inc 一種記憶體裝置及方法
US9564214B2 (en) 2015-03-13 2017-02-07 Kabushiki Kaisha Toshiba Memory device
TWI669716B (zh) * 2018-11-09 2019-08-21 華邦電子股份有限公司 記憶體儲存裝置及其電阻式記憶體元件成型方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
JP5127661B2 (ja) * 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
US8289748B2 (en) * 2008-10-27 2012-10-16 Seagate Technology Llc Tuning a variable resistance of a resistive sense element
US8487292B2 (en) * 2010-03-16 2013-07-16 Sandisk 3D Llc Resistance-switching memory cell with heavily doped metal oxide layer
TWI506627B (zh) 2011-08-30 2015-11-01 Ind Tech Res Inst 電阻式記憶體及其寫入驗證方法
US8730708B2 (en) 2011-11-01 2014-05-20 Micron Technology, Inc. Performing forming processes on resistive memory
JP2013127826A (ja) * 2011-12-16 2013-06-27 Sharp Corp 可変抵抗素子の駆動方法
US8976568B1 (en) * 2012-01-20 2015-03-10 Adesto Technologies Corporation Circuits and methods for programming variable impedance elements
TWI564897B (zh) * 2015-09-30 2017-01-01 華邦電子股份有限公司 記憶體驅動裝置以及方法
US10579290B2 (en) 2016-03-23 2020-03-03 Winbond Electronics Corp. Option code providing circuit and providing method thereof
KR102414183B1 (ko) * 2017-09-15 2022-06-29 삼성전자주식회사 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 레퍼런스 셀의 제어 방법
US10373682B2 (en) * 2017-12-27 2019-08-06 Sandisk Technologies Llc Write set operation for memory device with bit line capacitor drive
US10770167B1 (en) * 2019-02-20 2020-09-08 Winbond Electronics Corp. Memory storage apparatus and forming method of resistive memory device thereof
CN111145811B (zh) * 2019-12-31 2021-11-09 清华大学 阻变存储阵列及其操作方法、阻变存储器电路
TWI751537B (zh) * 2020-04-24 2022-01-01 華邦電子股份有限公司 電阻式記憶體儲存裝置及其操作方法
US11049559B1 (en) * 2020-06-11 2021-06-29 Sandisk Technologies Llc Subthreshold voltage forming of selectors in a crosspoint memory array
US11915749B2 (en) * 2021-05-14 2024-02-27 Ememory Technology Inc. Resistive memory device and forming method thereof with improved forming time and improved forming uniformity

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1303204B1 (it) 1998-11-27 2000-10-30 St Microelectronics Srl Metodo di programmazione di celle di memoria non volatile ad elevataprecisione, con velocita' di programmazione ottimizzata.
AU2001265068A1 (en) 2000-10-31 2002-05-15 The Regents Of The University Of California Organic bistable device and organic memory cells
US6951805B2 (en) 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6768665B2 (en) 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
JP4187197B2 (ja) * 2002-11-07 2008-11-26 シャープ株式会社 半導体メモリ装置の制御方法
US7274035B2 (en) 2003-09-03 2007-09-25 The Regents Of The University Of California Memory devices based on electric field programmable films
KR100505709B1 (ko) 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
TWI355661B (en) * 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
JP2005228920A (ja) 2004-02-13 2005-08-25 Kawasaki Microelectronics Kk アンチヒューズ素子、およびその製造方法、ならびにその書き込み方法
KR100699837B1 (ko) * 2005-04-04 2007-03-27 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
WO2007025206A2 (en) * 2005-08-25 2007-03-01 The United States Government At Represented By The Secretary Of The Navy Magnetomechanical deformations of nonuniform porous magenteic architectures
WO2008049124A2 (en) * 2006-10-19 2008-04-24 Boise State University Magnetomechanical transducer, and apparatus and methods of harvesting energy
US7964290B2 (en) * 2007-08-30 2011-06-21 Boise State University Magnetic material with large magnetic-field-induced deformation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI511135B (zh) * 2008-09-09 2015-12-01 Ovonyx Inc 一種記憶體裝置及方法
TWI449050B (zh) * 2009-12-31 2014-08-11 Ind Tech Res Inst 電阻式記憶體驗證方法及其驗證裝置
US9564214B2 (en) 2015-03-13 2017-02-07 Kabushiki Kaisha Toshiba Memory device
TWI617061B (zh) * 2015-03-13 2018-03-01 Toshiba Memory Corp Memory device
TWI669716B (zh) * 2018-11-09 2019-08-21 華邦電子股份有限公司 記憶體儲存裝置及其電阻式記憶體元件成型方法

Also Published As

Publication number Publication date
TWI463492B (zh) 2014-12-01
KR100868105B1 (ko) 2008-11-11
US20080144356A1 (en) 2008-06-19
KR20080054758A (ko) 2008-06-19
US7586776B2 (en) 2009-09-08

Similar Documents

Publication Publication Date Title
TW200836195A (en) Resistive memory device
US8120944B2 (en) Control circuit for forming process on nonvolatile variable resistive element and control method for forming process
CN100524512C (zh) 半导体存储元件及半导体存储器件
US7920405B2 (en) Circuits and methods for adaptive write bias driving of resistive non-volatile memory devices
KR100669313B1 (ko) 메모리 및 액세스 디바이스
JP5270040B2 (ja) データ線切り替えスキームを備えるメモリシステム
US8139396B2 (en) Resistance change memory and control method thereof
US8270210B2 (en) Pulse reset for non-volatile storage
US8085577B2 (en) Nonvolatile semiconductor memory device and method of data write/data erase therein
US8335100B2 (en) Circuit, biasing scheme and fabrication method for diode accessed cross-point resistive memory array
US20110075468A1 (en) Reverse set with current limit for non-volatile storage
US20120008373A1 (en) Capacitive discharge method for writing to non-volatile memory
JP2010225211A (ja) 抵抗変化型メモリ
TW201015550A (en) Smart detection circuit for writing to non-volatile storage
US8451647B2 (en) Resistance control method for nonvolatile variable resistive element
TW201234374A (en) Memory system with reversible-switching using pulses of alternate polarity
TW201203252A (en) Alternating bipolar forming voltage for resistivity-switching elements
US10395733B2 (en) Forming structure and method for integrated circuit memory
JP5352004B2 (ja) 他の素子からの電流を使用する不揮発性記憶素子のプログラミング
US8861252B2 (en) Reset circuit for resistive memory device
TW200822343A (en) Semiconductor memory device and layout structure of word line contacts
US20110193046A1 (en) Phase change memory device, manufacturing method thereof and operating method thereof
US20080259676A1 (en) Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, Method of Manufacturing an Integrated Circuit, and Computer Program Product
TWI596610B (zh) 電阻式非揮發性記憶體及其操作方法
US9330758B1 (en) Semiconductor memory device